JP3967574B2 - プローブピン製造方法 - Google Patents
プローブピン製造方法 Download PDFInfo
- Publication number
- JP3967574B2 JP3967574B2 JP2001316047A JP2001316047A JP3967574B2 JP 3967574 B2 JP3967574 B2 JP 3967574B2 JP 2001316047 A JP2001316047 A JP 2001316047A JP 2001316047 A JP2001316047 A JP 2001316047A JP 3967574 B2 JP3967574 B2 JP 3967574B2
- Authority
- JP
- Japan
- Prior art keywords
- probe pin
- substrate
- mask layer
- metal material
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、電子デバイスを試験するためのプローブカードに用いるプローブピンの製造方法に関する。
【0002】
【従来の技術】
従来、電子デバイスを試験するためのプローブカードに用いるプローブピンを製造するために、基板表面にプローブピンを製造するためのマスクを形成し、形成したマスクを用いて基板上に金属を堆積させ、プローブピンを製造していた。また、プローブカードに用いられるプローブピンと、電子デバイスの端子との接続を良好に保つため、ある程度の接触圧をプローブピンと電子デバイスの端子との間に与える必要がある。このため、十分な接触圧を得られるバネ定数を有するプローブピンを製造することが望まれていた。
【0003】
【発明が解決しようとする課題】
プローブピンに十分なバネ定数を与えるためには、プローブピンの膜厚を厚くすることが好ましい。従来のプローブピンを製造する方法で、膜厚の厚いプローブピンを製造する場合、基板表面に形成するマスク層の膜厚を大きくする必要がある。しかし、マスク層の膜厚を厚くすると、マスク層の塗布に時間がかかり、また、マスク層に所望の形状の溝部を形成するための露光工程にも時間がかかってしまう。また、マスク層の膜厚を厚くすると、微細な形状のプローブピンを製造することが困難であった。また、基板表面に膜厚の厚いプローブピンを形成した場合、後工程で更に基板表面に材料を堆積する場合等に、精度良く堆積できない場合がある。また、基板表面に膜厚の厚いプローブピンを形成した場合、基板表面に大きい段差が生じ、後工程で基板表面を露光する場合にフォーカスを合わせることが困難であった。
【0004】
このため、従来のプローブピンを製造する方法では、製造するプローブピンの膜厚を厚くすることが困難であった。このため、従来のプローブピン製造方法で製造したプローブピンは、バネ定数が小さく、プローブピンと電子デバイスの端子との接続を良好に保つことが困難であった。
【0005】
そこで本発明は、上記の課題を解決することのできるプローブピン製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0006】
【課題を解決するための手段】
即ち、本発明の第1の形態によると、電子デバイスに信号を供給するためのプローブピンを製造するプローブピン製造方法であって、基板に所定のパターンを有するマスク層を形成するマスク層形成工程と、マスク層をマスクとして、誘電結合プラズマエッチングにより基板をエッチングし、基板に溝部を形成する溝部形成工程と、マスク層をマスクとして、溝部に金属材料を堆積する堆積工程とを備えることを特徴とするプローブピン製造方法を提供する。
【0007】
堆積工程は、基板の表面と略同じ高さまで、溝部に金属材料を堆積することが好ましい。また、マスク層を除去するマスク層除去工程を更に備えることが好ましい。また、基板の溝部が設けられた領域の少なくとも一部を含む、基板の領域を除去する基板除去工程を更に備えてよい。また、堆積工程は、金属材料として、過冷却液体温度域を有するアモルファス金属を堆積し、プローブピン製造方法は、アモルファス金属を、アモルファス金属の過冷却液体温度域に加熱する加熱工程と、アモルファス金属を曲げる曲げ工程と、アモルファス金属を、アモルファス金属の過冷却液体温度域より低い温度に冷却する冷却工程とを更に備えることが好ましい。
【0008】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【0009】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0010】
図1は、本発明に係るプローブピン製造方法の一例を説明する。まず、図1(a)に示すように、マスク層形成工程で、基板100に所定のパターンを有するマスク層110を形成する。本例において、基板100は、シリコン基板である。また、マスク層110は、感光性を有するレジストであってよい。例えば、マスク層110はポリイミド、又は電子線レジストであってよい。この場合、マスク層110は、ポジ型であってよく、またネガ型であってもよい。
【0011】
マスク層110が感光性を有するレジストである場合、図1(a)に示したマスク層形成工程は、基板100の表面に形成された当該レジストに所望のパターンを露光する露光工程と、当該露光工程が当該レジストに露光した当該パターンに基づいて、当該レジストの少なくとも一部を除去するレジスト除去工程とを有することが好ましい。
【0012】
また、基板100がシリコン基板である場合、マスク層110は、酸化シリコン(SiO2)であってよく、窒化シリコン(SiN)であってもよい。この場合、マスク層形成工程は、基板100の表面に当該マスク層を形成するためのマスク部材を形成する工程と、基板100を酸化又は窒化する工程と、当該マスク部材を除去する工程とを有する。
【0013】
次に、図1(b)に示すように、溝部形成工程で、マスク層110をマスクとして、基板100をエッチングし、基板100に溝部112を形成する。溝部形成工程は、ICPエッチング(誘導結合プラズマエッチング)により、基板100をエッチングすることが好ましい。ICPエッチングによって溝部112を形成することにより、溝部112を精度良く形成することができる。また、ICPエッチングによって溝部112を形成することにより、底面に対して側面がほぼ垂直な垂直形状を有する溝部112を形成することができる。後述するように、溝部112の形状に基づいて、製造するプローブピンの形状が定まるため、当該垂直形状を有する溝部112を形成することにより、当該垂直形状を有するプローブピンを製造することができる。プローブピンが当該垂直形状を有する場合、プローブピンは電子デバイスの電極等を十分にスクライブすることができるため、プローブピンと電子デバイスとの電気的な接続を良好に保つことができる。
【0014】
次に、図1(c)に示すように、堆積工程で、マスク層110をマスクとして、溝部112に金属材料114を堆積する。堆積工程は、一例としてスパッタリング法、真空蒸着法等の物理蒸着により、溝部112に金属材料114を堆積することが好ましい。堆積工程は、基板100の表面と略同じ高さまで、溝部112に金属材料114を堆積することが好ましい。堆積工程が、基板100の表面と略同じ高さまで、溝部112に金属材料114を堆積することにより、基板100の表面における段差を低減することができる。このため、図1(d)に示すようにマスク層110を除去した後の工程で、基板100及び金属材料114を加工する場合に、容易に加工することができる。例えば、基板100の表面に更にマスク層を形成する場合、マスク層の高さを略均一とすることができる。
【0015】
また、堆積工程は、金属材料114として、過冷却液体温度域を有するアモルファス金属(金属ガラス)を堆積することが好ましい。金属材料114として金属ガラスを用いることにより、後述するように金属材料114を容易に変形することができ、所望の形状のプローブピンを容易に製造することができる。
【0016】
次に、図1(d)に示すように、マスク層除去工程で、マスク層110を除去する。また、マスク層除去工程で、マスク層110の表面に形成された金属層を除去する。また、マスク層110を除去した後、基板100を除去し、金属材料114を取り出し、プローブピンを形成してよい。本例におけるプローブピン製造方法によれば、溝部形成工程において形成する溝部112の深さを制御することにより、所望の厚さのプローブピンを製造することができる。また、前述したように、基板100の表面と略同一の高さまで、金属材料114を堆積させることにより、厚さの厚いプローブピンを容易に製造することができる。また、溝部112を形成し、溝部112に金属材料114を堆積させることにより、マスク層110の膜厚を薄くすることができる。このため、微細なパターンを有するマスク層110を形成することができ、基板100に微細なプローブピンを容易に形成することができる。
【0017】
図2は、図1において説明したプローブピン製造方法の後工程の一例を説明する。本例において、金属材料114は、過冷却液体温度域を有するアモルファス金属である。まず、図2(a)に示すように、基板除去工程で、図1(d)において説明したマスク層除去工程によりマスク層110が除去された基板100の、溝部114(図1参照)が設けられた領域の少なくとも一部を含む基板100の領域を除去する。
【0018】
次に加熱工程で、金属材料114を金属材料114の過冷却液体温度域に加熱する。次に、図2(b)に示すように、曲げ工程で金属材料114を当該過冷却液体温度域に加熱した状態で、金属材料114を曲げる。曲げ工程では、図2(b)に示すように、加圧部材116によって金属材料114に所望の方向及び強度の圧力を与え、金属材料114を曲げてよい。次に、冷却工程で、金属材料114を、金属材料114の過冷却液体温度域より低い温度に冷却する。本例におけるプローブピン製造方法によれば、金属材料114を容易に変形することができ、所望の形状のプローブピンを容易に製造することができる。
【0019】
図3は、図1及び図2に関連して説明したプローブピン製造方法によって製造されたプローブピンを備えたプローブカード150の一例を示す。プローブカード150は、基板100と、複数のプローブピン152と、複数のプローブピン152に接続された複数の配線を有する。プローブカード150は、プローブピン152を介して、電子デバイスと信号の授受を行う。
【0020】
プローブピン152は、図1及び図2において説明した金属材料114である。図3に示すように、図1及び図2において説明したプローブピン製造方法は、基板100に複数のプローブピン152である金属材料114を形成してよい。また、当該プローブピン製造方法は、複数のプローブピン152である金属材料114を、基板100に同時に形成してよい。また、図1及び図2において説明したプローブピン製造方法は、基板100に複数のプローブピン152である金属材料114を形成し、図3に示すプローブカード150を製造してよく、また、図3に示すプローブカード150の一部を製造してもよい。例えば、図1及び図2において説明したプローブピン製造方法は、複数のプローブピン152を有する、プローブカード150の交換用部材を製造してよい。
【0021】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0022】
【発明の効果】
上記説明から明らかなように、本発明によれば十分な接触圧を得られるプローブピンを容易に製造することができる。
【図面の簡単な説明】
【図1】 本発明に係るプローブピン製造方法の一例を説明する。
【図2】 図1において説明したプローブピン製造方法の後工程の一例を説明する。
【図3】 図1及び図2に関連して説明したプローブピン製造方法によって製造されたプローブピンを備えたプローブカード150の一例を示す。
【符号の説明】
100・・・基板、110・・・マスク層、112・・・溝部、114・・・金属材料、116・・・加圧部材、150・・・プローブカード、152・・・プローブピン
Claims (5)
- 電子デバイスに信号を供給するためのプローブピンを製造するプローブピン製造方法であって、
基板に所定のパターンを有するマスク層を形成するマスク層形成工程と、
前記マスク層をマスクとして、誘導結合プラズマエッチングにより前記基板をエッチングし、前記基板に溝部を形成する溝部形成工程と、
前記マスク層をマスクとして、前記溝部に金属材料を堆積する堆積工程と
を備えることを特徴とするプローブピン製造方法。 - 前記堆積工程は、前記基板の表面と略同じ高さまで、前記溝部に前記金属材料を堆積することを特徴とする請求項1に記載のプローブピン製造方法。
- 前記マスク層を除去するマスク層除去工程を更に備えることを特徴とする請求項2に記載のプローブピン製造方法。
- 前記基板の前記溝部が設けられた領域の少なくとも一部を含む、前記基板の領域を除去する基板除去工程を更に備えることを特徴とする請求項3に記載のプローブピン製造方法。
- 前記堆積工程は、前記金属材料として、過冷却液体温度域を有するアモルファス金属を堆積し、
前記プローブピン製造方法は、前記アモルファス金属を、前記アモルファス金属の過冷却液体温度域に加熱する加熱工程と、
前記アモルファス金属を曲げる曲げ工程と、
前記アモルファス金属を、前記アモルファス金属の過冷却液体温度域より低い温度に冷却する冷却工程と
を更に備えることを特徴とする請求項4に記載のプローブピン製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001316047A JP3967574B2 (ja) | 2001-10-12 | 2001-10-12 | プローブピン製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001316047A JP3967574B2 (ja) | 2001-10-12 | 2001-10-12 | プローブピン製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003121467A JP2003121467A (ja) | 2003-04-23 |
JP3967574B2 true JP3967574B2 (ja) | 2007-08-29 |
Family
ID=19134116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001316047A Expired - Fee Related JP3967574B2 (ja) | 2001-10-12 | 2001-10-12 | プローブピン製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3967574B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4486486B2 (ja) * | 2004-12-06 | 2010-06-23 | 日本電子材料株式会社 | プローブカード用プローブ |
-
2001
- 2001-10-12 JP JP2001316047A patent/JP3967574B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003121467A (ja) | 2003-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7087501B2 (en) | Manufacture of probe unit having lead probes extending beyond edge of substrate | |
EP0485582B1 (en) | Method of producing microbump circuits for flip chip mounting | |
JP2003037055A (ja) | 半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法 | |
KR100678860B1 (ko) | 전극 패턴 형성방법 | |
JP3967574B2 (ja) | プローブピン製造方法 | |
CN100548868C (zh) | 制作悬浮结构与腔体的方法 | |
US6638870B2 (en) | Forming a structure on a wafer | |
US7393784B2 (en) | Method of manufacturing suspension structure and chamber | |
JP4039036B2 (ja) | アライメントマーク作製方法 | |
KR20010003465A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR100282541B1 (ko) | 전하빔묘화장치용애퍼추어및그제조방법 | |
US20100116676A1 (en) | Method of fabricating probe pin for probe card | |
US20080090372A1 (en) | Method of manufacturing coil | |
US4407859A (en) | Planar bubble memory circuit fabrication | |
KR0135053B1 (ko) | 미세형상 형성방법 | |
TWI277126B (en) | Method of relieving wafer stress | |
JPH0117253B2 (ja) | ||
KR100281636B1 (ko) | 직접 식각 조정 방법에 의한 뒷면 비아-홀의제작 방법 | |
JP4207272B2 (ja) | 電子ビーム描画用アパーチャ | |
JPH04206827A (ja) | 微細配線の形成方法 | |
CN100548869C (zh) | 制作悬浮结构的方法 | |
KR100234182B1 (ko) | 박막 자기 헤드의 코일 제조방법 | |
TW202233034A (zh) | 電路板之製造方法及其結構 | |
US7259034B2 (en) | Self-alignment manufacturing method of the microlens and the aperture using in optical devices | |
CN118164427A (zh) | 具有微米级氧化物绝缘层孔洞阵列的模板制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |