JP3967293B2

JP3967293B2 - Semiconductor device

Info

Publication number: JP3967293B2
Application number: JP2003175951A
Authority: JP
Inventors: 友範金井; 清治岸本
Original assignee: Hitachi Maxell Energy Ltd
Current assignee: Hitachi Maxell Energy Ltd
Priority date: 2003-06-20
Filing date: 2003-06-20
Publication date: 2007-08-29
Anticipated expiration: 2023-06-20
Also published as: JP2005012042A

Description

【０００１】
【発明の属する技術分野】
本発明は、主面上に再配線が施されたＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）タイプの半導体装置に係り、特に、主面の半導体素子領域を保護する第１絶縁膜と再配線を保護する第２絶縁膜の構成に関する。
【０００２】
【従来の技術】
近年、電気機器の小型軽量化、高速化及び高機能化の要求に対処するため、電気機器に実装する半導体装置に対しても小型軽量化、高集積化及び実装の容易化の要求が益々高まっている。
【０００３】
従来より、これらの各要求に対応可能な半導体装置として、図６乃至図８に示すように、主面１に形成された半導体素子領域２と、当該半導体素子領域２の外周部に沿って配列された第１ボンディングパッド（アルミパッド）３と、半導体素子領域２を保護するために第１ボンディングパッド３の形成部を除く主面１上に形成されたパッシベーション膜４と、当該パッシベーション膜４上に形成された第１絶縁膜５と、当該第１絶縁膜５上に施され一端が第１ボンディングパッド３に接続された再配線６と、当該再配線６を保護するために第１絶縁膜５上に形成された第２絶縁膜７と、再配線６の他端に形成された第２ボンディングパッド８上に設定されたバンプ電極９とを備えたＣＳＰと呼ばれる半導体装置が提案されている（例えば、特許文献１〜４参照。）。
【０００４】
このＣＳＰタイプの半導体装置は、バンプ電極９を主面１の全面に配置することができるので、半導体素子領域２の外周部に配列された第１ボンディングパッド３上に直接バンプ電極９を形成する場合に比べて各バンプ電極９間の距離を大きくすることができ、半導体装置の多端子化ひいては高機能化と電気機器に対する実装の容易化とを図ることができる。また、半導体素子を樹脂封止しないので、半導体装置の小型軽量化を図ることができる。
【０００５】
【特許文献１】
特開平４−１９８５５号公報
【０００６】
【特許文献２】
特開平６−２３７６５３号公報
【０００７】
【特許文献３】
米国特許第５６７９９７７号明細書
【０００８】
【特許文献４】
米国特許第５８０１４４１号明細書
【０００９】
【発明が解決しようとする課題】
前記ＣＳＰタイプの半導体装置は、通常のウエハプロセスで主面１に半導体素子領域２と第１ボンディングパッド３とパッシベーション膜４とが形成されたウエハを作製した後、当該ウエハに対して第１絶縁膜５の形成と、再配線６の形成と、第２絶縁膜７の形成と、第２ボンディングパッド８へのバンプ電極９の設定とを行ってＣＳＰ用の完成ウエハを得、当該完成ウエハをスクライブすることにより作製される。
【００１０】
然るに、従来のこの種の半導体装置は、図６乃至図８に示すように、第２絶縁膜７が第１絶縁膜５を完全に覆う構成になっており、第１絶縁膜５の全周において第１絶縁膜５の外周縁よりも第２絶縁膜７の外周縁の方が主面１の外周方向に張り出しているため、第２絶縁膜７の外周縁を基準としてスクライブエリアを設定せざるを得ず、ウエハ上における各半導体素子領域２の設定間隔が広くなって１枚のウエハから切り出せる半導体装置の増加ひいては半導体素子の製造コストの低減を図ることが難しいという問題がある。図８の例では、第１絶縁膜５の精度及び第２絶縁膜７の精度をそれぞれ±５μｍと見込んでスクライブエリアが設定されており、この場合には第１ボンディングパッド３の開口端からスクライブエリア端までの距離が２０μｍになる。
【００１１】
なお、第１絶縁膜５の外周縁の精度及び第２絶縁膜７の外周縁の精度を高精度化すれば、ウエハ上における各半導体素子領域２の設定間隔を詰めることができ、１枚のウエハから切り出せる半導体装置の数を増加できるが、第１絶縁膜５及び第２絶縁膜７の形成が困難になってウエハの製造効率が低下したり、スクライブ時に不良品が発生しやすくなって良品の歩留まりが低下するので、実際上半導体素子の製造コストを低減することは困難である。
【００１２】
本発明は、かかる従来技術の不備を解消するためになされたものであり、その目的は、１枚のウエハからより多数の半導体装置をより高い歩留まりで切り出すことができて安価な半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、主面に形成された半導体素子領域と、当該半導体素子領域の外周部に配列された第１ボンディングパッドと、前記第１ボンディングパッドの一部及び前記主面の最外周部を除く前記主面上に形成された第１絶縁膜と、当該第１絶縁膜上に形成され、一端が前記第１ボンディングパッドに接続された再配線と、当該再配線の他端に形成され、前記第１絶縁膜上に配置された第２ボンディングパッドと、当該第２ボンディングパッドの一部及び前記主面の最外周部を除く前記第１絶縁膜上に形成された第２絶縁膜と、前記第２ボンディングパッドに形成されたバンプ電極とを有する半導体装置において、少なくとも前記主面の四隅部を除き、前記第２絶縁膜の外周縁を前記第１絶縁膜の外周縁と合致させるか、前記第２絶縁膜の外周縁を前記第１絶縁膜の外周縁よりも内側に配置するという構成にした。
【００１４】
このように、第２絶縁膜の外周縁を第１絶縁膜の外周縁と合致させるか、第２絶縁膜の外周縁を第１絶縁膜の外周縁よりも内側に配置すると、第１絶縁膜の外周縁を基準としてスクライブエリアを設定することができるので、第２絶縁膜にて第１絶縁膜を完全に覆い、第２絶縁膜の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッドの開口端からスクライブエリア端までの距離を詰めることができ、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッドの開口端からスクライブエリア端までの距離を一定とした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜５及び第２絶縁膜７の形成時のマージンを拡大することができてこれら各絶縁膜５，７の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【００１５】
【発明の実施の形態】
以下、本発明に係る半導体装置の第１例を図１及び図２に基づいて説明する。図１は第１実施形態例に係る半導体装置のバンプ電極を省略した平面図、図２は図１のＡ−Ａ断面図である。
【００１６】
本例の半導体装置は、基本的構成については図６乃至図８に示した従来の半導体装置と同じであり、図１及び図２に示すように、主面１に形成された半導体素子領域２と、当該半導体素子領域２の外周部に沿って配列された第１ボンディングパッド３と、半導体素子領域２を保護するために第１ボンディングパッド３の形成部を除く主面１上に形成されたパッシベーション膜４と、当該パッシベーション膜４上に形成された第１絶縁膜５と、当該第１絶縁膜５上に形成され一端が第１ボンディングパッド３に接続された再配線６と、当該再配線６を保護するために第１絶縁膜５上に形成された第２絶縁膜７と、再配線６の他端に形成された第２ボンディングパッド８上に設定されたバンプ電極９とから構成されている。
【００１７】
半導体素子領域２、第１ボンディングパッド３及びパッシベーション膜４の形成は通常のウエハプロセスで行われ、再配線６、第２絶縁膜７及びバンプ電極９の形成は、ウエハプロセス終了後の再配線工程において行われる。
【００１８】
第１絶縁膜５は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１及び図２に示すように、第１ボンディングパッド３の一部（中央部）及び主面１の最外周部を除く主面１上に形成される。この第１絶縁膜５は、再配線６の形成時における第１ボンディングパッド３の損傷を防止するため、第１ボンディングパッド３の開口端を覆うように形成される。この第１絶縁膜５の形成は、半導体装置のもとになるウエハの主面上に感光性樹脂材料よりなる樹脂層を均一な厚さに塗布した後、当該樹脂層を第１絶縁膜５の形状に露光して露光部を硬化し、次いで、未露光部を現像処理により除去することによって行う。
【００１９】
第２ボンディングパッド８を含む再配線６は、銅めっきによって形成され、図１に示すように、第１絶縁膜５に配列される。この第２ボンディングパッド８を含む再配線６も、フォトリソグラフィ法によって形成される。即ち、第１絶縁膜５上にクロム又は銅などを一様にスパッタリングしてシード層を形成し、次いで当該シード層上にフォトレジスト層を均一な厚さに塗布し、フォトレジスト層を第２ボンディングパッド８を含む再配線６の形状に露光する。次いで、未露光部を現像処理によって除去し、露光部に対応するシード層を化学エッチングによって除去する。次いで、残存したフォトレジスト層をアッシングにて除去し、露光部に対応するシード層を露出させる。最後に、露出されたシード層に銅めっきを施して第２ボンディングパッド８を含む再配線６とする。
【００２０】
第２絶縁膜７は、感光性ポリイミド樹脂などの感光性樹脂材料をもって構成され、図１及び図２に示すように、第２ボンディングパッド８の一部（中央部）及び主面１の最外周部を除く第１絶縁膜５上に形成される。この第２絶縁膜７の外周縁は、前記第１絶縁膜５の外周縁よりも内側に配置する。この第２絶縁膜７も、前記第１絶縁膜５と同様の方法で形成される。
【００２１】
バンプ電極９は、鉛フリーはんだや共晶はんだなどからなるはんだボールをもって形成されており、第２ボンディングパッド８上に設置される。
【００２２】
本例の半導体装置は、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置したので、第１絶縁膜５の外周縁を基準としてスクライブエリアを設定することができ、第２絶縁膜７にて第１絶縁膜５を完全に覆い、第２絶縁膜７の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッド３の開口端からスクライブエリア端までの距離を詰めることができることから、１枚のウエハから切り出せる半導体装置の数を増加することができる。即ち、図２に示すように、第１絶縁膜５の外周縁の形成精度を従来例に係る半導体装置と同様に±５μｍとした場合には、第１ボンディングパッド３の開口端からスクライブエリア端までの距離を１０μｍとすることができ、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッド３の開口端からスクライブエリア端までの距離を従来例に係る半導体装置と同じとした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜５及び第２絶縁膜７の形成マージンを拡大することができて、これら各絶縁膜５，７の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【００２３】
次に、本発明に係る半導体装置の第２例を図３乃至図５に基づいて説明する。図３は第２実施形態例に係る半導体装置のバンプ電極を省略した平面図、図４は図３のＢ−Ｂ断面図、図５は図３のＣ−Ｃ断面図である。
【００２４】
本例の半導体装置は、これらの図に示すように、主面１の四隅部を除く部分については、第１実施形態例に係る半導体装置と同様に、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置し、主面１の四隅部については、第１実施形態例に係る半導体装置とは逆に、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも外側に配置したことを特徴とする。その他の部分については第１実施形態例に係る半導体装置と同じであるので、説明を省略する。
【００２５】
本例の半導体装置は、第１実施形態例に係る半導体装置と同様の効果を有するほか、主面１の四隅部について第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも外側に配置したので、第１絶縁膜５の保護効果が高く、主面１に対する第１絶縁膜５の剥離を防止できて半導体装置の信頼性及び耐久性をより良好なものにすることができる。
【００２６】
なお、前記各実施形態例においては、少なくとも主面１の四隅部を除く部分について、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁よりも内側に配置したが、本発明の半導体装置はこれに限定されるものではなく、第２絶縁膜７の外周縁を第１絶縁膜５の外周縁と合致させることもできる。これによっても、前記各実施形態例に係る半導体装置と同様の効果を発揮することができる。
【００２７】
【発明の効果】
以上説明したように、本発明の半導体装置は、第２絶縁膜の外周縁を第１絶縁膜の外周縁と合致させるか、第２絶縁膜の外周縁を第１絶縁膜の外周縁よりも内側に配置したので、第１絶縁膜の外周縁を基準としてスクライブエリアを設定することができ、第２絶縁膜にて第１絶縁膜を完全に覆い第２絶縁膜の外周縁を基準としてスクライブエリアを設定する場合に比べて第１ボンディングパッド３の開口端からスクライブエリア端までの距離を詰めることができて、１枚のウエハから切り出せる半導体装置の増加を図ることができる。一方、第１ボンディングパッドの開口端からスクライブエリア端までの距離を一定とした場合には、スクライブエリアのマージンを拡大することができてスクライブ時における不良品の発生率を抑制できると共に、第１絶縁膜及び第２絶縁膜の形成マージンを拡大することができてこれら各絶縁膜の形成を容易なものにすることができる。よって、これらのことから半導体素子の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態例に係る半導体装置のバンプ電極を省略した平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】第２実施形態例に係る半導体装置のバンプ電極を省略した平面図である。
【図４】図３のＢ−Ｂ断面図である。
【図５】図３のＣ−Ｃ断面図である。
【図６】従来例に係る半導体装置の斜視図である。
【図７】従来例に係る半導体装置のバンプ電極を省略した平面図である。
【図８】図７のＤ−Ｄ断面図である。
【符号の説明】
１主面
２半導体素子領域
３第１ボンディングパッド（アルミパッド）
４パッシベーション膜
５第１絶縁膜
６再配線
７第２絶縁膜
８第２ボンディングパッド
９バンプ電極９（はんだボール）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a CSP (Chip Size Package) type semiconductor device in which rewiring is performed on a main surface, and in particular, a first insulating film that protects a semiconductor element region on the main surface and a second that protects the rewiring. The present invention relates to the structure of the insulating film.
[0002]
[Prior art]
In recent years, in order to cope with the demands for smaller, lighter, faster and more advanced electrical equipment, there are increasing demands for smaller, lighter, higher integration and easier mounting of semiconductor devices mounted on electrical equipment. ing.
[0003]
Conventionally, as shown in FIGS. 6 to 8, as a semiconductor device capable of meeting each of these requirements, a semiconductor element region 2 formed on the main surface 1 and an array along the outer periphery of the semiconductor element region 2 are provided. A first bonding pad (aluminum pad) 3 formed, a passivation film 4 formed on main surface 1 excluding a portion where first bonding pad 3 is formed to protect semiconductor element region 2, and on passivation film 4 A first insulating film 5 formed on the first insulating film 5, a rewiring 6 applied on the first insulating film 5 and having one end connected to the first bonding pad 3, and a first insulating film for protecting the rewiring 6 A semiconductor device called CSP having a second insulating film 7 formed on 5 and a bump electrode 9 set on a second bonding pad 8 formed on the other end of the rewiring 6 has been proposed. (For example, special Documents 1 to 4 see.).
[0004]
In this CSP type semiconductor device, since the bump electrode 9 can be disposed on the entire main surface 1, the bump electrode 9 is formed directly on the first bonding pads 3 arranged on the outer periphery of the semiconductor element region 2. Compared to the case, the distance between the bump electrodes 9 can be increased, so that the number of terminals of the semiconductor device can be increased, so that the functionality can be increased and the mounting on the electric device can be facilitated. In addition, since the semiconductor element is not resin-sealed, the semiconductor device can be reduced in size and weight.
[0005]
[Patent Document 1]
JP-A-4-19855 [0006]
[Patent Document 2]
Japanese Patent Application Laid-Open No. 6-237653
[Patent Document 3]
US Pat. No. 5,679,977 specification
[Patent Document 4]
US Pat. No. 5,801,441 specification
[Problems to be solved by the invention]
In the CSP type semiconductor device, after a wafer having a semiconductor element region 2, a first bonding pad 3, and a passivation film 4 formed on the main surface 1 by a normal wafer process, a first insulation is formed on the wafer. The film 5, the rewiring 6, the second insulating film 7, and the bump electrodes 9 are set on the second bonding pads 8 to obtain a completed wafer for CSP. It is produced by scribing.
[0010]
However, this type of conventional semiconductor device has a configuration in which the second insulating film 7 completely covers the first insulating film 5 as shown in FIGS. Since the outer peripheral edge of the second insulating film 7 protrudes in the outer peripheral direction of the main surface 1 rather than the outer peripheral edge of the first insulating film 5, the scribe area is set based on the outer peripheral edge of the second insulating film 7. Inevitably, there is a problem that it is difficult to increase the number of semiconductor devices that can be cut out from a single wafer and to reduce the manufacturing cost of the semiconductor elements because the set interval of each semiconductor element region 2 on the wafer becomes wide. In the example of FIG. 8, the scribe area is set assuming that the accuracy of the first insulating film 5 and the accuracy of the second insulating film 7 are ± 5 μm. In this case, the scribe area is scribed from the opening end of the first bonding pad 3. The distance to the end of the area is 20 μm.
[0011]
If the accuracy of the outer peripheral edge of the first insulating film 5 and the accuracy of the outer peripheral edge of the second insulating film 7 are increased, the set interval of each semiconductor element region 2 on the wafer can be reduced. Although the number of semiconductor devices that can be cut out from the wafer can be increased, the formation of the first insulating film 5 and the second insulating film 7 becomes difficult and the manufacturing efficiency of the wafer is reduced, and defective products are likely to be generated during scribing. Since the yield of non-defective products decreases, it is difficult to reduce the manufacturing cost of semiconductor elements in practice.
[0012]
The present invention has been made to solve such deficiencies in the prior art, and an object of the present invention is to provide an inexpensive semiconductor device that can cut out a larger number of semiconductor devices from a single wafer with a higher yield. There is to do.
[0013]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a semiconductor element region formed on a main surface, a first bonding pad arranged on the outer periphery of the semiconductor element region, a part of the first bonding pad, and the A first insulating film formed on the main surface excluding an outermost peripheral portion of the main surface; a rewiring formed on the first insulating film and having one end connected to the first bonding pad; and the rewiring Formed on the first insulating film except for a second bonding pad disposed on the first insulating film and a part of the second bonding pad and an outermost peripheral portion of the main surface. In the semiconductor device having the second insulating film and the bump electrode formed on the second bonding pad, at least the four corners of the main surface except for the outer peripheral edge of the second insulating film. Match with the outer periphery Was the outer peripheral edge of the second insulating film to the configuration of placing inside the outer peripheral edge of the first insulating film.
[0014]
As described above, when the outer peripheral edge of the second insulating film is matched with the outer peripheral edge of the first insulating film, or when the outer peripheral edge of the second insulating film is arranged inside the outer peripheral edge of the first insulating film, the first insulating film is formed. Since the scribe area can be set based on the outer peripheral edge of the first insulating film, the first insulating film is completely covered with the second insulating film, and the scribe area is set based on the outer peripheral edge of the second insulating film. The distance from the opening end of the first bonding pad to the end of the scribe area can be reduced, and the number of semiconductor devices that can be cut out from one wafer can be increased. On the other hand, when the distance from the opening end of the first bonding pad to the end of the scribe area is constant, the margin of the scribe area can be increased, and the occurrence rate of defective products at the time of scribing can be suppressed. The margin at the time of forming the insulating film 5 and the second insulating film 7 can be expanded, and the formation of these insulating films 5 and 7 can be facilitated. Therefore, it is possible to reduce the manufacturing cost of the semiconductor element.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a first example of a semiconductor device according to the present invention will be described with reference to FIGS. FIG. 1 is a plan view in which bump electrodes of the semiconductor device according to the first embodiment are omitted, and FIG. 2 is a cross-sectional view taken along line AA in FIG.
[0016]
The basic structure of the semiconductor device of this example is the same as that of the conventional semiconductor device shown in FIGS. 6 to 8, and as shown in FIGS. 1 and 2, the semiconductor element region 2 formed on the main surface 1 is used. And the first bonding pads 3 arranged along the outer periphery of the semiconductor element region 2 and the main surface 1 excluding the formation portion of the first bonding pad 3 to protect the semiconductor element region 2. A passivation film 4, a first insulating film 5 formed on the passivation film 4, a rewiring 6 formed on the first insulating film 5 and having one end connected to the first bonding pad 3, and the rewiring In order to protect 6, a second insulating film 7 formed on the first insulating film 5 and a bump electrode 9 set on the second bonding pad 8 formed on the other end of the rewiring 6 are configured. ing.
[0017]
The semiconductor element region 2, the first bonding pad 3 and the passivation film 4 are formed by a normal wafer process, and the rewiring 6, the second insulating film 7 and the bump electrode 9 are formed by a rewiring process after the wafer process is completed. Done in
[0018]
The first insulating film 5 is made of a photosensitive resin material such as a photosensitive polyimide resin. As shown in FIGS. 1 and 2, a part (central portion) of the first bonding pad 3 and the outermost periphery of the main surface 1. It is formed on the main surface 1 excluding the portion. The first insulating film 5 is formed so as to cover the opening end of the first bonding pad 3 in order to prevent damage to the first bonding pad 3 when the rewiring 6 is formed. The first insulating film 5 is formed by applying a resin layer made of a photosensitive resin material to a uniform thickness on the main surface of a wafer serving as a semiconductor device, and then applying the resin layer to the first insulating film 5. The exposed portion is exposed to cure to cure the exposed portion, and then the unexposed portion is removed by development processing.
[0019]
The rewiring 6 including the second bonding pad 8 is formed by copper plating and arranged on the first insulating film 5 as shown in FIG. The rewiring 6 including the second bonding pad 8 is also formed by photolithography. That is, chromium or copper is uniformly sputtered on the first insulating film 5 to form a seed layer, and then a photoresist layer is applied on the seed layer to a uniform thickness, and the photoresist layer is applied to the second insulating layer 5. The shape of the rewiring 6 including the bonding pad 8 is exposed. Next, the unexposed portion is removed by development processing, and the seed layer corresponding to the exposed portion is removed by chemical etching. Next, the remaining photoresist layer is removed by ashing to expose the seed layer corresponding to the exposed portion. Finally, the exposed seed layer is subjected to copper plating to form a rewiring 6 including the second bonding pad 8.
[0020]
The second insulating film 7 is made of a photosensitive resin material such as a photosensitive polyimide resin. As shown in FIGS. 1 and 2, a part (center portion) of the second bonding pad 8 and the outermost periphery of the main surface 1. It is formed on the first insulating film 5 excluding the portion. The outer peripheral edge of the second insulating film 7 is disposed inside the outer peripheral edge of the first insulating film 5. The second insulating film 7 is also formed by the same method as the first insulating film 5.
[0021]
The bump electrode 9 is formed with a solder ball made of lead-free solder, eutectic solder, or the like, and is installed on the second bonding pad 8.
[0022]
In the semiconductor device of this example, since the outer peripheral edge of the second insulating film 7 is arranged inside the outer peripheral edge of the first insulating film 5, the scribe area can be set with reference to the outer peripheral edge of the first insulating film 5. The first insulating film 5 is completely covered with the second insulating film 7, and the scribe area is formed from the opening end of the first bonding pad 3 as compared with the case where the scribe area is set based on the outer peripheral edge of the second insulating film 7. Since the distance to the end can be reduced, the number of semiconductor devices that can be cut out from one wafer can be increased. That is, as shown in FIG. 2, when the formation accuracy of the outer peripheral edge of the first insulating film 5 is set to ± 5 μm as in the conventional semiconductor device, the opening edge of the first bonding pad 3 extends to the edge of the scribe area. Thus, the number of semiconductor devices that can be cut out from one wafer can be increased. On the other hand, when the distance from the opening end of the first bonding pad 3 to the end of the scribe area is the same as that of the semiconductor device according to the conventional example, the margin of the scribe area can be increased, and defective products are generated at the time of scribing. In addition to being able to suppress the rate, the formation margin of the first insulating film 5 and the second insulating film 7 can be increased, and the formation of these insulating films 5 and 7 can be facilitated. Therefore, it is possible to reduce the manufacturing cost of the semiconductor element.
[0023]
Next, a second example of the semiconductor device according to the present invention will be described with reference to FIGS. 3 is a plan view in which the bump electrodes of the semiconductor device according to the second embodiment are omitted, FIG. 4 is a cross-sectional view taken along line BB in FIG. 3, and FIG. 5 is a cross-sectional view taken along line CC in FIG.
[0024]
As shown in these drawings, in the semiconductor device of this example, the outer peripheral edge of the second insulating film 7 is the same as that of the semiconductor device according to the first embodiment, except for the four corners of the main surface 1. In contrast to the semiconductor device according to the first embodiment, the outer peripheral edge of the second insulating film 7 is arranged on the inner side of the outer peripheral edge of the first insulating film 5 and the four corners of the main surface 1 are opposite to the first insulating film. 5 is arranged outside the outer peripheral edge. Since other parts are the same as those of the semiconductor device according to the first embodiment, description thereof is omitted.
[0025]
The semiconductor device of this example has the same effect as that of the semiconductor device according to the first embodiment, and the outer peripheral edge of the second insulating film 7 is set to be larger than the outer peripheral edge of the first insulating film 5 at the four corners of the main surface 1. Since the first insulating film 5 is disposed on the outside, the protective effect of the first insulating film 5 is high, the peeling of the first insulating film 5 from the main surface 1 can be prevented, and the reliability and durability of the semiconductor device can be improved. .
[0026]
In each of the above embodiments, the outer peripheral edge of the second insulating film 7 is arranged on the inner side of the outer peripheral edge of the first insulating film 5 at least in the portion excluding the four corners of the main surface 1. The semiconductor device is not limited to this, and the outer peripheral edge of the second insulating film 7 can be matched with the outer peripheral edge of the first insulating film 5. Also by this, the same effect as the semiconductor device according to each of the above embodiments can be exhibited.
[0027]
【The invention's effect】
As described above, in the semiconductor device of the present invention, the outer peripheral edge of the second insulating film is made to coincide with the outer peripheral edge of the first insulating film, or the outer peripheral edge of the second insulating film is made to be more than the outer peripheral edge of the first insulating film. Since it is arranged on the inner side, the scribe area can be set with the outer peripheral edge of the first insulating film as a reference, and the first insulating film is completely covered with the second insulating film, and the scribe is made with reference to the outer peripheral edge of the second insulating film. Compared with the case where the area is set, the distance from the opening end of the first bonding pad 3 to the end of the scribe area can be reduced, and the number of semiconductor devices that can be cut out from one wafer can be increased. On the other hand, when the distance from the opening end of the first bonding pad to the end of the scribe area is constant, the margin of the scribe area can be increased, and the occurrence rate of defective products at the time of scribing can be suppressed. The formation margin of the insulating film and the second insulating film can be expanded, and the formation of these insulating films can be facilitated. Therefore, it is possible to reduce the manufacturing cost of the semiconductor element.
[Brief description of the drawings]
FIG. 1 is a plan view in which bump electrodes of a semiconductor device according to a first embodiment are omitted.
FIG. 2 is a cross-sectional view taken along the line AA of FIG.
FIG. 3 is a plan view in which bump electrodes of the semiconductor device according to the second embodiment are omitted.
4 is a cross-sectional view taken along the line BB in FIG.
FIG. 5 is a cross-sectional view taken along the line CC of FIG.
FIG. 6 is a perspective view of a semiconductor device according to a conventional example.
FIG. 7 is a plan view in which bump electrodes of a semiconductor device according to a conventional example are omitted.
8 is a cross-sectional view taken along the line DD of FIG.
[Explanation of symbols]
1 Main surface 2 Semiconductor element region 3 First bonding pad (aluminum pad)
4 Passivation film 5 First insulating film 6 Rewiring 7 Second insulating film 8 Second bonding pad 9 Bump electrode 9 (solder ball)

Claims

On the main surface excluding the semiconductor element region formed on the main surface, the first bonding pads arranged on the outer peripheral portion of the semiconductor element region, a part of the first bonding pad and the outermost peripheral portion of the main surface A first insulating film formed on the first insulating film, one end of which is connected to the first bonding pad, and the other end of the rewiring is formed on the first insulating film. A second bonding pad disposed above, a second insulating film formed on the first insulating film excluding a part of the second bonding pad and the outermost peripheral portion of the main surface, and the second bonding pad In the semiconductor device having the bump electrode formed on, the outer peripheral edge of the second insulating film is made to coincide with the outer peripheral edge of the first insulating film except at least the four corners of the main surface, or the second insulating film The outer periphery of the first Wherein a disposed inside the outer peripheral edge of the edge layer.