JP3963760B2 - Energy line discriminator - Google Patents

Energy line discriminator Download PDF

Info

Publication number
JP3963760B2
JP3963760B2 JP2002101697A JP2002101697A JP3963760B2 JP 3963760 B2 JP3963760 B2 JP 3963760B2 JP 2002101697 A JP2002101697 A JP 2002101697A JP 2002101697 A JP2002101697 A JP 2002101697A JP 3963760 B2 JP3963760 B2 JP 3963760B2
Authority
JP
Japan
Prior art keywords
layer
rays
semiconductor substrate
film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002101697A
Other languages
Japanese (ja)
Other versions
JP2003294846A5 (en
JP2003294846A (en
Inventor
義磨郎 藤井
浩二 岡本
坂本  明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2002101697A priority Critical patent/JP3963760B2/en
Publication of JP2003294846A publication Critical patent/JP2003294846A/en
Publication of JP2003294846A5 publication Critical patent/JP2003294846A5/ja
Application granted granted Critical
Publication of JP3963760B2 publication Critical patent/JP3963760B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、エネルギー線弁別器に係り、特に、α線を検出する一方で、α線よりもエネルギーの大きい、たとえばβ線やγ線を透過させるエネルギー線弁別器に関する。
【0002】
【従来の技術】
従来、放射線を弁別して検出する放射線検出装置として、たとえば特開平5−3337号公報に開示されたものがある。この放射線検出装置は、一枚の半導体の表裏に、それぞれpn接合を設けてなり、第1のpn接合および第2のpn接合によって、それぞれ第1の空乏層および第2の空乏層が形成されるものである。このうちの第1の空乏層にエネルギーの異なるエネルギー線、たとえばα線とβ線を投射し、α線は第1の空乏層に検出され、β線は第1の空乏層を透過する。第1のpn接合を透過したβ線は、第2の空乏層に到達し、第2の空乏層によって検出されるというものである。
【0003】
【発明が解決しようとする課題】
ところで、この種の放射線検出器において、α線を確実に検出する一方で、β線を透過させる空乏層は、所定の厚さとなるように精度よく形成する必要がある。また、エネルギー線、たとえばβ線を透過させるためには、基板を所定の厚さまで薄膜化する必要がある。
【0004】
ところが、上記公報に開示されている従来の放射線検出器では、高比抵抗半導体として通常のものを用いているので、その膜厚を精度よく調整するのは困難なものであった。また、単に薄膜化するのみでは、半導体基板の強度を確保するのが困難となる問題がある。
【0005】
さらに、上記公報に開示された放射線検出器では、一枚の半導体の表裏に第1のpn接合および第2のpn接合を形成している。このため、一枚の半導体にそれぞれ第1の空乏層および第2の空乏層を形成するものであるため、薄膜化を図るのは困難なものであった。
【0006】
他方、いわゆる半導体基板を所望の膜厚に精度よく薄膜化する技術として、特開平7−240534号公報に開示されたものがある。ところが、上記公報に開示された技術は、エネルギー線弁別器に用いられるものではなかった。
【0007】
そこで、本発明の課題は、α線を検出する放射線検出器において、α線を検出し、α線よりもエネルギーが大きい放射線を透過できるように、半導体基板を精度よく薄膜化し、また薄膜化しても高い強度を有することができるようにすることにある。
【0008】
【課題を解決するための手段】
上記の課題を解決した本発明に係るエネルギー線弁別器は、エッチング加工によって貫通部が形成された第1層と、第1層における表面側に積層される第2層とを備え、第1層における貫通部が形成された部位が薄肉部とされ、第1層と第2層が積層されている部位が厚肉部とされており、第2層における薄肉部の表面側にP型半導体層が形成され、第2層における第1層に形成された貫通部から露出する部位および第1層の裏面側にわたってN型半導体層が形成された半導体基板を有し、半導体基板における薄肉部に、α線を検出する一方、β線またはγ線を透過させるα線検出部が形成されており、第1層における貫通部を形成するエッチング加工を行う際のストッパとなるストッパ面が形成されているものである。
【0009】
本発明に係るエネルギー弁別器の半導体基板は、第1層と第2層とが積層されてなり、そのうちの薄肉部にα線検出部が形成されている。この薄肉部は、半導体基板をエッチング加工することによって形成されるが、本発明に係るエネルギー線弁別器では、第1層と第2層の間にエッチング加工を行う際のストッパ面が形成されている。エッチング加工がこのストッパ面に到達すると、このストッパ面でエッチング加工の進行がストップする。このため、ストッパ面を所定の位置に形成することで薄肉部の厚さを精度よく制御することができる。したがって、たとえばエッチング時間を制御することによって薄肉部の厚さを制御する場合よりも、薄肉部の厚さを精度よく制御することができる。
【0010】
また、ストッパ面を形成することにより、エッチングによる膜厚のムラを少なくすることができる。膜厚のムラが少なくなることにより、さらにα線検出部におけるα線の検出精度を高めることができる。しかも、α線検出部が形成される薄肉部のほかに、第1層と第2層を積層した部位からなる厚肉部を有しているので、半導体基板全体としての強度を高めることができる。
【0011】
ここで、半導体基板が、面方位の異なる2枚のウェハが積層されて貼着された直接接合ウェハを用いて構成され、ストッパ面は、第2層を形成するウェハのうちの第1層に面する面であるのが好適である。
【0012】
第2層を形成するウェハのうちの第1層に面する面をストッパとすることにより、第2層を形成するウェハがそのまま薄肉部の厚さとなるので、確実かつ容易に薄肉部の膜厚を制御することができる。
【0013】
また、第1層が、面方位(100)のシリコンウェハを用いて構成され、第2層が、面方位(111)のシリコンウェハを用いて構成されているのがさらに好適である。
【0014】
第1層として面方位(100)のシリコンウェハを用いることにより、エッチング加工を容易に行うことができる。また、第2層として面方位(111)のシリコンウェハを用いることにより、薄肉部自体にも、面方位(100)のシリコンより高い強度を付与することができる。
【0015】
あるいは、半導体基板が、第1層と第2層の間に、SiO2膜が形成されているSOIウェハを用いて形成され、SOIウェハにおけるSiO2膜の一面が、ストッパ面である態様とすることもできる。
【0016】
このように、半導体基板としてはSOIウェハを用いることもできる。この場合には、SOIウェハにおける第1層と第2層の間に積層されたSiO2膜をストッパ面として利用することができる。
【0017】
また、第1層と第2層とが積層された半導体基板の厚肉部の第2層上には、ボンディングワイヤと接続される電極が配置されているのが好ましい。このように、ボンディングワイヤと接続される電極を厚肉部に配置することにより、ワイヤボンディング時の衝撃によって検出部に与えられるダメージを軽減することができる。
【0018】
【発明の実施の形態】
以下、図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、同一要素には同一符号を用いるものとし、重複する説明は省略する。
【0019】
図1は、本発明の第1の実施形態に係るエネルギー線弁別器を示す側断面図である。
【0020】
図1に示すように、本実施形態に係るエネルギー線弁別器1は、半導体基板10を有している。半導体基板10は、たとえば面方位(100)のシリコンウェハを用いて構成された第1層11と、面方位(111)のシリコンウェハを用いて構成された活性層としての第2層12を備えており、これら第1層11および第2層が積層されて貼着された直接接合ウェハを用いて形成されている。第1層11の一部には貫通部11Aが形成されている。この貫通部11Aが形成されている位置が半導体基板10における薄肉部13となっており、薄肉部13は、第2層12のみによって形成されている。また、薄肉部13の周囲に厚肉部14が形成されており、この厚肉部14は、第1層11および第2層12が積層されて形成されている。薄肉部13の厚さは、たとえば100μmとされており、厚肉部14の厚さは、たとえば300μmとされている。また、第2層12における第1層11に面する面、すなわち第1層側11の面が本発明のストッパ面となる。このストッパ面のうち、第1層11に形成された貫通部11Aに対応する位置がエッチング加工の際のストッパとしての機能を果たす。
【0021】
薄肉部13には、α線を検出し、α線よりもエネルギーが大きいエネルギー線、たとえばβ線やγ線を透過する空乏層となるα線検出部(以下「検出部」という)15が形成されている。検出部15は、第2層12における薄肉部13の表面側に形成されたP形半導体層(以下「P+層」という)16と、裏面側に形成されたN形半導体層(以下「N+層」という)17とを備えている。P+層16は、たとえばP+不純物を第2層12の表面に拡散して形成され、N+層17は、第2層12における第1層11に形成された貫通部11Aから露出する部位および第1層11の裏面側の全面にわたって形成されている。これらのP+層16およびN+層17によって、PN接合が形成されている。また、第2層12の表面側におけるP+層16の周囲にはN+層からなるチャンネルストッパ18が形成されている。
【0022】
さらに、第2層12の表面側には、P+層16およびチャンネルストッパ18を被覆して、保護膜としてのSiO膜19が形成されており、P+層16およびチャンネルストッパ18が形成された第2層12の表面全体を保護している。また、このSiO膜19は、P+層16に対応する位置の一部が取り除かれ、この取り除かれた部位にアルミニウムからなるアノード電極20が設けられており、アノード電極20は、P+層16に接続されている。このアノード電極20は、ワイヤボンディング時の衝撃により検出部にダメージを与えないために、厚肉部上に配設されている。一方、第2層12における第1層11の貫通部11Aに対応する位置および第2層12の裏面側に形成されたN+層17には、アルミニウム層21が積層されている。そして、アルミニウム層21の端部には、Ni/Auからなるカソード電極22,22が取り付けられている。
【0023】
かかる構成を有する本実施形態に係るエネルギー線弁別器1では、検出部15をエネルギー線が透過する際、エネルギー線がα線である場合には、検出部15によってα線が検出される。また、α線よりもエネルギーが大きいβ線やγ線が透過する際には、β線やγ線はそのまま透過される。検出部15を透過した透過β線やγ線などは、別途設けたエネルギー線検出器によって検出することができる。
【0024】
ここで、α線を検出するとともに、β線やγ線を透過させ、その検出精度を高めるためには、検出部15が形成されている薄肉部13の厚さを正確に制御することが要求される。この点、本実施形態に係るエネルギー線弁別器1では、半導体基板10として面方位の異なるシリコンウェハを直接貼着した直接接合ウェハを用いている。このため、後に説明するエッチング加工を行うことによって、薄肉部13の厚さを所望の厚さに適切に制御することができる。
【0025】
また、薄肉部13の周囲には、第1層11と第2層12が積層されてなる厚肉部14が形成されている。この厚肉部14が形成されていることにより、半導体基板10全体としての強度を好適に高めることができる。しかも、薄肉部13を構成する第2層12は、面方位(111)のシリコンウェハが用いられているので、その強度を十分に発現させることができることから、エネルギー線弁別器1の大型化に対応することもできる。
【0026】
次に、本実施形態に係るエネルギー線弁別器1の製造方法について説明する。
【0027】
図2は、本実施形態に係るエネルギー線弁別器1を製造する手順を示す工程図である。
【0028】
図1に示すエネルギー線弁別器1を製造するにあたり、まず、第1層11と第2層12を貼着して形成された直接接合ウェハを用意する。次に、図2(a)に示すように、直接接合ウェハのうち、第2層12の表面側にP+不純物を拡散させて、P+層16を形成する。また、P+層16の周囲には、N+不純物を拡散させて、チャンネルストッパ18を形成する。さらに、第2層12の表面側に、SiO2膜19を形成する。そしてエッチング加工のために、半導体基板10に裏面をSiN膜23で被覆し、図2(a)に示すように、第1層11における貫通部11Aを形成する部分を除去する。次に、KOHを用いたSiウェットエッチングによるエッチング加工を行い、図2(b)に示すように、第1層11に貫通部11Aを形成する。この貫通部11Aを形成することにより、半導体基板10における薄肉部13を形成する。
【0029】
ここで、第1層11をエッチング加工して貫通部11Aを形成することによって薄肉部13を形成することにより、その膜厚を好適に制御することができる。この点について説明すると、たとえば通常の半導体基板にエッチング加工を施して膜厚を制御しようとする場合、エッチング加工の時間を制御して膜厚の制御を行う。すなわち、エッチングが進行するにつれて膜厚が序々に減少していくので、所定の時間が経過したときに、所望の膜厚になったとしてエッチング加工を終了して、膜厚を定めるものである。
【0030】
しかし、たとえばエッチング時間が短くなると膜厚が所望のものよりも厚くなりすぎてしまい、逆にエッチング時間が長くなると、膜厚が薄くなりすぎてしまい、その制御が比較的困難であった。また、時間制御が確実に行われて所望の膜厚になったとしても、エッチング制御を行っている時間が長いため、削れた部分から泡が生じ、KOHと接触する時間が場所ごとに変化する。その結果、図3に示すように、エッチングが進行して得られた薄肉部13の表面13Aが、荒れて膜厚のムラが生じやすいものとなってしまう。検出部15が形成されている薄肉部13の膜厚にムラが生じると、エネルギー線を検出する際の検出精度の低下を招くものであった。
【0031】
これに対して、本実施形態に係る半導体基板10は、面方位の異なる2枚のシリコンウェハを貼着させて形成されて直接接合ウェハである。このため、2枚のシリコンウェハの境界に位置する第2層12の表面がストッパ面となり、第1層11をエッチング加工によって貫通部11Aを形成して薄膜化を図り、第1層11が完全に除去された時点でストッパ面に到達し、エッチング加工をそのまま終了する。このため、エッチング時間の精密な制御をする必要はなく、膜厚を確実に制御することができる。また、第1層11に貫通部11Aが形成された時点でエッチング加工は終了し、第2層12はエッチング加工されることなく残存している。このため、第2層12における第1層11の貫通部11Aに対応する位置は、平滑な面として維持されており、荒れた面となることはない。したがって、エネルギー線弁別器1として製造された際、エネルギー線の検出を行うにあたって、α線の検出精度の低下を招くことなく、β線やγ線は確実に透過させることができるようになる。
【0032】
薄肉部13を形成したら、SiN膜23を除去し、その後、図2(c)に示すように、貫通部11Aを含んだ第1層シリコンの表面全体(露出部表面)にN+層17を形成する。
【0033】
その後、図1に示すように、第2層12の表面に形成されたSiO2膜19の一部を除去し、その上にアノード電極20が厚肉部に設けられ、P+層16に接続される。また、第1層11の裏面側にアルミニウム層21を積層し、その位置にNi/Auメッキを施してカソード電極22を取り付ける。こうして、エネルギー線弁別器1が製造される。
【0034】
かくして製造されたエネルギー線弁別器1は、検出部15が形成されている薄肉部13の膜厚が薄肉であり、その厚さは適切に制御され、さらにその表面が荒れていることはない。このため、確実にα線を検出することができるとともに、α線よりもエネルギーの大きいβ線やγ線を透過させることができる。また、半導体基板10は、薄肉部13の他に厚肉部14を備えている。この厚肉部14によって、半導体基板10の全体としての強度を十分に発現させることができる。
【0035】
次に、本発明の第2の実施形態について説明する。
【0036】
図4は、本実施形態に係るエネルギー線弁別器の側断面図である。
【0037】
図4に示すように、本実施形態に係るエネルギー線弁別器3は、半導体基板30を有している。半導体基板30は、いわゆるSOI(Silicon On Insulator)ウェハを用いて構成されており、たとえば面方位(100)のシリコンウェハを用いた第1層31と、面方位(111)のシリコンウェハを用いた第2層32を備えている。これらに第1層31と第2層32の間に、たとえば1μmの膜厚を有するSiO2膜33が介在されている。また、第1層31の一部には貫通部31Aが形成されており、この貫通部31Aが形成されている位置が半導体基板30における薄肉部34になっている。また、薄肉部34の周囲には、厚肉部35が形成されており、薄肉部34は、第2層32を含み、厚肉部35は第1層31と第2層32を含むようになっている。この薄肉部34に検出部36が形成される。
【0038】
さらに、SiO2膜33における貫通部31Aに対応する位置は、取り除かれており、貫通部31Aを介して第2層32の裏面側が露出している。これらの第1層31における裏面、貫通部31A、および第2層32の裏面側における露出部に、N+層37が形成されている。その他の構成は上記第1の実施形態とほぼ同一である。
【0039】
本実施形態においては、上記第1の実施形態と同様、薄肉部34の膜厚を所望の厚さに精度良く制御することができるので、薄肉部34における検出部36でα線を検出し、α線よりもエネルギーの大きいβ線やγ線を透過させる際の精度を高くすることができる。また薄肉部34の周囲には厚肉部35が形成されているので、半導体基板全体としての強度を高めることができる。
【0040】
次に、本実施形態に係るエネルギー線弁別器3の製造方法について説明する。
【0041】
図5は、本実施形態に係るエネルギー線弁別器の製造する手順を示す工程図である。
【0042】
本実施形態では、半導体基板30として、第1層31と第2層32の間にSiO膜33が形成されているSOIウェハを用いている。このSOIウェハに対して、図5(a)に示すように、第2層32の表面にP+不純物を拡散させてP+層16を形成する。また、P+層16の周囲には、N+不純物を拡散させてチャンネルストッパ18を形成する。また、第2層12の表面側に、SiO膜19を形成する。
【0043】
次に、第1層31のエッチング加工を行う。このエッチング加工のために、半導体基板30の表裏面をSiN膜23で被覆し、第1層31における貫通部31Aを形成する部分を除去する。次に、KOHを用いたSiウェットエッチングによるエッチング加工を行い、図5(b)に示すように、第1層31に貫通部31Aを形成する。この貫通部31Aを形成することにより、半導体基板10における薄肉部34を形成する。
【0044】
貫通部31Aを形成するにあたり、本実施形態においては、SiO2膜33の一面がストッパ面として機能する。このSiO2膜33は、第1の実施形態における面方位の違いを利用したSi/Siのストッパより、エッチング選択性がより優れたストッパとして機能する。したがって、上記第1の実施形態よりさらに容易に膜厚を確実に制御することができるとともに、薄肉部34の表面が荒れた状態とならず、膜厚のムラが生じないようにすることができる。その後、図5(c)に示すように、SiO2膜33のうち、貫通部31Aを形成することにより露出した部位を除去する。
【0045】
以後、上記第1の実施形態で示した製造手順と同様にして、SiN膜23を除去し、貫通部31Aを含んだ第1層シリコンの表面全体(露出部表面)にN+層37を形成する。そして、第1の実施形態と同様にしてアノード電極20を設け、アルミニウム層21を形成した後、Ni/Auメッキを施してカソード電極22を設けることにより、エネルギー線弁別器3を製造することができる。
【0046】
以上、本発明の好適な実施形態について説明したが、本発明は上記各実施形態に限定されるものではない。半導体基板を直接接合する際に用いられるウェハは、上記シリコンウェハに限らず、他のものを用いることもできる。このときでも、上記実施形態と同様に、面方位の異なるシリコンウェハを用いるのが好適となる。
【0047】
以上の説明のとおり、本発明によれば、α線を検出する放射線検出器において、α線を検出し、α線よりもエネルギーが大きい放射線を透過できるように、半導体基板を精度よく薄膜化し、また薄膜化しても高い強度を有することができるようにすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るエネルギー線弁別器を示す側断面図である。
【図2】第1の実施形態に係るエネルギー線弁別器を製造する手順を示す工程図である。
【図3】半導体基板の薄膜部に膜厚のムラが生じた状態を示す側断面図である。
【図4】本発明の第2の実施形態に係るエネルギー線弁別器を示す側断面図である。
【図5】第1の実施形態に係るエネルギー線弁別器を製造する手順を示す工程図である。
【符号の説明】
1,3…エネルギー線弁別器、10,30…半導体基板、11,31…第1層、11A,31A…貫通部、12,32…第2層、13,34…薄肉部、14,35…厚肉部、15,36…検出部、16…P+層、17,37…N+層、18…チャンネルストッパ、19…SiO2膜、20…アノード電極、21…アルミニウム層、22…カソード電極、23…SiN膜、33…SiO2膜。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an energy beam discriminator, and more particularly, to an energy beam discriminator that detects α rays and has a higher energy than α rays, for example, transmits β rays and γ rays.
[0002]
[Prior art]
Conventionally, as a radiation detection apparatus that discriminates and detects radiation, for example, there is one disclosed in JP-A-5-3337. In this radiation detection apparatus, pn junctions are provided on the front and back sides of a single semiconductor, and a first depletion layer and a second depletion layer are formed by the first pn junction and the second pn junction, respectively. Is. Of these, energy rays having different energies, for example, α rays and β rays are projected onto the first depletion layer, the α rays are detected by the first depletion layer, and the β rays pass through the first depletion layer. The β rays transmitted through the first pn junction reach the second depletion layer and are detected by the second depletion layer.
[0003]
[Problems to be solved by the invention]
By the way, in this type of radiation detector, it is necessary to accurately form a depletion layer that transmits β rays while reliably detecting α rays. In order to transmit energy rays, for example, β rays, it is necessary to reduce the thickness of the substrate to a predetermined thickness.
[0004]
However, since the conventional radiation detector disclosed in the above publication uses a normal high-resistivity semiconductor, it is difficult to accurately adjust the film thickness. Further, there is a problem that it is difficult to ensure the strength of the semiconductor substrate only by thinning the film.
[0005]
Furthermore, in the radiation detector disclosed in the above publication, a first pn junction and a second pn junction are formed on the front and back of one semiconductor. For this reason, since the first depletion layer and the second depletion layer are formed on one semiconductor, it is difficult to reduce the thickness.
[0006]
On the other hand, as a technique for accurately thinning a so-called semiconductor substrate into a desired film thickness, there is one disclosed in JP-A-7-240534. However, the technique disclosed in the above publication is not used for an energy beam discriminator.
[0007]
Therefore, an object of the present invention is to accurately thin the semiconductor substrate and reduce the thickness of the semiconductor substrate so that the radiation detector for detecting the alpha rays can detect the alpha rays and transmit the radiation having higher energy than the alpha rays. It is also possible to have a high strength.
[0008]
[Means for Solving the Problems]
Energy ray discriminator according to the present invention which solves the above problems comprises a first layer through portions by an etching process is formed and a second layer which is laminated on the surface side of definitive to the first layer, the first The portion of the layer where the penetrating portion is formed is a thin portion, the portion where the first layer and the second layer are stacked is the thick portion, and the P-type semiconductor is formed on the surface side of the thin portion of the second layer. A semiconductor substrate having an N-type semiconductor layer formed on the back surface of the first layer and a portion exposed from the penetrating portion formed in the first layer in the second layer. An α-ray detector that detects β-rays and transmits β-rays or γ-rays , and has a stopper surface that serves as a stopper when performing an etching process to form a penetrating portion in the first layer. It is what.
[0009]
The semiconductor substrate of the energy discriminator according to the present invention is formed by laminating a first layer and a second layer, and an α-ray detector is formed in a thin part of the first and second layers. This thin portion is formed by etching the semiconductor substrate. In the energy ray discriminator according to the present invention, a stopper surface is formed between the first layer and the second layer when etching is performed. Yes. When the etching process reaches the stopper surface, the progress of the etching process stops at the stopper surface. For this reason, the thickness of the thin portion can be accurately controlled by forming the stopper surface at a predetermined position. Therefore, for example, the thickness of the thin portion can be controlled with higher precision than when the thickness of the thin portion is controlled by controlling the etching time.
[0010]
Further, by forming the stopper surface, the unevenness of the film thickness due to etching can be reduced. By reducing the unevenness of the film thickness, the α-ray detection accuracy in the α-ray detector can be further increased. Moreover, in addition to the thin portion where the α-ray detection portion is formed, it has a thick portion consisting of a portion where the first layer and the second layer are laminated, so that the strength of the entire semiconductor substrate can be increased. .
[0011]
Here, the semiconductor substrate is configured using a directly bonded wafer in which two wafers having different plane orientations are laminated and bonded, and the stopper surface is formed on the first layer of the wafers forming the second layer. The facing surface is preferred.
[0012]
By using the surface of the wafer forming the second layer facing the first layer as a stopper, the wafer forming the second layer has the thickness of the thin portion as it is, so that the thickness of the thin portion can be surely and easily. Can be controlled.
[0013]
More preferably, the first layer is configured using a silicon wafer having a plane orientation (100), and the second layer is configured using a silicon wafer having a plane orientation (111).
[0014]
By using a silicon wafer having a plane orientation (100) as the first layer, etching can be easily performed. Further, by using a silicon wafer having a plane orientation (111) as the second layer, the thin portion itself can be given higher strength than silicon having the plane orientation (100).
[0015]
Alternatively, the semiconductor substrate is formed using an SOI wafer in which a SiO 2 film is formed between the first layer and the second layer, and one surface of the SiO 2 film in the SOI wafer is a stopper surface. You can also
[0016]
Thus, an SOI wafer can be used as the semiconductor substrate. In this case, the SiO 2 film laminated between the first layer and the second layer in the SOI wafer can be used as a stopper surface.
[0017]
Moreover, it is preferable that an electrode connected to the bonding wire is disposed on the second layer of the thick portion of the semiconductor substrate in which the first layer and the second layer are stacked. As described above, by disposing the electrode connected to the bonding wire in the thick portion, damage given to the detection portion due to an impact during wire bonding can be reduced.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same code | symbol shall be used for the same element and the overlapping description is abbreviate | omitted.
[0019]
FIG. 1 is a side sectional view showing an energy beam discriminator according to a first embodiment of the present invention.
[0020]
As shown in FIG. 1, the energy beam discriminator 1 according to the present embodiment has a semiconductor substrate 10. The semiconductor substrate 10 includes, for example, a first layer 11 configured using a silicon wafer having a plane orientation (100) and a second layer 12 serving as an active layer configured using a silicon wafer having a plane orientation (111). The first layer 11 and the second layer are formed using a directly bonded wafer that is laminated and adhered. A through portion 11 </ b> A is formed in a part of the first layer 11. The position where the penetrating part 11 </ b> A is formed is the thin part 13 in the semiconductor substrate 10, and the thin part 13 is formed only by the second layer 12. Further, a thick portion 14 is formed around the thin portion 13, and the thick portion 14 is formed by laminating the first layer 11 and the second layer 12. The thickness of the thin portion 13 is, for example, 100 μm, and the thickness of the thick portion 14 is, for example, 300 μm. Further, the surface of the second layer 12 facing the first layer 11, that is, the surface on the first layer side 11 is the stopper surface of the present invention. Of this stopper surface, the position corresponding to the through-hole 11A formed in the first layer 11 functions as a stopper in the etching process.
[0021]
The thin-walled portion 13 is formed with an α-ray detector 15 (hereinafter referred to as a “detector”) 15 that detects α-rays and serves as a depletion layer that transmits energy rays having higher energy than α-rays, such as β-rays and γ-rays Has been. The detection unit 15 includes a P-type semiconductor layer (hereinafter referred to as “P + layer”) 16 formed on the surface side of the thin portion 13 in the second layer 12 and an N-type semiconductor layer (hereinafter referred to as “N”) formed on the back side. + Layer) 17). P + layer 16 is formed, for example, by diffusing P + impurities on the surface of second layer 12 , and N + layer 17 is a portion of second layer 12 exposed from through portion 11 </ b > A formed in first layer 11. The first layer 11 is formed over the entire back surface. These P + layer 16 and N + layer 17 form a PN junction. A channel stopper 18 made of an N + layer is formed around the P + layer 16 on the surface side of the second layer 12.
[0022]
Further, a SiO 2 film 19 as a protective film is formed on the surface side of the second layer 12 so as to cover the P + layer 16 and the channel stopper 18, and the P + layer 16 and the channel stopper 18 are formed. The entire surface of the second layer 12 is protected. In addition, the SiO 2 film 19 is partially removed from the position corresponding to the P + layer 16, and the anode electrode 20 made of aluminum is provided at the removed portion. 16 is connected. The anode electrode 20 is disposed on the thick portion so as not to damage the detection portion due to an impact during wire bonding. On the other hand, an aluminum layer 21 is laminated on the N + layer 17 formed on the back surface side of the second layer 12 at a position corresponding to the penetrating portion 11 </ b> A of the first layer 11 in the second layer 12. The cathode electrodes 22 and 22 made of Ni / Au are attached to the end of the aluminum layer 21.
[0023]
In the energy ray discriminator 1 according to the present embodiment having such a configuration, when the energy rays are α rays when the energy rays pass through the detector 15, the detector 15 detects the α rays. Further, when β rays and γ rays having higher energy than α rays are transmitted, β rays and γ rays are transmitted as they are. Transmitted β-rays and γ-rays transmitted through the detector 15 can be detected by an energy ray detector provided separately.
[0024]
Here, in order to detect α-rays and transmit β-rays and γ-rays to increase the detection accuracy, it is necessary to accurately control the thickness of the thin portion 13 in which the detection portion 15 is formed. Is done. In this regard, in the energy beam discriminator 1 according to the present embodiment, a directly bonded wafer obtained by directly bonding silicon wafers having different plane orientations is used as the semiconductor substrate 10. For this reason, the thickness of the thin portion 13 can be appropriately controlled to a desired thickness by performing an etching process described later.
[0025]
In addition, a thick portion 14 formed by laminating the first layer 11 and the second layer 12 is formed around the thin portion 13. By forming the thick portion 14, the strength of the entire semiconductor substrate 10 can be suitably increased. Moreover, since the second layer 12 constituting the thin portion 13 is made of a silicon wafer having a plane orientation (111), its strength can be fully expressed, so that the energy beam discriminator 1 can be increased in size. It can also respond.
[0026]
Next, the manufacturing method of the energy beam discriminator 1 which concerns on this embodiment is demonstrated.
[0027]
FIG. 2 is a process diagram showing a procedure for manufacturing the energy beam discriminator 1 according to the present embodiment.
[0028]
In manufacturing the energy beam discriminator 1 shown in FIG. 1, first, a directly bonded wafer formed by attaching the first layer 11 and the second layer 12 is prepared. Next, as shown in FIG. 2A, a P + layer 16 is formed by diffusing P + impurities on the surface side of the second layer 12 in the directly bonded wafer. A channel stopper 18 is formed around the P + layer 16 by diffusing N + impurities. Further, an SiO 2 film 19 is formed on the surface side of the second layer 12. Then, for the etching process, the back surface of the semiconductor substrate 10 is covered with the SiN film 23, and as shown in FIG. 2A, a portion where the through portion 11A is formed in the first layer 11 is removed. Next, etching processing by Si wet etching using KOH is performed to form a penetrating portion 11A in the first layer 11 as shown in FIG. By forming the through portion 11A, the thin portion 13 in the semiconductor substrate 10 is formed.
[0029]
Here, the film thickness can be suitably controlled by forming the thin portion 13 by etching the first layer 11 to form the through portion 11A. This point will be described. For example, when an ordinary semiconductor substrate is etched to control the film thickness, the etching process time is controlled to control the film thickness. That is, as the etching progresses, the film thickness gradually decreases. Therefore, when a predetermined time elapses, the etching process is terminated and the film thickness is determined as a desired film thickness is reached.
[0030]
However, for example, when the etching time is shortened, the film thickness becomes too thick as desired, and conversely, when the etching time is long, the film thickness becomes too thin, and its control is relatively difficult. Even if the time control is performed reliably and the desired film thickness is obtained, the etching control time is long, so bubbles are generated from the scraped portion, and the time for contact with KOH varies from place to place. . As a result, as shown in FIG. 3, the surface 13 </ b> A of the thin portion 13 obtained by the progress of etching becomes rough and uneven film thickness is likely to occur. If unevenness occurs in the film thickness of the thin portion 13 where the detection portion 15 is formed, the detection accuracy when detecting the energy rays is reduced.
[0031]
On the other hand, the semiconductor substrate 10 according to the present embodiment is a directly bonded wafer formed by adhering two silicon wafers having different plane orientations. For this reason, the surface of the second layer 12 located at the boundary between the two silicon wafers serves as a stopper surface, and the first layer 11 is completely thinned by forming a through-hole 11A by etching. When it is removed, the stopper surface is reached, and the etching process is finished as it is. For this reason, it is not necessary to precisely control the etching time, and the film thickness can be reliably controlled. Further, the etching process is finished when the through-hole 11A is formed in the first layer 11, and the second layer 12 remains without being etched. For this reason, the position corresponding to 11 A of penetration parts of the 1st layer 11 in the 2nd layer 12 is maintained as a smooth surface, and does not become a rough surface. Therefore, when manufactured as the energy ray discriminator 1, the β ray and the γ ray can be reliably transmitted without deteriorating the detection accuracy of the α ray when detecting the energy ray.
[0032]
After the thin portion 13 is formed, the SiN film 23 is removed, and then, as shown in FIG. 2C, the N + layer 17 is formed on the entire surface (exposed portion surface) of the first layer silicon including the through portion 11A. Form.
[0033]
Thereafter, as shown in FIG. 1, a part of the SiO 2 film 19 formed on the surface of the second layer 12 is removed, and an anode electrode 20 is provided on the thick portion on the SiO 2 film 19 and connected to the P + layer 16. Is done. Further, an aluminum layer 21 is laminated on the back surface side of the first layer 11, and Ni / Au plating is applied to the position to attach the cathode electrode 22. Thus, the energy beam discriminator 1 is manufactured.
[0034]
In the energy ray discriminator 1 thus manufactured, the thickness of the thin portion 13 where the detection portion 15 is formed is thin, the thickness is appropriately controlled, and the surface is not roughened. For this reason, it is possible to reliably detect α rays and to transmit β rays and γ rays having higher energy than α rays. Further, the semiconductor substrate 10 includes a thick portion 14 in addition to the thin portion 13. The thick portion 14 can sufficiently develop the strength of the semiconductor substrate 10 as a whole.
[0035]
Next, a second embodiment of the present invention will be described.
[0036]
FIG. 4 is a side sectional view of the energy beam discriminator according to the present embodiment.
[0037]
As shown in FIG. 4, the energy beam discriminator 3 according to the present embodiment has a semiconductor substrate 30. The semiconductor substrate 30 is configured using a so-called SOI (Silicon On Insulator) wafer. For example, the first layer 31 using a silicon wafer having a plane orientation (100) and a silicon wafer having a plane orientation (111) are used. A second layer 32 is provided. An SiO 2 film 33 having a thickness of 1 μm, for example, is interposed between the first layer 31 and the second layer 32. Further, a through portion 31 </ b> A is formed in a part of the first layer 31, and a position where the through portion 31 </ b> A is formed is a thin portion 34 in the semiconductor substrate 30. In addition, a thick portion 35 is formed around the thin portion 34, and the thin portion 34 includes the second layer 32, and the thick portion 35 includes the first layer 31 and the second layer 32. It has become. A detection portion 36 is formed in the thin portion 34.
[0038]
Furthermore, the position corresponding to the penetration part 31A in the SiO 2 film 33 is removed, and the back side of the second layer 32 is exposed through the penetration part 31A. An N + layer 37 is formed on the back surface of the first layer 31, the penetrating portion 31 A, and the exposed portion on the back surface side of the second layer 32. Other configurations are substantially the same as those of the first embodiment.
[0039]
In the present embodiment, as in the first embodiment, since the film thickness of the thin portion 34 can be accurately controlled to a desired thickness, the detection unit 36 in the thin portion 34 detects α rays, It is possible to increase the accuracy when transmitting β rays and γ rays having higher energy than α rays. Further, since the thick portion 35 is formed around the thin portion 34, the strength of the entire semiconductor substrate can be increased.
[0040]
Next, the manufacturing method of the energy beam discriminator 3 which concerns on this embodiment is demonstrated.
[0041]
FIG. 5 is a process diagram showing a procedure for manufacturing the energy beam discriminator according to the present embodiment.
[0042]
In this embodiment, an SOI wafer in which a SiO 2 film 33 is formed between the first layer 31 and the second layer 32 is used as the semiconductor substrate 30. With respect to this SOI wafer, as shown in FIG. 5A, P + impurities are diffused on the surface of the second layer 32 to form a P + layer 16. A channel stopper 18 is formed around the P + layer 16 by diffusing N + impurities. Further, an SiO 2 film 19 is formed on the surface side of the second layer 12.
[0043]
Next, the first layer 31 is etched. For this etching process, the front and back surfaces of the semiconductor substrate 30 are covered with the SiN film 23, and the portions of the first layer 31 where the through portions 31A are formed are removed. Next, etching processing by Si wet etching using KOH is performed to form a through portion 31A in the first layer 31 as shown in FIG. By forming the through portion 31A, the thin portion 34 in the semiconductor substrate 10 is formed.
[0044]
In forming the penetrating portion 31A, in this embodiment, one surface of the SiO 2 film 33 functions as a stopper surface. The SiO 2 film 33 functions as a stopper having better etching selectivity than the Si / Si stopper using the difference in plane orientation in the first embodiment. Therefore, the film thickness can be more reliably controlled more easily than in the first embodiment, and the surface of the thin portion 34 does not become rough, and the film thickness can be prevented from becoming uneven. . Thereafter, as shown in FIG. 5C, a portion of the SiO 2 film 33 exposed by forming the through portion 31A is removed.
[0045]
Thereafter, in the same manner as the manufacturing procedure shown in the first embodiment, the SiN film 23 is removed, and an N + layer 37 is formed on the entire surface (exposed portion surface) of the first layer silicon including the through portion 31A. To do. Then, as in the first embodiment, the anode electrode 20 is provided, the aluminum layer 21 is formed, the Ni / Au plating is performed, and the cathode electrode 22 is provided, whereby the energy beam discriminator 3 can be manufactured. it can.
[0046]
The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above embodiments. The wafer used when directly bonding the semiconductor substrates is not limited to the silicon wafer, and other wafers can be used. Even at this time, similarly to the above-described embodiment, it is preferable to use silicon wafers having different plane orientations.
[0047]
As described above, according to the present invention, in the radiation detector for detecting α-rays, the α-rays are detected, and the semiconductor substrate is thinned with high precision so that the radiation having higher energy than the α-rays can pass through Further, even when the film is thinned, high strength can be achieved.
[Brief description of the drawings]
FIG. 1 is a side sectional view showing an energy beam discriminator according to a first embodiment of the present invention.
FIG. 2 is a process diagram showing a procedure for manufacturing the energy beam discriminator according to the first embodiment.
FIG. 3 is a side sectional view showing a state in which film thickness unevenness has occurred in a thin film portion of a semiconductor substrate.
FIG. 4 is a side sectional view showing an energy ray discriminator according to a second embodiment of the present invention.
FIG. 5 is a process diagram showing a procedure for manufacturing the energy beam discriminator according to the first embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,3 ... Energy ray discriminator 10,30 ... Semiconductor substrate 11,31 ... 1st layer, 11A, 31A ... Penetration part, 12,32 ... 2nd layer, 13,34 ... Thin part, 14,35 ... thick portions, 15 and 36 ... detection unit, 16 ... P + layer, 17 and 37 ... N + layer, 18 ... channel stopper, 19 ... SiO 2 film, 20 ... anode electrode, 21 ... aluminum layer, 22 ... cathode electrode , 23... SiN film, 33... SiO 2 film.

Claims (5)

エッチング加工によって貫通部が形成された第1層と、前記第1層における表面側に積層される第2層とを備え、前記第1層における貫通部が形成された部位が薄肉部とされ、前記第1層と前記第2層が積層されている部位が厚肉部とされており、前記第2層における前記薄肉部の表面側にP型半導体層が形成され、前記第2層における前記第1層に形成された前記貫通部から露出する部位および前記第1層の裏面側にわたってN型半導体層が形成された半導体基板を有し、
前記半導体基板における前記薄肉部に、α線を検出する一方、β線またはγ線を透過させるα線検出部が形成されており、
前記第1層における貫通部を形成するエッチング加工を行う際のストッパとなるストッパ面が形成されていることを特徴とするエネルギー線弁別器。
A first layer through portions by an etching process is formed, and a second layer which is laminated on the surface side of definitive to the first layer, the part where the through portion is formed in said first layer is a thin portion The portion where the first layer and the second layer are laminated is a thick portion , a P-type semiconductor layer is formed on the surface side of the thin portion in the second layer, A semiconductor substrate on which an N-type semiconductor layer is formed over a portion exposed from the penetrating portion formed in the first layer and a back surface side of the first layer ;
The thin-walled portion of the semiconductor substrate is formed with an α-ray detector that detects β-rays and transmits β-rays or γ-rays ,
An energy ray discriminator characterized in that a stopper surface is formed as a stopper when performing an etching process for forming a penetrating portion in the first layer.
前記半導体基板が、面方位の異なる2枚のウェハが積層されて貼着された直接接合ウェハを用いて構成され、
前記ストッパ面は、前記第2層を形成するウェハのうちの前記第1層に面する面で形成されている請求項1に記載のエネルギー線弁別器。
The semiconductor substrate is configured using a directly bonded wafer in which two wafers having different plane orientations are laminated and adhered,
2. The energy ray discriminator according to claim 1, wherein the stopper surface is formed by a surface facing the first layer of a wafer forming the second layer.
前記第1層が、面方位(100)のシリコンウェハを用いて構成され、
前記第2層が、面方位(111)のシリコンウェハを用いて構成されている請求項2記載のエネルギー線弁別器。
The first layer is configured using a silicon wafer having a plane orientation (100),
The energy ray discriminator according to claim 2, wherein the second layer is configured using a silicon wafer having a plane orientation (111).
前記半導体基板が、前記第1層と前記第2層の間に、SiO膜が形成されているSOIウェハを用いて構成され、
前記SOIウェハにおける前記SiO膜の一面が、前記ストッパ面である請求項1に記載のエネルギー線弁別器。
The semiconductor substrate is configured using an SOI wafer in which a SiO 2 film is formed between the first layer and the second layer;
The energy ray discriminator according to claim 1, wherein one surface of the SiO 2 film in the SOI wafer is the stopper surface.
前記第1層と前記第2層とが積層された半導体基板の厚肉部の前記第2層上には、ボンディングワイヤと接続される電極が配置されている請求項1に記載のエネルギー線弁別器。  2. The energy ray discrimination according to claim 1, wherein an electrode connected to a bonding wire is disposed on the second layer of the thick portion of the semiconductor substrate in which the first layer and the second layer are stacked. vessel.
JP2002101697A 2002-04-03 2002-04-03 Energy line discriminator Expired - Lifetime JP3963760B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002101697A JP3963760B2 (en) 2002-04-03 2002-04-03 Energy line discriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002101697A JP3963760B2 (en) 2002-04-03 2002-04-03 Energy line discriminator

Publications (3)

Publication Number Publication Date
JP2003294846A JP2003294846A (en) 2003-10-15
JP2003294846A5 JP2003294846A5 (en) 2005-07-07
JP3963760B2 true JP3963760B2 (en) 2007-08-22

Family

ID=29241928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002101697A Expired - Lifetime JP3963760B2 (en) 2002-04-03 2002-04-03 Energy line discriminator

Country Status (1)

Country Link
JP (1) JP3963760B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170143B2 (en) 2003-10-20 2007-01-30 Hamamatsu Photonics K.K. Semiconductor photo-detection device and radiation apparatus
JP4443981B2 (en) 2004-03-31 2010-03-31 浜松ホトニクス株式会社 Semiconductor photodetector element and photodetector
JP2013065912A (en) * 2009-02-24 2013-04-11 Hamamatsu Photonics Kk Photodiode manufacturing method and photodiode
JP5185208B2 (en) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 Photodiode and photodiode array
JP5185205B2 (en) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 Semiconductor photo detector
JP2020153756A (en) * 2019-03-19 2020-09-24 日立Geニュークリア・エナジー株式会社 α-RAY DETECTOR AND METHOD FOR DETECTING α-RAY

Also Published As

Publication number Publication date
JP2003294846A (en) 2003-10-15

Similar Documents

Publication Publication Date Title
US5763903A (en) Avalanche photodiode for light detection
US7615414B2 (en) Dental intraoral radiological image sensor with a fiber-optic plate
Andricek et al. Processing of ultra-thin silicon sensors for future e/sup+/e/sup-/linear collider experiments
EP1548836A1 (en) Photodiode array, production method therefor, and radiation detector
JP4478012B2 (en) Back-illuminated photodiode array and manufacturing method thereof
US7810740B2 (en) Back illuminated photodiode array, manufacturing method and semiconductor device thereof
KR20050047481A (en) Solid-state imaging device and method of manufacturing solid-state imaging device
JPH09320996A (en) Manufacturing method for semiconductor device
JP2008098516A (en) Photoelectric conversion device
JP3963760B2 (en) Energy line discriminator
JP2001267592A (en) Manufacturing method for semiconductor device, manufacturing method for rear incidence-type light receiving device, semiconductor device and rear incidence-type light receiving device
EP1569275B1 (en) Backside-illuminated photodiode array, method for manufacturing same, and semiconductor device
TW201241964A (en) Semiconductor device and manufacturing method of semiconductor device
JP2821062B2 (en) Manufacturing method of semiconductor energy detector
JP2009099875A (en) Method of manufacturing semiconductor device
JP2005322745A (en) Semiconductor element, method for manufacturing the same, solid-state imaging element, and method for manufacturing the same
JP5555430B2 (en) Manufacturing method of semiconductor device
JPH06196680A (en) Semiconductor energy detector and manufacture thereof
SG172762A1 (en) A test method on the support substrate of a substrate of the &#34;semiconductor on insulator&#34; type
US20100117227A1 (en) Method of preparing detectors for oxide bonding to readout integrated chips
JP2008300613A (en) Image-sensing element and its manufacturing method
US20120025336A1 (en) Converter module and method of manufacturing the same
JP2010016150A (en) Semiconductor device manufacturing method
JP3310051B2 (en) Back-illuminated semiconductor device and method of manufacturing the same
JP4824948B2 (en) Energy beam detector

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070522

R150 Certificate of patent or registration of utility model

Ref document number: 3963760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140601

Year of fee payment: 7

EXPY Cancellation because of completion of term