JP3961773B2

JP3961773B2 - Phase detection circuit

Info

Publication number: JP3961773B2
Application number: JP2001048498A
Authority: JP
Inventors: 泰彦北村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-02-23
Filing date: 2001-02-23
Publication date: 2007-08-22
Anticipated expiration: 2021-02-23
Also published as: JP2002252857A

Description

【０００１】
【発明の属する技術分野】
この発明は、色搬送波の復調に用いられる位相検波回路に関するもので、特に、カラーテレビジョン受像機におけるＡＰＣ（ＡｕｔｏＰｈａｓｅＣｏｎｔｏｒｏｌ）検波回路に関する。
【０００２】
【従来の技術】
通常、カラーテレビジョン受像機においては、色搬送波を構成しているバースト信号とＶＣＸＯ（電圧制御型クリスタルオシレータ）回路で生成される基準ＣＷ（連続波）信号との同期検波を行うＡＰＣ検波回路が設けられている。すなわち、色搬送波の復調は、たとえば図２に示すように、ＶＣＸＯ回路で生成される基準ＣＷ信号と色搬送波に含まれる搬送色信号とを位相検波することによって行われている。その際、上記基準ＣＷ信号は、たとえば図３に示すように、ＡＰＣ検波回路によって色搬送波に含まれているバースト信号と位相検波されることにより、色搬送波との同期が取られている。
【０００３】
図４は、従来のＡＰＣ検波回路の構成例を示すものである。このＡＰＣ検波回路の場合、たとえば、ｎｐｎトランジスタＱ１〜Ｑ６で構成されるダブルバランス回路１１の、上記トランジスタＱ１のベースには入力端子１３よりバースト信号が入力される。また、上記トランジスタＱ２のベースには電圧源Ｖ１からの電圧が印加される。
【０００４】
上記トランジスタＱ３および上記トランジスタＱ６の各ベースには、ＶＣＸＯ回路１５からの基準ＣＷ信号ＣＷ１が入力される。また、上記トランジスタＱ４および上記トランジスタＱ５の各ベースには、上記基準ＣＷ信号ＣＷ１と逆相の基準ＣＷ信号ＣＷ２が、上記ＶＣＸＯ回路１５より入力される。
【０００５】
上記トランジスタＱ３および上記トランジスタＱ４の各エミッタは、上記トランジスタＱ１のコレクタと接続され、上記トランジスタＱ５および上記トランジスタＱ６の各エミッタは、上記トランジスタＱ２のコレクタと接続されている。
【０００６】
エミッタ結合回路を構成する、上記トランジスタＱ１および上記トランジスタＱ２の共通エミッタには、電流源Ｉ１および電流源Ｉ２が接続されている。上記電流源Ｉ１からは、標準時のＡＰＣ検波感度に対応する第１の電流が流れる。一方、上記電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と上記第１の電流との差分に相当する第３の電流が流れる。また、この電流源Ｉ２は、上記エミッタ結合回路の共通エミッタとの接続が、スイッチＳＷ１により選択的に制御されるようになっている。
【０００７】
上記ダブルバランス回路１１を構成する、上記トランジスタＱ３および上記トランジスタＱ５の各コレクタには、カレントミラー回路１７の入力である、ｐｎｐトランジスタＱ７のコレクタおよびベースが接続されている。上記カレントミラー回路１７は、抵抗Ｒ１，Ｒ３および上記トランジスタＱ７とｐｎｐトランジスタＱ８とで構成されている。
【０００８】
また、上記ダブルバランス回路１１を構成する、上記トランジスタＱ４および上記トランジスタＱ６の各コレクタには、カレントミラー回路１９の入力である、ｐｎｐトランジスタＱ９のコレクタおよびベースが接続されている。カレントミラー回路１９は、抵抗Ｒ２，Ｒ４および上記トランジスタＱ９とｐｎｐトランジスタＱ１０とで構成されている。
【０００９】
一方、抵抗Ｒ５，Ｒ６およびｎｐｎトランジスタＱ１１，Ｑ１２，Ｑ１３で構成されるカレントミラー回路２１の入力である、上記トランジスタＱ１１のコレクタと上記トランジスタＱ１２のベースとの接続点には、上記カレントミラー回路１７の出力である、上記トランジスタＱ８のコレクタが接続されている。また、カレントミラー回路２１の出力である、上記トランジスタＱ１３のコレクタには、上記カレントミラー回路１９の出力である、上記トランジスタＱ１０のコレクタが接続されるとともに、ＡＰＣフィルタ２３の接続用端子２５および上記ＶＣＸＯ回路１５がそれぞれ接続されている。
【００１０】
ここで、バースト信号に対して、基準ＣＷ信号ＣＷ１が９０度進んだ位相を持ち、基準ＣＷ信号ＣＷ２が９０度遅れた位相をもっているとする。今仮に、基準ＣＷ信号ＣＷ１，ＣＷ２がともに上記の設定より進んだ位相に変化した場合について考える。
【００１１】
この場合、上記ダブルバランス回路１１によって、カレントミラー回路１７の入力電流（すなわち、上記トランジスタＱ３，Ｑ５に流れる電流）は増加し、カレントミラー回路１９の入力電流（すなわち、上記トランジスタＱ４，Ｑ６に流れる電流）は減少する。これに伴って、カレントミラー回路１７，１９の出力電流も同じように変化する。したがって、カレントミラー回路２１の入力方向に流れ込む電流は増加し、出力方向に流れる電流は減少することになる。
【００１２】
この際、カレントミラー回路２１の出力電流も増加する。しかし、カレントミラー回路１９からの電流が減少しているため、この差分を補うように、ＡＰＣフィルタ２３より電流が引き抜かれ、同フィルタ２３の電位が下がる。この電位は、ＶＣＸＯ回路１５にも供給されている。そのため、ＶＣＸＯ回路１５では、この電位によって基準ＣＷ信号ＣＷ１，ＣＷ２の位相を遅らせるように働く。これにより、バースト信号の位相および基準ＣＷ信号ＣＷ１，ＣＷ２の位相は、それぞれ、９０度遅れた位相と進んだ位相とで安定するように制御される。
【００１３】
ＡＰＣ検波感度とは、バースト信号の位相に対して、基準ＣＷ信号ＣＷ１，ＣＷ２の位相が安定するまでの応答性の速さを示すものである。これは、ＡＰＣフィルタ２３の接続用端子２５の端子電圧が変化する早さに等しく、つまりは、ＡＰＣフィルタ２３に流れ込む電流量またはＡＰＣフィルタ２３より引き抜く電流量に等しい。この電流量は、上記電流源Ｉ１，Ｉ２の電流量により決定される。
【００１４】
すなわち、従来のＡＰＣ検波回路においては、ＡＰＣ検波感度の切換えが、エミッタ結合回路の共通エミッタに対して電流源Ｉ１のみが接続されている場合と、電流源Ｉ１，Ｉ２が接続されている場合の、２通りであることが分かる。上記電流源Ｉ２は、色搬送波の入力がない無信号状態か白黒信号と判別された場合にのみ接続される。つまり、従来回路の場合、無信号状態または白黒信号と判別された場合と、その他の場合とで、ＡＰＣ検波感度の切換えを行っている。
【００１５】
さらに言うと、従来のＡＰＣ検波回路では、色搬送波にバースト信号が含まれていない白黒信号または無信号状態のときにはＡＰＣ検波感度が高くなるように制御される。また、色搬送波にバースト信号が含まれているカラー信号のときには、白黒信号または無信号状態のときよりもＡＰＣ検波感度が低くなるように制御される。
【００１６】
後掲する表１は、カラー信号が入力されているときのＡＰＣ検波感度を「標準状態」とした場合の、色搬送波とＡＰＣ検波感度との関係を示すものである。
【００１７】
【表１】

【００１８】
白黒信号または無信号状態の時にＡＰＣ検波感度を高くしている理由は、白黒信号または無信号状態からカラー信号の状態になったときにすばやく同期が取れるようにするためである。また、カラー信号状態時のＡＰＣ検波感度を、白黒信号または無信号状態の時よりも下げている理由は、ＡＰＣフリッカを抑えるためである。
【００１９】
以下に、ＡＰＣフリッカについて説明する。
【００２０】
基準ＣＷ信号は、最低でも、次のバースト信号が入力されるまでの期間、つまり、１水平周期間はその位相が保持される。よって、何らかの要因により位相の変化（位相ずれ）した基準ＣＷ信号によって色搬送波の復調を行った場合、色相がずれる結果となる。つまり、復調された色差信号の位相ずれは、最低でも、１水平周期間は発生することになる。これを、テレビジョン受像機の画面上で見ると、横スジまたは横帯がついているように見える。
【００２１】
このような基準ＣＷ信号の位相ずれは、バースト信号のノイズや位相ずれに対して、基準ＣＷ信号が追従しようとするために発生する。
【００２２】
また、色搬送波は、電波の状態などによって電界強度が下がり、弱電界状態ではＳ／Ｎ（信号対ノイズ比）が悪化する場合がある。これにより、たとえば図５に示すように、バースト信号のＳ／Ｎも悪化し、バースト信号のノイズや位相ずれが顕著に現れる。
【００２３】
バースト信号のＳ／Ｎが悪化すると、バースト信号のノイズに応答して、基準ＣＷ信号の位相が不安定な状態となる。このような状態の基準ＣＷ信号で搬送色信号の位相検波を行うと、復調された色差信号の位相も安定せず、これがＡＰＣフリッカと呼ばれる色むらを発生させる原因となっていた。
【００２４】
【発明が解決しようとする課題】
上記したように、従来においては、弱電界状態ではバースト信号のＳ／Ｎが悪化するが、バースト信号は存在しているためにカラー信号と判別される。すると、ＡＰＣ検波感度は標準状態となり、基準ＣＷ信号がバースト信号のノイズにも追従する結果、基準ＣＷ信号の位相が水平同期ごとに変化してしまい、これがＡＰＣフリッカを起こす原因となっているという問題があった。
【００２５】
そこで、この発明は、電界強度に応じてＡＰＣ検波感度を制御でき、弱電界状態でのＡＰＣフリッカの発生を低減することが可能な位相検波回路を提供することを目的としている。
【００２６】
【課題を解決するための手段】
上記の目的を達成するために、この発明の位相検波回路にあっては、第１〜第６のトランジスタを有し、前記第３および前記第６のトランジスタの各ベースには第１の基準信号が供給され、前記第４および前記第５のトランジスタの各ベースには第２の基準信号が供給されるダブルバランス回路と、このダブルバランス回路の、前記第１および前記第２のトランジスタの各エミッタに共通に接続された第１の電流源と、前記ダブルバランス回路の、前記第３および前記第５のトランジスタに入力が接続された第１および第２の出力を有する第１のカレントミラー回路と、前記ダブルバランス回路の、前記第４および前記第６のトランジスタに入力が接続された第１および第２の出力を有する第２のカレントミラー回路と、少なくとも、前記第１のカレントミラー回路の第２の出力に入力が接続され、前記第２のカレントミラー回路の第２の出力に出力が接続された第３のカレントミラー回路と、この第３のカレントミラー回路の出力と前記第２のカレントミラー回路の第２の出力との接続点に接続され、前記接続点における電位にもとづいて、前記第１の基準信号および前記第２の基準信号を供給する発振回路と、第１の状態では、前記第１のカレントミラー回路の第１，第２の各出力からの電流および前記第２のカレントミラー回路の第１，第２の各出力からの電流をそれぞれ前記第３のカレントミラー回路へと流し、第２の状態では、前記第１のカレントミラー回路の第２の出力からの電流および前記第２のカレントミラー回路の第２の出力からの電流をそれぞれ前記第３のカレントミラー回路へと流すための切換え手段とを具備したことを特徴とする。
【００２７】
また、この発明の位相検波回路にあっては、ベースにバースト信号が供給される第１のｎｐｎトランジスタと、この第１のトランジスタのエミッタにエミッタが共通に接続された第２のｎｐｎトランジスタと、この第２のトランジスタのベースに接続された第１の電圧源と、前記第１および前記第２のトランジスタの各エミッタに共通に接続され、標準時のＡＰＣ検波感度に対応する第１の電流を供給する第１の電流源と、前記第１および前記第２のトランジスタの各エミッタに共通に接続され、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と前記第１の電流との差分に相当する第３の電流を供給する第２の電流源と、この第２の電流源に接続された第１のスイッチ回路と、前記第１のトランジスタのコレクタにエミッタが接続され、ベースに第１の基準信号が供給される第３のｎｐｎトランジスタと、この第３のトランジスタのエミッタにエミッタが共通に接続され、ベースに前記第１の基準信号とは逆相の第２の基準信号が供給される第４のｎｐｎトランジスタと、前記第２のトランジスタのコレクタにエミッタが接続され、ベースに前記第２の基準信号が供給される第５のｎｐｎトランジスタと、この第５のトランジスタのエミッタにエミッタが共通に接続され、ベースに前記第１の基準信号が供給される第６のｎｐｎトランジスタと、前記第３および前記第５のトランジスタの各コレクタにコレクタおよびベースが接続された第７のｐｎｐトランジスタと、この第７のトランジスタのコレクタおよびベースにベースが接続された第８および第９のｐｎｐトランジスタと、前記第４および前記第６のトランジスタの各コレクタにコレクタおよびベースが接続された第１０のｐｎｐトランジスタと、この第１０のトランジスタのコレクタおよびベースにベースが接続された第１１および第１２のｐｎｐトランジスタと、前記第９のトランジスタのコレクタにコレクタが共通に接続された第１３のｎｐｎトランジスタと、前記第９のトランジスタのコレクタにベースが接続された第１４のｎｐｎトランジスタと、この第１４のトランジスタのエミッタおよび前記第１３のトランジスタのベースにベースが接続され、前記第１２のトランジスタのコレクタにコレクタが共通に接続された第１５のｎｐｎトランジスタと、この第１５のトランジスタおよび前記第１２のトランジスタの両コレクタの接続点に接続されたフィルタ接続用端子と、前記第１５のトランジスタおよび前記第１２のトランジスタの両コレクタの接続点に接続され、前記第１の基準信号および前記第２の基準信号を供給する電圧制御型の発振回路と、前記第８のトランジスタのコレクタにエミッタが接続された第１６のｐｎｐトランジスタと、前記第８のトランジスタのコレクタにエミッタが接続され、コレクタが前記第９のトランジスタのコレクタに共通に接続された第１７のｐｎｐトランジスタと、前記第１１のトランジスタのコレクタにエミッタが接続され、コレクタが前記第１６のトランジスタのコレクタに共通に接続された第１８のｐｎｐトランジスタと、前記第１１のトランジスタのコレクタにエミッタが接続され、コレクタが前記第１２のトランジスタのコレクタに共通に接続された第１９のｐｎｐトランジスタと、前記第１６および前記第１８のトランジスタの各ベースにそれぞれ接続され、弱電界検出結果により制御される第２のスイッチ回路と、この第２のスイッチ回路が通常電界時に接続される第２の電圧源と、前記第２のスイッチ回路が弱電界時に接続される第３の電圧源と、前記第１７および前記第１９のトランジスタの各ベースに接続された第４の電圧源とを具備したことを特徴とする。
【００２８】
この発明の位相検波回路によれば、弱電界検出結果によりＡＰＣ検波感度を低下できるようになる。これにより、通常電界時には従来と同様のＡＰＣ検波感度を確保しつつ、弱電界時にはバースト信号のノイズの影響を軽減することが可能となるものである。
【００２９】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００３０】
図１は、本発明の一実施形態にかかるＡＰＣ検波回路の構成例を示すものである。なお、ここでは図４に示した従来回路と異なる部分について、主に説明する。
【００３１】
このＡＰＣ検波回路の場合、たとえば、ｎｐｎトランジスタ（第１〜第６のトランジスタ）Ｑ１〜Ｑ６で構成されるダブルバランス回路１１の、上記トランジスタＱ１のベースには入力端子１３よりバースト信号が入力される。また、上記トランジスタＱ２のベースには電圧源（第１の電圧源）Ｖ１からの電圧が印加される。上記電圧源Ｖ１は、接地電位ＧＮＤに接続されている。
【００３２】
上記トランジスタＱ３および上記トランジスタＱ６の各ベースには、ＶＣＸＯ回路（電圧制御型の発振回路）１５からの基準ＣＷ信号（第１の基準ＣＷ信号）ＣＷ１が入力される。また、上記トランジスタＱ４および上記トランジスタＱ５の各ベースには、上記基準ＣＷ信号ＣＷ１と逆相の基準ＣＷ信号（第２の基準ＣＷ信号）ＣＷ２が、上記ＶＣＸＯ回路１５より入力される。
【００３３】
上記トランジスタＱ３および上記トランジスタＱ４の各エミッタは、上記トランジスタＱ１のコレクタと接続され、上記トランジスタＱ５および上記トランジスタＱ６の各エミッタは、上記トランジスタＱ２のコレクタと接続されている。
【００３４】
エミッタ結合回路を構成する、上記トランジスタＱ１および上記トランジスタＱ２の共通エミッタには、電流源（第１の電流源）Ｉ１および電流源（第２の電流源）Ｉ２が接続されている。上記電流源Ｉ１からは、標準時のＡＰＣ検波感度に対応する第１の電流が流れる。一方、上記電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と上記第１の電流との差分に相当する第３の電流が流れる。また、この電流源Ｉ２は、上記エミッタ結合回路の共通エミッタとの接続が、スイッチ（第１のスイッチ回路）ＳＷ１により選択的に制御されるようになっている。上記電流源Ｉ１は直に、上記電流源Ｉ２は上記スイッチＳＷ１を介して、それぞれ接地電位ＧＮＤに接続されている。
【００３５】
上記ダブルバランス回路１１を構成する、上記トランジスタＱ３および上記トランジスタＱ５の各コレクタには、カレントミラー回路（第１のカレントミラー回路）３０の入力である、ｐｎｐトランジスタ（第７のトランジスタ）Ｑ３１のコレクタおよびベースが接続されている。上記カレントミラー回路３０は、抵抗Ｒ３１，Ｒ３２，Ｒ３３と上記トランジスタＱ３１およびｐｎｐトランジスタ（第８，第９のトランジスタ）Ｑ３２，Ｑ３３とで構成されている。上記抵抗Ｒ３１，Ｒ３２，Ｒ３３は、それぞれ、電源電位ＶＣＣに接続されている。
【００３６】
また、上記ダブルバランス回路１１を構成する、上記トランジスタＱ４および上記トランジスタＱ６の各コレクタには、カレントミラー回路（第２のカレントミラー回路）４０の入力である、ｐｎｐトランジスタ（第１０のトランジスタ）Ｑ４１のコレクタおよびベースが接続されている。カレントミラー回路４０は、抵抗Ｒ４１，Ｒ４２，Ｒ４３と上記トランジスタＱ４１およびｐｎｐトランジスタ（第１１，第１２のトランジスタ）Ｑ４２，Ｑ４３とで構成されている。上記抵抗Ｒ４１，Ｒ４２，Ｒ４３は、それぞれ、電源電位ＶＣＣに接続されている。
【００３７】
上記カレントミラー回路３０の第１の出力である、上記トランジスタＱ３２のコレクタには、ｐｎｐトランジスタ（第１６，第１７のトランジスタ）Ｑ５１，Ｑ５２の各エミッタが接続されている。上記トランジスタＱ５１のコレクタは、接地電位ＧＮＤに接続されている。上記トランジスタＱ５２のコレクタは、上記カレントミラー回路３０の第２の出力である、上記トランジスタＱ３３のコレクタに接続されている。
【００３８】
上記カレントミラー回路４０の第１の出力である、上記トランジスタＱ４２のコレクタには、ｐｎｐトランジスタ（第１８，第１９のトランジスタ）Ｑ５３，Ｑ５４の各エミッタが接続されている。上記トランジスタＱ５３のコレクタは、接地電位ＧＮＤに接続されている。上記トランジスタＱ５４のコレクタは、上記カレントミラー回路４０の第２の出力である、上記トランジスタＱ４３のコレクタに接続されている。
【００３９】
上記トランジスタＱ５１，Ｑ５３の各ベースには、スイッチ（第２のスイッチ回路）ＳＷ２を介して、電圧源（第２の電圧源）Ｖ２または電圧源（第３の電圧源）Ｖ３のいずれかが選択的に接続されるようになっている。また、上記トランジスタＱ５２，Ｑ５４の各ベースには、電圧源（第４の電圧源）Ｖ４が接続されている。上記電圧源Ｖ２，Ｖ３，Ｖ４は、それぞれ、接地電位ＧＮＤに接続されている。
【００４０】
なお、本実施形態の発明回路においては、上記トランジスタＱ５１，Ｑ５２，Ｑ５３，Ｑ５４、上記スイッチＳＷ２、および、上記電圧源Ｖ２，Ｖ３，Ｖ４によって、切換え手段２７が構成されている。
【００４１】
一方、抵抗Ｒ５，Ｒ６およびｎｐｎトランジスタ（第１３，第１４，第１５のトランジスタ）Ｑ１１，Ｑ１２，Ｑ１３で構成されるカレントミラー回路（第３のカレントミラー回路）２１の入力である、上記トランジスタＱ１１のコレクタと上記トランジスタＱ１２のベースとの接続点には、上記カレントミラー回路３０の第２の出力である、上記トランジスタＱ３３のコレクタが接続されている。また、カレントミラー回路２１の出力である、上記トランジスタＱ１３のコレクタには、上記カレントミラー回路４０の第２の出力である、上記トランジスタＱ４３のコレクタが接続されるとともに、ＡＰＣフィルタ（フィルタ回路）２３の接続用端子２５および上記ＶＣＸＯ回路１５がそれぞれ接続されている。上記トランジスタＱ１２のコレクタは、電源電位ＶＣＣに接続されている。上記抵抗Ｒ５，Ｒ６は、それぞれ、接地電位ＧＮＤに接続されている。
【００４２】
上記ＡＰＣフィルタ２３は、たとえば、抵抗素子Ｒｆ１と、これに直列に接続された容量素子Ｃｆ１、および、これらに並列に接続された容量素子Ｃｆ２を有する外付け素子として構成されている。上記容量素子Ｃｆ１，Ｃｆ２は、それぞれ、接地電位ＧＮＤに接続されている。
【００４３】
なお、外付けのＡＰＣフィルタ２３に代えて、カレントミラー回路２１の出力となる上記トランジスタＱ１３のコレクタに流れる電流、換言すれば、カレントミラー回路３０，４０の出力電流の差分に相当する電流を電圧に変換した上で、上記ＶＣＸＯ回路１５に供給する回路を、係数回路内に内蔵させてもよい。
【００４４】
上記スイッチＳＷ２は、弱電界検出の結果により制御されるようになっている。ここでは、たとえば、同期信号部分に含まれるノイズのうち、任意に設定されたしきい値（スレッシュ）レベルを超えるノイズ数をカウントし、そのノイズ数が設定値以上あり、かつ、同期が安定している場合を弱電界状態として検出するようになっている。
【００４５】
ここで、上記電圧源Ｖ２，Ｖ３，Ｖ４の各出力が、
Ｖ２＞Ｖ４＞Ｖ３
の関係にあるとする。
【００４６】
そして、上記スイッチＳＷ２が、通常電界時にはＡ側（電圧源Ｖ２側）、弱電界時にはＢ側（電圧源Ｖ３側）に接続されるように動作するものとする。
【００４７】
また、本実施形態にかかる発明回路のカレントミラー回路３０，４０の入出力電流比が、それぞれ、
入力：第１の出力：第２の出力＝３：２：１
の条件を満足するとする（ただし、図４に示した従来回路のカレントミラー回路１７，１９の入出力電流比の条件を、入力：出力＝１：１とする）。
【００４８】
この場合、各電界におけるＡＰＣ検波感度は以下のようになる。なお、バースト信号が色搬送波に含まれていない場合に、上記スイッチＳＷ１が投入されて、電流源Ｉ２が上記エミッタ結合回路の共通エミッタに接続され、バースト信号が色搬送波に含まれているカラー信号が入力されているときは、上記エミッタ結合回路の共通エミッタに電流源Ｉ１のみが接続されているものとする。
【００４９】
通常電界時は、スイッチＳＷ２がＡ側に接続されるため、上記トランジスタＱ５２，Ｑ５４は動作状態となり、上記トランジスタＱ５１，Ｑ５３は非動作状態となる。よって、カレントミラー回路３０の第１および第２の出力である、上記トランジスタＱ３２，Ｑ３３の各コレクタから出力される電流は、すべてカレントミラー回路２１の入力に流れ込む。また、カレントミラー回路４０の第１および第２の出力である、上記トランジスタＱ４２，Ｑ４３の各コレクタから出力される電流は、すべてカレントミラー回路２１の出力方向へと流れる。これにより、カレントミラー回路２１に流れ込む電流は、カレントミラー回路３０，４０の第１，第２の出力がともに足し合わされたものとなり、ＡＰＣ検波感度は従来回路の場合と同様となる。
【００５０】
弱電界時は、スイッチＳＷ２がＢ側に接続されるため、上記トランジスタＱ５１，Ｑ５３は動作状態となり、上記トランジスタＱ５２，Ｑ５４は非動作状態となる。よって、カレントミラー回路３０の第１の出力である、上記トランジスタＱ３２から出力される電流は、上記トランジスタＱ５１を介して接地電位ＧＮＤへと流れ込み、第２の出力である、上記トランジスタＱ３３から出力される電流のみがカレントミラー回路２１の入力へと流れ込む。また、カレントミラー回路４０の第１の出力である、上記トランジスタＱ４２から出力される電流は、上記トランジスタＱ５３を介して接地電位ＧＮＤへと流れ込み、第２の出力である、上記トランジスタＱ４３から出力される電流のみがカレントミラー回路２１の出力方向へと流れる。これにより、カレントミラー回路２１に流れ込む電流は、カレントミラー回路３０，４０それぞれの第２の出力のみとなる。
【００５１】
このときの電流量は、上述した前提条件によると従来回路の１／３となる。したがって、ＡＰＣ検波感度も従来回路の１／３となる。
【００５２】
すなわち、弱電界状態でのＡＰＣフリッカを抑えるためには、基準ＣＷ信号がバースト信号のノイズや位相ずれに追従しないようにすればよい。また、そのためには、弱電界時のＡＰＣ検波感度を低くすればよい。
【００５３】
後掲する表２は、カラー信号が入力されている通常電界時のＡＰＣ検波感度を「標準状態」とした場合の、色搬送波とＡＰＣ検波感度との関係を示すものである。
【００５４】
【表２】

【００５５】
このように、弱電界時のＡＰＣ検波感度を低くすることにより、通常電界時には従来通りのＡＰＣ検波感度を確保しつつ、弱電界状態でのＡＰＣフリッカの発生を低減させることが可能となるものである。
【００５６】
上記したように、弱電界検出結果によりＡＰＣ検波感度を低下できるようにしている。
【００５７】
すなわち、弱電界時のＡＰＣ検波感度を低くするようにしている。これにより、弱電界状態では基準ＣＷ信号がバースト信号のノイズや位相ずれに追従しないように、ＡＰＣ検波回路を構成することが可能となる。その結果、通常電界時には従来と同様のＡＰＣ検波感度を確保しつつ、弱電界時にはバースト信号のノイズの影響を軽減できるようになる。したがって、弱電界状態でのＡＰＣフリッカの発生を低減することが可能となるものである。
【００５８】
なお、上記した実施形態においては、弱電界時のＡＰＣ検波感度が従来回路の１／３になるようにした場合の例について示したが、これに限らず、たとえばカレントミラー回路３０，４０の入出力電流比を変えることにより、白黒信号または無信号状態および通常電界時（カラー信号）のＡＰＣ検波感度は従来通りとしつつ、弱電界時（カラー信号）のＡＰＣ検波感度のみを任意に設定することが可能である。
【００５９】
また、第２の電流源Ｉ２は、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と第１の電流との差分に相当する第３の電流を供給するものに限らず、たとえば、第１の電流源Ｉ１からの第１の電流の供給を選択的に制御できるようにした場合には、第２の電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流を供給するように構成することもできる。
【００６０】
さらに、トランジスタＱ２のゲートにバースト信号を入力し、トランジスタＱ１のゲートに第１の電圧源Ｖ１を接続する構成とすることも可能である。
【００６１】
また、トランジスタＱ３およびトランジスタＱ６の各ベース、並びに、トランジスタＱ４およびトランジスタＱ５の各ベースのうちの、一方の組のみに基準ＣＷ信号を入力し、他方の組には所定の基準電圧を入力することもできる。
【００６２】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００６３】
【発明の効果】
以上、詳述したようにこの発明によれば、電界強度に応じてＡＰＣ検波感度を制御でき、弱電界状態でのＡＰＣフリッカの発生を低減することが可能な位相検波回路を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかるＡＰＣ検波回路の構成例を示す回路図。
【図２】従来技術とその問題点を説明するために示す、色搬送波の波形図。
【図３】同じく、基準ＣＷ信号とバースト信号との同期検波の例を示す概略図。
【図４】同じく、従来のＡＰＣ検波回路の構成例を示す回路図。
【図５】同じく、弱電界状態におけるバースト信号の例を示す波形図。
【符号の説明】
１１…ダブルバランス回路
Ｑ１〜Ｑ６…ｎｐｎトランジスタ
１３…入力端子
１５…ＶＣＸＯ回路
２１…カレントミラー回路
Ｑ１１，Ｑ１２，Ｑ１３…ｎｐｎトランジスタ
Ｒ５，Ｒ６…抵抗
２３…ＡＰＣフィルタ
Ｒｆ１…抵抗素子
Ｃｆ１，Ｃｆ２…容量素子
２５…接続用端子
２７…切換え手段
３０…カレントミラー回路
Ｑ３１，Ｑ３２，Ｑ３３…ｐｎｐトランジスタ
Ｒ３１，Ｒ３２，Ｒ３３…抵抗
４０…カレントミラー回路
Ｑ４１，Ｑ４２，Ｑ４３…ｐｎｐトランジスタ
Ｒ４１，Ｒ４２，Ｒ４３…抵抗
ＣＷ１，ＣＷ２…基準ＣＷ信号
Ｉ１，Ｉ２…電流源
Ｖ１，Ｖ２，Ｖ３，Ｖ４…電圧源
ＳＷ１，ＳＷ２…スイッチ
Ｑ５１，Ｑ５２，Ｑ５３，Ｑ５４…ｐｎｐトランジスタ
ＶＣＣ…電源電位
ＧＮＤ…接地電位[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a phase detection circuit used for demodulating color carriers, and more particularly, to an APC (Auto Phase Control) detection circuit in a color television receiver.
[0002]
[Prior art]
In general, in a color television receiver, an APC detection circuit that performs synchronous detection between a burst signal constituting a color carrier and a reference CW (continuous wave) signal generated by a VCXO (voltage controlled crystal oscillator) circuit is provided. Is provided. That is, the color carrier wave is demodulated by, for example, phase detecting the reference CW signal generated by the VCXO circuit and the carrier color signal included in the color carrier wave, as shown in FIG. At this time, the reference CW signal is phase-detected with a burst signal included in the color carrier by an APC detection circuit, for example, as shown in FIG.
[0003]
FIG. 4 shows a configuration example of a conventional APC detection circuit. In the case of this APC detection circuit, for example, a burst signal is inputted from the input terminal 13 to the base of the transistor Q1 of the double balance circuit 11 composed of npn transistors Q1 to Q6. The voltage from the voltage source V1 is applied to the base of the transistor Q2.
[0004]
The reference CW signal CW1 from the VCXO circuit 15 is input to the bases of the transistor Q3 and the transistor Q6. A reference CW signal CW2 having a phase opposite to that of the reference CW signal CW1 is input from the VCXO circuit 15 to the bases of the transistor Q4 and the transistor Q5.
[0005]
The emitters of the transistor Q3 and the transistor Q4 are connected to the collector of the transistor Q1, and the emitters of the transistor Q5 and the transistor Q6 are connected to the collector of the transistor Q2.
[0006]
A current source I1 and a current source I2 are connected to a common emitter of the transistor Q1 and the transistor Q2 constituting the emitter coupling circuit. A first current corresponding to the APC detection sensitivity at the standard time flows from the current source I1. On the other hand, a third current corresponding to the difference between the second current corresponding to the APC detection sensitivity higher than the standard time and the first current flows from the current source I2. In addition, the current source I2 is selectively controlled by the switch SW1 for connection to the common emitter of the emitter coupling circuit.
[0007]
The collector of the pnp transistor Q7, which is the input of the current mirror circuit 17, is connected to the collectors of the transistor Q3 and the transistor Q5 constituting the double balance circuit 11. The current mirror circuit 17 includes resistors R1 and R3, the transistor Q7, and a pnp transistor Q8.
[0008]
The collector of the pnp transistor Q9, which is the input of the current mirror circuit 19, is connected to the collectors of the transistor Q4 and the transistor Q6 constituting the double balance circuit 11. The current mirror circuit 19 includes resistors R2 and R4, the transistor Q9, and a pnp transistor Q10.
[0009]
On the other hand, the current mirror circuit 17 is connected to the collector of the transistor Q11 and the base of the transistor Q12, which is the input of the current mirror circuit 21 including the resistors R5 and R6 and the npn transistors Q11, Q12, and Q13. Is connected to the collector of the transistor Q8. The collector of the transistor Q13, which is the output of the current mirror circuit 21, is connected to the collector of the transistor Q10, which is the output of the current mirror circuit 19, and the connection terminal 25 of the APC filter 23 and the collector of the transistor Q13. VCXO circuits 15 are connected to each other.
[0010]
Here, it is assumed that the reference CW signal CW1 has a phase advanced by 90 degrees and the reference CW signal CW2 has a phase delayed by 90 degrees with respect to the burst signal. Consider a case where both the reference CW signals CW1 and CW2 change to a phase advanced from the above setting.
[0011]
In this case, the double balance circuit 11 increases the input current of the current mirror circuit 17 (that is, the current flowing through the transistors Q3 and Q5) and the input current of the current mirror circuit 19 (that is, the current flows through the transistors Q4 and Q6). Current) decreases. Along with this, the output currents of the

current mirror circuits

17 and 19 change in the same manner. Therefore, the current flowing in the input direction of the current mirror circuit 21 increases and the current flowing in the output direction decreases.
[0012]
At this time, the output current of the current mirror circuit 21 also increases. However, since the current from the current mirror circuit 19 is decreasing, the current is drawn from the APC filter 23 to compensate for this difference, and the potential of the filter 23 is lowered. This potential is also supplied to the VCXO circuit 15. Therefore, the VCXO circuit 15 works to delay the phases of the reference CW signals CW1 and CW2 by this potential. As a result, the phase of the burst signal and the phases of the reference CW signals CW1 and CW2 are controlled so as to be stable at a phase delayed by 90 degrees and a phase advanced.
[0013]
The APC detection sensitivity indicates the speed of response until the phases of the reference CW signals CW1 and CW2 are stabilized with respect to the phase of the burst signal. This is equal to the speed at which the terminal voltage of the connection terminal 25 of the APC filter 23 changes, that is, equal to the amount of current flowing into the APC filter 23 or the amount of current drawn from the APC filter 23. This amount of current is determined by the amount of current of the current sources I1 and I2.
[0014]
That is, in the conventional APC detection circuit, the APC detection sensitivity is switched between the case where only the current source I1 is connected to the common emitter of the emitter coupling circuit and the case where the current sources I1 and I2 are connected. It can be seen that there are two ways. The current source I2 is connected only when it is determined that there is no color carrier wave input or no black signal. That is, in the case of the conventional circuit, the APC detection sensitivity is switched between the case where it is determined that there is no signal or a black and white signal, and the other cases.
[0015]
Furthermore, in the conventional APC detection circuit, the APC detection sensitivity is controlled to be high when the color carrier does not include a burst signal in a monochrome signal or no signal state. In the case of a color signal in which a burst signal is included in the color carrier wave, the APC detection sensitivity is controlled to be lower than that in a monochrome signal or no signal state.
[0016]
Table 1 below shows the relationship between the color carrier and the APC detection sensitivity when the APC detection sensitivity when the color signal is input is set to the “standard state”.
[0017]
[Table 1]

[0018]
The reason why the APC detection sensitivity is increased in the case of the monochrome signal or no signal state is to enable quick synchronization when the monochrome signal or no signal state changes to the color signal state. The reason why the APC detection sensitivity in the color signal state is lower than that in the monochrome signal or no signal state is to suppress APC flicker.
[0019]
Hereinafter, APC flicker will be described.
[0020]
The phase of the reference CW signal is maintained at least for the period until the next burst signal is input, that is, for one horizontal period. Therefore, when the color carrier wave is demodulated by the reference CW signal whose phase has been changed (phase shift) due to some factor, the hue is shifted. That is, the phase shift of the demodulated color difference signal occurs at least for one horizontal period. When this is seen on the screen of the television receiver, it appears to have horizontal stripes or horizontal bands.
[0021]
Such a phase shift of the reference CW signal occurs because the reference CW signal tries to follow the noise and phase shift of the burst signal.
[0022]
Further, the color carrier wave has a reduced electric field strength depending on the state of radio waves, and the S / N (signal to noise ratio) may deteriorate in a weak electric field state. Thereby, for example, as shown in FIG. 5, the S / N of the burst signal is also deteriorated, and noise and phase shift of the burst signal appear remarkably.
[0023]
When the S / N of the burst signal deteriorates, the phase of the reference CW signal becomes unstable in response to the noise of the burst signal. When phase detection of the carrier color signal is performed with the reference CW signal in such a state, the phase of the demodulated color difference signal is not stabilized, which causes color unevenness called APC flicker.
[0024]
[Problems to be solved by the invention]
As described above, conventionally, the S / N of the burst signal deteriorates in a weak electric field state, but since the burst signal exists, it is determined as a color signal. Then, the APC detection sensitivity becomes a standard state, and as a result of the reference CW signal following the noise of the burst signal, the phase of the reference CW signal changes for each horizontal synchronization, which causes APC flicker. There was a problem.
[0025]
Accordingly, an object of the present invention is to provide a phase detection circuit that can control the APC detection sensitivity in accordance with the electric field strength and can reduce the occurrence of APC flicker in a weak electric field state.
[0026]
[Means for Solving the Problems]
In order to achieve the above object, the phase detection circuit of the present invention has first to sixth transistors, and each base of the third and sixth transistors has a first reference signal. And a base of each of the fourth and fifth transistors is supplied with a second reference signal, and each of the emitters of the first and second transistors of the double balance circuit. And a first current mirror circuit having first and second outputs having inputs connected to the third and fifth transistors of the double balance circuit. A second current mirror circuit having first and second outputs, the inputs of which are connected to the fourth and sixth transistors of the double balance circuit, and at least the second A third current mirror circuit having an input connected to a second output of the current mirror circuit and an output connected to a second output of the second current mirror circuit, and an output of the third current mirror circuit And an oscillation circuit for supplying the first reference signal and the second reference signal based on a potential at the connection point, and a connection point between the second current mirror circuit and the second output of the second current mirror circuit; In the first state, the currents from the first and second outputs of the first current mirror circuit and the currents from the first and second outputs of the second current mirror circuit are respectively set to the third state. In the second state, the current from the second output of the first current mirror circuit and the current from the second output of the second current mirror circuit are respectively set to the third current mirror circuit. Mosquito Characterized by comprising a switching means for flowing into Ntomira circuit.
[0027]
In the phase detection circuit of the present invention, a first npn transistor to which a burst signal is supplied to the base, a second npn transistor having an emitter connected in common to the emitter of the first transistor, The first voltage source connected to the base of the second transistor and the first current corresponding to the APC detection sensitivity at the standard time are supplied in common to the emitters of the first and second transistors. And the difference between the first current and the second current that is connected in common to the emitters of the first and second transistors and that corresponds to a higher APC detection sensitivity than the standard time. A second current source for supplying a corresponding third current, a first switch circuit connected to the second current source, and an emitter connected to the collector of the first transistor. , A third npn transistor to which the first reference signal is supplied to the base, and an emitter connected in common to the emitter of the third transistor, and a base having a second phase opposite to the first reference signal. A fourth npn transistor to which a reference signal is supplied; an emitter connected to the collector of the second transistor; a fifth npn transistor to which the second reference signal is supplied to a base; and the fifth transistor A sixth npn transistor whose emitter is commonly connected to the emitters of the transistors and a first reference signal supplied to a base; and a collector and a base connected to collectors of the third and fifth transistors, respectively. 7 pnp transistors, and eighth and ninth pnp transistors having a base connected to the collector and base of the seventh transistor A tenth pnp transistor having a collector and a base connected to the respective collectors of the fourth and sixth transistors, and an eleventh and a twelfth having a base connected to the collector and the base of the tenth transistor. A pnp transistor, a thirteenth npn transistor whose collector is commonly connected to the collector of the ninth transistor, a fourteenth npn transistor whose base is connected to the collector of the ninth transistor, A fifteenth npn transistor having a base connected to the emitter of the first transistor and a base of the thirteenth transistor, and a collector connected to the collector of the twelfth transistor, and the fifteenth transistor and the twelfth transistor Connected to the connection point of both collectors of the transistor A voltage control type oscillation circuit connected to a connection point between the filter connecting terminal and the collector of both the fifteenth transistor and the twelfth transistor and supplying the first reference signal and the second reference signal. And a sixteenth pnp transistor having an emitter connected to the collector of the eighth transistor, an emitter connected to the collector of the eighth transistor, and a collector connected in common to the collector of the ninth transistor. An eighteenth pnp transistor having an emitter connected to the collector of the eleventh pnp transistor, an eighteenth pnp transistor having a collector commonly connected to the collector of the sixteenth transistor, and a collector of the eleventh transistor The emitter is connected and the collector is shared with the collector of the twelfth transistor. A second switch circuit connected to each of the bases of the sixteenth and eighteenth transistors and controlled by a weak electric field detection result, and the second switch circuit A second voltage source connected in a normal electric field; a third voltage source in which the second switch circuit is connected in a weak electric field; and a first voltage source connected to each base of the seventeenth and nineteenth transistors. 4 voltage sources.
[0028]
According to the phase detection circuit of the present invention, the APC detection sensitivity can be lowered by the weak electric field detection result. As a result, it is possible to reduce the influence of noise of the burst signal when the electric field is weak while securing the same APC detection sensitivity as in the conventional case when the electric field is normal.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0030]
FIG. 1 shows a configuration example of an APC detection circuit according to an embodiment of the present invention. Note that, here, a description will be mainly given of portions different from the conventional circuit shown in FIG.
[0031]
In the case of this APC detection circuit, for example, a burst signal is input from the input terminal 13 to the base of the transistor Q1 of the double balance circuit 11 composed of npn transistors (first to sixth transistors) Q1 to Q6. . A voltage from a voltage source (first voltage source) V1 is applied to the base of the transistor Q2. The voltage source V1 is connected to the ground potential GND.
[0032]
A reference CW signal (first reference CW signal) CW1 from a VCXO circuit (voltage control type oscillation circuit) 15 is inputted to each base of the transistor Q3 and the transistor Q6. A reference CW signal (second reference CW signal) CW2 having a phase opposite to that of the reference CW signal CW1 is input from the VCXO circuit 15 to the bases of the transistor Q4 and the transistor Q5.
[0033]
The emitters of the transistor Q3 and the transistor Q4 are connected to the collector of the transistor Q1, and the emitters of the transistor Q5 and the transistor Q6 are connected to the collector of the transistor Q2.
[0034]
A current source (first current source) I1 and a current source (second current source) I2 are connected to a common emitter of the transistor Q1 and the transistor Q2 constituting the emitter coupling circuit. A first current corresponding to the APC detection sensitivity at the standard time flows from the current source I1. On the other hand, a third current corresponding to the difference between the second current corresponding to the APC detection sensitivity higher than the standard time and the first current flows from the current source I2. The current source I2 is selectively controlled by a switch (first switch circuit) SW1 for connection to the common emitter of the emitter coupling circuit. The current source I1 is directly connected to the ground potential GND through the switch SW1.
[0035]
A collector of a pnp transistor (seventh transistor) Q31, which is an input of a current mirror circuit (first current mirror circuit) 30, is connected to each collector of the transistor Q3 and the transistor Q5 constituting the double balance circuit 11. And the base is connected. The current mirror circuit 30 includes resistors R31, R32, and R33, the transistor Q31, and pnp transistors (eighth and ninth transistors) Q32 and Q33. The resistors R31, R32, R33 are each connected to the power supply potential VCC.
[0036]
A pnp transistor (tenth transistor) Q41, which is an input of a current mirror circuit (second current mirror circuit) 40, is connected to each collector of the transistor Q4 and the transistor Q6 constituting the double balance circuit 11. The collector and base are connected. The current mirror circuit 40 includes resistors R41, R42, and R43, the transistor Q41, and pnp transistors (11th and 12th transistors) Q42 and Q43. The resistors R41, R42, R43 are each connected to the power supply potential VCC.
[0037]
The emitters of pnp transistors (16th and 17th transistors) Q51 and Q52 are connected to the collector of the transistor Q32, which is the first output of the current mirror circuit 30. The collector of the transistor Q51 is connected to the ground potential GND. The collector of the transistor Q52 is connected to the collector of the transistor Q33, which is the second output of the current mirror circuit 30.
[0038]
The emitters of pnp transistors (18th and 19th transistors) Q53 and Q54 are connected to the collector of the transistor Q42, which is the first output of the current mirror circuit 40. The collector of the transistor Q53 is connected to the ground potential GND. The collector of the transistor Q54 is connected to the collector of the transistor Q43, which is the second output of the current mirror circuit 40.
[0039]
The bases of the transistors Q51 and Q53 are selected by either a voltage source (second voltage source) V2 or a voltage source (third voltage source) V3 via a switch (second switch circuit) SW2. Connected. A voltage source (fourth voltage source) V4 is connected to the bases of the transistors Q52 and Q54. The voltage sources V2, V3, V4 are each connected to the ground potential GND.
[0040]
In the inventive circuit of this embodiment, the switching means 27 is constituted by the transistors Q51, Q52, Q53, Q54, the switch SW2, and the voltage sources V2, V3, V4.
[0041]
On the other hand, the transistor Q11, which is the input of a current mirror circuit (third current mirror circuit) 21 composed of resistors R5, R6 and npn transistors (13th, 14th, 15th transistors) Q11, Q12, Q13. The collector of the transistor Q33, which is the second output of the current mirror circuit 30, is connected to the connection point between the collector of the transistor Q12 and the base of the transistor Q12. The collector of the transistor Q13, which is the output of the current mirror circuit 21, is connected to the collector of the transistor Q43, which is the second output of the current mirror circuit 40, and an APC filter (filter circuit) 23. The connection terminal 25 and the VCXO circuit 15 are connected to each other. The collector of the transistor Q12 is connected to the power supply potential VCC. The resistors R5 and R6 are each connected to the ground potential GND.
[0042]
The APC filter 23 is configured as an external element having, for example, a resistor element Rf1, a capacitor element Cf1 connected in series to the resistor element Rf1, and a capacitor element Cf2 connected in parallel thereto. The capacitive elements Cf1 and Cf2 are connected to the ground potential GND, respectively.
[0043]
In place of the external APC filter 23, the current flowing through the collector of the transistor Q13, which is the output of the current mirror circuit 21, in other words, the current corresponding to the difference between the output currents of the

current mirror circuits

30 and 40 is a voltage. Then, the circuit supplied to the VCXO circuit 15 may be built in the coefficient circuit.
[0044]
The switch SW2 is controlled by the result of weak electric field detection. Here, for example, out of the noise included in the sync signal part, the number of noises exceeding the threshold (threshold) level set arbitrarily is counted, the number of noises exceeds the set value, and the synchronization is stable. Is detected as a weak electric field state.
[0045]
Here, each output of the voltage sources V2, V3, V4 is
V2>V4> V3
Suppose that
[0046]
The switch SW2 operates so as to be connected to the A side (voltage source V2 side) during a normal electric field and to the B side (voltage source V3 side) during a weak electric field.
[0047]
Also, the input / output current ratios of the

current mirror circuits

30 and 40 of the inventive circuit according to the present embodiment are respectively
Input: first output: second output = 3: 2: 1
(However, the input / output current ratio condition of the

current mirror circuits

17 and 19 of the conventional circuit shown in FIG. 4 is input: output = 1: 1).
[0048]
In this case, the APC detection sensitivity in each electric field is as follows. When the burst signal is not included in the color carrier, the switch SW1 is turned on, the current source I2 is connected to the common emitter of the emitter coupling circuit, and the burst signal is included in the color carrier. Is input, it is assumed that only the current source I1 is connected to the common emitter of the emitter coupling circuit.
[0049]
Since the switch SW2 is connected to the A side during a normal electric field, the transistors Q52 and Q54 are in an operating state, and the transistors Q51 and Q53 are in a non-operating state. Therefore, the currents output from the collectors of the transistors Q32 and Q33, which are the first and second outputs of the current mirror circuit 30, all flow into the input of the current mirror circuit 21. Further, the currents output from the collectors of the transistors Q42 and Q43, which are the first and second outputs of the current mirror circuit 40, all flow in the output direction of the current mirror circuit 21. Thus, the current flowing into the current mirror circuit 21 is the sum of the first and second outputs of the

current mirror circuits

30 and 40, and the APC detection sensitivity is the same as in the conventional circuit.
[0050]
When the electric field is weak, since the switch SW2 is connected to the B side, the transistors Q51 and Q53 are in an operating state, and the transistors Q52 and Q54 are in an inoperative state. Therefore, the current output from the transistor Q32, which is the first output of the current mirror circuit 30, flows into the ground potential GND through the transistor Q51, and is output from the transistor Q33, which is the second output. Current flows into the input of the current mirror circuit 21. The current output from the transistor Q42, which is the first output of the current mirror circuit 40, flows to the ground potential GND via the transistor Q53, and is output from the transistor Q43, which is the second output. Current flows in the output direction of the current mirror circuit 21. Thereby, the current flowing into the current mirror circuit 21 is only the second output of each of the

current mirror circuits

30 and 40.
[0051]
The amount of current at this time is 1/3 of the conventional circuit according to the above-mentioned preconditions. Therefore, the APC detection sensitivity is also 1/3 that of the conventional circuit.
[0052]
That is, in order to suppress APC flicker in a weak electric field state, the reference CW signal should not follow the noise or phase shift of the burst signal. For that purpose, the APC detection sensitivity in a weak electric field may be lowered.
[0053]
Table 2 below shows the relationship between the color carrier and the APC detection sensitivity when the APC detection sensitivity at the time of the normal electric field where the color signal is input is set to the “standard state”.
[0054]
[Table 2]

[0055]
Thus, by lowering the APC detection sensitivity in a weak electric field, it is possible to reduce the occurrence of APC flicker in a weak electric field state while ensuring the conventional APC detection sensitivity in a normal electric field. is there.
[0056]
As described above, the APC detection sensitivity can be lowered by the weak electric field detection result.
[0057]
That is, the APC detection sensitivity in a weak electric field is lowered. This makes it possible to configure the APC detection circuit so that the reference CW signal does not follow the noise or phase shift of the burst signal in a weak electric field state. As a result, it is possible to reduce the influence of noise of the burst signal when the electric field is weak while securing the same APC detection sensitivity as in the conventional case when the electric field is normal. Therefore, it is possible to reduce the occurrence of APC flicker in a weak electric field state.
[0058]
In the above-described embodiment, an example in which the APC detection sensitivity at the time of a weak electric field is set to 1/3 of the conventional circuit has been described. However, the present invention is not limited to this. By changing the output current ratio, the APC detection sensitivity at the time of a weak electric field (color signal) is arbitrarily set while keeping the APC detection sensitivity at the time of monochrome signal or no signal state and normal electric field (color signal) as usual. Is possible.
[0059]
Further, the second current source I2 is not limited to the one that supplies a third current corresponding to the difference between the second current and the first current corresponding to the APC detection sensitivity higher than the standard time. When the supply of the first current from the first current source I1 can be selectively controlled, the second current source I2 provides the second current corresponding to the APC detection sensitivity higher than the standard time. It can also be configured to supply.
[0060]
Further, a burst signal may be input to the gate of the transistor Q2, and the first voltage source V1 may be connected to the gate of the transistor Q1.
[0061]
A reference CW signal is input to only one of the bases of the transistors Q3 and Q6 and the bases of the transistors Q4 and Q5, and a predetermined reference voltage is input to the other pair. You can also.
[0062]
In addition, the present invention is not limited to the above (each) embodiment, and various modifications can be made without departing from the scope of the invention in the implementation stage. Further, the above (each) embodiment includes various stages of the invention, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if several constituent requirements are deleted from all the constituent requirements shown in the (each) embodiment, the problem (at least one) described in the column of the problem to be solved by the invention can be solved. When the effect (at least one of the effects) described in the “Effect” column is obtained, a configuration from which the constituent requirements are deleted can be extracted as an invention.
[0063]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide a phase detection circuit capable of controlling the APC detection sensitivity according to the electric field strength and reducing the occurrence of APC flicker in a weak electric field state.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration example of an APC detection circuit according to an embodiment of the present invention.
FIG. 2 is a waveform diagram of a color carrier wave, which is shown for explaining the prior art and its problems.
FIG. 3 is a schematic diagram showing an example of synchronous detection of a reference CW signal and a burst signal.
FIG. 4 is a circuit diagram showing a configuration example of a conventional APC detection circuit.
FIG. 5 is a waveform diagram showing an example of a burst signal in a weak electric field state.
[Explanation of symbols]
11 ... Double balance circuit
Q1-Q6 ... npn transistors
13 ... Input terminal
15 ... VCXO circuit
21 ... Current mirror circuit
Q11, Q12, Q13 ... npn transistors
R5, R6 ... Resistance
23 ... APC filter
Rf1... Resistance element
Cf1, Cf2: Capacitance element
25 ... Connection terminal
27. Switching means
30 ... Current mirror circuit
Q31, Q32, Q33 ... pnp transistors
R31, R32, R33 ... resistance
40 ... Current mirror circuit
Q41, Q42, Q43 ... pnp transistors
R41, R42, R43 ... Resistance
CW1, CW2 ... Reference CW signal
I1, I2 ... Current source
V1, V2, V3, V4 ... Voltage source
SW1, SW2 ... switch
Q51, Q52, Q53, Q54 ... pnp transistors
VCC ... Power supply potential
GND: Ground potential

Claims

A first reference signal is supplied to each base of the third and sixth transistors, and a second reference is supplied to each base of the fourth and fifth transistors. A double balance circuit to which a reference signal of
A first current source commonly connected to the emitters of the first and second transistors of the double balance circuit;
A first current mirror circuit having first and second outputs with inputs connected to the third and fifth transistors of the double balance circuit;
A second current mirror circuit having first and second outputs with inputs connected to the fourth and sixth transistors of the double balance circuit;
A third current mirror circuit having an input connected to at least a second output of the first current mirror circuit and an output connected to a second output of the second current mirror circuit;
Connected to a connection point between the output of the third current mirror circuit and the second output of the second current mirror circuit, and based on the potential at the connection point, the first reference signal and the second reference signal An oscillation circuit for supplying a reference signal;
In the first state, the currents from the first and second outputs of the first current mirror circuit and the currents from the first and second outputs of the second current mirror circuit are respectively set to the third state. In the second state, the current from the second output of the first current mirror circuit and the current from the second output of the second current mirror circuit are respectively set to the third current mirror circuit. And a switching means for flowing the current to the current mirror circuit.

2. The phase detection circuit according to claim 1, wherein the first and second transistors of the double balance circuit constitute an emitter coupling circuit in which emitters are connected in common.

The burst signal is input to one of the gates of the first and second transistors, and the first voltage source is connected to the other of the gates. Phase detection circuit.

The phase detection circuit according to claim 1, wherein the first and second reference signals have opposite phases to each other.

The first current mirror circuit includes a seventh transistor serving as an input, an eighth transistor serving as a first output, and a ninth transistor serving as a second output. The phase detection circuit according to claim 1.

The second current mirror circuit includes a tenth transistor serving as an input, an eleventh transistor serving as a first output, and a twelfth transistor serving as a second output. The phase detection circuit according to claim 5.

The third current mirror circuit includes a thirteenth transistor serving as an input, a fourteenth transistor having a base-emitter connected between the collector and base of the thirteenth transistor, and a fifteenth transistor serving as an output. The phase detection circuit according to claim 6, comprising:

The switching means is
Sixteenth and seventeenth transistors having emitters connected in common to the collector of the eighth transistor;
Eighteenth and nineteenth transistors having emitters commonly connected to the collector of the eleventh transistor;
A second switch circuit connected to each base of the sixteenth and eighteenth transistors and controlled by a weak electric field detection result;
A second voltage source to which the second switch circuit is connected in a normal electric field;
A third voltage source connected to the second switch circuit when the electric field is weak;
The phase detection circuit according to claim 6, further comprising a fourth voltage source connected to each base of the seventeenth and nineteenth transistors.

A first npn transistor to which a burst signal is supplied to the base;
A second npn transistor having an emitter connected in common to the emitter of the first transistor;
A first voltage source connected to the base of the second transistor;
A first current source connected in common to the emitters of the first and second transistors and supplying a first current corresponding to the APC detection sensitivity at the standard time;
A third current corresponding to the difference between the first current and the second current corresponding to the APC detection sensitivity higher than the standard time is connected in common to the emitters of the first and second transistors. A second current source that
A first switch circuit connected to the second current source;
A third npn transistor having an emitter connected to the collector of the first transistor and a first reference signal supplied to the base;
A fourth npn transistor whose emitter is connected in common to the emitter of the third transistor and whose base is supplied with a second reference signal having a phase opposite to that of the first reference signal;
A fifth npn transistor having an emitter connected to a collector of the second transistor and a second reference signal supplied to a base;
A sixth npn transistor whose emitter is connected in common to the emitter of the fifth transistor and whose first reference signal is supplied to the base;
A seventh pnp transistor having a collector and a base connected to each collector of the third and fifth transistors;
Eighth and ninth pnp transistors with their bases connected to the collector and base of the seventh transistor;
A tenth pnp transistor having a collector and a base connected to each collector of the fourth and sixth transistors;
Eleventh and twelfth pnp transistors having a base connected to the collector and base of the tenth transistor;
A thirteenth npn transistor having a collector commonly connected to the collector of the ninth transistor;
A fourteenth npn transistor having a base connected to the collector of the ninth transistor;
A fifteenth npn transistor having a base connected to the emitter of the fourteenth transistor and the base of the thirteenth transistor, and a collector commonly connected to the collector of the twelfth transistor;
A filter connection terminal connected to a connection point between the collectors of the fifteenth transistor and the twelfth transistor;
A voltage-controlled oscillation circuit connected to a connection point between the collectors of the fifteenth transistor and the twelfth transistor and supplying the first reference signal and the second reference signal;
A sixteenth pnp transistor having an emitter connected to the collector of the eighth transistor;
A seventeenth pnp transistor having an emitter connected to the collector of the eighth transistor and a collector commonly connected to the collector of the ninth transistor;
An eighteenth pnp transistor having an emitter connected to the collector of the eleventh transistor and a collector commonly connected to the collector of the sixteenth transistor;
An nineteenth pnp transistor having an emitter connected to the collector of the eleventh transistor and a collector connected in common to the collector of the twelfth transistor;
A second switch circuit connected to each of the bases of the sixteenth and eighteenth transistors and controlled by a weak electric field detection result;
A second voltage source to which the second switch circuit is connected in a normal electric field;
A third voltage source connected to the second switch circuit when the electric field is weak;
And a fourth voltage source connected to each base of the seventeenth and nineteenth transistors.

The phase detection circuit according to claim 9, wherein an emitter coupling circuit is constituted by the first and second transistors.

The phase detection circuit according to claim 9, wherein a double balance circuit is constituted by the first to sixth transistors.