JP3961038B2 - Thermal head trimming method - Google Patents
Thermal head trimming method Download PDFInfo
- Publication number
- JP3961038B2 JP3961038B2 JP28837995A JP28837995A JP3961038B2 JP 3961038 B2 JP3961038 B2 JP 3961038B2 JP 28837995 A JP28837995 A JP 28837995A JP 28837995 A JP28837995 A JP 28837995A JP 3961038 B2 JP3961038 B2 JP 3961038B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistors
- resistance value
- voltage pulse
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electronic Switches (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、サーマルヘッドを構成する複数の抵抗体に対して所定の電圧パルスを印加し、各抵抗体の抵抗値を均一化するサーマルヘッドのトリミング方法に関する。
【0002】
【従来の技術】
プリンタの出力装置などに使用される例えば薄膜サーマルヘッドは、絶縁性基板上に複数の薄膜抵抗体が形成されている。そして、これら複数の抵抗体に電流を流して発熱させ出力用紙に感熱印画を行う構成になっている。このような構成の薄膜サーマルヘッドでは、各抵抗体の抵抗値にばらつきがあると、それぞれの抵抗体の発熱温度が一様でなくなり、感熱印画する際に濃度むらを発生する原因となる。このような濃度むらを防止するために、その製造時において、各抵抗体の抵抗値を均一化するいわゆるトリミング処理が行われる。
【0003】
抵抗値を均一化する場合、絶縁性基板上に形成された各抵抗体に対して一定の目標抵抗値が設定される。そして、設定された目標抵抗値より高い抵抗体に対して所定の電圧パルスを印加し、各抵抗体の抵抗値を目標値に近づけている。
【0004】
ここで、絶縁性基板上に形成された複数の抵抗体の抵抗値がばらつく模様、そして、トリミング処理によって抵抗値が均一化される模様の一例を図10で説明する。図10の横軸は抵抗体の配列方向でその配列順序に対応したビット番号で示してある。また、縦軸は抵抗値(Ω)である。特性aがトリミング前の抵抗値、特性bがトリミング後の抵抗値である。この場合、印加する電圧パルス幅は5ms、また、抵抗値を測定する前の抵抗体の冷却時間は80msとなっている。
【0005】
次に、従来のサーマルヘッドのトリミング方法について図11で説明する。
【0006】
P1は、所定の電圧パルス(パルス幅5ms)で、この電圧パルスP1が、目標抵抗値より高い抵抗値の抵抗体に印加される。電圧パルスの印加で抵抗体の抵抗値が小さくなり、目標抵抗値に近づきいわゆるトリミングが行われる。その後、パルスP1が印加された抵抗体の抵抗値が測定される。このとき、パルスP1が印加された抵抗体は発熱し温度が上昇している。したがって、ある期間T1(100ms)冷却し、その後、期間T2(5ms)において抵抗値が測定される。そして、期間T3(1ms)では、抵抗値が目標抵抗値に入っているかどうか、あるいは、もう1度電圧パルスを印加する場合のその大きさなどが演算される。そして、次の電圧パルスP2が抵抗体に印加され、上記したと同様の処理が行われる。
【0007】
このような電圧パルスの印加や抵抗値の測定などが各抵抗体に対して順に行われ、抵抗値が均一化される。なお、電圧パルスを印加した後の抵抗体の冷却時間が80msの場合、冷却が不十分で正しい抵抗値が測定できないため、図11では、冷却時間を100msにしている。この場合、電圧パルスを印加した後、演算まで106msを要している。
【0008】
【発明が解決しようとする課題】
従来のサーマルヘッドのトリミング方法では、電圧パルスの印加や抵抗体の冷却、抵抗値の測定、そして演算など一連の処理が各抵抗体に対して順に行われる。このとき、抵抗値が目標抵抗値まで下がらない場合、電圧パルスの印加や抵抗値の測定が繰り返され、目標抵抗値に入るようにしている。また、サーマルヘッドは、サイズや抵抗体密度によって相違するものの、通常、数100〜数1000個の抵抗体で構成される。このような場合、抵抗体の冷却に長い時間が必要とされることもあり、トリミング処理の生産性が悪くなっている。
【0009】
本発明は、上記した欠点を解決するもので、生産性がよいサーマルヘッドのトリミング方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明のサーマルヘッドのトリミング方法は、絶縁性基板上に形成された複数の抵抗体は、所定の第1抵抗体と、この第1抵抗体との間に他の抵抗体を介して設けられている所定の第2抵抗体とを有し、前記複数の抵抗体の中から所定の第1抵抗体に電圧パルスを印加する第1工程と、前記電圧パルスが印加された前記第1抵抗体の抵抗値を測定する第2工程と、前記第1工程と前記第2工程との間で、前記複数の抵抗体の中から所定の第2抵抗体に電圧パルスを印加する第3工程と、前記第2工程の後で前記電圧パルスが印加された前記第2抵抗体の抵抗値を測定する第4工程とにより、前記第1抵抗体および前記第2抵抗体の抵抗値が目標値になるようにトリミングした後、前記第1抵抗体および前記第2抵抗体をトリミングする前記第1工程乃至第4工程を繰り返し前記他の抵抗体の抵抗値が目標値となるように順次トリミングする。
【0011】
また、所定の第1抵抗体および所定の第2抵抗体それぞれが複数であることを特徴としている。
【0013】
上記した構成によれば、電圧パルスが印加された第1抵抗体が冷却されている時間を利用して、他の第2抵抗体に対して電圧パルスが印加される。したがって、従来技術のように各抵抗体に対して、電圧パルスの印加や抵抗体の冷却、抵抗値の測定、演算などの処理を順に行う方法に比較してトリミングに要する時間を短縮でき、生産性のよいサーマルヘッドのトリミング方法を実現できる。
【0014】
また、このとき、電圧パルスが印加される第1抵抗体や第2抵抗体を複数づつにすれば、複数の抵抗体を平行にトリミング処理でき、トリミングに要する時間をより短縮できる。
【0016】
【発明の実施の形態】
本発明の第1の実施形態について、図1を参照して説明する。
【0017】
11はパルス発生装置である。パルス発生装置11は、抵抗値のトリミングに使用される高電圧の電圧パルスを発生する8個のパルス電源11a〜11h、および、抵抗値の測定に使用される微小電圧を発生する1個の抵抗値測定用電源11iから構成されている。なお、トリミングの際に抵抗体に印加される電圧パルスの幅は5ms、そして1回あたりに印加されるパルスの数は1パルスに設定している。
【0018】
パルス発生装置11で発生された電圧パルスは、切換装置12を経て薄膜サーマルヘッド13に印加される。サーマルヘッド13は、抵抗体やこの抵抗体に流す電流のオン・オフを制御するドライバ用の集積回路などから構成されている。
なお、1つの集積回路は、例えば5.46dot/mmで64ビットで構成されている。このような構造の集積回路が例えば7個使用され、薄膜サーマルヘッドの総ドット数は448となっている。図1では、1つの集積回路で制御される64ビットの抵抗体1〜64だけが示されている。なお、各集積回路はいずれも64ピンのプローブを通して各抵抗体に接続されている。
【0019】
また、パルス発生装置11や切換装置12は制御装置14で制御され、切換装置12は、8個のパルス電源11a〜11hとサーマルヘッド13間の接続や、サーマルヘッド13と抵抗測定装置15間の接続などを制御している。
【0020】
上記した構成において、制御装置14の制御によって、パルス電源11a〜11hはトリミング用の電圧パルスを発生する。これら8個の電圧パルスは切換装置12を通してサーマルヘッド13に印加される。
【0021】
また、電圧パルスが印加された抵抗体の抵抗値を測定する場合は、抵抗値測定用電源11iから抵抗体に電圧が印加される。そして、抵抗値の測定に必要なデータがサーマルヘッド13から抵抗測定装置15に送られ、抵抗値が測定される。このとき、電圧パルスが同時に印加された8個の抵抗体の抵抗値は、例えばドット順に測定される。このようにして各抵抗体に対し電圧パルスの印加や抵抗値の測定が行われ、トリミング処理が行われる。
【0022】
なお、電圧パルスが印加されると、電圧パルスが印加された抵抗体の温度が上昇する。このとき、隣接する抵抗体の温度も上昇する。したがって、電圧パルスが印加された抵抗体の温度上昇による影響ができるだけ小さくなるように、電圧パルスが印加される抵抗体は例えば8個間隔としている。
【0023】
例えば、1番目の電圧パルスは1、9、17、25、33、41、49、57ドットの各抵抗体に印加され、2番目の電圧パルスは5、13、21、29、37、45、53、61ドットの各抵抗体に印加される。
【0024】
次に、トリミングを行うタイミングについて図2で説明する。
【0025】
Paは、抵抗体に印加される電圧パルス(パルス幅5ms)である。電圧パルスPaは、パルス電源11a〜11hから8個生成される。これらの電圧パルスは同時に生成されるため、図では1つで表示してある。したがって8個のパルスPaが、目標抵抗値より高い抵抗値を持つ第1グループの8個の抵抗体(例えば1、9、17、25、33、41、49、57ドット)に同時に印加される。パルスPaが印加された第1グループの抵抗体は、ある期間T1a(100ms)冷却され、その後、期間T2a(55ms)において抵抗値が順に測定される。そして、期間T3(92ms)において演算される。
【0026】
一方、第1グループの抵抗体が冷却されている期間T1aにおいて、電圧パルスPb(パルス幅5ms)が生成され、別の第2グループの8個の抵抗体(例えば5、13、21、29、37、45、53、61ドット)に同時に印加される。第2グループの抵抗体は、ある期間T1b(100ms)冷却され、その後、期間T2b(55ms)において抵抗値が順に測定される。そして、期間T3(92ms)において、第1グループの抵抗体に続いて演算が行われる。
【0027】
なお、上記した処理、即ち、電圧パルスの印加や抵抗値の測定などの処理は、第1グループおよび第2グループの抵抗体の抵抗値が目標値になるまで繰り返される。
【0028】
そして、第1グループや第2グループの抵抗体のトリミングが終了すると、次の第3および第4グループとして8個づつ計16個の抵抗体が選択され、第1、第2グループの抵抗体に対すると同様な処理が行われる。このような処理が順に繰り返され、ずべての抵抗体の抵抗値が均一化される。
【0029】
この場合、16ビットのトリミング処理に必要な時間は302msで、1ビットあたり約19msで、従来の図11の場合の106msに比較して短縮されている。
【0030】
ここで、本発明のトリミング方法のフローについて図3で説明する。まず、絶縁性基板上に形成されたすべての抵抗体の抵抗値が測定され(ステップ31)、これに基づき一定の目標抵抗値が設定される(ステップ32)。そして、1番目の集積回路が選択され、この集積回路で制御される64個の抵抗体の中から第1グループの8個の抵抗体、例えば1、9、17、25、33、41、49、57の各ドットの抵抗体が選ばれる(ステップ33)。このとき、選ばれた各ドットの抵抗値がメモリから読み込まれ、それぞれの抵抗値に応じた電圧パルスの電圧値が設定される(ステップ34)。そして、8個の電圧パルスPaが各抵抗体にそれぞれ印加される(ステップ35)。
【0031】
次に、1番目の集積回路における第2グループの8個の抵抗体、例えば5、13、21、29、37、45、53、61の各ドットの抵抗体が選択され(ステップ36)、そして、各抵抗体に印加する電圧パルスPbの電圧値が設定され(ステップ37)、印加される(ステップ38)。この場合も、選択された各ドットの抵抗値がメモリから読み込まれ、それぞれの抵抗値に応じた値の電圧パルスが設定され。
【0032】
その後、第1グループの各抵抗体の抵抗値が順に測定される(ステップ39)。続いて、第2グループの各抵抗体の抵抗値が順に測定される(ステップ40)。そして、第1グループおよび第2グループの16個の抵抗体が目標抵抗値に入っているかどうか判定される(ステップ41)。目標抵抗値に入っていると判定されると、第3グループおよび第4グループとして選択された次の16個の抵抗体に変更される(ステップ42)。このとき、1番目の集積回路で制御される64個の抵抗体に対して、上記した処理が終了したかどうか判定される(ステップ43)。そして、終了と判定されると、終了した集積回路が最終のものであるか否か判定され(ステップ44)、最終と判定された場合は終了する。
【0033】
なお、ステップ41で、2つのグループ、例えば第1、第2グループ、あるいは第3、第4グループなど16個の抵抗体の抵抗値が目標抵抗値に入っていない場合は、ステップ33に戻りステップ33〜ステップ40が繰り返される。
【0034】
また、ステップ43で、1つの集積回路で制御される64個の抵抗体のトリミングが終了していない場合は、ステップ33に戻りステップ33〜ステップ42が繰り返される。
【0035】
また、ステップ44で、最終の集積回路と判定されない場合は、次の集積回路が選択され(ステップ45)、ステップ33に戻り、次の集積回路についてステップ33〜ステップ44が繰り返される。
【0036】
ここで、本発明の他の実施形態について図4で説明する。
【0037】
41はパルス発生装置である。パルス発生装置41は、トリミングに使用される高電圧の電圧パルスを発生する4個のパルス電源41a〜41d、および、抵抗値の測定に使用される微小電圧を発生する1個の抵抗値測定用電源41eから構成されている。なお、トリミングの際に抵抗体に印加される電圧パルスの幅は5ms、そして1回あたりに印加されるパルスの数は1パルスに設定している。
パルス発生装置41で発生された電圧パルスは、切換装置42を経て薄膜サーマルヘッド43に印加される。サーマルヘッド43は、例えば300ドット/インチで、総ドットが2560個の抵抗体1〜2560などで構成されている。なお、パルス発生装置41や切換装置42は制御装置44で制御されており、例えば、切換装置42は、パルス発生装置41で発生された電圧パルスや抵抗値測定用電源41e出力をサーマルヘッド43に供給し、また、抵抗体1〜2560の抵抗値の測定に使用されるデータを、サーマルヘッド43から抵抗測定装置45に送っている。
【0038】
ここで、薄膜サーマルヘッドの構造について図5で説明する。
【0039】
51は絶縁基板で、絶縁基板51上に、抵抗体52やドライバ用の集積回路53、駆動回路基板54、コモン電極基板55などが構成されている。また、絶縁基板51や駆動回路基板54、コモン電極基板55の下側には放熱板56が配置されている。
【0040】
集積回路53は、画信号や制御信号の入力に応じて抵抗体52に流す電流のオン・オフを制御している。また、駆動回路基板54は集積回路53に各種の制御信号を供給している。
【0041】
なお、コモン電極基板55は、図5(b)に示すように、3個のスリットS1〜S3によって電気的に4分割されている。そして、2560個の抵抗体は、例えば1〜640ドットの組、641〜1280ドットの組、1281〜1920ドットの組、1921〜2560ドットの組の4つに分けられ、それぞれの1つの組と4分割されたコモン電極がコモンワイヤボンディングW1によって電気的に接続されている。なお、コモンワイヤボンディングW1はハードエンドキャップ57で保護されている。そして、4分割されたコモン電極は、コモンワイヤW2を通して駆動回路基板54に接続され、そして4個のパルス電源41a〜41dに接続される構成になっている。なお、4分割されたコモン電極は、後で説明するようにトリミング処理が終了した際に、図5(c)で示すようにコモンワイヤW3によって互いに接続される。
【0042】
ここで、抵抗体1〜2560が4つの組に分けられている構成について図6で説明する。R1〜R2560は抵抗体で、640個づつ4つの組K1〜K4に分けられ、各組K1〜K4はそれぞれ4分割されたコモン電極C1〜C4に接続されている。また、4つの組K1〜K4は、端子T1〜T4を通して4個のパルス電源41a〜41dに接続されている。そして、各抵抗体R1〜R2560は、その64個づつが1つの集積回路IC1〜IC40に接続されている。
【0043】
上記した構成において、トリミング処理を行う場合、各組K1〜K4それぞれから1番目の抵抗体が1つづつ選択される。このとき、選択された抵抗体を制御する集積回路に制御信号(DIやSTB1〜4)が加えられ、選択された4ドットの抵抗体に対して電圧パルスが同時に印加される。
【0044】
ここで、トリミング処理のタイミングについて図7で説明する。
【0045】
Pは、トリミングに使用される電圧パルスで、電圧パルスPが印加された抵抗体はある期間T1(100ms)冷却される。その後、期間T2(20ms)において、4ドットの抵抗体の抵抗値が1つづつ順に抵抗測定装置45で測定される。さらに期間T3(4ms)において演算が行われる。このようにして電圧パルスの印加や抵抗値の測定が行われる。
【0046】
そして、1番目に選択された抵抗体のトリミングが終了すると、各組K1〜K4から2番目の抵抗体が1つづつ選択され同様の手順でトリミン処理が行われる。このようにしてすべての抵抗体のトリミングが終了すると、図5(c)に示すように4分割されていたコモン電極基板間がコモンワイヤーW3で接続され、電気的に接続される。この方法の場合、4ビットのトリミング処理に必要な時間は124msで、1ビットあたり約31msで、従来の図11の場合の106msに比較して短縮されている。
【0047】
ここで、トリミング方法のフローについて図8で説明する。
【0048】
まず、ドライバ用の集積回路を搭載した後、絶縁性基板上に形成された各抵抗体の抵抗値分布を測定し(ステップ81)、これに基づき一定の目標抵抗値を設定する(ステップ82)。そして、抵抗体の組分けが行われる(ステップ83)。その後、各組から1つづつ選択された4ドットそれぞれに印加する電圧パルスの電圧値を設定し(ステップ84)、同時に印加する(ステップ85)。例えば、第1のパルス電源で1組K1の1ドット、第2のパルス電源で2組K2の641ドット、第3のパルス電源で3組K3の1281ドット、第4のパルス電源で4組K4の1921ドットに対して同時にパルスを印加する。
【0049】
そして、パルスが印加された4個の抵抗体の抵抗値を測定する(ステップ86)。このとき、1ドット、641ドット、1281ドット、1921ドットの順に抵抗値が測定される。そして、4個の抵抗体の抵抗値が目標抵抗値に入ったかどうか判定される(ステップ87)。目標抵抗値に入っている場合、各グループから1つづつ2番目の4ドットの抵抗体が選ばれる(ステップ88)。
【0050】
そして、最初の集積回路の64個の抵抗体について、上記処理が終了したかどうか判定される(ステップ89)。終了していると判定されると、その集積回路が最終のものであるか否か判定される(ステップ90)。このとき最終のものと判定されると終了する。
【0051】
なお、ステップ87で、4個の抵抗体の抵抗値が目標抵抗値に入っていない場合は、ステップ84に戻りステップ84〜ステップ86が繰り返される。また、ステップ89で、64個の抵抗体が終了していない場合は、ステップ84に戻りステップ84〜ステップ88が繰り返される。また、ステップ90で、最終の集積回路と判定されない場合は、次の集積回路が選択され(ステップ91)、ステップ84に戻り、次の集積回路についてステップ84〜ステップ90が繰り返される。
【0052】
ここで、この発明で抵抗値を均一化した結果の一例を図9で説明する。
【0053】
図9の横軸は抵抗体の配列方向で配列順序に対応したビット番号で示してある。また、縦軸は抵抗値(Ω)である。特性aがトリミング前の抵抗値、特性bがトリミング後の抵抗値である。この図から抵抗値が均一化されている状態が分かる。
【0054】
【発明の効果】
本発明によれば、生産性がよいサーマルヘッドのトリミング方法を実現できる。
【図面の簡単な説明】
【図1】本発明の実施形態を示す回路構成図である。
【図2】本発明の実施形態を説明する図である。
【図3】本発明の実施形態を説明するフロー図である。
【図4】本発明の他の実施形態を示す回路構成図である。
【図5】本発明の他の実施形態を説明する概略構造図である。
【図6】本発明の他の実施形態を説明する回路構成図である。
【図7】本発明の他の実施形態を説明する図である。
【図8】本発明の他の実施形態を説明するフロー図である。
【図9】本発明の他の実施形態を説明する特性図である。
【図10】従来技術を説明する特性図である。
【図11】従来技術を説明する図である。
【符号の説明】
11…パルス発生装置
12…切換装置
13…サーマルヘッド
14…制御装置
15…抵抗測定装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thermal head trimming method in which a predetermined voltage pulse is applied to a plurality of resistors constituting a thermal head and the resistance value of each resistor is made uniform.
[0002]
[Prior art]
For example, a thin film thermal head used in an output device of a printer has a plurality of thin film resistors formed on an insulating substrate. A current is passed through the plurality of resistors to generate heat, and thermal printing is performed on the output paper. In the thin film thermal head having such a configuration, if the resistance value of each resistor varies, the heat generation temperature of each resistor is not uniform, which causes uneven density during thermal printing. In order to prevent such density unevenness, a so-called trimming process for equalizing the resistance value of each resistor is performed at the time of manufacture.
[0003]
When the resistance value is made uniform, a constant target resistance value is set for each resistor formed on the insulating substrate. Then, a predetermined voltage pulse is applied to a resistor higher than the set target resistance value to bring the resistance value of each resistor close to the target value.
[0004]
Here, an example of a pattern in which the resistance values of a plurality of resistors formed on the insulating substrate vary and an example of a pattern in which the resistance values are made uniform by trimming will be described with reference to FIG. The horizontal axis in FIG. 10 indicates the bit numbers corresponding to the arrangement order in the arrangement direction of the resistors. The vertical axis represents the resistance value (Ω). Characteristic a is a resistance value before trimming, and characteristic b is a resistance value after trimming. In this case, the voltage pulse width to be applied is 5 ms, and the cooling time of the resistor before measuring the resistance value is 80 ms.
[0005]
Next, a conventional thermal head trimming method will be described with reference to FIG.
[0006]
P1 is a predetermined voltage pulse (
[0007]
Such application of voltage pulses, measurement of resistance values, and the like are sequentially performed on each resistor, and the resistance values are made uniform. In addition, when the cooling time of the resistor after applying the voltage pulse is 80 ms, the cooling time is set to 100 ms in FIG. 11 because the cooling is insufficient and a correct resistance value cannot be measured. In this case, 106 ms is required until the calculation after applying the voltage pulse.
[0008]
[Problems to be solved by the invention]
In a conventional thermal head trimming method, a series of processes such as application of a voltage pulse, cooling of a resistor, measurement of a resistance value, and calculation are sequentially performed on each resistor. At this time, when the resistance value does not fall to the target resistance value, the application of the voltage pulse and the measurement of the resistance value are repeated to enter the target resistance value. The thermal head is usually composed of several hundred to several thousand resistors, although it differs depending on the size and resistor density. In such a case, a long time may be required for cooling the resistor, and the productivity of the trimming process is deteriorated.
[0009]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described drawbacks and to provide a thermal head trimming method with good productivity.
[0010]
[Means for Solving the Problems]
In the thermal head trimming method of the present invention, a plurality of resistors formed on an insulating substrate are provided between a predetermined first resistor and another resistor between the first resistor. A first step of applying a voltage pulse to the predetermined first resistor from the plurality of resistors, and the first resistor to which the voltage pulse is applied. A second step of measuring the resistance value, and a third step of applying a voltage pulse to a predetermined second resistor among the plurality of resistors between the first step and the second step; The resistance values of the first resistor and the second resistor become target values by the fourth step of measuring the resistance value of the second resistor to which the voltage pulse is applied after the second step. after trimmed to the first trimming the first resistor and the second resistor Resistance of repeating the steps to fourth step said other resistor is sequentially trimmed to the target value.
[0011]
Further, there are a plurality of predetermined first resistors and a plurality of predetermined second resistors.
[0013]
According to the configuration described above, the voltage pulse is applied to the other second resistor using the time during which the first resistor to which the voltage pulse is applied is cooled. Therefore, the time required for trimming can be shortened compared to the conventional method in which voltage pulses are applied, resistor cooling, resistance measurement, and calculation are performed sequentially for each resistor. A good thermal head trimming method can be realized.
[0014]
At this time, if a plurality of first resistors and second resistors to which a voltage pulse is applied are provided, the plurality of resistors can be trimmed in parallel, and the time required for trimming can be further shortened.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
A first embodiment of the present invention will be described with reference to FIG.
[0017]
[0018]
The voltage pulse generated by the
One integrated circuit is composed of 64 bits at 5.46 dots / mm, for example. For example, seven integrated circuits having such a structure are used, and the total number of dots of the thin film thermal head is 448. In FIG. 1, only 64-
[0019]
The
[0020]
In the configuration described above, the
[0021]
Further, when measuring the resistance value of the resistor to which the voltage pulse is applied, a voltage is applied to the resistor from the resistance value measuring power source 11i. Then, data necessary for measuring the resistance value is sent from the
[0022]
Note that when a voltage pulse is applied, the temperature of the resistor to which the voltage pulse is applied rises. At this time, the temperature of the adjacent resistor also rises. Therefore, the resistor to which the voltage pulse is applied is, for example, 8 intervals so that the influence of the temperature rise of the resistor to which the voltage pulse is applied is minimized.
[0023]
For example, the first voltage pulse is applied to each resistor of 1, 9, 17, 25, 33, 41, 49, and 57 dots, and the second voltage pulse is 5, 13, 21, 29, 37, 45, It is applied to each resistor of 53 and 61 dots.
[0024]
Next, the timing for trimming will be described with reference to FIG.
[0025]
Pa is a voltage pulse (
[0026]
On the other hand, in a period T1a in which the first group of resistors is cooled, a voltage pulse Pb (
[0027]
The above-described processing, that is, processing such as voltage pulse application and resistance value measurement is repeated until the resistance values of the resistors in the first group and the second group reach the target values.
[0028]
When the trimming of the resistors of the first group and the second group is finished, a total of 16 resistors, 8 in total, are selected as the next third and fourth groups, and the resistors for the first and second groups are selected. The same processing is performed. Such processing is repeated in order, and the resistance values of all the resistors are made uniform.
[0029]
In this case, the time required for the 16-bit trimming process is 302 ms, which is about 19 ms per bit, which is shorter than the conventional 106 ms in FIG.
[0030]
Here, the flow of the trimming method of the present invention will be described with reference to FIG. First, the resistance values of all the resistors formed on the insulating substrate are measured (step 31), and a constant target resistance value is set based on the measured resistance values (step 32). Then, the first integrated circuit is selected, and among the 64 resistors controlled by this integrated circuit, eight resistors of the first group, for example, 1, 9, 17, 25, 33, 41, 49 , 57 are selected (step 33). At this time, the resistance value of each selected dot is read from the memory, and the voltage value of the voltage pulse corresponding to each resistance value is set (step 34). Then, eight voltage pulses Pa are applied to each resistor (step 35).
[0031]
Next, the second group of eight resistors in the first integrated circuit, for example, the resistors of each dot of 5, 13, 21, 29, 37, 45, 53, 61 are selected (step 36), and The voltage value of the voltage pulse Pb to be applied to each resistor is set (step 37) and applied (step 38). Also in this case, the resistance value of each selected dot is read from the memory, and a voltage pulse having a value corresponding to each resistance value is set.
[0032]
Thereafter, the resistance value of each resistor in the first group is measured in order (step 39). Subsequently, the resistance value of each resistor in the second group is measured in order (step 40). Then, it is determined whether or not the 16 resistors of the first group and the second group are within the target resistance value (step 41). If it is determined that the target resistance value is entered, the next 16 resistors selected as the third group and the fourth group are changed (step 42). At this time, it is determined whether or not the above-described processing is completed for the 64 resistors controlled by the first integrated circuit (step 43). When it is determined that the process is finished, it is determined whether or not the finished integrated circuit is the final one (step 44). When it is determined that the process is final, the process is ended.
[0033]
If the resistance values of 16 groups of two groups, for example, the first group, the second group, or the third group, the fourth group, etc. are not within the target resistance value in
[0034]
If the trimming of the 64 resistors controlled by one integrated circuit is not completed in
[0035]
If it is not determined in
[0036]
Here, another embodiment of the present invention will be described with reference to FIG.
[0037]
41 is a pulse generator. The
The voltage pulse generated by the
[0038]
Here, the structure of the thin film thermal head will be described with reference to FIG.
[0039]
[0040]
The
[0041]
As shown in FIG. 5B, the
[0042]
Here, a configuration in which the
[0043]
In the above configuration, when the trimming process is performed, the first resistor is selected one by one from each of the sets K1 to K4. At this time, a control signal (DI or STB1 to 4) is applied to the integrated circuit that controls the selected resistor, and voltage pulses are simultaneously applied to the selected 4-dot resistor.
[0044]
Here, the timing of the trimming process will be described with reference to FIG.
[0045]
P is a voltage pulse used for trimming, and the resistor to which the voltage pulse P is applied is cooled for a certain period T1 (100 ms). Thereafter, in the period T2 (20 ms), the resistance value of the 4-dot resistor is measured by the
[0046]
When the trimming of the first selected resistor is completed, the second resistor is selected one by one from each of the sets K1 to K4, and the trimin process is performed in the same procedure. When the trimming of all the resistors is completed in this way, the common electrode substrates that have been divided into four as shown in FIG. 5C are connected by the common wire W3 and are electrically connected. In this method, the time required for the 4-bit trimming process is 124 ms, which is about 31 ms per bit, which is shorter than the conventional 106 ms in FIG.
[0047]
Here, the flow of the trimming method will be described with reference to FIG.
[0048]
First, after mounting an integrated circuit for a driver, the resistance value distribution of each resistor formed on the insulating substrate is measured (step 81), and a constant target resistance value is set based on this (step 82). . Then, the resistors are grouped (step 83). Thereafter, the voltage value of the voltage pulse applied to each of the four dots selected one by one from each set is set (step 84) and applied simultaneously (step 85). For example, 1 set of K1 for the first pulse power supply, 641 dots of 2 sets of K2 for the 2nd pulse power supply, 1281 dots of 3 sets of K3 for the 3rd pulse power supply, 4 sets of K4 for the 4th pulse power supply A pulse is simultaneously applied to 1921 dots.
[0049]
Then, the resistance values of the four resistors to which the pulse is applied are measured (step 86). At this time, the resistance values are measured in the order of 1 dot, 641 dots, 1281 dots, and 1921 dots. Then, it is determined whether or not the resistance values of the four resistors have entered the target resistance value (step 87). If it is within the target resistance value, a second 4-dot resistor is selected from each group, one by one (step 88).
[0050]
Then, it is determined whether or not the above processing has been completed for the 64 resistors of the first integrated circuit (step 89). If it is determined that the integrated circuit is completed, it is determined whether or not the integrated circuit is the final one (step 90). At this time, if it is determined to be the final one, the process ends.
[0051]
In
[0052]
Here, an example of the result of equalizing the resistance value according to the present invention will be described with reference to FIG.
[0053]
The horizontal axis in FIG. 9 indicates the bit numbers corresponding to the arrangement order in the arrangement direction of the resistors. The vertical axis represents the resistance value (Ω). Characteristic a is a resistance value before trimming, and characteristic b is a resistance value after trimming. From this figure, it can be seen that the resistance values are uniform.
[0054]
【The invention's effect】
According to the present invention, it is possible to realize a thermal head trimming method with high productivity.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
FIG. 2 is a diagram illustrating an embodiment of the present invention.
FIG. 3 is a flowchart illustrating an embodiment of the present invention.
FIG. 4 is a circuit configuration diagram showing another embodiment of the present invention.
FIG. 5 is a schematic structural diagram illustrating another embodiment of the present invention.
FIG. 6 is a circuit configuration diagram illustrating another embodiment of the present invention.
FIG. 7 is a diagram for explaining another embodiment of the present invention.
FIG. 8 is a flowchart for explaining another embodiment of the present invention.
FIG. 9 is a characteristic diagram illustrating another embodiment of the present invention.
FIG. 10 is a characteristic diagram for explaining a conventional technique.
FIG. 11 is a diagram illustrating a conventional technique.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28837995A JP3961038B2 (en) | 1995-11-07 | 1995-11-07 | Thermal head trimming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28837995A JP3961038B2 (en) | 1995-11-07 | 1995-11-07 | Thermal head trimming method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09123507A JPH09123507A (en) | 1997-05-13 |
JP3961038B2 true JP3961038B2 (en) | 2007-08-15 |
Family
ID=17729445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28837995A Expired - Lifetime JP3961038B2 (en) | 1995-11-07 | 1995-11-07 | Thermal head trimming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3961038B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10260852B4 (en) * | 2002-12-23 | 2011-05-05 | Robert Bosch Gmbh | Method for adjusting the electrical resistance of a resistance track |
-
1995
- 1995-11-07 JP JP28837995A patent/JP3961038B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09123507A (en) | 1997-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5481287A (en) | Liquid jet recording head having a plurality of heating elements and liquid jet recording apparatus having the same | |
JP3961038B2 (en) | Thermal head trimming method | |
JPS62122102A (en) | Heat sensitive recording head and manufacture of the same | |
US5160941A (en) | Method for driving thermal print head to maintain more constant print density | |
JP2831854B2 (en) | Resistor trimming method for thin film thermal head | |
JP2990323B2 (en) | Thermal head trimming method and trimming device | |
JP2929649B2 (en) | Thermal head and method of manufacturing the same | |
JP2947948B2 (en) | Resistor trimming method for thin film thermal head | |
JP3106533B2 (en) | Thermal head device | |
JPH08300708A (en) | Method for controlling driving of thermal head | |
JPH0383661A (en) | Thermal head | |
JPS62283602A (en) | Method of trimming thick film resistance array | |
JPH0542700A (en) | Thermal printing head improved in printing density difference | |
JP2830325B2 (en) | Manufacturing method of thermal head | |
JPS63191656A (en) | Trimming for resistance value of thermal head heating resistor | |
JPH04255364A (en) | Thermal transfer recording apparatus | |
JPS60192663A (en) | Thermal head | |
JPS6192867A (en) | Power source apparatus of thermal printer | |
JPH06127009A (en) | Thermal head printing density controller | |
JP2002248802A (en) | Drive control method for thermal head | |
JPH11188908A (en) | Thermal recorder | |
JPS58193173A (en) | Gradation corrector for thermosensitive recording | |
JPH04168058A (en) | Ic driver for thermal head | |
JPS6248573A (en) | Thick film type thermal recording head | |
JPH08127145A (en) | Trimming of membrane thermal printing head |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050315 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |