JP3960043B2

JP3960043B2 - Driving method and driving circuit for liquid crystal display device

Info

Publication number: JP3960043B2
Application number: JP2001398622A
Authority: JP
Inventors: 聡中沢; 智弘高野; 眞誠一色
Original assignee: Asahi Glass Co Ltd
Current assignee: AGC Inc
Priority date: 2001-12-27
Filing date: 2001-12-27
Publication date: 2007-08-15
Anticipated expiration: 2021-12-27
Also published as: JP2003195833A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の行電極と複数の列電極とを有する単純マトリックス液晶表示装置における駆動回路の回路規模を大きくすることなくディスプレイオフを実現できる駆動方法および駆動回路に関する。
【０００２】
【従来の技術】
複数の行電極と複数の列電極とを有する単純マトリックス液晶表示装置の駆動方法として、行電極を１つずつ選択する線順次駆動法がある。線順次駆動法には、電圧の基準レベルを変化させないＡＰＴ（Alto Pleshko Technique）や一定周期で電圧の基準レベルを変化させるＩＡＰＴ（Improved APT）などがある。また、単純マトリックス液晶表示装置の駆動方法として、複数の行電極を同時に選択する複数ライン同時選択駆動法（マルチラインアドレッシング法：ＭＬＡ法）と呼ばれる駆動法がある。
【０００３】
液晶表示装置は、マンマシンインタフェース用の表示デバイスとして広く利用されている。例えば、軽量薄型の特徴を活かして、ＰＤＡ（携帯情報端末）や携帯電話などに広く利用されている。そのような用途において、デューティの異なる表示状態に切り替えるときの移行期間、電源を落とす直前の保護、消費電力の節減などのために、電源回路を動作状態にしたままで液晶素子に対する印加電圧を０Ｖにして全画面を非表示状態とする非表示期間を設定することが求められる。
【０００４】
例えば、１／１６０デューティで全画面表示を行っているときに、１／６４デューティでの部分画面表示に切り替える場合を考える。全画面表示から部分画面表示に切り替える場合には、駆動電圧値を変えなければならない。ところが、駆動電圧を発生する電源回路は、駆動電圧値を切り替えるように指令を受けて切替処理を開始しても、直ちに出力電圧値を切り替えることはできない。つまり、電源回路の出力電圧値は徐々に変化する。その結果、全画面表示から部分画面表示に切り替えた直後では、全画面表示に適した駆動電圧によって部分画面表示が行われ、その後、徐々に駆動電圧が部分画面表示に適した値に変化する。すると、表示を切り替えた直後では、液晶素子に印加される実効電圧が急激に高くなって、一旦表示が白くなり、その後、徐々に適当な明るさでの表示に戻る。同様に、部分画面表示から全画面表示に切り替える場合には、表示を切り替えた直後では、部分画面表示に適した駆動電圧によって全画面表示が行われ、その後、徐々に駆動電圧が全画面表示に適した値に変化する。その結果、表示を切り替えた直後では、液晶素子に印加される実効電圧が急激に低くなって、一旦表示が暗くなり、その後、徐々に適当な明るさでの表示に戻る。
【０００５】
よって、表示切替を行う際に使用者は表示に対して違和感を感じる。そのような問題を回避するために、全画面表示から部分画面表示に切り替える際、および部分画面表示から全画面表示に切り替える際に、電源回路を動作状態にしたままで表示をオフ状態にする非表示期間を挿入する。非表示期間では、行電極と列電極とに同じ値の電圧を印加して電位差を０Ｖにする。すなわち、液晶素子に印加される電圧を０Ｖにする。そして、非表示期間が開始したら電源回路に対して出力電圧の値を表示切替後の電圧値にするように指示を与え、電源回路の出力電圧の値が切替後の値に安定した後に、非表示期間を終了して、画面切替後の部分画面表示または全画面表示を開始する。
【０００６】
表示切り替えに際して非表示期間を設けることによって、一旦表示が白くなったり暗くなったりする異常表示を、視認者に見せないようにすることができる。
【０００７】
【発明が解決しようとする課題】
ところが、図１３の電圧印加シーケンス図に示すように駆動法としてＩＡＰＴを用いている場合には容易に行電極と列電極との電位差を０Ｖにすることができる。しかし、ＡＰＴや同時選択ライン数が奇数のＭＬＡ法を用いている場合には、行電極と列電極との電位差を０Ｖにすることは容易ではない。図１３に示すように、ＩＡＰＴでは、通常表示期間（表示データにもとづく表示が行われる表示期間）において、行電極を駆動するための駆動電圧値と列電極を駆動する駆動電圧値との中に共通の値（Ｖ_０およびＶ_５）がある。
【０００８】
従って、非表示期間では、共通の値（例えばＶ_０）の駆動電圧を行電極と列電極とに印加するだけで、行電極と列電極との電位差を０Ｖにすることができる。なお、図１３において、（ＣＯＭ）は行電極を駆動するための駆動電圧を示し、（ＳＥＧ）は列電極を駆動するための駆動電圧を示し、（ＳＥＧ，ＣＯＭ）は列電極と行電極の双方に印加されうる駆動電圧を示す。また、太い実線は列電極に印加される駆動電圧を示し、破線は行電極に印加される駆動電圧を示す。
【０００９】
しかし、駆動法としてＡＰＴを用いている場合には、通常表示期間において行電極を駆動するための駆動電圧値と列電極を駆動する駆動電圧値との中に共通の値がない。そこで、通常表示期間では必要とされない値の駆動電圧を、非表示期間において行電極または列電極に印加することができるように駆動回路を変更しなければならない。例えば、図１４のＡＰＴの電圧印加シーケンス図に示すように、通常表示期間では列電極の駆動のためにのみ用いられるＶ_１を行電極にも印加できるように駆動回路を構成して、共通の値の駆動電圧を行電極と列電極とに印加できるようにする。
【００１０】
駆動法としてＡＰＴを用いている場合には、通常表示期間において、行電極に印加される駆動電圧はＶ_０，Ｖ_２およびＶ_４であり、列電極に印加される電圧はＶ_１およびＶ_３である。しかし、非表示期間において行電極を駆動するための駆動電圧値と列電極を駆動する駆動電圧値とを同じにするために、図１４に示すように行電極にも電圧Ｖ_１が印加可能になるように駆動回路を構成しなければならない。
【００１１】
図１４に示す従来例では、行電極にもＶ_１が印加可能になるように駆動回路が構成され、非表示期間において行電極と列電極とにＶ_１が印加されるが、列電極にもＶ_２が印加可能になるように駆動回路が構成され、非表示期間では、行電極と列電極とにＶ_２が印加されるように構成されることもある。
【００１２】
また、同時選択ライン数が奇数のＭＬＡ法を用いている場合にも、ＡＰＴを用いている場合と同様に、通常表示期間において行電極を駆動するための駆動電圧値と列電極を駆動する駆動電圧値との中に共通の値がない。従って、同時選択ライン数が奇数のＭＬＡ法を用いている場合にも、通常表示期間では必要とされない値の駆動電圧を、非表示期間において行電極に印加することができるように駆動回路を変更しなければならない。
【００１３】
通常、列電極の駆動のために用いられるＶ_１は接地電位となっているので、非表示期間において、行電極の駆動のために用いられるＶ_２を強制的に接地電位にすることによっても、共通の値の駆動電圧を行電極と列電極とに印加できる。すなわち、非表示期間では、全ての行電極にＶ_２を印加するとともに列電極にＶ_１を印加し、かつ、Ｖ_２を強制的に接地電位にする。
【００１４】
しかし、Ｖ_２を強制的に接地電位にするように構成する場合には、非表示期間が終了するときに、Ｖ_２を元のレベルに戻す必要がある。すると、レベルを元に戻すときに、電源が不安定になったり電圧波形が不安定になったりするので、ちらつく表示が現れたりする。また、そのような不安定な期間で表示がなされないように、Ｖ_２が元のレベルに安定してから通常表示期間を再開するように駆動回路を構成することもある。しかし、そのような構成では、比較的大きな値の直流電圧が液晶素子に印加され続けるので、液晶素子を劣化させるという問題がある。さらに、電源回路のＶ_１の出力とＶ_２の出力との間にオフセットがあると、非表示期間において液晶素子に直流電圧が印加されることになり、やはり、液晶素子を劣化させる。
【００１５】
また、本来行電極または列電極の駆動のためにのみ用いられる駆動電圧を、行電極および列電極のいずれにも印加できるように駆動回路を構成する場合には、行電極を駆動する駆動電圧のレベル数または列電極を駆動する駆動電圧のレベル数が増える。すると、行電極を駆動するための行ドライバまたは列電極を駆動するための列ドライバにおいて、複数の駆動電圧から１つの駆動電圧を選択するスイッチの規模が大きくなる。その結果、駆動回路の回路規模が大きくなり、駆動回路のコストが増大する。
【００１６】
そこで、本発明は、行電極を駆動するための駆動電圧値と列電極を駆動する駆動電圧値との中に共通の値がない場合でも、駆動電圧のレベルを変更したり駆動電圧のレベル数を増加させることなく非表示を実現できる液晶表示装置の駆動方法および駆動回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の態様１は、複数の行電極と複数の列電極とを備え、行電極と列電極との間に液晶層を配置し、行電極に印加する選択電圧と非選択電圧とを設け、列電極に印加する表示用の駆動電圧を複数設け、表示期間中は選択行に選択電圧を印加し、非選択行に非選択電圧を印加するとともに、表示データにもとづいて駆動電圧を選択して列電極に印加する液晶表示装置の駆動方法において、表示期間以外に、実質的に表示を行わない非表示期間を設け、駆動電圧から二つの駆動電圧を選択し、非表示期間中に列電極に印加する正側非表示駆動電圧および負側非表示駆動電圧として用い、非選択電圧と正側非表示駆動電圧および負側非表示駆動電圧との電位関係を、非選択電圧が正側非表示駆動電圧と負側非表示駆動電圧との中間電圧の付近に位置するように設定し、かつ、正側非表示駆動電圧と負側非表示駆動電圧との間に他の駆動電圧が存在しないように設定し、非表示期間中では非選択電圧を全ての行電極に印加するとともに、正側非表示駆動電圧と負側非表示駆動電圧を全ての列電極に交互に印加して液晶層の交流駆動を行うことを特徴とする駆動方法を提供する。
【００１８】
態様２は、態様１において、表示期間中に、列電極に印加する表示用の駆動電圧の極性反転周期をＴ_１とし、非表示期間中に、列電極に印加する非表示用の駆動電圧の極性反転周期をＴ_２とすると、Ｔ_２≧Ｔ_１であることを特徴とする駆動方法を提供する。非表示期間では表示が見えないので、極性反転周期を長くしてもよく、極性反転周期を長くすることによって消費電力を低減できる。
【００１９】
態様３は、態様１において、非表示期間中に、列電極に印加する非表示用の駆動電圧の極性反転周期が２フレーム期間であることを特徴とする駆動方法を提供する。
【００２０】
態様４は、態様１ないし３において、表示期間に、行電極を奇数本同時に選択することを特徴とする駆動方法を提供する。
【００２１】
態様５は、正側非表示駆動電圧と負側非表示駆動電圧の中間電圧と、非選択電圧との差が５０ｍＶ以内であることを特徴とする駆動方法を提供する。
【００２２】
態様６は、駆動電圧が二つであることを特徴とする駆動方法を提供する。
【００２３】
態様７は、複数の行電極と複数の列電極とが備えられ、行電極と列電極との間に液晶層が配置され、液晶駆動電圧発生部によって、行電極に印加される選択電圧と非選択電圧とが発生され、列電極に印加される表示用の駆動電圧が複数発生され、表示期間中では行電極駆動部によって選択行に選択電圧が印加され、非選択行に非選択電圧が印加されるとともに、表示データにもとづいて複数の駆動電圧から選択された駆動電圧が列電極駆動部によって列電極に印加される液晶表示装置の駆動回路において、表示期間以外に、実質的に表示を行わない非表示期間が設けられ、複数の駆動電圧から二つの駆動電圧が選択され、非表示期間中に列電極に印加される正側非表示駆動電圧および負側非表示駆動電圧として用いられ、非選択電圧と正側非表示駆動電圧および負側非表示駆動電圧との電位関係が、非選択電圧が正側非表示駆動電圧と負側非表示駆動電圧との中間電圧の付近に位置するように設定され、かつ、正側非表示駆動電圧と負側非表示駆動電圧との間に、他の駆動電圧が存在しないように設定され、非表示期間中では、非選択電圧が全ての行電極に印加されるとともに、正側非表示駆動電圧と負側非表示駆動電圧が全ての列電極に交互に印加されて液晶層の交流駆動が行なわれ、非表示期間の動作を起動させる制御部がさらに設けられたことを特徴とする駆動回路を提供する。
【００２４】
態様８は、態様７において、表示期間に、行電極駆動部によって、行電極が奇数本同時に選択されるように構成されたことを特徴とする駆動回路を提供する。
【００２５】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１の駆動回路を液晶パネル１とともに示すブロック図である。図１に示す構成において、液晶パネル１は、複数の行電極と複数の列電極との間にＳＴＮ液晶が備えられたものである。そして、行電極は、行ドライバ２によってＡＰＴで駆動される。また、列電極には、列ドライバ３によって表示データに応じた電圧が印加される。
【００２６】
ＭＰＵインタフェース部４１は、駆動回路外のＭＰＵからのコマンドおよびデータを振り分ける回路である。コマンドデコーダ４２は、ＭＰＵインタフェース部４１を介してＭＰＵから受信したコマンドをデコードしデコード結果をタイミング発生回路４３に出力する回路である。タイミング発生回路４３は、駆動のタイミングを示す信号および駆動電圧比やコントラスト電圧値といった設定信号を発生する回路である。発振回路４４は、駆動のタイミングを規定するクロック信号を発生してタイミング発生回路４３やその他の回路に供給する回路である。
【００２７】
表示データＲＡＭ４５は、ＭＰＵインタフェース部４１を介してＭＰＵから受信した表示データを一時格納するための記憶回路である。アドレスコントロール回路４６は、表示データＲＡＭ４５の書込アドレスおよび読み出しアドレスを管理する回路である。
【００２８】
電源回路５は、複数の電圧レベルの液晶駆動用電圧（駆動電圧）を発生して行ドライバ２および列ドライバ３に供給する回路である。
【００２９】
タイミング発生回路４３は、行ドライバ２および列ドライバ３に対して、少なくとも、１フレームの開始を示すＦＬＭ（ファーストラインマーカ）、駆動行（選択行）の切替を示すＬＰ（ラッチパルス）、交流駆動を行う際の交流化を指示するＭ（出力反転信号）および非表示指示信号である／ＤＯＦＦ（ディスプレイオフ信号）を出力する。また、アドレスコントロール回路４６に、ＦＬＭやＬＰを出力する。行ドライバ２は、ＦＬＭが入力されると、それに続いて入力されるＬＰに応じて駆動行を切り替える。列ドライバ３は、ＬＰが入力されると、表示データメモリＲＡＭ４５からの表示データを取り込むとともに、取り込んでいる表示データに応じた電圧を列電極に印加する。
【００３０】
なお、行電極駆動部としての行ドライバ２に、非選択電圧を全ての行電極に印加させ、列電極駆動部としての列ドライバ３に、非選択電圧に最も近く非選択電圧に対する電圧絶対値が等しく非選択電圧に対して正側および負側の２種類の駆動電圧を交互に列電極に印加させて非表示期間を設定する制御部は、図１に示す構成では、タイミング発生回路４３で実現されている。
【００３１】
図２は、液晶駆動電圧発生部としての電源回路５の一例を示すブロック図である。図２に示す電源回路５において、昇圧型のＤＣ−ＤＣコンバータ５１は、外部からの動作電圧としての電源電圧Ｖ_ｄｄを昇圧して電圧Ｖ_ｏｕｔおよびＶ_４ｉｎを生成する。さらに、電源回路５は、抵抗４０１〜４０４によって、電圧Ｖ_４ｉｎと接地電位ＧＮＤから電圧Ｖ_０〜Ｖ_４を発生して行ドライバ２および列ドライバ３に供給する。電源回路５において、電圧Ｖ_０〜Ｖ_４出力は、ボルテージフォロワ接続された演算増幅器３０１〜３０４によって駆動能力が上げられる。
【００３２】
図３の駆動電圧を説明するための説明図に示すように、Ｖ_４は交流駆動の正極性駆動時の選択電圧（行ドライバ２が選択時に出力する駆動電圧）として使用される。Ｖ_３は負極性駆動時のオン駆動電圧（列ドライバ３がオン表示時に出力する駆動電圧）および正極性駆動時のオフ駆動電圧（列ドライバ３がオフ表示時に出力する駆動電圧）として使用される。Ｖ_２は非選択電圧（行ドライバ２が非選択時に出力する駆動電圧）として使用される。Ｖ_１は正極性駆動時のオン駆動電圧および負極性駆動時のオフ駆動電圧として使用される。そして、Ｖ_０は負極性駆動時の選択電圧として使用される。なお、本実施の形態では、上記のＭがローレベルであるときが、正極性駆動時である。
【００３３】
次に、本実施の形態の駆動回路の非表示期間の設定に関わる動作を、図４のタイミング図および図５の駆動回路の動作を示すフローチャートを参照して説明する。ここでは、全画面表示を行っている通常表示期間から部分画面表示を行う通常表示期間に移行する場合を例にする。本実施の形態では、全画面表示とは所定のデューティ比（例えば１／１６０デューティ）で駆動される場合の表示であり、部分画面表示とは全画面表示時のデューティ比よりも小さいデューティ比（例えば１／６４デューティ）で駆動される場合の表示である。
【００３４】
図４において、（ａ）はＭＰＵから出力されるコマンドの出力タイミング例を示す。（ｂ）はタイミング発生回路４３から出力される／ＤＯＦＦを示す。（ｃ）は液晶素子に印加される駆動電圧を示す。（ｃ）に示す全画面表示用電圧レベルとは全画面表示時に液晶素子に印加される駆動電圧のレベルであり、部分画面表示用電圧レベルとは部分画面表示時に液晶素子に印加される駆動電圧のレベルである。（ｄ）は列電極に印加される駆動電圧波形例を示す。（ｅ）は行電極に印加される駆動電圧波形例を示す。（ｆ）は液晶パネル１の表示状態を示す。（ｆ）において全画面表示および部分画面表示は行電極に線順次に選択電圧（選択された行電極に印加される駆動電圧）が印加されている状態であり、全画面表示または部分画面表示の状態にある期間が表示期間（通常表示期間）である。また、非表示とは表示が消去されている状態であり、非表示の状態にある期間が非表示期間である。
【００３５】
図４の（ａ）に示すように、駆動回路の外部のＭＰＵからディスプレイオフを示すコマンドが駆動回路に出力されると（ステップＳ１）、駆動回路において、ＭＰＵインタフェース部４１は、コマンドを入力し、入力したコマンドをコマンドデコーダ４２に引き渡す。コマンドデコーダ４２は、コマンドを解析して、そのコマンドがディスプレイオフを示すコマンドであることを認識すると、タイミング発生回路４３に／ＤＯＦＦを発生するように指示する。タイミング発生回路４３は、指示に応じて行ドライバ２と列ドライバ３とに／ＤＯＦＦを出力する（ステップＳ２）。具体的には、行ドライバ２と列ドライバ３とに至る／ＤＯＦＦの信号線のレベルをローレベルにする。
【００３６】
図４の（ｅ）に示すように、行ドライバ２は、／ＤＯＦＦを受けると、全ての行電極にＶ_２を印加する。また、図４の（ｄ）に示すように、列ドライバ３は、／ＤＯＦＦを受けると、全ての列電極にＶ_１とＶ_３とを一定周期で交互に印加する（ステップＳ３）。なお、Ｖ_１の印加継続時間とＶ_３の印加継続時間とは等しい。
【００３７】
図６は、列ドライバ３における駆動電圧切替部分の構成例を示すブロック図である。図６に示す構成では、列ドライバ３は、クロック信号を計数するカウンタ３１を有する。カウンタ３１は、／ＤＯＦＦが入力されるとカウント可能な状態になり、計数値が、Ｖ_１またはＶ_３の印加継続時間に相当する値になると、計数値を初期化するとともに、切替部３２に対してＶ_１とＶ_３との切替を示す信号を与える。切替部３２は、／ＤＯＦＦが出力されている間では、カウンタ３１の指示に応じてＶ_１とＶ_３とを切り替える。また、／ＤＯＦＦ信号が出力されていない間では、表示データに従ってＶ_１とＶ_３とを切り替える。
【００３８】
また、図４の（ａ）に示すように、ＭＰＵは、ディスプレイオフを示すコマンドを出力した後、部分画面表示に切り替えることを示すコマンドを出力する（ステップＳ４）。駆動回路において、ＭＰＵインタフェース部４１は、コマンドを入力し、入力したコマンドをコマンドデコーダ４２に引き渡す。コマンドデコーダ４２は、コマンドを解析して、そのコマンドが部分画面表示に切り替えることを示すコマンドであることを認識すると、出力する駆動電圧Ｖ_０〜Ｖ_４のレベルを、通常表示用電圧レベルから部分画面表示用電圧レベルに切り替えるように電源回路５に指示する（ステップＳ５）。
【００３９】
タイミング発生回路４３から電源回路５には、シリアル信号とクロック信号とを伝達するための信号線が設けられている。また、電源回路５は、駆動電圧Ｖ_０〜Ｖ_４を生成するボルテージフォロワ接続された演算増幅器３０１〜３０４の電源Ｖ_ｏｕｔを生成するとともに、Ｖ_４ｉｎを生成する電子ボリューム付きの液晶電圧発生回路を内蔵している。ＤＣ−ＤＣコンバータ５１は、タイミング発生回路４３からのシリアル信号が示すデータに応じた値のＶ_４ｉｎを生成する。部分画面表示に切り替える場合には、タイミング発生回路４３は、クロック信号に同期して、部分画面表示に応じた電子ボリュームの値（Ｖ_４ｉｎに対応した値）を示すデータをシリアル信号によって電源回路５に転送する。また、タイミング発生回路４３は、アドレスコントロール回路４６および行ドライバ２に対して、部分画面表示に応じたデューティおよびフレーム周波数を通知する（ステップＳ５）。
【００４０】
ＭＰＵは、ディスプレイオフを示すコマンドを出力した後、数１００ｍｓ後にディスプレイオフの解除を示すコマンドを出力する（ステップＳ７）。通常、２００〜３００ｍｓで、電源回路５の出力電圧は部分画面表示用電圧レベルに安定する（ステップＳ６）。よって、ＭＰＵは、ディスプレイオフを示すコマンドを出力した後、２００〜３００ｍｓ後にディスプレイオフの解除を示すコマンドを出力する。
【００４１】
駆動回路において、ＭＰＵインタフェース部４１は、コマンドを入力し、入力したコマンドをコマンドデコーダ４２に引き渡す。コマンドデコーダ４２は、コマンドを解析して、そのコマンドがディスプレイオフの解除を示すコマンドであることを認識すると、タイミング発生回路４３に／ＤＯＦＦを解除するように指示する。タイミング発生回路４３は、指示に応じて行ドライバ２と列ドライバ３とに対する／ＤＯＦＦの出力を解除する（ステップＳ８）。具体的には、行ドライバ２と列ドライバ３とに至る／ＤＯＦＦの信号線のレベルをハイレベルにする。
【００４２】
／ＤＯＦＦが解除されたことに応じて、行ドライバ２は線順次に選択電圧を行電極に印加する通常表示期間の状態に戻る。行ドライバ２には既に部分画面表示に応じたデューティおよびフレーム周波数が通知されているので、行ドライバ２は、直ちに部分画面表示に応じたデューティおよびフレーム周波数で行電極を駆動できる（ステップＳ９）。また、アドレスコントロール回路４６には既にデューティおよびフレーム周波数が通知されている。従って、アドレスコントロール回路４６は、直ちに部分画面表示に応じたデューティおよびフレーム周波数で、表示データを表示データＲＡＭ４５から列ドライバ３に出力させることができる。
【００４３】
本実施の形態では、非表示期間では、行ドライバ２は、通常表示期間において使用される非選択電圧であるＶ_２を全ての行電極に印加する。また、列ドライバ３は、通常表示期間において使用されるオン駆動電圧とオフ駆動電圧とを一定周期で交互に列電極に印加する。従って、列電極の駆動のためにのみ用いられるＶ_１を行電極にも印加できるように駆動回路を構成したり、行電極の駆動のために用いられるＶ_２を強制的に接地電位にしたりする必要はない。
【００４４】
図７は、非表示期間における液晶素子への駆動電圧を示す電圧印加シーケンス図である。非表示期間において、一定周期で交互に列電極に印加される２種類の駆動電圧Ｖ_１，Ｖ_３の行電極に印加されるＶ_２に対する電位差の絶対値は等しい。すなわち、｜Ｖ_３−Ｖ_２｜＝｜Ｖ_２−Ｖ_１｜である。すなわち、オン駆動電圧およびオフ駆動電圧は、非選択電圧に最も近く、非選択電圧に対する電圧絶対値が等しく非選択電圧に対して正側および負側の駆動電圧である。
【００４５】
本実施の形態では、行電極を駆動するための駆動電圧値と列電極を駆動する駆動電圧値との中に共通の値がない場合でも、駆動電圧のレベルを変更したりレベル数を増加させることなく非表示を実現できる。その結果、列ドライバ３において、複数の駆動電圧から１つの駆動電圧を選択する切替部３２の規模が大きくなることもないし、Ｖ_２の値を変更することによって電源が不安定になったり電圧波形が不安定になったりすることもない。
【００４６】
また、非表示期間では、列電極に対して全面オン表示または全面オフ表示に対応した駆動電圧が印加されるが、行電極には選択電圧は印加されない。よって、例えば、通常の全面オフ表示のときの実効電圧よりも十分低い実効電圧（約１／２）しか液晶素子に印加されない。従って、表示は視認者には見えない。また、列電極に対する印加電圧が一定周期で極性反転することになるので、液晶素子に直流成分が印加されることもない。
【００４７】
非表示期間における極性反転周期（Ｔ_２とする）は、消費電力低減の観点から比較的長い方がよい。通常表示期間ではクロストークやフリッカを低減する等の観点から極性反転周期（Ｔ_１とする）が数〜数１０行の行電極を選択する期間とされるのに対して、非表示期間では表示が見えないので、極性反転周期を長くしてもよい。すなわち、Ｔ_２≧Ｔ_１としてもよい。例えば、非表示期間において、列電極に印加する非表示用の駆動電圧の極性反転周期が２フレーム期間であるようにしてもよい。換言すれば、列電極に印加するオン駆動電圧の印加継続時間およびオフ駆動電圧の印加継続時間は、それぞれ、通常表示期間中に全ての行電極に対して１度ずつ電圧を印加し終わるまでの期間である１フレーム期間に等しくしてもよい。
【００４８】
図８は、非選択電圧と、正側非表示駆動電圧および負側非表示駆動電圧との電位関係を示す説明図である。（Ａ）は本実施の形態における電位関係を示し、（Ｂ）は比較例としてのＩＡＰＴ法による電位関係（図１３参照）を示す。以上に説明したように、本実施の形態では、表示用の駆動電圧から二つの駆動電圧（本実施の形態ではＶ_１，Ｖ_３）を選択し、非表示期間中に列電極に印加する正側非表示駆動電圧（本実施の形態ではＶ_３）および負側非表示駆動電圧（本実施の形態ではＶ_３）として用い、非選択電圧（本実施の形態ではＶ_２）と、正側非表示駆動電圧および負側非表示駆動電圧との電位関係を、非選択電圧が正側非表示駆動電圧と負側非表示駆動電圧との中間電圧の付近に位置するように設定し、かつ、正側非表示駆動電圧と負側非表示駆動電圧との間に他の駆動電圧が存在しないように設定する駆動方法が実現される。また、非表示期間中では非選択電圧を全ての行電極に印加するとともに、正側非表示駆動電圧と負側非表示駆動電圧を全ての列電極に交互に印加して液晶層の交流駆動が行われている。なお、正側非表示駆動電圧と負側非表示駆動電圧の中間電圧は非選択電圧と一致していることが好ましいが、一致していない場合には、正側非表示駆動電圧と負側非表示駆動電圧の中間電圧と、非選択電圧との差は５０ｍＶ以内であることが好ましい。
【００４９】
（比較例）
図９は、通常表示期間では行電極の駆動のためにのみ用いられるＶ_２を、非表示期間において列電極にも印加できるように駆動回路を構成した場合の列ドライバにおける駆動電圧切替部分を示すブロック図である。本来、表示のためには列ドライバは、駆動電圧としてＶ_１とＶ_３とを使用すればよい。よって、２入力から１入力を選択するスイッチが設けられていればよい。しかし、Ｖ_２を列電極にも印加できるようにすると、列ドライバの切替部３３に、３入力から１入力を選択するスイッチを設ける必要がある。
【００５０】
図６に示す本実施の形態の切替部３２と図９に示す比較例としての切替部３３とを比較すると、切替部３２の方がスイッチの規模が小さくなっている。切替部３２または切替部３３は全ての列電極に対応して設けられるので、図９に示すように構成した場合には、駆動回路の規模が非常に大きくなってしまう。
【００５１】
（実施の形態２）
図１０は、本発明の実施の形態２の駆動回路を液晶パネル１とともに示すブロック図である。図１０に示す駆動回路は、図１に示す実施の形態１の駆動回路に対して、タイミング発生回路４３と行ドライバ２との間に直交関数発生回路６が追加され、表示データＲＡＭ４５と列ドライバ３との間にＭＬＡ演算回路７が設けられた構成である。図１０に示す駆動回路は、ＭＬＡ法によって液晶素子を駆動する。ＭＬＡ法は、複数の行電極を一括して選択して駆動する方法である。
【００５２】
同時選択される各行電極に印加される電圧パルス電圧群（選択パルス群）は、Ｌ行Ｋ列の行列で表すことができる。以下、この行列を選択行列（Ａ）という。Ｌは同時選択ライン数である。選択パルス群は、互いに直交するベクトル群として表される。従って、それらのベクトルを要素として含む行列は直交行列となる。
【００５３】
直交行列における各行は液晶表示装置の各行電極に対応する。例えば、選択ライン中の第１番目のラインに対して、選択行列（Ａ）の第１行目の要素が適用される。すなわち１列目の要素、２列目の要素の順に選択パルスが、第１番目の行電極に印加される。
【００５４】
図１１は、同時選択ライン数が３である場合に選択行列（Ａ）として使用しうる４行４列の直交行列の一例を示す説明図である。同時選択ライン数が３である場合には、選択行列（Ａ）として、例えば４行４列の直交行列のうちの３行４列の部分を使用する。図１１に示す直交行列において、「１」は正の選択パルス、「−１」は負の選択パルスを意味する。列電極に印加されるべき電圧は、表示データ（例えば、オン表示「−１」，オフ表示「１」とする。）とそれに対応する行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応する。従って、列電極に印加されるべき電圧の種類は、「−３」，「−１」，「１」，「３」の４種類である。このように、ＭＬＡ法では、列電極に印加される駆動電圧のレベル数（種類）は、同時選択ライン数＋１になる。
【００５５】
通常表示期間において、直交関数発生回路６は、直交行列を保持し、選択期間毎に出力されるタイミングコントロール回路４３からの指示信号に応じて、直交行列の要素を行ドライバ２およびＭＬＡ演算回路７に出力する。ＭＬＡ演算回路７は、表示データＲＡＭ４５から出力される表示データと直交関数発生回路６から出力される直交行列の要素との積和演算を行って列電極に印加される列電圧パターンを生成する。そして、列電圧パターンを列ドライバ３に出力する。列ドライバ３は、列電圧パターンに応じた駆動電圧を列電極に印加する。
【００５６】
ＭＬＡ法には、駆動電圧のレベル数を低減するために、同時選択されるラインの一部を実際に表示させない仮想行とする方法がある。図１２は、４行４列のアダマール行列を用い、４行目を仮想行とした場合のＭＬＡ法を示す説明図である。図１２において、（ａ）は選択行列および表示データの例、（ｂ）は画像表示パターンおよび駆動電圧パターンの例を示す。列電極ｉ，ｊにおいて行電極Ｌ＝１，Ｌ＝２，Ｌ＝３で表示される表示データとそれに対応する仮想行データとを図１２（ａ）に示すようにすると、列表示パターンは、図１２（ｂ）に示すようなベクトル（ｄ）で表される。
【００５７】
列電極ｉ，ｊに順次印加されるべき駆動電圧パターンは、列表示パターンとそれに対応する行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応するので、列電極ｉ，ｊに順次印加されるべき電圧パターンは、図１２（ｂ）に示す「−２」と「２」との２種の値を要素とするベクトル（ｖ）のようになる。つまり、同時選択ライン数を３として１行の仮想行を設けた場合には、列電極に印加される駆動電圧のレベル数を２に削減することができる。
【００５８】
従って、図３に示す実施の形態１のＡＰＴの場合と同様に、駆動電圧を設定することができる。すなわち、Ｖ_２を非選択電圧とし、「−２」に対応するＶ_１と「２」に対応するＶ_３とをオン駆動電圧またはオフ駆動電圧とすることができる。なお、このような駆動法でも、オン時に液晶素子に印加される実効電圧とオフ時に液晶素子に印加される実効電圧は、それぞれ一定である。
【００５９】
よって、同時選択ライン数が３で１行の仮想行を設けたＭＬＡ法を用いて液晶パネル１を駆動する場合にも、実施の形態１の場合と同様に、非表示期間では、行ドライバ２が、非選択電圧を全ての行電極に印加し、列ドライバ３が、オン駆動電圧とオフ駆動電圧とを一定周期で交互に列電極に印加することが有効である。すなわち、同時選択数が３であり、かつ駆動電圧を印加しない１つの仮想行を設定し、選択された３本の行電極に対して直交行列の要素にもとづく所定の電圧を選択期間の間に印加する駆動方法を用いる場合にも、列ドライバ３が、オン駆動電圧とオフ駆動電圧とを一定周期で交互に列電極に印加することによって非表示期間を実現できる。
【００６０】
実施の形態１の場合と同様に、ＭＰＵからディスプレイオフを示すコマンドが駆動回路に出力されると、図１０に示すタイミング発生回路４３は、ディスプレイオフを示すコマンドを入力したコマンドデコーダ４２からの指示に応じて、行ドライバ２と列ドライバ３とに／ＤＯＦＦを出力する。また、コマンドデコーダ４２は、ＭＰＵから入力したコマンドが部分画面表示に切り替えることを示すコマンドであることを認識すると、出力する駆動電圧Ｖ_０〜Ｖ_４を、通常表示用電圧レベルから部分画面表示用電圧レベルに切り替えるように電源回路５に指示する。なお、ここでは、同時選択ライン数を３とする。従って、実施の形態１の場合と同様に、電源回路５から行ドライバ２にＶ_０，Ｖ_２,Ｖ_４が供給され、列ドライバ３にＶ_１，Ｖ_３が供給される。
【００６１】
行ドライバ２は、／ＤＯＦＦを受けると、全ての行電極に非選択電圧であるＶ_２を印加する。また、列ドライバ３は、／ＤＯＦＦを受けると、全ての列電極に、オン駆動電圧およびオフ駆動電圧であるＶ_１，Ｖ_３を一定周期で交互に印加する。なお、オン駆動電圧の印加継続時間とオフ駆動電圧の印加継続時間とは等しい。
【００６２】
本実施の形態でも、行電極を駆動するための駆動電圧値と列電極を駆動する駆動電圧値との中に共通の値がない場合であっても、駆動電圧のレベルを変更したり駆動電圧のレベル数を増加させることなく非表示を実現できる。その結果、列ドライバ３において、複数の駆動電圧から１つの駆動電圧を選択する切替部の規模が大きくなるといこともないし、駆動電圧値を変更することによって電源が不安定になったり電圧波形が不安定になったりするということもない。
【００６３】
なお、同時選択数が奇数であって仮想行を設けない場合には、列電極に印加される駆動電圧値として、非選択電圧値よりも大きな値と小さな値がそれぞれ複数存在する。また、列電極に印加される駆動電圧値のうちに、行電極に印加される選択電圧および非選択電圧に電圧値が一致するものがない。その場合には、非選択期間において、列ドライバ３が、非選択電圧に最も近く、非選択電圧に対する電圧絶対値が等しく非選択電圧に対して正側および負側の駆動電圧を交互に列電極に印加すればよい。例えば、同時選択ライン数が３であって仮想行を設けない場合には、選択電圧がＶ_０，Ｖ_６で非選択電圧がＶ_３であり、行電極に印加される駆動電圧はＶ_１，Ｖ_２，Ｖ_４，Ｖ_５であるが、非選択期間において、列ドライバ３が、列電極に対してＶ_２とＶ_４とを交互に印加すればよい。ここで、Ｖ_０＜Ｖ_１＜Ｖ_２＜Ｖ_３＜Ｖ_４＜Ｖ_５＜Ｖ_６であり、｜Ｖ_４−Ｖ_３｜＝｜Ｖ_３−Ｖ_２｜である。
【００６４】
【発明の効果】
以上のように、本発明の駆動方法および駆動回路は、非表示期間では、非選択電圧と正側非表示駆動電圧および負側非表示駆動電圧との電位関係を、非選択電圧が正側非表示駆動電圧と負側非表示駆動電圧との中間電圧の付近に位置するように設定し、かつ、正側非表示駆動電圧と負側非表示駆動電圧との間に他の駆動電圧が存在しないように設定し、非表示期間中では非選択電圧を全ての行電極に印加するとともに、正側非表示駆動電圧と負側非表示駆動電圧を全ての列電極に交互に印加して液晶層の交流駆動を行うので、行電極を駆動するための駆動電圧値と列電極を駆動する駆動電圧値との中に共通の値がない場合でも、駆動電圧のレベルを変更したりレベル数を増加させることなく非表示を実現できるようになる。
【図面の簡単な説明】
【図１】実施の形態１の駆動回路のブロック図。
【図２】電源回路の一例を示すブロック図。
【図３】駆動電圧を説明するための説明図。
【図４】駆動方法を説明するためのタイミング図。
【図５】駆動回路の動作を示すフローチャート。
【図６】列ドライバの駆動電圧切替部分の構成例を示すブロック図。
【図７】実施の形態１における電圧印加シーケンス図。
【図８】非選択電圧と、正側非表示駆動電圧および負側非表示駆動電圧との電位関係を示す説明図。
【図９】比較例の列ドライバの駆動電圧切替部分の構成例を示すブロック図。
【図１０】実施の形態２の駆動回路のブロック図。
【図１１】４行４列の直交行列のうちの３行４列の一例を示す説明図。
【図１２】４行４列のアダマール行列を用い４ライン目を仮想行とした場合のＭＬＡ法を示す説明図。
【図１３】従来例を示す電圧印加シーケンス図。
【図１４】従来例を示す電圧印加シーケンス図。
【符号の説明】
１液晶パネル
２行ドライバ
３列ドライバ
５電源回路
６直交関数発生回路
７ＭＬＡ演算回路
４１ＭＰＵインタフェース部
４２コマンドデコーダ
４３タイミング発生回路
４４発振回路
４５表示データＲＡＭ
４６アドレスコントロール回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a driving method and a driving circuit capable of realizing display-off without increasing the circuit scale of a driving circuit in a simple matrix liquid crystal display device having a plurality of row electrodes and a plurality of column electrodes.
[0002]
[Prior art]
As a driving method of a simple matrix liquid crystal display device having a plurality of row electrodes and a plurality of column electrodes, there is a line sequential driving method in which row electrodes are selected one by one. The line sequential driving method includes APT (Alto Pleshko Technique) in which the voltage reference level is not changed and IAPT (Improved APT) in which the voltage reference level is changed at a constant cycle. As a driving method of the simple matrix liquid crystal display device, there is a driving method called a multiple line simultaneous selection driving method (multiline addressing method: MLA method) for simultaneously selecting a plurality of row electrodes.
[0003]
Liquid crystal display devices are widely used as display devices for man-machine interfaces. For example, it is widely used for PDAs (personal digital assistants), mobile phones, and the like, taking advantage of its lightweight and thin features. In such an application, the voltage applied to the liquid crystal element is kept at 0 V while the power supply circuit is in an operating state for the transition period when switching to a display state with different duty, protection immediately before turning off the power supply, saving power consumption, and the like. Thus, it is required to set a non-display period in which the entire screen is not displayed.
[0004]
For example, consider the case of switching to partial screen display at 1/64 duty when full screen display is being performed at 1/160 duty. When switching from full screen display to partial screen display, the drive voltage value must be changed. However, the power supply circuit that generates the drive voltage cannot immediately switch the output voltage value even if it receives a command to switch the drive voltage value and starts the switching process. That is, the output voltage value of the power supply circuit changes gradually. As a result, immediately after switching from full screen display to partial screen display, partial screen display is performed with a drive voltage suitable for full screen display, and then the drive voltage gradually changes to a value suitable for partial screen display. Then, immediately after switching the display, the effective voltage applied to the liquid crystal element rapidly increases, and the display temporarily turns white, and then gradually returns to display with appropriate brightness. Similarly, when switching from partial screen display to full screen display, immediately after switching the display, full screen display is performed with a drive voltage suitable for partial screen display, and then the drive voltage is gradually changed to full screen display. Change to a suitable value. As a result, immediately after the display is switched, the effective voltage applied to the liquid crystal element is drastically lowered, the display is once darkened, and then gradually returns to a display with appropriate brightness.
[0005]
Therefore, when switching the display, the user feels uncomfortable with the display. In order to avoid such problems, when switching from full screen display to partial screen display, and when switching from partial screen display to full screen display, the power supply circuit remains in the operating state and the display is turned off. Insert a display period. In the non-display period, the same voltage is applied to the row electrode and the column electrode to make the potential difference 0V. That is, the voltage applied to the liquid crystal element is set to 0V. Then, when the non-display period starts, the power supply circuit is instructed to set the output voltage value to the voltage value after the display switching, and after the output voltage value of the power supply circuit stabilizes to the value after the switching, End the display period and start partial screen display or full screen display after screen switching.
[0006]
By providing a non-display period at the time of switching the display, it is possible to prevent the viewer from seeing an abnormal display that once turns white or dark.
[0007]
[Problems to be solved by the invention]
However, as shown in the voltage application sequence diagram of FIG. 13, when IAPT is used as the driving method, the potential difference between the row electrode and the column electrode can be easily set to 0V. However, when the APT or the MLA method in which the number of simultaneously selected lines is an odd number is used, it is not easy to set the potential difference between the row electrode and the column electrode to 0V. As shown in FIG. 13, in IAPT, a normal display period (a display period in which display based on display data is performed) includes a drive voltage value for driving a row electrode and a drive voltage value for driving a column electrode. Common value (V ₀ And V ₅ )
[0008]
Therefore, a common value (for example, V ₀ ) Is applied to the row electrode and the column electrode, the potential difference between the row electrode and the column electrode can be reduced to 0V. In FIG. 13, (COM) represents a drive voltage for driving the row electrode, (SEG) represents a drive voltage for driving the column electrode, and (SEG, COM) represents the column electrode and the row electrode. The drive voltage which can be applied to both is shown. A thick solid line indicates a driving voltage applied to the column electrode, and a broken line indicates a driving voltage applied to the row electrode.
[0009]
However, when APT is used as the driving method, there is no common value between the driving voltage value for driving the row electrode and the driving voltage value for driving the column electrode in the normal display period. Therefore, the drive circuit must be changed so that a drive voltage having a value not required in the normal display period can be applied to the row electrode or the column electrode in the non-display period. For example, as shown in the voltage application sequence diagram of the APT in FIG. 14, in the normal display period, V used only for driving the column electrode. ₁ Is configured so that a common driving voltage can be applied to the row electrode and the column electrode.
[0010]
When APT is used as the driving method, the driving voltage applied to the row electrode is V during the normal display period. ₀ , V ₂ And V ₄ And the voltage applied to the column electrode is V ₁ And V ₃ It is. However, in order to make the drive voltage value for driving the row electrode the same as the drive voltage value for driving the column electrode in the non-display period, as shown in FIG. ₁ The drive circuit must be configured so that can be applied.
[0011]
In the conventional example shown in FIG. ₁ The drive circuit is configured so that voltage can be applied, and V and V are applied to the row electrode and the column electrode in the non-display period. ₁ Is applied to the column electrode. ₂ The drive circuit is configured so that can be applied, and in the non-display period, V and V are applied to the row electrode and the column electrode, respectively. ₂ May be configured to be applied.
[0012]
Also, when using the MLA method with an odd number of simultaneously selected lines, as in the case of using APT, the driving voltage value for driving the row electrode and the driving for driving the column electrode in the normal display period. There is no common value among the voltage values. Therefore, even when using the MLA method with an odd number of simultaneously selected lines, the drive circuit is changed so that a drive voltage of a value that is not required in the normal display period can be applied to the row electrode in the non-display period. Must.
[0013]
Usually used to drive column electrodes ₁ Is at ground potential, so that V used for driving the row electrode in the non-display period. ₂ A common driving voltage can be applied to the row electrode and the column electrode by forcing the signal to the ground potential. That is, in the non-display period, all the row electrodes have V ₂ Is applied and V is applied to the column electrode. ₁ And V ₂ Is forced to ground potential.
[0014]
But V ₂ Is forcibly set to the ground potential, when the non-display period ends, ₂ Needs to be restored to its original level. Then, when returning the level, the power supply becomes unstable or the voltage waveform becomes unstable, so that a flickering display appears. In order to prevent display during such an unstable period, V ₂ In some cases, the drive circuit is configured so that the normal display period is resumed after the level becomes stable at the original level. However, in such a configuration, since a relatively large value of DC voltage is continuously applied to the liquid crystal element, there is a problem that the liquid crystal element is deteriorated. Furthermore, the power supply circuit V ₁ Output and V ₂ If there is an offset with respect to the output, a DC voltage is applied to the liquid crystal element in the non-display period, which also deteriorates the liquid crystal element.
[0015]
In addition, when a drive circuit is configured so that a drive voltage originally used only for driving a row electrode or a column electrode can be applied to both the row electrode and the column electrode, the drive voltage for driving the row electrode The number of levels or the number of levels of driving voltage for driving the column electrodes increases. Then, in the row driver for driving the row electrode or the column driver for driving the column electrode, the scale of a switch for selecting one drive voltage from a plurality of drive voltages is increased. As a result, the circuit scale of the drive circuit increases and the cost of the drive circuit increases.
[0016]
Therefore, the present invention changes the level of the drive voltage or the number of levels of the drive voltage even when there is no common value between the drive voltage value for driving the row electrode and the drive voltage value for driving the column electrode. An object of the present invention is to provide a driving method and a driving circuit for a liquid crystal display device capable of realizing non-display without increasing the amount.
[0017]
[Means for Solving the Problems]
Aspect 1 of the present invention includes a plurality of row electrodes and a plurality of column electrodes, a liquid crystal layer is disposed between the row electrodes and the column electrodes, and a selection voltage and a non-selection voltage applied to the row electrodes are provided, A plurality of display drive voltages to be applied to the column electrodes are provided. During the display period, a selection voltage is applied to a selected row, a non-selection voltage is applied to a non-selected row, and a drive voltage is selected based on display data. In the driving method of the liquid crystal display device applied to the column electrode, a non-display period in which display is not substantially performed is provided in addition to the display period, two drive voltages are selected from the drive voltages, and the column electrode is selected during the non-display period. Used as the positive-side non-display drive voltage and negative-side non-display drive voltage to be applied, and the non-selection voltage is the positive-side non-display drive. Near the intermediate voltage between the voltage and the negative non-display drive voltage. And set so that no other driving voltage exists between the positive side non-display driving voltage and the negative side non-display driving voltage, and the non-selection voltage is set to all the row electrodes during the non-display period. And a positive non-display driving voltage and a negative non-display driving voltage are alternately applied to all the column electrodes to perform AC driving of the liquid crystal layer.
[0018]
Aspect 2 is the aspect 1, wherein the polarity inversion period of the display drive voltage applied to the column electrode is set to T during the display period. ₁ And the polarity reversal period of the non-display drive voltage applied to the column electrode during the non-display period is T ₂ Then T ₂ ≧ T ₁ A driving method is provided. Since the display cannot be seen in the non-display period, the polarity inversion period may be lengthened, and the power consumption can be reduced by increasing the polarity inversion period.
[0019]
Aspect 3 provides the driving method according to aspect 1, wherein the polarity inversion period of the non-display drive voltage applied to the column electrode during the non-display period is a two-frame period.
[0020]
Aspect 4 provides the driving method according to any one of aspects 1 to 3, wherein an odd number of row electrodes are simultaneously selected in the display period.
[0021]
Aspect 5 provides a driving method characterized in that the difference between the intermediate voltage between the positive side non-display driving voltage and the negative side non-display driving voltage and the non-selection voltage is within 50 mV.
[0022]
Aspect 6 provides a driving method characterized in that there are two driving voltages.
[0023]
Aspect 7 includes a plurality of row electrodes and a plurality of column electrodes, a liquid crystal layer is disposed between the row electrodes and the column electrodes, and a selection voltage applied to the row electrodes by the liquid crystal driving voltage generation unit A selection voltage is generated, and a plurality of display drive voltages applied to the column electrodes are generated. During the display period, the selection voltage is applied to the selected row by the row electrode driver, and the non-selection voltage is applied to the non-selected row. In addition, in the driving circuit of the liquid crystal display device in which the driving voltage selected from the plurality of driving voltages based on the display data is applied to the column electrode by the column electrode driving unit, display is substantially performed during the display period other than the display period. A non-display period is provided, two drive voltages are selected from a plurality of drive voltages, and are used as a positive non-display drive voltage and a negative non-display drive voltage applied to the column electrode during the non-display period. Selection voltage and positive side non The potential relationship between the display drive voltage and the negative side non-display drive voltage is set so that the non-select voltage is positioned in the vicinity of an intermediate voltage between the positive side non-display drive voltage and the negative side non-display drive voltage, and is positive. The non-display drive voltage is set so that no other drive voltage exists between the non-display drive voltage on the negative side and the non-display drive voltage on the negative side. During the non-display period, the non-selection voltage is applied to all the row electrodes. Further, a control unit is provided in which the non-display driving voltage on the side and the non-display driving voltage on the negative side are alternately applied to all the column electrodes to perform AC driving of the liquid crystal layer and start the operation in the non-display period. A driving circuit is provided.
[0024]
Aspect 8 provides the drive circuit according to aspect 7, wherein the row electrode drive unit is configured to select an odd number of row electrodes simultaneously in the display period.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
FIG. 1 is a block diagram showing a driving circuit according to Embodiment 1 of the present invention together with a liquid crystal panel 1. In the configuration shown in FIG. 1, the liquid crystal panel 1 is provided with STN liquid crystal between a plurality of row electrodes and a plurality of column electrodes. The row electrode is driven by APT by the row driver 2. A voltage corresponding to display data is applied to the column electrode by the column driver 3.
[0026]
The MPU interface unit 41 is a circuit that distributes commands and data from the MPU outside the drive circuit. The command decoder 42 is a circuit that decodes a command received from the MPU via the MPU interface unit 41 and outputs a decoding result to the timing generation circuit 43. The timing generation circuit 43 is a circuit that generates a signal indicating drive timing and a setting signal such as a drive voltage ratio and a contrast voltage value. The oscillation circuit 44 is a circuit that generates a clock signal that defines driving timing and supplies the clock signal to the timing generation circuit 43 and other circuits.
[0027]
The display data RAM 45 is a storage circuit for temporarily storing display data received from the MPU via the MPU interface unit 41. The address control circuit 46 is a circuit that manages a write address and a read address of the display data RAM 45.
[0028]
The power supply circuit 5 is a circuit that generates liquid crystal driving voltages (drive voltages) having a plurality of voltage levels and supplies them to the row driver 2 and the column driver 3.
[0029]
The timing generation circuit 43 provides at least FLM (first line marker) indicating the start of one frame, LP (latch pulse) indicating switching of a driving row (selected row), AC driving to the row driver 2 and the column driver 3. M (output inversion signal) for instructing the alternating current at the time of performing and / DOFF (display off signal) which is a non-display instruction signal are output. Further, FLM and LP are output to the address control circuit 46. When the FLM is input, the row driver 2 switches the drive row according to the LP input subsequently. When LP is input, the column driver 3 takes in display data from the display data memory RAM 45 and applies a voltage corresponding to the fetched display data to the column electrodes.
[0030]
Note that the row driver 2 as the row electrode driver applies a non-select voltage to all the row electrodes, and the column driver 3 as the column electrode driver has a voltage absolute value for the non-select voltage that is closest to the non-select voltage. The control unit for setting the non-display period by alternately applying two types of drive voltages, positive and negative, to the column electrodes with respect to the non-select voltage is realized by the timing generation circuit 43 in the configuration shown in FIG. Has been.
[0031]
FIG. 2 is a block diagram showing an example of the power supply circuit 5 as a liquid crystal drive voltage generator. In the power supply circuit 5 shown in FIG. 2, the step-up DC-DC converter 51 includes a power supply voltage V as an operating voltage from the outside. _dd Is increased to voltage V _out And V _4in Is generated. Further, the power supply circuit 5 is connected to the voltage V 1 by resistors 401 to 404. _4in And voltage V from ground potential GND ₀ ~ V ₄ Is supplied to the row driver 2 and the column driver 3. In the power supply circuit 5, the voltage V ₀ ~ V ₄ The output of the output is increased by operational amplifiers 301 to 304 connected in a voltage follower.
[0032]
As shown in the explanatory diagram for explaining the drive voltage in FIG. ₄ Is used as a selection voltage (drive voltage output by the row driver 2 when selected) during positive polarity driving of AC driving. V ₃ Is used as an on-drive voltage at the time of negative polarity drive (drive voltage output when the column driver 3 is turned on) and an off-drive voltage at the time of positive polarity drive (drive voltage outputted when the column driver 3 is turned off). V ₂ Is used as a non-selection voltage (drive voltage output when the row driver 2 is not selected). V ₁ Is used as an on-drive voltage during positive polarity drive and an off-drive voltage during negative polarity drive. And V ₀ Is used as a selection voltage during negative polarity driving. In the present embodiment, when M is at a low level, it is during positive polarity driving.
[0033]
Next, an operation related to the setting of the non-display period of the drive circuit according to the present embodiment will be described with reference to a timing chart in FIG. 4 and a flowchart showing the operation of the drive circuit in FIG. Here, a case where the normal display period in which the full screen display is performed shifts to the normal display period in which the partial screen display is performed is taken as an example. In the present embodiment, the full screen display is a display when driven at a predetermined duty ratio (for example, 1/160 duty), and the partial screen display is a duty ratio smaller than the duty ratio at the time of full screen display ( For example, it is a display when driving at 1/64 duty.
[0034]
4A shows an example of output timing of a command output from the MPU. (B) shows / DOFF output from the timing generation circuit 43. (C) shows the drive voltage applied to the liquid crystal element. The voltage level for full screen display shown in (c) is the level of the drive voltage applied to the liquid crystal element during full screen display, and the voltage level for partial screen display is the drive voltage applied to the liquid crystal element during partial screen display. Level. (D) shows an example of a driving voltage waveform applied to the column electrode. (E) shows an example of a driving voltage waveform applied to the row electrode. (F) shows the display state of the liquid crystal panel 1. In (f), the full screen display and the partial screen display are states in which a selection voltage (driving voltage applied to the selected row electrode) is applied to the row electrodes in a line-sequential manner. The period in the state is the display period (normal display period). Further, non-display is a state in which the display is erased, and a period in which the display is not displayed is a non-display period.
[0035]
As shown in FIG. 4A, when a command indicating display off is output from the MPU outside the drive circuit to the drive circuit (step S1), the MPU interface unit 41 inputs the command in the drive circuit. The inputted command is delivered to the command decoder 42. When the command decoder 42 analyzes the command and recognizes that the command is a command indicating display off, the command decoder 42 instructs the timing generation circuit 43 to generate / DOFF. The timing generation circuit 43 outputs / DOFF to the row driver 2 and the column driver 3 according to the instruction (step S2). Specifically, the level of the / DOFF signal line reaching the row driver 2 and the column driver 3 is set to a low level.
[0036]
As shown in FIG. 4E, when the row driver 2 receives / DOFF, the row driver 2 applies V to all the row electrodes. ₂ Apply. In addition, as shown in FIG. 4D, when the column driver 3 receives / DOFF, the column driver 3 applies V to all the column electrodes. ₁ And V ₃ Are alternately applied at a constant cycle (step S3). V ₁ Application duration and V ₃ Is equal to the application duration of.
[0037]
FIG. 6 is a block diagram illustrating a configuration example of a drive voltage switching portion in the column driver 3. In the configuration shown in FIG. 6, the column driver 3 includes a counter 31 that counts clock signals. The counter 31 becomes countable when / DOFF is input, and the count value is V ₁ Or V ₃ When the value corresponds to the application duration time of, the count value is initialized and V ₁ And V ₃ A signal indicating switching between and is given. The switching unit 32 responds to the instruction of the counter 31 while / DOFF is output. ₁ And V ₃ And switch. While the / DOFF signal is not output, V ₁ And V ₃ And switch.
[0038]
Also, as shown in FIG. 4A, the MPU outputs a command indicating switching to partial screen display after outputting a command indicating display off (step S4). In the drive circuit, the MPU interface unit 41 inputs a command and delivers the input command to the command decoder 42. When the command decoder 42 analyzes the command and recognizes that the command is a command indicating switching to the partial screen display, it outputs the drive voltage V to be output. ₀ ~ V ₄ The power supply circuit 5 is instructed to switch from the normal display voltage level to the partial screen display voltage level (step S5).
[0039]
A signal line for transmitting a serial signal and a clock signal is provided from the timing generation circuit 43 to the power supply circuit 5. Further, the power supply circuit 5 has a drive voltage V ₀ ~ V ₄ The power supply V of the operational amplifiers 301 to 304 connected to the voltage follower _out And V _4in Built-in liquid crystal voltage generation circuit with electronic volume to generate. The DC-DC converter 51 has a value V corresponding to the data indicated by the serial signal from the timing generation circuit 43. _4in Is generated. In the case of switching to the partial screen display, the timing generation circuit 43 synchronizes with the clock signal and the value (V) of the electronic volume corresponding to the partial screen display. _4in The data indicating a value corresponding to (1) is transferred to the power supply circuit 5 by a serial signal. Further, the timing generation circuit 43 notifies the address control circuit 46 and the row driver 2 of the duty and frame frequency corresponding to the partial screen display (step S5).
[0040]
After outputting the command indicating display off, the MPU outputs a command indicating release of display off after several 100 ms (step S7). Usually, in 200 to 300 ms, the output voltage of the power supply circuit 5 is stabilized at the partial screen display voltage level (step S6). Therefore, the MPU outputs a command indicating the cancellation of the display off after 200 to 300 ms after outputting the command indicating the display off.
[0041]
In the drive circuit, the MPU interface unit 41 inputs a command and delivers the input command to the command decoder 42. When the command decoder 42 analyzes the command and recognizes that the command is a command indicating release of display off, the command decoder 42 instructs the timing generation circuit 43 to release / DOFF. The timing generation circuit 43 cancels the output of / DOFF to the row driver 2 and the column driver 3 according to the instruction (step S8). Specifically, the level of the / DOFF signal line reaching the row driver 2 and the column driver 3 is set to a high level.
[0042]
In response to the release of / DOFF, the row driver 2 returns to the state of the normal display period in which the selection voltage is applied to the row electrodes in a line sequential manner. Since the row driver 2 is already notified of the duty and the frame frequency corresponding to the partial screen display, the row driver 2 can immediately drive the row electrode at the duty and the frame frequency corresponding to the partial screen display (step S9). The address control circuit 46 has already been notified of the duty and frame frequency. Accordingly, the address control circuit 46 can immediately output display data from the display data RAM 45 to the column driver 3 at a duty and a frame frequency corresponding to the partial screen display.
[0043]
In the present embodiment, in the non-display period, the row driver 2 is a non-selection voltage V used in the normal display period. ₂ Is applied to all row electrodes. Further, the column driver 3 alternately applies the on drive voltage and the off drive voltage used in the normal display period to the column electrodes at a constant cycle. Therefore, V used only for driving column electrodes. ₁ Can be applied to the row electrode, and a drive circuit can be configured, or V used for driving the row electrode. ₂ There is no need to forcibly set to ground potential.
[0044]
FIG. 7 is a voltage application sequence diagram showing a driving voltage to the liquid crystal element in the non-display period. Two types of drive voltages V that are alternately applied to the column electrodes in a fixed period during the non-display period ₁ , V ₃ V applied to the row electrode ₂ The absolute value of the potential difference with respect to is equal. That is, | V ₃ -V ₂ | = | V ₂ -V ₁ |. In other words, the ON drive voltage and the OFF drive voltage are closest to the non-select voltage, and are the drive voltages on the positive side and the negative side with respect to the non-select voltage that have the same absolute voltage value.
[0045]
In the present embodiment, even when there is no common value between the driving voltage value for driving the row electrode and the driving voltage value for driving the column electrode, the level of the driving voltage is changed or the number of levels is increased. Non-display can be realized without any problem. As a result, in the column driver 3, the scale of the switching unit 32 that selects one drive voltage from a plurality of drive voltages does not increase, and V ₂ By changing the value of, the power supply does not become unstable and the voltage waveform does not become unstable.
[0046]
In the non-display period, a driving voltage corresponding to full-on display or full-off display is applied to the column electrode, but no selection voltage is applied to the row electrode. Therefore, for example, only an effective voltage (about 1/2) that is sufficiently lower than the effective voltage at the time of normal full display is applied to the liquid crystal element. Therefore, the display is not visible to the viewer. In addition, since the polarity of the voltage applied to the column electrode is inverted at a constant period, no direct current component is applied to the liquid crystal element.
[0047]
Polarity inversion period (T ₂ Is relatively long from the viewpoint of reducing power consumption. In the normal display period, the polarity inversion period (T ₁ ) Is a period in which several to several tens of row electrodes are selected, whereas the display is not visible in the non-display period, so the polarity inversion period may be lengthened. That is, T ₂ ≧ T ₁ It is good. For example, in the non-display period, the polarity inversion period of the non-display drive voltage applied to the column electrode may be two frame periods. In other words, the on-drive voltage application duration and the off-drive voltage application duration applied to the column electrodes are the time until the voltage is applied once to all the row electrodes during the normal display period, respectively. The period may be equal to one frame period.
[0048]
FIG. 8 is an explanatory diagram showing the potential relationship between the non-selection voltage and the positive non-display driving voltage and the negative non-display driving voltage. (A) shows the potential relationship in the present embodiment, and (B) shows the potential relationship by the IAPT method as a comparative example (see FIG. 13). As described above, in this embodiment, two drive voltages (V in this embodiment) are converted from the display drive voltage. ₁ , V ₃ ) And a positive non-display drive voltage (V in this embodiment) applied to the column electrode during the non-display period. ₃ ) And negative side non-display drive voltage (V in this embodiment) ₃ ) As a non-selection voltage (in this embodiment, V ₂ ) And the positive non-display driving voltage and the negative non-display driving voltage so that the non-selection voltage is positioned in the vicinity of an intermediate voltage between the positive non-display driving voltage and the negative non-display driving voltage. A drive method is realized in which the drive voltage is set and no other drive voltage exists between the positive non-display drive voltage and the negative non-display drive voltage. Further, during the non-display period, the non-selection voltage is applied to all the row electrodes, and the positive side non-display driving voltage and the negative side non-display driving voltage are alternately applied to all the column electrodes, so that the AC driving of the liquid crystal layer is performed. Has been done. The intermediate voltage between the positive side non-display drive voltage and the negative side non-display drive voltage preferably matches the non-selection voltage. However, if they do not match, the positive side non-display drive voltage and the negative side non-display drive voltage The difference between the intermediate voltage of the display drive voltage and the non-selection voltage is preferably within 50 mV.
[0049]
(Comparative example)
FIG. 9 shows the V used only for driving the row electrode in the normal display period. ₂ FIG. 6 is a block diagram showing a drive voltage switching portion in a column driver when a drive circuit is configured so that can be applied to a column electrode in a non-display period. Originally, for display, the column driver uses V as the drive voltage. ₁ And V ₃ Can be used. Therefore, a switch for selecting one input from two inputs may be provided. But V ₂ Can be applied also to the column electrodes, the switch 33 of the column driver must be provided with a switch for selecting one input from three inputs.
[0050]
When the switching unit 32 of the present embodiment shown in FIG. 6 is compared with the switching unit 33 as a comparative example shown in FIG. 9, the switching unit 32 has a smaller switch size. Since the switching unit 32 or the switching unit 33 is provided corresponding to all the column electrodes, when configured as shown in FIG. 9, the scale of the drive circuit becomes very large.
[0051]
(Embodiment 2)
FIG. 10 is a block diagram showing the driving circuit according to the second embodiment of the present invention together with the liquid crystal panel 1. In the drive circuit shown in FIG. 10, an orthogonal function generation circuit 6 is added between the timing generation circuit 43 and the row driver 2 with respect to the drive circuit of the first embodiment shown in FIG. 3 is provided with an MLA arithmetic circuit 7. The drive circuit shown in FIG. 10 drives the liquid crystal element by the MLA method. The MLA method is a method of selecting and driving a plurality of row electrodes at once.
[0052]
A voltage pulse voltage group (selection pulse group) applied to each row electrode selected at the same time can be represented by a matrix of L rows and K columns. Hereinafter, this matrix is referred to as a selection matrix (A). L is the number of simultaneously selected lines. The selection pulse group is represented as a vector group orthogonal to each other. Therefore, a matrix including these vectors as elements is an orthogonal matrix.
[0053]
Each row in the orthogonal matrix corresponds to each row electrode of the liquid crystal display device. For example, the element in the first row of the selection matrix (A) is applied to the first line in the selection line. That is, the selection pulse is applied to the first row electrode in the order of the element in the first column and the element in the second column.
[0054]
FIG. 11 is an explanatory diagram showing an example of an orthogonal matrix of 4 rows and 4 columns that can be used as the selection matrix (A) when the number of simultaneously selected lines is 3. When the number of simultaneously selected lines is 3, for example, a 3 × 4 portion of a 4 × 4 orthogonal matrix is used as the selection matrix (A). In the orthogonal matrix shown in FIG. 11, “1” means a positive selection pulse, and “−1” means a negative selection pulse. The voltage to be applied to the column electrode is obtained by multiplying display data (for example, ON display “−1”, OFF display “1”) and the corresponding row selection pattern for each bit, and the result. Corresponds to the sum of Accordingly, there are four types of voltages to be applied to the column electrodes: “−3”, “−1”, “1”, and “3”. As described above, in the MLA method, the number (type) of drive voltages applied to the column electrodes is the number of simultaneously selected lines + 1.
[0055]
In the normal display period, the orthogonal function generation circuit 6 holds the orthogonal matrix and converts the elements of the orthogonal matrix into the row driver 2 and the MLA arithmetic circuit 7 in accordance with the instruction signal from the timing control circuit 43 output every selection period. Output to. The MLA arithmetic circuit 7 performs a product-sum operation on the display data output from the display data RAM 45 and the elements of the orthogonal matrix output from the orthogonal function generator 6 to generate a column voltage pattern applied to the column electrodes. Then, the column voltage pattern is output to the column driver 3. The column driver 3 applies a drive voltage corresponding to the column voltage pattern to the column electrode.
[0056]
In the MLA method, in order to reduce the number of levels of the driving voltage, there is a method in which a part of the simultaneously selected lines is set as a virtual line that is not actually displayed. FIG. 12 is an explanatory diagram showing an MLA method in a case where a 4 × 4 Hadamard matrix is used and the fourth row is a virtual row. 12A shows an example of a selection matrix and display data, and FIG. 12B shows an example of an image display pattern and a drive voltage pattern. When the display data displayed by the row electrodes L = 1, L = 2, and L = 3 and the corresponding virtual row data in the column electrodes i and j are as shown in FIG. It is represented by a vector (d) as shown in FIG.
[0057]
The drive voltage pattern to be sequentially applied to the column electrodes i, j corresponds to the product of the column display pattern and the corresponding row selection pattern for each bit, and the sum of those results. The voltage pattern to be sequentially applied to the electrodes i and j is a vector (v) having two values “−2” and “2” shown in FIG. 12B as elements. That is, when the number of simultaneously selected lines is three and one virtual row is provided, the number of levels of drive voltage applied to the column electrodes can be reduced to two.
[0058]
Therefore, the drive voltage can be set as in the case of the APT of the first embodiment shown in FIG. That is, V ₂ Is a non-selection voltage, and V corresponding to “−2” ₁ And V corresponding to “2” ₃ Can be an on-drive voltage or an off-drive voltage. Even in such a driving method, the effective voltage applied to the liquid crystal element when turned on and the effective voltage applied to the liquid crystal element when turned off are constant.
[0059]
Therefore, when the liquid crystal panel 1 is driven using the MLA method in which the number of simultaneously selected lines is 3 and one virtual row is provided, the row driver 2 is used in the non-display period as in the case of the first embodiment. However, it is effective that the non-selection voltage is applied to all the row electrodes, and the column driver 3 alternately applies the on drive voltage and the off drive voltage to the column electrodes at a constant period. That is, the number of simultaneous selections is 3 and one virtual row to which no drive voltage is applied is set, and a predetermined voltage based on the elements of the orthogonal matrix is applied to the selected three row electrodes during the selection period. Even when the driving method to be applied is used, the column driver 3 can realize the non-display period by alternately applying the ON drive voltage and the OFF drive voltage to the column electrodes at a constant period.
[0060]
As in the case of the first embodiment, when a command indicating display off is output from the MPU to the drive circuit, the timing generation circuit 43 shown in FIG. 10 instructs the command decoder 42 that has input the command indicating display off. In response, / DOFF is output to the row driver 2 and the column driver 3. When the command decoder 42 recognizes that the command input from the MPU is a command indicating switching to the partial screen display, the command decoder 42 outputs the drive voltage V ₀ ~ V ₄ To the power supply circuit 5 to switch from the normal display voltage level to the partial screen display voltage level. Here, the number of simultaneously selected lines is three. Therefore, as in the case of the first embodiment, the power supply circuit 5 transfers the V driver to the row driver 2. ₀ , V ₂ , V ₄ Is supplied, and V is supplied to the column driver 3 ₁ , V ₃ Is supplied.
[0061]
When the row driver 2 receives / DOFF, the row driver 2 applies a non-selection voltage V to all the row electrodes. ₂ Apply. In addition, when the column driver 3 receives / DOFF, the column driver 3 applies V, which is an on drive voltage and an off drive voltage, to all the column electrodes. ₁ , V ₃ Are alternately applied at regular intervals. The ON drive voltage application duration and the OFF drive voltage application duration are equal.
[0062]
Even in this embodiment, even when there is no common value between the driving voltage value for driving the row electrode and the driving voltage value for driving the column electrode, the level of the driving voltage can be changed or the driving voltage can be changed. Non-display can be realized without increasing the number of levels. As a result, in the column driver 3, the scale of the switching unit that selects one drive voltage from a plurality of drive voltages does not increase, and the power supply becomes unstable or the voltage waveform changes by changing the drive voltage value. It does not become unstable.
[0063]
When the number of simultaneous selections is an odd number and no virtual row is provided, there are a plurality of values larger and smaller than the non-selection voltage value as drive voltage values applied to the column electrodes. Also, there is no drive voltage value applied to the column electrode that matches the selection voltage and the non-selection voltage applied to the row electrode. In that case, in the non-selection period, the column driver 3 is closest to the non-selection voltage, the voltage absolute value with respect to the non-selection voltage is equal, and the drive voltage on the positive side and the negative side with respect to the non-selection voltage alternately. May be applied. For example, when the number of simultaneously selected lines is 3 and no virtual row is provided, the selection voltage is V ₀ , V ₆ The non-selection voltage is V ₃ And the drive voltage applied to the row electrode is V ₁ , V ₂ , V ₄ , V ₅ However, in the non-selection period, the column driver 3 applies V to the column electrode. ₂ And V ₄ May be applied alternately. Where V ₀ <V ₁ <V ₂ <V ₃ <V ₄ <V ₅ <V ₆ And | V ₄ -V ₃ | = | V ₃ -V ₂ |.
[0064]
【The invention's effect】
As described above, the driving method and the driving circuit according to the present invention show the potential relationship between the non-selection voltage and the positive non-display driving voltage and the negative non-display driving voltage in the non-display period. Set to be near the intermediate voltage between the display drive voltage and the negative side non-display drive voltage, and no other drive voltage exists between the positive side non-display drive voltage and the negative side non-display drive voltage The non-selection voltage is applied to all the row electrodes during the non-display period, and the positive side non-display drive voltage and the negative side non-display drive voltage are alternately applied to all the column electrodes. Since AC driving is performed, even when there is no common value between the driving voltage value for driving the row electrode and the driving voltage value for driving the column electrode, the level of the driving voltage is changed or the number of levels is increased. It becomes possible to realize non-display without.
[Brief description of the drawings]
FIG. 1 is a block diagram of a driving circuit according to Embodiment 1;
FIG. 2 is a block diagram illustrating an example of a power supply circuit.
FIG. 3 is an explanatory diagram for explaining a drive voltage.
FIG. 4 is a timing chart for explaining a driving method.
FIG. 5 is a flowchart showing the operation of the drive circuit.
FIG. 6 is a block diagram showing a configuration example of a drive voltage switching portion of a column driver.
7 is a voltage application sequence diagram according to Embodiment 1. FIG.
FIG. 8 is an explanatory diagram showing a potential relationship between a non-selection voltage and a positive-side non-display drive voltage and a negative-side non-display drive voltage.
FIG. 9 is a block diagram showing a configuration example of a drive voltage switching portion of a column driver of a comparative example.
10 is a block diagram of a drive circuit in Embodiment 2. FIG.
FIG. 11 is an explanatory diagram showing an example of 3 rows and 4 columns in a 4 row and 4 column orthogonal matrix;
FIG. 12 is an explanatory diagram showing an MLA method in a case where the fourth line is a virtual row using a 4 × 4 Hadamard matrix.
FIG. 13 is a voltage application sequence diagram showing a conventional example.
FIG. 14 is a voltage application sequence diagram showing a conventional example.
[Explanation of symbols]
1 LCD panel
2-line driver
3 row driver
5 Power supply circuit
6 Orthogonal function generator
7 MLA arithmetic circuit
41 MPU interface
42 Command decoder
43 Timing generator
44 Oscillator circuit
45 Display data RAM
46 Address control circuit

Claims

A plurality of row electrodes and a plurality of column electrodes are provided, a liquid crystal layer is disposed between the row electrodes and the column electrodes,
A selection voltage and a non-selection voltage to be applied to the row electrode are provided,
Provide multiple display drive voltages to be applied to the column electrodes,
During the display period, a selection voltage is applied to the selected row, a non-selection voltage is applied to the non-selected row,
In a driving method of a liquid crystal display device that selects the driving voltage based on display data and applies it to a column electrode,
In addition to the display period, there is a non-display period that does not display substantially.
Two driving voltages are selected from the driving voltages and used as a positive non-display driving voltage and a negative non-display driving voltage applied to the column electrode during the non-display period,
The potential relationship among the non-selection voltage, the positive non-display drive voltage, and the negative non-display drive voltage is set so that the non-select voltage is positioned in the vicinity of an intermediate voltage between the positive non-display drive voltage and the negative non-display drive voltage. And set
Set so that no other drive voltage exists between the positive side non-display drive voltage and the negative side non-display drive voltage,
During the non-display period, a non-select voltage is applied to all the row electrodes,
A driving method for a liquid crystal display device, wherein a positive side non-display driving voltage and a negative side non-display driving voltage are alternately applied to all the column electrodes to perform AC driving of the liquid crystal layer.

During the display period, the polarity inversion cycle of the drive voltage for display is applied to the column electrodes and T _1, during a non-display period, the polarity inversion cycle of driving voltages for hidden applied to the column electrode if the T ₂ _{2. The} method of driving a liquid crystal display device according to claim ₁ , wherein T ₂ ≧ T ₁ .

2. The method of driving a liquid crystal display device according to claim 1, wherein the polarity inversion period of the non-display drive voltage applied to the column electrode during the non-display period is a two-frame period.

4. The method for driving a liquid crystal display device according to claim 1, wherein an odd number of row electrodes are simultaneously selected during a display period.

5. The method for driving a liquid crystal display device according to claim 1, wherein a difference between an intermediate voltage between the positive side non-display driving voltage and the negative side non-display driving voltage and the non-selection voltage is within 50 mV.

6. The method for driving a liquid crystal display device according to claim 1, wherein the driving voltage is two.

A plurality of row electrodes and a plurality of column electrodes are provided, and a liquid crystal layer is disposed between the row electrodes and the column electrodes,
A selection voltage and a non-selection voltage applied to the row electrode are generated by the liquid crystal driving voltage generation unit,
A plurality of display driving voltages applied to the column electrodes are generated,
During the display period, the row electrode driver applies a selection voltage to the selected row, applies a non-selection voltage to the non-selected row, and
In a drive circuit of a liquid crystal display device in which a drive voltage selected from the drive voltages based on display data is applied to a column electrode by a column electrode drive unit,
In addition to the display period, there is a non-display period that does not substantially display,
Two driving voltages are selected from the driving voltages, and used as a positive non-display driving voltage and a negative non-display driving voltage applied to the column electrode during the non-display period,
The potential relationship among the non-selection voltage, the positive non-display drive voltage, and the negative non-display drive voltage is such that the non-select voltage is positioned in the vicinity of an intermediate voltage between the positive non-display drive voltage and the negative non-display drive voltage. And set to
Between the positive side non-display driving voltage and the negative side non-display driving voltage, it is set so that no other driving voltage exists,
During the non-display period, a non-select voltage is applied to all the row electrodes,
A positive side non-display driving voltage and a negative side non-display driving voltage are alternately applied to all the column electrodes to perform AC driving of the liquid crystal layer,
A drive circuit for a liquid crystal display device, further comprising a control unit that activates an operation during a non-display period.

8. The driving circuit of a liquid crystal display device according to claim 7, wherein an odd number of row electrodes are simultaneously selected by the row electrode driving unit during the display period.