JP3959734B2

JP3959734B2 - Solid-state imaging device and manufacturing method thereof

Info

Publication number: JP3959734B2
Application number: JP2001400502A
Authority: JP
Inventors: 良幸北澤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2007-08-15
Anticipated expiration: 2021-12-28
Also published as: JP2003197886A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor)センサ、ＣＣＤ（Charge Coupled Device)などの固体撮像素子に係り、特に受光部を有し、その上方にマイクロレンズを配置した構造の所謂マイクロレンズオンチップ型の固体撮像素子およびその製造方法に関する。
【０００２】
【従来の技術】
ＣＭＯＳイメージセンサ、ＣＣＤなどの固体撮像装置は受光部（光電変換部）を有し、この受光部により入射した光のエネルギーを電気エネルギーに変換する。ＣＭＯＳイメージセンサでは、ＰＮ接合を有するフォトダイオードが受光部として光電変換を行い電荷を蓄積する。フォトダイオードを構成する不純物領域はスイッチングトランジスタのソース領域を兼ねており、ゲート電極のオン・オフ制御のもとにドレイン領域を介して電気信号を処理回路に送る。このＣＭＯＳセンサは比較的容易にＣＭＯＳプロセス技術を用いて製造ができ、また回路の工夫によりランダムアクセスなどの任意の読み出しができる。一方、ＣＣＤでは、全てのフォトダイオードに電荷を蓄積し、転送ゲートがオンになると蓄積した電荷を一斉に隣接した転送用ＣＣＤに転送する。
【０００３】
ところで、このようなＣＭＯＳセンサやＣＣＤなどの固体撮像装置では、フォトダイオードからなる受光可能な面積を増大させることを目的として、マイクロレンズを受光部の上方に配置した所謂マイクロレンズオンチップ型のものが開発されている。すなわち、フォトダイオードを含む１画素分の固体撮像素子上方に素子の面積に合わせたマイクロレンズを配置することによって受光面積を増大し、かつこのマイクロレンズの集光機能を用いて入射してくる光をフォトダイオード近傍に集めるものである。このような構造であれば、設計上マイクロレンズの大きさはフォトダイオードの面積に依存せず、１画素分の素子の面積に依存し、受光効率を高めることができる。
【０００４】
図９はこのマイクロレンズオンチップ型のＣＭＯＳセンサの断面構成を表すものである。シリコン基板１０１の表面は素子分離領域１０２により画素毎に分離されている。シリコン基板１０１の１画素内には拡散層１０１Ａ，１０１Ｂが形成されている。シリコン基板１０１からなるＰＮ接合を有するフォトダイオード１０３を実質的に構成する拡散層１０１Ａには、スイッチング用のＭＯＳトランジスタ１０４が隣接して形成されている。このＭＯＳトランジスタ１０４は、フォトダイオード１０３を兼ねた拡散層１０１Ａ（ソース領域）、拡散層１０１Ｂ（ドレイン領域）、およびシリコン基板１０１の表面にゲート絶縁膜１０５を間にして形成されたゲート電極１０６により構成されている。
【０００５】
シリコン基板１０１の上には、ゲート電極１０６、第１配線層１１０、第２配線層１１１および第３配線層１１２からなる３層の配線層が形成されており、それぞれ第１の層間絶縁膜１０８Ａ、第２の層間絶縁膜１０８Ｂ、第３の層間絶縁膜１０８Ｃおよび第４の層間絶縁膜１０８Ｄにより覆われている。これらの層間絶縁膜１０８Ａ〜１０８ＤはＮＳＧ，ＰＳＧ，ＢＰＳＧなどの光を透過する材料で構成されている。更に、第３配線層１１２上には水分子（Ｈ₂Ｏ）等の侵入防止のために、窒化シリコン（ＳｉＮ）からなる保護膜１１４が形成されている。この保護膜１１４上には、平坦化処理を行ったシリコン酸化膜あるいはスピン塗布した透明樹脂からなる平坦化絶縁膜１１９が形成されている。この平坦化絶縁膜１１９は透明な有機樹脂からなり、後述のマイクロレンズ１２２の集光距離を調整する機能を持つ。
【０００６】
平坦化絶縁膜１１９上にはカラーフィルタ１２０が配置されている。カラーフィルタ１２０は例えばゼラチンを染色した材質からなり、光の３原色、または補色系のシアン（Ｃｙ）、マゼンダ（Ｍｇ）、イェロー（Ｙｅ）、グリーン（Ｇ）を選択的に分光する機能を有する。このカラーフィルタ１２０上にマイクロレンズ１２２が形成されている。
【０００７】
このような構成のＣＭＯＳセンサでは、入射する光は画素ごとにマイクロレンズ１２２、カラーフィルタ１２０、平坦化絶縁膜１１９、保護膜１１４、第１の層間絶縁膜１０８Ａ、第２の層間絶縁膜１０８Ｂ、第３の層間絶縁膜１０８Ｃおよび第４の層間絶縁膜１０８Ｄを通って、フォトダイオード１０３の近傍に焦点を結び、フォトダイオード１０３による光電変換が行われる。この光電変換によりフォトダイオード１０３には明るさに応じて電荷が蓄積され、この蓄積された電荷（電子）がＭＯＳトランジスタ１０４のオン・オフ制御によって、拡散層１０１Ｂから出力電流として取り出されて配線層を通じて後段の回路に送られる。
【０００８】
しかしながら、このようなＣＭＯＳセンサでは、多層配線層全体の膜厚が厚くなってしまうと、平坦化絶縁膜１１９などにより焦点を調整するだけではフォトダイオード１０３とマイクロレンズ１２２との間の距離を設計上確保するのが難くなっている。更に、図９では例として３層の多層配線構造を示したが、現在のロジックＬＳＩデバイス製造プロセスでは６層から７層までの多層配線層が形成可能になっており、更に８層以上の多層配線技術が可能になるとされている。
【０００９】
一方、この焦点距離については、焦点距離の一般的な式として、マイクロレンズからの焦点距離をＦとすると、Ｆ＝ＮＲ／（Ｎ−１）が成立する。ここで、Ｎはマイクロレンズの構成材料の屈折率、Ｒはマイクロレンズにおける曲面の曲率半径である。上記式から考察すると、マイクロレンズからの焦点距離Ｆとマイクロレンズにおける曲面の曲率半径Ｒは比例している。従って、マイクロレンズ１２２を微細化して、図９に示したようにマイクロレンズ１２２のピッチ（幅：Ｐ）が縮小されて曲率半径が小さくなると、当然マイクロレンズ１２２からの焦点距離Ｆも小さくなる。それに比例してフォトダイオード１０３の表面積も微細化により縮小する。このため、多層配線化、かつ微細化が設計上必要な条件下で、マイクロレンズ１２２の焦点とフォトダイオード１０３の距離をどのように縮小するかが、上記マイクロオンチップ型のＣＭＯＳセンサのみならず固体撮像素子全般の設計上の問題となっていた。
【００１０】
【発明が解決しようとする課題】
ところで、上記マイクロレンズオンチップ型のＣＭＯＳセンサでは、マイクロレンズ１２２の焦点とフォトダイオード１０３の距離が離れている場合には、この焦点を通過した光が拡散し、フォトダイオード１０３への入射光量が減少して感度が低下する。また、フォトダイオード１０３表面に入射しない光が途中で第１の層間絶縁膜１０８Ａ、第２の層間絶縁膜１０８Ｂ、第３の層間絶縁膜１０８Ｃ、および第４の層間絶縁膜１０８Ｄや配線層１１０，１１１，１１２およびゲート電極１０６に乱反射して隣接する画素に入射し、混色を起こすことがあった。このような問題は、平坦化絶縁膜１１９などを用いて焦点距離を調整し、フォトダイオード１０３近傍に焦点を近づける従来技術では解決することが困難であった。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その目的は、多層配線化に対応してマイクロレンズから受光部までの距離を広げると共に、この距離の広がりに伴って発生する受光部の感度低下、および光が隣接する画素に乱反射により入射することを防止することができる固体撮像素子およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の固体撮像素子は、光電変換を行う受光部と、この受光部に対向して配設されたマイクロレンズとを備えたものであって、受光部とマイクロレンズとの間に設けられた層間絶縁膜と、この層間絶縁膜の受光部に対向する位置に、その層間絶縁膜の厚さ方向に穿設された開口部と、開口部の内部および層間絶縁膜上に形成された第１の保護膜と、マイクロレンズによって外部から集光された光を反射させつつ受光部へと導くように開口部の側壁の第１の保護膜上に設けられた反射膜と、開口部内に埋め込まれた光透過性の埋込み絶縁膜と、埋込み絶縁膜および第１の保護膜上に形成され、第１の保護膜よりも膜厚の厚い第２の保護膜と、第２の保護膜上に形成された光透過性の平坦化絶縁膜とを備えた構成を有している。
【００１４】
本発明の固体撮像素子の製造方法は、半導体基板内に不純物領域を選択的に形成することにより受光部を形成する工程と、受光部が形成された半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜のうち受光部に対向する領域を、層間絶縁膜の途中までを選択的に除去して、開口部を形成する工程と、開口部の内部および層間絶縁膜の上に第１の保護膜を形成する工程と、開口部の側壁部分の第１の保護膜上に選択的に反射膜を形成する工程と、反射膜が形成された開口部内に光透過性を有する絶縁材料を堆積させることにより埋込み絶縁膜を形成する工程と、埋込み絶縁膜および第１の保護膜上に第１の保護膜よりも膜厚の厚い第２の保護膜を形成する工程と、第２の保護膜上に光透過性の平坦化絶縁膜を形成する工程と、この平坦化絶縁膜の上方の受光部に対向する位置にマイクロレンズを形成する工程とを含むものである。
【００１６】
本発明の固体撮像素子では、マイクロレンズに入射した光は、開口部または開口部近傍で焦点を結んだ後、開口部の側壁に形成された反射膜により反射されつつ受光部に効率よく到達する。また、第１の保護膜と第２の保護膜とにより、素子特性や信頼性の劣化原因となる水分侵入あるいは不純物汚染が抑制される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
〔第１の実施の形態〕
図１は本発明の一実施の形態に係るマイクロレンズオンチップ型のＣＭＯＳセンサの断面構成を表すものである。
【００１９】
シリコン基板１１の上には、多層配線層、例えばゲート電極１９、第１配線層２０、第２配線層２１および第３配線層２２からなる４層の配線層が設けられており、それぞれ層間絶縁膜１８Ａ、層間絶縁膜１８Ｂ、層間絶縁膜１８Ｃおよび層間絶縁膜１８Ｄにより覆われている。これらの層間絶縁膜１８Ａ〜１８Ｄは例えばＳｉＯ₂系の光を透過する材料で形成されている。更に、層間絶縁膜１８Ｄ上には水分子（Ｈ₂Ｏ）等の侵入防止のために、例えば窒化シリコン（ＳｉＮ）からなる保護膜２４が設けられている。
【００２０】
これら層間絶縁膜１８Ａ、層間絶縁膜１８Ｂ、層間絶縁膜１８Ｃおよび層間絶縁膜１８Ｄの、フォトダイオード１３の上方位置には開口部２７が形成されている。保護膜２４はこの開口部２７の側壁および底部にも設けられている。
【００２１】
開口部２７の側壁部分の保護膜２４の表面には例えばアルミニウム（Ａｌ）からなる反射膜２８が例えばスパッタリング法（Sputtering) 、またはＣＶＤ法（化学気相成長法：Chemical Vapor Deposition)により設けられている。
【００２２】
反射膜２８としては、その他、チタニウム（Ｔｉ）、窒化チタニウム（ＴｉＮ）、銅（Ｃｕ）またはタングステン（Ｗ）、更にはこれらの金属の積層膜としてもよく、更に、非金属であっても、光反射可能な材料であればよい。
【００２３】
この保護膜２４上には、平坦化処理を行ったシリコン酸化膜、あるいはスピン塗布した透明樹脂からなる平坦化絶縁膜２９が配置されている。この平坦化絶縁膜２９は例えばアクリル系の有機樹脂からなり、後述のマイクロレンズ３２の集光距離を調整する機能を有している。
【００２４】
平坦化絶縁膜２９上にはカラーフィルタ３０が配置されている。カラーフィルタ３０は例えばゼラチンを染色した材質からなり、光の３原色、または補色系のシアン（Ｃｙ）、マゼンダ（Ｍｇ）、イェロー（Ｙｅ）、グリーン（Ｇ）を選択的に分光する機能を有する。
【００２５】
本実施の形態のＣＭＯＳセンサでは、入射する光は１画素ごとにマイクロレンズ３２、開口部２７の内部の平坦化絶縁膜２９、保護膜２４および層間絶縁膜１８Ａを通って、フォトダイオード１３の近傍、開口部２７内、または開口部２７近傍などで平坦化絶縁膜２９等により設定した位置で焦点を結び、フォトダイオード１３による光電変換が行われる。
【００２６】
このように本実施の形態では、平坦化絶縁膜２９の調節機能の限界により、開口部２７の近傍でマイクロレンズ３２からの焦点を結ぶ光によって、反射膜２８内で反射されることによってフォトダイオード１３に到達する。つまり、ほぼ確実にマイクロレンズ３２からの光がフォトダイオード１３に受光されることになるので、フォトダイオード１３とマイクロレンズ３２の焦点との距離を常に近傍領域にしなくても設計上は良いことになる。このため、多層配線の設計上、フォトダイオード１３とマイクロレンズ３２との距離が離れ、それに伴い焦点が開口部２７近傍領域にあっても、フォトダイオード１３の光量が減少することはない。また、層間絶縁膜１８Ａ、層間絶縁膜１８Ｂ、層間絶縁膜１８Ｃおよび層間絶縁膜１８Ｄの側面がそれぞれ反射膜２８によって覆われている。このため、フォトダイオード１３の表面に入射しない光が、途中で一部の配線に乱反射して他の半導体素子のフォトダイオードに入射し、混色を起こすこともない。
【００２７】
次に、このＣＭＯＳセンサの製造方法について図２〜図７を参照して説明する。
【００２８】
まず、図２（Ａ）に示したように、シリコン基板１１上にシリコン酸化膜等の絶縁膜を形成する。その後、例えば熱酸化法により素子分離形成領域の絶縁膜を熱処理して、素子分離領域１２を形成する。更に、このシリコン基板１１上にフォトレジスト等のマスクを塗布形成して、そのマスク上から不純物拡散法およびイオン注入法などにより不純物を添加し、フォトダイオード１３およびＭＯＳトランジスタのソ−ス領域となる拡散層１１Ａ、およびＭＯＳトランジスタのドレイン領域となる拡散層１１Ｂを形成する。その後、マスクをアッシング等により除去した後、例えば熱酸化によりシリコン基板１１上にゲート絶縁膜１４Ｂを形成した後、そのゲート絶縁膜１４Ｂ上に例えば金属からなるゲート電極１４Ａを形成する。
【００２９】
更に、シリコン基板１１、拡散層１１Ａおよびゲート電極１４上に例えばＳｉＯ₂系の層間絶縁膜１８Ａを形成する。その後、電気的な接続のため、コンタクトホールなどの接続孔を層間絶縁膜１８Ａに形成して、他の金属配線層に電気的に接続させる。
【００３０】
同様に、第１配線層２０、第２配線層２１および第３配線層２２をそれぞれ形成すると共に、これら配線層を層間絶縁膜１８Ｂ、層間絶縁膜１８Ｃおよび層間絶縁膜１８Ｄで覆う。その後、層間絶縁膜１８Ｄ上に例えばフォトレジストからなるマスク層３４を形成する。
【００３１】
次に、図２（Ｂ）に示したように、マスク層３４を用いて層間絶縁膜１８Ｄ，１８Ｃ，１８Ｂおよび層間絶縁膜１８Ａの途中までを選択的にエッチング除去して開口部２７を形成する。
【００３２】
次に、図３に示したように、例えばＣＶＤ法により窒化シリコンからなる膜厚約１００ｎｍから約５００ｎｍ程度の保護膜２４を層間絶縁膜１８Ｄおよび開口部２７の内部に形成する。
【００３３】
次いで、この保護膜２４上に例えばスパッタリング法によって膜厚が例えば約５０ｎｍから約５００ｎｍ程度のアルミニウム膜２８Ａを成膜する。
【００３４】
次に、エッチバック法により配線層上部と掘り込み穴底部の反射膜２８Ａを選択的にエッチング除去して、図４に示したように、開口部２７の側壁面にアルミニウムからなる光反射特性を有する反射膜２８が形成される。
【００３５】
その後は、図１に示したように、開口部２７内、更に保護膜２４上に、例えば光透過性のある平坦化絶縁膜２９を、例えばＳＯＧ膜のスピン塗布あるいはＳｉＯ₂膜のＣＶＤ成膜法によって形成する。
【００３６】
次いで、この平坦化絶縁膜２９上に、例えば分光性および光透過性を有する絶縁体からなるカラーフィルタ３０を、ゼラチン塗布により形成する。
【００３７】
なお、反射膜２８のエッチングを例えば反応性イオンビームエッチングにより行うものとしてもよく、あるいは反射膜２８の表面を光反射できる程度に平滑にできる方法であれば、他の方法でもよい。
【００３８】
なお、開口部２７および反射膜２８は上記実施の形態のようにテーパ状に形成されていてもよいが、図５に示したように垂直に形成するようにしてもよい。
【００３９】
〔第２の実施の形態〕
次に、図６を用いて本発明の第２の実施の形態に係るマイクロレンズオンチップ型のＣＭＯＳセンサを説明する。本実施の形態においては、図２（Ａ），（Ｂ）までは第１の実施の形態に係る製造方法と同様であるため、重複する構成要素の番号を同一として図２（Ａ），（Ｂ）までの工程の説明を省略する。
【００４０】
本実施の形態では、図２（Ｂ）に示したように、所定のエッチング除去により開口部２７を形成した後、例えば窒化シリコンからなる第１の保護膜４３をＣＶＤ法により開口部２７の内部および層間絶縁膜１８Ｄ上に形成する。この後、第１の実施の形態と同様の方法を用いて反射膜２８を形成する。
【００４１】
その後、例えばＣＶＤ法によりＮＳＧ（Non-doped Silicate Glass）、ＰＳＧ（Phospho Silicate Glass）、またはＢＰＳＧ（Boron-Phospho Silicate Glass）などのシリケートガラス（二酸化珪素のガラス状のもの）に各種不純物を添加した光透過性を有する絶縁膜からなる埋込み膜４４を開口部２７の内部が完全に埋め込まれるように成膜し、続いて、例えばＣＭＰ法を用いて第１の保護膜４３が露出する程度の平坦化を行う。この埋込み膜４４は、例えばスピンコート法（Spin coating) によりＳＯＧ（Spin On Glass ）や透明樹脂膜などを成膜して形成しても良い。
【００４２】
本実施の形態では、この埋込み膜４４が埋め込まれた開口部２７上および第１の保護膜４３上に、第１の保護膜４３よりも厚い、例えば約１００ｎｍから約５００ｎｍ程度の例えば窒化シリコンからなる第２の保護膜４５をＣＶＤ法などにより形成する。
【００４３】
続いて、この第２の保護膜４５上にシリコン酸化膜、あるいはスピン塗布した透明樹脂からなる平坦化絶縁膜４６を形成する。以下、第１の実施の形態と同様に、平坦化絶縁膜４６上にカラーフィルタ３０およびマイクロレンズ３２を形成する。
【００４４】
以上のように基本的な構成は第１の実施の形態と同様であるが、本実施の形態では、第１の保護膜４３と第２の保護膜４５により保護膜を２層化した構造を有する。
【００４５】
このような２層化した構造を有することで、第１の保護膜４３では開口部２７内部では充分な膜厚を確保しづらいなどの設計上の制約により、膜の厚さを充分に確保することが難しいが、第２の保護膜４５は開口部２７の上方にあるため、保護膜として機能するために必要な膜の厚さを充分に確保することができ、これらの２層の保護膜４３，４５によって素子特性や信頼性の劣化原因となる水分侵入あるいは不純物汚染を抑制できる。
【００４６】
〔第３の実施の形態〕
次に、図７を用いて本発明の第３の実施の形態に係るマイクロレンズオンチップ型のＣＭＯＳセンサを説明する。本実施の形態においても、図２（Ａ），（Ｂ）までは第１の実施の形態に係る製造方法と同様であるため、重複する構成要素の番号を同一として図２（Ａ），（Ｂ）までの工程の説明を省略する。
【００４７】
本実施の形態では、図２（Ｂ）で開口部２７を形成した後、第１の実施の形態と同様の製造方法を用いて反射膜２８を開口部２７表面に保護膜を設けることなく、直接に形成する。
【００４８】
次いで、例えばＣＶＤ法によりＮＳＧ，ＰＳＧまたはＢＰＳＧなどのシリケートガラスからなる埋込み膜４７を、開口部２７の上方および層間絶縁膜１８Ｄが完全に埋め込まれる程度まで堆積する。その後、例えばＣＭＰ法を用いて平坦化を層間絶縁膜１８Ｄが露出しない程度に行うようにしてもよい。この埋込み膜４７は、例えばスピンコート法によりＳＯＧ膜や透明樹脂膜などを成膜して形成しても良い。
【００４９】
次に、埋込み膜４７上に、約１００ｎｍから約５００ｎｍ程度の例えば窒化シリコンからなる保護膜４８をＣＶＤ法などにより形成し、この保護膜４８上に平坦化絶縁膜４９を形成する。以下、第１の実施の形態と同様に、平坦化絶縁膜４９上にカラーフィルタ３０およびマイクロレンズ３２を形成する。
【００５０】
本実施の形態では、開口部２７の側面には保護膜を形成しないので、その分だけ開口部２７内の埋込み膜４７の体積を増加させることが可能である。従って、マイクロレンズ３２の焦点位置のばらつきに対する設計上の制約を緩和することができる。また、第２の実施の形態と同様に、この保護膜４８は開口部２７の上方にあるため、保護膜として機能するために必要な膜の厚さを充分に確保することができ、素子特性や信頼性の劣化原因となる水分侵入あるいは不純物汚染を抑制できる。
【００５１】
〔第４の実施の形態〕
次に、図８を参照して、本発明の第４の実施の形態に係るマイクロレンズオンチップ型のＣＣＤの構成を説明する。本実施の形態はＣＣＤであるが、その特有部分以外の構成は第１の実施の形態と同様であるため、重複する構成要素の詳細については説明を一部省略する。
【００５２】
本実施の形態のＣＣＤデバイスは、シリコン基板１１、光電変換部５５、転送ゲート部５６およびＶＣＣＤ（Vertical CCD ）５７により構成されている。光電変換部５５はＮ型の拡散層により形成されており、この光電変換部５５に光が入射すると、光電変換により光が信号電荷として蓄積される。この信号電荷は、クロックパルスにより駆動される転送ゲート部５６の制御の下にＮ型の導電型を持つＶＣＣＤ５７表面にチャネル層が形成されることによってＶＣＣＤ５７に転送される。このＶＣＣＤ５７は、ＣＣＤ回路上に垂直方向に配置され、信号電荷を後段の他のＶＣＣＤに転送する。このような信号電荷の転送動作がクロックパルスにより周期的に繰り返される。
【００５３】
このようなマイクロレンズオンチップ型のＣＣＤでは、従来構造であると、入射光が光電変換部５５のみならずＶＣＣＤ５７にも入射してしまい、光電変換効率が低下するスミアという現象が生じる虞がある。これに対して、本実施の形態であれば、マイクロレンズ３２からの入射光は開口部２７内の反射膜２８により導かれて確実に光電変換部５５に入射する。従って、光電変換部５５とマイクロレンズ３２の焦点距離を常に近傍にしなくても設計上良いことになる。このため、ＣＣＤの設計上の制約により、焦点が開口部２７内上部もしくは開口部２７内を離れた近傍領域にあっても、光電変換部５５に入射する光量が減少することはなく、変換効率が向上する。
【００５４】
以上実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態ではＣＭＯＳセンサおよびＣＣＤのような固体撮像素子について説明したが、その他の素子であっても、受光部を備えたマイクロレンズオンチップ型の半導体装置についても適用可能であることは言うまでもない。
【００５５】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、光電変換機能を有する受光部上方の層間絶縁膜中に開口部を設け、この開口部の側壁に光の反射膜を設けるようにしたので、マイクロレンズからの入射光を確実に受光部に導くことができ、受光部の感度が向上すると共に、隣接する受光部間での混色の問題も生ずることはない。また、開口部内および層間絶縁膜上に第１の保護膜を設けることに加えて、開口部の上方に第２の保護膜を設けるようにしたので、第２の保護膜に、保護膜として機能するために必要な膜の厚さを充分に確保することができる。よって、これら第１の保護膜および第２の保護膜によって素子特性や信頼性の劣化原因となる水分侵入あるいは不純物汚染を抑制できる。
【００５６】
また、本発明の固体撮像素子の製造方法によれば、製造工程上で多層配線層を設けても、焦点距離を受光部近傍にあわせて調整する必要がない。このため、平坦化絶縁膜の焦点調整機能の限界によらず、多層配線化および微細化を設計上更に進めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＣＭＯＳセンサの断面図である。
【図２】図１に示したＣＭＯＳセンサの工程毎の断面図である。
【図３】図２（Ｂ）の工程に続く工程毎の断面図である。
【図４】図３の工程に続く工程毎の断面図である。
【図５】第１の実施の形態の構造の変形例を説明するための断面図である。
【図６】本発明の第２の実施の形態に係るＣＭＯＳセンサの断面図である。
【図７】本発明の第３の実施の形態に係るＣＭＯＳセンサの断面図である。
【図８】本発明の第４の実施の形態に係るＣＣＤの断面図である。
【図９】従来のＣＭＯＳセンサの構造を説明するための断面図である。
【符号の説明】
１１…シリコン基板、１２…素子分離領域、１３…フォトダイオード、１１Ａ，１１Ｂ…拡散層、１４Ｂ…ゲート絶縁膜、１４Ａ…ゲート電極、１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ…層間絶縁膜、２０…第１配線層、２１…第２配線層、２２…第３配線層、２４…保護膜、２７…開口部、２８…反射膜、２９…平坦化膜絶縁膜、３０…カラーフィルタ、３２…マイクロレンズ、５５…光電変換部、５６…転送ゲート部、５７…ＶＣＣＤ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device such as a CMOS (Complementary Metal Oxide Semiconductor) sensor and a CCD (Charge Coupled Device), and more specifically, a so-called microlens on-chip type having a light receiving portion and a microlens disposed thereon. The present invention relates to a solid-state imaging device and a manufacturing method thereof.
[0002]
[Prior art]
Solid-state imaging devices such as CMOS image sensors and CCDs have a light receiving unit (photoelectric conversion unit), and convert the energy of light incident by the light receiving unit into electrical energy. In a CMOS image sensor, a photodiode having a PN junction performs photoelectric conversion as a light receiving unit and accumulates charges. The impurity region constituting the photodiode also serves as the source region of the switching transistor, and sends an electric signal to the processing circuit via the drain region under the on / off control of the gate electrode. This CMOS sensor can be manufactured relatively easily by using CMOS process technology, and arbitrary reading such as random access can be performed by devising a circuit. On the other hand, in the CCD, charges are accumulated in all photodiodes, and when the transfer gate is turned on, the accumulated charges are transferred all at once to the adjacent transfer CCD.
[0003]
By the way, in such a solid-state imaging device such as a CMOS sensor or a CCD, a so-called microlens on-chip type in which a microlens is arranged above a light receiving portion for the purpose of increasing a light receiving area made of a photodiode. Has been developed. In other words, the light receiving area is increased by disposing a microlens corresponding to the area of the element above the solid-state imaging element for one pixel including the photodiode, and light incident using the condensing function of the microlens. Are collected in the vicinity of the photodiode. With such a structure, the size of the micro lens by design does not depend on the area of the photodiode, but depends on the area of the element for one pixel, and the light receiving efficiency can be increased.
[0004]
FIG. 9 shows a cross-sectional configuration of this microlens on-chip type CMOS sensor. The surface of the silicon substrate 101 is separated for each pixel by an element isolation region 102. In one pixel of the silicon substrate 101, diffusion layers 101A and 101B are formed. A switching MOS transistor 104 is formed adjacent to a diffusion layer 101A that substantially constitutes a photodiode 103 having a PN junction made of a silicon substrate 101. The MOS transistor 104 includes a diffusion layer 101A (source region) that also serves as the photodiode 103, a diffusion layer 101B (drain region), and a gate electrode 106 formed on the surface of the silicon substrate 101 with a gate insulating film 105 interposed therebetween. It is configured.
[0005]
On the silicon substrate 101, three wiring layers including a gate electrode 106, a first wiring layer 110, a second wiring layer 111, and a third wiring layer 112 are formed. Each of the first interlayer insulating films 108A is formed. The second interlayer insulating film 108B, the third interlayer insulating film 108C, and the fourth interlayer insulating film 108D are covered. These interlayer insulating films 108A to 108D are made of a material that transmits light, such as NSG, PSG, BPSG. Further, a protective film 114 made of silicon nitride (SiN) is formed on the third wiring layer 112 to prevent intrusion of water molecules (H ₂ O) or the like. On the protective film 114, a planarization insulating film 119 made of a planarized silicon oxide film or a spin-coated transparent resin is formed. The planarization insulating film 119 is made of a transparent organic resin and has a function of adjusting a light collection distance of a microlens 122 described later.
[0006]
A color filter 120 is disposed over the planarization insulating film 119. The color filter 120 is made of a material dyed with gelatin, for example, and has a function of selectively dispersing light in three primary colors or complementary colors of cyan (Cy), magenta (Mg), yellow (Ye), and green (G). . A micro lens 122 is formed on the color filter 120.
[0007]
In the CMOS sensor configured as described above, incident light is incident on each pixel for the microlens 122, the color filter 120, the planarization insulating film 119, the protective film 114, the first interlayer insulating film 108A, the second interlayer insulating film 108B, Through the third interlayer insulating film 108C and the fourth interlayer insulating film 108D, the vicinity of the photodiode 103 is focused, and photoelectric conversion by the photodiode 103 is performed. Due to this photoelectric conversion, charges are accumulated in the photodiode 103 according to the brightness, and the accumulated charges (electrons) are taken out as an output current from the diffusion layer 101B by the on / off control of the MOS transistor 104 and are connected to the wiring layer. To the subsequent circuit.
[0008]
However, in such a CMOS sensor, when the film thickness of the entire multilayer wiring layer is increased, the distance between the photodiode 103 and the microlens 122 is designed only by adjusting the focus by the planarization insulating film 119 or the like. It is difficult to secure above. Further, although FIG. 9 shows a three-layer multilayer wiring structure as an example, in the current logic LSI device manufacturing process, multilayer wiring layers of 6 to 7 layers can be formed. Wiring technology is said to be possible.
[0009]
On the other hand, for this focal length, F = NR / (N−1) is established, where F is the focal length from the microlens, as a general formula for the focal length. Here, N is the refractive index of the constituent material of the microlens, and R is the radius of curvature of the curved surface of the microlens. Considering from the above formula, the focal length F from the microlens and the radius of curvature R of the curved surface in the microlens are proportional. Therefore, if the microlens 122 is miniaturized and the pitch (width: P) of the microlens 122 is reduced as shown in FIG. 9 to reduce the radius of curvature, the focal length F from the microlens 122 is naturally reduced. In proportion to this, the surface area of the photodiode 103 is also reduced by miniaturization. For this reason, how to reduce the distance between the focal point of the microlens 122 and the photodiode 103 under the conditions where multilayer wiring and miniaturization are necessary for the design is not limited to the above micro-on-chip CMOS sensor. This has been a problem in designing solid-state imaging devices in general.
[0010]
[Problems to be solved by the invention]
By the way, in the microlens on-chip type CMOS sensor, when the distance between the focal point of the microlens 122 and the photodiode 103 is long, the light passing through the focal point is diffused, and the amount of light incident on the photodiode 103 is reduced. Decreases and sensitivity decreases. Further, the first interlayer insulating film 108A, the second interlayer insulating film 108B, the third interlayer insulating film 108C, the fourth interlayer insulating film 108D, the wiring layer 110, 111, 112 and the gate electrode 106 may be diffusely reflected and enter adjacent pixels to cause color mixing. Such a problem is difficult to solve by the conventional technique in which the focal length is adjusted using the planarization insulating film 119 or the like and the focal point is brought close to the vicinity of the photodiode 103.
[0011]
The present invention has been made in view of such problems, and its purpose is to increase the distance from the microlens to the light-receiving unit in response to the multilayer wiring, and the sensitivity of the light-receiving unit that occurs as the distance increases. It is an object of the present invention to provide a solid-state imaging device and a method for manufacturing the same, which can prevent the light from entering the adjacent pixels due to irregular reflection.
[0012]
[Means for Solving the Problems]
A solid-state imaging device according to the present invention includes a light receiving unit that performs photoelectric conversion and a microlens disposed to face the light receiving unit, and is provided between the light receiving unit and the microlens. An interlayer insulating film, an opening formed in the thickness direction of the interlayer insulating film at a position facing the light receiving portion of the interlayer insulating film, and a first formed in the opening and on the interlayer insulating film A protective film, a reflective film provided on the first protective film on the side wall of the opening so as to reflect the light collected from the outside by the microlens to the light receiving part, and embedded in the opening A light-transmitting buried insulating film, a second protective film formed on the buried insulating film and the first protective film, and thicker than the first protective film; and formed on the second protective film. And a light transmissive planarization insulating film .
[0014]
The method of manufacturing the solid-state image pickup device of the present invention, a step of forming a light receiving portion by selectively forming an impurity region in the semiconductor substrate, an interlayer insulating film on the semiconductor substrate in which the light receiving portion is formed A step of selectively removing part of the interlayer insulating film facing the light-receiving portion partway through the interlayer insulating film to form an opening, and a step inside the opening and on the interlayer insulating film. A step of forming a protective film, a step of selectively forming a reflective film on the first protective film on the side wall portion of the opening, and an insulating material having optical transparency in the opening in which the reflective film is formed Forming a buried insulating film by depositing, forming a second protective film thicker than the first protective film on the buried insulating film and the first protective film, and a second A process of forming a light-transmitting planarization insulating film on the protective film, and the planarization A position opposed to above the light-receiving portion of Enmaku is intended to include a step of forming a microlens.
[0016]
In the solid-state imaging device of the present invention, the light incident on the microlens is focused at the opening or in the vicinity of the opening, and then efficiently reaches the light receiving portion while being reflected by the reflective film formed on the side wall of the opening. . Further, the first protective film and the second protective film suppress moisture intrusion or impurity contamination that causes deterioration of element characteristics and reliability.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0018]
[First Embodiment]
FIG. 1 shows a cross-sectional configuration of a microlens on-chip type CMOS sensor according to an embodiment of the present invention.
[0019]
On the silicon substrate 11, there are provided multilayer wiring layers, for example, four wiring layers comprising a gate electrode 19, a first wiring layer 20, a second wiring layer 21 and a third wiring layer 22. The film 18A, the interlayer insulating film 18B, the interlayer insulating film 18C, and the interlayer insulating film 18D are covered. These interlayer insulating films 18A to 18D are made of, for example, a material that transmits SiO ₂ light. Further, a protective film 24 made of, for example, silicon nitride (SiN) is provided on the interlayer insulating film 18D to prevent intrusion of water molecules (H ₂ O) or the like.
[0020]
An opening 27 is formed above the photodiode 13 in the interlayer insulating film 18A, the interlayer insulating film 18B, the interlayer insulating film 18C, and the interlayer insulating film 18D. The protective film 24 is also provided on the side wall and bottom of the opening 27.
[0021]
A reflection film 28 made of, for example, aluminum (Al) is provided on the surface of the protective film 24 on the side wall portion of the opening 27 by, for example, sputtering (Sputtering) or CVD (chemical vapor deposition). Yes.
[0022]
As the reflective film 28, titanium (Ti), titanium nitride (TiN), copper (Cu), tungsten (W), or a laminated film of these metals may be used. Any material that can reflect light may be used.
[0023]
On the protective film 24, a planarized insulating film 29 made of a planarized silicon oxide film or a spin-coated transparent resin is disposed. The planarization insulating film 29 is made of, for example, an acrylic organic resin, and has a function of adjusting a condensing distance of a microlens 32 described later.
[0024]
A color filter 30 is disposed on the planarization insulating film 29. The color filter 30 is made of, for example, a material dyed with gelatin, and has a function of selectively dispersing light in three primary colors or complementary colors of cyan (Cy), magenta (Mg), yellow (Ye), and green (G). .
[0025]
In the CMOS sensor of the present embodiment, incident light passes through the microlens 32, the planarization insulating film 29 inside the opening 27, the protective film 24, and the interlayer insulating film 18A for each pixel and in the vicinity of the photodiode 13. In the opening 27 or in the vicinity of the opening 27, the focal point is set at a position set by the planarization insulating film 29 or the like, and photoelectric conversion by the photodiode 13 is performed.
[0026]
As described above, in this embodiment, due to the limit of the adjustment function of the planarization insulating film 29, the light that focuses from the microlens 32 near the opening 27 is reflected in the reflection film 28, thereby causing the photodiode. 13 is reached. That is, the light from the microlens 32 is almost surely received by the photodiode 13, so that it is good in design without always keeping the distance between the photodiode 13 and the focal point of the microlens 32 in the vicinity region. Become. For this reason, the light quantity of the photodiode 13 does not decrease even when the distance between the photodiode 13 and the microlens 32 is increased and the focal point is in the vicinity of the opening 27 due to the design of the multilayer wiring. Further, the side surfaces of the interlayer insulating film 18A, the interlayer insulating film 18B, the interlayer insulating film 18C, and the interlayer insulating film 18D are covered with the reflective film 28, respectively. For this reason, light that is not incident on the surface of the photodiode 13 is diffusely reflected on a part of the wiring in the middle and incident on the photodiode of another semiconductor element, thereby preventing color mixing.
[0027]
Next, a method for manufacturing the CMOS sensor will be described with reference to FIGS.
[0028]
First, as shown in FIG. 2A, an insulating film such as a silicon oxide film is formed on the silicon substrate 11. After that, the element isolation region 12 is formed by heat-treating the insulating film in the element isolation formation region by, for example, a thermal oxidation method. Further, a mask such as a photoresist is applied and formed on the silicon substrate 11, and an impurity is added from the mask by an impurity diffusion method, an ion implantation method, or the like, thereby forming a source region of the photodiode 13 and the MOS transistor. A diffusion layer 11A and a diffusion layer 11B to be the drain region of the MOS transistor are formed. Thereafter, after removing the mask by ashing or the like, a gate insulating film 14B is formed on the silicon substrate 11 by, for example, thermal oxidation, and then a gate electrode 14A made of, for example, metal is formed on the gate insulating film 14B.
[0029]
Further, for example, an SiO ₂ -based interlayer insulating film 18A is formed on the silicon substrate 11, the diffusion layer 11A, and the gate electrode. Thereafter, for electrical connection, a connection hole such as a contact hole is formed in the interlayer insulating film 18A and electrically connected to another metal wiring layer.
[0030]
Similarly, a first wiring layer 20, a second wiring layer 21, and a third wiring layer 22 are formed, and these wiring layers are covered with an interlayer insulating film 18B, an interlayer insulating film 18C, and an interlayer insulating film 18D. Thereafter, a mask layer 34 made of, for example, a photoresist is formed on the interlayer insulating film 18D.
[0031]
Next, as shown in FIG. 2B, using the mask layer 34, the interlayer insulating films 18D, 18C, 18B and the interlayer insulating film 18A are selectively etched away to form openings 27. .
[0032]
Next, as shown in FIG. 3, a protective film 24 made of silicon nitride and having a thickness of about 100 nm to about 500 nm is formed inside the interlayer insulating film 18D and the opening 27 by, for example, CVD.
[0033]
Next, an aluminum film 28A having a film thickness of, for example, about 50 nm to about 500 nm is formed on the protective film 24 by, eg, sputtering.
[0034]
Next, the reflective film 28A at the upper part of the wiring layer and the bottom of the dug hole is selectively etched away by an etch back method, so that the light reflection characteristic made of aluminum is formed on the side wall surface of the opening 27 as shown in FIG. A reflective film 28 is formed.
[0035]
Thereafter, as shown in FIG. 1, for example, a light-transmitting planarizing insulating film 29 is formed in the opening 27 and further on the protective film 24, for example, spin coating of an SOG film or CVD deposition of an SiO ₂ film. Form by law.
[0036]
Next, a color filter 30 made of, for example, an insulator having spectral properties and light transmission properties is formed on the planarization insulating film 29 by gelatin coating.
[0037]
The reflective film 28 may be etched by, for example, reactive ion beam etching, or another method may be used as long as the surface of the reflective film 28 can be made smooth enough to reflect light.
[0038]
The opening 27 and the reflective film 28 may be formed in a tapered shape as in the above embodiment, but may be formed in a vertical manner as shown in FIG.
[0039]
[Second Embodiment]
Next, a microlens on-chip type CMOS sensor according to a second embodiment of the present invention will be described with reference to FIG. In this embodiment, since the manufacturing method up to FIGS. 2A and 2B is the same as that in the manufacturing method according to the first embodiment, the numbers of overlapping components are the same, and FIGS. The description of the steps up to B) is omitted.
[0040]
In the present embodiment, as shown in FIG. 2B, after the opening 27 is formed by predetermined etching removal, the first protective film 43 made of, for example, silicon nitride is formed inside the opening 27 by the CVD method. And formed on the interlayer insulating film 18D. Thereafter, the reflective film 28 is formed by using the same method as in the first embodiment.
[0041]
After that, various impurities were added to silicate glass (silicon dioxide glass-like) such as NSG (Non-doped Silicate Glass), PSG (Phospho Silicate Glass), or BPSG (Boron-Phospho Silicate Glass) by CVD, for example. A buried film 44 made of a light-transmitting insulating film is formed so that the inside of the opening 27 is completely buried, and then flat enough to expose the first protective film 43 using, for example, a CMP method. To do. The embedded film 44 may be formed by depositing SOG (Spin On Glass) or a transparent resin film by, for example, spin coating (Spin coating).
[0042]
In the present embodiment, the opening 27 and the first protective film 43 in which the buried film 44 is buried are thicker than the first protective film 43, for example, from about 100 nm to about 500 nm, for example, silicon nitride. A second protective film 45 is formed by a CVD method or the like.
[0043]
Subsequently, a planarization insulating film 46 made of a silicon oxide film or a spin-coated transparent resin is formed on the second protective film 45. Thereafter, the color filter 30 and the microlens 32 are formed on the planarization insulating film 46 as in the first embodiment.
[0044]
As described above, the basic configuration is the same as that of the first embodiment, but in this embodiment, a structure in which the protective film is divided into two layers by the first protective film 43 and the second protective film 45 is used. Have.
[0045]
By having such a two-layer structure, the film thickness of the first protective film 43 is sufficiently secured due to design restrictions such as it is difficult to secure a sufficient film thickness inside the opening 27. Although it is difficult, since the second protective film 45 is located above the opening 27, it is possible to sufficiently secure the thickness of the film necessary to function as the protective film. 43 and 45 can suppress moisture intrusion or impurity contamination that causes deterioration of device characteristics and reliability.
[0046]
[Third Embodiment]
Next, a microlens on-chip CMOS sensor according to a third embodiment of the present invention will be described with reference to FIG. Also in the present embodiment, since the manufacturing method up to FIGS. 2A and 2B is the same as that in the manufacturing method according to the first embodiment, the numbers of the overlapping components are the same, and FIGS. The description of the steps up to B) is omitted.
[0047]
In this embodiment, after forming the opening 27 in FIG. 2 (B), the reflective film 28 is not provided on the surface of the opening 27 using the same manufacturing method as in the first embodiment. Form directly.
[0048]
Next, a buried film 47 made of silicate glass such as NSG, PSG or BPSG is deposited by CVD, for example, to the extent that the opening 27 and the interlayer insulating film 18D are completely buried. Thereafter, planarization may be performed using CMP, for example, so that the interlayer insulating film 18D is not exposed. The buried film 47 may be formed by forming an SOG film, a transparent resin film, or the like by, for example, spin coating.
[0049]
Next, a protective film 48 made of, for example, silicon nitride having a thickness of about 100 nm to about 500 nm is formed on the buried film 47 by a CVD method or the like, and a planarization insulating film 49 is formed on the protective film 48. Thereafter, the color filter 30 and the microlens 32 are formed on the planarization insulating film 49 as in the first embodiment.
[0050]
In the present embodiment, since the protective film is not formed on the side surface of the opening 27, the volume of the embedded film 47 in the opening 27 can be increased by that amount. Therefore, design restrictions on variations in the focal position of the microlens 32 can be relaxed. As in the second embodiment, since the protective film 48 is above the opening 27, the film thickness necessary for functioning as the protective film can be sufficiently ensured, and the element characteristics In addition, moisture intrusion or impurity contamination that causes deterioration of reliability can be suppressed.
[0051]
[Fourth Embodiment]
Next, the configuration of a microlens on-chip CCD according to the fourth embodiment of the present invention will be described with reference to FIG. Although the present embodiment is a CCD, since the configuration other than the specific portions is the same as that of the first embodiment, a part of the details of the overlapping components will be omitted.
[0052]
The CCD device according to the present embodiment includes a silicon substrate 11, a photoelectric conversion unit 55, a transfer gate unit 56, and a VCCD (Vertical CCD) 57. The photoelectric conversion unit 55 is formed of an N-type diffusion layer, and when light enters the photoelectric conversion unit 55, the light is accumulated as signal charges by photoelectric conversion. This signal charge is transferred to the VCCD 57 by forming a channel layer on the surface of the VCCD 57 having the N-type conductivity under the control of the transfer gate unit 56 driven by the clock pulse. The VCCD 57 is arranged in the vertical direction on the CCD circuit, and transfers signal charges to another VCCD in the subsequent stage. Such a signal charge transfer operation is periodically repeated by a clock pulse.
[0053]
In such a microlens on-chip CCD, if it has a conventional structure, incident light may enter not only the photoelectric conversion unit 55 but also the VCCD 57, and a phenomenon called smear may occur that reduces the photoelectric conversion efficiency. . On the other hand, in the present embodiment, the incident light from the microlens 32 is guided by the reflective film 28 in the opening 27 and reliably enters the photoelectric conversion unit 55. Therefore, the design is good even if the focal length of the photoelectric conversion unit 55 and the microlens 32 is not always close. For this reason, the amount of light incident on the photoelectric conversion unit 55 does not decrease even if the focal point is in the upper part of the opening 27 or in a nearby region away from the opening 27 due to restrictions on the design of the CCD. Will improve.
[0054]
Although the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment and can be variously modified. For example, in the above embodiment, a solid-state imaging device such as a CMOS sensor and a CCD has been described. However, other devices can also be applied to a microlens on-chip type semiconductor device including a light receiving unit. Needless to say.
[0055]
【The invention's effect】
As described above, according to the solid-state imaging device of the present invention, the opening is provided in the interlayer insulating film above the light receiving portion having the photoelectric conversion function, and the light reflecting film is provided on the side wall of the opening. In addition, the incident light from the microlens can be reliably guided to the light receiving section, the sensitivity of the light receiving section is improved, and the problem of color mixing between adjacent light receiving sections does not occur. In addition to providing the first protective film in the opening and on the interlayer insulating film, the second protective film is provided above the opening, so that the second protective film functions as a protective film. Therefore, it is possible to ensure a sufficient film thickness necessary for the purpose. Therefore, the first protective film and the second protective film can suppress moisture intrusion or impurity contamination that causes deterioration of element characteristics and reliability.
[0056]
Further, according to the method for manufacturing a solid-state imaging device of the present invention, it is not necessary to adjust the focal length in accordance with the vicinity of the light receiving portion even if a multilayer wiring layer is provided in the manufacturing process. For this reason, multilayer wiring and miniaturization can be further advanced in the design regardless of the limit of the focus adjustment function of the planarization insulating film.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a CMOS sensor according to a first embodiment of the present invention.
2 is a cross-sectional view for each step of the CMOS sensor shown in FIG. 1;
3 is a cross-sectional view for each process following the process of FIG.
4 is a cross-sectional view for each process following the process of FIG. 3. FIG.
FIG. 5 is a cross-sectional view for explaining a modification of the structure of the first embodiment.
FIG. 6 is a cross-sectional view of a CMOS sensor according to a second embodiment of the present invention.
FIG. 7 is a cross-sectional view of a CMOS sensor according to a third embodiment of the present invention.
FIG. 8 is a sectional view of a CCD according to a fourth embodiment of the present invention.
FIG. 9 is a cross-sectional view for explaining the structure of a conventional CMOS sensor.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Silicon substrate, 12 ... Element isolation region, 13 ... Photodiode, 11A, 11B ... Diffusion layer, 14B ... Gate insulating film, 14A ... Gate electrode, 18A, 18B, 18C, 18D ... Interlayer insulating film, 20 ... 1st Wiring layer, 21 ... second wiring layer, 22 ... third wiring layer, 24 ... protective film, 27 ... opening, 28 ... reflective film, 29 ... flattened film insulating film, 30 ... color filter, 32 ... microlens, 55 ... Photoelectric conversion unit, 56 ... Transfer gate unit, 57 ... VCCD

Claims

A light receiving unit that performs photoelectric conversion;
A solid-state imaging device including a microlens disposed to face the light receiving unit,
An interlayer insulating film provided between the light receiving portion and the microlens;
An opening formed in the thickness direction of the interlayer insulating film at a position facing the light receiving portion of the interlayer insulating film;
A first protective film formed inside the opening and on the interlayer insulating film;
A reflective film provided on the first protective film on the side wall of the opening to reflect the light collected from the outside by the microlens to the light receiving part while reflecting the light ;
A light-transmitting embedded insulating film embedded in the opening;
A second protective film formed on the buried insulating film and the first protective film and having a thickness greater than that of the first protective film;
A solid-state imaging device comprising: a light-transmitting planarizing insulating film formed on the second protective film .

Forming a light receiving portion by selectively forming an impurity region in a semiconductor substrate;
Forming an interlayer insulating film on the semiconductor substrate on which the light receiving portion is formed;
A step of selectively removing a portion of the interlayer insulating film facing the light receiving portion up to the middle of the interlayer insulating film to form an opening;
Forming a first protective film inside the opening and on the interlayer insulating film;
Selectively forming a reflective film on the first protective film on the side wall of the opening;
Forming a buried insulating film by depositing an optically transparent insulating material in the opening in which the reflective film is formed;
Forming a second protective film thicker than the first protective film on the buried insulating film and the first protective film;
Forming a light transmissive planarization insulating film on the second protective film;
Forming a microlens at a position facing the light receiving portion above the planarization insulating film. A method for manufacturing a solid-state imaging device, comprising: