JP3952634B2

JP3952634B2 - Electronic control unit

Info

Publication number: JP3952634B2
Application number: JP11986299A
Authority: JP
Inventors: 和徳黒川; 和彦中井
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-04-27
Filing date: 1999-04-27
Publication date: 2007-08-01
Anticipated expiration: 2019-04-27
Also published as: JP2000312151A

Description

【０００１】
【発明の属する技術分野】
本発明は、制御回路から駆動回路に対して制御対象を駆動制御するための情報をシリアル送信し、駆動回路側では、受信したシリアルデータをパラレルデータに変換することにより駆動信号を発生する電子制御装置に関する。
【０００２】
【従来の技術】
従来より、例えば、汎用ＩＣである東芝社製「ＴＤ６３３６」等を利用することにより、シリアル通信によって得られた制御対象の制御データをパラレルデータに変換し、これを制御対象各部の駆動信号として出力するようにした駆動回路が知られている。
【０００３】
この種の駆動回路では、通常、制御対象の制御量を設定するマイクロコンピュータ等からなる制御回路との間で、制御回路側から送信されてくるクロック信号と同期してシリアルデータの各ビットデータを順に取り込む、所謂クロック同期のシリアル通信を行うが、こうしたシリアル通信では誤り検出ができないことから、ノイズの影響等によって、送受信されるシリアルデータにビットずれが起こると、制御対象を誤ったデータにて駆動してしまうことがあった。
【０００４】
しかし、こうしたビットずれの問題は、制御回路−駆動回路間の通信を周期的（例えば４ｍsec.毎）に繰り返し行うことにより、速やかに解消できるので、従来では、特に対策がなされず、黙認されていた。
つまり、シリアル通信を繰り返し行えば、駆動回路側での受信データが一時的に異常になっても、次の通電タイミングでは正常に戻すことができることから、従来では、ビットずれ等が発生することのないように各種ノイズ対策を施すことはあっても、受信データがビットずれを起こした際の対策等については、特に考えられていなかった。
【０００５】
【発明が解決しようとする課題】
ところが、上記のように駆動回路側で受信データにビットずれが起こった場合、制御対象が電球，発光体等のランプ負荷であったり、ソレノイド等のＬ負荷である場合には、制御対象を一時的に誤制御してしまうだけで、その後、制御を速やかに正常復帰させることができるものの、例えば、制御対象がステップモータである場合には、一度ビットずれが起こると、制御回路側で認識しているステップモータの駆動ステップ数と実際の駆動ステップ数とが異なる値となってしまい、ステップモータを所望の回転位置に制御できなくなる、といった問題があった。
【０００６】
つまり、ステップモータを駆動制御する電子制御装置では、ステップモータ各相の相巻線への通電・非通電を切り替えながらステップモータを所望の回転位置に制御する。このため、制御回路から駆動回路には、ステップモータを１ステップ分駆動する毎に、ステップモータ各相の相巻線への通電・非通電を表す情報がシリアル送信されることになる。例えば、４相ステップモータを、第１相φ１を通電している初期状態（ステップ数：α）から、３ステップ分正方向に回転させる際には、制御回路からは、図５（ａ）に例示するように、通電する相巻線をφ２→φ３→φ４へと順に切り換えるためのシリアルデータが、所定の通信時間間隔で順に送信されることになる。
【０００７】
そして、この場合、制御回路−駆動回路間でシリアル通信が正常になされれば、図５（ａ）に示すように、１回の通信毎に、ステップモータの励磁相が、φ１からφ２→φ３→φ４と順に切り換えられて、ステップモータを、初期状態（ステップ数：α）から、３ステップ分正方向に回転させた回転位置（ステップ数：α＋３）に制御することができる。
【０００８】
しかし、例えば図５（ｂ）に示すように、第２相φ２の巻線に通電させるためのデータ送信時に、駆動回路側で受信データのビットずれが起き、受信データが第４相φ４の巻線に通電させるものに変化してしまうと、ステップモータの励磁相が、φ１からφ４→φ３→φ４と切り換えられてしまい、ステップモータが２ステップ分逆転した後、１ステップ分正転することになる。そして、この場合には、ステップモータの実際の回転位置が、初期状態（ステップ数：α）から１ステップ分逆転した回転位置（ステップ数：α−１）となり、制御回路が認識している正常時の回転位置（ステップ数：α＋３）と異なるものになってしまう。
【０００９】
このため、上記従来の電子制御装置では、通信中に生じた一回のビットずれにて制御結果が変化してしまうステップモータ等の制御対象を制御することはできなかった。
一方、従来より、データ通信の誤りを検出する方法として、データを受信した回路側からデータを送信した回路側へと、受信データを転送（エコーバック）し、データを送信した回路側で、エコーバックされたデータと送信したデータとが一致しているかどうかを判断して、データが一致していない場合には、データ送信を再度行うことにより、正常なデータを確実に送信できるようにした制御装置が知られている（例えば、特公平６−７４０１５号公報参照）。
【００１０】
このため、上記のように制御回路と駆動回路との間でシリアル通信を行い、駆動回路側でシリアルデータをパラレルデータに変換して、駆動信号を出力するようにした電子制御装置においても、こうした従来技術を適用することにより、制御回路−駆動回路間でのデータ通信の精度を向上することが考えられる。
【００１１】
しかしながら、受信データをエコーバックすることにより通信精度を向上する従来装置では、データを送信する回路側で、前回行った通信が正常であったか否かを判断して、通信異常時にデータを再送信するだけであり、データを受信した回路側では、受信データを使用して制御対象を制御してしまうことから、従来技術を、上述したステップモータ駆動用の電子制御装置に適用しても、ステップモータを良好に制御することは困難である。
【００１２】
つまり、上記従来技術をステップモータ駆動用の電子制御装置に適用した場合、駆動回路側では、シリアルデータを一旦受信すると、そのシリアルデータをパラレルデータに変換して、ステップモータを駆動してしまうことになるため、ステップモータは、一時的にせよ、誤ったデータにて駆動されてしまうことになる。また、制御回路が、エコーバックデータから通信異常を検出して、シリアルデータを再送信し、駆動回路が、これを正常に受信したとしても、ステップモータの回転位置（ステップ数）が正常に戻るかどうかは解らないため、ビットずれ等によってステップモータを誤制御してしまった場合に、ステップモータの回転位置を確実に正常に復帰させるには、制御回路側で、エコーバックされたデータから、誤制御されたステップモータの現在の回転位置を認識して、その回転位置に基づき、ステップモータを所望の回転位置まで回転させる必要がある。しかし、こうした制御を行うには時間がかかり、また、エコーバックもシリアル通信で行われるので、エコーバックデータ自体がノイズ等でビットずれを起こすことも考えられ、このような場合には、ステップモータを制御回路が認識している回転位置に制御することは不可能である。
【００１３】
本発明は、こうした問題に鑑みなされたものであり、制御回路から送信されたシリアルデータを駆動回路側で受信し、これをパラレルデータに変換することにより、制御対象の駆動信号を出力するようにした電子制御装置において、制御回路−駆動回路間でのシリアル通信に異常が生じた際に、制御対象が誤って駆動されるのを確実に防止できるようにすることを目的とする。
【００１４】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の電子制御装置において、制御対象を駆動する際には、まず制御手段側の送信手段が、駆動手段に対して、制御対象駆動制御のためのシリアルデータを送信する。すると、駆動手段側では、受信手段が、このシリアルデータを受信し、転送手段が、その受信したシリアルデータを制御手段側に転送（エコーバック）する。すると、制御手段側では、判定手段が、この転送されてきたシリアルデータ（エコーバックデータ）が、送信手段が送信したシリアルデータと一致するか否か（換言すれば、駆動手段へのシリアルデータの送信を正常に実行できたか否か）を判定する。
【００１５】
そして、両シリアルデータが一致しており、判定手段が、シリアル通信を正常に実行できたと判断すると、許可手段が、駆動手段に、指令信号を出力する。すると、駆動手段側では、出力手段が、その指令信号に従い、受信手段が受信し保持しているシリアルデータを、パラレルデータに変換し、制御対象駆動のための駆動信号として出力する。また逆に、制御手段において、判定手段が、両シリアルデータが一致していない（換言すればシリアル通信に異常が生じた）と判断すると、データ再送信手段が、送信手段からシリアルデータを再送信させる。
【００１６】
このように、本発明の電子制御装置によれば、駆動手段において、出力手段が、受信手段にて受信されたシリアルデータをパラレルデータに変換して駆動信号として出力するのは、制御手段にて制御手段−駆動手段間のシリアル通信が正常に実行されたと判断されたときであり、制御手段側でシリアル通信の正常動作を確認できなければ、受信したシリアルデータがパラレルデータに変換されて駆動信号として出力されることはない。
【００１７】
このため、本発明の電子制御装置によれば、制御手段−駆動手段間でのシリアル通信に異常が生じた際に、制御対象が誤ったデータで制御されるのを確実に防止することができ、制御対象の制御精度を向上できる。
また、制御手段側では、シリアル通信に異常が生じたと判断した際には、シリアルデータを再送信し、その再送信により駆動手段から転送（エコーバック）されてくるシリアルデータ（エコーバックデータ）が再送信したシリアルデータと一致していれば、許可手段が、駆動信号の出力を許可する指令信号を送信するので、シリアル通信に一時的に異常が生じたとしても、制御対象を、所望の状態に確実に制御することができる。
【００１８】
また更に、本発明の電子制御装置では、駆動手段において、受信手段がｎ＋ｍビットのシフトレジスタ、転送手段がｎビットのシフトレジスタ、出力手段がｎビットのラッチ用シフトレジスタから夫々構成される。そして、制御手段からのシリアルデータの送信によって駆動手段を上記のように動作させるために、送信手段が、制御対象駆動制御のためのｎビットの制御データの後ろにｍビット（但し、ｍ≧ｎ）のダミーデータを付与したｎ＋ｍビットのシリアルデータを、同期信号と共に送信する。
【００１９】
このため、本発明の電子制御装置においては、駆動手段側の各シフトレジスタが、制御手段の送信手段から送信されてくる同期信号に同期して、シリアルデータの各ビットデータを順に受信し、転送手段を構成するシフトレジスタは、送信手段から送信されてくるシリアルデータの内、制御対象の駆動制御に必要なｎビット分の制御データを受信した後、ダミーデータを受信する度に、先に受信した制御データを１ビット単位で順に制御手段に戻す（エコーバックする）ことになり、制御手段側では、ｎ＋ｍビットのシリアルデータの送信を完了した時点で、駆動手段からエコーバックされてきた制御データと実際に送信した制御データとの一致・不一致を速やかに判定できる。
【００２０】
そして、これら各データの一致を判定したときに指令信号を出力することにより、駆動手段側の出力手段を構成するラッチ用レジスタに、受信手段を構成するシフトレジスタに蓄積されたｎ＋ｍビットのシリアルデータの内、シフトレジスタが受信した最初のｎビット分（つまり制御対象の駆動制御に必要な制御データ）をラッチさせ、このｎビットのデータをパラレルデータとして出力させることができる。
【００２１】
つまり、本発明の電子制御装置では、制御手段と駆動手段との間のシリアル通信をクロック同期で行うことにより、駆動手段を、３つのレジスタからなる半導体集積回路（ＩＣ）にて簡単に実現できるようにしており、上記のように、３つのレジスタが、受信手段，転送手段，出力手段として動作するので、極めて簡単な構成にて実現できることになる。
【００２２】
尚、本発明は、制御手段（制御回路）から駆動手段（駆動回路）に対して制御対象を駆動制御するための情報をシリアル送信し、駆動回路側では、受信したシリアルデータをパラレルデータに変換することにより制御対象駆動のための駆動信号を出力する電子制御装置であれば適用できるが、特に、請求項２に記載のように、制御手段が、駆動手段に対して、ステップモータ各相の相巻線への通電・非通電を表す情報をシリアル送信する、ステップモータ制御用の電子制御装置に本発明を適用すれば、その効果をより有効に発揮することができる。
【００２３】
つまり、既述したように、ステップモータを制御手段と駆動手段との間のシリアル通信にて駆動制御する場合、駆動手段を、単に、シリアルデータを受信した際にその受信データに従ってステップモータを駆動するように構成すると、シリアル通信の異常によって駆動手段側での受信データに一度ビットずれが起こると、制御手段側で認識しているステップモータの駆動ステップ数と実際の駆動ステップ数とが異なる値となってしまい、ステップモータの回転位置（ステップ数）を制御することができなくなるが、本発明によれば、制御手段側でシリアル通信の良・否を確認し、シリアル通信を正常に実行できた際にだけ、駆動手段に対して、受信データのシリアル−パラレル変換を許可するようにしているため、請求項２に記載のように、本発明（請求項１）をステップモータ制御用の電子制御装置に適用すれば、制御手段側で認識しているステップモータの駆動ステップ数と実際の駆動ステップ数とを常に一致させて、ステップモータを高精度に制御することが可能になる。
【００２４】
【発明の実施の形態】
以下に、本発明の一実施例を図面と共に説明する。
図１は、本発明が適用された実施例の自動車用内燃機関の制御装置（エンジン制御装置）全体の構成を表すブロック図である。
【００２５】
図１に示す如く、エンジン制御装置は、エンジンの所定回転角度毎に検出信号を発生する回転角センサ１０，車速に応じた検出信号を発生する車速センサ１２，スロットルバルブの開度を検出するスロットルセンサ１４，排気中の酸素濃度（延いてはエンジンに供給された燃料混合気の空燃比）を検出するＯ₂センサ１６，冷却水温を検出する水温センサ１８等からなる、運転状態検出用の各種センサと、これら各センサからの検出信号に基づきエンジン制御を行う電子制御回路（ＥＣＵ）３０とから構成されている。
【００２６】
ＥＣＵ３０は、上記各センサからの検出信号を取り込み、エンジンの吸気系に設けられた燃料噴射弁（インジェクタ）２０からの燃料噴射量、イグナイタ２２による点火コイル一次巻線への通電・非通電のタイミング（換言すれば点火時期）、４相ステップモータ２４の回転位置等を制御するためのものであり、ＣＰＵ，ＲＯＭ，ＲＡＭ等からなるマイクロコンピュータ（以下単にＣＰＵという）５０を中心に構成されている。
【００２７】
尚、４相ステップモータ２４は、エンジンの吸気系に設けられたアイドルスピードコントロールバルブ（ＩＳＣＶ）、或いは、エンジンの給排気系を連通する排気再循環通路に設けられたＥＧＲバルブ等を開閉するためのアクチュエータであり、ＥＣＵ３０は、４相ステップモータ２４の回転位置（ステップ数）を制御することにより、ＩＳＣＶ或いはＥＧＲバルブ等のバルブ開度を制御する。
【００２８】
また、ＥＣＵ３０には、回転角センサ１０，車速センサ１２等から入力されるパルス状の検出信号を波形整形してＣＰＵ５０に入力する入力回路３２、スロットルセンサ１４，Ｏ₂センサ１６，水温センサ１８等から入力されるアナログ電圧信号をデジタルデータに変換してＣＰＵ５０に入力するＡ／Ｄ変換回路（ＡＤＣ）３４、ＣＰＵ５０からの制御信号を受けてインジェクタ２０，イグナイタ２２，４相ステップモータ２４を夫々駆動するための駆動信号を出力する駆動回路（ＩＣ）３６，３８，４０、及び、イグニッションスイッチＩＧのオン時にバッテリＢＴから電源供給（バッテリ電圧＋Ｂ）を受けて、上記各内部回路を動作させるための電源電圧（定電圧）Ｖｃｃを生成する電源回路（ＩＣ）３１等が備えられている。
【００２９】
このように構成されたＥＣＵ３０においては、ＣＰＵ５０が、入力回路３２及びＡＤＣ３４を介して入力される各種検出信号に基づき、燃料噴射量，点火時期，バルブ開度（ＩＳＣＶ或いはＥＧＲバルブ等の開度）を演算し、その演算結果に従い、駆動回路３６，３８，４０に制御信号を出力することにより、各駆動回路３６，３８，４０を介して、インジェクタ２０，イグナイタ２２，４相ステップモータ２４を制御するのであるが、こうしたエンジン制御全体については、本発明に特に関係なく、また従来より周知であるため、説明は省略し、次に、ＣＰＵ５０が実行する本発明にかかわる主要な処理である４相ステップモータ２４駆動のための処理（ステップモータ駆動処理）、及び、この処理を実現するための駆動回路４０の構成について説明する。
【００３０】
図２に示す如く、本実施例では、ＣＰＵ５０は、４相ステップモータ２４駆動用の制御データとして、４相ステップモータ２４各相の相巻線毎に通電・非通電を表す２値データからなる４ビットの制御データ（データ１〜４）を生成し、これに予め設定された４ビットのダミーデータを付与した、計８ビットのシリアルデータを、制御信号ＳＯＵＴとして、駆動回路４０にシリアル送信する。また、この制御信号ＳＯＵＴ送信時には、この制御信号ＳＯＵＴに同期したクロック信号（同期信号）ＣＬＫも同時に駆動回路４０に出力する。
【００３１】
一方、４相ステップモータ２４駆動のための駆動回路４０は、図３に示す如く、ＣＰＵ５０が出力する制御信号ＳＯＵＴの全ビットを、クロック信号ＣＬＫに同期して順時受信し、保持するための８ビットの受信用シフトレジスタ４２と、ＣＰＵ５０が出力する制御信号ＳＯＵＴをクロック信号ＣＬＫに同期して順時受信すると共に、制御信号ＳＯＵＴの内、４相ステップモータ２４の駆動に必要な制御データ４ビット分を受信した後のダミーデータの受信時には、シフト動作によって制御データを順に吐き出し、エコーバックデータＳＩＮ（図２のデータ１′〜４′参照）としてＣＰＵ５０側に転送する、４ビットのエコーバック用シフトレジスタ４４とを備える。
【００３２】
また、駆動回路４０には、図２に示すように、後述のステップモータ駆動処理によってＣＰＵ５０が出力してくるコントロール信号ＣＳの立ち上がりタイミングで、受信用シフトレジスタ４２に保持された制御データ（データ１〜４）をラッチし、そのラッチしたデータ（４ビット）を、４相ステップモータ２４駆動のための（詳しくは、各相巻線を通電・非通電するための）の駆動信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４としてパラレル出力するデータ出力用ラッチレジスタ４６が設けられている。
【００３３】
尚、本実施例では、駆動回路４０が、本発明の駆動手段に相当するものであり、駆動回路４０において、８ビットの受信用シフトレジスタ４２は、本発明の受信手段に相当し、４ビットのエコーバック用シフトレジスタ４４は、本発明の転送手段に相当し、データ出力用ラッチレジスタ４６は、本発明の出力手段に相当する。
【００３４】
次に、図４は、ＣＰＵ５０において４相ステップモータ２４駆動のために実行されるステップモータ駆動処理を表す。尚、この処理は、本発明の制御手段としての機能をＣＰＵ５０に実現させるためのものであり、ＩＳＣＶ或いはＥＧＲバルブの開度を制御するために４相ステップモータ２４を回転させるに当たって、４相ステップモータ２４を１ステップ分回転駆動するために実行され、例えば、４相ステップモータ２４を３ステップ分回転駆動する際には、この処理が３回繰り返し実行されることになる。
【００３５】
図４に示す如く、ステップモータ駆動処理では、まずＳ１１０（Ｓは処理のステップを表す）にて、駆動回路４０に出力する指令信号としてのコントロール信号ＣＳを値０（Low レベル）にリセットする（図２の時点ｔ１参照）。
そして、続くＳ１２０では、４相ステップモータ２４を現在の回転位置から１ステップ分正又は逆方向に回転させるのに必要な制御データ（データ１〜４）を求め、この制御データの後ろに４ビットのダミーデータを付与することによりシリアル出力データをセットし、続くＳ１３０にて、このシリアル出力データを前述の制御信号ＳＯＵＴとして、送信用のクロック信号ＣＬＫと共に駆動回路４０に出力するシリアル送信を起動する、本発明の送信手段としての処理を実行する。
【００３６】
このように、Ｓ１３０にて、シリアル送信を起動すると、図２に示したように、ＣＰＵ５０から駆動回路４０には、制御信号ＳＯＵＴとして、４相ステップモータ２４の各相巻線への通電・非通電を表す４ビットの制御データ（データ１〜４）と４ビットのダミーデータとが順に送信されることになるが、このシリアル出力データの送信中に、制御データ４ビット分の送信が完了し、ダミーデータの送信に入ると、駆動回路４０側では、クロック信号ＣＬＫに同期して（具体的には図２に示すクロック信号ＣＬＫの立ち上がりタイミングで）ダミーデータを受信する度に、エコーバック用シフトレジスタ４４から制御データがデータ１から順に１ビットずつ吐き出され、これがエコーバックデータ（データ１′〜４′）として、ＣＰＵ５０に転送されてくる（図２に示す時点ｔ２以降参照）。
【００３７】
このため、続くＳ１４０では、駆動回路４０から転送されてくるエコーバックデータを取り込む入力処理を実行し、この入力処理にて、エコーバックデータを４ビット分取り込むと（換言すればシリアル出力データの送信が完了すると）、続くＳ１５０にて、取り込んだエコーバックデータ（データ１′〜４′）と、制御信号ＳＯＵＴとして今回送信した制御データである出力データ（データ１〜４）とが一致しているか否かを判断する、本発明の判定手段としての処理を実行する。
【００３８】
そして、Ｓ１５０にて、エコーバックデータと出力データとが一致していないと判断すると、再度Ｓ１２０に移行して、送信用のシリアル出力データとして前回送信したものと同じデータをセットし、Ｓ１３０にてシリアル送信を起動することにより、シリアル出力データを再送信させる、本発明のデータ再送信手段としての処理を実行する。
【００３９】
一方、Ｓ１５０にて、エコーバックデータと出力データとが一致していると判断すると、駆動回路４０への制御信号ＳＯＵＴの送信は正常に実行できたものとして、続くＳ１６０に移行し、指令信号としてのコントロール信号ＣＳを値１（Highレベル）にセットする（図２に示す時点ｔ３参照）ことにより、駆動回路４０に対して、今回受信した制御データ（データ１〜４）のパラレル出力を許可する、本発明の許可手段としての処理を実行し、当該処理を一旦終了する。
【００４０】
尚、コントロール信号ＣＳを値１（Highレベル）にセットすると、前述したように、駆動回路４０側では、データ出力用ラッチレジスタ４６が受信用シフトレジスタ４２に保持された制御データ（データ１〜４）をラッチし、そのラッチしたデータ（４ビット）を、駆動信号ＯＵＴ１〜４として、４相ステップモータ２４側にパラレル出力する。すると４相ステップモータ２４の各相巻線は、この駆動信号ＯＵＴ１〜４に対応して通電・非通電され、４相ステップモータ２４の回転位置が、１ステップ分だけ正又は逆方向に変化する。
【００４１】
以上説明したように、本実施例では、４相ステップモータ２４を駆動する際には、ＣＰＵ５０から駆動回路４０に対して、４相ステップモータ２４の各相の相巻線への通電・非通電を表す４ビットの制御データに４ビットのダミーデータを付与した合計８ビットのデータをクロック信号ＣＬＫと共にシリアル送信し、駆動回路４０側では、そのシリアルデータをクロック同期で受信すると共に、受信データの内、ダミーデータを除く制御データをエコーバックデータとしてＣＰＵ５０に送信する。そして、ＣＰＵ５０側では、このエコーバックデータと、送信した制御データ（出力データ）とが一致している場合に、駆動回路４０に対して、コントロール信号ＣＳ（Highレベル）を出力することにより、駆動回路４０が受信した制御データ（４ビット）を、４相ステップモータ２４の駆動信号として、パラレル出力させる。
【００４２】
このため、本実施例によれば、駆動回路４０が、シリアル通信により受信した制御データを、４相ステップモータ２４駆動のための駆動信号（４ビットのパラレルデータ）として出力するのは、ＣＰＵ５０側で、エコーバックデータに基づき、ＣＰＵ５０−駆動回路４０間のシリアル通信が正常に実行されたと判断されたときだけであり、ＣＰＵ５０側でシリアル通信の正常動作が確認されなければ、駆動回路４０が受信した制御データを駆動信号としてパラレル出力することはない。よって、本実施例によれば、ＣＰＵ５０−駆動回路４０間でのシリアル通信に異常が生じた際に、４相ステップモータ２４が、誤ったデータで駆動されるのを確実に防止することができる。
【００４３】
また、ＣＰＵ５０は、エコーバックデータと、送信した制御データとが一致していないと判断すると、制御データを再送信するが、この再送信動作は、再送信した制御データと、それに対応したエコーバックデータとが一致するまで繰り返し実行され、これら各データが一致したときにだけ、駆動回路４０に対してコントロール信号ＣＳ（Highレベル）を出力して、受信した制御データのパラレル出力を許可することから、ＣＰＵ５０が認識している４相ステップモータ２４の駆動ステップ数と実際の駆動ステップ数とが常に一致することになり、４相ステップモータ２４の制御精度を高め、延いては、４相ステップモータ２４により開閉されるＩＳＣＶ或いはＥＧＲバルブの開度を高精度に制御することが可能になる。
【００４４】
以上、本発明の一実施例について説明したが、本発明は、上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、上記実施例では、駆動回路４０は、単に、ＣＰＵ５０からのコントロール信号ＣＳの立ち上がりで駆動信号を出力するものとして説明したが、この場合、コントロール信号ＣＳの信号線にノイズが重畳されると、駆動回路４０がそのノイズによって、不適当なタイミングで駆動信号を出力してしまうことも考えられる。
【００４５】
そこで、コントロール信号ＣＳの信号線のノイズ対策が十分でない場合や、ノイズの影響を受け易い環境下等では、例えば、駆動回路４０側で、制御信号ＳＯＵＴの全ビットの受信が完了する最終クロック後に、コントロール信号ＣＳの入力を受け付ける、というように、駆動回路４０側でのコントロール信号ＣＳの入力区間を制限するとよい。また、例えば、駆動回路４０側で、ＣＰＵ５０からのコントロール信号ＣＳの立ち上がりを検出すると、所定時間経過後に、コントロール信号ＣＳの信号レベルを検出し、コントロール信号ＣＳの信号レベルが適正（上記実施例ではHighレベル）であれば、コントロール信号ＣＳが実際に入力されたものとして、データ出力用ラッチレジスタ４６から駆動信号を出力させる、というように、コントロール信号ＣＳの２度読み処理を行うようにしてもよい。
【００４６】
つまり、このようにすれば、駆動回路４０がコントロール信号ＣＳの信号線に重畳されたノイズによって駆動信号を誤出力するのを防止し、制御対象である４相ステップモータ２４の駆動制御をより高精度に行うことができるようになる。一方、上記実施例では、エンジン制御用の電子制御装置（ＥＣＵ）３０において、ＩＳＣＶ或いはＥＧＲバルブの開度を制御するための４相ステップモータ２４を駆動する駆動回路４０とＣＰＵ５０との間でシリアル通信を行う制御系に本発明を適用した場合について説明したが、本発明は、こうした制御系に限らず、ステップモータ等の所望の制御対象の制御量を演算するマイクロコンピュータ等の制御回路と、この制御回路からシリアル送信された制御信号（制御データ）を受信し、これをパラレルデータに変換することにより、制御対象の駆動信号を発生する駆動回路とからなる制御装置であれば、適用することができる。
【００４７】
また例えば、上記実施例では、駆動回路４０は、特定の４相ステップモータ２４に対する駆動信号を出力するものとして説明したが、例えば、ＣＰＵ５０からシリアル送信されてくるシリアルデータをパラレルデータに変換することにより、複数のステップモータに対する駆動信号を同時に生成するものであっても、本発明を適用して、上記実施例と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】実施例のエンジン制御装置全体の構成を表すブロック図である。
【図２】ＣＰＵとステップモータ用の駆動回路との間で送受信される信号及び駆動回路からの出力を説明するタイムチャートである。
【図３】ステップモータ用の駆動回路（ＩＣ）の構成を表す説明図である。
【図４】ＣＰＵにて実行されるステップモータ駆動処理を表すフローチャートである。
【図５】シリアル通信を利用してステップモータを駆動制御する従来装置の問題を説明する説明図である。
【符号の説明】
２４…４相ステップモータ、４０…駆動回路、４２…受信用シフトレジスタ、４４…エコーバック用シフトレジスタ、４６…データ出力用ラッチレジスタ、５０…ＣＰＵ（マイクロコンピュータ）。[0001]
BACKGROUND OF THE INVENTION
The present invention serially transmits information for controlling the drive of a controlled object from the control circuit to the drive circuit, and the drive circuit generates electronic drive signals by converting the received serial data into parallel data. Relates to the device.
[0002]
[Prior art]
Conventionally, for example, by using “TD6336” manufactured by Toshiba, which is a general-purpose IC, the control data of the control target obtained by serial communication is converted into parallel data, and this is output as the drive signal of each part of the control target A drive circuit configured to do this is known.
[0003]
In this type of drive circuit, each bit data of the serial data is usually synchronized with a clock signal transmitted from the control circuit side with a control circuit composed of a microcomputer or the like that sets a control amount to be controlled. So-called clock-synchronized serial communication is performed in order, but error detection is not possible with such serial communication, so if a bit shift occurs in serial data to be transmitted / received due to the influence of noise, etc. Sometimes it was driven.
[0004]
However, such a bit shift problem can be solved quickly by repeating communication between the control circuit and the drive circuit periodically (for example, every 4 msec.). It was.
In other words, if serial communication is repeated, even if the received data on the drive circuit side becomes temporarily abnormal, it can be restored to normal at the next energization timing. Even if various noise countermeasures are taken, there is no particular consideration for countermeasures when the received data has a bit shift.
[0005]
[Problems to be solved by the invention]
However, when a bit shift occurs in the received data on the drive circuit side as described above, if the control target is a lamp load such as a light bulb or a light emitter or an L load such as a solenoid, the control target is temporarily set. However, if the control target is a step motor, for example, if the bit shift occurs once, the control circuit will recognize that the bit shift once. There is a problem that the number of driving steps of the stepping motor and the actual number of driving steps become different values, making it impossible to control the stepping motor to a desired rotational position.
[0006]
That is, in the electronic control device that controls the drive of the step motor, the step motor is controlled to a desired rotational position while switching between energization and non-energization of the phase winding of each phase of the step motor. For this reason, every time the step motor is driven by one step, information indicating energization / non-energization of the phase winding of each phase of the step motor is serially transmitted from the control circuit to the drive circuit. For example, when the four-phase step motor is rotated in the positive direction by three steps from the initial state (number of steps: α) in which the first phase φ1 is energized, the control circuit returns to FIG. As illustrated, serial data for sequentially switching energized phase windings from φ2 → φ3 → φ4 is sequentially transmitted at predetermined communication time intervals.
[0007]
In this case, if the serial communication is normally performed between the control circuit and the drive circuit, the excitation phase of the step motor is changed from φ1 to φ2 to φ3 for each communication as shown in FIG. By sequentially switching from φ4 to φ4, the step motor can be controlled from the initial state (step number: α) to the rotational position (step number: α + 3) rotated in the positive direction by three steps.
[0008]
However, as shown in FIG. 5B, for example, when data for energizing the winding of the second phase φ2 is transmitted, a bit shift of the received data occurs on the drive circuit side, and the received data is wound on the fourth phase φ4. If it changes to the one that energizes the wire, the excitation phase of the step motor is switched from φ1 to φ4 → φ3 → φ4, and the step motor reverses by two steps and then rotates forward by one step. Become. In this case, the actual rotational position of the step motor becomes a rotational position (step number: α-1) that is reversed by one step from the initial state (step number: α), and the normality recognized by the control circuit. It becomes different from the rotational position (number of steps: α + 3).
[0009]
For this reason, the conventional electronic control device cannot control a control target such as a step motor whose control result changes due to a single bit shift that occurs during communication.
On the other hand, conventionally, as a method of detecting an error in data communication, the received data is transferred (echoed back) from the circuit side that received the data to the circuit side that transmitted the data. Control that determines whether the backed-up data and the transmitted data match, and if the data does not match, performs data transmission again to ensure that normal data can be transmitted An apparatus is known (for example, see Japanese Patent Publication No. 6-74015).
[0010]
For this reason, even in an electronic control device in which serial communication is performed between a control circuit and a drive circuit as described above, serial data is converted into parallel data on the drive circuit side, and a drive signal is output. It is conceivable to improve the accuracy of data communication between the control circuit and the drive circuit by applying the conventional technique.
[0011]
However, in the conventional device that improves the communication accuracy by echoing back the received data, the circuit that transmits the data determines whether the previous communication was normal and retransmits the data when the communication is abnormal In the circuit side that receives the data, the control object is controlled using the received data. Therefore, even if the conventional technique is applied to the above-described electronic controller for driving the step motor, the step motor It is difficult to control well.
[0012]
In other words, when the above conventional technology is applied to an electronic control device for driving a step motor, once the serial data is received on the drive circuit side, the serial data is converted into parallel data and the step motor is driven. Therefore, the stepping motor is driven with incorrect data even temporarily. Even if the control circuit detects a communication abnormality from the echo back data, retransmits the serial data, and the drive circuit receives this normally, the rotational position (number of steps) of the step motor returns to normal. Since it is not known whether or not the step motor is erroneously controlled due to a bit shift or the like, in order to reliably return the rotation position of the step motor to normal, the control circuit side from the echoed back data, It is necessary to recognize the current rotational position of the erroneously controlled step motor and rotate the step motor to a desired rotational position based on the rotational position. However, it takes time to perform such control, and since echo back is also performed by serial communication, it is possible that the echo back data itself causes a bit shift due to noise or the like. In such a case, the step motor It is impossible to control the rotation position recognized by the control circuit.
[0013]
The present invention has been made in view of these problems, and receives serial data transmitted from the control circuit on the drive circuit side and converts it into parallel data, thereby outputting a drive signal to be controlled. It is an object of the present invention to reliably prevent a control target from being erroneously driven when an abnormality occurs in serial communication between a control circuit and a drive circuit.
[0014]
[Means for Solving the Problems]
The electronic control apparatus according to claim 1, wherein the transmission means on the control means side first performs control object drive control on the drive means when the control object is driven. Send serial data. Then, on the drive means side, the receiving means receives this serial data, and the transfer means transfers (echoes back) the received serial data to the control means side. Then, on the control means side, the judging means determines whether the transferred serial data (echo back data) matches the serial data transmitted by the transmitting means (in other words, the serial data to the driving means). It is determined whether or not transmission has been normally executed.
[0015]
When the serial data matches and the determination means determines that serial communication has been successfully executed, the permission means outputs a command signal to the drive means. Then, on the drive means side, the output means converts the serial data received and held by the receiving means into parallel data in accordance with the command signal, and outputs it as a drive signal for driving the controlled object. Conversely, in the control means, if the determination means determines that the serial data do not match (in other words, an abnormality has occurred in the serial communication), the data re-transmission means retransmits the serial data from the transmission means. Let
[0016]
As described above, according to the electronic control device of the present invention, in the driving means, the output means converts the serial data received by the receiving means into parallel data and outputs it as a driving signal. When it is determined that the serial communication between the control means and the drive means has been normally executed, and the normal operation of the serial communication cannot be confirmed on the control means side, the received serial data is converted into parallel data and the drive signal Will not be output.
[0017]
For this reason, according to the electronic control device of the present invention, when abnormality occurs in serial communication between the control means and the drive means, it is possible to reliably prevent the controlled object from being controlled with incorrect data. The control accuracy of the control object can be improved.
When the control means determines that an abnormality has occurred in the serial communication, the serial data is retransmitted, and the serial data (echoback data) transferred (echoback) from the drive means by the retransmission is retransmitted. If it matches with the retransmitted serial data, the permission means transmits a command signal for permitting the output of the drive signal. Can be reliably controlled.
[0018]
Still further, the present invention In the electronic control unit, the driving means includes an n + m-bit shift register, a transfer means includes an n-bit shift register, and an output means includes an n-bit latch shift register. And the drive means is transmitted by transmission of serial data from the control means. as mentioned above In order to operate, the transmission means transmits n + m-bit serial data to which m-bit (where m ≧ n) dummy data is added after the n-bit control data for control target drive control together with a synchronization signal. To do.
[0019]
For this reason, Of the present invention In the electronic control unit, each shift register on the drive means side receives each bit data of serial data in order in synchronization with the synchronization signal transmitted from the transmission means of the control means, and constitutes the transfer means Each time the dummy data is received after receiving n bits of control data necessary for the drive control of the controlled object among the serial data transmitted from the transmitting means, the previously received control data is 1 bit. The control means sequentially returns (echoes back) to the control means, and when the control means completes the transmission of the n + m-bit serial data, the control data echoed back from the drive means and the control that has actually been sent. It is possible to quickly determine whether data matches or does not match.
[0020]
Then, by outputting a command signal when it is determined that these data match, the n + m bit serial data stored in the shift register constituting the receiving means is stored in the latch register constituting the output means on the driving means side. Among them, the first n bits received by the shift register (that is, control data necessary for the drive control to be controlled) can be latched, and the n-bit data can be output as parallel data.
[0021]
That is, in the electronic control device of the present invention, By performing serial communication between the control means and the drive means in synchronization with the clock, the drive means can be easily realized by a semiconductor integrated circuit (IC) comprising three registers. As mentioned above, the three registers are Because it works as a receiving means, transferring means, and outputting means ,extremely This can be realized with a simple configuration.
[0022]
In the present invention, the control means (control circuit) serially transmits information for controlling the drive of the controlled object to the drive means (drive circuit), and the drive circuit side converts the received serial data into parallel data. It can be applied to any electronic control device that outputs a drive signal for driving a controlled object. Claim 2 As described, the present invention is applied to an electronic control device for step motor control in which the control means serially transmits information indicating energization / non-energization to the phase winding of each phase of the step motor to the drive means. If so, the effect can be exhibited more effectively.
[0023]
In other words, as described above, when the step motor is driven and controlled by serial communication between the control means and the drive means, the drive means simply drives the step motor according to the received data when serial data is received. In this configuration, once a bit shift occurs in the received data on the drive means side due to an abnormality in serial communication, the number of step motor drive steps recognized on the control means side differs from the actual drive step number. Thus, the rotational position (number of steps) of the step motor cannot be controlled. However, according to the present invention, it is possible to check the quality of serial communication on the control means side and to execute serial communication normally. Only when the driver is allowed to perform serial-parallel conversion of received data. Claim 2 As described, the present invention ( Claim 1 ) Is applied to an electronic control device for step motor control, the step motor drive step number recognized on the control means side always matches the actual drive step number, and the step motor is controlled with high accuracy. It becomes possible.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing the overall configuration of an automotive internal combustion engine control device (engine control device) according to an embodiment to which the present invention is applied.
[0025]
As shown in FIG. 1, the engine control apparatus includes a rotation angle sensor 10 that generates a detection signal at every predetermined rotation angle of the engine, a vehicle speed sensor 12 that generates a detection signal corresponding to the vehicle speed, and a throttle that detects the opening of the throttle valve. A sensor 14 detects the oxygen concentration in the exhaust gas (and thus the air-fuel ratio of the fuel mixture supplied to the engine). ₂ The sensor 16 includes a water temperature sensor 18 for detecting the cooling water temperature, and the like, and various sensors for detecting an operation state, and an electronic control circuit (ECU) 30 for performing engine control based on detection signals from these sensors. .
[0026]
The ECU 30 takes in the detection signals from the respective sensors, the fuel injection amount from the fuel injection valve (injector) 20 provided in the intake system of the engine, the timing of energization / non-energization to the primary winding of the ignition coil by the igniter 22. (In other words, ignition timing) This is for controlling the rotational position and the like of the four-phase step motor 24, and is configured around a microcomputer (hereinafter simply referred to as a CPU) 50 comprising a CPU, ROM, RAM, and the like. .
[0027]
The four-phase step motor 24 opens and closes an idle speed control valve (ISCV) provided in the intake system of the engine or an EGR valve provided in an exhaust recirculation passage communicating with the supply / exhaust system of the engine. The ECU 30 controls the opening degree of an ISCV or EGR valve or the like by controlling the rotational position (number of steps) of the four-phase step motor 24.
[0028]
Further, the ECU 30 includes an input circuit 32 for shaping a pulse-shaped detection signal input from the rotation angle sensor 10, the vehicle speed sensor 12, etc., and inputting the signal to the CPU 50, a throttle sensor 14, O ₂ An analog voltage signal input from the sensor 16, the water temperature sensor 18, etc. is converted into digital data and input to the CPU 50. An injector 20, igniters 22, 4 receives a control signal from the CPU 50 and receives a control signal from the CPU 50. When each of the drive circuits (IC) 36, 38, and 40 for outputting drive signals for driving the phase step motor 24 and the ignition switch IG is turned on, the power supply (battery voltage + B) is received from the battery BT. A power supply circuit (IC) 31 for generating a power supply voltage (constant voltage) Vcc for operating the internal circuit is provided.
[0029]
In the ECU 30 configured as described above, the CPU 50 determines the fuel injection amount, the ignition timing, the valve opening (the opening of an ISCV or EGR valve or the like) based on various detection signals input via the input circuit 32 and the ADC 34. And the injector 20, the igniter 22, and the four-phase step motor 24 are controlled via the drive circuits 36, 38, 40 by outputting control signals to the drive circuits 36, 38, 40 according to the calculation results. However, since the engine control as a whole is not particularly related to the present invention and is well known in the art, a description thereof will be omitted, and next, four-phase processing that is the main process according to the present invention executed by the CPU 50 will be described. The process for driving the step motor 24 (step motor drive process) and the configuration of the drive circuit 40 for realizing this process There will be described.
[0030]
As shown in FIG. 2, in this embodiment, the CPU 50 includes binary data representing energization / non-energization for each phase winding of each phase of the 4-phase step motor 24 as control data for driving the 4-phase step motor 24. 4 bits of control data (data 1 to 4) are generated, and a total of 8 bits of serial data, to which preset 4 bits of dummy data is added, is serially transmitted to the drive circuit 40 as a control signal SOUT. . At the time of transmission of the control signal SOUT, a clock signal (synchronization signal) CLK synchronized with the control signal SOUT is also output to the drive circuit 40 at the same time.
[0031]
On the other hand, as shown in FIG. 3, the drive circuit 40 for driving the four-phase step motor 24 receives all the bits of the control signal SOUT output from the CPU 50 in synchronization with the clock signal CLK and holds them. The 8-bit reception shift register 42 and the control signal SOUT output from the CPU 50 are received in order in synchronization with the clock signal CLK, and the control data 4 required for driving the four-phase step motor 24 among the control signals SOUT. When dummy data is received after receiving bits, control data is sequentially discharged by a shift operation and transferred to the CPU 50 side as echo back data SIN (see data 1 'to 4' in FIG. 2). Shift register 44.
[0032]
Further, as shown in FIG. 2, the drive circuit 40 has control data (data 1) held in the reception shift register 42 at the rising timing of the control signal CS output from the CPU 50 by step motor drive processing described later. ˜4) are latched, and the latched data (4 bits) is used as drive signals OUT1, OUT2, and the like for driving the four-phase step motor 24 (specifically, for energizing and de-energizing each phase winding). A data output latch register 46 for parallel output as OUT3 and OUT4 is provided.
[0033]
In this embodiment, the drive circuit 40 corresponds to the drive means of the present invention, and in the drive circuit 40, the 8-bit reception shift register 42 corresponds to the reception means of the present invention, and is 4 bits. The echo back shift register 44 corresponds to the transfer means of the present invention, and the data output latch register 46 corresponds to the output means of the present invention.
[0034]
Next, FIG. 4 shows a step motor driving process executed by the CPU 50 for driving the four-phase step motor 24. This process is for realizing the function as the control means of the present invention in the CPU 50. When the four-phase step motor 24 is rotated to control the opening of the ISCV or EGR valve, the four-phase step is performed. This process is executed to rotate the motor 24 by one step. For example, when the four-phase step motor 24 is driven to rotate by three steps, this process is repeated three times.
[0035]
As shown in FIG. 4, in the step motor driving process, first, in S110 (S represents a process step), the control signal CS as a command signal output to the drive circuit 40 is reset to a value 0 (Low level) ( (See time t1 in FIG. 2).
In subsequent S120, control data (data 1 to 4) required to rotate the four-phase step motor 24 in the forward or reverse direction by one step from the current rotational position is obtained, and 4 bits follow this control data. The serial output data is set by adding the dummy data, and in the subsequent S130, the serial transmission is output to the drive circuit 40 together with the transmission clock signal CLK as the control signal SOUT. The processing as the transmission means of the present invention is executed.
[0036]
Thus, when serial transmission is started in S130, as shown in FIG. 2, the energization / non-energization of each phase winding of the four-phase step motor 24 as a control signal SOUT from the CPU 50 to the drive circuit 40 is performed. 4-bit control data (data 1 to 4) indicating energization and 4-bit dummy data are transmitted in order. During transmission of this serial output data, transmission of control data for 4 bits is completed. When transmission of dummy data starts, the drive circuit 40 uses an echo back every time it receives dummy data in synchronization with the clock signal CLK (specifically, at the rising timing of the clock signal CLK shown in FIG. 2). Control data is discharged from the shift register 44 one bit at a time starting from data 1, and this is sent to the CPU 50 as echo back data (data 1 'to 4'). Coming is sent (refer to the time point t2 later shown in FIG. 2).
[0037]
For this reason, in the subsequent S140, an input process for capturing the echo back data transferred from the drive circuit 40 is executed, and when the echo back data for 4 bits is captured in this input process (in other words, transmission of serial output data). In step S150, whether the acquired echo back data (data 1 'to 4') matches the output data (data 1 to 4) that is the control data transmitted this time as the control signal SOUT. The process as the determination means of the present invention is performed to determine whether or not.
[0038]
If it is determined in S150 that the echo back data and the output data do not match, the process proceeds to S120 again, and the same data as previously transmitted is set as the serial output data for transmission, and in S130. By starting the serial transmission, the processing as the data re-transmission means of the present invention is executed to re-transmit the serial output data.
[0039]
On the other hand, if it is determined in S150 that the echo back data and the output data match, it is assumed that transmission of the control signal SOUT to the drive circuit 40 has been normally executed, and the process proceeds to S160, where Is set to a value 1 (High level) (see time t3 shown in FIG. 2), thereby permitting the drive circuit 40 to output the control data (data 1 to 4) received this time in parallel. Then, the process as the permission unit of the present invention is executed, and the process is temporarily terminated.
[0040]
When the control signal CS is set to the value 1 (High level), as described above, the control data (data 1 to 4) in which the data output latch register 46 is held in the reception shift register 42 on the drive circuit 40 side. ) Is latched, and the latched data (4 bits) is output in parallel to the four-phase step motor 24 side as drive signals OUT1 to OUT4. Then, the respective phase windings of the four-phase step motor 24 are energized / de-energized corresponding to the drive signals OUT1 to OUT4, and the rotational position of the four-phase step motor 24 changes in the forward or reverse direction by one step. .
[0041]
As described above, in the present embodiment, when the four-phase step motor 24 is driven, the CPU 50 drives the drive circuit 40 to energize / de-energize the phase winding of each phase of the four-phase step motor 24. A total of 8 bits of data with 4 bits of dummy data added to 4 bits of control data representing the data is serially transmitted together with the clock signal CLK, and the drive circuit 40 receives the serial data in synchronization with the clock, Among them, the control data excluding the dummy data is transmitted to the CPU 50 as echo back data. On the CPU 50 side, when the echo back data matches the transmitted control data (output data), the CPU 50 drives the drive circuit 40 by outputting a control signal CS (High level). The control data (4 bits) received by the circuit 40 is output in parallel as a drive signal for the four-phase step motor 24.
[0042]
Therefore, according to the present embodiment, the drive circuit 40 outputs the control data received by serial communication as a drive signal (4-bit parallel data) for driving the 4-phase step motor 24. Thus, only when it is determined that the serial communication between the CPU 50 and the drive circuit 40 is normally executed based on the echo back data, and if the normal operation of the serial communication is not confirmed on the CPU 50 side, the drive circuit 40 receives the signal. The control data is not output in parallel as a drive signal. Therefore, according to the present embodiment, it is possible to reliably prevent the four-phase step motor 24 from being driven with erroneous data when an abnormality occurs in the serial communication between the CPU 50 and the drive circuit 40. .
[0043]
When the CPU 50 determines that the echo back data and the transmitted control data do not match, the CPU 50 retransmits the control data. This retransmission operation is performed by retransmitting the control data and the corresponding echo back data. It is repeatedly executed until the data matches, and only when these data match, the control signal CS (High level) is output to the drive circuit 40 to allow parallel output of the received control data. The drive step number of the four-phase step motor 24 recognized by the CPU 50 always coincides with the actual drive step number, so that the control accuracy of the four-phase step motor 24 is improved, and thus the four-phase step motor. It is possible to control the opening degree of the ISCV or EGR valve that is opened and closed by 24 with high accuracy.
[0044]
As mentioned above, although one Example of this invention was described, this invention is not limited to the said Example, A various aspect can be taken.
For example, in the above embodiment, the drive circuit 40 is described as simply outputting a drive signal at the rising edge of the control signal CS from the CPU 50. In this case, however, when noise is superimposed on the signal line of the control signal CS. The drive circuit 40 may output a drive signal at an inappropriate timing due to the noise.
[0045]
Therefore, when noise countermeasures for the signal line of the control signal CS are not sufficient, or in an environment that is easily affected by noise, for example, after the final clock when the reception of all the bits of the control signal SOUT is completed on the drive circuit 40 side. The input section of the control signal CS on the drive circuit 40 side may be limited such that the input of the control signal CS is accepted. Further, for example, when the rising edge of the control signal CS from the CPU 50 is detected on the drive circuit 40 side, the signal level of the control signal CS is detected after a predetermined time has passed, and the signal level of the control signal CS is appropriate (in the above embodiment, If the control signal CS is high, the control signal CS is actually input, and the drive signal is output from the data output latch register 46, so that the control signal CS is read twice. Good.
[0046]
That is, in this way, it is possible to prevent the drive circuit 40 from erroneously outputting a drive signal due to noise superimposed on the signal line of the control signal CS, and to increase the drive control of the four-phase step motor 24 that is the control target. It will be possible to do with accuracy. On the other hand, in the above embodiment, in the electronic control unit (ECU) 30 for engine control, the CPU 50 and the drive circuit 40 that drives the four-phase step motor 24 for controlling the opening of the ISCV or EGR valve are serially connected. Although the case where the present invention is applied to a control system that performs communication has been described, the present invention is not limited to such a control system, and a control circuit such as a microcomputer that calculates a control amount of a desired control target such as a step motor; Apply to any control device comprising a drive circuit that generates a drive signal to be controlled by receiving a control signal (control data) serially transmitted from the control circuit and converting it into parallel data. Can do.
[0047]
Further, for example, in the above embodiment, the drive circuit 40 has been described as outputting a drive signal for the specific four-phase step motor 24. However, for example, the serial data transmitted from the CPU 50 is converted into parallel data. Thus, even if drive signals for a plurality of step motors are generated simultaneously, the present invention can be applied to obtain the same effects as in the above embodiment.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of an entire engine control apparatus according to an embodiment.
FIG. 2 is a time chart for explaining signals transmitted and received between a CPU and a drive circuit for a step motor and outputs from the drive circuit.
FIG. 3 is an explanatory diagram showing a configuration of a drive circuit (IC) for a step motor.
FIG. 4 is a flowchart showing a step motor driving process executed by a CPU.
FIG. 5 is an explanatory diagram for explaining a problem of a conventional apparatus that drives and controls a step motor using serial communication.
[Explanation of symbols]
24: 4-phase step motor, 40: drive circuit, 42: reception shift register, 44: echo back shift register, 46: data output latch register, 50: CPU (microcomputer).

Claims

Control means for serially transmitting information for driving and controlling the controlled object;
Drive means for receiving serial data from the control means, converting it into parallel data, and outputting it as a drive signal to be controlled;
In an electronic control device comprising:
The driving means is a receiving means for receiving and holding the serial data; a transfer means for transferring the serial data received by the receiving means to the control means; and the receiving means is held according to a command signal from the control means Output means for converting the serial data into parallel data and outputting as the drive signal,
Said control means, said transmission means for transmitting to the receiving means of the serial data and the drive means, the serial data transferred from said transfer means of said driving means, matches the serial data in which the transmitting means has transmitted When determining that the serial data matches with the determination means for determining whether or not to do so, by outputting the command signal to the output means of the drive means , Permission means for permitting output of the drive signal, and data retransmitting means for retransmitting the serial data from the transmitting means when it is determined by the determining means that the serial data does not match, equipped with a,
In addition, in the control means, the transmission means outputs n + m-bit serial data in which m-bit (where m ≧ n) dummy data is added after the n-bit control data for driving and controlling the controlled object. , Configured to transmit together with a synchronization signal synchronized with each bit of the serial data,
In the driving means, the receiving means includes an n + m-bit shift register that sequentially receives the serial data bit by bit in synchronization with a synchronization signal from the transmitting means, and the transfer means is synchronized with the synchronizing means from the transmitting means. The serial data is received one bit at a time in synchronization with the signal, and consists of an n-bit shift register that transmits the bit data discharged by the shift operation to the determination means of the control means. When the command signal is received from the permission means, the first n bits received by the shift register among the n + m bits of serial data stored in the shift register constituting the receiving means are latched, and the latched n bits electronic control apparatus characterized by comprising a latch register for outputting data as parallel data

The control object is a step motor, and the information serially transmitted by the control means to the drive means is information representing energization / non-energization to the phase winding of each phase of the step motor. Item 2. The electronic control device according to Item 1.