JP3948470B2 - 回路基板の端子 - Google Patents

Description

本発明は、印刷用記録材を収容する印刷記録材収容体に備えられる回路基板に関する。

近年、インクカートリッジ内のインクに関する情報を格納する記憶装置を有する回路基板を備えたインクカートリッジが実用化されている。回路基板には、プリンタからの電源供給、格納情報等を受け取るため、あるいは、格納されている情報をプリンタに対して送出するための端子が備えられている。

従来の端子の配置構造について図１２を参照して説明する。回路基板５００は、接地端子５１０を中心にして、その一側にデータ入出力用端子５２０、他側にリード・ライト信号用端子５３０が配置されている第１端子列と、第１端子列の上段に位置すると共に、電源端子５４０を中心にして、その一側にクロック信号用端子５５０、他側にチップセレクト信号用端子５６０が配置されている第２端子列とを備えている。

プリンタ５８０には、これら各端子５１０〜５６０に対応して接触ピン５７０がそれぞれ備えられており、インクカートリッジがプリンタの装着部に装着されると各端子５１０〜５６０と各接触ピン５７０とが相互に接触し、回路基板５００とプリンタ５８０との間で電力、データ等のやりとりが可能となる。接地端子５１０は、インクカートリッジが正しく装着されているか否かをプリンタ５８０にて判定するために用いられており、プリンタ５８０の接地端子用ピンと接地端子５１０との接触（導通）を検出することによってインクカートリッジの装着が検出される。

国際公開公報ＷＯ９９／５９８２３

しかしながら、従来、回路基板５００のズレ等により他の端子５２０〜５６０と接触ピン５７０とが接触していない場合にも、導通が検出され、インクカートリッジが装着されているものと判定されることがあった。かかる場合には、インクカートリッジが装着されていると判定されているにもかかわらず、記憶装置に格納されているデータの読み書きができないという問題があった。

本発明は、上記問題を解決するためになされたものであり、回路基板上の端子に対する接触を正確に検出することができる回路基板の端子配置構造を提供することを目的とする。また、印刷記録材収容体が装着されたか否かの検出を正確に実行することのできる印刷記録材収容体を提供することを目的とする。

上記課題を解決するために本発明の第１の態様は、印刷用記録材に関する情報を格納する記憶装置を備える回路基板を提供する。本発明の第１の態様に係る回路基板は、前記回路基板上において一の方向の両端部に配置されている２以上の接地端子と、前記回路基板上に配置されていると共に、前記印刷用記録材に関する情報の書き込みおよび読み出しに用いられる複数の端子であって、電源端子と制御信号端子とを含む複数の端子を備え、前記２以上の接地端子は、前記電源端子に対する最近接端子ではないことを特徴とする。

本発明の第１の態様に係る回路基板によれば、回路基板上において一の方向の両端部に配置されている２以上の接地端子を備えるので、回路基板上の端子に対する接触を正確に検出することができると共に、電源端子と接地端子との短絡を防止することができる。

本発明の第１の態様に係る回路基板において、前記複数の端子および前記接地端子は、同一列上に配列されており、前記２以上の接地端子の内、２つの接地端子は前記列の最外端にそれぞれ配置されていても良い。かかる構成を備える場合にも回路基板上の端子に対する接触を正確に検出することができる。

本発明の第１の態様に係る回路基板において、前記複数の端子は複数の列を形成するように配列されており、前記２以上の接地端子の内、２つの接地端子は前記複数の列の内の一の列の最外端にそれぞれ配置されていても良い。また、前記複数の端子は、クロック信号端子を含み、前記クロック信号端子は、前記２以上の接地端子の内、２つの接地端子によって挟まれていても良い。かかる構成を備える場合には、クロック信号を安定させることができる。さらに、前記複数の端子は、電源端子を含み、前記２以上の接地端子の内、２つの接地端子は前記電源端子を含む列とは異なる列の最外端にそれぞれ配置されていても良い。かかる構成を備える場合には、電源端子と接地端子との短絡を防止することができる。

本発明の第１の態様に係る回路基板において、前記複数の端子は、データ入出力端子、電源端子、選択信号端子、読み出し／書き込み制御信号端子、およびクロック信号端子を含み、
前記複数の列は、
前記電源端子の両側に、前記データ入出力端子、および前記選択信号端子が それぞれ配置されている第１の列と、
前記２つの接地端子の間に、前記読み出し／書き込み制御信号端子および前 記クロック信号端子がそれぞれ配置されている第２の列とを有し、
前記第１の列は、前記第２の列よりも前記回路基板の中心よりに配置され、
前記第１の列に配置されている前記各端子と前記第２の列に配置されている前記各端子とは交互に配置されていても良い。かかる構成を備える場合には、各端子間の短絡を防止できると共に、各端子に対する不必要な接触を防止することができる。

本発明の第１の態様に係る回路基板において、前記複数の端子は、約１ｍｍ間隔にて前記列の形成方向に配置されていても良い。

本発明の第３の態様は、印刷装置に装着されて用いられる印刷記録材収容体を提供する。本発明の第３の態様に係る印刷記録材収容体は、印刷記録材を収容する収容室と、前記収容室に収容されている印刷記録材に関する情報を格納する記憶装置を有する回路基板であって、前記回路基板上において一の方向に配置されている複数の端子と、前記回路基板上において一の方向の両端部に配置されている２以上の接地端子とを有する回路基板とを備え、前記２以上の接地端子は、前記電源端子に対する最近接端子ではないことを特徴とする。

本発明の第３の態様に係る印刷記録材収容体は、一の方向の両端部に配置されている２以上の接地端子を有すると共に、電源端子に対する最近接端子ではない２以上の接地端子を有する回路基板を備えるので、印刷記録材収容体が装着されたか否かを正確に検出することができると共に、電源端子と接地端子との短絡を防止することができる。

本発明の第３の態様に係る印刷記録材収容体において、前記複数の端子は、電源端子、制御信号端子、およびクロック信号端子を含み、前記２以上の接地端子の内、２つの接地端子は、前記電源端子を含む列とは異なる列であると共に前記クロック信号端子と同列の最外端にそれぞれ配置されていても良い。かかる構成を備える場合には、クロック信号を安定させることができると共に接地端子と電源端子との短絡を防止することができる。

本発明の第３の態様に係る印刷記録材収容体において、前記複数の端子は、データ入出力端子、電源端子、選択信号端子、読み出し／書き込み制御信号端子、およびクロック信号端子を含み、
前記複数の列は、
前記電源端子の両側に、前記データ入出力端子、および前記選択信号端子が それぞれ配置されている第１の列と、
前記２つの接地端子の間に、前記読み出し／書き込み制御信号端子および前 記クロック信号端子がそれぞれ配置されている第２の列とを有し、
前記第１の列は、前記第２の列よりも前記回路基板の中心よりに配置され、
前記第１の列に配置されている前記各端子と前記第２の列に配置されている前記各端子とは交互に配置されていても良い。かかる構成を備える場合には、各端子間の短絡を防止できると共に、各端子に対する不必要な接触を防止することができる。

本発明の第３の態様に係る印刷記録材収容体において、前記複数の端子は、約１ｍｍ間隔にて前記列の形成方向に配置されていても良い。かかる構成を備える場合には、印刷記録材収容体の不正確な装着が回路基板上の各端子の接触不良を招きやすいが、回路基板上の両端部または最外端に配置されている接地端子によって、回路基板上の各端子の接触不良を適切に検出することができる。

本発明の第３の態様に係る印刷記録材収容体において、前記印刷記録材収容体は、インクカートリッジであっても良く、あるいは、トナーカートリッジであっても良い。いずれの場合にも、カートリッジの装着を正確に検出することが要求されるからである。

以下、本発明に係る回路基板の端子について以下の順序にて図面を参照しながら実施例に基づいて説明する。

Ａ．第１の実施例に係る回路基板の端子の構成例
Ｂ．第１の実施例に係る回路基板の回路構成例
Ｃ．第１の実施例に係る回路基板を備えるインクカートリッジの構成例
Ｄ．その他の実施例

Ａ．第１の実施例に係る回路基板の端子の構成例
図１〜図３を参照して第１の実施例に係る回路基板の端子の構成について説明する。図１は第１の実施例に係る回路基板の端子の構成例を示す説明図である。図２は図１に示す回路基板の側面図である。図３は第１の実施例に係る回路基板の端子とプリンタ側の接触ピンとの接触状態を模式的に示す説明図である。

回路基板１０は、略矩形状の外形を有しており、インクカートリッジに装着する際の位置決め用の貫通孔１１、外周の一部に形成されたインクカートリッジ装着時における位置決め用の切り欠き１２を備えている。回路基板１０は、プリンタとの対向面１３に複数の端子２０〜２７を備え、インクカートリッジとの接合面１４に各端子２０〜２７と接続されている記憶装置３０を備えている（図２参照）。

回路基板１０の対向面１３の上半分には、工場出荷時に記憶装置３０を試験する際に用いられる略円状の試験用端子２０が備えられ、下半分には、上下に２列に配列されている略矩形状の複数の端子２１〜２７を備えている。上側列に配列されている端子は、図１中左側からデータ入出力用のＩ／Ｏ端子２１、電源供給用の電源端子２２、記憶装置３０を選択的にアクティブにするためのチップセレクト信号（選択信号）ＣＳを入力するためのチップセレクト端子２３である。下側列に配列されている端子は、図１中左側から接地端子２４、記憶装置３０に対してリード・ライト制御信号Ｗ／Ｒを入力するためのリード・ライト端子２５、記憶装置３０に対してクロック信号ＣＬＫ（同期信号）を入力するためのクロック端子２６、および接地端子２７である。

図１から明らかなように、本実施例に係る回路基板１０は、２列ある端子列のうち下側列の両端部に接地端子２４、２７を備え、接地端子２４、２７よりも内側に他の端子２１〜２３、２５、２６を備えている。また、クロック端子２６は接地端子２４、２７との間に配置されている。さらに、接地端子２４、２７は、電源端子２２とは異なる列に配置されていると共に、電源端子２２の端子辺とその端子辺との間隔が最も近い距離を取らない位置関係にある。すなわち、接地端子２４，２７は、電源端子２２に対する最近接端子ではない。なお、本実施例における接地とは、信号用の基準電圧を意味し、電圧の正負を問わないものとする。

本実施例において、回路基板１０は、高さ１１．９ｍｍ、幅７．５ｍｍ、厚さ０．７１ｍｍの寸法を有する。各端子２１〜２７は、高さ１．８ｍｍ、幅１．０ｍｍの寸法を有する。ただし、各寸法値は、例示に過ぎず、例えば、±０．５ｍｍ程度の相違があっても良い。また、隣接する各端子の間隔、例えば、Ｉ／Ｏ端子２１と電源端子２２との間隔は、例えば、約１ｍｍである。各端子の間隔値についても、例えば、±０．５ｍｍ程度の相違があっても良い。

図３を参照して本実施例に係る回路基板１０とプリンタ側の接触ピンとの接触状態について説明する。プリンタ側には、これら各端子２１〜２７に対応して接触ピンＰ１〜Ｐ７がそれぞれ備えられており、インクカートリッジがプリンタの装着部に装着されると各端子と各接触ピンＰ１〜Ｐ７とが相互に接触し、プリンタから回路基板１０の記憶装置３０に対して電力が供給され、プリンタと記憶装置３０との間でデータのやりとりが可能となる。

接地端子２４、２７は、インクカートリッジが正しく装着されているか否かをプリンタにて判定するために用いられており、プリンタは、プリンタ側の２本の接地端子用接触ピンＰ４、Ｐ７が接地端子２４、２７とそれぞれ接触し、導通を検出することによってインクカートリッジの装着を検出する。

本実施例に係る回路基板１０は、端子の配列方向に対する垂直並びに水平の傾斜、およびズレの影響を最も受けやすく、端子と接触ピンとの不接触が発生しやすい両端部に接地端子２４、２７を備えている。したがって、プリンタが接地端子２４，２７と接地端子用接触ピンＰ４、Ｐ７との接触を検出した際には、他の端子２１〜２３、２５、２６と他の接触ピンＰ１〜Ｐ３、Ｐ５，Ｐ６とがそれぞれ接触していない可能性は極めて低く、インクカートリッジの装着を検出したにもかかわらず記憶装置３０に対するアクセスができないといった事態を回避することができる。

また、接地端子２４、２７は電源端子２２に対する最近接端子ではないので、電源端子２２と接地端子２４，２７との短絡を防止することができる。

Ｂ．第１の実施例に係る回路基板の回路構成例
次に図４を参照して第１の実施例に係る回路基板の回路構成の一例について説明する。図４は第１の実施例に係る回路基板の回路構成を概略的に示すブロック図である。

回路基板１０は、既述のようにインクカートリッジとの接合面１３に記憶装置３０を備えている。本実施例における記憶装置３０は、シリアルにアクセスされるメモリセル３１と、このメモリセル３１に対するデータの読み書きを制御するリード・ライト制御部３２と、クロック信号ＣＬＫに同期して、リード・ライト制御部３２を介してプリンタ１００とメモリセル３１との間でデータの読み書きを行なう際のカウントアップを行なうアドレスカウンタ３３とを備えるＥＥＰＲＯＭである。

プリンタ１００の接触ピンＰ１は、プリンタ１０に対するデータの入出力に用いられ、接触ピンＰ２は、プリンタ１００から回路基板１０の電源端子２２に対して電源電圧ＶＤＤを供給するために用いられる。接触ピンＰ３は、チップセレクト信号ＣＳの送出のために用いられ、接触ピンＰ４およびＰ７は、プルアップ電圧ＶＣＣを供給するために用いられ、接触ピンＰ５はリード・ライト制御信号を送出するために用いられ、接触ピンＰ６は、クロック信号ＣＬＫを送出するために用いられる。

接触ピンＰ４は、プリンタ１００内部で中央処理装置（ＣＰＵ）６０のカートリッジアウト検出端子と接続されていると共に、プルアップ抵抗を介してカートリッジアウト検出用電源ＶＣＣと接続され、カートリッジアウト電圧ＶＣＣの電位を有する。また、接触ピンＰ７は、プリンタ１００内部で接地されて接地電圧ＶＳＳの電位を有する。

Ｃ．第１の実施例に係る回路基板を備えるインクカートリッジの構成例
図５〜図７を参照して第１の実施例に係る回路基板１０が装着されるインクカートリッジの構成例について説明する。図５は第１の実施例に係る回路基板１０が装着されるインクカートリッジの全体構成を示す斜視図である。図６は図４中における回路基板１０の装着部を拡大して示す拡大図である。図７はインクカートリッジをプリンタに装着する際の様子を示す説明図である。

インクカートリッジ４０は、インクカートリッジをキャリッジ上に備えない、いわゆる、オフキャリッジタイプのプリンタに対して装着されるための形態を有している。オフキャリッジタイプのプリンタは、一般的に、大型プリンタであることが多く、このような大型プリンタに用いられるインクカートリッジは、オンキャリッジタイプのプリンタに用いられるインクカートリッジを比較して大型である。

インクカートリッジ４０は、回路基板１０を装着する回路基板装着部４１と、インクカートリッジ４０内のインクをプリンタに対して供給するためのインク供給口４２と、インクの供給を円滑にするためにインクカートリッジ４０内に空気を送り込むための空気供給口４３と、プリンタに対して装着する際のガイド部４４を備えている。インクカートリッジ４０は、ガイド部４４等が形成されている辺（幅方向）に対して垂直な辺（奥行き方向）の長さが幅方向よりも長い外形寸法を有している。インクカートリッジ４０と奥行き寸法と回路基板１０の幅寸法との関係を、両者の比で表した場合、例えば、その比は、１５：１以上である。

回路基板１０は、図５に示されるように、貫通孔１１および切り欠き１２において位置決めされると共に、インクカートリッジ４０の回路基板装着部４１に対して固定されている。

インクカートリッジ４０がプリンタに装着される際には、インクカートリッジ４０のガイド部４４がプリンタ側のガイドピン１０１を案内し、回路基板装着部４１、インク供給口４２、および空気供給口４３と、プリンタ側の接触ピン１０２、インク供給口１０３、および空気供給口１０４とを適切に接触、接合させる。

プリンタ１００にインクカートリッジ４０が装着された際にプリンタ１００が回路基板１０に対して実行する処理について図４を参照して説明する。

プリンタ１００の接触ピンＰ７は、プリンタ内部で接地されており、接触ピンＰ４はＣＰＵ６０のカートリッジアウト検出端子と接続されている。インクカートリッジ４０がプリンタ１００に装着されると、プリンタ１００の各接触ピンＰ１〜Ｐ７と回路基板１０の各端子２１〜２７とが接触する。このとき、プリンタ１００の接触ピンＰ４、Ｐ７と回路基板１０の接地端子２４、２７とが共に接触していれば、ＣＰＵ６０は接地電圧ＶＳＳを検出する。すなわち、プリンタ１００（ＣＰＵ６０）は、インクカートリッジ４０が装着され、接触ピンＰ４、Ｐ７と回路基板１０の接地端子２４、２７との導通を検出し、インクカートリッジ４０が正しく装着されていると判断する。

一方、プリンタ１００の接触ピンＰ４，Ｐ７のいずれかが回路基板１０の接地端子２４、２７と接触していない場合には、ＣＰＵ６０はカートリッジアウト電圧ＶＣＣを検出する。すなわち、プリンタ１００は、接触ピンＰ４、Ｐ７と回路基板１０の接地端子２４、２７との導通を検出することができず、インクカートリッジ４０が正しく装着されていないと判断する。

プリンタ１００は、接触ピンＰ４、Ｐ７と回路基板１０の接地端子２４、２７との導通を検出し、インクカートリッジ４０が正しく装着されていると判断すると、電源端子２２に対して電源ＶＤＤの供給を実行し、アクセスを所望する記憶装置３０に対してチップセレクト信号ＣＳを送信する。

チップセレクト信号ＣＳを受信した記憶装置３０はアクティブ状態となり、プリンタ１００の制御信号を待機する。プリンタ１００は、例えば、記憶装置３０に格納されているデータを読み出す際には、メモリセル３１上の所望のアドレスに対応するクロック信号ＣＬＫをクロック端子２６に入力すると共に、リードを指示するリード・ライト制御信号Ｗ／Ｒをリード・ライト端子２５に入力する。

クロック端子２６に入力されたクロック信号ＣＬＫはアドレスカウンタ３３に入力され、アドレスカウンタ３３は入力されたクロック信号ＣＬＫに同期してアドレスのカウントアップを実行し、メモリセル３１上のアドレスを指定する。リード・ライト端子２５を介して入力されたリード・ライト制御信号Ｗ／Ｒは、リード・ライト制御部３２に入力され、解析される。リード・ライト制御部３２は、解析したリード指令に従って、アドレスカウンタ３３によって指定されたメモリセル３１のアドレスからデータを読み出し、Ｉ／Ｏ端子２１を介して読み出したデータをプリンタ１００に対して送出する。

以上説明したように、第１の実施例に係る回路基板１０は、端子と接触ピンとの不接触が発生しやすい両端部に接地端子２４、２７を備えているので、プリンタが接地端子２４，２７と接地端子用接触ピンＰ４、Ｐ７とが接触しているにもかかわらず、他の端子２１〜２３、２５、２６と他の接触ピンＰ１〜Ｐ３、Ｐ５，Ｐ６とが接触していないという事態を低減もしくは排除することができる。この結果、インクカートリッジの装着を正確に検出することができる。また、インクカートリッジの装着を検出したにもかかわらず記憶装置３０に対するアクセスができないといった事態を回避することができる。

また、一般的に、本実施例におけるように、回路基板１０の幅寸法とインクカートリッジ４０の奥行き寸法との比が大きい場合には、インクカートリッジのわずかな装着のズレが、回路基板上では端子と接触ピンとの大きなズレとして現れ易く、いずれかの端子が接触ピンと接触していない事態が発生し易い。しかしながら、本実施例に係る回路基板１０を用いることにより、回路基板とインクカートリッジの外見寸法が大きく異なる場合であっても、インクカートリッジの装着を正確に検出することができる。

さらに、接地端子２４、２７は電源端子２２に対する最近接端子ではないので、電源端子２２と接地端子２４，２７との短絡を防止することができる。また、クロック端子２６が接地端子２４、２７によって挟まれているので、クロック信号ＣＬＫを安定させることができる。

Ｄ．その他の実施例
図８〜図１０を参照してその他の実施例について説明する。図８は第２の実施例に係る回路基板の端子の構成例を示す説明図である。図９は第３の実施例に係る回路基板の端子の構成例を示す説明図である。図１０は第４の実施例に係る回路基板の端子の構成例を示す説明図である。なお、第２〜第４の実施例に係る回路基板は、その端子配置を除いて第１の実施例に係る回路基板１０と同様の構成を備えるので、同一の構成要素に対しては第１の実施例で用いた符号と同一の符合を付してその説明を省略する。

第２の実施例について図８を参照して説明する。第２の実施例に係る回路基板２００は、工場出荷時に記憶装置３０を試験する際に用いられる略円状の試験用端子２０を対向面１３の上半分に備え、上下２段に配列されている略矩形状の複数の端子２０１〜２０７を対向面１３の下半分に備えている。複数の矩形端子の内、上段に配列されている端子は、図中左側からデータ入出力用のＩ／Ｏ端子２０１、電源供給用の電源端子２０２、記憶装置３０を選択的にアクティブにするためのチップセレクト信号を入力するためのチップセレクト端子２０３である。下段に配列されている端子は、図中左側から接地端子２０４、記憶装置３０に対してリード・ライト制御信号を入力するためのリード・ライト端子２０５、記憶装置３０に対してクロック信号（同期信号）を入力するためのクロック端子２０６、および接地端子２０７である。

図８から明らかなように、本実施例に係る回路基板２００は、接地端子２０４、２０７をその両端部に備えている。データ入出力用のＩ／Ｏ端子２０１およびチップセレクト端子２０３は、第１の実施例におけるＩ／Ｏ端子２１およびチップセレクト端子２３よりも幅広に形成されているが、接地端子２０４、２０７が回路基板２００の両端に配置されていると共に他の端子２０２、２０５、２０６は接地端子２０４、２０７よりも内側に備えられていることにかわりはない。また、クロック端子２０６は接地端子２０４、２０７との間に配置されている。さらに、接地端子２０４、２０７は、電源端子２０２とは異なる列に配置されていると共に、電源端子２０２に対する最近接端子ではない。

したがって、第２の実施例に係る回路基板２００を用いることにより、インクカートリッジの装着を正確に検出することができる。また、インクカートリッジの装着を検出したにもかかわらず記憶装置３０に対するアクセスができないといった事態を回避することができる。さらに、クロック信号ＣＬＫを安定させることができると共に、電源端子２０２と接地端子２０４、２０７との短絡を防止することができる。

第３の実施例について図９を参照して説明する。第３の実施例に係る回路基板３００は、工場出荷時に記憶装置３０を試験する際に用いられる略円状の試験用端子２０を対向面１３の上半分に備え、ランダムに配列されている複数の円形端子３０１〜３０６を対向面１３の下半分に備えている。円形端子は、図中左から接地端子３０１、記憶装置３０に対してリード・ライト制御信号を入力するためのリード・ライト端子３０２、記憶装置３０に対してクロック信号（同期信号）を入力するためのクロック端子３０３、電源供給用の電源端子３０４、データ入出力用のＩ／Ｏ端子３０５、および接地端子３０６である。

図９から明らかなように、本実施例に係る回路基板３００は、接地端子３０１、３０６をその両端部に備えており、他の端子３０２〜３０５は接地端子３０１、３０６よりも内側に備えられている。また、接地端子３０１、３０６は、電源端子３０４に対する最近接端子ではない。

したがって、第３の実施例に係る回路基板３００を用いることにより、インクカートリッジの装着を正確に検出することができる。また、インクカートリッジの装着を検出したにもかかわらず記憶装置３０に対するアクセスができないといった事態を回避することができる。さらに、電源端子３０４と接地端子３０１、３０６との短絡を防止することができる。

第４の実施例について図１０を参照して説明する。第４の実施例に係る回路基板４００は、工場出荷時に記憶装置３０を試験する際に用いられる略円状の試験用端子２０を対向面１３の上半分に備え、一列に配列されている略矩形状の複数の端子４０１〜４０７を対向面１３の下半分に備えている。略矩形状の端子は、図中左から接地端子４０１、記憶装置３０に対してリード・ライト制御信号を入力するためのリード・ライト端子４０２、記憶装置３０に対してクロック信号（同期信号）を入力するためのクロック端子４０３、電源供給用の電源端子４０４、データ入出力用のＩ／Ｏ端子４０５、チップセレクト信号入力用のチップセレクト端子３０６、および接地端子３０７である。

図１０から明らかなように、本実施例に係る回路基板４００は、接地端子４０１、４０７をその最外端に備えており、他の端子４０２〜４０６は接地端子４０１、４０７よりも内側に備えられている。また、接地端子４０１、４０７は、電源端子４０４に対する最近接端子ではない。

したがって、第４の実施例に係る回路基板４００を用いることにより、インクカートリッジの装着を正確に検出することができる。また、インクカートリッジの装着を検出したにもかかわらず記憶装置３０に対するアクセスができないといった事態を回避することができる。さらに、電源端子４０４と接地端子４０１、４０７との短絡を防止することができる。

以上、いくつかの実施例に基づき本発明に係る回路基板を説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることはもちろんである。

例えば、第１の実施例では、オフキャリッジタイプのプリンタに対して用いられるインクカートリッジ４０に回路基板１０が装着された場合について説明したが、図１１に示すようにオンキャリッジタイプのプリンタに対して用いられるインクカートリッジ４８に装着されてもよい。かかる場合にも、第１〜第４の実施例に係る回路基板１０、２００、３００、４００を用いることによって、インクカートリッジの装着の有無を正確に検出することができると共に、インクカートリッジの装着を検出したにもかかわらず、記憶装置３０に対してアクセスができないといった事態を回避することができる。

また、上記各実施例における端子の配列は一例に過ぎず、回路基板の両端に接地端子が配置されていればよい。あるいは、端子が複数段にわたって配列されている場合には、その内の１段において最外端に配置されていれば良い。このような構成を備える限り、本発明の作用効果を得ることができるからである。

第１の実施例では、回路基板１０をインクカートリッジ４０に対して装着する例を用いて説明したが、回路基板１０をトナーカートリッジに対して装着しても良い。トナーカートリッジを装着する際にも、インクカートリッジ装着時と同様の問題が発生し、かかる問題は回路基板１０を用いることによって解決されるからである。

第１の実施例では、インクカートリッジ４０の奥行き寸法と回路基板１０の幅寸法の比の例示値として１５：１を用いたが、両者の寸法値の比は、これに限られるものでなく。例えば、１０：１〜３０：１の例示値を用いても良い。いずれにしても、インクカートリッジ４０の不適切な装着によって、回路基板１０に対する適当な接触を実現することのできない程度、インクカートリッジ４０の奥行き寸法と回路基板１０の幅寸法の比が大きい場合に、本発明の作用効果を得ることができるからである。

第１の実施例に係る回路基板の端子の構成例を示す説明図である。 図１に示す回路基板の側面図である。 第１の実施例に係る回路基板の端子とプリンタ側の接触ピンとの接触状態を模式的に示す説明図である。 第１の実施例に係る回路基板の回路構成を概略的に示すブロック図である。 第１の実施例に係る回路基板１０が装着されるインクカートリッジの全体構成を示す斜視図である。 図４中における回路基板１０の装着部を拡大して示す拡大図である。 インクカートリッジ４０をプリンタの装着部に装着する際の様子を示す説明図である。 第２の実施例に係る回路基板の端子の構成例を示す説明図である。 第３の実施例に係る回路基板の端子の構成例を示す説明図である。 第４の実施例に係る回路基板の端子の構成例を示す説明図である。 第１の実施例に係る回路基板１０が装着されたオンキャリッジタイプのインクカートリッジの全体構成を示す斜視図である。 従来の回路基板の端子の配置構成を示す説明図である。

符号の説明

１０…回路基板
１１…貫通孔
１２…切り欠き
１３…対向面
１４…接合面
２０…試験用端子
２１…Ｉ／Ｏ端子
２２…電源端子
２３…チップセレクト端子
２４、２７…接地端子
２５…リード・ライト端子
２６…クロック端子
３０…記憶装置
３１…メモリセル
３２…リード・ライト制御部
３３…アドレスカウンタ
４０…インクカートリッジ
４１…回路基板装着部
４２…インク供給口
４３…空気供給口
４４…ガイド部
４８…インクカートリッジ）
１００…プリンタ
１０１…ガイドピン
１０２…接触ピン
１０３…インク供給口
１０４…空気供給口
２００…回路基板
２０１…Ｉ／Ｏ端子
２０２…電源端子
２０３…チップセレクト端子
２０４、２０７…接地端子
２０５…リード・ライト端子
２０６…クロック端子
３００…回路基板
３０１、３０６…接地端子
３０２…リード・ライト端子
３０３…クロック端子
３０４…電源端子
３０５…Ｉ／Ｏ端子
４００…回路基板
４０１、４０７…接地端子
４０２…リード・ライト端子
４０３…クロック端子
４０４…電源端子
４０５…Ｉ／Ｏ端子
４０６…チップセレクト端子
Ｐ１〜Ｐ７…接触ピン
ＥＰ…外部電源

Claims (14)

1. 印刷記録材収容体に搭載して用いられると共に、印刷用記録材に関する情報を格納する記憶装置を備える回路基板であって、
   前記回路基板上において一の方向の両端部に配置されている２以上の接地端子と、
   前記回路基板上に配置されていると共に、前記印刷用記録材に関する情報の書き込みおよび読み出しに用いられる複数の端子であって、電源端子と制御信号端子とを含む複数の端子を備え、
   前記接地端子および前記複数の端子は、印刷装置側端子と接触されるように配列された端子であって、１または複数の列として配列されてなり、
   前記２以上の接地端子は、前記電源端子に対する最近接端子ではないと共に、前記列の最外端にそれぞれ配置され、前記回路基板上の端子に対する印刷装置側端子の接触を検出するために用いられる回路基板。
2. 請求項１に記載の回路基板において、
   前記複数の端子は複数の列を形成するように配列されており、
   前記２以上の接地端子の内、２つの接地端子は前記複数の列の内の一の列の最外端にそれぞれ配置されていることを特徴とする回路基板。
3. 請求項２に記載の回路基板において、
   前記複数の端子は、電源端子を含み、
   前記２以上の接地端子の内、２つの接地端子は前記電源端子を含む列とは異なる列の最外端にそれぞれ配置されていることを特徴とする回路基板。
4. 請求項１ないし請求項３のいずれかに記載の回路基板において、
   前記複数の端子は、約１ｍｍ間隔にて前記列の形成方向に配置されていることを特徴とする回路基板。
5. 印刷装置に装着されて用いられる印刷記録材収容体であって、
   印刷記録材を収容する収容室と、
   前記収容室に収容されている印刷記録材に関する情報を格納する記憶装置を有する回路基板であって、前記回路基板上において一の方向に配置されている複数の端子と、前記回路基板上において一の方向の両端部に配置されていると共に前記印刷装置に対する前記印刷記録材収容体の装着を検出するために用いられる２以上の接地端子とを有する回路基板とを備え、
   前記接地端子および前記複数の端子は、印刷装置側端子と接触されるように配列された端子であって、１または複数の列として配列されてなり、
   前記２以上の接地端子は、前記電源端子に対する最近接端子ではないと共に、前記列の最外端にそれぞれ配置されている印刷記録材収容体。
6. 請求項５に記載の印刷記録材収容体において、
   前記複数の端子は複数の列を形成するように配列されており、
   前記２以上の接地端子の内、２つの接地端子は前記複数の列の内の一の列の最外端にそれぞれ配置されていることを特徴とする印刷記録材収容体。
7. 請求項５または請求項６のいずれかに記載の印刷記録材収容体において、
   前記複数の端子は、約１ｍｍ間隔にて前記列の形成方向に配置されていることを特徴とする印刷記録材収容体。
8. 請求項５ないし請求項７のいずれかに記載の印刷記録材収容体において、
   前記印刷記録材収容体はインクカートリッジであることを特徴とする印刷記録材収容体。
9. 請求項５ないし請求項８のいずれかに記載の印刷記録材収容体において、
   前記印刷記録材収容体はトナーカートリッジであることを特徴とする印刷記録材収容体。
10. 請求項５ないし請求項９のいずれかに記載の印刷記録材収容体はさらに、
    ２つの長辺縁部と２つの短辺縁部とを備えると共に前記印刷装置に接続される接続端面であって、中心に印刷記録材供給口を有する接続端面を備え、
    前記回路基板は前記接続端面の２つの短辺縁部のいずれかの近傍に配置されている印刷記録材容器。
11. 印刷記録材収容体に搭載されると共に、印刷用記録材に関する情報を格納する記憶装置を備える回路基板であって、
    前記回路基板上において一の方向の両端部に配置されている２以上の接地端子と、
    前記回路基板上に配置されていると共に、前記印刷用記録材に関する情報の書き込みおよび読み出しに用いられる、少なくとも電源端子を含む複数の端子を備え、
    前記２以上の接地端子と前記複数の端子は複数の列を形成するように配列されており、
    前記電源端子は、前記接地端子が配置されている列とは異なる列の中心に配置されており、
    前記２以上の接地端子の内、２つの接地端子は前記複数の列の最外端にそれぞれ配置されていると共に前記回路基板上の端子に対する印刷装置側端子の接触を検出するために用いられる回路基板。
12. 印刷記録材収容体に搭載されると共に、印刷用記録材に関する情報を格納する記憶装置を備える回路基板であって、
    前記回路基板上において一の方向の両端部に配置されている２以上の接地端子と、
    前記回路基板上に配置されていると共に、前記印刷用記録材に関する情報の書き込みおよび読み出しに用いられる、少なくとも電源端子を含む複数の端子を備え、
    前記２以上の接地端子と前記複数の端子は複数の列を形成するように配列されており、
    前記２以上の接地端子の内、２つの接地端子は前記複数の列の最外端にそれぞれ配置されると共に前記回路基板上の端子に対する印刷装置側端子の接触を検出するために用いられ、
    前記複数の列の内、前記接地端子が含まれる列は、最も多くの端子を含む回路基板。
13. 印刷装置に装着されて用いられる印刷記録材収容体であって、
    印刷記録材を収容する収容室と、
    前記収容室に収容されている印刷記録材に関する情報を格納する記憶装置を有する回路基板であって、前記回路基板上において一の方向に配置されている複数の端子と、前記回路基板上において一の方向の両端部に配置されていると共に前記印刷装置に対する前記印刷記録材収容体の装着を検出するために用いられる２以上の接地端子とを有する回路基板とを備え、
    前記複数の端子は少なくとも電源端子を含むと共に複数の列を形成するように配列されており、
    前記電源端子は、前記複数の列の内、前記接地端子が含まれない列の中心に配置されており、
    前記２以上の接地端子の内、２つの接地端子は前記複数の列の最外端にそれぞれ配置されている印刷記録材収容体。
14. 印刷装置に装着されて用いられる印刷記録材収容体であって、
    印刷記録材を収容する収容室と、
    前記収容室に収容されている印刷記録材に関する情報を格納する記憶装置を有する回路基板であって、前記回路基板上において一の方向に配置されている複数の端子と、前記回路基板上において一の方向の両端部に配置されていると共に前記印刷装置に対する前記印刷記録材収容体の装着を検出するために用いられる２以上の接地端子とを有する回路基板とを備え、
    前記複数の端子は少なくとも電源端子を含むと共に複数の列を形成するように配列されており、
    前記２以上の接地端子の内、２つの接地端子は前記複数の列の最外端にそれぞれ配置されており、
    前記複数の列の内、前記接地端子を含む列は、最も多くの端子を含む印刷記録材収容体。

Images