JP3947604B2 - 集積回路と集積回路の基板への接続方法 - Google Patents
集積回路と集積回路の基板への接続方法 Download PDFInfo
- Publication number
- JP3947604B2 JP3947604B2 JP25092797A JP25092797A JP3947604B2 JP 3947604 B2 JP3947604 B2 JP 3947604B2 JP 25092797 A JP25092797 A JP 25092797A JP 25092797 A JP25092797 A JP 25092797A JP 3947604 B2 JP3947604 B2 JP 3947604B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- outer ring
- pads
- bonding
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路製造技術の分野に関し、更に詳しくは、ワイヤ・ボンディングされたデバイス上のボンディング・パッドの配置に関する。
【０００２】
【従来の技術】
集積回路は、その最終的な使用に先立ってパッケージングされ、回路を損傷から保護するのが典型的である。従って、回路からその回路をパッケージングする構造物への電気的接続を与えることが必要となる。この電気的接続を行う１つの方法は、ワイヤ・ボンディングと称される。
【０００３】
ワイヤ・ボンディングは、ワイヤの一端を回路に電気的に接続し、ワイヤの他端をパッケージに電気的に接続することによって行われる。ワイヤと接触する集積回路の部分は、ボンディング・パッドと呼ばれ、ワイヤと接触するパッケージの部分は、ボンド・フィンガと呼ばれる。ボンディング・パッドは、典型的には、集積回路の周辺部の回りに配置され、ワイヤが回路の上方で交差しないようになっている。これによって、ワイヤの短絡が減少し、また、ワイヤの長さを短くすることができる。
【０００４】
【発明が解決しようとする課題】
集積回路の処理技術が進歩するにつれて、回路素子のサイズは縮小してきている。従って、より多くの回路素子を、与えられたサイズの集積回路の中に詰め込むことができる。これによって、回路素子のすべてに電気的に接続するボンディング・パッドの数が増加することが必要となる。集積回路の上のボンディング・パッドは、チップの表面積のかなりの部分を要求する傾向にある。ボンディング・パッドが必要とするスペースは集積回路の全体的コストを上昇させるので、製造業者は、ボンディング・パッドが必要とするスペースの大きさを減少させようとすることになる。
【０００５】
ボンディング・パッドが必要とするスペースを減少させる方法の１つは、パッド自体を小型にすること、又は、隣接するパッドの間のピッチを縮小することである。しかし、この方法では、ボンディング・ワイヤが接続されると、問題が生じる。というのは、１つのパッドに接続されたワイヤが隣接するパッドと短絡する可能性が増加するからである。
【０００６】
従って、必要なのは、集積回路の上にボンディング・パッドを配置する際に、与えられたスペースの範囲内で、より多くの数のボンディング・パッドを提供しながら、短絡の可能性を減少させ、必要以上に集積回路上の表面積を使用しない方法である。
【０００７】
【課題を解決するための手段】
上述の及びそれ以外の要求は、集積回路であって、この集積回路の周辺部に隣接し同心的であるように配置されているボンディング・パッドの外側リングを有する集積回路によって満足される。ボンディング・パッドの外側リングは、周囲の少なくとも第１の部分に延長する。ボンディング・パッドの内側リングは、ボンディング・パッドの第１のリングの内側にあり隣接し同心的である。このボンディング・パッドの内側リングは、周囲の少なくとも第２の部分に延長している。第１の部分は、前記第２の部分よりも大きい、すなわち、ボンディング・パッドの外側リングは、ボンディング・パッドの内側リングよりも、集積回路のエッジの周囲により多く延長している。更に、ボンディング・パッドの外側リングは、ボンディング・パッドの内側リングよりも多くのボンディング・パッドを有している。トレースが、内側及び外側リングのボンディング・パッドに電気的に接続されており、それぞれのパッドは、一意的なトレースに電気的に接続されている。すなわち、それぞれのパッドは、そのパッドだけに対応し、それ以外のパッドとは無関係のトレースを有している。内側及び外側リングのパッドは、好適実施例では、内側リングの隣接するパッドが外側リングのパッドに接続された少なくとも２つのトレースによって分離されるようにスタガ配列（staggered）されている。
【０００８】
パッドの内側及び外側リングをこのようにスタガ配列することによって、パッド密度、製造上の容易性及び信頼性が向上する。パッドのリングを集積回路の周囲の第１及び第２の部分の回りだけに進行させることによって、要求されていないボンディング・パッドによって、スペースが用いられることがなくなる。例えば、パッドの外側リングが、集積回路の周辺部の周囲全体に延長し、パッドの内側リングが、集積回路の周辺部の周囲の半分にだけ延長することも可能であるが、これは、追加的なボンディング・パッドが回路によって必要とされないからである。
【０００９】
好適実施例においては、この集積回路は、集積回路を受け取るパッケージ基板と組み合わされてパッケージングされる。パッケージ基板は、集積回路の周辺部に隣接し同心的であるボンド・フィンガの内側リングを有する。ボンド・フィンガのこの内側リングは、周辺部の少なくとも第３の部分に延長している。ボンド・フィンガの外側リングは、周辺部の少なくとも第４の部分に延長している。第１の組のワイヤが、ボンディング・パッドの外側リングの少なくとも一部をボンド・フィンガの内側リングの少なくとも一部と電気的に接続するのに用いられる。この第１の組のワイヤは、第１の高さまで上昇する。第２の組のワイヤが、ボンディング・パッドの内側リングの少なくとも一部をボンド・フィンガの外側リングの少なくとも一部と電気的に接続するのに用いられる。この第２の組のワイヤは、第１の高さよりも高い第２の高さまで上昇する。
【００１０】
第１の組のワイヤをパッドの外側リングとフィンガの内側リングとの間に、第２の組のワイヤをパッドの内側リングとフィンガの外側リングとの間に配置することによって、ワイヤの間により多くのオープン・スペースが与えられる。第１の組は、第２の組よりも低い位置までしか上昇しないので、これら２つの組が相互に交差することはない。このようにして、ワイヤの間の短絡の可能性は、減少されている。
【００１１】
別の好適実施例では、ボンディング・パッドの第１の又は第２の組、又は、両方の組は、非隣接的（non-contiguous）な態様で配置される。換言すれば、ボンディング・パッドの外側の組は、集積回路の２つの対向する側部に沿って延長し、例えば、ボンディング・パッドの内側の組は、第１の組の２つの非隣接的部分のどちらかの端部に配置されるが、２つの非隣接的部分のどちらかの中央には配置されない。この場合も、効果は、パッド密度が必要な箇所において増加することであり、ただし、その際に、集積回路の電気的な要求以上の数のボンディング・パッドは配置されない。
【００１２】
本発明による方法では、集積回路は、パッケージ基板に電気的に接続される。ボンディング・パッドの外側リングは、集積回路の周辺部に隣接し同心的に配置される。パッドの外側リングは、周辺部の少なくとも第１の部分に延長し、ボンディング・パッドの外側リングのそれぞれのパッドは、一意的な電気的トレースに接続される。ボンディング・パッドの内側リングは、ボンディング・パッドの外側リングの内部に隣接し同心的に配置される。パッドの内側リングは、周辺部の少なくとも第２の部分に延長し、周辺部の第１の部分は、周辺部の第２の部分よりも大きい。ボンディング・パッドの内側リングのそれぞれのパッドもまた、一意的な電気的トレースに接続される。
【００１３】
ボンディング・パッドの内側及び外側リングのパッドはスタガ配列され、内側リングの隣接するパッドは、外側リングのパッドに接続された少なくとも２つのトレースによって分離されるようになっている。ボンディング・パッドの外側リングの少なくとも一部は、パッケージ基板の上で、ボンド・フィンガの内側リングの少なくとも一部に第１の組のワイヤによって電気的に接続されている。第１の組のワイヤは、第１の高さまで上昇する。ボンディング・パッドの内側リングの少なくとも一部は、パッケージ基板の上で、ボンド・フィンガの外側リングの少なくとも一部に第２の組のワイヤによって電気的に接続されている。第２の組のワイヤは、第１の高さよりも高い第２の高さまでまで上昇する。
【００１４】
【発明の実施の態様】
次に、発明の好適実施例を添付の図面を参照しながら説明する。図面では、同じ構成要素に関しては、複数の図面に亘って同じ参照番号を用いている。
【００１５】
以下の説明では、ボンディング・パッドをスタガ配列することの意味をまず説明し、次に、ボンディング・パッドを進行型にすることの意味を説明する。
【００１６】
集積回路のダイのサイズが縮小される際に製造可能性（manufacturability）、歩留まり及び信頼性を向上させるために、本発明は、ボンディング・パッドを、図１に示されたようなスタガ配列されたパターン（staggered pattern）に配置して用いることを提案する。図１に図解されているように、ボンディング・パッド２０ａ−ｆは、集積回路ダイ２２の上で、２つのリングとして幾何学的に配置される。ダイ２２のエッジに近い外側のリングは、ボンディング・パッド２０ａ−ｄを含み、全体が、２１で示されている。ダイ２２の中心に近い内側のリングは、ボンディング・パッド２０ｅ−ｆを含み、全体が、２３で示されている。外側のリング２１は、内側のリング２３よりも多くの数のパッドを含む。好適実施例では、外側リング２１は、内側リング２３の２倍の数のボンディング・パッドを含み、従って、２つのリングの間には２：１の関係が存在する（つまり、内側リング２３の１つのパッドに対して、外側リング２１には２つのパッドが存在する）。外側リング２１のトレース７０、７１、７２、７３は、内側リング２３のパッド２０ｅ−ｆと外側リングのトレース７０−７３との間に、それぞれ配置されている。例えば、外側リング２１のトレース７０は、内側リングのパッド２０ｅと外側リング２１のトレース７１との間に配置されている。
【００１７】
更に図１を参照すると、外側リング２１のトレース７０−７３は、７０及び７１、７２及び７４でペアとして配置されており、外側リング２１のトレース７０−７３のそれぞれのペアは、２つの内側リング２３のパッドｅ及びｆの間に配置されている。外側リング２１のパッド２０ａ−ｄへの接続の地点において、それぞれの外側リング２１のトレース７０−７３は、外側リング２１のパッド２０ａ−ｄのそれぞれの間の利用可能なパッドのギャップ８２を利用して角度が付けられ、それによって、外側リング２１のトレース７０−７３のそれぞれのペアの間のトレース・ギャップ８０は、比較的小さくなっている。これは、好ましくは、１μである。Ｉ／Ｏバッファのピッチ２６は、バッファ・リング２４におけるＩ／Ｏバッファのそれぞれの間の中心間の距離として定義されるが、これは、好ましくは、２．９ミル（７４．８μ）であり、トレースの幅は、好ましくは、５０．０μである。
【００１８】
一定のボンディング・パッド２０ａ−ｆのサイズと一定のトレース７０−７３の幅とが与えられると、図１のスタガ・パターンによって、従来技術において典型的であるよりも大きなトレース・パッド間のギャップ２８が得られる。この従来よりも大きなギャップ２８により、ボンディング・パッド２０ａ−ｆのアライメント誤差に関して、より大きな公差（tolerance）が許容される。換言すれば、製造過程におけるボンディング・ワイヤの誤配置に関して、図１のスタガ・パターンによれば、より大きな誤差が許容される。その理由は、誤差のためのより大きな場所があるからである。その結果として、よりよい製造可能性、歩留まり、信頼性が得られる。電子移動（electromigration）の問題も、トレース７０−７３の幅をより広くとることによって、減少する。
【００１９】
図２に示されるように、内側リング４２と外側リング４４とから成るボンド・フィンガの２つのリングは、好ましくは共通の平面に配置されるが、パッケージ基板４０上に与えられ得る。別の実施例では、ただ１つのリングから成るボンド・フィンガ４２が与えられる。しかし、現時点におけるワイヤ・ボンディング技術では、この別の実施例は好ましくなく、その理由は、同じサイズのダイ２２をボンド・フィンガ４２のただ１つのリングにボンディングするには、基板４０上のボンド・フィンガ４２に対して同じ最小の幅を用いる場合には、ボンド・フィンガ４２とボンディング・パッド２０ａ−ｆの間に、より大きな距離が必要とされるからである。結果的に、ワイヤがより長くなることになり、従って、２つのボンド・フィンガの基板４０にボンディングするのに用いることができるより短いワイヤの長さの場合よりも、インダクタンスが大きくなる。ワイヤが長くなると、スイープやサギング（sweep and sagging）が大きくなり、短絡に起因して歩留まりが低下する。
【００２０】
更に図１及び図２を参照すると、ダイ２２のエッジに近いリング２１のボンディング・パッド２０ａ−ｄは、パッケージ基板４０上に置かれたボンド・フィンガ４２の内側リングに、又は、Ｖｄｄ（電源）リング４６に、又は、Ｖｓｓ（グランド）リング４８に、ワイヤ・ボンディングされている（ワイヤ５０で表されている）。ダイ２２の中心に近いリング２３におけるボンディング・パッド２０ｅ−ｆは、基板４０上のボンド・フィンガ４４の外側リングにワイヤ・ボンディングされている（ワイヤ５２によって表されている）。リング２３よりもリング２１により多くのボンディング・パッド２０ａ−ｄが配置されているので、それに対応して、より多くの数のボンド・フィンガが、パッケージ基板４０のリング４４よりもリング４２に含まれている。
【００２１】
図３に図解されているように、２つの異なるワイヤ・ループの高さが、ダイ２２を基板４０に電気的に接続するのに用いられ、それによって、ワイヤの隙間（クリアランス）を向上して、ワイヤが交差又は短絡する潜在性を最小にする。ワイヤ・ボンディングのプロセスの間に、外側リング２１のボンディング・パッド２０ａ−ｄは、第１のワイヤ・ループの高さを用いて、内側のボンド・フィンガ・リング４２、電源（パワー）リング４６、又はグランド・リング４８にボンディングされる。内側リング２３のボンディング・パッド２０ｅ−ｆは、第１のワイヤ・ループの高さよりも高い第２のワイヤ・ループの高さを用いて、外側のボンド・フィンガ・リング４４にボンディングされる。第１及び第２のワイヤ・ループの高さの差は、５４で示されている。２つの異なるワイヤ・ループの高さを用いることにより、ワイヤ・ボンディング・プロセスの間の生産性を向上させることができる。これにより、歩留まりと信頼性も高めることができる。ＡＳＩＣ（特定用途向けＩＣ）の設計者は、また、ボンディング・パッドを指定する際により大きな融通性を与えられる。
【００２２】
再び図１及び図２を参照すると、ダイ２２のエッジに近いリング２１により多くの数のボンディング・パッドを配置することが効果的である。その理由は、そのような配置により、より多くの信号を、基板４０上のボンド・フィンガの内側のリング４２にワイヤ・ボンディングすることが可能になるからである。これにより、ダイ２２上のボンディング・パッドのリング２３から基板４０上のボンド・フィンガのリング４４へ残りの信号のための比較的長いワイヤをワイヤ・ボンディングすることが簡略化される。本発明は、また、より長いワイヤの場合よりも、小さなインダクタンスを有する短いワイヤをより多く与えることになり、よって、パッケージ内の大多数の信号における電気的寄生（parasitics）を向上させる。
【００２３】
ボンディング・パッドのスタガ配列の利点について以上で述べたが、次に、ボンディング・パッドを進行型（progressive）にすることについて説明する。
【００２４】
図４には、集積回路２２が示されており、その上に、ボンディング・パッドの外側リング２１とボンディング・パッドの内側リング２３とが設けられている。図示されているように、ボンディング・パッドの外側リング２１は周辺部の第１の部分に延長しており、これは、この示されている例では、集積回路２２の周囲全体である。ボンディング・パッドの内側リング２３は周辺部の第２の部分に延長しており、これは、この示されている例では、集積回路２２の周囲の約４分の３である。図示のように、少なくとも２つのトレース７０があり、内側リング２３のボンディング・パッドのそれぞれの間で外側リング２１のボンディング・パッドに接続されている。
【００２５】
注意すべきは、この図では、集積回路２２のサイズと比較して、ボンディング・パッドの内側及び外側リング２１、２３とトレース７０とは拡大されて示してあり、従って、本発明の重要な特徴を、容易に見ることができ、明瞭に理解できるようになっている点である。
【００２６】
示されている例では、外側リング２１は、周囲の全体に延長している。この理由は、少なくともその数のボンディング・パッドが必要であるからである。内側のリング２３が周囲全体に延長していないのは、それ以上のボンディング・パッドが要求されていないからである。従って、集積回路２２の電気的な要求以上には、ボンディング・パッドのためのスペースが用いられることはないというのが、本発明の重要な特徴である。
【００２７】
図５には、ボンディング・パッドの非隣接的な特徴が示されている。この例では、外側リング２１は、２つの非隣接的な部分として与えられ、集積回路２２の頂部と底部とに配置されている。内側リング２３は、４つの非隣接的な部分として与えられ、２つの外側リングの部分２１の左及び右の端部に配置されている。やはり、内側リング２３のボンディング・パッドのそれぞれの間に、少なくとも２つのトレース７０が存在する。
【００２８】
従って、ボンディング・パッドをスタガ配列の態様で提供することによって、集積回路２２の上で、ボンディング・パッドをより高い密度で配置することができ、また、集積回路２２の周囲において必要に応じた限度だけで、進行型の態様で（progressive manner）ボンディング・パッドの２つの列を延長させることによって、他の回路素子のために、より多くのスペースが利用可能になる。
【００２９】
以上の説明と図面と例示から当業者には明らかなように、本発明の実施例において、修正や改変が可能である。従って、以上の説明は、好適実施例の例示に過ぎず、それらに本発明が限定されることは全く意図されていない。本発明の技術思想と技術的範囲とは、冒頭の特許請求の範囲によってのみ画定される。
【図面の簡単な説明】
【図１】本発明のスタガ・パターンの２：１の実施例を用いているダイの部分的な平面図である。
【図２】２：１のボンディング・パッドのスタガ・パターンを有するダイとボンド・フィンガの２つのリングを有するパッケージ基板との間のワイヤ接続を示す集積回路の部分的な平面図である。
【図３】図２のダイと基板との断面図であり、ダイを基板にボンディングするのに用いる２つの異なる高さのワイヤ・ループを示している。
【図４】進行型のボンディング・パッドを示す集積回路の平面図である。
【図５】非隣接進行型（non-contiguous progressive）のボンディング・パッドを示す集積回路の平面図である。
【発明の属する技術分野】
本発明は、集積回路製造技術の分野に関し、更に詳しくは、ワイヤ・ボンディングされたデバイス上のボンディング・パッドの配置に関する。
【０００２】
【従来の技術】
集積回路は、その最終的な使用に先立ってパッケージングされ、回路を損傷から保護するのが典型的である。従って、回路からその回路をパッケージングする構造物への電気的接続を与えることが必要となる。この電気的接続を行う１つの方法は、ワイヤ・ボンディングと称される。
【０００３】
ワイヤ・ボンディングは、ワイヤの一端を回路に電気的に接続し、ワイヤの他端をパッケージに電気的に接続することによって行われる。ワイヤと接触する集積回路の部分は、ボンディング・パッドと呼ばれ、ワイヤと接触するパッケージの部分は、ボンド・フィンガと呼ばれる。ボンディング・パッドは、典型的には、集積回路の周辺部の回りに配置され、ワイヤが回路の上方で交差しないようになっている。これによって、ワイヤの短絡が減少し、また、ワイヤの長さを短くすることができる。
【０００４】
【発明が解決しようとする課題】
集積回路の処理技術が進歩するにつれて、回路素子のサイズは縮小してきている。従って、より多くの回路素子を、与えられたサイズの集積回路の中に詰め込むことができる。これによって、回路素子のすべてに電気的に接続するボンディング・パッドの数が増加することが必要となる。集積回路の上のボンディング・パッドは、チップの表面積のかなりの部分を要求する傾向にある。ボンディング・パッドが必要とするスペースは集積回路の全体的コストを上昇させるので、製造業者は、ボンディング・パッドが必要とするスペースの大きさを減少させようとすることになる。
【０００５】
ボンディング・パッドが必要とするスペースを減少させる方法の１つは、パッド自体を小型にすること、又は、隣接するパッドの間のピッチを縮小することである。しかし、この方法では、ボンディング・ワイヤが接続されると、問題が生じる。というのは、１つのパッドに接続されたワイヤが隣接するパッドと短絡する可能性が増加するからである。
【０００６】
従って、必要なのは、集積回路の上にボンディング・パッドを配置する際に、与えられたスペースの範囲内で、より多くの数のボンディング・パッドを提供しながら、短絡の可能性を減少させ、必要以上に集積回路上の表面積を使用しない方法である。
【０００７】
【課題を解決するための手段】
上述の及びそれ以外の要求は、集積回路であって、この集積回路の周辺部に隣接し同心的であるように配置されているボンディング・パッドの外側リングを有する集積回路によって満足される。ボンディング・パッドの外側リングは、周囲の少なくとも第１の部分に延長する。ボンディング・パッドの内側リングは、ボンディング・パッドの第１のリングの内側にあり隣接し同心的である。このボンディング・パッドの内側リングは、周囲の少なくとも第２の部分に延長している。第１の部分は、前記第２の部分よりも大きい、すなわち、ボンディング・パッドの外側リングは、ボンディング・パッドの内側リングよりも、集積回路のエッジの周囲により多く延長している。更に、ボンディング・パッドの外側リングは、ボンディング・パッドの内側リングよりも多くのボンディング・パッドを有している。トレースが、内側及び外側リングのボンディング・パッドに電気的に接続されており、それぞれのパッドは、一意的なトレースに電気的に接続されている。すなわち、それぞれのパッドは、そのパッドだけに対応し、それ以外のパッドとは無関係のトレースを有している。内側及び外側リングのパッドは、好適実施例では、内側リングの隣接するパッドが外側リングのパッドに接続された少なくとも２つのトレースによって分離されるようにスタガ配列（staggered）されている。
【０００８】
パッドの内側及び外側リングをこのようにスタガ配列することによって、パッド密度、製造上の容易性及び信頼性が向上する。パッドのリングを集積回路の周囲の第１及び第２の部分の回りだけに進行させることによって、要求されていないボンディング・パッドによって、スペースが用いられることがなくなる。例えば、パッドの外側リングが、集積回路の周辺部の周囲全体に延長し、パッドの内側リングが、集積回路の周辺部の周囲の半分にだけ延長することも可能であるが、これは、追加的なボンディング・パッドが回路によって必要とされないからである。
【０００９】
好適実施例においては、この集積回路は、集積回路を受け取るパッケージ基板と組み合わされてパッケージングされる。パッケージ基板は、集積回路の周辺部に隣接し同心的であるボンド・フィンガの内側リングを有する。ボンド・フィンガのこの内側リングは、周辺部の少なくとも第３の部分に延長している。ボンド・フィンガの外側リングは、周辺部の少なくとも第４の部分に延長している。第１の組のワイヤが、ボンディング・パッドの外側リングの少なくとも一部をボンド・フィンガの内側リングの少なくとも一部と電気的に接続するのに用いられる。この第１の組のワイヤは、第１の高さまで上昇する。第２の組のワイヤが、ボンディング・パッドの内側リングの少なくとも一部をボンド・フィンガの外側リングの少なくとも一部と電気的に接続するのに用いられる。この第２の組のワイヤは、第１の高さよりも高い第２の高さまで上昇する。
【００１０】
第１の組のワイヤをパッドの外側リングとフィンガの内側リングとの間に、第２の組のワイヤをパッドの内側リングとフィンガの外側リングとの間に配置することによって、ワイヤの間により多くのオープン・スペースが与えられる。第１の組は、第２の組よりも低い位置までしか上昇しないので、これら２つの組が相互に交差することはない。このようにして、ワイヤの間の短絡の可能性は、減少されている。
【００１１】
別の好適実施例では、ボンディング・パッドの第１の又は第２の組、又は、両方の組は、非隣接的（non-contiguous）な態様で配置される。換言すれば、ボンディング・パッドの外側の組は、集積回路の２つの対向する側部に沿って延長し、例えば、ボンディング・パッドの内側の組は、第１の組の２つの非隣接的部分のどちらかの端部に配置されるが、２つの非隣接的部分のどちらかの中央には配置されない。この場合も、効果は、パッド密度が必要な箇所において増加することであり、ただし、その際に、集積回路の電気的な要求以上の数のボンディング・パッドは配置されない。
【００１２】
本発明による方法では、集積回路は、パッケージ基板に電気的に接続される。ボンディング・パッドの外側リングは、集積回路の周辺部に隣接し同心的に配置される。パッドの外側リングは、周辺部の少なくとも第１の部分に延長し、ボンディング・パッドの外側リングのそれぞれのパッドは、一意的な電気的トレースに接続される。ボンディング・パッドの内側リングは、ボンディング・パッドの外側リングの内部に隣接し同心的に配置される。パッドの内側リングは、周辺部の少なくとも第２の部分に延長し、周辺部の第１の部分は、周辺部の第２の部分よりも大きい。ボンディング・パッドの内側リングのそれぞれのパッドもまた、一意的な電気的トレースに接続される。
【００１３】
ボンディング・パッドの内側及び外側リングのパッドはスタガ配列され、内側リングの隣接するパッドは、外側リングのパッドに接続された少なくとも２つのトレースによって分離されるようになっている。ボンディング・パッドの外側リングの少なくとも一部は、パッケージ基板の上で、ボンド・フィンガの内側リングの少なくとも一部に第１の組のワイヤによって電気的に接続されている。第１の組のワイヤは、第１の高さまで上昇する。ボンディング・パッドの内側リングの少なくとも一部は、パッケージ基板の上で、ボンド・フィンガの外側リングの少なくとも一部に第２の組のワイヤによって電気的に接続されている。第２の組のワイヤは、第１の高さよりも高い第２の高さまでまで上昇する。
【００１４】
【発明の実施の態様】
次に、発明の好適実施例を添付の図面を参照しながら説明する。図面では、同じ構成要素に関しては、複数の図面に亘って同じ参照番号を用いている。
【００１５】
以下の説明では、ボンディング・パッドをスタガ配列することの意味をまず説明し、次に、ボンディング・パッドを進行型にすることの意味を説明する。
【００１６】
集積回路のダイのサイズが縮小される際に製造可能性（manufacturability）、歩留まり及び信頼性を向上させるために、本発明は、ボンディング・パッドを、図１に示されたようなスタガ配列されたパターン（staggered pattern）に配置して用いることを提案する。図１に図解されているように、ボンディング・パッド２０ａ−ｆは、集積回路ダイ２２の上で、２つのリングとして幾何学的に配置される。ダイ２２のエッジに近い外側のリングは、ボンディング・パッド２０ａ−ｄを含み、全体が、２１で示されている。ダイ２２の中心に近い内側のリングは、ボンディング・パッド２０ｅ−ｆを含み、全体が、２３で示されている。外側のリング２１は、内側のリング２３よりも多くの数のパッドを含む。好適実施例では、外側リング２１は、内側リング２３の２倍の数のボンディング・パッドを含み、従って、２つのリングの間には２：１の関係が存在する（つまり、内側リング２３の１つのパッドに対して、外側リング２１には２つのパッドが存在する）。外側リング２１のトレース７０、７１、７２、７３は、内側リング２３のパッド２０ｅ−ｆと外側リングのトレース７０−７３との間に、それぞれ配置されている。例えば、外側リング２１のトレース７０は、内側リングのパッド２０ｅと外側リング２１のトレース７１との間に配置されている。
【００１７】
更に図１を参照すると、外側リング２１のトレース７０−７３は、７０及び７１、７２及び７４でペアとして配置されており、外側リング２１のトレース７０−７３のそれぞれのペアは、２つの内側リング２３のパッドｅ及びｆの間に配置されている。外側リング２１のパッド２０ａ−ｄへの接続の地点において、それぞれの外側リング２１のトレース７０−７３は、外側リング２１のパッド２０ａ−ｄのそれぞれの間の利用可能なパッドのギャップ８２を利用して角度が付けられ、それによって、外側リング２１のトレース７０−７３のそれぞれのペアの間のトレース・ギャップ８０は、比較的小さくなっている。これは、好ましくは、１μである。Ｉ／Ｏバッファのピッチ２６は、バッファ・リング２４におけるＩ／Ｏバッファのそれぞれの間の中心間の距離として定義されるが、これは、好ましくは、２．９ミル（７４．８μ）であり、トレースの幅は、好ましくは、５０．０μである。
【００１８】
一定のボンディング・パッド２０ａ−ｆのサイズと一定のトレース７０−７３の幅とが与えられると、図１のスタガ・パターンによって、従来技術において典型的であるよりも大きなトレース・パッド間のギャップ２８が得られる。この従来よりも大きなギャップ２８により、ボンディング・パッド２０ａ−ｆのアライメント誤差に関して、より大きな公差（tolerance）が許容される。換言すれば、製造過程におけるボンディング・ワイヤの誤配置に関して、図１のスタガ・パターンによれば、より大きな誤差が許容される。その理由は、誤差のためのより大きな場所があるからである。その結果として、よりよい製造可能性、歩留まり、信頼性が得られる。電子移動（electromigration）の問題も、トレース７０−７３の幅をより広くとることによって、減少する。
【００１９】
図２に示されるように、内側リング４２と外側リング４４とから成るボンド・フィンガの２つのリングは、好ましくは共通の平面に配置されるが、パッケージ基板４０上に与えられ得る。別の実施例では、ただ１つのリングから成るボンド・フィンガ４２が与えられる。しかし、現時点におけるワイヤ・ボンディング技術では、この別の実施例は好ましくなく、その理由は、同じサイズのダイ２２をボンド・フィンガ４２のただ１つのリングにボンディングするには、基板４０上のボンド・フィンガ４２に対して同じ最小の幅を用いる場合には、ボンド・フィンガ４２とボンディング・パッド２０ａ−ｆの間に、より大きな距離が必要とされるからである。結果的に、ワイヤがより長くなることになり、従って、２つのボンド・フィンガの基板４０にボンディングするのに用いることができるより短いワイヤの長さの場合よりも、インダクタンスが大きくなる。ワイヤが長くなると、スイープやサギング（sweep and sagging）が大きくなり、短絡に起因して歩留まりが低下する。
【００２０】
更に図１及び図２を参照すると、ダイ２２のエッジに近いリング２１のボンディング・パッド２０ａ−ｄは、パッケージ基板４０上に置かれたボンド・フィンガ４２の内側リングに、又は、Ｖｄｄ（電源）リング４６に、又は、Ｖｓｓ（グランド）リング４８に、ワイヤ・ボンディングされている（ワイヤ５０で表されている）。ダイ２２の中心に近いリング２３におけるボンディング・パッド２０ｅ−ｆは、基板４０上のボンド・フィンガ４４の外側リングにワイヤ・ボンディングされている（ワイヤ５２によって表されている）。リング２３よりもリング２１により多くのボンディング・パッド２０ａ−ｄが配置されているので、それに対応して、より多くの数のボンド・フィンガが、パッケージ基板４０のリング４４よりもリング４２に含まれている。
【００２１】
図３に図解されているように、２つの異なるワイヤ・ループの高さが、ダイ２２を基板４０に電気的に接続するのに用いられ、それによって、ワイヤの隙間（クリアランス）を向上して、ワイヤが交差又は短絡する潜在性を最小にする。ワイヤ・ボンディングのプロセスの間に、外側リング２１のボンディング・パッド２０ａ−ｄは、第１のワイヤ・ループの高さを用いて、内側のボンド・フィンガ・リング４２、電源（パワー）リング４６、又はグランド・リング４８にボンディングされる。内側リング２３のボンディング・パッド２０ｅ−ｆは、第１のワイヤ・ループの高さよりも高い第２のワイヤ・ループの高さを用いて、外側のボンド・フィンガ・リング４４にボンディングされる。第１及び第２のワイヤ・ループの高さの差は、５４で示されている。２つの異なるワイヤ・ループの高さを用いることにより、ワイヤ・ボンディング・プロセスの間の生産性を向上させることができる。これにより、歩留まりと信頼性も高めることができる。ＡＳＩＣ（特定用途向けＩＣ）の設計者は、また、ボンディング・パッドを指定する際により大きな融通性を与えられる。
【００２２】
再び図１及び図２を参照すると、ダイ２２のエッジに近いリング２１により多くの数のボンディング・パッドを配置することが効果的である。その理由は、そのような配置により、より多くの信号を、基板４０上のボンド・フィンガの内側のリング４２にワイヤ・ボンディングすることが可能になるからである。これにより、ダイ２２上のボンディング・パッドのリング２３から基板４０上のボンド・フィンガのリング４４へ残りの信号のための比較的長いワイヤをワイヤ・ボンディングすることが簡略化される。本発明は、また、より長いワイヤの場合よりも、小さなインダクタンスを有する短いワイヤをより多く与えることになり、よって、パッケージ内の大多数の信号における電気的寄生（parasitics）を向上させる。
【００２３】
ボンディング・パッドのスタガ配列の利点について以上で述べたが、次に、ボンディング・パッドを進行型（progressive）にすることについて説明する。
【００２４】
図４には、集積回路２２が示されており、その上に、ボンディング・パッドの外側リング２１とボンディング・パッドの内側リング２３とが設けられている。図示されているように、ボンディング・パッドの外側リング２１は周辺部の第１の部分に延長しており、これは、この示されている例では、集積回路２２の周囲全体である。ボンディング・パッドの内側リング２３は周辺部の第２の部分に延長しており、これは、この示されている例では、集積回路２２の周囲の約４分の３である。図示のように、少なくとも２つのトレース７０があり、内側リング２３のボンディング・パッドのそれぞれの間で外側リング２１のボンディング・パッドに接続されている。
【００２５】
注意すべきは、この図では、集積回路２２のサイズと比較して、ボンディング・パッドの内側及び外側リング２１、２３とトレース７０とは拡大されて示してあり、従って、本発明の重要な特徴を、容易に見ることができ、明瞭に理解できるようになっている点である。
【００２６】
示されている例では、外側リング２１は、周囲の全体に延長している。この理由は、少なくともその数のボンディング・パッドが必要であるからである。内側のリング２３が周囲全体に延長していないのは、それ以上のボンディング・パッドが要求されていないからである。従って、集積回路２２の電気的な要求以上には、ボンディング・パッドのためのスペースが用いられることはないというのが、本発明の重要な特徴である。
【００２７】
図５には、ボンディング・パッドの非隣接的な特徴が示されている。この例では、外側リング２１は、２つの非隣接的な部分として与えられ、集積回路２２の頂部と底部とに配置されている。内側リング２３は、４つの非隣接的な部分として与えられ、２つの外側リングの部分２１の左及び右の端部に配置されている。やはり、内側リング２３のボンディング・パッドのそれぞれの間に、少なくとも２つのトレース７０が存在する。
【００２８】
従って、ボンディング・パッドをスタガ配列の態様で提供することによって、集積回路２２の上で、ボンディング・パッドをより高い密度で配置することができ、また、集積回路２２の周囲において必要に応じた限度だけで、進行型の態様で（progressive manner）ボンディング・パッドの２つの列を延長させることによって、他の回路素子のために、より多くのスペースが利用可能になる。
【００２９】
以上の説明と図面と例示から当業者には明らかなように、本発明の実施例において、修正や改変が可能である。従って、以上の説明は、好適実施例の例示に過ぎず、それらに本発明が限定されることは全く意図されていない。本発明の技術思想と技術的範囲とは、冒頭の特許請求の範囲によってのみ画定される。
【図面の簡単な説明】
【図１】本発明のスタガ・パターンの２：１の実施例を用いているダイの部分的な平面図である。
【図２】２：１のボンディング・パッドのスタガ・パターンを有するダイとボンド・フィンガの２つのリングを有するパッケージ基板との間のワイヤ接続を示す集積回路の部分的な平面図である。
【図３】図２のダイと基板との断面図であり、ダイを基板にボンディングするのに用いる２つの異なる高さのワイヤ・ループを示している。
【図４】進行型のボンディング・パッドを示す集積回路の平面図である。
【図５】非隣接進行型（non-contiguous progressive）のボンディング・パッドを示す集積回路の平面図である。
Claims (15)
- 集積回路であって、
この集積回路の周囲に隣接し同心的であり、前記周囲の少なくとも第１の部分に延長するボンディング・パッドの外側リングと、
ボンディング・パッドの前記外部リングの内側にあり隣接し同心的であり、前記周囲の少なくとも第２の部分に延長するボンディング・パッドの内側リングと、
を備えており、
前記第１の部分は、前記第２の部分よりも周囲方向に長く、
ボンディング・パッドの前記外側リングは、ボンディング・パッドの前記内側リングよりも多くのボンディング・パッドを有し、
更に、前記内側及び外側リングのボンディング・パッドに電気的に接続されたトレースであって、それぞれのパッドが一意的なトレースに接続されているトレースを備えており、
前記内側及び外側リングのパッドは、前記内側リングの隣接するパッドが前記外側リングのパッドに接続された少なくとも２つのトレースによって分離されるようにスタガ配列されている（staggered）ことを特徴とする集積回路。 - 請求項１記載の集積回路において、ボンディング・パッドの外側リングは非隣接的（non-contiguous）であることを特徴とする集積回路。
- 請求項１記載の集積回路において、ボンディング・パッドの内側リングは非隣接的であることを特徴とする集積回路。
- 請求項１記載の集積回路において、ボンディング・パッドの外側リング及び内側リングは非隣接的であることを特徴とする集積回路。
- パッケージングされた集積回路であって、
集積回路であって、
この集積回路の周囲に隣接し同心的であり、前記周囲の少なくとも第１の部分に延長するボンディング・パッドの外側リングと、
ボンディング・パッドの前記外側リングの内側にあり隣接し同心的であり、前記周囲の少なくとも第２の部分に延長するボンディング・パッドの内側リングと、
を備えており、
前記第１の部分は、前記第２の部分よりも周囲方向に長く、
ボンディング・パッドの前記外側リングは、ボンディング・パッドの前記内側リングよりも多くのボンディング・パッドを有し、
更に、前記内側及び外側リングのボンディング・パッドに電気的に接続されたトレースであって、それぞれのパッドが一意的なトレースに接続されているトレースを備えており、
前記内側及び外側リングのパッドは、前記内側リングの隣接するパッドが前記外側リングのパッドに接続された少なくとも２つのトレースによって分離されるようにスタガ配列されている、集積回路と、
前記集積回路を受け取るパッケージ基板であって、
この集積回路の周囲に隣接し同心的であり、前記周囲の少なくとも第３の部分に延長するボンド・フィンガの外側リングと、
ボンド・フィンガの前記外側リングの内側にあり隣接し同心的であり、前記周囲の少なくとも第４の部分に延長するボンド・フィンガの内側リングと、
を有するパッケージ基板と、
ボンディング・パッドの前記外側リングの少なくとも一部をボンド・フィンガの前記内側リングの少なくとも一部と電気的に接続し、第１の高さまで上昇する第１の組のワイヤと、
ボンディング・パッドの前記内側リングの少なくとも一部をボンド・フィンガの前記外側リングの少なくとも一部と電気的に接続し、前記第１の高さよりも高い第２の高さまで上昇する第２の組のワイヤと、
を備えることを特徴とするパッケージングされた集積回路。 - 請求項５記載の集積回路において、ボンディング・パッドの外側リングは非隣接的（non-contiguous）であることを特徴とする集積回路。
- 請求項５記載の集積回路において、ボンディング・パッドの内側リングは非隣接的であることを特徴とする集積回路。
- 請求項５記載の集積回路において、ボンディング・パッドの外側リング及び内側リングは非隣接的であることを特徴とする集積回路。
- 請求項５記載の集積回路において、ボンド・フィンガの外側リングよりも多くのボンド・フィンガを有するボンド・フィンガの内側リングを更に備えることを特徴とする集積回路。
- 集積回路をパッケージングされた基板に電気的に接続する方法であって、
ボンディング・パッドの外側リングを、前記集積回路の周囲に隣接し同心的になるように提供するステップと、
パッドの前記外側リングを、前記周囲の少なくとも第１の部分に延長するステップと、
ボンディング・パッドの前記外側リングのそれぞれのパッドを、一意的な電気的トレースと電気的に接続するステップと、
ボンディング・パッドの内側リングを、ボンディング・パッドの前記外側リングの内側に隣接して同心的に提供するステップと、
パッドの前記内側リングを、前記周囲の少なくとも第２の部分に延長するステップであって、前記第１の部分は前記第２の部分よりも周囲方向に長い、ステップと、
ボンディング・パッドの前記内側リングのそれぞれのパッドを、一意的な電気的トレースと電気的に接続するステップと、
ボンディング・パッドの前記内側及び外側リングのパッドをスタガ配列し、それにより、前記内側リングの隣接するパッドが、前記外側リングのパッドに接続された少なくとも２つのトレースによって分離されるようにするステップと、
ボンディング・パッドの前記外側リングの少なくとも一部を、第１の高さまで上昇する第１の組のワイヤを用いて、前記パッケージングされた基板上のボンド・フィンガの内側リングの少なくとも一部と電気的に接続するステップと、
ボンディング・パッドの前記内側リングの少なくとも一部を、前記第１の高さよりも高い第２の高さまで上昇する第２の組のワイヤを用いて、前記パッケージングされた基板上のボンド・フィンガの外側リングの少なくとも一部と電気的に接続するステップと、
を含むことを特徴とする方法。 - 請求項１０記載の方法において、前記外側リングのボンディング・パッドを非隣接的な構成で提供するステップを更に含むことを特徴とする方法。
- 請求項１０記載の方法において、前記内側リングのボンディング・パッドを非隣接的な構成で提供するステップを更に含むことを特徴とする方法。
- 請求項１０記載の方法において、前記外側リング及び内側リングのボンディング・パッドを非隣接的な構成で提供するステップを更に含むことを特徴とする方法。
- 請求項１０記載の方法において、ボンド・フィンガの前記外側リングにおいてよりも多くのボンド・フィンガをボンド・フィンガの前記内側リングにおいて提供するステップを更に含むことを特徴とする方法。
- 請求項１０記載の方法に従ってパッケージングされたことを特徴とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US712981 | 1996-09-16 | ||
| US08/712,981 US5796171A (en) | 1996-06-07 | 1996-09-16 | Progressive staggered bonding pads |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125718A JPH10125718A (ja) | 1998-05-15 |
| JP3947604B2 true JP3947604B2 (ja) | 2007-07-25 |
Family
ID=24864303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25092797A Expired - Lifetime JP3947604B2 (ja) | 1996-09-16 | 1997-09-16 | 集積回路と集積回路の基板への接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3947604B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6888343B2 (ja) * | 2017-03-14 | 2021-06-16 | セイコーエプソン株式会社 | 振動デバイス、発振器、電子機器および移動体 |
| JP2020134369A (ja) | 2019-02-21 | 2020-08-31 | セイコーエプソン株式会社 | 慣性センサー、電子機器および移動体 |
-
1997
- 1997-09-16 JP JP25092797A patent/JP3947604B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10125718A (ja) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686699A (en) | Semiconductor board providing high signal pin utilization | |
| US6538336B1 (en) | Wirebond assembly for high-speed integrated circuits | |
| US5801440A (en) | Chip package board having utility rings | |
| US4890153A (en) | Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package | |
| KR100958400B1 (ko) | 반도체장치 | |
| US5796171A (en) | Progressive staggered bonding pads | |
| US8258018B2 (en) | Manufacturing method of semiconductor device | |
| US5216280A (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
| US6707164B2 (en) | Package of semiconductor chip with array-type bonding pads | |
| US4912603A (en) | High density printed wiring board | |
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| US20040004278A1 (en) | Internal circuit structure of semiconductor chip with array-type bonding pads and method of fabricating the same | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| JP4656676B2 (ja) | スタガ配列されたボンド・パッドを有する半導体装置 | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| JP2859223B2 (ja) | 半導体装置 | |
| EP0431490B1 (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
| US20120273972A1 (en) | Semiconductor device | |
| JP3947604B2 (ja) | 集積回路と集積回路の基板への接続方法 | |
| US6603199B1 (en) | Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages | |
| US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
| US6531762B1 (en) | Semiconductor package | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JP2728052B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060316 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060615 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |