JP3947190B2 - Mounting method of semiconductor chip - Google Patents
Mounting method of semiconductor chip Download PDFInfo
- Publication number
- JP3947190B2 JP3947190B2 JP2004285626A JP2004285626A JP3947190B2 JP 3947190 B2 JP3947190 B2 JP 3947190B2 JP 2004285626 A JP2004285626 A JP 2004285626A JP 2004285626 A JP2004285626 A JP 2004285626A JP 3947190 B2 JP3947190 B2 JP 3947190B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor chip
- chip
- electrode
- mounting member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 238000000034 method Methods 0.000 title claims description 32
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 45
- 239000010931 gold Substances 0.000 claims description 42
- 229910052737 gold Inorganic materials 0.000 claims description 42
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Description
本発明は、半導体チップの実装方法およびその実装部材に係り、特に半導体ベ
アチップ(以下半導体チップと称する)のフリップチップ実装における電極接続
に関するものである。
The present invention relates to a semiconductor chip mounting method and a mounting member thereof, and more particularly to electrode connection in flip chip mounting of a semiconductor bare chip (hereinafter referred to as a semiconductor chip).
近年、半導体チップの電極は狭ピッチ化、微細化が進行しており、相対するプ
リント配線基板などの実装部材の電極配線も微細化していく傾向にある。
また、半導体チップの機能向上に伴うI/O数の増加により、電極端子数も増
加する傾向にある。
半導体チップの電極は、一般に半導体チップの周縁部に配置される、いわゆる
ペリフェラル(周辺側)配置であるが、このような電極の微細化・端子数増加に
伴い、電極形状を均一にすることが出来難い傾向にある。当然、各辺側に配置さ
れる電極の数も均等であるとは限らない。
In recent years, the electrodes of a semiconductor chip have been made narrower and finer, and the electrode wiring of a mounting member such as an opposing printed wiring board tends to be finer.
In addition, the number of electrode terminals tends to increase due to an increase in the number of I / Os accompanying an improvement in the function of the semiconductor chip.
The electrode of the semiconductor chip is a so-called peripheral (peripheral side) arrangement, which is generally arranged at the peripheral edge of the semiconductor chip. However, with such miniaturization of the electrode and increase in the number of terminals, the electrode shape may be made uniform. It tends to be difficult. Of course, the number of electrodes arranged on each side is not necessarily equal.
このような半導体チップをプリント配線基板などの実装部材に実装する場合従
来は次のような方法を採用していた。(例えば、特許文献1参照)。
図6と図7は、この従来技術を示す図である。図6(a)から(c)は、従来
の実施の形態の半導体チップを示す図である。図6(a)は、従来の半導体チッ
プの電極パッド配列を示す上面図であり、図6(b)および(c)は図6(a)
のA−A断面図およびB−B断面図である。
When such a semiconductor chip is mounted on a mounting member such as a printed wiring board, the following method has been conventionally employed. (For example, refer to Patent Document 1).
6 and 7 are diagrams showing this prior art. FIGS. 6A to 6C are diagrams showing a semiconductor chip according to a conventional embodiment. FIG. 6A is a top view showing an electrode pad arrangement of a conventional semiconductor chip, and FIGS. 6B and 6C are FIG. 6A.
These are AA sectional drawing and BB sectional drawing.
この従来の実施の形態の半導体チップ31は、半導体基板の外表面に形成され、前記半導体基板の裏面からの高さがほぼ同程度となるように形成された電極33に内部回路とは電気的に接続されていないダミー電極33dを付加したことを特徴としている。
The
これにより、図6(b)および(c)の比較からも明らかなように、半導体基
板の相対向する辺側で、半導体チップの電極33と、プリント基板32の配線電
極34との当接部の総面積が互いに等しくなり、熱圧着などの圧着方式で接続す
る場合にも熱圧着開始直後の電極のみにかかる圧力が相対向する辺側で等しく、
均一にかかるので、電極つぶれに差がなく、均一な接続を達成することが可能と
なる。
6B and 6C, the contact portion between the
Since it is applied uniformly, there is no difference in the crushing of the electrodes, and uniform connection can be achieved.
そして、このようにして形成された半導体チップ31を、配線電極34の形成
されたプリント基板32にフリップチップで実装することによって形成した半導
体装置を図7(a)から(c)に示す。図7(a)は、従来の実施の形態である
半導体チップの電極パッド配列を示す上面図であり、図7(b)および(c)は
図7(a)のA−A断面図およびB−B断面図である。なお、図7(a)は、プ
リント基板32を省略し、プリント基板の配線電極34のみを示している。
7A to 7C show a semiconductor device formed by mounting the
この図から明らかなように、半導体チップ31の電極33と、プリント基板3
2の配線電極34と当接する接続部の接触総面積が、相対向する辺側で等しくな
るように構成されているため、接着性樹脂36中に導電性粒子(図示せず。)を
含有させた接着剤を介して、熱圧着などの圧着方式で接続する場合にも熱圧着開
始直後の電極のみにかかる圧力が相対向する辺で均一にかかるので、電極つぶれ
に差がなく、均一な接続を達成することが可能となる。
As is apparent from this figure, the
Since the total contact area of the connecting portion that contacts the two
ここで、下辺側の1つの接続部を37、上辺側の1つの接続部を38で示す。 Here, one connection part on the lower side is indicated by 37, and one connection part on the upper side is indicated by 38.
また、このような半導体チップは、電極がペリフェラル配置されているのがよ
り望ましい。
In addition, in such a semiconductor chip, it is more desirable that the electrodes are arranged in a peripheral manner.
また、半導体チップ31の、電極33の少ない辺上には、ダミー電極33dが
形成されており、容易に接触面積を調整することができる。
A dummy electrode 33d is formed on the side of the
このように、図6(a)に示すように、半導体チップ31の電極33と配線電極
34の接続部で、下辺側の1つの接続部37と、上辺側の1つの接続部38の面
積が等しく、電極数も等しくしたので、上辺側と下辺側の接触総面積が、等しく
なる設計にした。この場合、半導体電極の設計段階で、ダミー電極も含めて上下
の電極面積及び左右の電極面積を等しくなるようにする必要がある。これにより
、フリップチップ実装を熱圧着方式で行う時、相対向する辺の電極接続部に均等
に圧力が加わるので、均一なメカニカルコンタクトが成立する。
In this way, as shown in FIG. 6A, the area of one connecting
しかしながら、このような従来の半導体チップの実装方法は、半導体チップに
ダミー電極が形成されていなければ採用することができない、という欠点があっ
た。
すなわち、均等な電極配置ではない半導体チップが既に存在している場合には
、このような手法を適用することはできない。
However, such a conventional semiconductor chip mounting method has a drawback that it cannot be used unless a dummy electrode is formed on the semiconductor chip.
That is, such a method cannot be applied when semiconductor chips that do not have an equal electrode arrangement already exist.
本発明は、上記課題を解決するためになされたもので、つまり、半導体設計に遡って開発するのであれば、この従来の方法で十分なのであるが、既存の半導体チップに電極メタライズがなければバンプ形成できないので、その代わりにこの半導体チップを実装する実装部材上に同じサイズのバンプ形成をするという解決法を採用することで容易に縁辺部に電極パッドが存在しない半導体チップであっても実装部材に実装可能なフリップチップ実装方法を提供することを目的とする。 The present invention has been made to solve the above-described problems. That is, this conventional method is sufficient if it is developed retroactively to semiconductor design. Since it cannot be formed, the mounting member can be easily mounted even on a semiconductor chip having no electrode pad on the edge by adopting a solution of forming bumps of the same size on the mounting member on which the semiconductor chip is mounted. It is an object of the present invention to provide a flip chip mounting method that can be mounted on the chip.
本発明になる半導体チップ実装方法は、縁辺に形成された電極パッドが均等に
配置されていない半導体チップの実装部材への実装において、次の構成を有する
ことを特徴とするものである。
a)前記半導体チップの電極パッド上にワイヤボンディング法にて金バンプを
形成すること。
b)前記半導体チップを実装する実装部材上のa)で形成した金バンプに対向
する位置に電極パッドを形成すること。
c)前記半導体チップの縁辺に均等に電極パッドが形成されていると仮定した
ときに、この半導体チップを実装する実装部材上のこの電極パッドに対向する位
置に電極パッドを形成すること。
d)c)で形成した実装部材上の電極パッド上にワイヤボンディング法にて、
a)にて形成した金バンプとほぼ同じ高さの金バンプを形成すること。
e)a)で金バンプが形成された半導体チップをd)で金バンプが形成された
実装部材にフリップチップ実装方法により実装すること。
The semiconductor chip mounting method according to the present invention is characterized by having the following configuration in mounting a semiconductor chip in which electrode pads formed on the edge are not evenly arranged.
a) forming gold bumps on the electrode pads of the semiconductor chip by wire bonding;
b) An electrode pad is formed at a position facing the gold bump formed in a) on the mounting member for mounting the semiconductor chip.
c) When it is assumed that the electrode pads are uniformly formed on the edge of the semiconductor chip, the electrode pads are formed at positions facing the electrode pads on the mounting member for mounting the semiconductor chip.
d) By wire bonding on the electrode pads on the mounting member formed in c),
Forming gold bumps of almost the same height as the gold bumps formed in a).
e) mounting the semiconductor chip on which the gold bump is formed in a) on the mounting member on which the gold bump is formed in d) by a flip chip mounting method.
本発明になる半導体チップの実装方法において、前記半導体チップの縁辺に均
等に電極パッドが形成されていると仮定したときに、この半導体チップを実装す
る実装部材上のこの電極パッドに対向する位置に形成された電極パッドはこの電
極パッドが形成された実装部材の他の配線パターンとは電気的に接続がないこと
を特徴とするものである。
In the mounting method of the semiconductor chip according to the present invention, when it is assumed that the electrode pads are formed evenly on the edge of the semiconductor chip, the mounting is performed on the mounting member on which the semiconductor chip is mounted. The formed electrode pad is characterized in that it is not electrically connected to other wiring patterns of the mounting member on which the electrode pad is formed.
本発明になる半導体実装方法において、前記金バンプを形成するワイヤボンデ
ィング法に用いられる金ワイヤはその直径が20から30マイクロメートルであ
り、金純度が99.95パーセント以上であることを特徴とするものである。
In the semiconductor mounting method according to the present invention, the gold wire used in the wire bonding method for forming the gold bump has a diameter of 20 to 30 micrometers and a gold purity of 99.95% or more. Is.
本発明になる半導体チップの実装方法において、フリップチップ実装時の押圧
力が前記各電極パッドに均等に印加されるように、前記半導体チップの縁辺に均
等に電極パッドが形成されていると仮定したときに、この半導体チップを実装す
る実装部材上のこの電極パッドに対向する位置に電極パッドを形成されているこ
とを特徴とするものである。
In the semiconductor chip mounting method according to the present invention, it is assumed that the electrode pads are formed evenly on the edge of the semiconductor chip so that the pressing force at the time of flip chip mounting is equally applied to the electrode pads. In some cases, an electrode pad is formed on the mounting member for mounting the semiconductor chip at a position facing the electrode pad.
本発明によれば、以上のような構成を採用することとしたので、半導体チップ
の縁辺部に形成されている電極パッドの数に関係なく、実装部材にダミーの電極
パッドを形成し、そこにワイヤボンディング法により金バンプを形成し、半導体
チップを実装部材に位置合わせしてフリップチップ実装することとしたので、半
導体チップのすべての電極パッドに均等に押圧力が印加されるので信頼性の高い
半導体チップの実装が可能となる。また、実装部材にそのような構成を採用した
ので、信頼性の高い半導体チップの実装が可能な実装部材を提供できる。
According to the present invention, since the configuration as described above is adopted, a dummy electrode pad is formed on the mounting member regardless of the number of electrode pads formed on the edge portion of the semiconductor chip. Since gold bumps are formed by wire bonding, and the semiconductor chip is aligned with the mounting member and flip chip mounting is performed, the pressing force is evenly applied to all electrode pads of the semiconductor chip, so the reliability is high. A semiconductor chip can be mounted. Further, since such a configuration is adopted for the mounting member, a mounting member capable of mounting a highly reliable semiconductor chip can be provided.
本発明を実施するための最良の形態について図面を参照して説明する。
(第1の実施の形態)
The best mode for carrying out the present invention will be described with reference to the drawings.
(First embodiment)
第1の実施の形態は、チップ上の電極数が1個または2個しかない面発光半導
体レーザチップ、湿度や温度などを計測する各種センサチップ、RFIDチップ
などのベアチップを金バンプを介して基板上に実装する場合について説明する。
図1から図4はチップとして面発光半導体レーザチップの場合を例にとって第
1の実施の形態を説明する図である。
In the first embodiment, a surface emitting semiconductor laser chip having only one or two electrodes on a chip, various sensor chips for measuring humidity, temperature, and the like, and a bare chip such as an RFID chip through a gold bump as a substrate The case where it mounts on is demonstrated.
FIGS. 1 to 4 are diagrams for explaining the first embodiment, taking as an example the case of a surface emitting semiconductor laser chip as a chip.
図1は面発光半導体レーザチップの電極配置を示す平面図、図2(a)はこの
面発光半導体半導体レーザチップの電極上に金ワイヤボンディングによる、先端
は引きちぎりにより尖らせた形状の金バンプを形成するという公知の方法で金バ
ンプを形成したときの平面図、図2(b)はこの面発光半導体レーザチップを実
装するプリント配線板等の実装部材のこのチップを実装するために電極パッドを
形成し、配線パターンを形成し、金バンプを形成したときの実装部材の平面図、
図3(a)は図2のA−A断面図に対応する位置の実装部材の断面図を付加した
図、図3(b)は図2のB−B断面図に対応する面発光半導体レーザチップの断
面図を付加した図、図4は面発光半導体レーザチップを実装部材にフリップチッ
プ実装した様子を示す図である。
FIG. 1 is a plan view showing an electrode arrangement of a surface emitting semiconductor laser chip, and FIG. 2A is a gold bump having a shape that is sharpened by tearing the tip of the surface emitting semiconductor laser chip by gold wire bonding. FIG. 2 (b) is a plan view when a gold bump is formed by a known method of forming an electrode pad for mounting this chip on a mounting member such as a printed wiring board on which this surface emitting semiconductor laser chip is mounted. A plan view of a mounting member when a wiring pattern is formed and a gold bump is formed,
3A is a diagram in which a sectional view of a mounting member at a position corresponding to the AA sectional view of FIG. 2 is added, and FIG. 3B is a surface emitting semiconductor laser corresponding to the BB sectional view of FIG. FIG. 4 is a diagram showing a state in which a surface emitting semiconductor laser chip is flip-chip mounted on a mounting member.
図1において、11はフリップチップ実装対象である面発光半導体レーザチッ
プ、13は面発光半導体レーザチップ11に形成されている電極パッド、18は
面発光半導体レーザチップ11の発光部である。
図2(a)において、13aは面発光半導体レーザチップ11の電極パッド1
3上に形成された金バンプである。
In FIG. 1, 11 is a surface emitting semiconductor laser chip to be flip chip mounted, 13 is an electrode pad formed on the surface emitting
In FIG. 2A, reference numeral 13a denotes an
3 is a gold bump formed on 3.
図2(b)および図3(b)において、図2(b)では図示を省略したが12はプリント配線板などの実装部材、14は実装部材12上に形成された実装される面発光半導体レーザチップ11の電極13に対向する電極パッド、14dは実装部材12に面発光半導体レーザチップ11をフリップチップ実装したときに面発光半導体レーザチップ11が傾かないように形成された他の配線パターンに接続がないダミー電極パッド、14ddはダミー電極パッド14d上に形成された金バンプ、17は電極パッド14から引き出された配線パターンである。
2B and 3B , although not shown in FIG. 2B, 12 is a mounting member such as a printed wiring board, and 14 is a surface-emitting semiconductor to be mounted formed on the mounting member 12. An electrode pad 14d facing the electrode 13 of the laser chip 11 is another wiring pattern formed so that the surface emitting semiconductor laser chip 11 is not inclined when the surface emitting semiconductor laser chip 11 is flip-chip mounted on the mounting member 12. A dummy electrode pad that is not connected, 14dd is a gold bump formed on the
次に、このような面発光半導体レーザチップ11を実装部材12にフリップチ
ップ実装する方法について説明する。
最初に、面発光半導体レーザチップ11の電極パッド13上に公知の手法の金
ワイヤボンディングによる、先端は引きちぎりにより尖らせた形状の金バンプを
形成する。このときの金ワイヤは直径が20から30マイクロメートルで、純度
が99.95パーセントのものを用いるのがよい。
Next, a method for flip-chip mounting such a surface emitting semiconductor laser chip 11 on the mounting member 12 will be described.
First, a gold bump having a shape whose tip is sharpened by tearing is formed on the electrode pad 13 of the surface emitting semiconductor laser chip 11 by gold wire bonding using a known method. In this case, it is preferable to use a gold wire having a diameter of 20 to 30 micrometers and a purity of 99.95 percent.
第二に、実装部材12に面発光半導体レーザチップ11の電極パッド13上に
形成した金バンプに対向する位置に電極パッド14を形成する。それと同時に、
面発光半導体レーザチップ11の縁辺に均等に電極パッドが形成されていると仮
定したときに、実装部材12上のこの電極パッドに対向する位置に電極パッド1
4dを形成する。この電極パッド14dは、実装部材12の他の配線パターンと
は接続されていない完全なダミー電極とする。このようにダミー電極14dを形
成するのは前述したように面発光半導体レーザチップ11を実装部材12に実装
したときに均一な荷重を印加させ、実装時の傾きを防止するためである。そして
、電極パッド14から所定の配線パターン17を引き出す。これらの電極パッド
14、14dおよび配線パターン17は公知のパターン形成方法により形成する
。
Second, an
When it is assumed that the electrode pads are evenly formed on the edge of the surface emitting semiconductor laser chip 11, the
4d is formed. The electrode pad 14d is a complete dummy electrode that is not connected to other wiring patterns of the mounting member 12. The reason why the dummy electrode 14d is formed in this manner is to apply a uniform load when the surface emitting semiconductor laser chip 11 is mounted on the mounting member 12 as described above, and to prevent tilting during mounting. Then, a
第三に、電極パッド14d上に前述と同様にして金バンプ14ddを形成する
。この金バンプ14ddは面発光半導体レーザチップ11の電極パッド13上に
形成された金バンプ13aとほぼ同じ高さに形成する。このようにほぼ同じ高さ
に形成するのは、面発光半導体レーザチップ11を実装部材12にフリップチッ
プ実装するときにすべての金バンプに均等の荷重を印加することが可能となり、
信頼性の高い実装が可能となるからである。ここで、電極パッド14に金バンプ
を形成しないのは、フリップチップ実装に必要な金バンプが面発光半導体レーザ
チップ11側に形成されているからである。
Third, a gold bump 14dd is formed on the electrode pad 14d in the same manner as described above. The gold bumps 14dd are formed at substantially the same height as the gold bumps 13a formed on the electrode pads 13 of the surface emitting semiconductor laser chip 11. The formation of substantially the same height in this way makes it possible to apply an equal load to all the gold bumps when the surface emitting semiconductor laser chip 11 is flip-chip mounted on the mounting member 12.
This is because highly reliable mounting is possible. Here, the gold bumps are not formed on the
最後に、金バンプ13aが形成された面発光半導体レーザチップ11を同じく
金バンプ14ddが形成された実装部材12を位置合わせして、重ね合わせ、所
定の荷重を印加しつつフリップチップ実装する。このフリップチップ実装方法と
しては、公知の熱圧着法、超音波法、圧接法、ACF(異方導電性接着テープ)
法等を用いることができる。こうして、面発光半導体レーザチップ11を実装部
材12への実装が終了する。
Finally, the surface emitting semiconductor laser chip 11 on which the gold bumps 13a are formed is aligned with the mounting member 12 on which the gold bumps 14dd are formed, overlapped, and flip-chip mounted while applying a predetermined load. As the flip chip mounting method, a known thermocompression bonding method, ultrasonic method, pressure welding method, ACF (anisotropic conductive adhesive tape)
The law etc. can be used. Thus, the mounting of the surface emitting semiconductor laser chip 11 on the mounting member 12 is completed.
このような半導体チップの実装方法においては、所定の荷重を印加するときに
、実装部材12上に形成された金バンプ14ddが面発光半導体レーザチップ1
1の表面に形成された表層膜を傷を付ける可能性があるという危惧が生じるが、
本発明のような金バンプの場合は問題とはならない。その理由は金バンプの圧縮
降伏応力は実測レベルで400から500MPaであり、金の変形開始応力(降
伏値)は面発光半導体レーザチップなどの半導体チップの表層膜である酸化膜の
圧縮破壊限界応力値よりもはるかに低いからである。
In such a semiconductor chip mounting method, when a predetermined load is applied, the gold bumps 14dd formed on the mounting member 12 form the surface emitting
There is a concern that the surface film formed on the surface of 1 may be damaged,
In the case of gold bumps as in the present invention, this is not a problem. The reason is that the compressive yield stress of the gold bump is 400 to 500 MPa at an actual measurement level, and the deformation start stress (yield value) of the gold is the compressive fracture limit stress of the oxide film which is the surface film of the semiconductor chip such as the surface emitting semiconductor laser chip. This is because it is much lower than the value.
したがって、面発光半導体レーザチップの表層膜には傷は付かないのであるか
ら、当然に短絡や絶縁破壊などの電気的な問題も発生しないことは言うまでもな
いことである。
(第2の実施の形態)
Accordingly, since the surface layer film of the surface emitting semiconductor laser chip is not damaged, it goes without saying that no electrical problems such as short circuit and dielectric breakdown occur.
(Second Embodiment)
第2の実施の形態は、3ピン以上のLSI(大規模集積回路)であっても半導
体チップ回路レイアウト上、4辺の電極パッド配置が不均一な場合の半導体チッ
プを金バンプを介して基板上に実装する場合について説明する。
図5はこのような場合の第2の実施の形態を説明する図である。
In the second embodiment, even if an LSI (Large Scale Integrated circuit) having three or more pins is used, a semiconductor chip in which the arrangement of the electrode pads on the four sides is not uniform in the semiconductor chip circuit layout via the gold bump is used as a substrate. The case where it mounts on is demonstrated.
FIG. 5 is a diagram for explaining a second embodiment in such a case.
図5は4辺の電極パッド配置が不均一な半導体チップの平面図(図5(a))
とこの半導体チップを実装するために電極パッドと配線パターンを形成した実装
部材の平面図である。
FIG. 5 is a plan view of a semiconductor chip with nonuniform electrode pad arrangement on the four sides (FIG. 5A).
FIG. 6 is a plan view of a mounting member in which electrode pads and wiring patterns are formed for mounting the semiconductor chip.
図5(a)において、21は3以上のLSIであって、AからDの4辺の電極
パッド配置が不均一な半導体チップ、23はその電極パッドである。図5(b)
において、22は半導体チップ21を実装する実装部材、24は半導体チップ2
1を実装するための電極パッド、23dは半導体チップ21を実装部材22に実
装する場合の圧力の不均一性を防止するためのダミー電極パッド、27は配線パ
ターンである。23dはダミー電極パッドであるから、配線パターンは存在しな
い。このダミー電極パッド23dは前述の第1の実施の形態で述べたような観点
から形成されることは言うまでもないことである。
In FIG. 5A,
, 22 is a mounting member for mounting the
1 is an electrode pad for mounting 1, 23 d is a dummy electrode pad for preventing non-uniform pressure when the
このような半導体チップ21の実装部材22への実装方法は前述の第1の実施
の形態で説明したことの繰り返しとなるので、その説明は省略するが、フリップ
チップ実装時の荷重の均一性が保たれるから、実装時に半導体チップ21が傾く
ことはない。
Such a mounting method of the
11 面発光半導体レーザチップ
12 実装部材
13 電極パッド
13a 金バンプ
14 電極パッド
14d ダミー電極パッド
14dd 金バンプ
17 配線パターン
18 発光部
21 半導体チップ
22 実装部材
23 電極パッド
23d ダミー電極パッド
24 電極パッド
27 配線パターン
DESCRIPTION OF SYMBOLS 11 Surface emitting semiconductor laser chip 12 Mounting member 13 Electrode pad
Claims (4)
a)前記半導体チップの電極パッド上にワイヤボンディング法にて金バンプを形成すること。
b)前記半導体チップを実装する実装部材上のa)で形成した金バンプに対向する位置に電極パッドを形成すること。
c)前記半導体チップの縁辺に均等に電極パッドが形成されていると仮定したときに、この半導体チップを実装する実装部材上のこの電極パッドに対向する位置に電極パッドを形成すること。
d)c)で形成した実装部材上の電極パッド上にワイヤボンディング法にて、a)にて形成した金バンプとほぼ同じ高さの金バンプを形成すること。
e)a)で金バンプが形成された半導体チップをd)で金バンプが形成された実装部材にフリップチップ実装方法により実装すること。 A method of mounting a semiconductor chip, characterized in that, in mounting a semiconductor chip in which electrode pads formed on an edge are not evenly arranged on a mounting member, the following configuration is provided.
a) forming gold bumps on the electrode pads of the semiconductor chip by wire bonding;
b) An electrode pad is formed at a position facing the gold bump formed in a) on the mounting member for mounting the semiconductor chip.
c) When it is assumed that the electrode pads are uniformly formed on the edge of the semiconductor chip, the electrode pads are formed at positions facing the electrode pads on the mounting member for mounting the semiconductor chip.
d) Forming gold bumps of approximately the same height as the gold bumps formed in a) on the electrode pads on the mounting member formed in c) by wire bonding.
e) mounting the semiconductor chip on which the gold bump is formed in a) on the mounting member on which the gold bump is formed in d) by a flip chip mounting method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004285626A JP3947190B2 (en) | 2004-09-30 | 2004-09-30 | Mounting method of semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004285626A JP3947190B2 (en) | 2004-09-30 | 2004-09-30 | Mounting method of semiconductor chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100612A JP2006100612A (en) | 2006-04-13 |
JP3947190B2 true JP3947190B2 (en) | 2007-07-18 |
Family
ID=36240116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004285626A Expired - Lifetime JP3947190B2 (en) | 2004-09-30 | 2004-09-30 | Mounting method of semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3947190B2 (en) |
-
2004
- 2004-09-30 JP JP2004285626A patent/JP3947190B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006100612A (en) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100757345B1 (en) | Flip chip package and method of manufacturing the same | |
KR101227228B1 (en) | Wire bond interconnection | |
JP2004235310A (en) | Semiconductor device and method of manufacturing the same | |
KR20110108729A (en) | Semiconductor chip having double bump pad and smart card including the same | |
US20080073782A1 (en) | Semiconductor package comprising alignment members | |
JP2002270717A (en) | Semiconductor device | |
KR20130015393A (en) | Semiconductor package and method for manufacturing the same | |
JP2006134912A (en) | Semiconductor module and its manufacturing method, and film interposer | |
WO2000019515A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JP4744259B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3947190B2 (en) | Mounting method of semiconductor chip | |
JPH10233401A (en) | Semiconductor device | |
JP2004363319A (en) | Mount substrate and semiconductor device | |
TW202114483A (en) | Device substrate | |
JP4331179B2 (en) | Semiconductor device | |
JP2002076048A (en) | Layout method of bump by flip chip connection | |
KR100791575B1 (en) | Semiconductor device of tape carrier type | |
JP2005167074A (en) | Semiconductor device | |
KR20030047085A (en) | Electrical Connection Method and Electronic Component Using Nickle | |
JP2003234371A (en) | Mounting structure for semiconductor device | |
JP2004172604A (en) | Semiconductor integrated circuit device | |
JP2000214216A (en) | Semiconductor inspecting device | |
JP2014027126A (en) | Semiconductor device | |
JP2007073862A (en) | Semiconductor device and circuit board | |
JPH07273154A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3947190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |