JP3946154B2 - Charging device and program thereof - Google Patents
Charging device and program thereof Download PDFInfo
- Publication number
- JP3946154B2 JP3946154B2 JP2003053280A JP2003053280A JP3946154B2 JP 3946154 B2 JP3946154 B2 JP 3946154B2 JP 2003053280 A JP2003053280 A JP 2003053280A JP 2003053280 A JP2003053280 A JP 2003053280A JP 3946154 B2 JP3946154 B2 JP 3946154B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- phase
- pulse width
- full
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は入力交流電力を全波整流し、その全波整流出力をスイッチング式DC−DC変換器(コンバータ)を介して蓄電池に供給充電し、DC−DC変換器のスイッチング素子に対するオンオフ制御パルスをパルス幅変調して、上記充電電流を制御する充電装置に関する。
【0002】
【従来の技術】
従来より、入力3相電力を全波整流し、その全波整流出力をスイッチング式DC−DC変換器を介して蓄電池に供給充電し、DC−DC変換器のスイッチング素子に対するオンオフ制御パルスをパルス幅変調して、上記充電電流を制御する充電装置が提唱されている(例えば、特許文献1参照。)。
図12に従来のこの種の充電装置を示す。3相交流電源11からの3相交流電力は充電装置12内の全波整流回路13により全波整流され、その全波整流出力はスイッチング式のDC−DC変換器14を介して蓄電池15へ供給充電される。DC−DC変換器14においては例えば、IGBTなどの高耐圧半導体スイッチング素子により構成されたインバータ16により全波整流電力が、例えば20kHzなどの高周波の交流電力に変換され、この交流電力は必要に応じて、絶縁用トランス17により昇圧され、そのトランス17の出力は整流回路18により整流平滑化されて、直流電力とされ、この直流電力が蓄電池15へ供給される。
【0003】
蓄電池15へ供給される充電電流は電流検出部19により検出され、その検出電流値は制御部21内で設定部22よりの設定値との差が誤差演算部23でとられ、この差出力に応じて補正部24において、レジスタ25よりの基準値に対する補正が行われ、その補正された基準値がPWM生成部26へ供給され、PWM生成部26は入力された変調信号(補正された基準値)に応じたパルス幅のパルス信号(パルス幅変調信号)を出力し、このパルス幅変調信号によりインバータ16のスイッチング素子をオンオフ制御する。この充電電流検出による帰還制御により充電電流が設定値に保持されるようにされている。
【0004】
【特許文献1】
実開平6−21343号公報
【0005】
【発明が解決しようとする課題】
入力3相交流電力のU相、V相、W相はそれぞれ図2の曲線27U,27V,27Wとして示すように、位相が120度づつ順次ずれており、全波整流回路13の出力波形は曲線28に示すようになる。このように全波整流出力28は比較的大きなリップルが含まれている。またパルス幅変調信号のパルス幅Wは補正部で差出力により変化されるが、図3Bに示すように各点で同一幅Wであった。このため、スイッチング素子がリップルの最大ピーク時にオンになった時と、最小ピーク時にオンになった時によりオン電流の値がかなり異なる。例えば目標とする平均電流を80Aとしたい場合は最大値200A、最小値50Aの電流がインバータ16に流れ、インバータ16のスイッチング素子として瞬時耐電流容量が200A以上のものが必要であった。
【0006】
スイッチング素子のみならず、インバータ16を構成する他の素子も電流容量の大きいものを使用する必要があり、全体として高価なものとなった。
なお整流回路18の出力にも大きなリップルが含まれるため、このリップル電流を吸収するためにコンデンサにより平滑する場合は、コンデンサとして大きな静電容量をもち、かつ耐電流、耐電圧の大きいものを用いることになり、大形で高価なものになるため、省略しているのが普通であり、このため不要雑音を外部へ放出する問題があった。なお電流検出部19による瞬時検出電流を用いて、リップルを小さくする制御は、この瞬時検出電流に遅れを伴うため困難である。
【0007】
【課題を解決するための手段】
この発明によれば交流電力の全波整流出力の逆相と対応した逆相対応値が逆相生成部で生成され、その逆相対応値に対し、目的とする充電電流を得るための補正が補正部で行われて制御値(変調信号)が生成され、その制御値がパルス幅変調生成部でパルス幅変調信号に変換される。
【0008】
【発明の実施の形態】
図1にこの発明の実施形態を図7と対応する部分に同一参照番号を付けて示す。この実施形態では制御部21に逆相生成部31が設けられる。逆相生成部31は全波整流回路13の全波整流出力波形の逆相と対応した逆相対応値を生成する。つまり、例えば図2に示すように全波整流出力波形28のリップル成分を逆位相とした(反転した)曲線32と対応したものが求められる。曲線32は連続したものとして示しているが、実際にはインバータ16のスイッチング素子に対するスイッチング周期の間隔でサンプリングしたデジタル値として求められる。
【0009】
曲線32の周期TV は入力3相交流電力の1相の周期の1/6である。この周期TV 内における各逆相対応値、つまりサンプル値を変調信号としてパルス幅変調部(PWM生成部)26でパルス幅変調信号を生成した時の、平均電流(実効値)が、従来の充電装置において、基準値をパルス幅変調信号とした場合の同一区間(TV )の平均電流(実効値)と等しくなるように、周期TV 内の各逆相対応値(サンプル値)を予め決めておく。
逆相生成部31よりの逆相対応値に対し、補正部33において、インバータ16の出力電流の実効値が目標値(設定値)になるように補正部33で補正し、その補正された逆相対応値が制御値(変調信号)としてPWM生成部(パルス幅変調部)26へ供給され、パルス幅変調信号が生成され、このパルス幅変調信号により、インバータ16のスイッチング素子がオンオフ制御される。
【0010】
この構成においては逆相対応値は例えば図3Aに示すよう曲線32のサンプル値と対応し、この値は3相全波整流出力28のリップルのピーク値部分で最小値となり、この時のパルス幅変調信号のパルス幅はWmin と最小幅となり、リップルの極小値部分でサンプル値は最大となり、パルス幅変調信号のパルス幅も最大値Wmax となる。この各パルス幅変調信号の面積はほぼ同一になるようにされ、つまり前述したように、リップルの各部に応じてパルス幅変調信号のパルス幅Wを同一とさせる従来のもの(図3B)と異なる。同一補正値の場合は、同一期間(周期)内におけるパルス幅変調値は、従来のものと同一実効値になるようにされている。補正なしの場合における1周期TV 内における各パルス幅変調信号の各パルス幅を前述のように予め求めておけば、充電電流制御のための補正値は同一値を用いることができ、各逆相対応値をその相対的比率を保持した状態で補正値に応じて変更すればよい。なおインバータ16でのスイッチングが整流波形28のリップルの極大値でパルス幅変調信号のパルス幅が最小値Wmin となり、リップルの極小値でパルス幅が最大値Wmax となるように、例えばカウンタ37の計数クロックをPWMパルスより進めておく。
【0011】
このようにこの実施形態では、各パルス幅変調信号の面積は同一となり、3相全波整流出力28のピーク部分で特にパワーが大きくなることなく、電流容量の小さい素子でDC−DC変換器14を構成することができ、安価な充電装置とすることができる。またPWM生成部26の出力の実効値(平均値)が設定値になるように制御しているため、従来の電流検出部19の検出による制御のような遅れを伴うことなく充電電流を制御することができる。
図4に制御部21中の、主に逆相生成部31の具体例を、図1と対応する部分に同一参照番号を付けて示す。この実施例では図2中に示した逆相波形32の1周期TV 分の波形が波形メモリ35に格納されている。理想的な3相交流電力に対する3相全波整流出力波形28において、3相交流電力の振幅が決まり、かつスイッチング式DC−DC変換器14のスイッチング周期が決まれば、そのリップルの1周期TV における各サンプル値を計算することができ、その各サンプル値の逆数を計算することができる。この逆数の各値、つまり1周期TV 分が波形メモリ35に格納される。
【0012】
一方、充電装置12に入力される交流電力(3相交流電力入力の場合、3相交流電力の1つの相間電圧)がゼロクロス検出部36へ入力され、その入力交流電力における電圧のゼロクロス点が検出される。ゼロクロス点が検出されるごとにn進カウンタ37がリセットされる。n進カウンタ37は、PWM生成部26よりのパルス幅変調信号と同期したクロック、つまりインバータ16のスイッチング素子に対するスイッチングと同期したクロックを計数し、このクロックの周期をTC とすると、n=TV /TC 個クロックを計数すると、リセットされるものである。
【0013】
n進カウンタ37の計数値により波形メモリ35の記憶波形が順次読み出され、つまり逆相対応値が順次得られ、これが、補正部33を通じてPWM生成部26へ供給され、パルス幅変調信号が生成される。
このパルス幅変調信号は出力値計算部41へも分岐供給され、1周期TV におけるパルス幅変調信号の実効値又は平均値が計算され、この実効値又は平均値と、設定部42からの設定された目標値との差が誤差演算部43で求められ、その差出力が補正部33へ供給され、補正部33において、誤差演算部43の出力がゼロになるように、つまり計算した実効値又は平均値が設定された目標値に近づくように、波形メモリ35より出力された逆相対応値に対する補正が行われる。ゼロクロス検出部36としては降圧トランスなどを介して、その入力側と出力側とを絶縁することが好ましい。
【0014】
逆相生成部31の他の実施例を図5に示す。この例では充電装置12に入力される3相交流電力は相間電圧検出部45にも供給され、3つの相間電圧、つまりU相、V相、W相の各電圧VU =Vsin(θ)、VV =Vsin(θ−2π/3)、VW =Vsin(θ+2π/3)が検出される。ここでθは0からインバータ16のスイッチング周期TC が3相交流電力の1周期(1/50Hz又は1/60Hz)で刻んだ各点をラジアンで表した各値を順次とるものとする。
これら、クロック周期TC ごとに検出された相間電圧VU ,VV ,VW の各絶対値中の最大値が最大値選出部46で選出され、その選出された最大値の逆数が逆数計算部53で計算される。つまり1/(最大値{|VU |,|VV |,|VW |})が、各クロックごとに計算され、この逆数値は補正部33を通してPWM生成部26へ供給される。ただし補正部33においては、誤差演算部43よりの差出力がゼロであっても、1周期における充電電流の実効値又は平均値が、従来の充電装置のそれと一致するように、定数αが乗算される。
【0015】
図2に示すように3相交流電力が理想的な場合はゼロクロス検出部36で検出した隣接ゼロクロス点間におけるPWMパルスの実効値または平均値を出力値計算部41で計算すれば十分である。しかし、各相間電圧VU ,VV ,VW は必ずしも波形が同一でないことがあり、場合によっては1つの相間電圧の正側と負側とでその絶対値の波形が互いに異なる場合がある。
このような場合に特に好ましい逆相生成部31の更に他の実施例を図6に示す。この例では3相全波整流回路13よりの全波整流出力は電圧検出部51で全波整流出力電圧波形が検出される。この場合、アイソレーション増幅器などを用いて電圧検出部51の入力側と出力側とを絶縁することが好ましい。電圧検出部51で検出された電圧波形は、PWM生成部26からのクロックによりA/D変換部52でサンプリングされてデジタル値に変換され、その各デジタル値の逆数が逆数計算部53で検出され、この計算された逆数が逆相対応値として補正部33を通じてPWM生成部26へ供給される。
【0016】
PWM生成部26よりのパルス幅変調信号は、DC−DC変換器14へ供給されると共に、出力値計算部41へも供給される。出力値計算部41ではゼロクロス検出部36よりの検出ゼロクロス点間の実効値又は平均値を求めるのではなく、予め知られている3相交流電力の1周期TS (通常1/50Hz又は1/60Hz)と検出ゼロクロス点より、その検出ゼロクロス点を基準として期間TS /6ごとの実効値又は出力値を計算し、これと、設定値との差を求め、各TS /6ごとに充電電流の補正を行う。
【0017】
入力3相交流電力はU相、V相、W相ごとにその波形の乱れが異なっていても、各相については同様な乱れを繰り返すことが多いため、各相ごとに充電電流を設定に補正制御することができる。この各TS /6ごとの補正制御は、図4及び図5に示した実施例においても行ってもよい。図5、図6に示した実施例において、各検出した相間電圧又は全波整流出力の各相ごとの同一サンプル値を、記憶・平均部55,56で平均し、その平均値を利用することにより、瞬時的な乱れによる影響を受けないようにしてもよい。図4、図5、図6に示した各実施例においても、図1中に示しているように、図7に示した電流検出部19による充電電流の補正も併用してもよい。
【0018】
また、図7に例示する充電装置60のように、降圧チョッパ回路61を用い、降圧チョッパ式のDC−DC変換器62を構成し、本発明の充電装置60を構成することとしてもよい。
この場合、3相交流電源11は、3相トランス63と、3相トランス63は、全波整流回路13と、それぞれ電気的に接続される。そして、全波整流回路13は、DC−DC変換器62を構成する降圧チョッパ回路61と電気的に接続され、降圧チョッパ回路61は、制御部21及び電流検出部19と、電流検出部19は、制御部21及び畜電池15と、それぞれ電気的に接続される。なお、制御部21の構成は、図1に示した構成と同様であり、その具体例については、図4から図6に例示したものと同様である。
【0019】
図8は、図7の降圧チョッパ回路61の回路図の例示である。
図8に例示するように、この降圧チョッパ回路61は、IGBTなどの高耐圧半導体であるスイッチング素子71、チョークコイル72、ダイオード73、及びコンデンサ74によって構成されている。スイッチング素子71のコレクタは、全波整流回路13と電気的に接続された入力端子76と、エミッタは、チョークコイル72の一端及びダイオード73の順方向出力端と、制御端子79であるベースは制御部21と、それぞれ電気的に接続される。また、チョークコイル72の他端は、コンデンサ74の一端、及び電源検出部19と電気的に接続された出力端子77と電気的接続され、コンデンサ74の他端は、電源検出部19と電気的に接続された出力端子78、ダイオード73の順方向入力端、及び全波整流回路13と電気的に接続された入力端子75と、それぞれ電気的に接続される。さらに、図7の構成において、降圧チョッパ回路61の替わりに、昇圧チョッパ回路を用い、昇圧チョッパ式のDC−DC変換器62を構成し、本発明の充電装置60を構成することとしてもよい。
【0020】
図9は、この昇圧チョッパ回路80の回路図の例示である。
図9に例示するように、この昇圧チョッパ回路80は、IGBTなどの高耐圧半導体であるスイッチング素子81、チョークコイル82、ダイオード83、及びコンデンサ84によって構成されている。スイッチング素子81のエミッタは、コンデンサ84の一端、全波整流回路13と電気的に接続された入力端子85、及び電源検出部19と電気的に接続された出力端子88と、電気的に接続され、コレクタは、チョークコイル82の一端及びダイオード83の順方向入力端と、制御端子89であるベースは制御部21と、それぞれ電気的に接続される。また、コンデンサ84の他端は、電源検出部19と電気的に接続された出力端子87、及びダイオード83の順方向出力端と電気的に接続され、チョークコイル82の他端は、全波整流回路13と電気的に接続された入力端子86と電気的に接続される。
これらの降圧チョッパ回路61又は昇圧チョッパ回路80を用いた充電装置60の場合、3相交流電源11から供給された3相供給電流は、3相トランス63で昇圧され、全波整流回路13で全波整流された後、降圧チョッパ式又は昇圧チョッパ式のDC−DC変換器62に供給される。この全波整流電流が供給されたDC−DC変換器62は、制御部21のPWM生成部26から供給されたパルス幅変調信号に伴い、スイッチング素子71、81をオンオフさせ、これにより、蓄電池15に供給する出力電流値を調整する。
【0021】
なお、このように供給された充電電流の電流値は、電流検出部19において検出され、制御部21にフィードバックされ、その検出値を用いて、パルス幅変調信号の生成が行われることになるが、これらの処理は、上述の図1、図4から図6に示した充電装置12による処理と同様である。
また、上述の実施の形態では、3相交流電力入力の場合を例にとって説明を行ったが、単相交流電力入力に場合に、この発明を適用することとしてもよい。ただし、図5に例示した実施例、U相、V相、W相の各相ごとに充電電流を補正制御すること、及び各検出した相間電圧又は全波整流出力の各相ごと同一サンプル値を、記憶平均部55、56で平均し、その平均値を利用して補正制御することについては、3相交流電力入力を前提とするため、この限りではない。
【0022】
図10は、入力に単相交流電源100を用いた場合の全波整流回路90の回路図であり、図11は、その全波整流回路90から出力される全波整流波形を例示した図である。
図10に例示するように、この全波整流回路90は、ダイオード91〜94、サイリスタ95b、抵抗95a及び電解コンデンサ96を有しており、出力端子97、98を介しDC−DC変換器14或いは62に電気的に接続される。そして、抵抗95a及びサイリスタ95bは、突入電流防止用回路95を構成している。
単相交流電源100の一端はダイオード91の入力端子及びダイオード92の出力端子と、他端はダイオード94の入力端子及びダイオード93の出力端子と、それぞれ電気的に接続されている。また、ダイオード91、94の出力端子は、サイリスタ95bの入力端子及び抵抗95aの一端と、抵抗95aの他端は、サイリスタ95bの出力端子、電解コンデンサ96の一端及び出力端子97と、電解コンデンサ96の他端は、出力端子98及びダイオード92、93の入力端子と、それぞれ電気的に接続されている。
【0023】
なお、単相交流電力の全波整流波形110の場合(図11)、ゼロクロス点111〜113付近での波形の落ち込みが大きく、そのリップルも図2に例示した3相交流電力の全波整流波形と比べて大きくなる。そこで、この全波整流回路90では、その出力波形(出力全波整流波形120)を鈍らせ、リップルを小さくするため、容量が大きい電解コンデンサ96が用いられている。そして、このような容量の大きな電解コンデンサ96を用いる関係上、その突入電流も大きくなり、整流用のダイオード91〜94に過度の電流が流れる危険性があるため、図10のような突入電流防止用回路95が設けられている。なお、突入電流防止用回路95のサイリスタ95bは、この充電装置に単相交流電源100の交流電力を加える初期段階ではオフとなっているが、電解コンデンサ96に電荷がある程度蓄積された以降はオンにされる。
【0024】
また、上述したこの発明の充電装置はコンピュータによって実現することができる。この場合、この発明の充電装置が有すべき機能の処理内容はプログラムによって記述され、このプログラムをコンピュータで実行することにより、上記処理機能をコンピュータ上で実現することができる。
また、この処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、例えば、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等どのようなものでもよいが、具体的には、例えば、磁気記録装置として、ハードディスク装置、フレキシブルディスク、磁気テープ等を、光ディスクとして、DVD(Digital Versatile Disc)、DVD−RAM(Random Access Memory)、CD−ROM(Compact Disc Read Only Memory)、CD−R(Recordable)/RW(ReWritable)等を、光磁気記録媒体として、MO(Magneto-Optical disc)等を、半導体メモリとしてEEP−ROM(Electronically Erasable and Programmable-Read Only Memory)等を用いることができる。
【0025】
また、このプログラムの流通は、例えば、そのプログラムを記録したDVD、CD−ROM等の可搬型記録媒体を販売、譲渡、貸与等することによって行う。さらに、このプログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することにより、このプログラムを流通させる構成としてもよい。
このようなプログラムを実行するコンピュータは、例えば、まず、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、一旦、自己の記憶装置に格納する。そして、処理の実行時、このコンピュータは、自己の記録媒体に格納されたプログラムを読み取り、読み取ったプログラムに従った処理を実行する。また、このプログラムの別の実行形態として、コンピュータが可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することしてもよく、さらに、このコンピュータにサーバコンピュータからプログラムが転送されるたびに、逐次、受け取ったプログラムに従った処理を実行することとしてもよい。また、サーバコンピュータから、このコンピュータへのプログラムの転送は行わず、その実行指示と結果取得のみによって処理機能を実現する、いわゆるASP(Application Service Provider)型のサービスによって、上述の処理を実行する構成としてもよい。
なお、上記におけるプログラムとは、電子計算機に対する指令であって、一の結果を得ることができるように組合されたものをいい、その他電子計算機による処理の用に供する情報であってプログラムに準ずるものをも含むものとする。
なお、本発明は上述の実施の形態に限定されるものではない。
【0026】
【発明の効果】
以上述べたように、この発明によればPWMパルスの幅は全波整流出力のリップルの極大点でほぼ最小となり、リップルの極小点でほぼ最大となり、DC−DC変換器を電流容量の小さい、安価な素子で構成することができる。またDC−DC変換器の出力のリップルが小となり、小さい容量のコンデンサを用いて平滑することができ、雑音の放出を防止することができる。
【図面の簡単な説明】
【図1】この発明の実施形態を示す機能構成図。
【図2】3相全波整流波形とそのリップルの逆相波形を示す図。
【図3】パルス幅変調信号の例を示す図。
【図4】この発明の実施例の一部を示す機能構成図。
【図5】この発明の他の実施例の一部を示す機能構成図。
【図6】この発明の更に他の実施例の一部を示す機能構成図。
【図7】この発明の実施形態を示す機能構成図。
【図8】この発明の実施形態における降圧チョッパ回路の回路図。
【図9】この発明の実施形態における降圧チョッパ回路の回路図。
【図10】単相交流電源を用いた場合の全波整流回路の回路図。
【図11】図10の全波整流回路からの出力された全波整流波形図。
【図12】従来の3相入力充電装置の機能構成を示す図。[0001]
BACKGROUND OF THE INVENTION
In this invention, input AC power is full-wave rectified, and the full-wave rectified output is supplied and charged to a storage battery via a switching DC-DC converter (converter), and an on / off control pulse for a switching element of the DC-DC converter is supplied. The present invention relates to a charging device that performs pulse width modulation to control the charging current.
[0002]
[Prior art]
Conventionally, full-wave rectification of the input three-phase power is performed, and the full-wave rectified output is supplied and charged to the storage battery via the switching DC-DC converter, and the ON / OFF control pulse for the switching element of the DC-DC converter is pulse width. A charging device that modulates and controls the charging current has been proposed (see, for example, Patent Document 1).
FIG. 12 shows a conventional charging apparatus of this type. The three-phase AC power from the three-phase
[0003]
The charging current supplied to the
[0004]
[Patent Document 1]
Japanese Utility Model Publication No. 6-21343
[Problems to be solved by the invention]
The U-phase, V-phase, and W-phase of the input three-phase AC power are sequentially shifted by 120 degrees as shown by
[0006]
Not only the switching elements but also other elements constituting the
Since the output of the
[0007]
[Means for Solving the Problems]
According to the present invention, the negative phase corresponding value corresponding to the negative phase of the full-wave rectified output of the AC power is generated by the negative phase generating unit, and correction for obtaining the target charging current is performed on the negative phase corresponding value. A control value (modulation signal) is generated by the correction unit, and the control value is converted into a pulse width modulation signal by the pulse width modulation generation unit.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an embodiment of the present invention in which parts corresponding to those in FIG. In this embodiment, the
[0009]
The period T V of the curve 32 is 1/6 of the period of one phase of the input three-phase AC power. Each reverse-phase corresponding value in the period T V, i.e. pulse width modulation unit sample value as a modulation signal when generating the pulse width modulated signal with (PWM generator) 26, the average current (effective value) is, the conventional In the charging device, each negative phase corresponding value (sample value) within the period T V is set in advance so that it is equal to the average current (effective value) in the same section (T V ) when the reference value is a pulse width modulation signal. Decide it.
The
[0010]
In this configuration, the value corresponding to the negative phase corresponds to the sample value of the
[0011]
Thus, in this embodiment, the area of each pulse width modulation signal is the same, and the DC-DC converter 14 is an element having a small current capacity without particularly increasing power at the peak portion of the three-phase full-wave rectified
FIG. 4 shows a specific example of the reverse
[0012]
On the other hand, AC power input to the charging device 12 (in the case of three-phase AC power input, one phase voltage of the three-phase AC power) is input to the zero-
[0013]
The waveform stored in the
This pulse width modulation signal is also branched and supplied to the output
[0014]
Another embodiment of the reverse
The maximum value among the absolute values of the interphase voltages V U , V V , and V W detected at each clock cycle T C is selected by the maximum
[0015]
When the three-phase AC power is ideal as shown in FIG. 2, it is sufficient to calculate the effective value or average value of the PWM pulse between adjacent zero cross points detected by the zero
FIG. 6 shows still another embodiment of the reverse
[0016]
The pulse width modulation signal from the
[0017]
Even if the waveform disturbance is different for each of the U-phase, V-phase, and W-phase, the input 3-phase AC power often repeats the same disturbance for each phase, so the charging current is corrected for each phase. Can be controlled. The correction control for each T S / 6 may also be performed in the embodiment shown in FIGS. In the embodiment shown in FIGS. 5 and 6, the same sample value for each phase of each detected interphase voltage or full-wave rectified output is averaged by the storage /
[0018]
Moreover, like the charging
In this case, the three-phase
[0019]
FIG. 8 is an example of a circuit diagram of the step-down
As illustrated in FIG. 8, the step-down
[0020]
FIG. 9 is an example of a circuit diagram of the
As illustrated in FIG. 9, the step-up
In the case of the charging
[0021]
Note that the current value of the charging current supplied in this way is detected by the
In the above-described embodiment, the case of three-phase AC power input has been described as an example. However, the present invention may be applied to a case of single-phase AC power input. However, in the embodiment illustrated in FIG. 5, the charging current is corrected and controlled for each phase of the U phase, V phase, and W phase, and the same sample value for each phase of each detected interphase voltage or full wave rectified output is obtained. The averaging in the
[0022]
FIG. 10 is a circuit diagram of the full-
As illustrated in FIG. 10, the full-
One end of the single-phase
[0023]
In the case of the full-wave rectified
[0024]
The above-described charging device of the present invention can be realized by a computer. In this case, the processing contents of the functions that the charging device of the present invention should have are described by a program, and the processing functions can be realized on the computer by executing the program on the computer.
The program describing the processing contents can be recorded on a computer-readable recording medium. The computer-readable recording medium may be any medium such as a magnetic recording device, an optical disk, a magneto-optical recording medium, or a semiconductor memory. Specifically, for example, the magnetic recording device may be a hard disk device or a flexible Discs, magnetic tapes, etc. as optical disks, DVD (Digital Versatile Disc), DVD-RAM (Random Access Memory), CD-ROM (Compact Disc Read Only Memory), CD-R (Recordable) / RW (ReWritable), etc. As the magneto-optical recording medium, MO (Magneto-Optical disc) or the like can be used, and as the semiconductor memory, EEP-ROM (Electronically Erasable and Programmable-Read Only Memory) or the like can be used.
[0025]
The program is distributed by selling, transferring, or lending a portable recording medium such as a DVD or CD-ROM in which the program is recorded. Furthermore, the program may be distributed by storing the program in a storage device of the server computer and transferring the program from the server computer to another computer via a network.
A computer that executes such a program first stores, for example, a program recorded on a portable recording medium or a program transferred from a server computer in its storage device. When executing the process, the computer reads the program stored in its own recording medium and executes the process according to the read program. As another execution form of the program, the computer may read the program directly from the portable recording medium and execute processing according to the program, and the program is transferred from the server computer to the computer. Each time, the processing according to the received program may be executed sequentially. Also, the program is not transferred from the server computer to the computer, and the above-described processing is executed by a so-called ASP (Application Service Provider) type service that realizes the processing function only by the execution instruction and result acquisition. It is good.
In addition, the program in the above is an instruction to the electronic computer, which is combined so that one result can be obtained, and other information provided for processing by the electronic computer, which conforms to the program Is also included.
The present invention is not limited to the embodiment described above.
[0026]
【The invention's effect】
As described above, according to the present invention, the width of the PWM pulse is substantially minimum at the maximum point of the ripple of the full-wave rectified output, is substantially maximum at the minimum point of the ripple, and the DC-DC converter has a small current capacity. An inexpensive element can be used. Further, the ripple of the output of the DC-DC converter becomes small, and it can be smoothed by using a capacitor having a small capacity, and noise emission can be prevented.
[Brief description of the drawings]
FIG. 1 is a functional configuration diagram showing an embodiment of the present invention.
FIG. 2 is a diagram showing a three-phase full-wave rectified waveform and a reversed-phase waveform of the ripple.
FIG. 3 is a diagram showing an example of a pulse width modulation signal.
FIG. 4 is a functional configuration diagram showing a part of an embodiment of the present invention.
FIG. 5 is a functional configuration diagram showing a part of another embodiment of the present invention.
FIG. 6 is a functional configuration diagram showing a part of still another embodiment of the present invention.
FIG. 7 is a functional configuration diagram showing an embodiment of the present invention.
FIG. 8 is a circuit diagram of a step-down chopper circuit according to an embodiment of the present invention.
FIG. 9 is a circuit diagram of a step-down chopper circuit according to an embodiment of the present invention.
FIG. 10 is a circuit diagram of a full-wave rectifier circuit when a single-phase AC power supply is used.
11 is a full-wave rectified waveform diagram output from the full-wave rectifier circuit of FIG.
FIG. 12 is a diagram showing a functional configuration of a conventional three-phase input charging device.
Claims (4)
上記全波整流出力の逆相と対応した逆相対応値を生成する逆相生成部と、
上記逆相対応値に対し、目的とする充電電流を得るための補正を行って制御値を生成する補正部と、
上記制御値を、上記パルス幅変調信号に変換するパルス幅変調生成部と、
を具備し、
上記逆相生成部は、
上記全波整流出力の電圧を検出する電圧検出部と、
上記検出電圧を周期的にデジタル値に変換するA/D変換部と、
上記デジタル値の逆数を計算して上記逆相対応値として出力する逆数計算部とを備えることを特徴とする充電装置。The input AC power is full-wave rectified by a full-wave rectifier circuit, supplied to the storage battery via a switching DC-DC converter, charged, and the charging current is detected by the detection unit, and the detected charging current becomes a predetermined value. In the charging device for controlling the pulse width of the pulse width modulation signal for controlling on / off of the switching element of the DC-DC converter by the control unit,
A negative phase generation unit for generating a negative phase corresponding value corresponding to the negative phase of the full-wave rectified output,
A correction unit that generates a control value by performing correction to obtain the target charging current for the negative phase corresponding value;
A pulse width modulation generation unit for converting the control value into the pulse width modulation signal;
Equipped with,
The reverse phase generator is
A voltage detector for detecting the voltage of the full-wave rectified output;
An A / D converter that periodically converts the detected voltage into a digital value;
Charger you anda reciprocal calculation unit for outputting as the inverse phase corresponding value by calculating the reciprocal of the digital values.
上記全波整流出力の逆相と対応した逆相対応値を生成する逆相生成部と、
上記逆相対応値に対し、目的とする充電電流を得るための補正を行って制御値を生成する補正部と、
上記制御値を、上記パルス幅変調信号に変換するパルス幅変調生成部と、
を具備し、
上記入力交流電力は、
3相交流電力であって、
上記逆相生成部は、上記入力3相交流電力の各相間電圧を周期的に検出する相間電圧検出部と、
これら検出された3つの相間電圧中の絶対値が最大の値を選出する最大値選出部と、
上記選出された絶対値最大の値の逆数を計算して上記逆相対応値として出力する逆数計算部とを備えることを特徴とする充電装置。The input AC power is full-wave rectified by a full-wave rectifier circuit, supplied to the storage battery via a switching DC-DC converter, charged, and the charging current is detected by the detection unit, and the detected charging current becomes a predetermined value. In the charging device for controlling the pulse width of the pulse width modulation signal for controlling on / off of the switching element of the DC-DC converter by the control unit,
A negative phase generation unit for generating a negative phase corresponding value corresponding to the negative phase of the full-wave rectified output,
A correction unit that generates a control value by performing correction to obtain the target charging current for the negative phase corresponding value;
A pulse width modulation generation unit for converting the control value into the pulse width modulation signal;
Equipped with,
The input AC power is
3-phase AC power,
The reverse phase generation unit includes an interphase voltage detection unit that periodically detects an interphase voltage of the input three-phase AC power;
A maximum value selection unit for selecting a value having the maximum absolute value in the detected three phase voltages;
Charger you anda reciprocal calculation unit to calculate the inverse of the selected absolute value maximum value is output as the inverse-phase corresponding value.
上記計算した実効値又は平均値と設定値との差を求める誤差演算部とを備え、
上記補正部は上記誤差演算部よりの差出力が入力され、その差が小さくなるように上記補正を行うものであることを特徴とする請求項1又は2に記載の充電装置。An output value calculation unit for calculating an effective value or an average value of the pulse width modulation signal;
An error calculation unit for obtaining a difference between the calculated effective value or average value and the set value,
The correction unit is the difference between the output of from the error calculation unit is input, the charging device according to claim 1 or 2, characterized in that to perform the correction so that the difference becomes smaller.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053280A JP3946154B2 (en) | 2002-08-30 | 2003-02-28 | Charging device and program thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002254085 | 2002-08-30 | ||
JP2003053280A JP3946154B2 (en) | 2002-08-30 | 2003-02-28 | Charging device and program thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004147484A JP2004147484A (en) | 2004-05-20 |
JP3946154B2 true JP3946154B2 (en) | 2007-07-18 |
Family
ID=32472862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003053280A Expired - Lifetime JP3946154B2 (en) | 2002-08-30 | 2003-02-28 | Charging device and program thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3946154B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010233431A (en) * | 2009-03-30 | 2010-10-14 | Saxa Inc | Charging control circuit |
JP5709263B2 (en) * | 2011-10-26 | 2015-04-30 | ニチコン株式会社 | Charger |
JP5776496B2 (en) * | 2011-10-31 | 2015-09-09 | 富士電機株式会社 | Power converter |
JP5857757B2 (en) * | 2012-01-25 | 2016-02-10 | レシップホールディングス株式会社 | Charging device and program thereof |
JP5780597B2 (en) * | 2012-01-31 | 2015-09-16 | ニチコン株式会社 | Charger |
JP5822304B2 (en) * | 2012-03-26 | 2015-11-24 | ニチコン株式会社 | Charger |
JP2015104178A (en) * | 2013-11-22 | 2015-06-04 | 日本電産テクノモータ株式会社 | Motor drive device |
CN111371144B (en) * | 2020-03-25 | 2023-05-02 | 深圳威迈斯新能源股份有限公司 | Control method for reducing capacitance value of charging equipment of new energy electric automobile |
-
2003
- 2003-02-28 JP JP2003053280A patent/JP3946154B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004147484A (en) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7359224B2 (en) | Digital implementation of power factor correction | |
US8503205B2 (en) | AC/DC converter with a PFC and a DC/DC converter | |
CN109075697B (en) | Ripple optimization control method for PFC circuit output voltage and related circuit | |
JP4487009B2 (en) | Power supply | |
US20060132104A1 (en) | Digital control of bridgeless power factor correction circuit | |
JP4416531B2 (en) | Voltage controlled pulse width modulation frequency converter and control method thereof | |
US10312800B2 (en) | AC-DC converter | |
JP2008113514A (en) | Power supply circuit and control circuit therewith | |
WO2020233097A1 (en) | Power factor correction circuit, control method, storage medium, electric appliance and household appliance | |
US20180006577A1 (en) | Switching power converters controlled with control signals having variable on-times | |
US10734888B1 (en) | Power factor corrector circuit with discontinuous and continuous conduction modes based on desired peak and input currents | |
JP3946154B2 (en) | Charging device and program thereof | |
US20230299665A1 (en) | Power converting device | |
US20090206902A1 (en) | Method for providing power factor correction including synchronized current sensing and pwm generation | |
US20190097532A1 (en) | Ac-dc converter | |
JP3324645B2 (en) | AC-DC converter | |
JP3378562B2 (en) | Single-phase three-wire AC / DC bidirectional converter | |
JP2924613B2 (en) | DC power supply | |
US11251721B2 (en) | Power supply device, driving device, control method, and storage medium | |
JP4725696B2 (en) | Switching power supply | |
JP3992652B2 (en) | 3-phase input charger | |
JP3827286B2 (en) | Power converter | |
JP4692704B2 (en) | Power factor correction power circuit | |
JP4558861B2 (en) | Power factor correction circuit and method for inverter system | |
JP4715985B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050812 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |