JP3945399B2 - Semiconductor laser and manufacturing method thereof - Google Patents

Semiconductor laser and manufacturing method thereof Download PDF

Info

Publication number
JP3945399B2
JP3945399B2 JP2002363459A JP2002363459A JP3945399B2 JP 3945399 B2 JP3945399 B2 JP 3945399B2 JP 2002363459 A JP2002363459 A JP 2002363459A JP 2002363459 A JP2002363459 A JP 2002363459A JP 3945399 B2 JP3945399 B2 JP 3945399B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
elastic material
heat sink
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002363459A
Other languages
Japanese (ja)
Other versions
JP2004200206A (en
Inventor
俊夫 松田
直樹 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002363459A priority Critical patent/JP3945399B2/en
Publication of JP2004200206A publication Critical patent/JP2004200206A/en
Application granted granted Critical
Publication of JP3945399B2 publication Critical patent/JP3945399B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高信頼性を有する半導体レーザおよびその形成方法に関するものであり、特に組み立て時の熱応力を緩和する電極構造に関する。
【0002】
【従来の技術】
近年、CDやDVDの普及は目覚ましいものがあり、その中でも記録用機器の需要が急激に増大している。この場合、再生専用とは異なって、光源である半導体レーザの高出力化が必要であり、半導体レーザの放熱特性を向上させるために熱伝導性に優れたSiやSiCを用いたサブマウント基板をヒートシンクとして半導体レーザをその上に載置し接合する構造が一般に用いられてきている(例えば特許文献1参照)。
【0003】
しかし、放熱特性をさらに向上させるためにサブマウント基板を大型化したり、あるいは半導体レーザとサブマウント基板との接合面積を増大させようとすると、加熱・接合工程において熱膨張率の差による熱応力が発生し、冷却時に半導体レーザに残留応力として加わることが知られている。また、サブマウント基板と半導体レーザとをはんだ等の接着剤を介して加熱・接合する際、位置ずれを防止するため、コレットを半導体レーザに圧接したまま保持するが、この際に加わる機械的応力が接合後の冷却過程でさらに残留応力として加わる(例えば特許文献1参照)。
【0004】
そこで、特許文献1にはこれらの工程に起因した残留応力を除去するために加熱・接合後に半導体レーザを保持するコレットを放して再度加熱する方法が記載されている。
【0005】
【特許文献1】
特開2002−217480号公報(第4頁、第1図)
【0006】
【発明が解決しようとする課題】
上記残留応力が加わったまま半導体レーザを動作させると結晶転位が発生し特性が劣化するおそれがあるため、上記の方法は高出力半導体レーザを実現する上で非常に有効な技術である。
【0007】
しかし、接合工程において、加熱→冷却→加熱→冷却と通常のサイクルを2回実施せねばならず、スループットが低下するという問題も有する。
【0008】
また、DVD用光源として用いられる赤色光を発するAlGaInP系半導体レーザにおいては赤外光を発するAlGaAs系半導体レーザよりも結晶欠陥が発生しやすく、応力をなるべく加えないで接合する方が特性面で有利に働く可能性も高いと予想される。
【0009】
そこで、上記課題を解決するために、本発明は、弾性体材料が埋め込まれた電極を有し、熱応力により加わる歪みを吸収緩和することにより結晶欠陥の発生しにくい高信頼性を有する半導体レーザを提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の半導体レーザは、上面ないし下面に電極が設けられた半導体レーザであって、前記電極のうち少なくとも一方は弾性体材料が埋め込まれた構造であり、前記弾性体材料は、前記電極を構成する第1の層と第2の層との間に埋め込まれており、前記第1の層と前記第2の層とは、前記半導体レーザ表面における発光領域の直上を含む所定の領域全体にわたって形成され、前記弾性体材料は前記発光領域の直上には配置されないことを特徴とする。
【0011】
前記弾性体材料は前記電極内でドット状あるいは格子状に所定の間隔をあけて配列されていることが望ましい。
【0012】
また、前記弾性体材料はゴム系のレジストであることが好ましい。
【0013】
上記の構成を備えることにより、サブマウント基板との加熱・接合時にコレットから加わる機械的応力を緩和し、半導体レーザに加わる残留応力を低減することが可能となる。また、熱応力による接合界面での歪を吸収して、さらに残留応力を低減できる。
【0014】
【発明の実施の形態】
以下本発明の具体的実施の形態について説明する。
【0015】
(実施の形態1)
図1に本発明の実施の形態1における半導体レーザの断面構造を示す。
【0016】
n型GaAs基板1の上にn型GaAsバッファー層2、n型AlGaInPクラッド層3、GaInP/AlGaInP歪み量子井戸活性層4、p型AlGaInP第一クラッド層5、p型GaInPエッチング阻止層6が順に積層されており、p型AlGaInP第二クラッド層7、p型GaInPキャップ層8をさらに成長させた後、シリコン酸化膜を堆積し、ストライプパターンに加工する。ストライプパターンに加工されたシリコン酸化膜をマスクとしてp型AlGaInP第二クラッド層7、p型GaInPキャップ層8をp型GaInPエッチング阻止層6までエッチングしてリッジ状のストライプパターンを形成する。次にn型GaAs電流狭窄層9を選択成長させる。シリコン酸化膜を除去した後、p型GaAsコンタクト層10を全面に成長させ、n型GaAs基板1の裏面にAu/Ge/Niを堆積してn型電極11とし、p型GaAsコンタクト層10の上面にp型電極12を形成する。
【0017】
本実施の形態において従来と異なる点は、p型電極12の中に弾性体材料であるネガレジストパターン15が埋め込まれていることである。
【0018】
図2に従来の技術と本発明の電極形成フローの比較を示す。従来はCr/Au/Pt/Ti/Au/Pt薄膜を連続蒸着して電極を形成した後、Auメッキ、はんだメッキを形成する。一方、本発明のフローではCr/Au/Pt積層膜13を蒸着した後、Pt膜表面にネガレジストを塗布し、マスクアライナーによる露光を行った後、現像工程を経てレジストパターンを形成した。ネガレジストには東京応化製OMR−83 40cpを使用し、塗布厚は約1μmであった。レジストパターンは歪み量子井戸活性層4のストライプ部直上の領域とチップ端部を除いた全領域に、10μmφサイズのドットパターンを10μm間隔で均等に配置した。
【0019】
図3にレジストパターンの平面配置図を示す。発光領域である歪み量子井戸活性層4のストライプ部直上の領域にパターンを形成しないのは活性層に注入される電流通路を確保し素子抵抗を上昇させないためである。このことにより、しきい値や消費電力の増大を防止できる。
【0020】
パターン形成後、約200℃の熱処理によりレジストの焼きしめを行い、余分な溶剤を蒸発させ、レジスト中に含まれる不純物による汚染の影響を取り除いた。その後、Ti/Au/Pt積層膜14を蒸着し、従来フロー同様、Auメッキ、はんだメッキ16を形成し、さらにヒートシンクと半導体レーザ17とをはんだメッキ16を介して接合した。
【0021】
図4にヒートシンクと半導体レーザとの接合工程説明図を示す。
【0022】
p型電極12上にAuメッキ、はんだメッキ16を形成した半導体レーザ17はp型電極12を下にしてコレット18で吸着・保持される(図4(a))。コレット18により保持した状態で半導体レーザ17をヒートシンクとなるSiC基板19の上に移載し、SiC基板19の所定の位置に来るよう位置合わせを行なう(図4(b))。次に、コレット18を移動させて半導体レーザ17をはんだメッキ16を介してSiC基板19上に載置する。さらにコレット18により半導体レーザ17をSiC基板19に押し付けた状態でSiC基板を加熱する(図4(c))。この加熱工程によりはんだメッキ16が軟化・溶融し始めてSiC基板19との接合が行なわれる。次に、半導体レーザ17をSiC基板19に押し付けた状態を保ったまま加熱を止めてSiC基板19および半導体レーザを自然冷却する。同時にはんだが冷却され固化された後、コレット18を半導体レーザより離し、接合工程が完了する(図4(d))。はんだが固化するまでコレットを押し付けるのは、上述したように設定した半導体レーザの接合位置がはんだの溶融等によってずれないようにするためである。
【0023】
図5に従来構造と本発明の電極構造を採用した半導体レーザとの加速劣化(ライフ)試験結果の比較を示す。ライフ条件は温度70℃、Po=60mW(パルス)で行い、試験時間に対するレーザの動作電流の変化量(ΔIop)を評価した。測定チップ数はそれぞれ100チップずつとした。
【0024】
図5に示したように、本発明における半導体レーザの方が長時間にわたり特性劣化することなく、安定した結果が得られることがわかった。これは、電極中に埋め込まれたネガレジストが、組立工程でヒートシンクにレーザチップを接着した後に加わる熱応力による過剰な外部歪みを吸収緩和し、活性層に導入されている歪み量子井戸構造に影響を及ぼさない結果、初期特性劣化を抑制することができたものと考えられる。
【0025】
干渉顕微鏡を用いてレーザチップの歪み量を評価した結果、チップ長手方向に対して、従来構造では0.2〜0.8μmであったのに対し、本発明の電極構造を採用した半導体レーザでは0.1μm以下となっていた。本結果からも、ネガレジストが組立工程でレーザチップへ加わる過剰な歪みを吸収緩和したものと考えられる。
【0026】
また、ネガレジストパターンの間隔についても検討を行った。検討を行ったレジストパターン間隔は10μm、5μm、2μmであり、レーザライフ試験に用いた測定チップ数はそれぞれ100チップずつとした。
【0027】
図6にネガレジストパターン間隔に対するレーザライフ試験結果を示す。間隔が密になりすぎると、特性劣化を示すチップが増加傾向にある。これは、間隔が密になりすぎるとヒートシンクへの半導体レーザの放熱特性が低下するため、その結果、ライフが短くなったものと推測される。
【0028】
図6の結果から見て、レジストのパターンサイズや間隔には歪み緩和および放熱性の観点からレーザチップサイズに応じて最適値が存在するものと考えられる。
【0029】
本実施の形態によれば、電極中に弾性体材料を埋め込んで、ヒートシンクにレーザチップを接着した後に加わる熱応力による過剰な歪みを吸収緩和することにより、活性層に導入されている歪み量子井戸構造に過度の歪みを発生させない結果、初期特性劣化を抑制することが可能となり、高信頼性を有する半導体レーザを提供することが可能となる。
【0030】
また、ヒートシンクと半導体レーザとの接合工程において、加熱→冷却のサイクルは1回で済むので工程のスループットを増加させることもなく、製造工程の短TAT化、コスト削減が図れる。
【0031】
また、弾性体材料としてネガレジストを用いることにより、フォトリソグラフィによるパターン形成を行なうことが可能となり、その配置や大きさ等を再現性良く形成することができる。
【0032】
(実施の形態2)
本実施の形態では、実施の形態1で用いたレジストの種類について検討を行った。検討を行ったレジストは、実施の形態1で使用したゴム系ネガレジストの他に、化学増幅型ネガレジスト、ノボラック樹脂ポジレジストを用いて検討を行った。レジストの種類以外は、実施の形態1と同一条件である。測定チップ数はそれぞれ100チップずつである。
【0033】
図7に、レジストの種類に対するレーザライフ試験結果を示す。ゴム系ネガレジスト以外は、全て特性劣化する結果となった。これは、ゴム系ネガレジストは熱が加えられても硬化せず、弾性を有するのに対し、それ以外のレジストは熱硬化性を示すレジストであるため、熱応力により加わった過剰な外部歪みを吸収緩和する機能を果たすことができないためであると考えられる。
【0034】
本実施の形態によれば、弾性体材料としてゴム系のネガレジストを用いることにより、組立工程における加熱時にも弾性を失なわず、熱応力により加わった過剰な外部歪みを吸収緩和でき、レーザ初期特性劣化を抑制することが可能となり、高信頼性を有する半導体レーザを提供することが可能となる。
【0035】
なお、実施の形態1および2においてp型電極中に弾性体材料を埋め込む例を示したがn型電極に埋め込んでもよい。
【0036】
また、弾性体材料は、組立工程における加熱時にも弾性を失なわい材料であればゴム系のネガレジスト以外であってもよい。
【0037】
レジストパターンの形状はドット以外であってもよく、例えば格子状であってもよい。
【0038】
また、半導体レーザ、電極、ヒートシンクの種類、構造、材質は実施の形態1および2の例には限定されないものである。
【0039】
【発明の効果】
本発明の半導体レーザによれば、ヒートシンクと半導体レーザとの組立工程における熱応力により加わった過剰な外部歪みを電極中に埋め込まれた弾性体材料により吸収緩和し、活性層に導入されている歪み量子井戸構造に影響を及ぼさない結果、初期特性劣化を抑制することが可能となり、高信頼性を有する半導体レーザを提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における半導体レーザの断面構造図
【図2】従来の技術と本発明の実施の形態1における電極形成フローの比較を示す図
【図3】本発明の実施の形態1におけるレジストパターンの平面配置図
【図4】本発明の実施の形態1における半導体レーザとヒートシンクの接合工程説明図
【図5】従来の半導体レーザと本発明の実施の形態1における半導体レーザとの加速劣化試験結果の比較を示す図
【図6】本発明の実施の形態1におけるネガレジストパターン間隔に対するレーザライフ試験結果を示す図
【図7】本発明の実施の形態2におけるレジストの種類に対するレーザライフ試験結果を示す図
【符号の説明】
1 n型GaAs基板
2 n型GaAsバッファー層
3 n型AlGaInPクラッド層
4 GaInP/AlGaInP歪み量子井戸活性層
5 p型AlGaInP第一クラッド層
6 p型GaInPエッチング阻止層
7 p型AlGaInP第二クラッド層
8 p型GaInPキャップ層
9 n型GaAs電流狭窄層
10 p型GaAsコンタクト層
11 n型電極(Au/Ge/Ni)
12 p型電極
13 Cr/Au/Pt積層膜
14 Ti/Au/Pt積層膜
15 ネガレジストパターン
16 はんだメッキ
17 半導体レーザ
18 コレット
19 SiC基板
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a highly reliable semiconductor laser and a method for forming the same, and more particularly to an electrode structure that relieves thermal stress during assembly.
[0002]
[Prior art]
In recent years, there has been a remarkable spread of CDs and DVDs, and among them, the demand for recording equipment is rapidly increasing. In this case, unlike the read-only case, it is necessary to increase the output of the semiconductor laser as a light source, and in order to improve the heat dissipation characteristics of the semiconductor laser, a submount substrate using Si or SiC having excellent thermal conductivity is used. A structure in which a semiconductor laser is mounted thereon and bonded as a heat sink has been generally used (see, for example, Patent Document 1).
[0003]
However, if the size of the submount substrate is increased in order to further improve the heat dissipation characteristics, or if the bonding area between the semiconductor laser and the submount substrate is increased, the thermal stress due to the difference in thermal expansion coefficient in the heating / bonding process is increased. It is known that it is generated and applied as a residual stress to the semiconductor laser during cooling. Also, when heating and bonding the submount substrate and the semiconductor laser via an adhesive such as solder, the collet is held in pressure contact with the semiconductor laser in order to prevent misalignment. Is further added as residual stress in the cooling process after joining (see, for example, Patent Document 1).
[0004]
Therefore, Patent Document 1 describes a method of releasing the collet that holds the semiconductor laser after heating and bonding in order to remove the residual stress caused by these steps and heating again.
[0005]
[Patent Document 1]
JP 2002-217480 A (4th page, FIG. 1)
[0006]
[Problems to be solved by the invention]
When the semiconductor laser is operated with the residual stress applied, crystal dislocation may occur and the characteristics may be deteriorated. Therefore, the above method is a very effective technique for realizing a high-power semiconductor laser.
[0007]
However, in the joining process, the normal cycle of heating → cooling → heating → cooling must be carried out twice, and there is a problem that throughput is lowered.
[0008]
Also, AlGaInP semiconductor lasers emitting red light used as light sources for DVDs are more prone to crystal defects than AlGaAs semiconductor lasers emitting infrared light, and it is advantageous in terms of characteristics to join them without applying stress as much as possible. It is expected that there is a high possibility of working.
[0009]
Accordingly, in order to solve the above-described problems, the present invention provides a highly reliable semiconductor laser that has an electrode embedded with an elastic material and is less susceptible to crystal defects by absorbing and relaxing strain applied by thermal stress. The purpose is to provide.
[0010]
[Means for Solving the Problems]
The semiconductor laser of the present invention is a semiconductor laser having electrodes provided on the upper surface or lower surface, Ri structures der which the elastic material is embedded at least one of of said electrodes, said elastic material, said electrodes The first layer and the second layer are embedded between the first layer and the second layer, and the first layer and the second layer cover the entire predetermined region including the light emitting region on the surface of the semiconductor laser. The elastic material is formed and is not disposed immediately above the light emitting region .
[0011]
The elastic material is preferably arranged in the electrode in a dot shape or a lattice shape with a predetermined interval.
[0012]
The elastic material is preferably a rubber-based resist.
[0013]
With the above configuration, it is possible to relieve the mechanical stress applied from the collet during heating and bonding with the submount substrate, and to reduce the residual stress applied to the semiconductor laser. Further, the residual stress can be further reduced by absorbing the strain at the bonding interface caused by the thermal stress.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, specific embodiments of the present invention will be described.
[0015]
(Embodiment 1)
FIG. 1 shows a cross-sectional structure of a semiconductor laser according to Embodiment 1 of the present invention.
[0016]
On the n-type GaAs substrate 1, an n-type GaAs buffer layer 2, an n-type AlGaInP cladding layer 3, a GaInP / AlGaInP strained quantum well active layer 4, a p-type AlGaInP first cladding layer 5, and a p-type GaInP etching blocking layer 6 are sequentially arranged. After the p-type AlGaInP second cladding layer 7 and the p-type GaInP cap layer 8 are further grown, a silicon oxide film is deposited and processed into a stripe pattern. Using the silicon oxide film processed into the stripe pattern as a mask, the p-type AlGaInP second cladding layer 7 and the p-type GaInP cap layer 8 are etched to the p-type GaInP etching stop layer 6 to form a ridge-like stripe pattern. Next, the n-type GaAs current confinement layer 9 is selectively grown. After removing the silicon oxide film, a p-type GaAs contact layer 10 is grown on the entire surface, Au / Ge / Ni is deposited on the back surface of the n-type GaAs substrate 1 to form an n-type electrode 11, and the p-type GaAs contact layer 10 A p-type electrode 12 is formed on the upper surface.
[0017]
The present embodiment is different from the prior art in that a negative resist pattern 15 that is an elastic material is embedded in the p-type electrode 12.
[0018]
FIG. 2 shows a comparison between the conventional technique and the electrode forming flow of the present invention. Conventionally, Cr / Au / Pt / Ti / Au / Pt thin films are continuously deposited to form electrodes, and then Au plating and solder plating are formed. On the other hand, in the flow of the present invention, after depositing the Cr / Au / Pt laminated film 13, a negative resist was applied to the surface of the Pt film, exposure was performed with a mask aligner, and a resist pattern was formed through a development process. The negative resist used was OMR-83 40 cp manufactured by Tokyo Ohka Kogyo Co., Ltd., and the coating thickness was about 1 μm. In the resist pattern, 10 μmφ size dot patterns were evenly arranged at intervals of 10 μm in the entire region excluding the region immediately above the stripe portion of the strained quantum well active layer 4 and the chip end.
[0019]
FIG. 3 shows a plan layout of the resist pattern. The reason why the pattern is not formed in the region immediately above the stripe portion of the strained quantum well active layer 4 which is the light emitting region is to secure a current path injected into the active layer and not increase the element resistance. This can prevent an increase in threshold value and power consumption.
[0020]
After the pattern formation, the resist was baked by heat treatment at about 200 ° C. to evaporate excess solvent, thereby removing the influence of contamination by impurities contained in the resist. Thereafter, a Ti / Au / Pt laminated film 14 was deposited, Au plating and solder plating 16 were formed as in the conventional flow, and the heat sink and the semiconductor laser 17 were joined via the solder plating 16.
[0021]
FIG. 4 is an explanatory diagram of the bonding process between the heat sink and the semiconductor laser.
[0022]
The semiconductor laser 17 having Au plating and solder plating 16 formed on the p-type electrode 12 is adsorbed and held by the collet 18 with the p-type electrode 12 facing down (FIG. 4A). The semiconductor laser 17 is transferred onto the SiC substrate 19 serving as a heat sink while being held by the collet 18, and alignment is performed so as to come to a predetermined position of the SiC substrate 19 (FIG. 4B). Next, the collet 18 is moved to place the semiconductor laser 17 on the SiC substrate 19 through the solder plating 16. Further, the SiC substrate is heated in a state where the semiconductor laser 17 is pressed against the SiC substrate 19 by the collet 18 (FIG. 4C). Due to this heating process, the solder plating 16 begins to soften and melt, and is joined to the SiC substrate 19. Next, heating is stopped while the semiconductor laser 17 is pressed against the SiC substrate 19 to naturally cool the SiC substrate 19 and the semiconductor laser. At the same time, after the solder is cooled and solidified, the collet 18 is separated from the semiconductor laser, and the joining process is completed (FIG. 4D). The reason why the collet is pressed until the solder is solidified is to prevent the joining position of the semiconductor laser set as described above from shifting due to melting of the solder or the like.
[0023]
FIG. 5 shows a comparison of accelerated deterioration (life) test results between a conventional structure and a semiconductor laser employing the electrode structure of the present invention. The life conditions were a temperature of 70 ° C. and Po = 60 mW (pulse), and the change amount (ΔI op ) of the laser operating current with respect to the test time was evaluated. The number of measurement chips was 100 chips each.
[0024]
As shown in FIG. 5, it was found that the semiconductor laser according to the present invention can obtain a stable result without deterioration of characteristics over a long period of time. This is because the negative resist embedded in the electrode absorbs and relaxes excessive external strain due to thermal stress applied after the laser chip is bonded to the heat sink in the assembly process, affecting the strained quantum well structure introduced in the active layer. As a result, it is considered that the initial characteristic deterioration could be suppressed.
[0025]
As a result of evaluating the distortion amount of the laser chip using an interference microscope, the conventional structure was 0.2 to 0.8 μm in the longitudinal direction of the chip, whereas the semiconductor laser employing the electrode structure of the present invention was used. It was 0.1 μm or less. Also from this result, it is considered that the negative resist absorbed and relaxed excessive strain applied to the laser chip in the assembly process.
[0026]
The negative resist pattern spacing was also examined. The examined resist pattern intervals were 10 μm, 5 μm, and 2 μm, and the number of measurement chips used in the laser life test was 100 chips each.
[0027]
FIG. 6 shows the laser life test results with respect to the negative resist pattern interval. If the interval becomes too close, the number of chips exhibiting characteristic deterioration tends to increase. This is presumed that if the interval is too close, the heat dissipation characteristics of the semiconductor laser to the heat sink deteriorate, and as a result, the life is shortened.
[0028]
From the results shown in FIG. 6, it is considered that there are optimum values for the resist pattern size and interval according to the laser chip size from the viewpoint of strain relaxation and heat dissipation.
[0029]
According to the present embodiment, the strained quantum well introduced into the active layer is formed by embedding an elastic material in the electrode and absorbing and mitigating excessive strain due to thermal stress applied after the laser chip is bonded to the heat sink. As a result of not causing excessive distortion in the structure, it is possible to suppress deterioration of initial characteristics and to provide a highly reliable semiconductor laser.
[0030]
In addition, in the process of joining the heat sink and the semiconductor laser, only one heating → cooling cycle is required, so that the manufacturing process can be shortened and the cost can be reduced without increasing the process throughput.
[0031]
Further, by using a negative resist as the elastic material, it is possible to perform pattern formation by photolithography, and the arrangement, size, and the like can be formed with good reproducibility.
[0032]
(Embodiment 2)
In this embodiment, the type of resist used in Embodiment 1 was examined. The examined resist was examined using a chemically amplified negative resist and a novolac resin positive resist in addition to the rubber negative resist used in the first embodiment. The conditions are the same as in the first embodiment except for the type of resist. The number of measurement chips is 100 chips each.
[0033]
FIG. 7 shows the laser life test results for the resist types. Except for the rubber negative resist, all the characteristics deteriorated. This is because rubber negative resists do not cure even when heat is applied and have elasticity, while other resists are thermosetting resists. This is thought to be because the function of absorbing and relaxing cannot be achieved.
[0034]
According to the present embodiment, by using a rubber-based negative resist as the elastic material, it is possible to absorb and relax excessive external strain applied by thermal stress without losing elasticity even during heating in the assembly process, Characteristic deterioration can be suppressed, and a highly reliable semiconductor laser can be provided.
[0035]
In the first and second embodiments, the example in which the elastic material is embedded in the p-type electrode has been described. However, the elastic material may be embedded in the n-type electrode.
[0036]
The elastic material may be other than a rubber-based negative resist as long as it does not lose elasticity even when heated in the assembly process.
[0037]
The shape of the resist pattern may be other than dots, for example, a lattice shape.
[0038]
Further, the types, structures, and materials of the semiconductor laser, the electrode, and the heat sink are not limited to those in the first and second embodiments.
[0039]
【The invention's effect】
According to the semiconductor laser of the present invention, the excessive external strain applied by the thermal stress in the assembly process of the heat sink and the semiconductor laser is absorbed and relaxed by the elastic material embedded in the electrode, and the strain introduced into the active layer. As a result of not affecting the quantum well structure, it is possible to suppress initial characteristic deterioration, and it is possible to provide a highly reliable semiconductor laser.
[Brief description of the drawings]
FIG. 1 is a sectional structural view of a semiconductor laser according to a first embodiment of the present invention. FIG. 2 is a diagram showing a comparison between a conventional technique and an electrode formation flow according to the first embodiment of the present invention. FIG. 4 is a plan view of a resist pattern in the first embodiment of the present invention. FIG. 4 is an explanatory diagram of a bonding process between the semiconductor laser and the heat sink in the first embodiment of the present invention. FIG. 6 is a diagram showing a result of a laser life test with respect to a negative resist pattern interval in the first embodiment of the present invention. FIG. 7 is a diagram of resist types in the second embodiment of the present invention. Of laser life test results for
1 n-type GaAs substrate 2 n-type GaAs buffer layer 3 n-type AlGaInP clad layer 4 GaInP / AlGaInP strained quantum well active layer 5 p-type AlGaInP first clad layer 6 p-type GaInP etching blocking layer 7 p-type AlGaInP second clad layer 8 p-type GaInP cap layer 9 n-type GaAs current confinement layer 10 p-type GaAs contact layer 11 n-type electrode (Au / Ge / Ni)
12 p-type electrode 13 Cr / Au / Pt laminated film 14 Ti / Au / Pt laminated film 15 negative resist pattern 16 solder plating 17 semiconductor laser 18 collet 19 SiC substrate

Claims (6)

上面ないし下面に電極が設けられた半導体レーザであって、前記電極のうち少なくとも一方は弾性体材料が埋め込まれた構造であり、
前記弾性体材料は、前記電極を構成する第1の層と第2の層との間に埋め込まれており、前記第1の層と前記第2の層とは、前記半導体レーザ表面における発光領域の直上を含む所定の領域全体にわたって形成され、
前記弾性体材料は前記発光領域の直上には配置されないことを特徴とする半導体レーザ。
A top or a semiconductor laser lower surface electrodes are provided, Ri least one structural der which the elastic material is embedded among the electrodes,
The elastic material is embedded between a first layer and a second layer constituting the electrode, and the first layer and the second layer are light emitting regions on the surface of the semiconductor laser. Formed over a predetermined area including directly above,
The semiconductor laser according to claim 1, wherein the elastic material is not disposed immediately above the light emitting region .
前記弾性体材料は前記電極内でドット状あるいは格子状に所定の間隔をあけて配列されていることを特徴とする請求項1記載の半導体レーザ。2. The semiconductor laser according to claim 1, wherein the elastic material is arranged at predetermined intervals in a dot shape or a lattice shape in the electrode. 前記弾性体材料は前記半導体レーザとヒートシンクとの接合における加熱に際してなお弾性を失わない材料であることを特徴とする請求項1または2のいずれかに記載の半導体レーザ。 3. The semiconductor laser according to claim 1, wherein the elastic material is a material that does not lose its elasticity upon heating in the bonding of the semiconductor laser and a heat sink. 前記弾性体材料はゴム系のレジストであることを特徴とする請求項記載の半導体レーザ。4. The semiconductor laser according to claim 3, wherein the elastic material is a rubber-based resist. 前記弾性体材料が埋め込まれた前記電極は接着剤を介してヒートシンクと接合していることを特徴とする請求項1ないしのいずれかに記載の半導体レーザ。The semiconductor laser according to any one of claims 1 to 4 wherein the electrode to which the elastic material is embedded, characterized in that bonded to the heat sink via an adhesive. 半導体レーザの上面ないしは下面に第一の金属層を堆積する工程と、
前記第一の金属層上に弾性体材料を被覆する工程と、
前記弾性体材料をパターニングする工程と、
前記弾性体材料および前記第一の金属層の上に第二の金属層を堆積して電極を形成する工程と、
前記半導体レーザをコレットにより保持して移動する工程と、
接着剤を介してヒートシンク上面に前記半導体レーザを前記電極を下にして載置する工程と、
前記コレットにより前記半導体レーザを前記ヒートシンクに押し付けた状態で前記ヒートシンクを前記接着剤が軟化する温度まで加熱する工程と、
前記コレットにより前記半導体レーザを前記ヒートシンクに押し付けた状態で前記ヒートシンクを前記接着剤が硬化する温度まで冷却して前記半導体レーザと前記ヒートシンクとを接合する工程とを備えた半導体レーザの製造方法。
Depositing a first metal layer on the upper or lower surface of the semiconductor laser;
Coating an elastic material on the first metal layer;
Patterning the elastic material;
Depositing a second metal layer on the elastic material and the first metal layer to form an electrode;
Holding and moving the semiconductor laser by a collet;
Placing the semiconductor laser on the top surface of the heat sink via an adhesive with the electrode facing down;
Heating the heat sink to a temperature at which the adhesive softens with the semiconductor laser pressed against the heat sink by the collet;
A method of manufacturing a semiconductor laser, comprising: cooling the heat sink to a temperature at which the adhesive is cured while the semiconductor laser is pressed against the heat sink by the collet and bonding the semiconductor laser and the heat sink.
JP2002363459A 2002-12-16 2002-12-16 Semiconductor laser and manufacturing method thereof Expired - Fee Related JP3945399B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002363459A JP3945399B2 (en) 2002-12-16 2002-12-16 Semiconductor laser and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002363459A JP3945399B2 (en) 2002-12-16 2002-12-16 Semiconductor laser and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004200206A JP2004200206A (en) 2004-07-15
JP3945399B2 true JP3945399B2 (en) 2007-07-18

Family

ID=32761602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002363459A Expired - Fee Related JP3945399B2 (en) 2002-12-16 2002-12-16 Semiconductor laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3945399B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4964659B2 (en) * 2007-04-27 2012-07-04 株式会社リコー Semiconductor laser device, mounting method of semiconductor laser device, and printer

Also Published As

Publication number Publication date
JP2004200206A (en) 2004-07-15

Similar Documents

Publication Publication Date Title
KR101414911B1 (en) Photonic crystal laser and method for manufacturing photonic crystal laser
KR101679852B1 (en) Light-emitting device and method of manufacturing the same
US20050141579A1 (en) Semiconductor laser and method for fabricating the same
US7653110B2 (en) Semiconductor laser apparatus and method for mounting semiconductor laser apparatus
JP4583058B2 (en) Semiconductor laser element
JP3945399B2 (en) Semiconductor laser and manufacturing method thereof
JP2006303299A (en) Semiconductor laser
US20050190806A1 (en) Semiconductor laser and manufacturing method therefor
JPH0738208A (en) Semiconductor laser device
JP2008205326A (en) Submount and semiconductor device using it
JP2009231820A (en) Semiconductor laser element and method for manufacturing same
US6744075B2 (en) Nitride-based semiconductor light-emitting device and method of forming the same
JPH11145562A (en) Semiconductor laser device
JP2000261088A (en) Light emitting element
US20070076772A1 (en) Semiconductor laser device
JP5560468B2 (en) Thin film thermistor sensor and manufacturing method thereof
JP2009004760A (en) Semiconductor laser device
CN100356641C (en) Method for manufacturing semiconductor laser element
JP4810808B2 (en) Manufacturing method of semiconductor laser light emitting device
JPH04329681A (en) Optical semiconductor device
JPH07193315A (en) Semiconductor laser system and manufacture thereof
JPH03169092A (en) Semiconductor laser device
JPS60239086A (en) Semiconductor laser device
JP2010034396A (en) Method of manufacturing semiconductor laser device, and semiconductor laser device
KR100311463B1 (en) Method for manufacturing plated heat sink

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040415

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050707

A977 Report on retrieval

Effective date: 20061214

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Effective date: 20070221

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20070320

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070402

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees