JP3945010B2 - Multilayer varistor and manufacturing method thereof - Google Patents
Multilayer varistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP3945010B2 JP3945010B2 JP11093098A JP11093098A JP3945010B2 JP 3945010 B2 JP3945010 B2 JP 3945010B2 JP 11093098 A JP11093098 A JP 11093098A JP 11093098 A JP11093098 A JP 11093098A JP 3945010 B2 JP3945010 B2 JP 3945010B2
- Authority
- JP
- Japan
- Prior art keywords
- outer peripheral
- varistor
- peripheral portion
- characteristic
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、積層型バリスタ、およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化や回路の高速化により、これらに用いられる素子のチップ化や高周波化が進んでいる。このような中、ノイズ吸収素子であるバリスタもチップ化が進み、ＺｎＯやＳｒＴｉＯ3を主成分としたチップタイプの積層型バリスタが登場している。さらに、積層型バリスタは、回路の高密度化等の理由からより一層の小型化、低背化が要求されている。
【０００３】
積層型バリスタにおいて、小型化や低背化を進めるためには、電極面積当たりのサージ耐量を大きくするか、あるいは、バリスタ材料の粒径を小さくすることによって積層数を増やし、有効電極面積を大きくする必要がある。しかしながら、これらの方法にも限界があり、サージ耐量を大きくするためには、積層型バリスタの構造的問題点を解決する必要が出てきた。
【０００４】
従来の積層型バリスタにおける構造的問題点とは、バリスタ特性が得られる特性部の周囲の内部電極に挟まれていない外装部と、内部電極と電気的に接続しない方の外部電極との間のギャップ部からなる外周部にある。
具体的には、以下のようなものである。
【０００５】
１．通常の積層方法では、内部電極の厚みにより、積層圧着時に外周部に圧力がかかりにくく、密度が小さくなりやすい。
【０００６】
２．焼成時に熱や酸素拡散により外周部の粒成長が促進され、バリスタ電圧が低くなりやすい。
【０００７】
外周部にこのような問題点があるため、特性部の本来の特性が規制され、結果的にサージ耐量を抑制していた。
【０００８】
そこで、このような問題を解決するものとして、特開平５−２９１０５号公報に開示されているような積層型バリスタがある。図４に示すように、この積層型バリスタ２０は、セラミック層２３と、内部電極層２４と、外部電極２５とからなり、バリスタ特性が得られる特性部２１と、特性部２１以外の外周部２２とから構成されている。このうち、外周部２２に副成分として、Ｓｂ2Ｏ3、またはＺｎ7Ｓｂ2Ｏ12が添加されている。このような構成にすることによって、外周部のセラミック層の粒子の粒成長が抑制され、外周部を緻密にし、さらに、バリスタ電圧の低減を防止している。
【０００９】
【発明が解決しようとする課題】
従来の積層型バリスタには、その外周部に融点が６５６℃と低いＳｂ2Ｏ3が副成分として添加されているため、焼成中に溶融し、バリスタ材料の主成分であるＺｎＯとパイロクロアを形成する。このため、拡散力が強いというメリットがある。しかしながら、内部電極層と外部電極との接続部を覆う確率も高く、接触不良を生じやすい。さらに、焼成時に積層体同士の溶着の原因となるという問題点があった。
【００１０】
本発明の目的は、積層型バリスタの内部電極に挟まれていない外装部と、内部電極と電気的に接続しない方の外部電極との間のギャップ部からなる外周部が粒成長を起こすのを抑制し、外周部が特性部に与える特性劣化を防止するとともに、焼成時における積層体同士の溶着などの不具合を防止することのできる積層型バリスタを提供することにある。
【００１１】
【課題を解決するための手段】
本発明は上記のような目的に鑑みてなされたものである。第１の発明の積層型バリスタは、ＺｎＯを主成分としたセラミック層と、前記セラミック層上に形成された内部電極層とを積層した積層体上に、前記内部電極層に電気的に接続するように外部電極を形成した積層型バリスタであって、前記セラミック層は、前記内部電極層が形成され、バリスタ特性が得られる特性部と、前記内部電極に挟まれていない外装部と、前記内部電極と電気的に接続しない方の前記外部電極との間のギャップ部からなる前記特性部以外の外周部とからなり、前記外周部には、Ｙ，Ｂａ，Ｓｒ，希土類元素から選ばれる少なくとも１種類の酸化物または化合物（以下、粒成長抑制剤とする）が存在し、
かつ、前記外周部の平均粒径ｒ 1 と前記特性部の平均粒径ｒ 2 との比ｒ 1 ／ｒ 2 が０．８以下であることを特徴とする。
【００１２】
このような構成にすることによって、積層型バリスタの外周部の粒成長を抑制することができ、サージ耐量の低下などの特性部に対する影響を防止することができる。また、上記の酸化物または化合物を用いることにより、バリスタ材料の主成分であるＺｎＯと固相反応し、外周部の表面近傍の絶縁性を高めることができる。さらに、これらは液相とならないため、内部電極と外部電極との接触不良の心配はなく、焼成時における積層体同士のくっつきもなくすことができる。また、外周部の平均粒径ｒ 1 と特性部の平均粒径ｒ 2 との比ｒ 1 ／ｒ 2 が０．８以下であることが好ましい。このような粒径にすることによって、積層型バリスタのサージ耐量をより向上させることができる。
【００１５】
また、第２の発明の積層型バリスタの製造方法は、バリスタ特性が得られる特性部と、内部電極に挟まれていない外装部と、前記内部電極と電気的に接続しない方の外部電極との間のギャップ部からなる前記特性部以外の外周部とを有する積層型バリスタの製造方法であって、焼成以前、または焼成以前から焼成中にかけて、前記外周部にＹ，Ｂａ，Ｓｒ，希土類元素から選ばれる少なくとも１種類の酸化物または化合物を存在させ、焼成時に拡散させることにより、前記外周部の平均粒径ｒ 1 と前記特性部の平均粒径ｒ 2 との比ｒ 1 ／ｒ 2 が０．８以下とすることを特徴とする。
【００１６】
このような積層型バリスタの製造方法とすることによって、積層型バリスタの外周部に上記粒成長抑制剤を容易に拡散させうるとともに、外周部の粒成長を効果的に抑制し、サージ耐量を向上させた積層型バリスタを得ることができる。
【００１７】
また、第３の発明の積層型バリスタの製造方法においては、前記粒成長抑制剤を前記外周部にあたる部分に印刷によって存在させることが好ましい。
【００１８】
また、第４の発明の積層型バリスタの製造方法においては、前記粒成長抑制剤を前記特性部と前記外周部とからなる積層体のバレリング時に、前記積層体表面に付着させて存在させることが好ましい。
【００１９】
このようにして粒成長抑制剤を配位することによって、粒成長抑制剤を一様に外周部に拡散させることができ、確実に外周部の粒成長を抑制させることができる。
【００２０】
【発明の実施の形態】
本発明の積層型バリスタは、特性部と外周部とからなるセラミック層と、そのセラミック層上に形成された内部電極層とを積層して積層体とし、その積層体上に外部電極が形成されている。
【００２１】
ここで、本発明の積層型バリスタに用いられるセラミック層は、ＺｎＯを主成分としたものであればよい。ＺｎＯを主成分としないものは、化合物の反応が必ずしも絶縁性でないという点から好ましくない。
【００２２】
また、セラミック層のうち特性部は、バリスタ特性が得られる部分、すなわち異なる極性の内部電極層によって挟まれた部分である。したがって、内部電極層が形成された部分が必ずしも特性部であるというわけではない。また、セラミック層のうち外周部は、セラミック層のうち特性部以外の部分を指し、特性部を覆う構造になっている。
【００２３】
また、外周部に拡散させる粒成長抑制剤は、セラミックグリーンシートを積層する前にペースト状にしてセラミックグリーンシート上に塗布するか、積層後、積層体をバレリングする際に積層体表面に付着させ、積層体の焼成時に外周部に拡散させることが好ましい。なお、粒成長抑制剤をセラミックグリーンシート上に塗布する方法としては、スクリーン印刷やスパッタリング等が挙げられる。
【００２４】
なお、焼成後に粒成長抑制剤を拡散させても、焼成後では、すでに外周部の粒成長が起こっており、外周部の粒径は小さくならず好ましくない。
【００２５】
次に、本発明を実施例を用いてさらに具体的に説明する。
【００２６】
【実施例】
（実施例１）
本発明の積層型バリスタの製造方法について説明する。図１は本発明である積層型バリスタの概略断面図、図２は実施例１の積層体の分解斜視図を示す。
まず、セラミック層となるバリスタ材料の出発原料として、主成分であるＺｎＯと、これに対して、Ｂｉ2Ｏ3１．０mol％、ＭｎＯ０．５mol％、ＣｏＯ０．５mol％、ＳｉＯ2１．０mol％、Ｂ2Ｏ3０．１mol％、Ｓｂ2Ｏ3０．５mol％、Ａｌ2Ｏ3１００ppmとを配合し、バリスタ材料とした。
【００２７】
次に、得られたバリスタ材料をボールミルで２０時間混合・粉砕した後、脱水を行い、乾燥後６０メッシュの篩いで造粒し造粒物とした。この造粒物を７５０℃で２時間仮焼した後、粗粉砕し、再度ボールミルで混合・粉砕して仮焼粉体を得た。さらに、得られた仮焼粉体に溶剤、バインダー、分散剤を加え、厚さ５０μｍの成形体とした。次にこの成形体を所定の大きさに打ち抜いてセラミックグリーンシートを得た。
【００２８】
次に、図２に示すように、得られたセラミックグリーンシート７の一部に、スクリーン印刷法によりＰｔペーストを印刷し、内部電極層１３とした。
【００２９】
次に、内部電極層１３を印刷したセラミックグリーンシート７の特性部９を除いた外周部１１に、ＢａＴｉＯ3，ＳｒＴｉＯ3，Ｓｂ2Ｏ3，Ｙ2Ｏ3，希土類酸化物をペースト状とした粒成長抑制剤１５をそれぞれ約２μｍの厚みでスクリーン印刷した。また、内部電極層１３を印刷しなかったセラミックグリーンシート７の片面全面に上記の要領で粒成長抑制剤１１をスクリーン印刷し、これら２種類のセラミックグリーンシート７を所定の順、方向に積層し、積層体３とした。
【００３０】
さらに、得られた積層体３を５００℃で脱脂した後、９００℃で３時間焼成し、積層焼結体を得た。そして、図１に示すように、セラミック層５と内部電極層１３とからなる積層焼結体の内部電極層１３が露出した側面にＡｇペーストを８００℃で焼き付けて外部電極１７を形成し、積層型バリスタ１とした。
【００３１】
上記のようにして得られる積層型バリスタのサージ耐量、および外周部の粒径ｒ1と特性部の粒径ｒ2との比ｒ1／ｒ2を測定し、積層体を焼成した際の溶着の有無を調べた。その結果を表１に示す。なお、サージ耐量は、積層型バリスタに電圧を５分間隔で２回印加し、１分間放置した後測定した。また、外周部の粒径ｒ1および特性部の粒径ｒ2の粒径は、試料を研磨した後、熱エッチングして測定した。さらに、粒成長抑制剤にＳｂ2Ｏ3を用いたものと、粒成長抑制剤を用いないものを比較例とした。
【００３２】
【表１】
表１に示すように、上記のような製造方法で、粒成長抑制剤を外周部に配位、拡散させたものは、粒成長抑制剤を用いない比較例２に比べ、サージ耐量が大幅に向上していることが確認できる。なお、粒成長抑制剤にＳｂ2Ｏ3を用いたものは、焼成時に積層体同士の溶着が生じるため好ましくない。
【００３４】
（実施例２）
図１は本発明である積層型バリスタの概略断面図、図３は実施例２の積層体の分解斜視図を示す。
図３に示すように、実施例１と同様にして得たセラミックグリーンシート７の一部に、スクリーン印刷法によりＰｔペーストを印刷し、内部電極層１３とした。
【００３５】
次に、内部電極層１３を印刷したセラミックグリーンシート７と、内部電極層１３を印刷しなかったセラミックグリーンシート７の２種類のセラミックグリーンシート７を所定の順、方向に積層し、積層体３とした。
【００３６】
この後、得られた積層体３と、ＢａＴｉＯ3，ＳｒＴｉＯ3，Ｓｂ2Ｏ3，Ｙ2Ｏ3，希土類酸化物からなる粒成長抑制剤とを、玉石とともにポリポット内に入れて回転させ、バレリングを行うと同時に、積層体３の表面に粒成長抑制剤を付着させた。
【００３７】
さらに、粒成長抑制剤を付着させた積層体３を５００℃で脱脂した後、９００℃で３時間焼成し、積層焼結体を得た。そして、図１に示すように、得られた積層焼結体の内部電極層１３が露出した側面にＡｇペーストを８００℃で焼き付けて外部電極１７を形成し、積層型バリスタ１とした。
【００３８】
上記のようにして得られた積層型バリスタについて、実施例１と同様にサージ耐量、および外周部の粒径ｒ1と特性部の粒径ｒ2との比ｒ1／ｒ2を測定した。その結果を表２に示す。
【００３９】
【表２】
表２に示すように、実施例２における製造方法であっても、外周部に粒成長抑制剤を拡散させ、外周部の粒成長を抑えて、表１の比較例２に比べ、積層型バリスタのサージ耐量が向上していることを確認できる。
【００４１】
（実施例３）
実施例１と同様の製造方法を用いて作製した積層型バリスタのうち、粒成長抑制剤をＹ2Ｏ3とし、その塗布厚さを変化させて外周部の粒径を変化させて外周部粒径／特性部粒径を変化させた。さらに、そのときのサージ耐量を測定し、その結果を表３に示す。なお、表中の※印は本発明の範囲外である。
【００４２】
【表３】
表３に示すように、請求項１において、外周部の平均粒径ｒ1と特性部の平均粒径ｒ2との比ｒ1／ｒ2を０．８以下に限定したのは、試料番号４４のように、外周部の平均粒径ｒ1と特性部の平均粒径ｒ2との比ｒ1／ｒ2が０．８より大きい場合には、サージ耐量が大きくならず好ましくないからである。
【００４４】
【発明の効果】
本発明の積層型バリスタは、ＺｎＯを主成分としたセラミック層と、セラミック層上に形成された内部電極層とを積層した積層体上に、内部電極層に電気的に接続するように外部電極を形成した構成である。
このうち、セラミック層は、内部電極層が形成され、バリスタ特性が得られる特性部と、
特性部以外の内部電極に挟まれていない外装部と、内部電極と電気的に接続しない方の外部電極との間のギャップ部からなる外周部とからなり、外周部には、Ｙ，Ｂａ，Ｓｒ，希土類元素から選ばれる少なくとも１種類の酸化物または化合物が存在し、かつ、外周部の平均粒径ｒ 1 と特性部の平均粒径ｒ 2 との比ｒ 1 ／ｒ 2 が０．８以下となるようにしている。
【００４５】
また、本発明の積層型バリスタの製造方法は、焼成以前、または焼成以前から焼成中にかけて、内部電極に挟まれていない外装部と、内部電極と電気的に接続しない方の外部電極との間のギャップ部からなる外周部にＹ，Ｂａ，Ｓｒ，希土類元素から選ばれる少なくとも１種類の酸化物または化合物を存在させ、焼成時に拡散させることにより、外周部の平均粒径ｒ 1 と特性部の平均粒径ｒ 2 との比ｒ 1 ／ｒ 2 が０．８以下となるようにしている。
【００４６】
上記のような構成または製造方法としているので、積層型バリスタの内部電極に挟まれていない外装部と、内部電極と電気的に接続しない方の外部電極との間のギャップ部からなる外周部に粒成長抑制剤を存在させた後、拡散させて、外周部が粒成長を起こすのを抑制し、外周部が特性部に与える特性劣化を防止するとともに、焼成時における積層体同士の溶着などの不具合を防止することができる。
【図面の簡単な説明】
【図１】本発明の積層型バリスタを示す概略断面図。
【図２】第１実施例の積層型バリスタにおける積層体を示す分解斜視図。
【図３】第２実施例の積層型バリスタにおける積層体を示す分解斜視図。
【図４】従来の積層型バリスタを示す概略断面図。
【符号の説明】
１ 積層型バリスタ
３ 積層体
５ セラミック層
７ セラミックグリーンシート
９ 特性部
１１ 外周部
１３ 内部電極層
１５ 粒成長抑制剤
１７ 外部電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer varistor and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, with the miniaturization of electronic devices and the speeding up of circuits, elements used for these devices have been made into chips and higher in frequency. Under such circumstances, varistors that are noise absorbing elements are also being made into chips, and chip-type multilayer varistors mainly composed of ZnO or SrTiO 3 have appeared. Furthermore, the multilayer varistor is required to be further reduced in size and height for reasons such as higher circuit density.
[0003]
In order to reduce the size and height of stacked varistors, increase the number of stacked layers by increasing the surge resistance per electrode area or decreasing the particle size of the varistor material, thereby increasing the effective electrode area. There is a need to. However, these methods also have limitations, and in order to increase the surge resistance, it has become necessary to solve the structural problems of the multilayer varistor.
[0004]
The structural problem in the conventional multilayer varistor is that there is a gap between the exterior part not sandwiched between the internal electrodes around the characteristic part where the varistor characteristics are obtained and the external electrode that is not electrically connected to the internal electrode. It exists in the outer peripheral part which consists of a gap part .
Specifically, it is as follows.
[0005]
1. In a normal lamination method, due to the thickness of the internal electrode, it is difficult for pressure to be applied to the outer periphery during lamination pressure bonding, and the density tends to be small.
[0006]
2. Grain growth at the outer periphery is promoted by heat and oxygen diffusion during firing, and the varistor voltage tends to be low.
[0007]
Since there is such a problem in the outer peripheral portion, the original characteristics of the characteristic portion are regulated, and as a result, surge resistance is suppressed.
[0008]
Therefore, as a solution to such a problem, there is a multilayer varistor as disclosed in JP-A-5-29105. As shown in FIG. 4, the
[0009]
[Problems to be solved by the invention]
In conventional multilayer varistors, Sb 2 O 3 having a low melting point of 656 ° C. is added as an auxiliary component to the outer peripheral portion thereof, so that it melts during firing to form ZnO, which is the main component of the varistor material, and pyrochlore. To do. For this reason, there is an advantage that the diffusion power is strong. However, the probability of covering the connection portion between the internal electrode layer and the external electrode is high, and contact failure is likely to occur. Furthermore, there has been a problem that it causes welding of the laminates during firing.
[0010]
An object of the present invention is to prevent grain growth from occurring in the outer peripheral portion formed by a gap between an exterior portion that is not sandwiched between internal electrodes of a multilayer varistor and an external electrode that is not electrically connected to the internal electrode. An object of the present invention is to provide a multilayer varistor that can suppress and prevent the deterioration of characteristics that the outer peripheral portion gives to the characteristic portion, and can prevent problems such as welding of the laminates during firing.
[0011]
[Means for Solving the Problems]
The present invention has been made in view of the above object. The multilayer varistor of the first invention is electrically connected to the internal electrode layer on a multilayer body in which a ceramic layer mainly composed of ZnO and an internal electrode layer formed on the ceramic layer are laminated. A multilayer varistor having external electrodes formed thereon, wherein the ceramic layer includes a characteristic portion in which the internal electrode layer is formed to obtain varistor characteristics, an exterior portion not sandwiched between the internal electrodes, and the internal An outer peripheral portion other than the characteristic portion, which is a gap portion between the electrode and the external electrode that is not electrically connected, and the outer peripheral portion includes at least one selected from Y, Ba, Sr, and a rare earth element kinds of oxides or compounds (hereinafter referred to as grain growth inhibitors) are present,
And the
[0012]
By adopting such a configuration, it is possible to suppress the grain growth at the outer peripheral portion of the multilayer varistor, and to prevent the influence on the characteristic portion such as a reduction in surge resistance. Further, by using the above oxide or compound, it is possible to perform a solid phase reaction with ZnO which is a main component of the varistor material, and to improve the insulation near the surface of the outer peripheral portion. Furthermore, since these do not become a liquid phase, there is no fear of poor contact between the internal electrode and the external electrode, and it is possible to eliminate sticking of the laminates during firing. Further, it is preferred that the
[0015]
The method of manufacturing the multilayer varistor according to the second aspect of the present invention includes a characteristic part that provides varistor characteristics, an exterior part that is not sandwiched between internal electrodes, and an external electrode that is not electrically connected to the internal electrode. A method of manufacturing a multilayer varistor having an outer peripheral portion other than the characteristic portion, which is a gap portion between the Y, Ba, Sr, and rare earth elements on the outer peripheral portion before firing or before and during firing. The
[0016]
By adopting such a manufacturing method of the multilayer varistor, the above-mentioned grain growth inhibitor can be easily diffused in the outer peripheral portion of the multilayer varistor, and the grain growth of the outer peripheral portion can be effectively suppressed to improve the surge resistance. A laminated varistor can be obtained.
[0017]
Moreover, in the manufacturing method of the laminated varistor of 3rd invention, it is preferable to make the said grain growth inhibitor exist by printing in the part which hits the said outer peripheral part.
[0018]
In the method for producing a laminated varistor according to the fourth aspect of the invention, the grain growth inhibitor may be caused to adhere to the surface of the laminate when the laminate comprising the characteristic portion and the outer peripheral portion is ballered. preferable.
[0019]
By coordinating the grain growth inhibitor in this manner, the grain growth inhibitor can be uniformly diffused in the outer peripheral portion, and the grain growth in the outer peripheral portion can be reliably suppressed.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
The multilayer varistor of the present invention is a laminate in which a ceramic layer composed of a characteristic portion and an outer peripheral portion and an internal electrode layer formed on the ceramic layer are laminated, and an external electrode is formed on the laminate. ing.
[0021]
Here, the ceramic layer used in the multilayer varistor of the present invention only needs to have ZnO as a main component. Those not containing ZnO as the main component are not preferred because the reaction of the compound is not necessarily insulating.
[0022]
The characteristic portion of the ceramic layer is a portion where varistor characteristics are obtained, that is, a portion sandwiched between internal electrode layers having different polarities. Therefore, the portion where the internal electrode layer is formed is not necessarily a characteristic portion. Further, the outer peripheral portion of the ceramic layer indicates a portion other than the characteristic portion of the ceramic layer, and has a structure covering the characteristic portion.
[0023]
In addition, the grain growth inhibitor that diffuses to the outer periphery can be applied as a paste on the ceramic green sheet before laminating the ceramic green sheet, or it can be adhered to the surface of the laminate when the laminate is valerized after lamination. In addition, it is preferable to diffuse the outer peripheral portion during firing of the laminate. In addition, screen printing, sputtering, etc. are mentioned as a method of apply | coating a grain growth inhibitor on a ceramic green sheet.
[0024]
Even if the grain growth inhibitor is diffused after firing, grain growth in the outer peripheral portion has already occurred after firing, and the particle size in the outer peripheral portion is not reduced, which is not preferable.
[0025]
Next, the present invention will be described more specifically with reference to examples.
[0026]
【Example】
Example 1
A method for manufacturing the multilayer varistor of the present invention will be described. FIG. 1 is a schematic sectional view of a laminated varistor according to the present invention, and FIG. 2 is an exploded perspective view of the laminated body of Example 1.
First, as a starting material for a varistor material to be a ceramic layer, ZnO as a main component and Bi 2 O 3 1.0 mol%, MnO 0.5 mol%, CoO 0.5 mol%, and SiO 2 1.0 mol% as a starting material. , B 2 O 3 0.1mol%, Sb 2
[0027]
Next, the obtained varistor material was mixed and pulverized with a ball mill for 20 hours, then dehydrated, dried and granulated with a 60 mesh sieve to obtain a granulated product. The granulated product was calcined at 750 ° C. for 2 hours, coarsely pulverized, and mixed and pulverized again with a ball mill to obtain a calcined powder. Further, a solvent, a binder, and a dispersant were added to the obtained calcined powder to obtain a molded body having a thickness of 50 μm. Next, this green body was punched into a predetermined size to obtain a ceramic green sheet.
[0028]
Next, as shown in FIG. 2, a Pt paste was printed on a part of the obtained ceramic
[0029]
Next, BaTiO 3 , SrTiO 3 , Sb 2 O 3 , Y 2 O 3 , and a rare earth oxide were pasted on the outer
[0030]
Furthermore, after degreasing the obtained
[0031]
Surge resistance of the multilayer varistor obtained as described above, and the ratio r 1 / r 2 of the particle size r 2 of the particle size r 1 and the characteristic portion of the outer peripheral portion is measured, welded at the time of firing the laminate The presence or absence of was investigated. The results are shown in Table 1. The surge resistance was measured after a voltage was applied twice to the multilayer varistor at 5-minute intervals and left for 1 minute. In addition, the particle size r 1 of the outer peripheral portion and the particle size r 2 of the characteristic portion were measured by thermal etching after polishing the sample. Furthermore, as with Sb 2 O 3 in a grain growth inhibitor, and with a comparative example which does not use a grain growth inhibitor.
[0032]
[Table 1]
As shown in Table 1, in the production method as described above, the one with the grain growth inhibitor coordinated and diffused in the outer peripheral portion has a surge resistance significantly greater than that of Comparative Example 2 in which no grain growth inhibitor is used. It can confirm that it has improved. Incidentally, those using Sb 2 O 3 in the grain growth inhibitor is not preferable because the welding of the laminate to each other occurs during firing.
[0034]
(Example 2)
FIG. 1 is a schematic sectional view of a laminated varistor according to the present invention, and FIG. 3 is an exploded perspective view of the laminated body of Example 2.
As shown in FIG. 3, Pt paste was printed on a part of the ceramic
[0035]
Next, two types of ceramic
[0036]
Thereafter, the obtained
[0037]
Furthermore, after degreasing the
[0038]
A multilayer varistor obtained as described above was measured surge resistance in the same manner as in Example 1, and the ratio r 1 / r 2 of the particle size r 2 of the particle size r 1 and the characteristic portion of the outer peripheral portion. The results are shown in Table 2.
[0039]
[Table 2]
As shown in Table 2, even in the production method in Example 2, the grain growth inhibitor was diffused in the outer peripheral part to suppress the grain growth in the outer peripheral part, and compared with Comparative Example 2 in Table 1, a multilayer varistor. It can be confirmed that the surge withstand is improved.
[0041]
(Example 3)
Of the laminated varistors produced using the same manufacturing method as in Example 1, the grain growth inhibitor is Y 2 O 3 , and the coating thickness is changed to change the particle diameter of the outer peripheral part to change the outer peripheral grain. The diameter / characteristic part particle size was changed. Furthermore, the surge resistance at that time was measured, and the results are shown in Table 3. In addition, * mark in a table | surface is outside the scope of the present invention.
[0042]
[Table 3]
As shown in Table 3, in
[0044]
【The invention's effect】
The multilayer varistor according to the present invention has an external electrode on a laminate in which a ceramic layer mainly composed of ZnO and an internal electrode layer formed on the ceramic layer are laminated so as to be electrically connected to the internal electrode layer. It is the structure which formed.
Among these, the ceramic layer is formed with an internal electrode layer, and a characteristic part that obtains varistor characteristics;
It is composed of an outer peripheral portion that is not sandwiched between internal electrodes other than the characteristic portion and an outer peripheral portion that is a gap portion between the outer electrode that is not electrically connected to the inner electrode, and the outer peripheral portion includes Y, Ba, sr, there is an oxide or compound of at least one element selected from rare earth elements, and the
[0045]
In addition, the method of manufacturing the multilayer varistor of the present invention includes a method for forming a gap between an exterior part not sandwiched between internal electrodes and an external electrode that is not electrically connected to the internal electrode before or during firing. By allowing at least one oxide or compound selected from Y, Ba, Sr, and rare earth elements to be present in the outer peripheral portion composed of the gap portion , and diffusing during firing, the average
[0046]
Since the structure or the manufacturing method is as described above, the outer peripheral portion formed by the gap between the exterior portion that is not sandwiched between the internal electrodes of the multilayer varistor and the external electrode that is not electrically connected to the internal electrode. After the presence of the grain growth inhibitor, it is diffused to prevent the outer peripheral portion from causing grain growth, and the outer peripheral portion prevents the characteristic deterioration given to the characteristic portion. Problems can be prevented.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing a multilayer varistor of the present invention.
FIG. 2 is an exploded perspective view showing a multilayer body in the multilayer varistor of the first embodiment.
FIG. 3 is an exploded perspective view showing a multilayer body in the multilayer varistor of the second embodiment.
FIG. 4 is a schematic sectional view showing a conventional multilayer varistor.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
前記セラミック層は、前記内部電極層が形成され、バリスタ特性が得られる特性部と、前記内部電極に挟まれていない外装部と、前記内部電極と電気的に接続しない方の前記外部電極との間のギャップ部からなる前記特性部以外の外周部とからなり、前記外周部には、
Ｙ，Ｂａ，Ｓｒ，希土類元素から選ばれる少なくとも１種類の酸化物または化合物が存在し、
かつ、前記外周部の平均粒径ｒ 1 と前記特性部の平均粒径ｒ 2 との比ｒ 1 ／ｒ 2 が０．８以下であることを特徴とする積層型バリスタ。A laminated varistor in which an external electrode is formed on a laminate in which a ceramic layer mainly composed of ZnO and an internal electrode layer formed on the ceramic layer are laminated so as to be electrically connected to the internal electrode layer. Because
The ceramic layer includes a characteristic portion where the internal electrode layer is formed to obtain varistor characteristics, an exterior portion not sandwiched between the internal electrodes, and the external electrode that is not electrically connected to the internal electrode. It consists of an outer peripheral part other than the characteristic part consisting of a gap part between the outer peripheral part,
There is at least one oxide or compound selected from Y, Ba, Sr and rare earth elements ,
In addition, the multilayer varistor is characterized in that a ratio r 1 / r 2 between the average particle diameter r 1 of the outer peripheral portion and the average particle diameter r 2 of the characteristic portion is 0.8 or less .
前記内部電極と電気的に接続しない方の外部電極との間のギャップ部からなる前記特性部以外の外周部とを有する積層型バリスタの製造方法であって、
焼成以前、または焼成以前から焼成中にかけて、前記外周部にＹ，Ｂａ，Ｓｒ，希土類元素から選ばれる少なくとも１種類の酸化物または化合物を存在させ、焼成時に拡散させることにより、
前記外周部の平均粒径ｒ 1 と前記特性部の平均粒径ｒ 2 との比ｒ 1 ／ｒ 2 が０．８以下とすることを特徴とする積層型バリスタの製造方法。A characteristic part for obtaining varistor characteristics, an exterior part not sandwiched between internal electrodes,
A method of manufacturing a multilayer varistor having an outer peripheral portion other than the characteristic portion, which is a gap portion between the internal electrode and the external electrode not electrically connected ,
Before firing, or before firing during firing, at least one oxide or compound selected from Y, Ba, Sr, rare earth elements is present in the outer peripheral portion, and by diffusing during firing,
A method of manufacturing a multilayer varistor, wherein a ratio r 1 / r 2 of an average particle diameter r 1 of the outer peripheral portion and an average particle diameter r 2 of the characteristic portion is 0.8 or less .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093098A JP3945010B2 (en) | 1998-04-21 | 1998-04-21 | Multilayer varistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093098A JP3945010B2 (en) | 1998-04-21 | 1998-04-21 | Multilayer varistor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307312A JPH11307312A (en) | 1999-11-05 |
| JP3945010B2 true JP3945010B2 (en) | 2007-07-18 |
Family
ID=14548218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11093098A Expired - Fee Related JP3945010B2 (en) | 1998-04-21 | 1998-04-21 | Multilayer varistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3945010B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167352B2 (en) | 2004-06-10 | 2007-01-23 | Tdk Corporation | Multilayer chip varistor |
| JP6575170B2 (en) * | 2015-06-26 | 2019-09-18 | Tdk株式会社 | Voltage nonlinear resistor porcelain and electronic components |
| JP6575171B2 (en) * | 2015-06-26 | 2019-09-18 | Tdk株式会社 | Voltage nonlinear resistor porcelain and electronic components |
| JP6575169B2 (en) * | 2015-06-26 | 2019-09-18 | Tdk株式会社 | Voltage nonlinear resistor porcelain and electronic components |
| JP2019165103A (en) * | 2018-03-20 | 2019-09-26 | パナソニックＩｐマネジメント株式会社 | Laminated varistor |
| DE102018116221B4 (en) * | 2018-07-04 | 2022-03-10 | Tdk Electronics Ag | Multilayer varistor with field-optimized microstructure and module having the multilayer varistor |
| JP2020150012A (en) * | 2019-03-11 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | Multilayer varistor |
| JP2020161718A (en) | 2019-03-27 | 2020-10-01 | 株式会社村田製作所 | Coil component |
| DE102020122299B3 (en) * | 2020-08-26 | 2022-02-03 | Tdk Electronics Ag | Multilayer varistor and method for producing a multilayer varistor |
-
1998
- 1998-04-21 JP JP11093098A patent/JP3945010B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307312A (en) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11557433B2 (en) | Multilayer ceramic capacitor having certain thickness ratio of external electrode to cover layer | |
| CN109559892B (en) | Ceramic electronic device and method for manufacturing ceramic electronic device | |
| JP7231340B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| TW201832253A (en) | Multilayer ceramic capacitor and making method for same | |
| JP3945010B2 (en) | Multilayer varistor and manufacturing method thereof | |
| JP3838457B2 (en) | Ceramic composite laminated parts | |
| KR20190116112A (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising the same | |
| JPH06302403A (en) | Lamination type semiconductor ceramic element | |
| JP2020031161A (en) | Multilayer ceramic capacitor and manufacturing method of them | |
| JP3064659B2 (en) | Manufacturing method of multilayer ceramic element | |
| JP2012156171A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
| JP4840392B2 (en) | Multilayer capacitor | |
| JP2001185436A (en) | Laminated ceramic capacitor | |
| JP2008124514A (en) | Ceramic element and manufacturing method of same | |
| JP3832071B2 (en) | Multilayer varistor | |
| JP2010212503A (en) | Laminated ceramic capacitor | |
| JP4637440B2 (en) | Manufacturing method of ceramic element | |
| JP2001291634A (en) | Laminated ceramic capacitor and method of manufacturing the same | |
| JP2018182107A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2001060527A (en) | Laminated ceramic electronic component and manufacture thereof | |
| JP2004259735A (en) | Hybrid electronic component | |
| JP2007005500A (en) | Zinc oxide laminated varistor and its manufacturing method | |
| JP2000012375A (en) | Laminated ceramic electronic component | |
| JP2985444B2 (en) | Stacked varistor | |
| KR102516762B1 (en) | Dielectric composition and multilayered electronic component comprising the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |