JP3943764B2

JP3943764B2 - Computer system and CPU performance control method thereof

Info

Publication number: JP3943764B2
Application number: JP17301599A
Authority: JP
Inventors: 真弓前田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-06-18
Filing date: 1999-06-18
Publication date: 2007-07-11
Anticipated expiration: 2019-06-18
Also published as: JP2001005661A

Description

【０００１】
【発明の属する技術分野】
本発明はバッテリ駆動可能なパーソナルコンピュータなどのコンピュータシステムに関し、特にＣＰＵ性能を切り替えることがコンピュータシステムおよびそのコンピュータシステムにおけるＣＰＵ性能制御方法に関する。
【０００２】
【従来の技術】
近年、携行が容易でバッテリにより動作可能なラップトップタイプまたはノートブックタイプのパーソナルコンピュータ（ＰＣ）が種々開発されている。この種のＰＣに於いては、ＣＰＵの高性能化が進められており、これによってユーザは快適な使用環境を容易に手にすることが可能になってきている。
【０００３】
ところが、ＣＰＵの高性能化に伴い、ＣＰＵの消費電力も大きくなり、これによりＰＣ全体の電力消費量の増大およびバッテリ動作時間の低下などの問題が生じている。
【０００４】
そこで、最近では、ＣＰＵ処理速度を制御することによってＣＰＵ性能を必要に応じて切り替える技術が開発されている。ＣＰＵ性能は、例えば所定の周期でＣＰＵを間欠動作させたり、あるいはそのＣＰＵの動作周波数や電圧を切り替えることなどによって、最高性能レベルから最低性能レベルまでの複数のレベルの内の１つに設定することができる。どのレベルの性能を使用するかは、ユーザの指定またはその他予め定義されている要因によって決定される。
【０００５】
通常は、ユーザがＢＩＯＳセットアップや専用の省電力ユーティリティを用いてＣＰＵ性能を指定するのが一般的である。指定されたＣＰＵ性能のレベルはシステム設定情報としてシステム内に保存されるので、一旦ＣＰＵ性能のレベルが指定された後は、ＣＰＵは常にその指定されたＣＰＵ性能で動作する。
【０００６】
【発明が解決しようとする課題】
しかし、例えばユーザがバッテリ動作時間の延長等の目的で、最高ではないＣＰＵ性能を指定して作業している状態でシステムをシャットダウン／スタンバイした場合には、次のシステム起動処理の時点からＣＰＵはその指定された低性能のレベルで動作してしまう。これは、電源を投入してからオペレーティングシステムのブートストラップシーケンスが終了するまでに要する処理時間を無用に長引かせる大きな要因となる。システム起動処理のみならず、シャットダウン／スタンバイ処理についても同様にして多くの時間が必要とされる。
【０００７】
また、システム起動処理中にＣＰＵが低性能で動作した後に、ユーザの指定またはその他予め定義されている要因によってＣＰＵ性能が最高性能に切り替えられた場合には、オペレーティングシステムやドライバによってはその正常動作が保証できなくなる危険がある。これは、オペレーティングシステムやドライバの多くは、デバイスの応答待ちなどに必要な絶対時間をソフトウェアループカウンタを使用してソフトウェア的に得ているからである。
【０００８】
すなわち、オペレーティングシステムやドライバは、ある特定の命令をＮ回繰り返し実行するのに要する時間をシステム起動処理時に算出および登録し、実際にデバイスをアクセスする場合には、その登録情報を用いて、デバイスの応答待ち時間に必要な命令の繰り返し実回数を決定する。したがって、もしＣＰＵ性能がシステム起動処理時の例えば２倍に高速化されてしまうと、ある特定の命令を同じ回数だけ繰り返し実行した場合であっても、実際の待ち時間は期待値の半分になってしまう。デバイスを正常動作させるためには、少なくとも、そのデバイスによって規定された待ち時間以上の待ち時間を保証する必要がある。よって、最高でないＣＰＵ性能によってシステム起動処理が実行されてしまった場合には、もし後にＣＰＵ性能がユーザの指定や他の予め決められた要因によって上昇されると、デバイス動作に支障を来たし、場合によっては命令やデータを正しく読み込むことが出来ないなどの重大なエラーが発生する。
【０００９】
本発明は上述の事情に鑑みてなされたものであり、ＣＰＵ性能の切り替えが可能なシステムの動作の信頼性の向上およびシステム起動処理の高速化を図ることが可能なコンピュータシステムおよびそのＣＰＵ性能制御方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の課題を解決するため、本発明は、ＣＰＵと、前記ＣＰＵの処理速度を制御するＣＰＵ速度制御手段と、オペレーティングシステムのブートストラップシーケンス処理を含むコンピュータシステムの起動処理の期間中は、ユーザによって指定されるＣＰＵ性能に関係なく、前記ＣＰＵ速度制御手段を用いて前記ＣＰＵをその最高性能で動作させ、前記オペレーティングシステムのブートストラップシーケンス処理の終了が検出されたとき、前記ＣＰＵ速度制御手段を用いて前記ＣＰＵの性能を、前記ＣＰＵの最高性能から最低性能までの複数レベルの性能の内でユーザによって指定されたＣＰＵ性能に合わせるシステム制御手段とを具備することを特徴とする。
【００１１】
このコンピュータシステムにおいては、ハードウェアチェックのためのいわゆるＰＯＳＴ処理やオペレーティングシステムのブートストラップシーケンスといったコンピュータシステムの起動処理の期間中は、ＣＰＵを最高性能で動作させているので、たとえコンピュータシステムの起動処理後にユーザの指定またはその他予め定義されている要因によってＣＰＵ性能が切り替えられても、それによって、ＣＰＵ性能がシステム起動期間中よりも低下されることはあっても、上昇されることはない。このため、前述したようなソフトウェアループカウンタがオペレーティングシステムやドライバによって使用された場合でも、デバイスによって規定された待ち時間以上の待ち時間を常に得ることが可能となる。デバイスは、そのデバイスが要する待ち時間以上の待ち時間が保証されさえすれば、正常に動作する。よって、システムの動作の信頼性の向上およびシステム起動処理の高速化を図ることが可能となる。
【００１２】
また、コンピュータシステムの起動処理が終了したことが検出された時点で、ＣＰＵの性能をユーザによって指定されたＣＰＵ性能に合わせることにより、コンピュータシステムの低消費電力化も実現できる。
【００１３】
また、コンピュータシステムの起動処理が終了したか否かの検出方法としては、予めブートストラップシーケンスの最後の方にロードされることが経験的に判明している特定のプログラムなどがオペレーティングシステムのブートストラップシーケンス処理によってロードされるまでをコンピュータシステムの起動処理の期間として判断することや、ループカウンタを使用することが判明しているドライバなどが特定のハードウェアをアクセスするまでを、コンピュータシステムの起動処理の期間として判断すること、などによって実現することが好ましい。
【００１４】
また、コンピュータシステムの起動処理期間中にＣＰＵの温度上昇やＡＣアダプタ電源の取り外しなどに起因する警告イベントの発生によって、ＣＰＵ性能を最高性能に維持することができなかった場合には、動作するオペレーティングシステムの種類によっては、以降のＣＰＵ性能を上昇させるためのＣＰＵ性能切り替え処理の実行については禁止することが好ましい。これにより、システム動作の信頼性を維持することができる。また、コンピュータシステムの起動処理期間中においては、緊急性が必要とされるＣＰＵ温度の上昇についてのみ警告イベントとして扱い、警告イベントの発生要因がＡＣアダプタ電源の取り外しであった場合には、コンピュータシステムの起動処理が終了するまではＣＰＵ性能を最高性能に維持できるように、ＣＰＵ性能低下手段によるＣＰＵ性能低下処理の実行を禁止することが好ましい。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１６】
図１には、本発明の一実施例に係わるコンピュータシステムの構成が示されている。このコンピュータシステムはバッテリ駆動可能なノートブックタイプのパーソナルコンピュータ（ＰＣ）であり、ＡＣアダプタ１８１を介して外部電源が供給されている場合にはその外部電源によって動作すると共に、バッテリ１８２の充電が行われる。一方、モバイル環境で使用される場合など、ＰＣ本体にＡＣアダプタ１８１が接続されてない状態においては、ＰＣはバッテリ１８２からの電源によって動作する。
【００１７】
このＰＣ本体には、図示のように、プロセッサバス１、ＰＣＩバス２、ＩＳＡバス３、ＣＰＵ１１、ホスト−ＰＣＩブリッジ１２、主メモリ１３、表示コントローラ１４、ＰＣＩ−ＩＳＡブリッジ１５、Ｉ／Ｏコントローラ１６、ＢＩＯＳ−ＲＯＭ１７、電源コントローラ１８、キーボードコントローラ（ＫＢＣ）１９、ＣＭＯＳメモリ２０などが設けられている。
【００１８】
ＣＰＵ１１はＰＣ１１全体の動作を制御するためのものであり、ＢＩＯＳ−ＲＯＭ１７のシステムＢＩＯＳ、主メモリ１３にロードされるオペレーティングシステム及び他のプログラムを実行する。本実施形態のシステムにおいては、ＣＰＵ１１の性能（処理速度）を多段階（複数レベル）で制御することができる。ＣＰＵ性能の制御には、後述する“ＣＰＵスロットリング機能”または“ガイザビル（ＧＥＹＳＥＶＩＬＬＥ）機能”が使用される。使用するＣＰＵ性能のレベルはユーザ指定または予め定義された他の要因によって決定されるが、本実施形態のシステムにおいては、システム起動処理期間中は、ユーザ指定または予め定義された他の要因によって決定されたレベルには関係なく、ＣＰＵ１１を最高性能で動作させるというシステム性能制御が行われる。このシステム性能制御の具体的な方法は、以降の説明で明らかにする。
【００１９】
また、図１のＣＰＵ１１は、次のようなシステム管理機能を備えている。
すなわち、ＣＰＵ１１は、アプリケーションプログラムやＯＳなどのプログラムを実行するためのリアルモード、プロテクトモード、仮想８６モードの他、システム管理モード（ＳＭＭ；ＳｙｓｔｅｍＭａｎａｇｅｍｅｎｔｍｏｄｅ）と称されるシステム管理プログラムを実行するための動作モードを有している。
【００２０】
リアルモードは、最大で１Ｍバイトのメモリ空間をアクセスできるモードであり、セグメントレジスタで表されるベースアドレスからのオフセット値で物理アドレスが決定される。プロテクトモードは１タスク当たり最大６Ｔバイトのメモリ空間をアクセスできるモードであり、ディスクプリタテーブルと称されるアドレスマッピングテーブルを用いてリニアアドレスが決定される。このリニアアドレスレスは、ページングによって最終的に物理アドレスに変換される。仮想８６モードは、リアルモードで動作するように構成されたプログラムをプロテクトモードで動作させるためのモードであり、リアルモードのプログラムはプロテクトモードにおける１つのタスクとして扱われる。
【００２１】
システム管理モード（ＳＭＭ）は疑似リアルモードであり、このモードでは、ディスクプリタテーブルは参照されず、ページングも実行されない。システム管理割込み（ＳＭＩ；Ｓystem Ｍanagement Ｉnterrupt）がＣＰＵ１１に発行された時、ＣＰＵ１１の動作モードは、リアルモード、プロテクトモード、または仮想８６モードから、ＳＭＭにスイッチされる。ＳＭＭでは、システム管理プログラムが実行される。
【００２２】
ＳＭＩはマスク不能割込みＮＭＩの一種であるが、通常のＮＭＩやマスク可能割込みＩＮＴＲよりも優先度の高い、最優先度の割り込みである。このＳＭＩを発行することによって、システム管理プログラムとして用意された種々のＳＭＩサービスルーチンを、実行中のアプリケーションプログラムやＯＳ環境に依存せずに起動することができる。
【００２３】
ホスト−ＰＣＩブリッジ１２は、ＣＰＵバス１ＰＣＩバス２を双方向で接続するブリッジ装置であり、ここには主メモリ１３をアクセス制御するためのメモリコントロール機能も内蔵されている。
【００２４】
主メモリ１３は、オペレーティングシステム、処理対象のアプリケーションプログラム／ユーティリティ、およびアプリケーションプログラム／ユーティレティによって作成されたユーザデータ等を格納する。ＣＰＵ１１がＳＭＭに移行する時には、ＣＰＵステータス、つまりＳＭＩが発生された時のＣＰＵ１１のレジスタ等が、主メモリ１３の所定のアドレス空間にマッピングされたＳＭＲＡＭにスタック形式でセーブされる。このＳＭＲＡＭには、ＢＩＯＳ−ＲＯＭ１７のシステム管理プログラムを呼び出すための命令が格納されている。この命令は、ＣＰＵ１１がＳＭＭに入った時に最初に実行される命令であり、この命令実行によってシステム管理プログラムに制御が移る。
【００２５】
表示コントローラ１４は、画像メモリ（ＶＲＡＭ）１４１に描画された表示データを本ＰＣ本体に設けられたＬＣＤ１４２および外部ＣＲＴ１４３の一方、あるいは双方に表示する。この表示コントローラ１４はＰＣＩバス２のバスマスタとして動作するすることができる。
【００２６】
ＰＣＩ−ＩＳＡブリッジ１５は、ＰＣＩバス２とＩＳＡバス３とをつなぐブリッジであり、ＰＣＩバス２のバスマスタとして動作することができる。このＰＣＩ−ＩＳＡブリッジ１５には、ＳＭＩ発生回路１５１、ＣＰＵ速度制御回路１５２などが設けられている。
【００２７】
ＳＭＩ発生回路１５１はＣＰＵ１１にＳＭＩ信号を発生する。ＳＭＩ信号の発生要因には、ソフトウェアＳＭＩ、Ｉ／ＯトラップＳＭＩ、特定のハードウェアイベントによるＳＭＩなどがある。ソフトウェアＳＭＩは、ソフトウェアによってアクセス可能なレジスタやダウンカウンタなどを利用して発生される。つまり、ソフトウェアがＳＭＩ発生回路１５１内のレジスタにデータを書き込むと、ＳＭＩ信号が発生される。また、ＳＭＩ信号発生までの時間に相当する値をＳＭＩ発生回路１５１内のダウンカウンタにセットすると、タイムアウト時にＳＭＩ信号が発生される。Ｉ／ＯトラップＳＭＩは、予め決められたＩ／Ｏアドレスを用いてＩＮまたはＯＵＴ命令をソフトウェアが実行することによって引き起こされるＳＭＩである。Ｉ／ＯトラップＳＭＩを引き起こしたい監視対象のＩ／Ｏアドレス値をＳＭＩ発生回路１５１に設定しておくことにより、そのＩ／Ｏアドレスへのアクセスが発生したときにＩ／ＯトラップＳＭＩを発生することができる。特定のハードウェアイベントによるＳＭＩは、ＣＰＵ温度やＡＣアダプタ１８１の抜き挿しなどのシステム管理に必要なイベントが発生したときにハードウェアによって発生される。
【００２８】
ＣＰＵ速度制御回路１５２はＣＰＵ１１の処理速度を制御するためのものであり、前述の“ＣＰＵスロットリング機能”を用いてＣＰＵ性能を切り替えるためのスロットリング制御部と、前述の“ガイザビル（ＧＥＹＳＥＶＩＬＬＥ）機能”を用いてＣＰＵ性能を切り替えるための周波数／電圧制御部を有している。
【００２９】
１）“ＣＰＵスロットリング機能”
ここで、“ＣＰＵスロットリング機能”とは、ＣＰＵ１１を一定間隔で動作／停止させるという間欠動作を行うことによって、平均的なＣＰＵ処理速度を切り替える機能であり、インターバルストップクロック機能あるいは間欠動作機能と称されることもある。“ＣＰＵスロットリング機能”がＤｉｓａｂｌｅになっている状態、つまりＣＰＵ１１が常に動作している状態がＣＰＵ１１の最高性能に相当し、“ＣＰＵスロットリング”が任意％（動作状態に対する停止状態の割合）でＥｎａｂｌｅされている状態が最高性能ではない状態に相当する。動作状態に対する停止状態の割合を変化させることにより、ＣＰＵ性能を多段階で制御することができる。ＣＰＵ１１の動作停止状態としては、ストップグラントステート（ＳｔｏｐＧｒａｎｔＳｔａｔｅ）を利用することが好ましい。ストップグラントステートはＩＮＴＥＬ社製ＣＰＵの４８６ＳＬやＰｅｎｔｉｕｍ等によってサポートされているクロックステートである。
【００３０】
２）“ガイザビル（ＧＥＹＳＥＶＩＬＬＥ）機能”
“ガイザビル（ＧＥＹＳＥＶＩＬＬＥ）機能”とは、ＩＮＴＥＬ社製ＣＰＵのＭｏｂｉｌｅＰｅｎｔｉｕｍ３が持つ機能であり、ＣＰＵの動作周波数と電圧をダイナミックに切り替える機能を言う。そのＣＰＵがサポートする高位の動作周波数・電圧になっている状態がＣＰＵの最高性能に相当し、低位の動作周波数・電圧になっている状態が最高性能ではない状態に相当する。
【００３１】
１）、２）のどちらの機能を使用する場合にも、ＣＰＵ速度制御回路１５２内のレジスタに必要なデータを書き込むことにより、ＣＰＵ性能を切り替えることができる。
【００３２】
また、ＰＣＩ−ＩＳＡブリッジ１５は、温度センサ２１およびそのドライブ回路２２を用いてＣＰＵ温度を監視する機能、および電源コントローラ１８を通じてＡＣアダプタの抜き差しを監視する機能を有している。ＣＰＵ温度が予め決められた一定温度以上に達した場合またはＡＣアダプタが抜かれてＡＣアダプタ電源がオフされた場合には、ＰＣＩ−ＩＳＡブリッジ１５は、システム動作の安全性に影響を与える警告イベントが発生したことを、ＳＭＩによってシステムに通知する。この場合、システムＢＩＯＳやオペレーティングシステム等の制御により、ＣＰＵ性能を低下させる処理が行われる。また、ＣＰＵ温度が安全温度にまで低下した場合や、ＡＣアダプタが接続された場合には、ＰＣＩ−ＩＳＡブリッジ１５は、ＣＰＵ性能アップイベントが発生したことをＳＭＩによって通知する。この場合、システムＢＩＯＳやオペレーティングシステム等の制御により、ＣＰＵ性能を上昇させる処理が行われる。
【００３３】
Ｉ／Ｏコントローラ１６は、ＨＤＤ１６１などのＩＤＥデバイスを制御するためのバスマスタＩＤＥコントローラを内蔵している。バスマスタＩＤＥコントローラは、ＨＤＤ１６１と主メモリ１３との間のデータ転送のためにバスマスタとして動作することができる。また、Ｉ／Ｏコントローラ１６は、ＤＶＤドライブやＣＤ−ＲＯＭドライブを制御することもできる。
【００３４】
ＢＩＯＳ−ＲＯＭ１７は、システムＢＩＯＳ（Ｂasic Ｉ／ＯＳystem ）を記憶するためのものであり、プログラムの書き替えが可能なようにフラッシュメモリによって構成されている。システムＢＩＯＳは、リアルモードで動作するように構成されている。このシステムＢＩＯＳには、システムのパワーオン時や再起動時に実行されるＰＯＳＴ（ＰｏｗｅｒＯＮＳｅｌｆＴｅｓｔ）ルーチンと、各種Ｉ／Ｏデバイスを制御するためのデバイスドライバと、システム環境を設定するためのＢＩＯＳセットアップルーチンと、各種ＳＭＩ処理を実行するためのシステム管理プログラム（ランタイム）が含まれている。ＰＯＳＴルーチンには、通常のハードウェアチェックおよび初期化のためのルーチンに加え、ＣＰＵ速度制御回路１５２を用いてＣＰＵ性能を最高性能に設定する機能が含まれている。ＢＩＯＳセットアップルーチンは、ＣＰＵ性能の設定を初めとする各種設定項目を含むセットアップ画面をユーザに呈示することにより、システムをユーザによって指定された環境に設定する。ＣＰＵ性能の指定は、ＢＩＯＳセットアップルーチンの他、オペレーティングシステムの実行環境下で動作する省電力ユーティリティーや、ユーザからの所定のキー入力操作（ホットキー）によって行うこともできる。
【００３５】
電源コントローラ１８は、本ＰＣのパワーオン／オフを制御するためのものであり、電源スイッチ１８３のオン／オフ、バッテリ１８２の残存容量、ＡＣアダプタ１８１の抜き差し、ディスプレイパネル開閉検出スイッチのオン／オフなどの状態監視機能を有している。キーボードコントローラ（ＫＢＣ）１９は、キーボードおよびマウスの制御を行う。ＣＭＯＳメモリ２０は各種システム設定情報を保持するためのメモリであり、独自の電池によってバックアップされている。ユーザ指定のＣＰＵ性能情報はＣＭＯＳメモリ２０に保存される。
【００３６】
（システム制御方法の原理）
次に、図２を参照して、本実施形態で用いられるシステム制御方法の原理について説明する。
システム起動処理は、図示のように、システムＢＩＯＳのＰＯＳＴ処理と、それに後続して実行されるＯＳブート処理からなる。システム起動のためのイベント（パワーオン、リセット、再起動時など）が発生すると、最初にＰＯＳＴ処理が実行される。このＰＯＳＴ処理においては、ハードウェアチェック及び初期化処理が行われるが、この段階で、ＣＰＵ速度制御回路１５２を制御することにより、ＣＰＵ性能が最高性能（フルパワー）に設定される。そして、システムＢＩＯＳがＨＤＤ１６１のＭＢＲ上のＩＰＬを実行し、このＩＰＬがＯＳのブートローダを起動することによって、ＯＳブート処理（ＯＳブートストラップシーケンス）が開始される。ＯＳブート処理では、カーネル部のロード、カーネルに組み込むことが必要な各種ドライバ／ユーティリティのロードなどが予め決められた順序で順次実行される。通常は、デバイスの動作を直接制御するドライバ類からロードが開始され、デバイス動作には直接関係しないようなものほどＯＳブート処理の最後の方にロードされる。デバイスを直接操作するＯＳ／ドライバについては、そのロード時に、前述のソフトウェアループカウンタの設定のための処理が行われる。ＣＰＵ１１は、ＯＳブート処理が終了するまでは、最高のＣＰＵ性能で動作する。ＯＳブート処理が終了すると、システムＢＩＯＳの制御の下、ＣＰＵ性能をＣＭＯＳメモリ２０に記録されているユーザ指定のＣＰＵ性能に戻す処理が行われ、ＣＰＵ１１はユーザ指定の性能で動作する。
【００３７】
このように、本実施形態では、ユーザからの指定やその他予め決められた要因に関わらず、ＯＳがブートし終わる迄は最高のＣＰＵ性能で動作させるようにしており、これによりその後ＣＰＵ性能の切り替えが発生しても、それによって、ＣＰＵ性能がＯＳブート処理期間中よりも上昇されることはない。このため、前述したようなソフトウェアループカウンタがＯＳやドライバによって使用された場合でも、デバイスによって規定された待ち時間以上の待ち時間を常に得ることが可能となる。デバイスは、そのデバイスが要する待ち時間以上の待ち時間が保証されさえすれば、正常に動作する。よって、システムの動作の信頼性の向上およびシステム起動処理の高速化を図ることが可能となる。
【００３８】
また、ＯＳブート処理中に熱上昇等に起因する前述の警告イベントが発生した場合には、システムＢＩＯＳのＳＭＩ処理によって、ＣＰＵ性能を強制的に低下させる処理が実行される。この場合、ＯＳがブートし終わる迄は最高のＣＰＵ性能を維持するというシステム性能制御を行うことができなかったことになるので、以降は、ＣＰＵ性能を上昇させるためのＣＰＵ性能切り替え処理の実行については禁止する。これにより、ソフトウェアループカウンタを使用するＯＳやドライバの正常動作を保証することができる。
【００３９】
（ソフトウェアループカウンタの設定処理）
次に、図３を参照して、ＯＳやドライバがそのロード時に実行するソフトウェアループカウンタの設定処理について説明する。
【００４０】
ＯＳやドライバは、まず、ＣＰＵ１１内のタイムスタンプカウンタ（ＴＳＣ）の現在の値（Ｔ１）をリードした後（ステップＳ１１）、ある特定の命令、例えばジャンプ命令（ＪＭＰ＄）をＮ回繰り返し実行し（ステップＳ１２）、その実行後、ＣＰＵ１１内のタイムスタンプカウンタ（ＴＳＣ）の現在の値（Ｔ２）を再びリードする（ステップＳ１３）。そして、ＯＳやドライバは、Ｎ回のジャンプ命令に要した時間から１命令当たりの所用時間Ｔ（Ｔ＝（Ｔ２−Ｔ１）／Ｎ）を算出し（ステップＳ１４）、それを待ち時間カウントのための基準値としてメモリに保存する（ステップＳ１５）。
【００４１】
（システム制御方法の手順１）
図４には、本システム制御方法を実現するための第１の例が示されている。これは、ＯＳのブート処理が終了したかどうかの判断を、ＯＳに組み込んで使用する専用のユーティリティ（またはドライバ）のインストールが終了したことをそのユーティリティから知らせて貰うことによって行う場合の例である。専用のユーティリティとしては、ＣＰＵ性能の切り替え機能をユーザに提供するための省電力ユーティリティなどが利用される。省電力ユーティリティにはシステムＢＩＯＳとのインターフェイスを用意しておき、省電力ユーティリティがロードされたときに、そのことをシステムＢＩＯＳに通知できるようにしておく。省電力ユーティリティは、予めＯＳブート処理の最後の方にロードされることが経験的に判明しているユーティリティーである。
【００４２】
システム起動のためのイベント（パワーオン、リセット、再起動時など）が発生すると、システムＢＩＯＳのＰＯＳＴ処理ルーチンは、ハードウェアチェック及び初期化処理を行うが、その時に、ＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能を最高性能に設定する（ステップＳ１０１）。ＰＯＳＴ処理が終了すると、ＯＳブート処理（ＯＳブートストラップシーケンス）が開始され（ステップＳ１０２）、カーネル部のロード、カーネルに組み込むことが必要な各種ドライバ／ユーティリティのロードなどが順次行われながら、ＯＳブート処理が進められていく（ステップＳ１０３）。そして、このＯＳブート処理の中で省電力ユーティリティがＯＳによってロード（インストール）されると（ステップＳ１０４）、省電力ユーティリティは、ＳＭＩ発生回路１５１を用いてソフトウェアＳＭＩを発生する。
【００４３】
このソフトウェアＳＭＩにより、システムＢＩＯＳのＳＭＩ処理ルーチン（＃１）が呼び出される。システムＢＩＯＳは、この時点で、ＯＳブート処理が終了したものと判断する。ＳＭＩ処理ルーチン（＃１）は、まず、ＣＭＯＳメモリ２０を参照してユーザ指定のＣＰＵ性能をチェックし、最高性能が指定されているか否かを判断する（ステップＳ１０５，Ｓ１０６）。最高性能以外の性能が指定されていた場合には、ＳＭＩ処理ルーチン（＃１）は、ＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能をユーザ指定の性能に切り替える（ステップＳ１０８）。これにより、以降、ＣＰＵ１１はユーザ指定性能で動作する。
【００４４】
一方、ユーザ指定のＣＰＵ性能が最高性能であった場合には、ＳＭＩ処理ルーチン（＃１）は、基本的には、現在のＣＰＵ性能が既に最高性能であるので、ステップＳ１０８のＣＰＵ性能切り替え処理は行わない。しかし、この時点で、警告イベントがもし発生した場合には（ステップＳ１０７のＹ）、ＣＰＵ性能を安全な性能にまで低下させるために、ステップＳ１０８のＣＰＵ性能切り替え処理を実行する。なお、警告イベントは、ＯＳブート処理が終了する前、つまり省電力ユーティリティからの通知が来る前に、発生する場合もある。この場合の処理については、図９で後述する。
【００４５】
ＳＭＩ処理ルーチン（＃１）が終了すると、ＯＳに制御が戻される。この後、ＯＳ動作中に、例えばユーザがホットキーによって現在のユーザ指定性能（ローパワー）をフルパワーに上げることを指示した場合や、警告イベント発生後にＣＰＵ温度が安全な温度までに低下したりＡＣアダプタが接続された場合には、性能アップイベントが発生する。
【００４６】
この場合、ＳＭＩ発生回路１５１からのＳＭＩによって、システムＢＩＯＳのＳＭＩ処理ルーチン（＃２）が呼び出される。ＳＭＩ処理ルーチン（＃２）は、まず、動作中のオペレーティングシステムをチェックし、ダイナミックなＣＰＵ性能切り上げに対応しているＯＳであるか否かを調べる（ステップＳ１０９）。
システム起動時のＣＰＵ性能を上回るＣＰＵ性能へのダイナミックな切り上げに対応していないＯＳであれば、ステップＳ１１０，Ｓ１１１をスキップし、ＣＰＵ性能アップ処理をこの時点で禁止する。一方、対応しているＯＳであれば、タイムアウトにならなかったか否かを判断する（ステップＳ１１０）。
【００４７】
ここで、タイムアウトとは、ＯＳブート処理が終了する前、つまり省電力ユーティリティからの通知が来る前に警告イベントが発生することによって、ＯＳブート処理が終了するまでの間、ＣＰＵ性能を最高性能に維持することができなかったことを意味する。タイムアウトにならなかった場合、つまりＯＳブート処理の終了までＣＰＵ性能を最高性能に維持することができた場合には（ステップＳ１１０のＹ）、ＳＭＩ処理ルーチン（＃２）は、ＣＰＵ性能を上げてもＯＳブート処理中のＣＰＵ性能よりもＣＰＵ性能が高くなることはないので、ＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能を上げる（ステップＳ１１０）。一方、タイムアウトが発生していた場合には（ステップＳ１０９のＮ）、ＯＳブート処理中のＣＰＵ性能よりもＣＰＵ性能が高くなる危険があるので、ステップＳ１１０の処理の実行を禁止する。
【００４８】
（システム制御方法の手順２）
図５には、本システム制御方法を実現するための第２の例が示されている。これは、特定のデバイスで問題が発生する可能性が高い場合に有効な方法であり、そのデバイスのドライバがインストール（ロード）されて実際に動作するまでをＯＳのブート処理とする。特定のドライバとしては、実際のＯＳ動作時のＣＰＵ性能がブート処理中のＣＰＵ性能よりも高いと問題が生じる可能性が高いことが経験的に知られているドライバ、たとえばＳＣＳＩドライバなどである。ＳＣＳＩドライバはＳＣＳＩデバイス毎に異なるので、省電力ユーティリティのようにシステムＢＩＯＳとのインターフェイスを用意することは困難である。このため、本例では、ＳＣＳＩドライバがＳＣＳＩデバイスのアクセスしたときに、Ｉ／ＯトラップＳＭＩが発生するようにＳＭＩ発生回路１５１を設定しておき、Ｉ／ＯトラップＳＭＩの発生をもってＯＳのブート処理が終了したと判断する。
【００４９】
すなわち、システム起動のためのイベント（パワーオン、リセット、再起動時など）が発生すると、システムＢＩＯＳのＰＯＳＴ処理ルーチンは、ハードウェアチェック及び初期化処理を行うが、その時に、ＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能を最高性能に設定する（ステップＳ１０１）。ＰＯＳＴ処理が終了すると、ＯＳブート処理（ＯＳブートストラップシーケンス）が開始され（ステップＳ１０２）、カーネル部のロード、カーネルに組み込むことが必要な各種ドライバ／ユーティリティのロードなどが順次行われながら、ＯＳブート処理が進められていく（ステップＳ１０３）。そして、このＯＳブート処理の中でＳＣＳＩドライバがＯＳによってロード（インストール）され、且つそのＳＣＳＩドライバが実際にデバイスをアクセスすると（ステップＳ２０１）、ＳＭＩ発生回路１５１からＩ／ＯトラップＳＭＩが発生される。このソフトウェアＳＭＩにより、システムＢＩＯＳのＳＭＩ処理ルーチン（＃１）が呼び出される。以降の処理は全て図４と同じである。
【００５０】
このように、問題を起こす可能性が高いドライバがインストール（ロード）されて実際に動作するまでをＯＳのブート処理とすることにより、たとえＯＳブート処理が完全には終了されていない状態でＣＰＵ性能をユーザ指定のローパワーに切り替えたとしても、正常動作を高い確率で保証することが可能となる。
【００５１】
（システム制御方法の手順３）
図６には、本システム制御方法を実現するための第３の例が示されている。これは、ＯＳのブート処理が終了したかどうかの判断を、ユーザからの特定のキー入力によって行うものであり、他の点はすべて図４と同じである。
【００５２】
ユーザはＯＳブート処理が終了したことを画面上で知ることができるので、ＯＳブート処理が終了したときに押下すべきキーまたはキーの組み合わせをユーザに予め知らせておくことにより、ＯＳのブート処理が終了したかどうかを正しく判断することができる。ＯＳブート処理が終了したときに押下すべきキーまたはその組み合わせをホットキーとして割り当ておけば、そのキー操作時には、ＳＭＩ発生回路１５１からＳＭＩが発生される。このＳＭＩによって、システムＢＩＯＳのＳＭＩ処理ルーチン（＃１）を呼び出せばよい。
【００５３】
また、ＯＳブート処理中にはユーザが押すことのないようなキー、例えばパスワード入力やログイン名の入力などに使用しないキーやその組み合わせを用いて、ＯＳブート処理が終了したか否かを判断するようにしてもよい。キー入力のみならず、マウス操作などの他の各種ユーザからの特定の入力イベントを利用することができる。
【００５４】
（システム制御方法の手順４）
図７には、本システム制御方法を実現するための第４の例が示されている。これは、第１の例と同様に省電力ユーティリティーなどの専用のユーティリティ（ドライバ）のインストールをもってＯＳブート処理の終了と判断するものであるが、システムＢＩＯＳのＳＭＩ処理ルーチンではなく、ロードされた専用のユーティリティ自体が自分でユーザ指定性能に切り替える処理などを行うようにしたものである。
【００５５】
すなわち、システム起動のためのイベント（パワーオン、リセット、再起動時など）が発生すると、システムＢＩＯＳのＰＯＳＴ処理ルーチンは、ハードウェアチェック及び初期化処理を行うが、その時に、ＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能を最高性能に設定する（ステップＳ１０１）。ＰＯＳＴ処理が終了すると、ＯＳブート処理（ＯＳブートストラップシーケンス）が開始され（ステップＳ１０２）、カーネル部のロード、カーネルに組み込むことが必要な各種ドライバ／ユーティリティのロードなどが順次行われながら、ＯＳブート処理が進められていく（ステップＳ１０３）。そして、このＯＳブート処理の中で省電力ユーティリティがＯＳによってロード（インストール）されると（ステップＳ３０１）、省電力ユーティリティは、ＯＳブート処理が終了したと判断し、前述のＳＭＩ処理ルーチン（＃１）と同じ処理を実行する（ステップＳ１０５〜Ｓ１０８）。また、性能アップイベントが発生した場合にも、ＳＭＩ処理ルーチン（＃２）に代わって、省電力ユーティリティがステップＳ１０９，Ｓ１１０の処理を行うようにしてもよい。
【００５６】
（システム制御方法の手順５）
図８には、本システム制御方法を実現するための第５の例が示されている。本例では、ＣＰＵ性能制御のための処理がすべてオペレーティングシステムによって実行される。
【００５７】
すなわち、システム起動のためのイベント（パワーオン、リセット、再起動時など）が発生すると、システムＢＩＯＳのＰＯＳＴ処理ルーチンは、ハードウェアチェック及び初期化処理を行う（ステップＳ４０１）。ＰＯＳＴ処理が終了すると、ＯＳブート処理（ＯＳブートストラップシーケンス）が開始され（ステップＳ４０２）、カーネル部のロード、カーネルに組み込むことが必要な各種ドライバ／ユーティリティのロードなどが順次行われながら、ＯＳブート処理が進められていく（ステップＳ４０３）。
【００５８】
そして、このＯＳブート処理が終了すると、ＯＳは、ＣＭＯＳメモリ２０を参照してユーザ指定のＣＰＵ性能をチェックし、最高性能が指定されているか否かを判断する（ステップＳ４０５，Ｓ４０６）。最高性能以外の性能が指定されていた場合には、ＯＳは、ＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能をユーザ指定の性能に切り替える（ステップＳ４０８）。これにより、以降、ＣＰＵ１１はユーザ指定性能で動作する。一方、ユーザ指定のＣＰＵ性能が最高性能であった場合には、ＯＳは、基本的には、現在のＣＰＵ性能が既に最高性能であるので、ステップＳ４０８のＣＰＵ性能切り替え処理は行わない。しかし、この時点で、警告イベントがもし発生した場合には（ステップＳ４０７のＹ）、ＣＰＵ性能を安全な性能にまで低下させるために、ステップＳ４０８のＣＰＵ性能切り替え処理を実行する。なお、警告イベントは、ＯＳブート処理が終了する前に発生する場合もある。この場合の処理については図９で後述する。
【００５９】
この後、ＯＳ動作中に、例えばユーザがホットキーによって現在のユーザ指定性能（ローパワー）をフルパワーに上げることを指示した場合や、警告イベント発生後にＣＰＵ温度が安全な温度までに低下したりＡＣアダプタが接続された場合には、性能アップイベントが発生するが、この性能アップイベントに対する処理もＯＳ自体が行うようにしても良い。この場合、ＯＳは、まず、自身がＣＰＵ性能切り上げに対応しているＯＳであるか否かを調べる（ステップＳ４０９）。
システム起動時のＣＰＵ性能を上回るＣＰＵ性能へのダイナミックな切り上げに対応していないＯＳであれば、ステップＳ４１０，Ｓ４１１をスキップし、ＣＰＵ性能アップ処理をこの時点で禁止する。一方、対応しているＯＳであれば、タイムアウトにならなかったか否かを判断する（ステップＳ４１０）。タイムアウトにならなかった場合、つまりＯＳブート処理の終了までＣＰＵ性能を最高性能に維持することができた場合には（ステップＳ４１０のＹ）、ＯＳは、ＣＰＵ性能を上げてもＯＳブート処理中のＣＰＵ性能よりもＣＰＵ性能が高くなることはないので、ＣＰＵ速度制御回路１５２を用いてＣＰＵ１１の性能を上げる（ステップＳ４１１）。一方、タイムアウトが発生していた場合には（ステップＳ４１０のＮ）、ＯＳブート処理中のＣＰＵ性能よりもＣＰＵ性能が高くなる危険があるので、ステップＳ４１１の処理の実行を禁止する。
【００６０】
なお、このシステム制御方法では、ＰＯＳＴ処理中はＣＰＵ性能はユーザ指定性能となり、最高性能で動作するのはＯＳブート処理のみとなる。システム起動速度をすこしでも早めたい場合には、ＣＰＵ性能を最高性能に設定する処理をＰＯＳＴ処理の中で行えばよい。
【００６１】
（警告イベントＳＭＩ処理）
図９には、警告イベント発生時にシステムＢＩＯＳ（またはＯＳ）によって実行される処理の手順が示されている。ここでは、システムＢＩＯＳおよびＯＳのどちらの場合でも警告イベントに対する処理の内容は同じであるので、以下では、システムＢＩＯＳのＳＭＩ処理ルーチンが警告イベントに対する処理を行う場合を例示して説明する。
【００６２】
警告イベントが発生すると、システムＢＩＯＳのＳＭＩ処理（警告イベントＳＭＩ処理）が実行される。このＳＭＩ処理ルーチンは、まず、前述の各例のいずれかを用いて、ＯＳブート処理が終了しているか否かを判断する（ステップＳ２１）。ＯＳブート処理が終了していれば、ＳＭＩ処理ルーチンは、無条件にＣＰＵ性能を低下させる処理を実行する（ステップＳ２２）。一方、ＯＳブート処理が終了していない場合、つまりＯＳブート処理中に警告イベントが発生した場合には、ＳＭＩ処理ルーチンは、ＳＭＩ発生回路１５１内の要因レジスタを参照することなどによって、警告イベントの発生要因がＣＰＵの熱上昇によるものであるか、ＡＣアダプタ１８１の取り外し（ＡＣアダプタ電源オフ）によるものであるかを調べる（ステップＳ２３）。熱による警告イベントの発生であれば、ＳＭＩ処理ルーチンは、そのまま放置すると重大なシステムエラーが生じる危険があるため、ＣＰＵ速度制御回路１５２を用いてＣＰＵ性能を低下させた後（ステップＳ２４）、タイムアウトが発生した旨を示すタイムアウトフラグをＯＮする（ステップＳ２５）。このタイムアウトフラグは、性能アップイベントに応答して実行されるＳＭＩ処理ルーチンが、タイムアウトが発生しなかったか否かを判断する時に利用することができる。
【００６３】
一方、ＡＣアダプタ電源オフによる警告イベントの発生であれば、ＳＭＩ処理ルーチンは、ＯＳブート処理が終了するまではＣＰＵ性能を最高性能に維持できるように、ステップＳ２４のＣＰＵ性能低下処理は行わない。この場合、ＯＳブート処理の終了時に実行されるＳＭＩ処理ルーチンで、ＣＰＵ性能の低下処理を行えばよい。
【００６４】
（シャットダウン処理の制御）
次に、シャットダウン／スタンバイ処理中に実行されるＣＰＵ性能制御について説明する。コンピュータシステムをシャットダウン／スタンバイするためのイベント（例えば、電源オフ、シャットダウンコマンドの入力、リセットなど）が発生すると、システムＢＩＯＳとＯＳとの連携処理によって、ＯＳのシャットダウンシーケンス（スタンバイシーケンスも同じ）と、それに後続して、システムＢＩＯＳのパワーオフシーケンスが実行される。シャットダウン／スタンバイ処理の最初で、システムＢＩＯＳまたはＯＳは、ＣＰＵ速度制御回路１５２を用いてＣＰＵ性能を最高性能に設定する。これにより、以降、システムが実際にパワーオフされるまでの間、ＣＰＵ１１は最高性能で動作する。
【００６５】
なお、システム起動処理、シャットダウン処理のみならず、システムをスリープ状態に設定するためのサスペンド／ハイバネーション処理などにおいても、その処理中はＣＰＵ１１を最高性能で動作させるようにすることができる。
【００６６】
以上のように、本実施形態においては、ユーザからの指定やその他予め決められた要因に関わらず、ＯＳブート処理が終わる迄は最高のＣＰＵ１１を最高性能で動作させることにより、システムの動作の信頼性の向上およびシステム起動処理の高速化を図ることが可能となる。また、ＯＳのブート処理が終了したことが検出された時点で、ＣＰＵ１１の性能をユーザによって指定されたＣＰＵ性能に戻すことにより、コンピュータシステムの低消費電力化も実現できる。さらに、警告イベントの発生によってＯＳブート処理が終了するまでＣＰＵ性能を最高性能に維持することができなかった場合には、以降のＣＰＵ性能を上昇させるためのＣＰＵ性能切り替え処理の実行については禁止しているので、システム動作の信頼性を維持することができる。
【００６７】
なお、ブート後にＣＰＵ性能が上昇しても問題が発生しないことが保証されているＯＳの場合には、ブート処理を開始したＯＳが該ＯＳであると判断できた時点でユーザ指定の本来のＣＰＵ性能に戻しても良い。また、ＰＯＳＴ処理でＯＳの種類を判別し、ブート後にＣＰＵ性能が上昇しても問題が発生しないことが保証されているＯＳの場合にはユーザ指定の本来のＣＰＵ性能で動作させ、それ以外のＯＳの場合にはブート終了までＣＰＵを最高性能で動作させるように制御することも可能である。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、ユーザからの指定やその他予め決められた要因に関わらず、システム起動処理が終わる迄は最高のＣＰＵ性能で動作させることにより、ＣＰＵ性能の切り替えが可能なシステムの動作の信頼性の向上およびシステム起動処理の高速化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るコンピュータシステムの構成を示すブロック図。
【図２】同実施形態のコンピュータシステムのシステム制御方法の原理を説明するための図。
【図３】同実施形態で使用されるＯＳやドライバがそのロード時に実行するソフトウェアループカウンタの設定処理の一例を示すフローチャート。
【図４】同実施形態のシステム制御方法を実現するための第１の例を示すフローチャート。
【図５】同実施形態のシステム制御方法を実現するための第２の例を示すフローチャート。
【図６】同実施形態のシステム制御方法を実現するための第３の例を示すフローチャート。
【図７】同実施形態のシステム制御方法を実現するための第４の例を示すフローチャート。
【図８】同実施形態のシステム制御方法を実現するための第５の例を示すフローチャート。
【図９】同実施形態で用いられる警告イベントＳＭＩ処理の手順を示すフローチャート。
【図１０】同実施形態のシャットダウン処理中のＣＰＵ性能制御の様子を示す図。
【符号の説明】
１１…ＣＰＵ
１２…ホスト−ＰＣＩブリッジ
１３…主メモリ
１５…ＰＣＩ−ＩＳＡブリッジ
１６…Ｉ／Ｏコントローラ
１７…ＢＩＯＳ−ＲＯＭ
２０…ＣＭＯＳメモリ
２１…温度センサ
１５１…ＳＭＩ発生回路
１５２…ＣＰＵ速度制御回路
１８１…ＡＣアダプタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a computer system such as a battery-driven personal computer, and more particularly to a computer system for switching CPU performance and a CPU performance control method in the computer system.
[0002]
[Prior art]
In recent years, various laptop-type or notebook-type personal computers (PCs) that can be carried easily and operated by a battery have been developed. In this type of PC, the performance of the CPU has been improved, and it has become possible for the user to easily obtain a comfortable use environment.
[0003]
However, as the performance of the CPU increases, the power consumption of the CPU increases, which causes problems such as an increase in power consumption of the entire PC and a decrease in battery operating time.
[0004]
Therefore, recently, a technique for switching the CPU performance as necessary by controlling the CPU processing speed has been developed. The CPU performance is set to one of a plurality of levels from the highest performance level to the lowest performance level by, for example, intermittently operating the CPU at a predetermined cycle or switching the operating frequency or voltage of the CPU. be able to. Which level of performance to use is determined by user designation or other predefined factors.
[0005]
Normally, the user designates the CPU performance by using a BIOS setup or a dedicated power saving utility. Since the designated CPU performance level is stored in the system as system setting information, the CPU always operates at the designated CPU performance once the CPU performance level is designated.
[0006]
[Problems to be solved by the invention]
However, for example, when the user shuts down / standby the system while specifying the CPU performance that is not the highest for the purpose of extending the battery operation time, the CPU is not changed from the time of the next system startup process. It will operate at the specified low performance level. This is a major factor that unnecessarily prolongs the processing time required from when the power is turned on until the bootstrap sequence of the operating system is completed. A lot of time is required not only for the system startup process but also for the shutdown / standby process.
[0007]
Also, if the CPU performance is switched to the highest performance by the user's specification or other pre-defined factors after the CPU operates at a low performance during the system startup process, the normal operation depends on the operating system and driver. There is a risk that will not be guaranteed. This is because many operating systems and drivers obtain the absolute time necessary for waiting for a response from a device by software using a software loop counter.
[0008]
In other words, the operating system and driver calculate and register the time required to repeatedly execute a specific instruction N times during system startup processing, and when actually accessing the device, the registration information is used to access the device. The actual number of instruction repetitions required for the response waiting time is determined. Therefore, if the CPU performance is increased, for example, twice that of the system startup process, the actual waiting time will be half of the expected value even if a specific instruction is repeatedly executed the same number of times. End up. In order for a device to operate normally, it is necessary to guarantee at least a waiting time equal to or longer than the waiting time defined by the device. Therefore, if the system startup process has been executed due to the CPU performance that is not the highest, if the CPU performance is later increased due to user designation or other predetermined factors, the device operation will be hindered. Depending on the situation, a serious error such as inability to read instructions and data correctly occurs.
[0009]
The present invention has been made in view of the above-described circumstances, and a computer system capable of improving the reliability of the operation of the system capable of switching the CPU performance and speeding up the system startup process, and its CPU performance control. It aims to provide a method.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a CPU, CPU speed control means for controlling the processing speed of the CPU, Includes operating system bootstrap sequence processing During the computer system startup process, Regardless of the CPU performance specified by the user, Use the CPU speed control means to operate the CPU at its highest performance. When the end of the bootstrap sequence processing of the operating system is detected, the CPU speed is controlled by the user by using the CPU speed control means within a plurality of levels of performance from the highest performance to the lowest performance of the CPU. Match specified CPU performance System control means.
[0011]
In this computer system, the CPU is operated at the highest performance during the computer system startup process such as the so-called POST process for hardware check and the bootstrap sequence of the operating system. Even if the CPU performance is switched later by the user's designation or other pre-defined factors, the CPU performance may not be increased even if it is lowered than during the system startup period. For this reason, even when the software loop counter as described above is used by an operating system or a driver, it is possible to always obtain a waiting time that is longer than the waiting time defined by the device. A device operates normally as long as it is guaranteed a latency that is greater than the latency required by the device. Therefore, it is possible to improve the reliability of the system operation and speed up the system startup process.
[0012]
Further, when it is detected that the startup process of the computer system has been completed, the power consumption of the computer system can be reduced by matching the CPU performance to the CPU performance designated by the user.
[0013]
As a method for detecting whether the startup process of the computer system has been completed, a specific program or the like that has been empirically found to be loaded in the last part of the bootstrap sequence in advance is used as the bootstrap of the operating system. The computer system start-up process is determined until the computer system start-up process period is determined as the load period by the sequence processing, or until the driver that has been found to use the loop counter accesses specific hardware. It is preferable to realize this by determining the period of time.
[0014]
In addition, if the CPU performance cannot be maintained at the maximum level due to the occurrence of a warning event due to the temperature rise of the CPU or the removal of the AC adapter power supply during the startup process of the computer system, Depending on the type of system, it is preferable to prohibit the execution of the CPU performance switching process for increasing the CPU performance thereafter. Thereby, the reliability of the system operation can be maintained. Further, during the startup process of the computer system, only a rise in CPU temperature requiring urgency is treated as a warning event, and if the cause of the warning event is removal of the AC adapter power supply, the computer system It is preferable that execution of the CPU performance lowering process by the CPU performance lowering means is prohibited so that the CPU performance can be maintained at the highest performance until the startup process is completed.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0016]
FIG. 1 shows the configuration of a computer system according to an embodiment of the present invention. This computer system is a notebook-type personal computer (PC) that can be driven by a battery. When external power is supplied via an AC adapter 181, the computer system operates with the external power and charges the battery 182. Is called. On the other hand, when the AC adapter 181 is not connected to the PC main body, such as when used in a mobile environment, the PC operates with the power from the battery 182.
[0017]
The PC main body includes a processor bus 1, a PCI bus 2, an ISA bus 3, a CPU 11, a host-PCI bridge 12, a main memory 13, a display controller 14, a PCI-ISA bridge 15, an I / O controller 16 as shown in the figure. BIOS-ROM 17, power supply controller 18, keyboard controller (KBC) 19, CMOS memory 20, and the like are provided.
[0018]
The CPU 11 is for controlling the overall operation of the PC 11 and executes the system BIOS of the BIOS-ROM 17, the operating system loaded into the main memory 13, and other programs. In the system of this embodiment, the performance (processing speed) of the CPU 11 can be controlled in multiple stages (multiple levels). For controlling the CPU performance, a “CPU throttling function” or a “GEYSEVILLE function” described later is used. The CPU performance level to be used is determined by a user-specified or other predefined factor, but in the system of this embodiment, it is determined by the user-specified or other predefined factor during the system activation process. Regardless of the level, system performance control is performed to operate the CPU 11 with the highest performance. A specific method for controlling the system performance will be clarified in the following description.
[0019]
Further, the CPU 11 in FIG. 1 has the following system management functions.
That is, the CPU 11 executes a system management program called a system management mode (SMM) in addition to a real mode, a protect mode, and a virtual 86 mode for executing programs such as an application program and an OS. The operation mode is as follows.
[0020]
The real mode is a mode in which a memory space of up to 1 Mbyte can be accessed, and a physical address is determined by an offset value from a base address represented by a segment register. The protect mode is a mode in which a maximum 6 Tbyte memory space can be accessed per task, and a linear address is determined using an address mapping table called a descriptor table. This linear addressless is finally converted into a physical address by paging. The virtual 86 mode is a mode for operating a program configured to operate in the real mode in the protect mode, and the real mode program is handled as one task in the protect mode.
[0021]
The system management mode (SMM) is a pseudo real mode. In this mode, the descriptor table is not referred to and paging is not executed. When a system management interrupt (SMI) is issued to the CPU 11, the operation mode of the CPU 11 is switched from the real mode, the protect mode, or the virtual 86 mode to the SMM. In SMM, a system management program is executed.
[0022]
SMI is a kind of non-maskable interrupt NMI, but is the highest priority interrupt that has a higher priority than normal NMI and maskable interrupt INTR. By issuing this SMI, various SMI service routines prepared as system management programs can be activated without depending on the application program being executed or the OS environment.
[0023]
The host-PCI bridge 12 is a bridge device that connects the CPU bus 1 and the PCI bus 2 bidirectionally, and has a built-in memory control function for controlling access to the main memory 13.
[0024]
The main memory 13 stores an operating system, a processing target application program / utility, user data created by the application program / utility, and the like. When the CPU 11 shifts to the SMM, the CPU status, that is, the register of the CPU 11 when the SMI is generated, is saved in a stack form in the SMRAM mapped to a predetermined address space of the main memory 13. The SMRAM stores an instruction for calling a system management program stored in the BIOS-ROM 17. This command is the first command executed when the CPU 11 enters the SMM, and control is transferred to the system management program by executing this command.
[0025]
The display controller 14 displays the display data drawn in the image memory (VRAM) 141 on one or both of the LCD 142 and the external CRT 143 provided in the PC main body. The display controller 14 can operate as a bus master of the PCI bus 2.
[0026]
The PCI-ISA bridge 15 is a bridge that connects the PCI bus 2 and the ISA bus 3, and can operate as a bus master of the PCI bus 2. The PCI-ISA bridge 15 is provided with an SMI generation circuit 151, a CPU speed control circuit 152, and the like.
[0027]
The SMI generation circuit 151 generates an SMI signal for the CPU 11. SMI signal generation factors include software SMI, I / O trap SMI, SMI due to specific hardware events, and the like. The software SMI is generated using a register or a down counter accessible by software. That is, when the software writes data to the register in the SMI generation circuit 151, an SMI signal is generated. Further, when a value corresponding to the time until SMI signal generation is set in the down counter in the SMI generation circuit 151, the SMI signal is generated at the time of timeout. An I / O trap SMI is an SMI caused by software executing an IN or OUT instruction using a predetermined I / O address. An I / O trap SMI is generated when an access to the I / O address is generated by setting an I / O address value to be monitored to cause an I / O trap SMI in the SMI generation circuit 151. be able to. The SMI due to a specific hardware event is generated by hardware when an event necessary for system management such as CPU temperature and insertion / removal of the AC adapter 181 occurs.
[0028]
The CPU speed control circuit 152 is for controlling the processing speed of the CPU 11, and includes a throttling control unit for switching the CPU performance using the above-mentioned “CPU throttling function”, and the above-mentioned “GEYSEVILLE” function. The frequency / voltage control unit for switching the CPU performance using "".
[0029]
1) “CPU throttling function”
Here, the “CPU throttling function” is a function of switching an average CPU processing speed by performing an intermittent operation of operating / stopping the CPU 11 at a constant interval, and includes an interval stop clock function or an intermittent operation function. Sometimes called. The state in which the “CPU throttling function” is disabled, that is, the state in which the CPU 11 is always operating corresponds to the maximum performance of the CPU 11, and “CPU throttling” is an arbitrary% (the ratio of the stopped state to the operating state). The enabled state corresponds to a state where the maximum performance is not achieved. By changing the ratio of the stopped state to the operating state, the CPU performance can be controlled in multiple stages. As the operation stop state of the CPU 11, it is preferable to use a stop grant state. The stop grant state is a clock state supported by a CPU 486SL, Pentium, etc. manufactured by INTEL.
[0030]
2) “Gayseville function”
The “Geyserville (GEYSEVILLE) function” is a function of the MobilePentium 3 of the CPU manufactured by INTEL, and refers to a function of dynamically switching the CPU operating frequency and voltage. A state in which the CPU operates at a higher operating frequency / voltage corresponds to the highest performance of the CPU, and a state in which the CPU has a lower operating frequency / voltage corresponds to a state of less than the highest performance.
[0031]
In either case of using the functions 1) and 2), the CPU performance can be switched by writing necessary data in a register in the CPU speed control circuit 152.
[0032]
The PCI-ISA bridge 15 has a function of monitoring the CPU temperature using the temperature sensor 21 and its drive circuit 22 and a function of monitoring the insertion / removal of the AC adapter through the power supply controller 18. When the CPU temperature reaches a predetermined temperature or when the AC adapter is disconnected and the AC adapter power is turned off, the PCI-ISA bridge 15 generates a warning event that affects the safety of system operation. The occurrence is notified to the system by SMI. In this case, a process for reducing the CPU performance is performed under the control of the system BIOS, the operating system, and the like. Further, when the CPU temperature falls to a safe temperature, or when an AC adapter is connected, the PCI-ISA bridge 15 notifies the occurrence of a CPU performance up event by SMI. In this case, a process for increasing the CPU performance is performed under the control of the system BIOS, the operating system, and the like.
[0033]
The I / O controller 16 includes a bus master IDE controller for controlling an IDE device such as the HDD 161. The bus master IDE controller can operate as a bus master for data transfer between the HDD 161 and the main memory 13. The I / O controller 16 can also control a DVD drive or a CD-ROM drive.
[0034]
The BIOS-ROM 17 is for storing a system BIOS (Basic I / O System), and is configured by a flash memory so that the program can be rewritten. The system BIOS is configured to operate in the real mode. The system BIOS includes a POST (PowerON Self Test) routine that is executed when the system is powered on or restarted, a device driver for controlling various I / O devices, and a BIOS setup for setting the system environment. A routine and a system management program (runtime) for executing various SMI processes are included. The POST routine includes a function for setting the CPU performance to the maximum performance using the CPU speed control circuit 152 in addition to the routine for normal hardware check and initialization. The BIOS setup routine sets the system in an environment designated by the user by presenting the user with a setup screen including various setting items such as CPU performance settings. The CPU performance can be specified by a power saving utility that operates in the operating system execution environment or a predetermined key input operation (hot key) from the user in addition to the BIOS setup routine.
[0035]
The power controller 18 is for controlling the power on / off of the PC. The power switch 183 is turned on / off, the remaining capacity of the battery 182, the AC adapter 181 is inserted and removed, and the display panel open / close detection switch is turned on / off. It has a state monitoring function. A keyboard controller (KBC) 19 controls the keyboard and mouse. The CMOS memory 20 is a memory for holding various system setting information, and is backed up by a unique battery. User-specified CPU performance information is stored in the CMOS memory 20.
[0036]
(Principle of system control method)
Next, the principle of the system control method used in this embodiment will be described with reference to FIG.
As shown in the figure, the system activation process includes a POST process of the system BIOS and an OS boot process executed subsequently. When an event for starting the system (power-on, reset, restart, etc.) occurs, the POST process is first executed. In this POST process, a hardware check and an initialization process are performed. At this stage, by controlling the CPU speed control circuit 152, the CPU performance is set to the maximum performance (full power). Then, the system BIOS executes IPL on the MBR of the HDD 161, and this IPL starts the OS boot loader, whereby the OS boot process (OS bootstrap sequence) is started. In the OS boot process, loading of the kernel part, loading of various drivers / utilities necessary to be incorporated into the kernel, and the like are sequentially executed in a predetermined order. Normally, loading is started from drivers that directly control device operation, and those that are not directly related to device operation are loaded toward the end of the OS boot process. For the OS / driver that directly operates the device, the above-described processing for setting the software loop counter is performed at the time of loading. The CPU 11 operates with the highest CPU performance until the OS boot process ends. When the OS boot process ends, a process for returning the CPU performance to the user-specified CPU performance recorded in the CMOS memory 20 is performed under the control of the system BIOS, and the CPU 11 operates at the user-specified performance.
[0037]
As described above, in this embodiment, the CPU is operated at the highest CPU performance until the OS finishes booting regardless of the designation by the user or other predetermined factors. Even if this occurs, the CPU performance is not increased more than during the OS boot processing period. For this reason, even when the software loop counter as described above is used by the OS or the driver, it is possible to always obtain a waiting time that is longer than the waiting time defined by the device. A device operates normally as long as it is guaranteed a latency that is greater than the latency required by the device. Therefore, it is possible to improve the reliability of the system operation and speed up the system startup process.
[0038]
Further, when the aforementioned warning event due to a heat rise or the like occurs during the OS boot process, a process for forcibly reducing the CPU performance is executed by the SMI process of the system BIOS. In this case, since the system performance control of maintaining the highest CPU performance could not be performed until the OS has finished booting, the CPU performance switching process for increasing the CPU performance will be performed thereafter. Is prohibited. As a result, normal operation of the OS and driver using the software loop counter can be guaranteed.
[0039]
(Software loop counter setting process)
Next, with reference to FIG. 3, a software loop counter setting process executed when the OS or driver loads the data will be described.
[0040]
The OS and driver first read the current value (T1) of the time stamp counter (TSC) in the CPU 11 (step S11), and then repeatedly execute a specific instruction, for example, a jump instruction (JMP $) N times. (Step S12) After that, the current value (T2) of the time stamp counter (TSC) in the CPU 11 is read again (Step S13). Then, the OS and the driver calculate a required time T (T = (T2−T1) / N) per instruction from the time required for the N jump instructions (step S14), and use this for counting the waiting time. Is stored in the memory as a reference value (step S15).
[0041]
(Procedure 1 of system control method)
FIG. 4 shows a first example for realizing the system control method. This is an example of a case where the determination as to whether or not the OS boot process has been completed is made by notifying the utility that the installation of a dedicated utility (or driver) to be used by being incorporated in the OS has been completed. . As the dedicated utility, a power saving utility for providing a user with a CPU performance switching function is used. An interface with the system BIOS is prepared for the power saving utility so that the system BIOS can be notified when the power saving utility is loaded. The power saving utility is a utility that has been empirically found to be loaded in advance toward the end of the OS boot process.
[0042]
When an event for starting the system (power-on, reset, restart, etc.) occurs, the POST processing routine of the system BIOS performs hardware check and initialization processing. At that time, the CPU speed control circuit 152 is used. The CPU 11 is set to the maximum performance (step S101). When the POST process is completed, the OS boot process (OS bootstrap sequence) is started (step S102), and the OS boot is performed while loading the kernel unit and various drivers / utilities that need to be incorporated into the kernel. Processing proceeds (step S103). When the power saving utility is loaded (installed) by the OS during the OS boot process (step S104), the power saving utility generates the software SMI using the SMI generation circuit 151.
[0043]
By this software SMI, the SMI processing routine (# 1) of the system BIOS is called. At this point, the system BIOS determines that the OS boot process has been completed. The SMI processing routine (# 1) first checks the CPU performance designated by the user with reference to the CMOS memory 20, and determines whether or not the highest performance is designated (steps S105 and S106). When a performance other than the maximum performance is designated, the SMI processing routine (# 1) switches the performance of the CPU 11 to the performance designated by the user using the CPU speed control circuit 152 (step S108). Thereby, thereafter, the CPU 11 operates with user-specified performance.
[0044]
On the other hand, if the CPU performance designated by the user is the highest performance, the SMI processing routine (# 1) basically has the current CPU performance already the highest performance, so the CPU performance switching process in step S108. Do not do. However, if a warning event occurs at this time (Y in step S107), the CPU performance switching process in step S108 is executed to reduce the CPU performance to a safe performance. Note that the warning event may occur before the OS boot process ends, that is, before the notification from the power saving utility comes. The processing in this case will be described later with reference to FIG.
[0045]
When the SMI processing routine (# 1) ends, control is returned to the OS. After this, during the OS operation, for example, when the user instructs to increase the current user-specified performance (low power) to full power by using a hot key, or the CPU temperature falls to a safe temperature after the warning event occurs. When the AC adapter is connected, a performance up event occurs.
[0046]
In this case, the SMI processing routine (# 2) of the system BIOS is called by the SMI from the SMI generation circuit 151. The SMI processing routine (# 2) first checks the operating system in operation to check whether the OS is compatible with dynamic CPU performance round-up (step S109).
If the OS does not support dynamic round-up to a CPU performance that exceeds the CPU performance at the time of system startup, steps S110 and S111 are skipped, and the CPU performance improvement process is prohibited at this point. On the other hand, if the OS is compatible, it is determined whether or not a timeout has occurred (step S110).
[0047]
Here, the timeout means that the CPU performance is maximized before the OS boot process is completed by the occurrence of a warning event before the OS boot process is completed, that is, before the notification from the power saving utility is received. It means that it could not be maintained. When the time-out has not occurred, that is, when the CPU performance can be maintained at the maximum performance until the end of the OS boot processing (Y in step S110), the SMI processing routine (# 2) increases the CPU performance. Since the CPU performance does not become higher than the CPU performance during the OS boot process, the CPU speed control circuit 152 is used to improve the performance of the CPU 11 (step S110). On the other hand, if a timeout has occurred (N in step S109), the CPU performance may be higher than the CPU performance during the OS boot process, so the execution of the process in step S110 is prohibited.
[0048]
(Procedure 2 of system control method)
FIG. 5 shows a second example for realizing the system control method. This is an effective method when there is a high possibility that a problem occurs in a specific device, and the OS boot process is performed until the driver of the device is installed (loaded) and actually operates. The specific driver is a driver that is empirically known to have a high possibility of causing a problem if the CPU performance during the actual OS operation is higher than the CPU performance during the boot process, such as a SCSI driver. Since the SCSI driver is different for each SCSI device, it is difficult to prepare an interface with the system BIOS like a power saving utility. Therefore, in this example, the SMI generation circuit 151 is set so that the I / O trap SMI is generated when the SCSI driver accesses the SCSI device, and the OS boot process is performed when the I / O trap SMI is generated. Is determined to have ended.
[0049]
That is, when an event for system startup (power-on, reset, restart, etc.) occurs, the POST processing routine of the system BIOS performs hardware check and initialization processing. At that time, the CPU speed control circuit 152 Is used to set the performance of the CPU 11 to the highest performance (step S101). When the POST process is completed, the OS boot process (OS bootstrap sequence) is started (step S102), and the OS boot is performed while loading the kernel unit and various drivers / utilities that need to be incorporated into the kernel. Processing proceeds (step S103). When the SCSI driver is loaded (installed) by the OS during the OS boot process and the SCSI driver actually accesses the device (step S201), an I / O trap SMI is generated from the SMI generation circuit 151. . By this software SMI, the SMI processing routine (# 1) of the system BIOS is called. All subsequent processing is the same as in FIG.
[0050]
In this way, by setting the OS boot process until a driver that has a high possibility of causing a problem is installed (loaded) and actually operates, the CPU performance is maintained even if the OS boot process is not completely completed. Even if is switched to low power designated by the user, normal operation can be guaranteed with a high probability.
[0051]
(Procedure 3 of system control method)
FIG. 6 shows a third example for realizing the system control method. This is to determine whether or not the OS boot process has been completed by a specific key input from the user, and all other points are the same as in FIG.
[0052]
Since the user can know on the screen that the OS boot process has ended, the OS boot process can be performed by notifying the user of the key or key combination to be pressed when the OS boot process ends. It is possible to correctly determine whether or not the processing has ended. If a key to be pressed or a combination thereof is assigned as a hot key when the OS boot process ends, an SMI is generated from the SMI generation circuit 151 when the key is operated. The SMI processing routine (# 1) of the system BIOS may be called by this SMI.
[0053]
Further, it is determined whether or not the OS boot process is completed by using a key that the user does not press during the OS boot process, for example, a key that is not used for inputting a password or a login name or a combination thereof. You may do it. Not only key input but also specific input events from various other users such as mouse operations can be used.
[0054]
(Procedure 4 of system control method)
FIG. 7 shows a fourth example for realizing the system control method. Similar to the first example, the installation of a dedicated utility (driver) such as a power saving utility is used to determine the end of the OS boot process. However, this is not the SMI processing routine of the system BIOS, but is loaded. The utility itself performs processing to switch to user-specified performance by itself.
[0055]
That is, when an event for system startup (power-on, reset, restart, etc.) occurs, the POST processing routine of the system BIOS performs hardware check and initialization processing. At that time, the CPU speed control circuit 152 Is used to set the performance of the CPU 11 to the highest performance (step S101). When the POST process is completed, the OS boot process (OS bootstrap sequence) is started (step S102), and the OS boot is performed while loading the kernel unit and various drivers / utilities that need to be incorporated into the kernel. Processing proceeds (step S103). When the power saving utility is loaded (installed) by the OS during the OS boot processing (step S301), the power saving utility determines that the OS boot processing is completed, and the above-described SMI processing routine (# 1). ) Is executed (steps S105 to S108). Further, when a performance up event occurs, the power saving utility may perform the processes of steps S109 and S110 instead of the SMI processing routine (# 2).
[0056]
(Procedure 5 of system control method)
FIG. 8 shows a fifth example for realizing the system control method. In this example, all processing for CPU performance control is executed by the operating system.
[0057]
That is, when an event for system startup (power-on, reset, restart, etc.) occurs, the POST processing routine of the system BIOS performs hardware check and initialization processing (step S401). When the POST process is completed, the OS boot process (OS bootstrap sequence) is started (step S402), and the OS boot is performed while loading the kernel part and various drivers / utilities that need to be incorporated into the kernel. Processing proceeds (step S403).
[0058]
When the OS boot process ends, the OS checks the CPU performance specified by the user with reference to the CMOS memory 20, and determines whether the highest performance is specified (steps S405 and S406). If a performance other than the maximum performance is designated, the OS switches the performance of the CPU 11 to the performance designated by the user using the CPU speed control circuit 152 (step S408). Thereby, thereafter, the CPU 11 operates with user-specified performance. On the other hand, when the CPU performance designated by the user is the highest performance, the OS basically does not perform the CPU performance switching process in step S408 because the current CPU performance is already the highest performance. However, if a warning event occurs at this time (Y in step S407), the CPU performance switching process in step S408 is executed in order to reduce the CPU performance to a safe performance. Note that the warning event may occur before the OS boot process ends. The processing in this case will be described later with reference to FIG.
[0059]
After this, during the OS operation, for example, when the user instructs to increase the current user-specified performance (low power) to full power by using a hot key, or the CPU temperature falls to a safe temperature after the warning event occurs. When the AC adapter is connected, a performance up event occurs, but the OS itself may also perform processing for this performance up event. In this case, the OS first checks whether it is an OS corresponding to the CPU performance round-up (step S409).
If the OS does not support dynamic round-up to a CPU performance that exceeds the CPU performance at the time of system startup, steps S410 and S411 are skipped, and the CPU performance improvement process is prohibited at this point. On the other hand, if the OS is compatible, it is determined whether or not a timeout has occurred (step S410). When the time-out has not occurred, that is, when the CPU performance can be maintained at the maximum level until the end of the OS boot process (Y in step S410), the OS is still in the OS boot process even if the CPU performance is increased. Since the CPU performance does not become higher than the CPU performance, the performance of the CPU 11 is increased using the CPU speed control circuit 152 (step S411). On the other hand, if a timeout has occurred (N in step S410), there is a risk that the CPU performance will be higher than the CPU performance during the OS boot process, so the execution of the process in step S411 is prohibited.
[0060]
In this system control method, the CPU performance is the user-specified performance during the POST process, and only the OS boot process operates at the maximum performance. If it is desired to increase the system startup speed even a little, the processing for setting the CPU performance to the maximum performance may be performed in the POST processing.
[0061]
(Warning event SMI processing)
FIG. 9 shows a procedure of processing executed by the system BIOS (or OS) when a warning event occurs. Here, since the contents of the processing for the warning event are the same in both cases of the system BIOS and the OS, the case where the SMI processing routine of the system BIOS performs the processing for the warning event will be described as an example.
[0062]
When a warning event occurs, SMI processing (warning event SMI processing) of the system BIOS is executed. This SMI processing routine first determines whether or not the OS boot processing has ended using any of the above-described examples (step S21). If the OS boot process has been completed, the SMI process routine executes a process for unconditionally reducing the CPU performance (step S22). On the other hand, if the OS boot process has not ended, that is, if a warning event has occurred during the OS boot process, the SMI processing routine refers to the cause register in the SMI generation circuit 151, etc. It is checked whether the generation factor is due to CPU heat rise or due to removal of the AC adapter 181 (AC adapter power off) (step S23). If a warning event due to heat occurs, the SMI processing routine may cause a serious system error if left as it is. Therefore, after the CPU performance is lowered using the CPU speed control circuit 152 (step S24), a timeout occurs. A time-out flag indicating that the error has occurred is turned ON (step S25). This timeout flag can be used when the SMI processing routine executed in response to the performance up event determines whether or not a timeout has occurred.
[0063]
On the other hand, if a warning event occurs due to the AC adapter power being turned off, the SMI processing routine does not perform the CPU performance lowering process in step S24 so that the CPU performance can be maintained at the maximum performance until the OS boot process ends. In this case, the CPU performance lowering process may be performed by an SMI processing routine executed at the end of the OS boot process.
[0064]
(Control of shutdown processing)
Next, CPU performance control executed during shutdown / standby processing will be described. When an event for shutting down / standby the computer system (for example, power off, input of a shutdown command, reset, etc.) occurs, an OS shutdown sequence (the same as the standby sequence) is performed by the cooperation processing between the system BIOS and the OS. Subsequently, a power off sequence of the system BIOS is executed. At the beginning of the shutdown / standby process, the system BIOS or OS uses the CPU speed control circuit 152 to set the CPU performance to the maximum performance. Thereby, thereafter, the CPU 11 operates at the highest performance until the system is actually powered off.
[0065]
Note that the CPU 11 can be operated at the highest performance during the suspend / hibernation process for setting the system to the sleep state as well as the system startup process and the shutdown process.
[0066]
As described above, according to the present embodiment, the reliability of the system operation is ensured by operating the highest CPU 11 with the highest performance until the OS boot process is completed, regardless of the designation from the user or other predetermined factors. It is possible to improve the performance and speed up the system startup process. Further, when it is detected that the OS boot process has been completed, the CPU 11 can be reduced in power consumption by returning the performance of the CPU 11 to the CPU performance designated by the user. Furthermore, if the CPU performance cannot be maintained at the maximum level until the OS boot process is terminated due to the occurrence of a warning event, the execution of the CPU performance switching process for increasing the CPU performance is prohibited. Therefore, the reliability of system operation can be maintained.
[0067]
Note that in the case of an OS that is guaranteed not to cause a problem even if the CPU performance increases after booting, the original CPU specified by the user when the OS that started the boot process can be determined to be the OS. You may return to performance. Further, the OS type is determined by the POST process, and in the case of an OS that is guaranteed not to cause a problem even if the CPU performance increases after booting, the OS is operated with the original CPU performance specified by the user. In the case of the OS, it is also possible to control the CPU to operate at the maximum performance until the end of booting.
[0068]
【The invention's effect】
As described above, according to the present invention, the CPU performance can be switched by operating at the highest CPU performance until the system start-up process is completed, regardless of the designation from the user or other predetermined factors. It is possible to improve the reliability of the operation of a simple system and to speed up the system startup process.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a computer system according to an embodiment of the present invention.
FIG. 2 is an exemplary view for explaining the principle of the system control method of the computer system according to the embodiment;
FIG. 3 is an exemplary flowchart illustrating an example of software loop counter setting processing which is executed when the OS or driver used in the embodiment is loaded.
FIG. 4 is an exemplary flowchart illustrating a first example for realizing the system control method according to the embodiment;
FIG. 5 is an exemplary flowchart illustrating a second example for realizing the system control method according to the embodiment;
FIG. 6 is an exemplary flowchart illustrating a third example for realizing the system control method according to the embodiment;
FIG. 7 is an exemplary flowchart illustrating a fourth example for realizing the system control method according to the embodiment;
FIG. 8 is an exemplary flowchart illustrating a fifth example for realizing the system control method according to the embodiment;
FIG. 9 is a flowchart showing a procedure of warning event SMI processing used in the embodiment;
FIG. 10 is an exemplary view showing a state of CPU performance control during shutdown processing according to the embodiment;
[Explanation of symbols]
11 ... CPU
12 ... Host-PCI bridge
13 ... Main memory
15 ... PCI-ISA bridge
16 ... I / O controller
17 ... BIOS-ROM
20 ... CMOS memory
21 ... Temperature sensor
151. SMI generation circuit
152 ... CPU speed control circuit
181 ... AC adapter

Claims

CPU,
CPU speed control means for controlling the processing speed of the CPU;
During the start-up process of the computer system including the bootstrap sequence process of the operating system, the CPU operates at the maximum performance using the CPU speed control means regardless of the CPU performance specified by the user, and the operating system When the end of the bootstrap sequence processing of the system is detected, the CPU performance control means is used to specify the performance of the CPU within a plurality of levels of performance from the highest performance to the lowest performance of the CPU. System control means adapted to the CPU performance,
The system control means determines that the bootstrap sequence process of the operating system is completed when a predetermined device driver loaded by the bootstrap sequence process of the operating system accesses specific hardware. A computer system.

CPU,
CPU speed control means for controlling the processing speed of the CPU;
During the start-up process of the computer system including the bootstrap sequence process of the operating system, the CPU operates at the maximum performance using the CPU speed control means regardless of the CPU performance specified by the user, and the operating system When the end of the bootstrap sequence processing of the system is detected, the CPU performance control means is used to specify the performance of the CPU within a plurality of levels of performance from the highest performance to the lowest performance of the CPU. System control means adapted to the CPU performance,
The system control means determines that the bootstrap sequence process of the operating system has been completed when a predetermined time has elapsed since the startup process of the computer system was started .

CPU,
CPU speed control means for controlling the processing speed of the CPU;
During the start-up process of the computer system including the bootstrap sequence process of the operating system, the CPU operates at the maximum performance using the CPU speed control means regardless of the CPU performance specified by the user, and the operating system When the end of the bootstrap sequence processing of the system is detected, the CPU performance control means is used to specify the performance of the CPU within a plurality of levels of performance from the highest performance to the lowest performance of the CPU. System control means adapted to the CPU performance,
The computer system according to claim 1, wherein the system control means determines that the bootstrap sequence processing of the operating system is completed when a predetermined input event is received from a user .

CPU,
CPU speed control means for controlling the processing speed of the CPU;
The period from the start of the computer system boot process to the time when the predetermined device driver loaded by the bootstrap sequence process of the operating system accesses specific hardware is determined as the period of the computer system boot process, and the computer system And a system control means for operating the CPU at its highest performance using the CPU speed control means during the startup process.

CPU,
CPU speed control means for controlling the processing speed of the CPU;
The period from the start of the computer system startup process to the reception of a predetermined input event from the user is determined as the period of the computer system startup process, and the CPU speed control means is set during the computer system startup process period. And a system control means for operating the CPU at its highest performance.

A computer system including a CPU and CPU speed control means for controlling the processing speed of the CPU, and capable of switching CPU performance,
System control means for setting the CPU performance to the highest performance using the CPU speed control means at the time of startup of the computer system so that the CPU operates at the highest performance during the startup process of the computer system. When,
CPU performance lowering means for forcibly lowering the performance of the CPU using the CPU speed control means in response to the occurrence of a warning event caused by the temperature rise of the CPU or removal of the AC adapter power supply;
In the case where the CPU performance is lowered before the start-up process of the computer system is terminated due to the warning event generated during the start-up process period of the computer system, the CPU performance switching process for increasing the CPU performance thereafter. And a prohibiting means for prohibiting the execution of the computer system.

In the case where the prohibiting means cannot cope with the switching of the operating system being activated to a performance in which the CPU performance exceeds the CPU performance at the time of activation, the CPU for increasing the CPU performance thereafter. 7. The computer system according to claim 6, wherein execution of the performance switching process is prohibited.

Means for determining whether the cause of occurrence of the warning event is a rise in temperature of the CPU or removal of an AC adapter power supply when the warning event occurs during a startup process period of the computer system;
When the cause of the warning event is removal of the AC adapter power supply, the CPU performance by the CPU performance lowering means is maintained so that the CPU performance can be maintained at the maximum performance until the startup processing of the computer system is completed. 7. The computer system according to claim 6, further comprising means for prohibiting execution of the lowering process.

A CPU performance control method applied to a computer system that includes a CPU and CPU speed control means for controlling the processing speed of the CPU and is capable of switching CPU performance,
During the startup process of the computer system, the CPU performance is set to the highest performance at the startup of the computer system so that the CPU operates at its highest performance,
When a warning event occurs due to the temperature rise of the CPU or the removal of the AC adapter power supply, the CPU performance is forcibly reduced,
In the case where the CPU performance is lowered before the start-up process of the computer system is terminated due to the warning event generated during the start-up process period of the computer system, the CPU performance switching process for increasing the CPU performance thereafter. CPU performance control method characterized by prohibiting execution of.

When the operating system being started cannot cope with switching to a performance in which the CPU performance exceeds the CPU performance at the time of startup, the CPU performance switching process is executed to increase the CPU performance thereafter. 10. The CPU performance control method according to claim 9, wherein the CPU is prohibited.