JP3940901B2 - Tuner and receiver - Google Patents

Tuner and receiver Download PDF

Info

Publication number
JP3940901B2
JP3940901B2 JP2002104756A JP2002104756A JP3940901B2 JP 3940901 B2 JP3940901 B2 JP 3940901B2 JP 2002104756 A JP2002104756 A JP 2002104756A JP 2002104756 A JP2002104756 A JP 2002104756A JP 3940901 B2 JP3940901 B2 JP 3940901B2
Authority
JP
Japan
Prior art keywords
tuner
mounting surface
printed circuit
double
sided printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002104756A
Other languages
Japanese (ja)
Other versions
JP2003304162A (en
Inventor
悟 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002104756A priority Critical patent/JP3940901B2/en
Application filed by Sony Corp filed Critical Sony Corp
Priority to US10/510,289 priority patent/US7634225B2/en
Priority to KR1020047015943A priority patent/KR100957257B1/en
Priority to PCT/JP2003/004238 priority patent/WO2003085851A1/en
Priority to EP03715739A priority patent/EP1494362A4/en
Priority to CNB038117304A priority patent/CN100397788C/en
Priority to KR1020107000816A priority patent/KR100995447B1/en
Priority to TW092107654A priority patent/TWI226155B/en
Publication of JP2003304162A publication Critical patent/JP2003304162A/en
Application granted granted Critical
Publication of JP3940901B2 publication Critical patent/JP3940901B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Receivers (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、チューナおよびこのチューナを内蔵する受信装置に関する。
【０００２】
【従来の技術】
デジタル衛星放送の受信装置として、例えば図３に示すように、２系統の受信系と、番組の蓄積用のデバイスを内蔵するものが考えられている。すなわち、第１のアンテナ１１によりデジタル衛星放送が受信されるとともに、中間周波信号にダウンコンバートされ、この中間周波信号が受信装置２０の第１のチューナ２１に供給されてベースバンド信号に変換されるとともに、復調および誤り訂正などの処理が行われることにより第１のＴＳ（トランスポートストリーム）が出力され、このＴＳが切り換え回路２３に供給される。
【０００３】
また、第２のアンテナ１２により第２のデジタル衛星放送が受信されるとともに、中間周波信号にダウンコンバートされ、この中間周波信号が第２のチューナ２２に供給され、第１のチューナ２１と同様の処理により第２のＴＳが出力され、このＴＳが切り換え回路２３に供給される。
【０００４】
また、切り換え回路２３には、番組の蓄積用のデバイスとして、例えばＨＤＤ２４が接続され、ユーザの操作にしたがって、チューナ２１から出力されるＴＳと、チューナ２２から出力されるＴＳとのどちらか一方が記録（蓄積）される。
【０００５】
そして、切り換え回路２３からは、ユーザの操作にしたがって、チューナ２１、２２から出力されるＴＳおよびＨＤＤ２４から読み出されるＴＳのうちのどれか１つのＴＳが選択されて取り出され、この取り出されたＴＳがＭＰＥＧデコーダ２５に供給されてデジタルビデオ信号およびデジタルオーディオ信号にデコードされる。
【０００６】
そして、そのデコードされたデジタルビデオ信号が例えばＮＴＳＣエンコーダ回路２６に供給されてＮＴＳＣ方式におけるデジタルビデオ信号にエンコードされ、この信号がＤ／Ａコンバータ回路２７Ｖに供給されてアナログのＮＴＳＣビデオ信号にＤ／Ａ変換されて出力端子２８Ｖに取り出される。また、ＭＰＥＧデコーダ２５によりデコードされたデジタルオーディオ信号がＤ／Ａコンバータ２７Ｓに供給されてもとのアナログのオーディオ信号にＤ／Ａ変換され、出力端子２８Ｓに取り出される。
【０００７】
さらに、システム制御回路２９がマイクロコンピュータを有して構成され、ユーザの操作にしたがってシステム制御回路２９からそれぞれの回路に制御信号が供給される。
【０００８】
そして、チューナ２１、２２は、例えば図４および図５に示すように構成される。すなわち、チューナ２１、２２は同様の構成とされているもので、長方形の両面プリント基板３１の一方の面および他方の面に、ＩＣなどの各種の部品３２、３３が実装される。また、プリント基板３１の高周波部分を囲むように、枠状のシールド板３４、３５が設けられるとともに、これらシールド板３４、３５には、皿状のシールド蓋３６、３７がかぶせられる（図４は、シールド蓋３６を外した状態）。
【０００９】
また、プリント基板３１の一方の短辺および長辺には、アンテナ入力コネクタ３８およびコネクタピン３９がプリント基板３１と平行する向きに設けられる。
【００１０】
そして、以上のように構成されたチューナ２１、２２が、図５にも示すように、互いに平行に、かつ、コネクタ３８、３８が受信装置２０の後面パネル４１から突出するように、メインのプリント基板４２に設けられる。なお、このとき、プリント基板４２には、図示はしないが、２つのコネクタが設けられ、これらコネクタに、チューナ２１、２２のコネクタピン３９、３９が差し込まれ、これによりチューナ２１、２２はプリント基板４２に接続される。
【００１１】
したがって、この受信装置２０によれば、チューナ２１、２２の一方の受信した放送のビデオ信号およびオーディオ信号を端子２８Ｖ、２８Ｓに出力してその放送を視聴することができる。そして、このとき、その視聴中の番組をＨＤＤ２３に録画したり、裏番組をチューナ２１、２２の他方により受信してＨＤＤ２４に録画したりして視聴することができる。また、ＨＤＤ２４に録画した番組を視聴することもできる。
【００１２】
【発明が解決しようとする課題】
ところで、チューナ２１、２２が図４および図５に示すように構成されている場合には、チューナ２１とチューナ２２とが近接していると、チューナ２１からの不要輻射がチューナ２２に飛び込んだり、逆にチューナ２２からの不要輻射がチューナ２１に飛び込んだりすることにより、相互干渉が発生してしまい、結果として、双方のチューナ２１、２２から出力されるＴＳのビットエラー率などが悪化し、性能の低下を招いてしまう。
【００１３】
このため、チューナ２１、２２は、上記のように、それらの高周波部分を、シールド板３４、３５およびシールド蓋３６、３７によりそれぞれ密閉し、チューナ２１とチューナ２２とを近接して配置しても相互干渉が生じないようにしている。
【００１４】
しかし、チューナ２１、２２のそれぞれに２組のシールド板３４、３５およびシールド蓋３６、３７を設けると、シールド部材が増えるので、コストが上昇してしまう。もちろん、チューナ２１とチューナ２２とを十分に離してメイン基板４２に配置しても、相互干渉の影響を低減できるが、その場合には、２つのコネクタ３８、３８の間隔も広くなってしまい、受信装置２０のデザインが現実的でないものになってしまう。
【００１５】
この発明は、複数のチューナを内蔵する受信装置において、不要輻射による性能劣化を低減し、しかも、コスト的な優位性を保つことができるようにするものである。
【００１６】
【課題を解決するための手段】
この発明においては、
一方の面は部品実装用の配線パターンが施された実装面とされ、他方の面はほぼ全域が接地面とされた両面プリント基板と、
上記実装面に実装される所定の部品と、
上記所定の部品が実装された実装面の高周波部分を囲むように上記実装面に設けられた枠状のシールド板と、
上記実装面に実装され、上記チューナをメイン基板に装着するためのコネクタピンと
を備え、
上記コネクタピンの絶縁基部は、上記枠状のシールド板に設けられた折り返し部により上記実装面に押さえつけられる
ようにしたチューナ
とするものである。
したがって、第１および第２の両面プリント基板は、それらの接地面および枠状のシールと板により互いにシールドされ、それぞれからの不要輻射が抑圧される。
【００１７】
【発明の実施の形態】
図１および図２は、この発明の一形態を示すもので、図１はチューナ２１、２がそれぞれ単体のときの平面図、図２はチューナ２１、２２を受信装置２０に実装した状態における一部を断面とする平面図である。
【００１８】
そして、チューナ２１においては、プリント基板２１０が例えば長方形の両面基板とされるとともに、その一方の面２１Ａに、配線パターンが形成されてＩＣなどの各種の部品２１１が実装される。また、プリント基板２１０の他方の面２１Ｂは、そのほぼ全面に導電パターンが形成されるとともに、部品実装面２１Ａの接地パターンに接続され、ほぼ全面が接地電位とされ、したがって、他方の面２１Ｂは接地面とされる。さらに、プリント基板２１０の部品実装面２１Ａには、その高周波部分を囲むように、枠状のシールド板２１２が設けられる。
【００１９】
また、プリント基板２１０の一方の短辺および長辺には、その部品実装面２１Ａに、アンテナ入力コネクタ２１８およびコネクタピン２１９がプリント基板２１０と平行する向きにマウントされる。なお、このとき、コネクタピン２１９は、絶縁基部２１９Ａに植立されるとともに、シールド板２１２の一部２１２Ａが折り返され、その折り返し部２１２Ａにより、コネクタピン２１９の絶縁基部２１９Ａが部品実装面２１Ａに押さえつけられる。
【００２０】
さらに、チューナ２２もチューナ２１と同様に構成されるもので、チューナ２１の部品２１０〜２１９Ａと対応する部品には、符号２１０番台に代えて符号２２０番台を付けて説明は省略する。ただし、この場合、図１Ａと図１Ｂとを比べても分かるように、チューナ２１のプリント基板２１０と、チューナ２２のプリント基板２２０とでは、それらの部品実装面２１Ａ、２２Ａの配線パターンはほぼ面対称とされ、部品実装面２１Ａ、２２Ａに実装される部品２１１、２２１のうちの主要な部品は、ほぼ面対称に配置される。
【００２１】
そして、以上のように構成されたチューナ２１、２２が、図２にも示すように、プリント基板２１１とプリント基板２１２とが互いに平行となるとともに、プリント基板２１１の接地面２１Ｂと、プリント基板２１２の接地面２２Ｂとが対向するように、かつ、コネクタ２１８、２１９が受信装置２０の後面パネル４１から突出するように、メインのプリント基板４２に設けられる。
【００２２】
なお、このとき、プリント基板４２には、図示はしないが、２つのコネクタが設けられ、これらコネクタに、チューナ２１、２２のコネクタピン２１９、２２９が差し込まれ、これによりチューナ２１、２２は、プリント基板４２に接続されている。
【００２３】
このような構成によれば、プリント基板２１１、２１２の接地面２１Ｂ、２２Ｂがシールドとして作用するので、チューナ２１、２２の一方から他方に向けて不要輻射が出ても、接地面２１Ｂ、２２Ｂにより減衰され、チューナ２１とチューナ２２との間の不要輻射による相互干渉は低減される。したがって、チューナ２１とチューナ２２とを近接して配置することができ、このとき、チューナ２１、２２から出力されるＴＳのビットエラー率などが悪化することがなく、性能の低下を招くことがない。
【００２４】
また、図２にも示すように、チューナ２１、２２には、シールド板２１２、２２２を設けるだけでよく、図５と比べると明らかなように、シールド部材を減らすことができる。さらに、チューナ２１とチューナ２２とを十分に離してメイン基板４２に配置する必要がないので、２つのコネクタ２１８、２１９の間隔が必要以上に広くなることがなく、受信装置２０のデザインを損なうこともない。
【００２５】
さらに、チューナ２１に対して、プリント基板２１０、２２０の外形を同じにすることができるとともに、プリント基板２１０、２２０の設計が面対称となるので、基板金型の追加コストや追加設計の工数が発生したりすることがない。また、２つのチューナ２１、２２の間のアイソレーションを容易に確保できるだけでなく、特性の揃った２系統のＴＳ出力を得ることができる。
【００２６】
なお、上述において、チューナ２１、２２が、互いに異なるデジタル衛星放送を受信するものであってもよい。また、チューナ２１、２２から出力されるＴＳの使用方法も任意であり、裏番組の録画だけでなく、ピクチャ・イン・ピクチャなどに使用することもできる。
【００２７】
〔この明細書で使用している略語の一覧〕
Ｄ／Ａ ：Digital to Analog
ＨＤＤ ：Hard Disk Drive
ＭＰＥＧ：Motion Picture Image Coding Experts Group
ＴＳ ：Transport Stream
【００２８】
【発明の効果】
この発明によれば、高価なシールド部材を減らすことができるので、受信装置のコストを抑えることができる。しかも、チューナ間の相互干渉を低減できるので、性能の劣化を招くことがない。また、２つのチューナを十分に離して配置する必要がないので、受信装置のデザインを損なうこともない。さらに、チューナのプリント基板の基板金型の追加コストや追加設計の工数が発生したりすることがない。また、特性の揃った２系統のＴＳ出力を得ることができる。
【図面の簡単な説明】
【図１】この発明に使用できるチューナの一形態を示す平面図である。
【図２】この発明の一形態を示す一部を断面とする平面図である。
【図３】この発明を適用できる受信装置の一形態を示す系統図である。
【図４】この発明を説明するための平面図である。
【図５】この発明を説明するための一部を断面とする平面図である。
【符号の説明】
２１および２２…チューナ、２１Ａおよび２２Ａ…部品実装面、２１Ｂおよび２２Ｂ…接地面、４１…後面パネル、４２…プリント基板、２１０および２２０…両面プリント基板、２１１および２２１…部品、２１２および２２２…シールド部材、２１８および２２８…アンテナ入力コネクタ[0001]
BACKGROUND OF THE INVENTION
This invention relates to a receiving apparatus having a built-in tuner of the tuner child.
[0002]
[Prior art]
As a digital satellite broadcast receiving apparatus, for example, as shown in FIG. 3, an apparatus incorporating two receiving systems and a program storage device is considered. That is, a digital satellite broadcast is received by the first antenna 11 and is down-converted to an intermediate frequency signal, and this intermediate frequency signal is supplied to the first tuner 21 of the receiving device 20 and converted into a baseband signal. At the same time, by performing processing such as demodulation and error correction, a first TS (transport stream) is output, and this TS is supplied to the switching circuit 23.
[0003]
The second digital satellite broadcast is received by the second antenna 12 and is down-converted to an intermediate frequency signal. This intermediate frequency signal is supplied to the second tuner 22 and is the same as the first tuner 21. The second TS is output by the processing, and this TS is supplied to the switching circuit 23.
[0004]
Further, for example, an HDD 24 is connected to the switching circuit 23 as a program storage device, and either one of the TS output from the tuner 21 and the TS output from the tuner 22 according to a user operation is selected. Recorded (accumulated).
[0005]
Then, from the switching circuit 23, one of the TSs output from the tuners 21 and 22 and the TS read from the HDD 24 is selected and extracted in accordance with a user's operation. The signal is supplied to the MPEG decoder 25 and decoded into a digital video signal and a digital audio signal.
[0006]
Then, the decoded digital video signal is supplied to, for example, the NTSC encoder circuit 26 and encoded into a digital video signal in the NTSC system, and this signal is supplied to the D / A converter circuit 27V and converted to an analog NTSC video signal. A-converted and output to the output terminal 28V. Further, the digital audio signal decoded by the MPEG decoder 25 is D / A converted into the original analog audio signal supplied to the D / A converter 27S, and is taken out to the output terminal 28S.
[0007]
Further, the system control circuit 29 includes a microcomputer, and a control signal is supplied from the system control circuit 29 to each circuit in accordance with a user operation.
[0008]
The tuners 21 and 22 are configured as shown in FIGS. 4 and 5, for example. That is, the tuners 21 and 22 have the same configuration, and various components 32 and 33 such as ICs are mounted on one surface and the other surface of the rectangular double-sided printed circuit board 31. In addition, frame-shaped shield plates 34 and 35 are provided so as to surround the high-frequency portion of the printed circuit board 31, and dish-shaped shield lids 36 and 37 are placed on these shield plates 34 and 35 (FIG. 4). , With the shield cover 36 removed).
[0009]
An antenna input connector 38 and a connector pin 39 are provided on one short side and long side of the printed circuit board 31 in a direction parallel to the printed circuit board 31.
[0010]
Then, as shown in FIG. 5, the tuners 21 and 22 configured as described above are parallel to each other, and the connectors 38 and 38 protrude from the rear panel 41 of the receiving device 20. Provided on the substrate 42. At this time, although not shown, the printed circuit board 42 is provided with two connectors, and the connector pins 39 and 39 of the tuners 21 and 22 are inserted into these connectors, whereby the tuners 21 and 22 are connected to the printed circuit board. 42.
[0011]
Therefore, according to the receiving device 20, the broadcast video signal and audio signal received by one of the tuners 21 and 22 can be output to the terminals 28V and 28S to view the broadcast. At this time, the program being viewed can be recorded on the HDD 23 or the back program can be received by the other of the tuners 21 and 22 and recorded on the HDD 24 for viewing. In addition, a program recorded on the HDD 24 can be viewed.
[0012]
[Problems to be solved by the invention]
By the way, when the tuners 21 and 22 are configured as shown in FIGS. 4 and 5, if the tuner 21 and the tuner 22 are close to each other, unnecessary radiation from the tuner 21 jumps into the tuner 22, Conversely, unwanted radiation from the tuner 22 jumps into the tuner 21 to cause mutual interference. As a result, the bit error rate of the TS output from both tuners 21 and 22 deteriorates, and the performance. Will be reduced.
[0013]
Therefore, as described above, the tuners 21 and 22 seal their high-frequency portions with the shield plates 34 and 35 and the shield lids 36 and 37, respectively, so that the tuner 21 and the tuner 22 are arranged close to each other. Mutual interference is avoided.
[0014]
However, providing two sets of shield plates 34 and 35 and shield lids 36 and 37 for each of the tuners 21 and 22 increases the number of shield members, which increases the cost. Of course, even if the tuner 21 and the tuner 22 are sufficiently separated from each other and arranged on the main board 42, the influence of mutual interference can be reduced. In this case, however, the distance between the two connectors 38 and 38 is increased. The design of the receiving device 20 becomes unrealistic.
[0015]
According to the present invention, in a receiving device incorporating a plurality of tuners, it is possible to reduce performance deterioration due to unnecessary radiation and to maintain cost advantage.
[0016]
[Means for Solving the Problems]
In this invention,
One surface is a mounting surface on which a wiring pattern for component mounting is applied, and the other surface is a double-sided printed board in which almost the entire area is a ground surface,
Predetermined components mounted on the mounting surface;
A frame-shaped shield plate provided on the mounting surface so as to surround a high-frequency portion of the mounting surface on which the predetermined component is mounted;
Connector pins mounted on the mounting surface for mounting the tuner on the main board;
With
The insulating base portion of the connector pin is a tuner that is pressed against the mounting surface by a folded portion provided on the frame-shaped shield plate .
Therefore, the first and second double-sided printed boards are shielded from each other by their ground plane and frame-like seal and plate, and unwanted radiation from each is suppressed.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
1 and 2 show an embodiment of the present invention. FIG. 1 is a plan view when the tuners 21 and 2 are each a single unit. FIG. 2 is a diagram in a state where the tuners 21 and 22 are mounted on the receiving device 20. It is a top view which makes a part a cross section.
[0018]
In the tuner 21, the printed board 210 is, for example, a rectangular double-sided board, and a wiring pattern is formed on one side 21 </ b> A of which various components 211 such as an IC are mounted. The other surface 21B of the printed circuit board 210 has a conductive pattern formed on almost the entire surface thereof and is connected to the ground pattern on the component mounting surface 21A so that the almost entire surface is set at the ground potential. This is the ground plane. Furthermore, a frame-shaped shield plate 212 is provided on the component mounting surface 21A of the printed circuit board 210 so as to surround the high-frequency portion.
[0019]
On one short side and long side of the printed circuit board 210, the antenna input connector 218 and the connector pin 219 are mounted on the component mounting surface 21A in a direction parallel to the printed circuit board 210. At this time, the connector pin 219 is planted on the insulating base 219A, and a part 212A of the shield plate 212 is folded back. The folded base 212A causes the insulating base 219A of the connector pin 219 to be on the component mounting surface 21A. Pressed down.
[0020]
Further, the tuner 22 is configured in the same manner as the tuner 21, and parts corresponding to the parts 210 to 219 </ b> A of the tuner 21 are denoted by reference numerals 220 instead of the reference numerals 210, and description thereof is omitted. However, in this case, as can be seen from a comparison between FIG. 1A and FIG. 1B, the printed circuit board 210 of the tuner 21 and the printed circuit board 220 of the tuner 22 have almost the same wiring patterns on their component mounting surfaces 21A and 22A. The main components among the components 211 and 221 mounted on the component mounting surfaces 21A and 22A are symmetrically arranged.
[0021]
In the tuners 21 and 22 configured as described above, as shown in FIG. 2, the printed circuit board 211 and the printed circuit board 212 are parallel to each other, the ground plane 21B of the printed circuit board 211, and the printed circuit board 212. The main printed circuit board 42 is provided such that the connectors 218 and 219 protrude from the rear panel 41 of the receiving device 20 so as to face the grounding surface 22B.
[0022]
At this time, although not shown, the printed circuit board 42 is provided with two connectors, and the connector pins 219 and 229 of the tuners 21 and 22 are inserted into these connectors, whereby the tuners 21 and 22 are printed. Connected to the substrate 42.
[0023]
According to such a configuration, since the ground planes 21B and 22B of the printed circuit boards 211 and 212 act as a shield, even if unnecessary radiation is emitted from one of the tuners 21 and 22 to the other, the ground planes 21B and 22B As a result, the mutual interference due to unwanted radiation between the tuner 21 and the tuner 22 is reduced. Therefore, the tuner 21 and the tuner 22 can be arranged close to each other. At this time, the bit error rate of the TS output from the tuners 21 and 22 is not deteriorated, and the performance is not lowered. .
[0024]
Further, as shown in FIG. 2, the tuners 21 and 22 only need to be provided with shield plates 212 and 222, and the number of shield members can be reduced as is apparent from FIG. Furthermore, since it is not necessary to arrange the tuner 21 and the tuner 22 sufficiently apart from each other on the main board 42, the distance between the two connectors 218 and 219 is not increased more than necessary, and the design of the receiving device 20 is impaired. Nor.
[0025]
Further, the outer shapes of the printed circuit boards 210 and 220 can be made the same with respect to the tuner 21, and the design of the printed circuit boards 210 and 220 is plane-symmetric. It does not occur. Further, not only can the isolation between the two tuners 21 and 22 be easily ensured, but also two TS outputs with uniform characteristics can be obtained.
[0026]
In the above description, the tuners 21 and 22 may receive different digital satellite broadcasts. Also, the method of using the TS output from the tuners 21 and 22 is arbitrary, and it can be used not only for recording a back program but also for picture-in-picture.
[0027]
[List of abbreviations used in this specification]
D / A: Digital to Analog
HDD: Hard Disk Drive
MPEG: Motion Picture Image Coding Experts Group
TS: Transport Stream
[0028]
【The invention's effect】
According to this invention, since expensive shield members can be reduced, the cost of the receiving apparatus can be suppressed. In addition, since the mutual interference between the tuners can be reduced, the performance is not deteriorated. Further, since it is not necessary to arrange the two tuners sufficiently apart from each other, the design of the receiving apparatus is not impaired. Further, there is no additional cost for the substrate mold of the tuner printed circuit board and additional design man-hours. In addition, two systems of TS outputs with uniform characteristics can be obtained.
[Brief description of the drawings]
FIG. 1 is a plan view showing an embodiment of a tuner that can be used in the present invention.
FIG. 2 is a plan view, partly in section, showing one embodiment of the present invention.
FIG. 3 is a system diagram showing an embodiment of a receiving apparatus to which the present invention can be applied.
FIG. 4 is a plan view for explaining the present invention.
FIG. 5 is a plan view, partly in section, for explaining the present invention.
[Explanation of symbols]
21 and 22: tuner, 21A and 22A ... component mounting surface, 21B and 22B ... ground plane, 41 ... rear panel, 42 ... printed circuit board, 210 and 220 ... double-sided printed circuit board, 211 and 221 ... component, 212 and 222 ... shield Members 218 and 228 ... antenna input connector

Claims (6)

一方の面は部品実装用の配線パターンが施された実装面とされ、他方の面はほぼ全域が接地面とされた両面プリント基板と、
上記実装面に実装される所定の部品と、
上記所定の部品が実装された実装面の高周波部分を囲むように上記実装面に設けられた枠状のシールド板と、
上記実装面に実装され、上記チューナをメイン基板に装着するためのコネクタピンと
を備え、
上記コネクタピンの絶縁基部は、上記枠状のシールド板に設けられた折り返し部により上記実装面に押さえつけられる
ようにしたチューナ。One surface is a mounting surface on which a wiring pattern for component mounting is applied, and the other surface is a double-sided printed board in which almost the entire area is a ground surface,
Predetermined components mounted on the mounting surface;
A frame-shaped shield plate provided on the mounting surface so as to surround a high-frequency portion of the mounting surface on which the predetermined component is mounted;
Connector pins mounted on the mounting surface for mounting the tuner on the main board;
With
A tuner in which an insulating base portion of the connector pin is pressed against the mounting surface by a folded portion provided on the frame-shaped shield plate . 請求項１に記載のチューナにおいて、
デジタル衛星放送を受信する
ようにしたチューナ。The tuner according to claim 1, wherein
A tuner that receives digital satellite broadcasts . 少なくとも第１および第２のチューナを有し、Having at least a first and a second tuner;
上記第１および第２のチューナは、  The first and second tuners are
一方の面は部品実装用の配線パターンが施された実装面とされ、他方の面はほぼ全域が接地面とされた両面プリント基板と、    One surface is a mounting surface on which a wiring pattern for component mounting is applied, and the other surface is a double-sided printed board in which almost the entire area is a ground surface,
上記実装面に実装される所定の部品と、      Predetermined components mounted on the mounting surface;
上記所定の部品が実装された実装面の高周波部分を囲むように上記実装面に設けられた枠状のシールド板と      A frame-shaped shield plate provided on the mounting surface so as to surround a high-frequency portion of the mounting surface on which the predetermined component is mounted;
をそれぞれ有し、    Each with
上記第１のチューナの両面プリント基板の外形および上記実装面上の配線パターンと、上記第２のチューナの両面プリント基板の外形および上記実装面上の配線パターンとはほぼ面対称とされ、  The external shape of the double-sided printed circuit board of the first tuner and the wiring pattern on the mounting surface, and the external shape of the double-sided printed circuit board of the second tuner and the wiring pattern on the mounting surface are substantially plane-symmetric.
上記第１のチューナの両面プリント基板の上記実装面上に実装された上記部品と、上記第２のチューナの両面プリント基板の上記実装面上に実装された上記部品とはほぼ面対称とされ、  The component mounted on the mounting surface of the double-sided printed circuit board of the first tuner and the component mounted on the mounting surface of the double-sided printed circuit board of the second tuner are substantially plane-symmetric.
上記第１のチューナおよび第２のチューナの両面プリント基板は、上記接地面が互いに対向するように内部に配置される  The double-sided printed circuit boards of the first tuner and the second tuner are arranged inside so that the ground planes face each other.
ようにした受信装置。  Receiving device. 請求項３に記載の受信装置において、
上記第１のチューナおよび第２のチューナの両面プリント基板には、アンテナ入力コネクタがそれぞれ設けられ、
これらアンテナ入力コネクタが後面パネルから突出するように、上記第１および第２のチューナが配置される
ようにした受信装置。 The receiving apparatus according to claim 3,
The double-sided printed circuit boards of the first tuner and the second tuner are each provided with an antenna input connector,
A receiving apparatus in which the first and second tuners are arranged so that these antenna input connectors protrude from the rear panel . 請求項４に記載の受信装置において、
上記第１および第２のチューナがそれぞれデジタル衛星放送を受信するチューナである
ようにした受信装置。The receiving device according to claim 4,
A receiving apparatus in which each of the first and second tuners is a tuner that receives a digital satellite broadcast . 請求項５に記載の受信装置において、
上記デジタル衛星放送の番組を蓄積・再生するデバイスを有する
ようにした受信装置。The receiving device according to claim 5,
A receiving apparatus comprising a device for storing and reproducing the digital satellite broadcast program .
JP2002104756A 2002-04-08 2002-04-08 Tuner and receiver Expired - Fee Related JP3940901B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002104756A JP3940901B2 (en) 2002-04-08 2002-04-08 Tuner and receiver
KR1020047015943A KR100957257B1 (en) 2002-04-08 2003-04-02 Signal reception device and signal reception circuit
PCT/JP2003/004238 WO2003085851A1 (en) 2002-04-08 2003-04-02 Signal reception device, signal reception circuit, and reception device
EP03715739A EP1494362A4 (en) 2002-04-08 2003-04-02 Signal reception device, signal reception circuit, and reception device
US10/510,289 US7634225B2 (en) 2002-04-08 2003-04-02 Signal reception device, signal reception circuit, and reception device
CNB038117304A CN100397788C (en) 2002-04-08 2003-04-02 Signal reception device, signal reception circuit, and reception device
KR1020107000816A KR100995447B1 (en) 2002-04-08 2003-04-02 Tuner and reception device
TW092107654A TWI226155B (en) 2002-04-08 2003-04-03 Signal receiving apparatus, signal receiving circuit and receiving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002104756A JP3940901B2 (en) 2002-04-08 2002-04-08 Tuner and receiver

Publications (2)

Publication Number Publication Date
JP2003304162A JP2003304162A (en) 2003-10-24
JP3940901B2 true JP3940901B2 (en) 2007-07-04

Family

ID=29389800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002104756A Expired - Fee Related JP3940901B2 (en) 2002-04-08 2002-04-08 Tuner and receiver

Country Status (1)

Country Link
JP (1) JP3940901B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519099B2 (en) * 2006-03-30 2010-08-04 三菱電機株式会社 High frequency module
JP4659666B2 (en) 2006-04-18 2011-03-30 株式会社日立製作所 Broadcast receiving apparatus, tuner apparatus thereof, and distributor therefor
JP5630118B2 (en) * 2010-07-22 2014-11-26 ソニー株式会社 Tuner module and receiver
JP7152984B2 (en) * 2019-05-23 2022-10-13 日本電波工業株式会社 Receiver circuit board and receiver circuit

Also Published As

Publication number Publication date
JP2003304162A (en) 2003-10-24

Similar Documents

Publication Publication Date Title
JP2663823B2 (en) High frequency device
US7634225B2 (en) Signal reception device, signal reception circuit, and reception device
US7692520B2 (en) Single package television tuning apparatus and television receiver including the same
US7293998B2 (en) Electronic device and circuit module device
US6038431A (en) Card-type electronic device for adding a data communication function to an apparatus without hardware modification of the apparatus
JP3940901B2 (en) Tuner and receiver
US7030938B2 (en) Tuner and receiver apparatus
JP2007097002A (en) Digital broadcast receiver
US6737945B2 (en) Digital broadcast receiving tuner suitable for miniaturization by placing tuner units on oppos surfaces on a board
JP2001136446A (en) Digital television signal reception unit
US20120314385A1 (en) Circuit board and electronic apparatus
JP3956761B2 (en) Signal receiving apparatus and signal receiving circuit
JP2004282214A (en) Av apparatus with multiple tuners mounted thereon
KR100755609B1 (en) A set top box having direct connection for modules
JP2005167314A (en) Electronic equipment provided with tuner
JPH0347348Y2 (en)
JP2008131359A (en) Receiving apparatus and system
JP4584233B2 (en) Reception device and reception noise reduction method thereof
TW201208263A (en) Front-end module and reception device
JP2009111889A (en) Tuner
JP2009089214A (en) Digital broadcast receiving apparatus
JP2010141765A (en) Electronic apparatus
JPH08130491A (en) Satellite broadcast receiver
JP2011254428A (en) Receiving device and receiving substrate of receiving device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070320

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees