JP2003304162A - Receiver - Google Patents

Receiver

Info

Publication number
JP2003304162A
JP2003304162A JP2002104756A JP2002104756A JP2003304162A JP 2003304162 A JP2003304162 A JP 2003304162A JP 2002104756 A JP2002104756 A JP 2002104756A JP 2002104756 A JP2002104756 A JP 2002104756A JP 2003304162 A JP2003304162 A JP 2003304162A
Authority
JP
Japan
Prior art keywords
tuners
printed circuit
circuit board
tuner
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002104756A
Other languages
Japanese (ja)
Other versions
JP3940901B2 (en
Inventor
Satoru Kawakami
悟 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002104756A priority Critical patent/JP3940901B2/en
Application filed by Sony Corp filed Critical Sony Corp
Priority to PCT/JP2003/004238 priority patent/WO2003085851A1/en
Priority to KR1020107000816A priority patent/KR100995447B1/en
Priority to KR1020047015943A priority patent/KR100957257B1/en
Priority to CNB038117304A priority patent/CN100397788C/en
Priority to EP03715739A priority patent/EP1494362A4/en
Priority to US10/510,289 priority patent/US7634225B2/en
Priority to TW092107654A priority patent/TWI226155B/en
Publication of JP2003304162A publication Critical patent/JP2003304162A/en
Application granted granted Critical
Publication of JP3940901B2 publication Critical patent/JP3940901B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To reduce performance deterioration due to undesired radiation and to maintain a cost advantage in a receiver with a plurality of built-in tuners. <P>SOLUTION: At least two tuners 21 and 22 are provided. The tuners 21 and 22 are configured by mounting prescribed parts 211 and 221 on both-surface printed boards 210 and 220 respectively. At this time, one surfaces 21A and 22A of the both-surface printed boards 210 and 220 are mounting surfaces for the parts 211 and 221, while the other surfaces 21B and 22B are a ground surface over almost all of the surfaces. The mounting surface 21A of the both- surface printed board 210 and the mounting surface 22A of the both-surface printed board 220 are plane symmetrical, and the both-surface printed boards 210 and 220 are arranged in the receiver such that the ground surfaces 21B and 22B face each other. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、複数のチューナ
を内蔵する受信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver including a plurality of tuners.

【0002】[0002]

【従来の技術】デジタル衛星放送の受信装置として、例
えば図3に示すように、2系統の受信系と、番組の蓄積
用のデバイスを内蔵するものが考えられている。すなわ
ち、第1のアンテナ11によりデジタル衛星放送が受信
されるとともに、中間周波信号にダウンコンバートさ
れ、この中間周波信号が受信装置20の第1のチューナ
21に供給されてベースバンド信号に変換されるととも
に、復調および誤り訂正などの処理が行われることによ
り第1のTS(トランスポートストリーム)が出力さ
れ、このTSが切り換え回路23に供給される。
2. Description of the Related Art As a receiving apparatus for digital satellite broadcasting, for example, as shown in FIG. 3, one having two receiving systems and a device for accumulating programs is considered. That is, the digital satellite broadcast is received by the first antenna 11, is down-converted into an intermediate frequency signal, and this intermediate frequency signal is supplied to the first tuner 21 of the receiving device 20 and converted into a baseband signal. At the same time, the first TS (transport stream) is output by performing processing such as demodulation and error correction, and this TS is supplied to the switching circuit 23.

【0003】また、第2のアンテナ12により第2のデ
ジタル衛星放送が受信されるとともに、中間周波信号に
ダウンコンバートされ、この中間周波信号が第2のチュ
ーナ22に供給され、第1のチューナ21と同様の処理
により第2のTSが出力され、このTSが切り換え回路
23に供給される。
The second antenna 12 receives the second digital satellite broadcast and down-converts it into an intermediate frequency signal. The intermediate frequency signal is supplied to the second tuner 22 and the first tuner 21. The second TS is output by the same process as the above, and this TS is supplied to the switching circuit 23.

【0004】また、切り換え回路23には、番組の蓄積
用のデバイスとして、例えばHDD24が接続され、ユ
ーザの操作にしたがって、チューナ21から出力される
TSと、チューナ22から出力されるTSとのどちらか
一方が記録(蓄積)される。
A HDD 24 is connected to the switching circuit 23 as a device for storing programs. Either the TS output from the tuner 21 or the TS output from the tuner 22 is operated according to the user's operation. One of them is recorded (stored).

【0005】そして、切り換え回路23からは、ユーザ
の操作にしたがって、チューナ21、22から出力され
るTSおよびHDD24から読み出されるTSのうちの
どれか1つのTSが選択されて取り出され、この取り出
されたTSがMPEGデコーダ25に供給されてデジタ
ルビデオ信号およびデジタルオーディオ信号にデコード
される。
From the switching circuit 23, any one of the TSs output from the tuners 21 and 22 and the TSs read from the HDD 24 is selected and extracted from the switching circuit 23 according to the user's operation. The TS is supplied to the MPEG decoder 25 and decoded into a digital video signal and a digital audio signal.

【0006】そして、そのデコードされたデジタルビデ
オ信号が例えばNTSCエンコーダ回路26に供給され
てNTSC方式におけるデジタルビデオ信号にエンコー
ドされ、この信号がD/Aコンバータ回路27Vに供給
されてアナログのNTSCビデオ信号にD/A変換され
て出力端子28Vに取り出される。また、MPEGデコ
ーダ25によりデコードされたデジタルオーディオ信号
がD/Aコンバータ27Sに供給されてもとのアナログ
のオーディオ信号にD/A変換され、出力端子28Sに
取り出される。
Then, the decoded digital video signal is supplied to, for example, an NTSC encoder circuit 26 to be encoded into a digital video signal in the NTSC system, and this signal is supplied to a D / A converter circuit 27V and an analog NTSC video signal. D / A converted to and output to the output terminal 28V. Further, the digital audio signal decoded by the MPEG decoder 25 is supplied to the D / A converter 27S, D / A converted into an original analog audio signal, and taken out to the output terminal 28S.

【0007】さらに、システム制御回路29がマイクロ
コンピュータを有して構成され、ユーザの操作にしたが
ってシステム制御回路29からそれぞれの回路に制御信
号が供給される。
Further, the system control circuit 29 is configured to have a microcomputer, and the control signal is supplied from the system control circuit 29 to each circuit in accordance with a user's operation.

【0008】そして、チューナ21、22は、例えば図
4および図5に示すように構成される。すなわち、チュ
ーナ21、22は同様の構成とされているもので、長方
形の両面プリント基板31の一方の面および他方の面
に、ICなどの各種の部品32、33が実装される。ま
た、プリント基板31の高周波部分を囲むように、枠状
のシールド板34、35が設けられるとともに、これら
シールド板34、35には、皿状のシールド蓋36、3
7がかぶせられる(図4は、シールド蓋36を外した状
態)。
The tuners 21 and 22 are constructed as shown in FIGS. 4 and 5, for example. That is, the tuners 21 and 22 have the same structure, and various components 32 and 33 such as ICs are mounted on one surface and the other surface of the rectangular double-sided printed circuit board 31. Further, frame-shaped shield plates 34 and 35 are provided so as to surround the high frequency part of the printed circuit board 31, and the shield plates 34 and 35 have dish-shaped shield lids 36 and 35.
7 is covered (in FIG. 4, the shield lid 36 is removed).

【0009】また、プリント基板31の一方の短辺およ
び長辺には、アンテナ入力コネクタ38およびコネクタ
ピン39がプリント基板31と平行する向きに設けられ
る。
An antenna input connector 38 and a connector pin 39 are provided on one short side and a long side of the printed board 31 in a direction parallel to the printed board 31.

【0010】そして、以上のように構成されたチューナ
21、22が、図5にも示すように、互いに平行に、か
つ、コネクタ38、38が受信装置20の後面パネル4
1から突出するように、メインのプリント基板42に設
けられる。なお、このとき、プリント基板42には、図
示はしないが、2つのコネクタが設けられ、これらコネ
クタに、チューナ21、22のコネクタピン39、39
が差し込まれ、これによりチューナ21、22はプリン
ト基板42に接続される。
As shown in FIG. 5, the tuners 21 and 22 configured as described above are parallel to each other, and the connectors 38 and 38 are connected to the rear panel 4 of the receiver 20.
It is provided on the main printed circuit board 42 so as to project from 1. At this time, although not shown, two connectors are provided on the printed circuit board 42, and the connector pins 39, 39 of the tuners 21, 22 are connected to these connectors.
Is inserted, whereby the tuners 21 and 22 are connected to the printed circuit board 42.

【0011】したがって、この受信装置20によれば、
チューナ21、22の一方の受信した放送のビデオ信号
およびオーディオ信号を端子28V、28Sに出力して
その放送を視聴することができる。そして、このとき、
その視聴中の番組をHDD23に録画したり、裏番組を
チューナ21、22の他方により受信してHDD24に
録画したりして視聴することができる。また、HDD2
4に録画した番組を視聴することもできる。
Therefore, according to this receiving device 20,
One of the tuners 21 and 22 can output the video signal and audio signal of the received broadcast to the terminals 28V and 28S to watch the broadcast. And at this time,
The program being viewed can be recorded in the HDD 23, or the back program can be received by the other of the tuners 21 and 22 and recorded in the HDD 24 for viewing. In addition, HDD2
You can also watch the program recorded in 4.

【0012】[0012]

【発明が解決しようとする課題】ところで、チューナ2
1、22が図4および図5に示すように構成されている
場合には、チューナ21とチューナ22とが近接してい
ると、チューナ21からの不要輻射がチューナ22に飛
び込んだり、逆にチューナ22からの不要輻射がチュー
ナ21に飛び込んだりすることにより、相互干渉が発生
してしまい、結果として、双方のチューナ21、22か
ら出力されるTSのビットエラー率などが悪化し、性能
の低下を招いてしまう。
By the way, the tuner 2
When the tuners 1 and 22 are configured as shown in FIGS. 4 and 5, when the tuner 21 and the tuner 22 are close to each other, unnecessary radiation from the tuner 21 jumps into the tuner 22 and vice versa. Mutual interference occurs because unnecessary radiation from the tuner 22 jumps into the tuner 21. As a result, the bit error rate of the TS output from both tuners 21 and 22 deteriorates, and performance is degraded. I will invite you.

【0013】このため、チューナ21、22は、上記の
ように、それらの高周波部分を、シールド板34、35
およびシールド蓋36、37によりそれぞれ密閉し、チ
ューナ21とチューナ22とを近接して配置しても相互
干渉が生じないようにしている。
Therefore, as described above, the tuners 21 and 22 shield their high frequency parts from the shield plates 34 and 35.
And the shield lids 36 and 37 are sealed to prevent mutual interference even if the tuner 21 and the tuner 22 are arranged close to each other.

【0014】しかし、チューナ21、22のそれぞれに
2組のシールド板34、35およびシールド蓋36、3
7を設けると、シールド部材が増えるので、コストが上
昇してしまう。もちろん、チューナ21とチューナ22
とを十分に離してメイン基板42に配置しても、相互干
渉の影響を低減できるが、その場合には、2つのコネク
タ38、38の間隔も広くなってしまい、受信装置20
のデザインが現実的でないものになってしまう。
However, two sets of shield plates 34 and 35 and shield covers 36 and 3 are provided for each of the tuners 21 and 22.
If 7 is provided, the number of shield members increases, which increases the cost. Of course, tuner 21 and tuner 22
Although the influence of mutual interference can be reduced even if they are arranged on the main board 42 sufficiently apart from each other, in that case, the interval between the two connectors 38, 38 also becomes wide, and the receiving device 20
Design becomes unrealistic.

【0015】この発明は、複数のチューナを内蔵する受
信装置において、不要輻射による性能劣化を低減し、し
かも、コスト的な優位性を保つことができるようにする
ものである。
The present invention is intended to reduce the performance deterioration due to unnecessary radiation in a receiving device incorporating a plurality of tuners, and at the same time, to maintain the cost advantage.

【0016】[0016]

【課題を解決するための手段】この発明においては、例
えば、少なくとも第1および第2のチューナを有し、上
記第1および第2のチューナは、両面プリント基板およ
び所定の部品をそれぞれ有し、上記両面プリント基板
は、その一方の面が上記部品の実装面とされるととも
に、その他方の面のほぼ全域が接地面とされ、上記第1
の両面プリント基板の上記実装面と、上記第2の両面プ
リント基板の上記実装面とは面対称とされ、上記第1お
よび第2の両面プリント基板は、上記接地面が互いに対
向するように内部に配置されるようにした受信装置とす
るものである。したがって、第1および第2の両面プリ
ント基板は、それらの接地面により互いにシールドさ
れ、それぞれからの不要輻射が抑圧される。
According to the present invention, for example, at least first and second tuners are provided, and the first and second tuners each have a double-sided printed circuit board and a predetermined component. In the double-sided printed circuit board, one surface thereof is a mounting surface of the component, and almost the other surface is a grounding surface.
The mounting surface of the double-sided printed circuit board and the mounting surface of the second double-sided printed circuit board are plane-symmetrical, and the first and second double-sided printed circuit boards are arranged so that the ground planes face each other. The receiving device is arranged at. Therefore, the first and second double-sided printed circuit boards are shielded from each other by their ground planes, and unnecessary radiation from each is suppressed.

【0017】[0017]

【発明の実施の形態】図1および図2は、この発明の一
形態を示すもので、図1はチューナ21、2がそれぞれ
単体のときの平面図、図2はチューナ21、22を受信
装置20に実装した状態における一部を断面とする平面
図である。
1 and 2 show an embodiment of the present invention. FIG. 1 is a plan view of the tuners 21 and 2 as a single unit, and FIG. 2 is a receiving device of the tuners 21 and 22. It is a top view which makes a part a cross section in the state mounted in 20.

【0018】そして、チューナ21においては、プリン
ト基板210が例えば長方形の両面基板とされるととも
に、その一方の面21Aに、配線パターンが形成されて
ICなどの各種の部品211が実装される。また、プリ
ント基板210の他方の面21Bは、そのほぼ全面に導
電パターンが形成されるとともに、部品実装面21Aの
接地パターンに接続され、ほぼ全面が接地電位とされ、
したがって、他方の面21Bは接地面とされる。さら
に、プリント基板210の部品実装面21Aには、その
高周波部分を囲むように、枠状のシールド板212が設
けられる。
In the tuner 21, the printed board 210 is, for example, a rectangular double-sided board, and a wiring pattern is formed on one surface 21A thereof to mount various components 211 such as ICs. Further, the other surface 21B of the printed circuit board 210 has a conductive pattern formed on almost the entire surface thereof, and is connected to the ground pattern of the component mounting surface 21A so that almost the entire surface is at the ground potential.
Therefore, the other surface 21B is used as a ground surface. Further, on the component mounting surface 21A of the printed circuit board 210, a frame-shaped shield plate 212 is provided so as to surround the high frequency part.

【0019】また、プリント基板210の一方の短辺お
よび長辺には、その部品実装面21Aに、アンテナ入力
コネクタ218およびコネクタピン219がプリント基
板210と平行する向きにマウントされる。なお、この
とき、コネクタピン219は、絶縁基部219Aに植立
されるとともに、シールド板212の一部212Aが折
り返され、その折り返し部212Aにより、コネクタピ
ン219の絶縁基部219Aが部品実装面21Aに押さ
えつけられる。
The antenna input connector 218 and the connector pin 219 are mounted on the component mounting surface 21A on one short side and the long side of the printed board 210 in a direction parallel to the printed board 210. At this time, the connector pin 219 is erected on the insulating base portion 219A, and a part 212A of the shield plate 212 is folded back, and the folded back portion 212A causes the insulating base portion 219A of the connector pin 219 to reach the component mounting surface 21A. It can be suppressed.

【0020】さらに、チューナ22もチューナ21と同
様に構成されるもので、チューナ21の部品210〜2
19Aと対応する部品には、符号210番台に代えて符
号220番台を付けて説明は省略する。ただし、この場
合、図1Aと図1Bとを比べても分かるように、チュー
ナ21のプリント基板210と、チューナ22のプリン
ト基板220とでは、それらの部品実装面21A、22
Aの配線パターンはほぼ面対称とされ、部品実装面21
A、22Aに実装される部品211、221のうちの主
要な部品は、ほぼ面対称に配置される。
Further, the tuner 22 is also constructed in the same manner as the tuner 21, and components 210 to 2 of the tuner 21 are provided.
Parts corresponding to 19A are denoted by reference numeral 220 series instead of reference numeral 210 and description thereof is omitted. However, in this case, as can be seen by comparing FIGS. 1A and 1B, the printed circuit board 210 of the tuner 21 and the printed circuit board 220 of the tuner 22 have their component mounting surfaces 21A and 22A.
The wiring pattern A is almost plane symmetric, and the component mounting surface 21
The main components of the components 211 and 221 mounted on A and 22A are arranged substantially plane-symmetrically.

【0021】そして、以上のように構成されたチューナ
21、22が、図2にも示すように、プリント基板21
1とプリント基板212とが互いに平行となるととも
に、プリント基板211の接地面21Bと、プリント基
板212の接地面22Bとが対向するように、かつ、コ
ネクタ218、219が受信装置20の後面パネル41
から突出するように、メインのプリント基板42に設け
られる。
As shown in FIG. 2, the tuners 21 and 22 configured as described above are used for the printed circuit board 21.
1 and the printed circuit board 212 are parallel to each other, the ground plane 21B of the printed circuit board 211 and the ground plane 22B of the printed circuit board 212 face each other, and the connectors 218 and 219 are disposed on the rear panel 41 of the receiver 20.
The main printed circuit board 42 is provided so as to protrude from the main printed circuit board 42.

【0022】なお、このとき、プリント基板42には、
図示はしないが、2つのコネクタが設けられ、これらコ
ネクタに、チューナ21、22のコネクタピン219、
229が差し込まれ、これによりチューナ21、22
は、プリント基板42に接続されている。
At this time, the printed board 42 is
Although not shown, two connectors are provided, and the connector pins 219 of the tuners 21 and 22 are provided to these connectors.
229 is plugged in, so that the tuners 21, 22
Are connected to the printed circuit board 42.

【0023】このような構成によれば、プリント基板2
11、212の接地面21B、22Bがシールドとして
作用するので、チューナ21、22の一方から他方に向
けて不要輻射が出ても、接地面21B、22Bにより減
衰され、チューナ21とチューナ22との間の不要輻射
による相互干渉は低減される。したがって、チューナ2
1とチューナ22とを近接して配置することができ、こ
のとき、チューナ21、22から出力されるTSのビッ
トエラー率などが悪化することがなく、性能の低下を招
くことがない。
According to this structure, the printed circuit board 2
Since the ground planes 21B and 22B of 11, 212 act as a shield, even if unnecessary radiation is emitted from one of the tuners 21 and 22 toward the other, it is attenuated by the ground planes 21B and 22B and the tuner 21 and the tuner 22 are separated from each other. Mutual interference due to unwanted radiation between them is reduced. Therefore, tuner 2
1 and the tuner 22 can be arranged close to each other, and at this time, the bit error rate of the TS output from the tuners 21 and 22 is not deteriorated and the performance is not deteriorated.

【0024】また、図2にも示すように、チューナ2
1、22には、シールド板212、222を設けるだけ
でよく、図5と比べると明らかなように、シールド部材
を減らすことができる。さらに、チューナ21とチュー
ナ22とを十分に離してメイン基板42に配置する必要
がないので、2つのコネクタ218、219の間隔が必
要以上に広くなることがなく、受信装置20のデザイン
を損なうこともない。
Further, as shown in FIG. 2, the tuner 2
It is only necessary to provide the shield plates 212 and 222 on the parts 1 and 22, and as is apparent from comparison with FIG. 5, the number of shield members can be reduced. Further, since it is not necessary to dispose the tuner 21 and the tuner 22 on the main board 42 with sufficient separation, the distance between the two connectors 218 and 219 does not become wider than necessary, and the design of the receiving device 20 is impaired. Nor.

【0025】さらに、チューナ21に対して、プリント
基板210、220の外形を同じにすることができると
ともに、プリント基板210、220の設計が面対称と
なるので、基板金型の追加コストや追加設計の工数が発
生したりすることがない。また、2つのチューナ21、
22の間のアイソレーションを容易に確保できるだけで
なく、特性の揃った2系統のTS出力を得ることができ
る。
Further, since the printed boards 210 and 220 can have the same outer shape with respect to the tuner 21 and the designs of the printed boards 210 and 220 are plane-symmetrical, the additional cost and additional design of the board die can be achieved. The man-hour of will not occur. Also, the two tuners 21,
Not only can the isolation between 22 be easily secured, but also two systems of TS outputs with uniform characteristics can be obtained.

【0026】なお、上述において、チューナ21、22
が、互いに異なるデジタル衛星放送を受信するものであ
ってもよい。また、チューナ21、22から出力される
TSの使用方法も任意であり、裏番組の録画だけでな
く、ピクチャ・イン・ピクチャなどに使用することもで
きる。
In the above description, the tuners 21 and 22
However, they may receive different digital satellite broadcasts. Also, the method of using the TS output from the tuners 21 and 22 is arbitrary, and it can be used not only for recording the back program but also for picture-in-picture.

【0027】〔この明細書で使用している略語の一覧〕 D/A :Digital to Analog HDD :Hard Disk Drive MPEG:Motion Picture Image Coding Experts Grou
p TS :Transport Stream
[List of Abbreviations Used in This Specification] D / A: Digital to Analog HDD: Hard Disk Drive MPEG: Motion Picture Image Coding Experts Grou
p TS: Transport Stream

【0028】[0028]

【発明の効果】この発明によれば、高価なシールド部材
を減らすことができるので、受信装置のコストを抑える
ことができる。しかも、チューナ間の相互干渉を低減で
きるので、性能の劣化を招くことがない。また、2つの
チューナを十分に離して配置する必要がないので、受信
装置のデザインを損なうこともない。さらに、チューナ
のプリント基板の基板金型の追加コストや追加設計の工
数が発生したりすることがない。また、特性の揃った2
系統のTS出力を得ることができる。
According to the present invention, since the costly shield member can be reduced, the cost of the receiving device can be suppressed. In addition, mutual interference between tuners can be reduced, so that performance is not deteriorated. Further, since it is not necessary to dispose the two tuners sufficiently apart from each other, the design of the receiving device is not damaged. Further, the additional cost of the substrate mold of the printed circuit board of the tuner and the additional man-hours for the design do not occur. In addition, 2 with uniform characteristics
The TS output of the system can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に使用できるチューナの一形態を示す
平面図である。
FIG. 1 is a plan view showing one form of a tuner that can be used in the present invention.

【図2】この発明の一形態を示す一部を断面とする平面
図である。
FIG. 2 is a partial cross-sectional plan view showing one embodiment of the present invention.

【図3】この発明を適用できる受信装置の一形態を示す
系統図である。
FIG. 3 is a system diagram showing one form of a receiving apparatus to which the present invention can be applied.

【図4】この発明を説明するための平面図である。FIG. 4 is a plan view for explaining the present invention.

【図5】この発明を説明するための一部を断面とする平
面図である。
FIG. 5 is a plan view, part of which is a cross section, for explaining the present invention.

【符号の説明】[Explanation of symbols]

21および22…チューナ、21Aおよび22A…部品
実装面、21Bおよび22B…接地面、41…後面パネ
ル、42…プリント基板、210および220…両面プ
リント基板、211および221…部品、212および
222…シールド部材、218および228…アンテナ
入力コネクタ
21 and 22 ... Tuner, 21A and 22A ... Component mounting surface, 21B and 22B ... Ground plane, 41 ... Rear panel, 42 ... Printed circuit board, 210 and 220 ... Double-sided printed circuit board, 211 and 221 ... Component, 212 and 222 ... Shield Members 218 and 228 ... Antenna input connector

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】少なくとも第1および第2のチューナを有
し、 上記第1および第2のチューナは、両面プリント基板お
よび所定の部品をそれぞれ有し、 上記両面プリント基板は、その一方の面が上記部品の実
装面とされるとともに、その他方の面のほぼ全域が接地
面とされ、 上記第1の両面プリント基板の上記実装面と、上記第2
の両面プリント基板の上記実装面とは面対称とされ、 上記第1および第2の両面プリント基板は、上記接地面
が互いに対向するように内部に配置されるようにした受
信装置。
1. At least first and second tuners, wherein the first and second tuners each have a double-sided printed circuit board and a predetermined component, and the double-sided printed circuit board has one surface thereof. The mounting surface of the component is provided, and almost the entire surface of the other surface is a ground surface, and the mounting surface of the first double-sided printed circuit board and the second surface
In the receiving device, the mounting surface of the double-sided printed circuit board is plane-symmetrical, and the first and second double-sided printed circuit boards are arranged inside so that the ground planes face each other.
【請求項2】請求項1に記載の受信装置において、 上記第1および第2の両面プリント基板には、アンテナ
入力コネクタがそれぞれ設けられ、 これらアンテナ入力コネクタが後面パネルから突出する
ように、上記第1および第2の両面プリント基板が配置
されるようにした受信装置。
2. The receiving device according to claim 1, wherein the first and second double-sided printed circuit boards are respectively provided with antenna input connectors, and the antenna input connectors project from the rear panel. A receiving device in which first and second double-sided printed circuit boards are arranged.
【請求項3】請求項2に記載の受信装置において、 上記第1および第2のチューナがそれぞれデジタル衛星
放送を受信するチューナであるようにした受信装置。
3. The receiving device according to claim 2, wherein the first and second tuners are tuners for receiving digital satellite broadcasts, respectively.
【請求項4】請求項3に記載の受信装置において、 上記デジタル衛星放送の番組を蓄積・再生するデバイス
を有するようにした受信装置。
4. The receiving device according to claim 3, wherein the receiving device has a device for storing and reproducing the program of the digital satellite broadcasting.
JP2002104756A 2002-04-08 2002-04-08 Tuner and receiver Expired - Fee Related JP3940901B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002104756A JP3940901B2 (en) 2002-04-08 2002-04-08 Tuner and receiver
KR1020107000816A KR100995447B1 (en) 2002-04-08 2003-04-02 Tuner and reception device
KR1020047015943A KR100957257B1 (en) 2002-04-08 2003-04-02 Signal reception device and signal reception circuit
CNB038117304A CN100397788C (en) 2002-04-08 2003-04-02 Signal reception device, signal reception circuit, and reception device
PCT/JP2003/004238 WO2003085851A1 (en) 2002-04-08 2003-04-02 Signal reception device, signal reception circuit, and reception device
EP03715739A EP1494362A4 (en) 2002-04-08 2003-04-02 Signal reception device, signal reception circuit, and reception device
US10/510,289 US7634225B2 (en) 2002-04-08 2003-04-02 Signal reception device, signal reception circuit, and reception device
TW092107654A TWI226155B (en) 2002-04-08 2003-04-03 Signal receiving apparatus, signal receiving circuit and receiving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002104756A JP3940901B2 (en) 2002-04-08 2002-04-08 Tuner and receiver

Publications (2)

Publication Number Publication Date
JP2003304162A true JP2003304162A (en) 2003-10-24
JP3940901B2 JP3940901B2 (en) 2007-07-04

Family

ID=29389800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002104756A Expired - Fee Related JP3940901B2 (en) 2002-04-08 2002-04-08 Tuner and receiver

Country Status (1)

Country Link
JP (1) JP3940901B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274106A (en) * 2006-03-30 2007-10-18 Mitsubishi Electric Corp High frequency module
US7990480B2 (en) 2006-04-18 2011-08-02 Hitachi, Ltd. Broadcast receiving apparatus, and a tuner and a distributor for the same
JP2012028996A (en) * 2010-07-22 2012-02-09 Sony Corp Tuner module and receiver unit
JP2020191415A (en) * 2019-05-23 2020-11-26 日本電波工業株式会社 Receiving circuit board and receiving circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274106A (en) * 2006-03-30 2007-10-18 Mitsubishi Electric Corp High frequency module
JP4519099B2 (en) * 2006-03-30 2010-08-04 三菱電機株式会社 High frequency module
US7990480B2 (en) 2006-04-18 2011-08-02 Hitachi, Ltd. Broadcast receiving apparatus, and a tuner and a distributor for the same
JP2012028996A (en) * 2010-07-22 2012-02-09 Sony Corp Tuner module and receiver unit
JP2020191415A (en) * 2019-05-23 2020-11-26 日本電波工業株式会社 Receiving circuit board and receiving circuit
JP7152984B2 (en) 2019-05-23 2022-10-13 日本電波工業株式会社 Receiver circuit board and receiver circuit

Also Published As

Publication number Publication date
JP3940901B2 (en) 2007-07-04

Similar Documents

Publication Publication Date Title
KR100995447B1 (en) Tuner and reception device
US7990480B2 (en) Broadcast receiving apparatus, and a tuner and a distributor for the same
US6038431A (en) Card-type electronic device for adding a data communication function to an apparatus without hardware modification of the apparatus
JP2005166765A (en) Electronic device and circuit module device
JP3940901B2 (en) Tuner and receiver
JP2006253885A (en) Receiver
JP4234529B2 (en) Cable modem module device and electronic device
US20120314385A1 (en) Circuit board and electronic apparatus
JP2004282214A (en) Av apparatus with multiple tuners mounted thereon
JP3956761B2 (en) Signal receiving apparatus and signal receiving circuit
KR100755609B1 (en) A set top box having direct connection for modules
US20040169776A1 (en) Television tuner unit having a small motherboard-mounted surface area
JP2908967B2 (en) Tuner unit
KR100577709B1 (en) Digital broadcasting signal receiving unit
JP2005167314A (en) Electronic equipment provided with tuner
US20080295136A1 (en) High frequency receiving apparatus
JP2009111889A (en) Tuner
JPH11136152A (en) Digital television signal reception tuner
JPH0347348Y2 (en)
JP2003332928A (en) Substrate for use in semiconductor device
JP2010011406A (en) Television broadcasting receiver
JP2010141765A (en) Electronic apparatus
JPH05110459A (en) Card type electronic tuner
KR20080072352A (en) Dvb-s dual module set top box for digital video broadcast
JP2008136008A (en) Receiver and receiving noise reducing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070320

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees