JP3936221B2

JP3936221B2 - High frequency semiconductor device

Info

Publication number: JP3936221B2
Application number: JP2002092820A
Authority: JP
Inventors: 直子小野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-03-28
Filing date: 2002-03-28
Publication date: 2007-06-27
Anticipated expiration: 2022-03-28
Also published as: JP2003297964A

Description

【０００１】
【発明の属する技術分野】
本発明はバンプを用いたフリップチップ接続を持つ高周波半導体装置の構造に係わり、特にマイクロ波集積回路（ＭＩＣ）やモノリシックマイクロ波集積回路（ＭＭＩＣ）等のマイクロ波帯、ミリ波帯回路用高周波半導体装置に関する。
【０００２】
【従来の技術】
近年の情報通信分野における急速な需要の伸びにより、通信回線数を増やすことが急務となってきている。このため、従来あまり使用されていなかったマイクロ波、ミリ波帯を使用するシステムの実用化が急ピッチで進められている。
【０００３】
高周波帯無線通信器のＲＦ部は一般的に発振器、シンセサイザ、変調器、電力増幅器、低雑音増幅器、復調器、アンテナで構成されている。通信器には、電気特性が優れていること、小形であることが望まれる。高周波回路部の小形化を考える場合、可能な限り必要な回路を集積して形成すること、即ち、ＭＩＣ化、或いは、ＭＭＩＣ化することが有効である。
【０００４】
回路のＭＭＩＣ化に関しては、半導体集積化技術の飛躍的な発展に伴って半導体基板上の回路の集積化が進み、１つの半導体基板内に形成される回路は、従来の単体能動素子から機器の１つの回路機能を果たす機能回路ブロックへ、更には、複数の機能回路ブロックへと集積化度が高くなってきている。ＭＩＣ或いはＭＭＩＣには、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、ショットキーゲート型電界効果トランジスタ（ＭＥＳＦＥＴ）等の能動素子と、キャパシタ（Ｃ）、インダクタ（Ｌ）、抵抗（Ｒ）等の受動素子、及び線路等が形成されている。
【０００５】
初期の高周波半導体装置においては、半導体基板はアセンブリ基板にボンディング・ワイヤで接続されたフェイスアップマウント構造を採用していた。フェイスアップマウント構造ではアセンブリに必要な面積が発生し、高周波半導体装置のサイズが大きくなってしまう。又、ボンディング・ワイヤ間のばらつきにより、回路特性の公差が大きくなるという問題があった。そこで、更なる小形化、高性能化を図る目的でフリップチップ構造を持つ高周波半導体装置が提案された。
【０００６】
フリップチップ接続構造を持つ従来の高周波半導体装置を図１６〜図１８に示す。図１６及び図１７に示すフリップチップ接続構造では、半導体基板１がアセンブリ基板２にフェイスダウンの向きに、バンプ３ａ，３ｂ，３ｃ，・・・・・，３ｈを用いてフリップチップ接続されている。フリップチップ接続は、ボンディング・ワイヤ接続より、アセンブリ時の位置ずれが小さいため、より高性能な回路が実現出来る。又、アセンブリ用の新たな面積が不要であるため小形な高周波半導体装置を実現出来る。
【０００７】
半導体基板１の回路形成領域と対向する領域のアセンブリ基板２主面には、図１６及び図１７に示すような全面グランドプレート６ｇがあるタイプと、図１８及び図１９に示すような額縁状に周囲のみグランドプレート６ｃ，６ｄがあるタイプがある。
【０００８】
【発明が解決しようとする課題】
図１６及び図１７に示す全面グランドプレート６ｇがあるタイプは、半導体基板１上の回路が対向するアセンブリ基板２のグランドプレート６ｇの影響を大きく受けるものの、グランドプレート６ｇで電磁界が閉じるため、グランドプレート６ｇの影響を考慮に入れて回路の設計をすれば、精度の高い設計が可能になる。しかし、トランジスタの性能が、対向するグランドプレート６ｇの影響で対地容量が増えるために劣化するという問題がある。
【０００９】
図１８及び図１９に示す額縁状に周囲のみグランドプレート６ｃ，６ｄがあるタイプは、トランジスタ対向面には、グランドプレート６ｃ，６ｄが存在しないため、図１６及び図１７に示すタイプに比べ、対地容量の増加に起因するトランジスタの特性劣化を小さく出来る。しかし、電磁的なシールディング効果が減少するので、半導体基板１上の回路面積の大半を占めるトランジスタ以外の領域が、対向する任意の誘電体層とメタルパターンを持つアセンブリ基板２の影響を大きく受けてしまうため、回路を高精度に設計することが困難であった。
【００１０】
本発明は上記事情を考慮してなされたもので、その目的とするところは、フリップチップ接続を持つ実装構造において、小形、高性能の高周波半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、入力側信号線、出力側信号線、グランドプレートを含むメタル層を表面に有するアセンブリ基板と、このアセンブリ基板に半導体能動素子の形成された領域を対向させてフリップチップ接続される半導体基板とからなる実装構造に関する。即ち、本発明の特徴は、アセンブリ基板の表面に垂直方向に、半導体能動素子の活性領域、入力電極、出力電極からなる真性高周波領域を平行射影した部分の、アセンブリ基板の表面に、メタル領域を除去した窓部を有するグランドプレートが、半導体基板のグランド用途以外の入出力電極部付近の領域を除く、半導体基板領域を平行射影した部分に配置される高周波半導体装置であることを要旨とする。「窓部」とは、メタルパターンが無い、いわゆる「メタルパターン抜き領域」である。「真性高周波領域」とは、半導体能動素子の接地電極以外の高周波信号が伝搬する領域である。又、「半導体能動素子」としては、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合・バイポーラトランジスタ（ＨＢＴ）等のバイポーラトランジスタ（ＢＪＴ）、ショットキー・ゲート型ＦＥＴ（ＭＥＳＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）等の種々の高周波用半導体素子を用いることが可能である。更に、半導体能動素子の「入力電極」とはエミッタ接地のＢＪＴではベース電極及びソース接地のＨＥＭＴ，ＭＥＳＦＥＴ，ＳＩＴではゲート電極が該当することは勿論である。又、半導体能動素子の「出力電極」とは、エミッタ接地のＢＪＴではコレクタ電極、ソース接地のＨＥＭＴ，ＭＥＳＦＥＴ，ＳＩＴにおいてはドレイン電極が該当する。
【００１２】
本発明の特徴に係る高周波半導体装置によれば、アセンブリ基板の表面の真性高周波領域として定義された必要最低限の面積のみがメタルパターンを配置しない領域として選定され、この必要最低限の面積を除く領域に、選択的にグランドプレートが形成されている。つまり、半導体基板の真性高周波領域の直下のみをメタルパターン抜き領域として選定している。したがって、対地容量の増加に起因するトランジスタの特性劣化を小さく出来、かつ、半導体基板上の真性高周波領域以外の領域と対向するアセンブリ基板の表面には、グランドプレートがあるため、アセンブリ基板のグランドプレートの影響を考慮に入れて回路の設計をすれば、精度の高い設計が可能になる。つまり、半導体能動素子の性能を、実装部のグランドプレートによる寄生的な接地容量の影響で劣化させること無く、本来の真性の高周波利得を引き出すことの出来、この結果、小形で高周波特性及び電気特性の優れた高周波半導体装置の実現が可能になる。
【００１３】
本発明の特徴に係る高周波半導体装置において、グランドプレートは入力側信号線、出力側信号線をそれぞれ挟むように配置され、コプレーナ信号線路（Coplanar Waveguide以下において「ＣＰＷ」と略記する。）構成することが可能である。
【００１４】
本発明の特徴に係る高周波半導体装置では、窓部の内部において、窓部の内周の一部と窓部の内周の他の一部とを短絡する帯状配線層を有することが好ましい。比較的幅の細い帯状配線層を設けることにより、窓部の内周の総長よりも、帯状配線層で短絡された電流通路の総長の方が短くなる。このため、窓部の内周を周回する電流通路に起因した寄生インダクタンスよりも、短絡された電流通路を通る電流に起因した寄生インダクタンスの方が小さくなり、高周波特性が改善される。
【００１５】
又、半導体基板が、真性高周波領域の面積が異なる複数の半導体能動素子を搭載した場合は、窓部は特定の半導体能動素子の直下のみに形成され、この特定の半導体能動素子と比べ真性高周波領域の面積の異なる他の半導体能動素子の直下には窓部が存在しないような構造が好ましい。例えば、高出力の特定の半導体能動素子のＲＦ入力電極の面積及びＲＦ出力電極の面積は、それより前段の比較的小出力の半導体能動素子よりも大きいので、特定の半導体能動素子の直下のみに窓部を形成することにより、対地容量となる寄生キャパシタンス成分が顕著に低減出来、高周波利得を増大させることが出来る。一方、面積の小さな半導体能動素子の場合は、半導体能動素子の直下の窓部による寄生キャパシタンス成分の低減効果は顕著ではない。むしろ、比較的小出力の半導体能動素子の直下にメタル層が存在することにより、電磁的シールド効果が働き、安定した動作が可能になる。この様に、本発明の高周波半導体装置において、アセンブリ基板のグランドプレートは、特定の半導体能動素子の直下のみに窓部を形成し、他の比較的小出力の半導体能動素子の直下にはグランドプレートが配置された構造とすることにより、精度の高い設計を容易にすると共に、ＭＭＩＣとしての総合の高周波特性を改善することが出来る。
【００１６】
更に、グランドプレートを入力側グランドプレートと出力側グランドプレートの独立した領域に分割するように、窓部が入力側信号線路及び出力側信号線路の信号伝搬方向と垂直方向にスリット状に拡張形成しても良い。入力側グランドプレートと出力側グランドプレートの間にスリットを有する構造を用いることにより、高周波の接地電流及び信号用電流が流れる領域を半導体基板の同一水平面のレベルに限定出来る。即ち、信号線の電流のみでなく入力側グランドプレートから出力側グランドプレートへ流れる電流も、すべて半導体基板の接地電極を介して流れる。この結果、複数のレベルでのパスが混在する３次元構造となることを防げるため、回路設計を容易に行なうことが出来る利点がある。
【００１７】
【発明の実施の形態】
次に、図面を参照して、半導体能動素子としては、ＨＥＭＴを例に、本発明の第１〜第４の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１８】
（第１の実施の形態）
図１及び図２に示すように、本発明の第１の実施の形態に係る高周波半導体装置は、アセンブリ基板２とアセンブリ基板２の第１の主表面側に搭載された半導体基板１とを少なくとも有する実装構造を有する。半導体基板１には、図３に示すようなインターディジタル構造の高周波大電力用のトランジスタ（半導体能動素子）が形成されている。図３には、図示を省略しているが、半導体基板１の表面には、図３に示すインターディジタル構造のトランジスタの他に他の中電力用のトランジスタ、小電力用のトランジスタ等の能動素子、伝送線路、整合回路、或いは、その他の種々の受動素子等を集積化し、ＭＭＩＣとしての構造を実現しても良い。
【００１９】
アセンブリ基板２は、図２に示すように、互いに対向した第１及び第２の主表面を備える平板状の基板である。図１に示すように、アセンブリ基板２は、第１の主表面側（以下単に「表面」という。）にメタル層６ｉ，６ｏ，６ｇを持つ。即ち、アセンブリ基板２の表面には、一定の線幅を有するストリップ形状の入力側信号配線６ｉ及び出力側信号配線６ｏが形成されている。そして、入力側信号配線６ｉ及び出力側信号配線６ｏの両側を挟むようにして、グランドプレート６ｇが配置されＣＰＷ構造を実現している。入力側信号配線６ｉ、出力側信号配線６２及びグランドプレート６ｇは、アセンブリ基板２が半導体基板の場合、金（Ａｕ）やアルミニウム（Ａｌ）の薄膜を用いれば良い。アセンブリ基板２がアルミナ（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）等のセラミックの場合、ＡｕやＡｌの他タングステン（Ｗ）を用いることも可能である。又、アセンブリ基板２が低温焼成基板（ＬＴＣＣ：Low Tempereture Co-fired Cermics)の場合は銅（Ｃｕ）を用いることが好ましい。
【００２０】
図１、図２及び図３において、半導体基板１は砒化ガリウム（ＧａＡｓ）等の半絶縁性半導体基板であり、その上には能動素子であるＨＥＭＴ（高電子移動度トランジスタ）等が形成されている。即ち、図３に示すように、半導体基板１は、入力電極（ゲート電極パッド）４０８及び出力電極（ドレイン電極）４１０を有する半導体能動素子を備えている。半導体基板１には、櫛型構造を持つゲート電極（ゲートフィンガー部）４０９とゲート電極４０９を集合するゲート電極パッド４０８が形成されている。ゲート電極パッド４０８がトランジスタのＲＦ入力電極になる。図３の平面図には、ゲート幅３００μｍで、総フィンガー数Ｎ_H＝１０本のゲートフィンガーが示されている。更に、櫛型構造を持つゲート電極４０９と対向して、櫛型構造のドレイン電極４１０が配置されている。ドレイン電極４１０の櫛の５本の歯（フィンガー部）の部分を挟むようにゲート電極４０９が配置され、ゲート電極４０９を挟んで更に、４本のストライプ状のソース電極４１１が配置されている。即ち、櫛型構造のドレイン電極４１０と複数（４本）のストライプ状のソース電極４１１とは、インターディジタル（交叉指状）に配置され、それぞれの、ドレイン電極４１０とソース電極４１１との間に細線のゲート電極４０９が配置されている。ドレイン電極４１０、ソース電極４１１、及びゲート電極４０９は、活性領域４０５の内部に配置されている。複数（４本）のストライプ状のソース電極４１１のそれぞれは、互いにエアーブリッジ３１１，３１２により接続され、エアーブリッジ３１１，３１２は、平面パターン上、活性領域４０５の外部に位置するソース電極パッド４１２，４１３に接続されている。ソース電極パッド４１２，４１３は、トランジスタの接地電極として機能している。ソース電極パッド４１２，４１３のゲート電極４０９に対向する部分（活性領域４０５の内部に位置する部分）はストライプ状のソース電極４１１と同一の機能をなすので、実質的には活性領域４０５の内部には、６本のソース電極が存在するのと等価である。ゲート電極パッド４０８と同様に、ドレイン電極４１０の５本の歯（フィンガー部）を集合する部分（ドレイン電極集合部）も活性領域４０５の外部に位置する。ドレイン電極集合部４１０がトランジスタのＲＦ出力電極になる。ゲート電極パッド４０８、ドレイン電極集合部、及びソース電極パッド４１２，４１３のそれぞれの上部には、半田ボール等のバンプ３ａ，３ｂ，３ｃ，・・・・・，３ｈが配置されている。
【００２１】
そして、図１及び図２に示すように、半導体基板１はアセンブリ基板２にバンプ３ａ，３ｂ，３ｃ，・・・・・，３ｈを用いてフリップチップ接続されている。トランジスタのＲＦ入力電極として機能するゲート電極パッド４０８と入力側信号配線６ｉの端部とが、バンプ３ａを用いて接続され、ＲＦ出力電極として機能するドレイン電極集合部４１０と出力側信号配線６ｏの端部とがバンプ３ｅを用いて接続されている。フリップチップ接続であるので、半導体基板１の素子形成面（活性領域）４０５とアセンブリ基板２の表面が向かい合う。アセンブリ基板２の表面には選択的な窓部５を設けたグランドプレート６ｇが形成されている。即ち、半導体基板１の活性領域４０５の直下を含む特定の領域にはメタルパターンが無いように、選択的な窓部領域５が設けられた構造である。正確には、半導体基板１の活性領域４０５、入力電極４０８及び出力電極４１０の直下には、メタルパターンが無く、この窓部領域５以外の領域に、グランドプレート６ｇが形成されている。活性領域４０５、入力電極４０８及び出力電極４１０とからなる領域を、本発明では「真性高周波領域」と定義し、接地電極４１２，４１３と区別している。そして、トランジスタの接地電極として機能しているソース電極パッド４１２，４１３とグランドプレート６ｇとが、バンプ３ｂ，３ｃ，３ｄ，３ｆ，３ｇ，３ｈを用いて接続されている。図１に明らかなように、窓部５は、アセンブリ基板２の表面に垂直方向に、真性高周波領域を平行射影した部分の、アセンブリ基板２の表面に、形成されている。
【００２２】
図１７及び図１８に示した従来の半導体基板１の活性領域４０５、入力電極４０８及び出力電極４１０と対向するアセンブリ基板２の表面の領域に全面グランドプレート６ｇがある構造の高周波半導体装置では、アセンブリ基板２のグランドプレート６ｇで電磁界が閉じるため、アセンブリ基板２のグランドプレート６ｇの影響を考慮に入れて回路の設計をすれば、精度の高い設計が可能になるものの、トランジスタの性能が、対向するアセンブリ基板２のグランドプレート６ｇの影響で対地容量が増えるために劣化するという問題があった。
【００２３】
一方、図１９及び図２０に示した従来の半導体基板１の活性領域４０５、入力電極４０８、出力電極４１０、接地電極４１２，４１３と対向するアセンブリ基板２の表面の領域のメタルパターンをすべて削除し、額縁状に周囲のみグランドプレート６ｇがある構造を持つ高周波半導体装置では、トランジスタ対向面のグランドプレート６ｇの影響が無いため、図１７及び図１８に示した構造に比べ、対地容量の増加に起因するトランジスタの特性劣化を小さく出来るものの、半導体基板１上の回路面積の大半を占めるトランジスタ以外の領域が対向する任意の誘電体層とメタルパターンを持つアセンブリ基板２の影響を大きく受け、回路を高精度に設計することが困難であった。
【００２４】
これに対し、本発明の高周波半導体装置の実装構造では、アセンブリ基板２の表面の「真性高周波領域」として定義された必要最低限の面積のみがメタルパターンを配置しない領域として選定され、この必要最低限の面積を除く領域に、選択的にグランドプレート６ｇが形成されている。つまり、半導体基板１の活性領域４０５、入力電極４０８及び出力電極４１０の直下のみをメタルパターン抜き領域として選定している。したがって、対地容量の増加に起因するトランジスタの特性劣化を小さく出来、かつ、半導体能動素子の接地電極を短い距離でアセンブリ基板のグランドに接続出来るため接地電極と真のグランドの間の不要な寄生インダクタを低減出来る。加えて、半導体基板１上の活性領域４０５、入力電極４０８及び出力電極４１０の以外の領域と対向するアセンブリ基板２の表面には、グランドプレート６ｇがあるため、アセンブリ基板２のグランドプレート６ｇの影響を考慮に入れて回路の設計をすれば、精度の高い設計が可能になる。したがって、小形で電気特性の優れた高周波半導体装置の実現が可能になる。
【００２５】
図４は、ミリ波帯のネットワークアナライザを用い、図１及び図２に示すゲート幅３００μｍのＨＥＭＴを搭載した本発明の高周波半導体装置のＳパラメータを測定し、このＳパラメータの測定から計算される最大有能利得（ＭＡＧ）を、ゲート幅３００μｍのＨＥＭＴを搭載した従来技術と比較して示す図である。図４に示すように、ＭＡＧは高周波側で従来技術よりも大きいことが分かる。周知のように、ＭＡＧは、安定化係数K（Rollett stability factor K）が１より大きい場合に定義される。安定化係数K＜１の場合には、最大安定利得（ＭＳＧ）が用いられる。図示を省略しているが、ＭＳＧも同様に、高周波側で従来技術よりも大きくなる。
【００２６】
図５〜図９は、図１及び図２に示した本発明の第１の実施の形態に係る高周波半導体装置の製造方法を説明する断面図で、ＨＥＭＴに用いられる積層構造ウエハを示したものである。
【００２７】
（ａ）まず、図５に示したように半絶縁性ＧａＡｓ等の半導体基板（半導体ウエハ）２１の上にｎ型バッファ層２２、ｎ型チャネル層２３、ｎ⁻型スペーサ層２４、ｎ型電子供給層２５、ｎ型ショットキーコンタクト層２６、ｎ^＋型オーミックコンタクト層２７をＭＯＣＶＤ法、ＭＢＥ法等により連続的に順次エピタキシャル成長する。ｎ型チャネル層２３は故意には不純物が添加されていない、いわゆる「アンドーブ層」である。電子供給層２５から電子が供給されて、ｎ型チャネル層２３に２次元電子ガスが形成される。
【００２８】
（ｂ）図示を省略しているが、エピタキシャル成長層２２〜２７の図１及び図２に示す活性領域４０５の予定領域以外の部分を反応性イオンエッチング（ＲＩＥ）により半導体基板２１が露出するまでエッチングして素子分離溝を形成し、この素子分離溝内を素子分離絶縁膜で埋め込んで素子分離領域を形成する。素子分離領域で周囲を囲まれた範囲が活性領域４０５になる。なお、素子分離領域はプロトン照射により、エピタキシャル成長層２２〜２７を高抵抗領域にして、形成しても良い。この後、フォトレジスト膜をスピン塗布し、所定のマスクを用いて露光・現像することにより、ｎ^＋型オーミックコンタクト層２７の上部の所定の部分のみに複数のストライプ状の開口部を有するパタ−ンを形成する。そして、このフォトレジスト膜を下地に、Ａｕ−Ｇｅ／Ｎｉ／Ａｕ等のメタル材料を蒸着する。その後、このフォトレジスト膜を剥離する。即ち、いわゆるリフトオフ法により、図５のように、複数のソース領域予定領域に複数のソース電極４１１を、複数のドレイン領域予定領域に複数のドレイン電極４１０を、インターディジタルに形成する。
【００２９】
（ｃ）続いて、ゲート領域予定領域に開口を持つフォトレジスト・パターンを形成し、このフォトレジスト・パターンを用いてゲート領域のオーミックコンタクト層２７をエッチングし、ショットキーコンタクト層２６を露出させる。そして、フォトレジスト膜をスピン塗布し、所定のマスクを用いて露光・現像することにより、露出したショットキーコンタクト層２６の上部の所定の部分のみに細線状の開口部を有するパタ−ンを形成する。そして、このフォトレジスト膜を下地に、Ｔｉ／Ｐｔ／Ａｕ等のゲート電極材料を蒸着する。その後、このフォトレジスト膜を剥離するリフトオフ加工をして、図６に示すような断面形状がＴ型のゲート電極４０９を形成する。
【００３０】
（ｄ）次に、ソース電極４１１、ドレイン電極４１０、ゲート電極４０９の上部に低温ＣＶＤ（ＬＴＣＶＤ）で酸化膜（ＳｉＯ_２膜）２８を堆積し、図７に示すように化学的機械研磨（ＣＭＰ）で、表面を平坦化する。その後、酸化膜２８の上に、フォトレジスト膜をコーティングし、所定のマスクを用いて露光・現像することにより、ソース電極４１１の上部に開口部を有するフォトレジスト膜のマスクを形成する。そして、このフォトレジスト膜のマスクを用いて、ソース電極４１１の上部の酸化膜２８をＲＩＥで選択的に除去し、ソースコンタクトホールを開口する。ソースコンタクトホールを開口に用いたフォトレジスト膜を除去後、更に新たなフォトレジスト膜を酸化膜２８の上に、コーティングし、所定のマスクを用いて露光・現像することにより、エアーブリッジ形成予定領域に開口部を有するパタ−ンを形成する。そして、このフォトレジスト膜を下地にして、Ａｕ等のメタル材料を蒸着し、リフトオフ法により、図３６に示すようにエアーブリッジ３１１（３１２）の配線パターンを形成する。
【００３１】
（ｅ）その後、酸化膜２８を緩衝フッ酸溶液等の酸化膜エッチング液で除去すれば、図９に示すように、半導体基板１エアーブリッジ３１１（３１２）の配線パターンが完成する。この後、所定のダイシングラインに沿って、半導体ウエハを切断すれば、同一工程で、半導体基板１とが用意される。
【００３２】
（ｆ）この後、アセンブリ基板２のグランドプレート」６ｇの上のバンプパッドとなる位置にそれぞれ、バンプ３ａ，３ｂ，３ｃ，・・・・・，３ｈを配置する。そして、このバンプ３ａ，３ｂ，３ｃ，・・・・・，３ｈと、半導体基板１のゲート電極パッド４０８、ドレイン電極４１０、及びソース電極パッド４１２，４１３のそれぞれの位置を合わせる。この後熱処理をし、半導体基板１とアセンブリ基板２とを、バンプ３ａ，３ｂ，３ｃ，・・・・・，３ｈを用いて接続すれば、図１及び図２に示す本発明の第１の実施の形態に係る高周波半導体装置が完成する。
【００３３】
以上、個別半導体素子としてのインターディジタル構造のＨＥＭＴを例にとり、第１の実施の形態に係る高周波半導体装の製造方法を説明したが、良く知られた方法で伝送線路等を一連の工程中において形成することにより、ＭＭＩＣ等の集積化構造の半導体基板１を製造することが出来ることは容易に理解出来るであろう。
【００３４】
（第２の実施の形態）
図１０に示す本発明の第２の実施の形態に係わる高周波半導体装置のアセンブリ基板２は、矩形（長方形）のメタルパターン抜き領域の４つの頂点を含むように、幅５μｍ〜５０μｍ程度の４本の斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄが形成されている。即ち、図１０に示すように、４本の斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄは、窓部５の内部において、窓部５の内周の一部と窓部５の内周の他の一部とを短絡するように設けられている。４本の斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄの幅は、アセンブリ基板２のグランドプレート６ｇが、蒸着やスパッタリング法で形成された０．５μｍ〜４μｍ程度の薄膜であれば、５〜１５μｍ、好ましくは８〜１２μｍ程度に選べば良い。一方、メッキ等により１０μｍ程度に厚いグランドプレート６ｇが用いられている場合や、アセンブリ基板２がセラミックや低温焼成基板の場合のような厚さ１８μｍ程度のＣｕ薄膜等が用いられている場合は、斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄの幅は３０〜５０μｍ程度に選べば良い。
【００３５】
図１と同様に、グランドプレート６ｇ上にバンプ３ａ，３ｂ，３ｃ，・・・・・，３ｈが配置され、このバンプ３ａ，３ｂ，３ｃ，・・・・・，３ｈを介して、半導体基板１の表面のトランジスタ（半導体能動素子）の接地電極とアセンブリ基板２のグランドプレート６ｇを接続する。トランジスタの構造は、図３と同様であり、図示を省略する。
【００３６】
トランジスタのＲＦ入力電極として機能するゲート電極パッド４０８と入力側信号配線６ｉの端部とが、バンプ３ａを用いて接続され、ＲＦ出力電極として機能するドレイン電極集合部４１０とがバンプ３ｅを用いて接続されている。更に、トランジスタの接地電極として機能しているソース電極パッド４１２，４１３とグランドプレート６ｇとが、バンプ３ｂ，３ｃ，３ｄ，３ｆ，３ｇ，３ｈを用いて接続されている。
【００３７】
４本の斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄは、それぞれ「真性高周波領域」を平行射影した長方形のメタルパターン抜き領域の頂点を頂点とする直角３角形の斜辺であり、図１に示す長方形の各辺の長さの総計よりも、斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄからなる菱形の斜辺の総計の方が短い。即ち、図１に示す長方形の各辺を迂回して流れる電流に起因した寄生インダクタンスよりも、斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄからなる菱形の斜辺を迂回する電流に起因したインダクタンスの方が小さい。
【００３８】
図１及び図２に示す高周波半導体装置の実装構造では、トランジスタにとって高周波的に考慮する必要のある寄生成分は、主に、並列帰還回路及び対地容量となるキャパシタ成分と、接地電極に付く直列帰還回路となるインダクタ成分である。ミリ波帯で動作する高周波トランジスタの寄生インピーダンスは、正確には分布常数回路で示さなければならない。ここでは、正確な記載にはならないが、図１１のような近似的な集中常数等価回路で、分布常数回路を模式化して、検討する。高周波トランジスタの入力側（ＲＦin）には寄生インダクタＬg1，Lg2，Ｌs1，Ｌs2，寄生キャパシタＣi1，Ｃi2，Ｃi3からなる分布常数回路が浮遊している。一方、高周波トランジスタの出力側（ＲＦout）には寄生インダクタＬd1，Ld2，Ｌs8，Ｌs9，寄生キャパシタＣo1，Ｃo2，Ｃo3からなる分布常数回路が浮遊している。更に、高周波トランジスタの接地端子（ソース電極）側にはＬs3，Ｌs4，Ｌs5，Ｌs6，Ｌs7が浮遊している。更に、ゲート・ソース間には寄生キャパシタＣgsが、ゲート・ドレイン間には寄生キャパシタＣgdが、ソース・ドレイン間には寄生キャパシタＣsdが浮遊していると模式化する。更に図１１に図示を省略した現実の接地電位との間の寄生キャパシタ等の並列帰還回路及び対地容量も考慮する必要がある。
【００３９】
図１１に示すように、高周波トランジスタの接地端子（ソース電極）の周辺には、Ｌs3，Ｌs4，Ｌs5，Ｌs6，Ｌs7等の種々の寄生インダクタンスが浮遊しており、これらが直列帰還回路となる。図１０に示す４本の斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄを用いることにより、斜め配線（帯状配線層）７ａ，７ｂ，７ｃ，７ｄからなる菱形の斜辺を迂回する電流に起因したインダクタンスの方が小さくなるので、高周波トランジスタの接地端子（ソース電極）の周辺の寄生インダクタンスを低減出来ることになる。
【００４０】
図１２は、ミリ波帯のネットワークアナライザを用い、図１０に示すアセンブリ基板２を用い、第１の実施の形態と同様な図３に示す半導体基板を実装した高周波半導体装置のＳパラメータを測定し、このＳパラメータの測定から計算されるＭＡＧを示す図である（安定化係数K＞１の場合）。図１２においては、従来技術及び第１の実施の形態と比較して示している。第１の実施の形態の構造では、対地容量となるキャパシタ成分が低減したため、ＭＡＧが従来より大きくなっているが、第２の実施の形態の構造では、第１の実施の形態に比べ、寄生キャパシタンス成分を殆ど増加させること無く、更に寄生インダクタ成分を一層減少させることが出来るため、より更にＭＡＧが改善され、更に高性能なトランジスタを実現出来ることが分かる。図示を省略しているが、ＭＳＧ（安定化係数K＜１の場合）も同様に、高周波側で従来技術及び第１の実施の形態よりも大きくなる。
【００４１】
（第３の実施の形態）
本発明の第３の実施の形態に係わる高周波半導体装置は、図１３の等価回路に示すように、ＲＦ入力端子からＲＦ出力端子の間に、結合コンデンサＣ１，低出力の第１のトランジスタ（半導体能動素子）Ｔｒ１、結合コンデンサＣ４、高出力の第２のトランジスタ（半導体能動素子）Ｔｒ２、結合コンデンサＣ７の経路で、高周波伝送線路が構成されている。そして、ＲＦ信号がＲＦ入力端子から入力され、この高周波伝送線路を伝達し、ＲＦ出力端子から出力される。第２のトランジスタＴｒ２は、第１のトランジスタＴｒ１より高出力であり、大面積である。具体的には、図３に示すような平面構造で、第２のトランジスタＴｒ２の総フィンガー数は、第１のトランジスタＴｒ１の総フィンガー数より多い。第２のトランジスタＴｒ２の総フィンガー数が多いということは、トランジスタのＲＦ入力電極として機能するゲート電極パッド４０８の面積及びＲＦ出力電極として機能するドレイン電極集合部４１０の面積が第１のトランジスタＴｒ１よりも大きいということである。又、活性領域４０５の面積も、第２のトランジスタＴｒ２の方が第１のトランジスタＴｒ１より大きい。
【００４２】
結合コンデンサＣ１とＲＦ入力端子との間には、高周波伝送線路のインピーダンスを調整するためのインピーダンスＺ_ｓのオープンスタブが設けられている。第１のトランジスタＴｒ１のソースは接地され、ゲートには、直流と高周波を分離するためのバイパスコンデンサ（デカップリング用コンデンサ）Ｃ２及びインピーダンスＺ_ｇを介して、直流バイアス用端子からゲート電圧Ｖｇ１が供給出来るように構成されている。第１のトランジスタＴｒ１のドレインには、直流と高周波を分離するためのバイパスコンデンサＣ３及びインピーダンスＺ_ｄを介して、直流バイアス用端子からドレイン電圧Ｖｄ１が供給出来るように構成されている。同様に、第２のトランジスタＴｒ２のゲートには、バイパスコンデンサＣ５及びインピーダンスＺ_ｇを介して、直流バイアス用端子からゲート電圧Ｖｇ２が供給され、第２のトランジスタＴｒ２のドレインには、バイパスコンデンサＣ６及びインピーダンスＺ_ｄを介して、直流バイアス用端子からドレイン電圧Ｖｄ２が供給出来るように構成されている。第２のトランジスタＴｒ２のソースは接地されている。こうして、ＲＦ入力端子から入力された高周波信号は結合コンデンサＣ１を通して第１のトランジスタＴｒ１に入力され、ここで増幅される。増幅された高周波信号は結合コンデンサＣ４を通して、第２のトランジスタＴｒ２に入力され、ここで増幅され、結合コンデンサＣ７を通し、ＲＦ出力端子から外部に出力される。結合コンデンサＣ７とＲＦ出力端子との間には、高周波伝送線路のインピーダンスを調整するためのインピーダンスＺ_ｓのオープンスタブが設けられている。又、図１３中、Ｚ_０は、配線等で構成されるインピーダンス成分を示している。
【００４３】
図１４に示すように、本発明の第３の実施の形態に係わる高周波半導体装置は、アセンブリ基板２のグランドプレート６ｇの第２のトランジスタＴｒ２の直下のみに窓部５が形成され、第１のトランジスタＴｒ１等の他の領域の直下にはグランドプレート６ｇが配置されている。図１４（ａ）においては、結合コンデンサＣ１と及びインピーダンス調整回路を含めて、第１のトランジスタＴｒ１のＲＦ入力電極に接続される回路の全体をＺ_M1で示している。又、第１のトランジスタＴｒ１のＲＦ出力電極と第２のトランジスタＴｒ２のＲＦ入力電極との間に接続される結合コンデンサＣ４及びインピーダンス調整回路を含めた回路の全体をＺ_M2で示している。更に、第２のトランジスタＴｒ２のＲＦ出力電極に接続される、結合コンデンサＣ７及びインピーダンス調整回路を含めた回路をＺ_M3で示している。
【００４４】
そして、図１４（ｂ）に示すように、半導体基板１のＲＦ入力端子と入力側信号配線６ｉの端部とが、バンプ３ｉを用いて接続され、ＲＦ出力端子と出力側信号配線６ｏの端部とがバンプ３ｏを用いて接続されている。アセンブリ基板２の表面には、第２のトランジスタＴｒ２の直下の位置のみに、窓部５が設けられたグランドプレート６ｇが形成されている。そして、図１３において図示を省略しているが、図１３に示す回路の接地電極として機能する部分と、グランドプレート６ｇとが、図１４（ｂ）において、バンプ３ｋ，３ｌ，３ｍ，３ｎ，３ｐ，３ｑ，３ｒ，３ｓを用いて接続されている。
【００４５】
高出力の第２のトランジスタＴｒ２のＲＦ入力電極として機能するゲート電極パッド４０８の面積及びＲＦ出力電極として機能するドレイン電極集合部４１０の面積が第１のトランジスタＴｒ１よりも大きいので、第２のトランジスタＴｒ２の直下のみに窓部５を形成することにより、対地容量となる寄生キャパシタンス成分が顕著に低減出来、高周波利得を増大させることが出来る。一方、面積の小さな第１のトランジスタＴｒ１の場合は、第１のトランジスタＴｒ１の直下の窓部による寄生キャパシタンス成分の低減効果は顕著ではない。むしろ、第１のトランジスタＴｒ１の直下にメタル層が存在することにより、電磁的シールド効果が働き、安定した動作が可能になる。
【００４６】
この様に、本発明の第３の実施の形態に係わる高周波半導体装置によれば、アセンブリ基板２のグランドプレート６ｇは、特定のトランジスタの直下のみに窓部５を形成し、他のトランジスタの直下にはグランドプレート６ｇが配置された構造とし、これにより、精度の高い設計を容易にすると共に、ＭＭＩＣとしての総合の高周波特性を改善することが出来る。
【００４７】
（第４の実施の形態）
本発明の第４の実施の形態に係わる高周波半導体装置に用いるアセンブリ基板２は、図１５に示すように、図１に示すグランドプレート６ｇが入力側の第１グランドプレート（入力側グランドプレート）６ａと出力側の第２グランドプレート（出力側グランドプレート）６ｂの２つに分割された構造である。第４の実施の形態に係わる高周波半導体装置に用いる半導体基板１は、図１６に示すように、ソース電極パッド４１２，４１３が図３に示す構造より幅広く形成されている。
【００４８】
そして、図１５に示すように、トランジスタ（半導体能動素子）のＲＦ入力電極として機能するゲート電極パッド４０８と入力側信号配線６ｉの端部とが、バンプ３ａを用いて接続され、ＲＦ出力電極として機能するドレイン電極集合部４１０と出力側信号配線６ｏの端部とがバンプ３ｄを用いて接続されている。そして、トランジスタの接地電極として機能しているソース電極パッド４１２，４１３の入力側の端部と第１グランドプレート６ａとが、バンプ３ｂ及び３ｆを用いて接続され、ソース電極パッド４１２，４１３の出力側の端部と第２グランドプレート６ｂとが、バンプ３ｃ及び３ｅを用いて接続されている。
【００４９】
第４の実施の形態が第１の実施の形態と異なる点は、信号線の電流のみでなく入力側の第１グランドプレート６ａから出力側の第２グランドプレート６ｂへ流れる電流も、すべて半導体基板１のソース電極パッド４１２，４１３を介して流れる。即ち、アセンブリ基板２の第１グランドプレート６ａと第２グランドプレート６ｂの間には、図１５に示すようなゲート幅より若干広いスリットが設けられている。
【００５０】
図１５に示す第１グランドプレート（入力側グランドプレート）６ａと第２グランドプレート（出力側グランドプレート）６ｂの間に、コプレーナ信号線路の信号伝搬方向の垂直に伸延するスリットを有する構造を用いることにより、高周波の接地電流及び信号用電流が流れる領域を半導体基板１の同一水平面のレベルに限定出来、複数のレベルでのパスが混在することを防げるため、回路設計を容易に行なうことが出来る。
【００５１】
（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施の形態及び運用技術が明らかとなろう。
【００５２】
既に述べた第１〜第４の実施の形態の説明においては、本発明はこの他、ＭＥＳＦＥＴ、ＨＢＴ、ＳＩＴ等の他の半導体能動素子に対しても適用可能である。又、ソース電極等の第１の主電極、ドレイン電極等の第２の主電極、ゲート電極等の制御電極のすべてが半導体基板１の同一主表面に位置する横型構造の半導体能動素子だけでなく、第１及び第２の主電極のそれぞれが、互いに対向する第１及び第２の主表面に位置する縦型構造の半導体能動素子に対しても適用可能である。縦型構造の半導体能動素子の場合は、エアーブリッジ構造は、必ずしも必要ではない。
【００５３】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施出来る。この様に、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００５４】
【発明の効果】
以上詳述したように本発明によれば、高周波半導体能動素子の性能を実装部の影響で劣化させること無く引き出すことの出来、小形、高性能な高周波半導体装置を提供することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る高周波半導体装置に用いるアセンブリ基板を半導体基板を透視して上面から見た平面図である。
【図２】本発明の第１の実施の形態に係る高周波半導体装置の実装状態を説明する断面図である。
【図３】本発明の第１の実施の形態に係る高周波半導体装置に実装する半導体基板１の上面から見た平面図である。
【図４】本発明の第１の実施の形態に係る高周波半導体装置の周波数特性を従来技術と比較して示す図である。
【図５】本発明の第１の実施の形態に係る高周波半導体装置の製造工程を説明する工程断面図である（その１）。
【図６】本発明の第１の実施の形態に係る高周波半導体装置の製造工程を説明する工程断面図である（その２）。
【図７】本発明の第１の実施の形態に係る高周波半導体装置の製造工程を説明する工程断面図である（その３）。
【図８】本発明の第１の実施の形態に係る高周波半導体装置の製造工程を説明する工程断面図である（その４）。
【図９】本発明の第１の実施の形態に係る高周波半導体装置の製造工程を説明する工程断面図である（その５）。
【図１０】本発明の第２の実施の形態に係る高周波半導体装置に用いるアセンブリ基板を半導体基板を透視して上面から見た平面図である。
【図１１】本発明の第２の実施の形態に係る高周波半導体装置に用いるトランジスタ（半導体能動素子）の模式的な高周波等価回路図である。
【図１２】本発明の第２の実施の形態に係る高周波半導体装置の周波数特性を第１の実施の形態と比較して示す図である。
【図１３】本発明の第３の実施の形態に係る高周波半導体装置に用いる高周波増幅回路の回路図である。
【図１４】図１４（ａ）は、本発明の第３の実施の形態に係る高周波半導体装置の実装状態を説明する断面図で、図１４（ｂ）は、そのアセンブリ基板を半導体基板を透視して上面から見た平面図である。
【図１５】本発明の第４の実施の形態に係る高周波半導体装置に用いるアセンブリ基板を半導体基板を透視して上面から見た平面図である。
【図１６】本発明の第４の実施の形態に係る高周波半導体装置に実装する半導体基板１の上面から見た平面図である。
【図１７】従来の高周波半導体装置に用いるアセンブリ基板を半導体基板を透視して上面から見た平面図である。
【図１８】図１７に示した従来の高周波半導体装置の実装状態を説明する断面図である。
【図１９】他の従来の高周波半導体装置に用いるアセンブリ基板を半導体基板を透視して上面から見た平面図である。
【図２０】図１９に示した他の従来の高周波半導体装置の実装状態を説明する断面図である。
【符号の説明】
１，２１、５１半導体基板（半導体ウエハ）
２アセンブリ基板
３ａ〜３ｓバンプ
５窓部
６ａ，６ｃ第１グランドプレート
６ｂ、６ｄ第２グランドプレート
６ｇグランドプレート
６ｉ入力側信号配線
６ｏ出力側信号配線
２１半導体基板（半導体ウエハ）
２２バッファ層
２３チャネル層
２４スペーサ層
２５電子供給層
２６ショットキーコンタクト層
２７オーミックコンタクト層
２８酸化膜（ＳｉＯ_２膜）
３１１，３１２エアーブリッジ
４０５活性領域
４０８ゲート電極パッド
４０９ゲート電極（ゲートフィンガー部）
４１０ドレイン電極
４１１ソース電極
４１２，４１３ソース電極パッド
Ｃ１，Ｃ４，Ｃ７結合コンデンサ
Ｃ２，Ｃ３，Ｃ５，Ｃ６バイパスコンデンサ
Ｔｒ１第１のトランジスタ（第１の高周波能動素子）
Ｔｒ２第２のトランジスタ（第２の高周波能動素子）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a structure of a high-frequency semiconductor device having flip-chip connection using bumps, and particularly, a high-frequency semiconductor for microwave band and millimeter wave band circuits such as a microwave integrated circuit (MIC) and a monolithic microwave integrated circuit (MMIC). Relates to the device.
[0002]
[Prior art]
Due to the rapid increase in demand in the information communication field in recent years, it has become an urgent task to increase the number of communication lines. For this reason, practical use of a system using a microwave and millimeter wave band, which has not been used so far, is proceeding at a rapid pace.
[0003]
The RF section of a high-frequency band radio communication device is generally composed of an oscillator, synthesizer, modulator, power amplifier, low noise amplifier, demodulator, and antenna. The communication device is desired to have excellent electrical characteristics and a small size. When considering miniaturization of the high-frequency circuit section, it is effective to integrate as many necessary circuits as possible, that is, to make MIC or MMIC.
[0004]
With regard to circuit MMICs, with the rapid development of semiconductor integration technology, circuit integration on a semiconductor substrate has progressed, and a circuit formed in one semiconductor substrate has been changed from a conventional single active element to a device. The degree of integration has been increased to functional circuit blocks that perform one circuit function and further to a plurality of functional circuit blocks. The MIC or MMIC includes an active element such as a high electron mobility transistor (HEMT), a heterojunction bipolar transistor (HBT), a Schottky gate type field effect transistor (MESFET), a capacitor (C), an inductor (L), a resistance Passive elements such as (R) and lines are formed.
[0005]
In early high-frequency semiconductor devices, the semiconductor substrate adopted a face-up mount structure connected to the assembly substrate with bonding wires. In the face-up mount structure, an area necessary for assembly is generated, and the size of the high-frequency semiconductor device is increased. In addition, there is a problem that tolerance of circuit characteristics increases due to variations between bonding wires. Therefore, a high-frequency semiconductor device having a flip chip structure has been proposed for the purpose of further miniaturization and higher performance.
[0006]
A conventional high-frequency semiconductor device having a flip-chip connection structure is shown in FIGS. In the flip-chip connection structure shown in FIGS. 16 and 17, the semiconductor substrate 1 is flip-chip connected to the assembly substrate 2 in a face-down direction using bumps 3a, 3b, 3c,. . Since flip-chip connection is less misaligned during assembly than bonding wire connection, a higher performance circuit can be realized. Further, since a new area for assembly is not required, a small high-frequency semiconductor device can be realized.
[0007]
The main surface of the assembly substrate 2 in the region facing the circuit formation region of the semiconductor substrate 1 has a full ground plate 6g as shown in FIGS. 16 and 17, and a frame shape as shown in FIGS. There is a type with ground plates 6c and 6d only around the periphery.
[0008]
[Problems to be solved by the invention]
The type having the entire ground plate 6g shown in FIGS. 16 and 17 is greatly affected by the ground plate 6g of the assembly substrate 2 to which the circuit on the semiconductor substrate 1 is opposed, but the electromagnetic field is closed by the ground plate 6g. If the circuit is designed in consideration of the influence of the plate 6g, a highly accurate design is possible. However, there is a problem that the performance of the transistor deteriorates due to an increase in ground capacitance due to the influence of the opposing ground plate 6g.
[0009]
The type in which the ground plates 6c and 6d have only the periphery in the frame shape shown in FIGS. 18 and 19 does not have the ground plates 6c and 6d on the transistor facing surface. The deterioration of transistor characteristics due to an increase in capacitance can be reduced. However, since the electromagnetic shielding effect is reduced, the region other than the transistor occupying most of the circuit area on the semiconductor substrate 1 is greatly influenced by the assembly substrate 2 having an arbitrary dielectric layer and metal pattern facing each other. Therefore, it is difficult to design the circuit with high accuracy.
[0010]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a small and high-performance high-frequency semiconductor device in a mounting structure having flip-chip connection.
[0011]
[Means for Solving the Problems]
To achieve the above object, the present invention is directed to an assembly substrate having a metal layer including an input side signal line, an output side signal line, and a ground plate on a surface thereof, and a region where a semiconductor active element is formed facing the assembly substrate. The present invention relates to a mounting structure including a semiconductor substrate that is flip-chip connected. That is, the present invention is characterized in that a metal region is formed on the surface of the assembly substrate in a direction perpendicular to the surface of the assembly substrate, which is a parallel projection of the intrinsic high frequency region composed of the active region of the semiconductor active element, the input electrode, and the output electrode. The gist of the present invention is that the ground plate having the removed window portion is a high-frequency semiconductor device that is disposed in a portion that is a parallel projection of the semiconductor substrate region excluding the region near the input / output electrode portion other than the ground use of the semiconductor substrate. The “window portion” is a so-called “metal pattern removal region” in which there is no metal pattern. The “intrinsic high frequency region” is a region where a high frequency signal other than the ground electrode of the semiconductor active element propagates. The “semiconductor active device” includes a high electron mobility transistor (HEMT), a bipolar transistor (BJT) such as a heterojunction / bipolar transistor (HBT), a Schottky gate type FET (MESFET), an electrostatic induction transistor ( Various high-frequency semiconductor elements such as SIT) can be used. Further, the “input electrode” of the semiconductor active element corresponds to the base electrode in the BJT with the grounded emitter and the gate electrode in the HEMT, MESFET, and SIT with the grounded source. The “output electrode” of the semiconductor active element corresponds to a collector electrode in BJT with a common emitter, and a drain electrode in HEMT, MESFET, and SIT with a common source.
[0012]
According to the high-frequency semiconductor device according to the feature of the present invention, only the necessary minimum area defined as the intrinsic high-frequency area on the surface of the assembly substrate is selected as the area where the metal pattern is not disposed, and this necessary minimum area is excluded. A ground plate is selectively formed in the region. That is, only the region immediately below the intrinsic high frequency region of the semiconductor substrate is selected as the metal pattern removal region. Accordingly, the deterioration of the transistor characteristics due to the increase in the ground capacitance can be reduced, and the ground plate on the surface of the assembly substrate facing the region other than the intrinsic high frequency region on the semiconductor substrate is provided. If the circuit is designed in consideration of the influence of the above, a highly accurate design is possible. In other words, the true intrinsic high-frequency gain can be derived without degrading the performance of the semiconductor active element due to the influence of the parasitic grounding capacitance due to the ground plate of the mounting part. It is possible to realize an excellent high-frequency semiconductor device.
[0013]
In the high-frequency semiconductor device according to the feature of the present invention, the ground plate is disposed so as to sandwich the input-side signal line and the output-side signal line, respectively, and constitutes a coplanar signal line (hereinafter abbreviated as “CPW” in the Coplanar Waveguide). Is possible.
[0014]
In the high-frequency semiconductor device according to the feature of the present invention, it is preferable to have a belt-like wiring layer that short-circuits a part of the inner periphery of the window part and another part of the inner periphery of the window part inside the window part. By providing the strip-shaped wiring layer having a relatively narrow width, the total length of the current paths short-circuited by the strip-shaped wiring layer is shorter than the total length of the inner periphery of the window portion. For this reason, the parasitic inductance caused by the current passing through the shorted current path is smaller than the parasitic inductance caused by the current path that goes around the inner circumference of the window, and the high-frequency characteristics are improved.
[0015]
When a plurality of semiconductor active elements having different areas of the intrinsic high frequency region are mounted on the semiconductor substrate, the window portion is formed only directly below the specific semiconductor active element, and the intrinsic high frequency region is compared with the specific semiconductor active element. A structure in which no window portion exists immediately below other semiconductor active elements having different areas is preferable. For example, the area of the RF input electrode and the RF output electrode of a specific high-power semiconductor active element is larger than that of a relatively low-power semiconductor active element in the preceding stage. By forming the window portion, the parasitic capacitance component serving as the ground capacitance can be significantly reduced, and the high frequency gain can be increased. On the other hand, in the case of a semiconductor active element having a small area, the effect of reducing the parasitic capacitance component by the window portion directly under the semiconductor active element is not remarkable. Rather, the presence of the metal layer directly under the relatively small output semiconductor active element provides an electromagnetic shielding effect and enables stable operation. As described above, in the high-frequency semiconductor device of the present invention, the ground plate of the assembly substrate forms a window portion just below a specific semiconductor active element, and the ground plate directly below other relatively small output semiconductor active elements. With the structure in which is arranged, it is possible to facilitate a highly accurate design and to improve the overall high frequency characteristics as the MMIC.
[0016]
Further, the window is extended in a slit shape in a direction perpendicular to the signal propagation direction of the input side signal line and the output side signal line so that the ground plate is divided into independent regions of the input side ground plate and the output side ground plate. May be. By using a structure having a slit between the input-side ground plate and the output-side ground plate, the region where the high-frequency ground current and signal current flow can be limited to the level of the same horizontal plane of the semiconductor substrate. That is, not only the current of the signal line but also the current flowing from the input side ground plate to the output side ground plate all flows through the ground electrode of the semiconductor substrate. As a result, since it is possible to prevent a three-dimensional structure in which paths at a plurality of levels are mixed, there is an advantage that circuit design can be easily performed.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, referring to the drawings, first to fourth embodiments of the present invention will be described using a HEMT as an example of a semiconductor active element. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. In addition, it goes without saying that the drawings include portions having different dimensional relationships and ratios.
[0018]
(First embodiment)
As shown in FIGS. 1 and 2, the high-frequency semiconductor device according to the first embodiment of the present invention includes at least an assembly substrate 2 and a semiconductor substrate 1 mounted on the first main surface side of the assembly substrate 2. Having a mounting structure. A semiconductor substrate 1 is formed with a high-frequency high-power transistor (semiconductor active element) having an interdigital structure as shown in FIG. Although not shown in FIG. 3, on the surface of the semiconductor substrate 1, in addition to the interdigital transistor shown in FIG. 3, other active elements such as a medium power transistor and a low power transistor are provided. A transmission line, a matching circuit, or other various passive elements may be integrated to realize a structure as an MMIC.
[0019]
As shown in FIG. 2, the assembly substrate 2 is a flat substrate having first and second main surfaces facing each other. As shown in FIG. 1, the assembly substrate 2 has metal layers 6i, 6o, 6g on the first main surface side (hereinafter simply referred to as “surface”). That is, on the surface of the assembly substrate 2, strip-shaped input-side signal wirings 6i and output-side signal wirings 6o having a certain line width are formed. A ground plate 6g is arranged so as to sandwich both sides of the input side signal wiring 6i and the output side signal wiring 6o, thereby realizing a CPW structure. When the assembly substrate 2 is a semiconductor substrate, the input side signal wiring 6i, the output side signal wiring 62, and the ground plate 6g may be thin films of gold (Au) or aluminum (Al). Assembly substrate 2 is alumina (Al ₂ O _Three In the case of a ceramic such as aluminum nitride (AlN), tungsten (W) can be used in addition to Au and Al. Moreover, when the assembly board | substrate 2 is a low-temperature baking board | substrate (LTCC: Low Temperture Co-fired Cermics), it is preferable to use copper (Cu).
[0020]
1, 2, and 3, a semiconductor substrate 1 is a semi-insulating semiconductor substrate such as gallium arsenide (GaAs), and an HEMT (High Electron Mobility Transistor) that is an active element is formed thereon. Yes. That is, as shown in FIG. 3, the semiconductor substrate 1 includes a semiconductor active element having an input electrode (gate electrode pad) 408 and an output electrode (drain electrode) 410. A gate electrode (gate finger portion) 409 having a comb structure and a gate electrode pad 408 that collects the gate electrodes 409 are formed on the semiconductor substrate 1. The gate electrode pad 408 becomes the RF input electrode of the transistor. In the plan view of FIG. 3, the gate width is 300 μm and the total number of fingers N _H = 10 gate fingers are shown. Further, a drain electrode 410 having a comb structure is disposed so as to face the gate electrode 409 having a comb structure. The gate electrode 409 is disposed so as to sandwich the five teeth (finger portions) of the comb of the drain electrode 410, and further, four striped source electrodes 411 are disposed so as to sandwich the gate electrode 409. That is, the comb-shaped drain electrode 410 and the plurality of (four) striped source electrodes 411 are arranged in an interdigital manner, and between the drain electrode 410 and the source electrode 411, respectively. A thin line gate electrode 409 is arranged. The drain electrode 410, the source electrode 411, and the gate electrode 409 are disposed inside the active region 405. Each of the plurality of (four) striped source electrodes 411 is connected to each other by air bridges 311 and 312, and the air bridges 311 and 312 are source electrode pads 412 positioned outside the active region 405 in a planar pattern. 413 is connected. The source electrode pads 412 and 413 function as transistor ground electrodes. The portions of the source electrode pads 412 and 413 facing the gate electrode 409 (portions located inside the active region 405) have the same function as the stripe-shaped source electrode 411, and thus are substantially inside the active region 405. Is equivalent to the presence of six source electrodes. Similar to the gate electrode pad 408, the portion (drain electrode assembly portion) that collects the five teeth (finger portions) of the drain electrode 410 is also located outside the active region 405. The drain electrode assembly 410 becomes the RF output electrode of the transistor. Bumps 3a, 3b, 3c,..., 3h, such as solder balls, are disposed on the gate electrode pad 408, the drain electrode assembly, and the source electrode pads 412 and 413, respectively.
[0021]
As shown in FIGS. 1 and 2, the semiconductor substrate 1 is flip-chip connected to the assembly substrate 2 using bumps 3a, 3b, 3c,..., 3h. The gate electrode pad 408 functioning as the RF input electrode of the transistor and the end of the input side signal wiring 6i are connected using the bump 3a, and the drain electrode assembly 410 functioning as the RF output electrode and the output side signal wiring 6o are connected. The ends are connected using bumps 3e. Since the flip chip connection is used, the element formation surface (active region) 405 of the semiconductor substrate 1 and the surface of the assembly substrate 2 face each other. On the surface of the assembly substrate 2, a ground plate 6g provided with a selective window portion 5 is formed. That is, this is a structure in which the selective window region 5 is provided in a specific region including the region immediately below the active region 405 of the semiconductor substrate 1 so that there is no metal pattern. More precisely, there is no metal pattern immediately below the active region 405, the input electrode 408, and the output electrode 410 of the semiconductor substrate 1, and a ground plate 6g is formed in a region other than the window region 5. In the present invention, a region composed of the active region 405, the input electrode 408, and the output electrode 410 is defined as an “intrinsic high frequency region”, and is distinguished from the ground electrodes 412 and 413. The source electrode pads 412 and 413 functioning as the ground electrode of the transistor and the ground plate 6g are connected using bumps 3b, 3c, 3d, 3f, 3g, and 3h. As is apparent from FIG. 1, the window portion 5 is formed on the surface of the assembly substrate 2 in a portion perpendicular to the surface of the assembly substrate 2 and parallel projection of the intrinsic high frequency region.
[0022]
17 and FIG. 18, the high-frequency semiconductor device having a structure in which the entire surface of the assembly substrate 2 facing the active region 405, input electrode 408, and output electrode 410 of the conventional semiconductor substrate 1 has a ground plate 6g. Since the electromagnetic field is closed by the ground plate 6g of the substrate 2, if the circuit is designed in consideration of the influence of the ground plate 6g of the assembly substrate 2, a highly accurate design is possible, but the transistor performance is opposite. There is a problem that the ground capacity increases due to the influence of the ground plate 6g of the assembly board 2 to be deteriorated.
[0023]
On the other hand, all the metal patterns in the surface region of the assembly substrate 2 facing the active region 405, the input electrode 408, the output electrode 410, and the ground electrodes 412 and 413 of the conventional semiconductor substrate 1 shown in FIGS. 19 and 20 are deleted. In a high-frequency semiconductor device having a structure in which the ground plate 6g is only in the periphery in the frame shape, there is no influence of the ground plate 6g on the transistor facing surface, which is caused by an increase in ground capacitance compared to the structure shown in FIGS. Although it is possible to reduce the deterioration of the characteristics of the transistor, the influence of the assembly substrate 2 having a metal pattern and an arbitrary dielectric layer facing the region other than the transistor that occupies most of the circuit area on the semiconductor substrate 1 is greatly increased. It was difficult to design with accuracy.
[0024]
On the other hand, in the mounting structure of the high frequency semiconductor device of the present invention, only the necessary minimum area defined as the “intrinsic high frequency region” on the surface of the assembly substrate 2 is selected as the region where the metal pattern is not disposed. A ground plate 6g is selectively formed in a region excluding the limited area. That is, only the region immediately below the active region 405, the input electrode 408, and the output electrode 410 of the semiconductor substrate 1 is selected as the metal pattern removal region. Therefore, it is possible to reduce deterioration of transistor characteristics due to an increase in ground capacitance, and to connect the ground electrode of the semiconductor active element to the ground of the assembly board at a short distance, so that an unnecessary parasitic inductor between the ground electrode and the true ground Can be reduced. In addition, since there is a ground plate 6g on the surface of the assembly substrate 2 facing the region other than the active region 405, the input electrode 408, and the output electrode 410 on the semiconductor substrate 1, the influence of the ground plate 6g of the assembly substrate 2 is affected. If the circuit is designed in consideration of the above, a highly accurate design is possible. Therefore, it is possible to realize a small-sized high-frequency semiconductor device having excellent electrical characteristics.
[0025]
FIG. 4 shows a S-parameter measurement of the high-frequency semiconductor device of the present invention equipped with a HEMT having a gate width of 300 μm shown in FIGS. 1 and 2 using a network analyzer in the millimeter wave band, and is calculated from the measurement of this S-parameter. It is a figure which shows the maximum capability gain (MAG) compared with the prior art which mounts HEMT with a gate width of 300 micrometers. As shown in FIG. 4, it can be seen that MAG is larger on the high frequency side than in the prior art. As is well known, MAG is defined when the stability factor K is greater than 1. When the stabilization factor K <1, the maximum stability gain (MSG) is used. Although not shown, MSG is similarly larger on the high frequency side than the prior art.
[0026]
5 to 9 are cross-sectional views for explaining a method of manufacturing the high-frequency semiconductor device according to the first embodiment of the present invention shown in FIGS. 1 and 2, and showing a laminated wafer used for HEMT. It is.
[0027]
(A) First, as shown in FIG. 5, an n-type buffer layer 22, an n-type channel layer 23, and an n-type channel layer 23 are formed on a semiconductor substrate (semiconductor wafer) 21 such as semi-insulating GaAs. ⁻ Type spacer layer 24, n type electron supply layer 25, n type Schottky contact layer 26, n ⁺ The type ohmic contact layer 27 is epitaxially grown continuously and sequentially by MOCVD, MBE, or the like. The n-type channel layer 23 is a so-called “andove layer” to which impurities are not intentionally added. Electrons are supplied from the electron supply layer 25 to form a two-dimensional electron gas in the n-type channel layer 23.
[0028]
(B) Although not shown, the portions other than the planned region of the active region 405 shown in FIGS. 1 and 2 of the epitaxial growth layers 22 to 27 are etched by reactive ion etching (RIE) until the semiconductor substrate 21 is exposed. Thus, an element isolation trench is formed, and the element isolation trench is filled with an element isolation insulating film to form an element isolation region. A region surrounded by the element isolation region is an active region 405. The element isolation region may be formed by irradiating protons to make the epitaxial growth layers 22 to 27 high-resistance regions. Thereafter, a photoresist film is spin-coated, exposed and developed using a predetermined mask, and n ⁺ A pattern having a plurality of stripe-shaped openings is formed only in a predetermined portion above the type ohmic contact layer 27. Then, a metal material such as Au-Ge / Ni / Au is vapor-deposited on the basis of this photoresist film. Thereafter, the photoresist film is peeled off. That is, by the so-called lift-off method, as shown in FIG. 5, a plurality of source electrodes 411 are formed in a plurality of planned source region regions and a plurality of drain electrodes 410 are formed in a plurality of planned drain region regions in an interdigital manner.
[0029]
(C) Subsequently, a photoresist pattern having an opening in the gate region planned region is formed, and the ohmic contact layer 27 in the gate region is etched using this photoresist pattern to expose the Schottky contact layer 26. Then, a photoresist film is spin-coated, and exposure / development is performed using a predetermined mask, thereby forming a pattern having a thin line-shaped opening only in a predetermined portion on the exposed Schottky contact layer 26. To do. Then, a gate electrode material such as Ti / Pt / Au is deposited on this photoresist film as a base. Thereafter, a lift-off process for peeling the photoresist film is performed to form a gate electrode 409 having a T-shaped cross section as shown in FIG.
[0030]
(D) Next, an oxide film (SiO 2) is formed on the source electrode 411, the drain electrode 410, and the gate electrode 409 by low temperature CVD (LTCVD). ₂ Film) 28 is deposited and the surface is planarized by chemical mechanical polishing (CMP) as shown in FIG. Thereafter, a photoresist film is coated on the oxide film 28 and exposed and developed using a predetermined mask, thereby forming a photoresist film mask having an opening on the source electrode 411. Then, using this photoresist film mask, the oxide film 28 on the source electrode 411 is selectively removed by RIE to open a source contact hole. After removing the photoresist film using the source contact hole as an opening, a new photoresist film is coated on the oxide film 28, exposed and developed using a predetermined mask, and an air bridge formation scheduled area A pattern having an opening is formed. Then, using this photoresist film as a base, a metal material such as Au is vapor-deposited, and a wiring pattern of an air bridge 311 (312) is formed by a lift-off method as shown in FIG.
[0031]
(E) Thereafter, if the oxide film 28 is removed with an oxide film etchant such as a buffered hydrofluoric acid solution, the wiring pattern of the semiconductor substrate 1 air bridge 311 (312) is completed as shown in FIG. Thereafter, if the semiconductor wafer is cut along a predetermined dicing line, the semiconductor substrate 1 is prepared in the same process.
[0032]
(F) Thereafter, bumps 3a, 3b, 3c,..., 3h are arranged at positions to be bump pads on the ground plate 6g of the assembly substrate 2, respectively. Then, the bumps 3a, 3b, 3c,..., 3h are aligned with the positions of the gate electrode pad 408, the drain electrode 410, and the source electrode pads 412 and 413 of the semiconductor substrate 1, respectively. Thereafter, heat treatment is performed, and the semiconductor substrate 1 and the assembly substrate 2 are connected using the bumps 3a, 3b, 3c,..., 3h, and the first embodiment of the present invention shown in FIGS. The high-frequency semiconductor device according to the embodiment is completed.
[0033]
As described above, the method for manufacturing the high-frequency semiconductor device according to the first embodiment has been described by taking the HEMT having an interdigital structure as an individual semiconductor element as an example. However, a transmission line or the like in a series of steps by a well-known method has been described. It will be easily understood that the semiconductor substrate 1 having an integrated structure such as MMIC can be manufactured by forming.
[0034]
(Second Embodiment)
The assembly substrate 2 of the high-frequency semiconductor device according to the second embodiment of the present invention shown in FIG. 10 has four pieces having a width of about 5 μm to 50 μm so as to include four apexes of a rectangular (rectangular) metal pattern extraction region. Diagonal wirings (band-like wiring layers) 7a, 7b, 7c, 7d are formed. That is, as shown in FIG. 10, the four diagonal wirings (band-like wiring layers) 7 a, 7 b, 7 c, and 7 d are arranged inside the window portion 5 and inside the window portion 5. It is provided so as to short-circuit another part of the circumference. The width of the four diagonal wirings (band-like wiring layers) 7a, 7b, 7c, 7d is such that the ground plate 6g of the assembly substrate 2 is a thin film of about 0.5 μm to 4 μm formed by vapor deposition or sputtering. It may be selected from about 5 to 15 μm, preferably about 8 to 12 μm. On the other hand, when a ground plate 6g having a thickness of about 10 μm is used by plating or when a Cu thin film having a thickness of about 18 μm is used, such as when the assembly substrate 2 is a ceramic or a low-temperature fired substrate, The width of the diagonal wirings (band-like wiring layers) 7a, 7b, 7c, 7d may be selected to be about 30 to 50 μm.
[0035]
As in FIG. 1, bumps 3a, 3b, 3c,..., 3h are arranged on the ground plate 6g, and the semiconductor substrate is interposed via the bumps 3a, 3b, 3c,. The ground electrode of the transistor (semiconductor active element) on the surface of 1 and the ground plate 6g of the assembly substrate 2 are connected. The structure of the transistor is the same as that in FIG.
[0036]
A gate electrode pad 408 that functions as an RF input electrode of the transistor and an end of the input-side signal wiring 6i are connected using a bump 3a, and a drain electrode assembly portion 410 that functions as an RF output electrode uses a bump 3e. It is connected. Further, the source electrode pads 412 and 413 functioning as the ground electrode of the transistor and the ground plate 6g are connected using the bumps 3b, 3c, 3d, 3f, 3g, and 3h.
[0037]
The four diagonal wirings (strip-shaped wiring layers) 7a, 7b, 7c, and 7d are oblique sides of right-angled triangles having apexes at the vertices of rectangular metal pattern extraction regions that are parallel projections of the “intrinsic high frequency region”. The total of the diagonal sides of the rhombus composed of the diagonal wirings (band-like wiring layers) 7a, 7b, 7c, 7d is shorter than the total length of each side of the rectangle shown in FIG. That is, rather than the parasitic inductance resulting from the current flowing around each side of the rectangle shown in FIG. The inductance is smaller.
[0038]
In the mounting structure of the high-frequency semiconductor device shown in FIG. 1 and FIG. 2, the parasitic components that need to be considered in terms of high frequency for the transistor are mainly the parallel feedback circuit and the capacitor component serving as the ground capacitance, and the series feedback attached to the ground electrode. It is an inductor component that becomes a circuit. The parasitic impedance of a high-frequency transistor operating in the millimeter wave band must be accurately represented by a distributed constant circuit. Here, although it is not an accurate description, a distributed constant circuit is schematically illustrated by an approximate lumped constant equivalent circuit as shown in FIG. A distributed constant circuit composed of parasitic inductors Lg1, Lg2, Ls1, Ls2 and parasitic capacitors Ci1, Ci2, Ci3 floats on the input side (RFin) of the high-frequency transistor. On the other hand, a distributed constant circuit composed of parasitic inductors Ld1, Ld2, Ls8, Ls9 and parasitic capacitors Co1, Co2, Co3 is floating on the output side (RFout) of the high frequency transistor. Furthermore, Ls3, Ls4, Ls5, Ls6, and Ls7 are floating on the ground terminal (source electrode) side of the high-frequency transistor. Further, it is schematically illustrated that the parasitic capacitor Cgs is floating between the gate and the source, the parasitic capacitor Cgd is floating between the gate and the drain, and the parasitic capacitor Csd is floating between the source and the drain. Furthermore, it is necessary to consider a parallel feedback circuit such as a parasitic capacitor between the actual ground potential (not shown in FIG. 11) and a ground capacitance.
[0039]
As shown in FIG. 11, various parasitic inductances such as Ls3, Ls4, Ls5, Ls6, and Ls7 are floating around the ground terminal (source electrode) of the high-frequency transistor, and these form a series feedback circuit. By using the four diagonal wirings (band-like wiring layers) 7a, 7b, 7c, 7d shown in FIG. 10, the current that bypasses the oblique sides of the rhombus composed of the diagonal wirings (band-like wiring layers) 7a, 7b, 7c, 7d is obtained. Since the resulting inductance becomes smaller, the parasitic inductance around the ground terminal (source electrode) of the high-frequency transistor can be reduced.
[0040]
12 uses a network analyzer in the millimeter wave band, and measures the S parameter of the high-frequency semiconductor device on which the semiconductor substrate shown in FIG. 3 is mounted using the assembly substrate 2 shown in FIG. FIG. 5 is a diagram showing MAG calculated from the measurement of the S parameter (when the stabilization coefficient K> 1). FIG. 12 shows a comparison with the prior art and the first embodiment. In the structure of the first embodiment, the MAG is larger than the conventional one because the capacitor component serving as the ground capacitance is reduced. However, the structure of the second embodiment is more parasitic than the first embodiment. It can be seen that since the parasitic inductor component can be further reduced without substantially increasing the capacitance component, the MAG can be further improved and a higher performance transistor can be realized. Although not shown, the MSG (when the stabilization coefficient K <1) is also larger on the high frequency side than in the prior art and the first embodiment.
[0041]
(Third embodiment)
As shown in the equivalent circuit of FIG. 13, the high frequency semiconductor device according to the third embodiment of the present invention includes a coupling capacitor C1, a low output first transistor (semiconductor) between the RF input terminal and the RF output terminal. A high-frequency transmission line is configured by the path of the active element Tr1, the coupling capacitor C4, the high-power second transistor (semiconductor active element) Tr2, and the coupling capacitor C7. An RF signal is input from the RF input terminal, transmitted through the high-frequency transmission line, and output from the RF output terminal. The second transistor Tr2 has a higher output and a larger area than the first transistor Tr1. Specifically, in the planar structure as shown in FIG. 3, the total number of fingers of the second transistor Tr2 is larger than the total number of fingers of the first transistor Tr1. The large number of fingers of the second transistor Tr2 means that the area of the gate electrode pad 408 functioning as the RF input electrode of the transistor and the area of the drain electrode assembly 410 functioning as the RF output electrode are larger than those of the first transistor Tr1. Is also big. The area of the active region 405 is also larger in the second transistor Tr2 than in the first transistor Tr1.
[0042]
An impedance Z for adjusting the impedance of the high-frequency transmission line is provided between the coupling capacitor C1 and the RF input terminal. _s Open stubs are provided. The source of the first transistor Tr1 is grounded, and the gate has a bypass capacitor (decoupling capacitor) C2 and an impedance Z for separating direct current and high frequency. _g The gate voltage Vg1 can be supplied from the DC bias terminal via the. The drain of the first transistor Tr1 has a bypass capacitor C3 and an impedance Z for separating direct current and high frequency. _d The drain voltage Vd1 can be supplied from the DC bias terminal via the. Similarly, a bypass capacitor C5 and an impedance Z are connected to the gate of the second transistor Tr2. _g The gate voltage Vg2 is supplied from the DC bias terminal, and the drain of the second transistor Tr2 is connected to the bypass capacitor C6 and the impedance Z. _d The drain voltage Vd2 can be supplied from the DC bias terminal via the. The source of the second transistor Tr2 is grounded. Thus, the high-frequency signal input from the RF input terminal is input to the first transistor Tr1 through the coupling capacitor C1, and is amplified there. The amplified high-frequency signal is input to the second transistor Tr2 through the coupling capacitor C4, is amplified here, passes through the coupling capacitor C7, and is output to the outside from the RF output terminal. Between the coupling capacitor C7 and the RF output terminal, there is an impedance Z for adjusting the impedance of the high-frequency transmission line. _s Open stubs are provided. In FIG. 13, Z ₀ Indicates an impedance component constituted by wiring or the like.
[0043]
As shown in FIG. 14, in the high-frequency semiconductor device according to the third embodiment of the present invention, the window portion 5 is formed only directly below the second transistor Tr2 of the ground plate 6g of the assembly substrate 2, and the first A ground plate 6g is disposed immediately below other regions such as the transistor Tr1. In FIG. 14A, the entire circuit connected to the RF input electrode of the first transistor Tr1 including the coupling capacitor C1 and the impedance adjustment circuit is shown as Z. _M1 Is shown. The entire circuit including the coupling capacitor C4 connected between the RF output electrode of the first transistor Tr1 and the RF input electrode of the second transistor Tr2 and the impedance adjustment circuit is Z. _M2 Is shown. Furthermore, a circuit including a coupling capacitor C7 and an impedance adjustment circuit connected to the RF output electrode of the second transistor Tr2 is connected to Z. _M3 Is shown.
[0044]
Then, as shown in FIG. 14B, the RF input terminal of the semiconductor substrate 1 and the end of the input side signal wiring 6i are connected using the bump 3i, and the RF output terminal and the end of the output side signal wiring 6o are connected. Are connected using bumps 3o. On the surface of the assembly substrate 2, a ground plate 6g provided with a window portion 5 is formed only at a position directly below the second transistor Tr2. Although not shown in FIG. 13, the portion functioning as the ground electrode of the circuit shown in FIG. 13 and the ground plate 6g are the bumps 3k, 3l, 3m, 3n, 3p in FIG. , 3q, 3r, 3s.
[0045]
Since the area of the gate electrode pad 408 functioning as the RF input electrode of the second transistor Tr2 with high output and the area of the drain electrode assembly 410 functioning as the RF output electrode are larger than those of the first transistor Tr1, the second transistor By forming the window portion 5 only directly under Tr2, the parasitic capacitance component serving as the ground capacitance can be remarkably reduced, and the high frequency gain can be increased. On the other hand, in the case of the first transistor Tr1 having a small area, the effect of reducing the parasitic capacitance component by the window portion directly below the first transistor Tr1 is not significant. Rather, the presence of the metal layer immediately below the first transistor Tr1 provides an electromagnetic shielding effect and enables stable operation.
[0046]
As described above, according to the high-frequency semiconductor device according to the third embodiment of the present invention, the ground plate 6g of the assembly substrate 2 forms the window portion 5 just below the specific transistor and directly below the other transistors. In the structure, the ground plate 6g is disposed, thereby facilitating a highly accurate design and improving the overall high frequency characteristics of the MMIC.
[0047]
(Fourth embodiment)
As shown in FIG. 15, the assembly substrate 2 used in the high-frequency semiconductor device according to the fourth embodiment of the present invention has the ground plate 6g shown in FIG. 1 as the first ground plate (input side ground plate) 6a on the input side. And an output-side second ground plate (output-side ground plate) 6b. As shown in FIG. 16, the semiconductor substrate 1 used in the high-frequency semiconductor device according to the fourth embodiment has source electrode pads 412 and 413 formed wider than the structure shown in FIG.
[0048]
Then, as shown in FIG. 15, the gate electrode pad 408 functioning as the RF input electrode of the transistor (semiconductor active element) and the end of the input side signal wiring 6i are connected using the bump 3a, and used as the RF output electrode. The functioning drain electrode assembly 410 and the end of the output signal wiring 6o are connected using the bump 3d. The input-side ends of the source electrode pads 412 and 413 functioning as the ground electrodes of the transistors are connected to the first ground plate 6a using the bumps 3b and 3f, and the outputs of the source electrode pads 412 and 413 are connected. The side end and the second ground plate 6b are connected using bumps 3c and 3e.
[0049]
The fourth embodiment is different from the first embodiment in that not only the current of the signal line but also the current flowing from the first ground plate 6a on the input side to the second ground plate 6b on the output side is entirely a semiconductor substrate. Flows through one source electrode pad 412, 413. That is, a slit slightly wider than the gate width as shown in FIG. 15 is provided between the first ground plate 6a and the second ground plate 6b of the assembly substrate 2.
[0050]
Use a structure having a slit extending perpendicular to the signal propagation direction of the coplanar signal line between the first ground plate (input side ground plate) 6a and the second ground plate (output side ground plate) 6b shown in FIG. Thus, the region where the high-frequency ground current and the signal current flow can be limited to the level of the same horizontal plane of the semiconductor substrate 1, and it is possible to prevent a plurality of levels from being mixed, so that the circuit design can be easily performed.
[0051]
(Other embodiments)
As described above, the present invention has been described according to the first to fourth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, embodiments, and operational techniques will be apparent to those skilled in the art.
[0052]
In the description of the first to fourth embodiments already described, the present invention can be applied to other semiconductor active elements such as MESFET, HBT, and SIT. Further, not only the first main electrode such as the source electrode, the second main electrode such as the drain electrode, and the control electrode such as the gate electrode are not only the semiconductor active elements having a lateral structure in which the semiconductor substrate 1 is located on the same main surface. The first and second main electrodes can also be applied to a semiconductor active element having a vertical structure that is located on the first and second main surfaces facing each other. In the case of a semiconductor active device having a vertical structure, the air bridge structure is not always necessary.
[0053]
In addition, various modifications can be made without departing from the scope of the present invention. As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
[0054]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide a small-size and high-performance high-frequency semiconductor device that can extract the performance of the high-frequency semiconductor active element without being deteriorated by the influence of the mounting portion.
[Brief description of the drawings]
FIG. 1 is a plan view of an assembly substrate used in a high-frequency semiconductor device according to a first embodiment of the present invention as seen through the semiconductor substrate.
FIG. 2 is a cross-sectional view illustrating a mounting state of the high-frequency semiconductor device according to the first embodiment of the invention.
FIG. 3 is a plan view seen from the upper surface of the semiconductor substrate 1 mounted on the high-frequency semiconductor device according to the first embodiment of the present invention.
FIG. 4 is a diagram showing frequency characteristics of the high-frequency semiconductor device according to the first embodiment of the present invention in comparison with the prior art.
FIG. 5 is a process cross-sectional view illustrating the manufacturing process of the high-frequency semiconductor device according to the first embodiment of the present invention (No. 1).
FIG. 6 is a process cross-sectional view illustrating the manufacturing process of the high-frequency semiconductor device according to the first embodiment of the present invention (No. 2).
FIG. 7 is a process cross-sectional view illustrating the manufacturing process of the high-frequency semiconductor device according to the first embodiment of the present invention (No. 3).
FIG. 8 is a process cross-sectional view illustrating the manufacturing process of the high-frequency semiconductor device according to the first embodiment of the present invention (No. 4).
FIG. 9 is a process cross-sectional view illustrating the manufacturing process of the high-frequency semiconductor device according to the first embodiment of the present invention (No. 5).
FIG. 10 is a plan view of an assembly substrate used in a high-frequency semiconductor device according to a second embodiment of the present invention as seen through the semiconductor substrate.
FIG. 11 is a schematic high-frequency equivalent circuit diagram of a transistor (semiconductor active element) used in a high-frequency semiconductor device according to a second embodiment of the present invention.
FIG. 12 is a diagram showing frequency characteristics of a high-frequency semiconductor device according to a second embodiment of the present invention in comparison with the first embodiment.
FIG. 13 is a circuit diagram of a high frequency amplifier circuit used in a high frequency semiconductor device according to a third embodiment of the present invention.
FIG. 14A is a cross-sectional view for explaining a mounting state of the high-frequency semiconductor device according to the third embodiment of the present invention. FIG. 14B is a perspective view of the assembly substrate of the semiconductor substrate. Then, it is a top view seen from the upper surface.
FIG. 15 is a plan view of an assembly substrate used in a high-frequency semiconductor device according to a fourth embodiment of the present invention as seen through the semiconductor substrate.
FIG. 16 is a plan view seen from the upper surface of a semiconductor substrate 1 mounted on a high-frequency semiconductor device according to a fourth embodiment of the present invention.
FIG. 17 is a plan view of an assembly substrate used in a conventional high-frequency semiconductor device as seen from above through a semiconductor substrate.
18 is a cross-sectional view illustrating a mounting state of the conventional high-frequency semiconductor device shown in FIG.
FIG. 19 is a plan view of an assembly substrate used in another conventional high-frequency semiconductor device as seen through the semiconductor substrate.
20 is a cross-sectional view illustrating a mounting state of the other conventional high-frequency semiconductor device shown in FIG.
[Explanation of symbols]
1, 21, 51 Semiconductor substrate (semiconductor wafer)
2 Assembly board
3a-3s bump
5 windows
6a, 6c 1st ground plate
6b, 6d Second ground plate
6g ground plate
6i Input side signal wiring
6o Output signal wiring
21 Semiconductor substrate (semiconductor wafer)
22 Buffer layer
23 Channel layer
24 Spacer layer
25 Electron supply layer
26 Schottky contact layer
27 Ohmic contact layer
28 Oxide film (SiO ₂ film)
311 and 312 Air Bridge
405 Active region
408 Gate electrode pad
409 Gate electrode (gate finger part)
410 Drain electrode
411 source electrode
412 413 Source electrode pad
C1, C4, C7 coupling capacitor
C2, C3, C5, C6 Bypass capacitor
Tr1 first transistor (first high-frequency active element)
Tr2 Second transistor (second high-frequency active element)

Claims

An assembly board having an input side signal line, an output side signal line, and a ground plate on the surface;
A specific semiconductor active element having an input electrode, an output electrode, and a ground electrode, each of which is formed to surround the active region and to surround the active region and partially overlap the active region with the active region; A semiconductor substrate that is flip-chip connected with the surface on which the specific semiconductor active element is formed facing the surface of the assembly substrate, and on the plane pattern, the active region, a part of the input electrode, and the output The intrinsic high frequency region of the specific semiconductor active element consisting of a region occupied by only a part of the electrode is defined as a window portion only in a portion projected in parallel to the surface of the assembly substrate in the vertical direction so as to define the window portion. The high-frequency semiconductor device, wherein the input-side signal line, the output-side signal line, and the ground plate are respectively disposed on the surface of the assembly substrate other than the window portion. .

2. The high-frequency semiconductor device according to claim 1, wherein the ground plate is disposed so as to sandwich the input-side signal line and the output-side signal line, and constitutes a coplanar signal line.

A pair of ground plates respectively arranged on both sides of the input side signal line so as to sandwich the input side signal line are connected to each other via a first belt-like part arranged in a portion adjacent to the window portion. And a pair of ground plates respectively disposed on both sides of the output signal line so as to sandwich the output signal line through a second belt-shaped portion disposed in a portion adjacent to the window portion. The high-frequency semiconductor device according to claim 2, wherein the high-frequency semiconductor devices are connected to each other.

The portion of the input electrode forming the intrinsic high-frequency region extends in a direction perpendicular to the input-side signal line as a gate electrode pad that collects a plurality of gate finger portions arranged in parallel so as to form a comb structure. Having a striped pattern
The output-side signal line is formed as a drain electrode assembly portion that collects a plurality of drain finger portions so that a portion forming the intrinsic high-frequency region of the output electrode forms a comb structure facing the plurality of gate finger portions. The high-frequency semiconductor device according to claim 2, wherein the high-frequency semiconductor device has a stripe pattern extending in an orthogonal direction.

A strip-like wiring layer that obliquely short-circuits a part of the inner periphery of the window part and the other part of the inner periphery of the window part orthogonal to a part of the inner periphery of the window part inside the window part. The high-frequency semiconductor device according to claim 1, further comprising:

The semiconductor substrate is
Further mounting another semiconductor active element having a different area of the intrinsic high frequency region from the specific semiconductor active element,
6. The window according to claim 1, wherein the window portion is formed only directly below the specific semiconductor active element, and the ground plate is disposed immediately below the other semiconductor active element. The high-frequency semiconductor device according to item.

The window extends in a slit shape perpendicular to the signal propagation direction of the input side signal line and the output side signal line so that the ground plate is divided into independent regions of the input side ground plate and the output side ground plate. The high frequency semiconductor device according to claim 1, wherein the high frequency semiconductor device is formed.

4. The high-frequency semiconductor device according to claim 3 , wherein the first and second belt-shaped portions and the ground plate surround the window so as to form a closed rectangular pattern.