JP3929761B2

JP3929761B2 - Semiconductor device operation control method, semiconductor device operation control program, recording medium recording semiconductor device operation control program, semiconductor device, and IC card

Info

Publication number: JP3929761B2
Application number: JP2001361618A
Authority: JP
Inventors: 晴彦重政; 純一岡本; 佳寛中尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-11-27
Filing date: 2001-11-27
Publication date: 2007-06-13
Anticipated expiration: 2021-11-27
Also published as: JP2003162700A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば電磁波などを介して非接触で外部の電力供給源から電力を取得するＩＣカードなどに用いられる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、プラスチック製のカードに、不揮発性メモリやＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）などからなるＩＣチップなどを埋め込んだＩＣカードが普及しつつある。このようなＩＣカードは、現在広く利用されている磁気カードと比較して、より大量のデータを扱うことが可能であること、およびセキュリティに優れていることなどの利点を有しており、次世代のカードとして注目を集めている。また、ＩＣカードは、現在の磁気カードで行われているような様々なアプリケーションを実現するだけでなく、技術的な制限から磁気カードの機能として利用することができなかったアプリケーションにも広く応用することができることから、急速に普及しつつある。
【０００３】
ＩＣカードは、接触型と非接触型とに分類される。接触型ＩＣカードは、その表面に金属製の端子を設け、この端子を、ＩＣカードに対して情報の読み書きを行うリーダライタ装置に設けられた端子とを接続することによって、電力の供給およびデータの送受信を行うものである。非接触型ＩＣカードは、その内部にアンテナコイルを設け、電磁誘導技術を用いてリーダライタ装置が発生する磁場の中にアンテナコイルを進入させることによって、電波（例えば、数ＭＨｚ〜数１０ＭＨｚ程度のキャリア周波数）を介して電力の供給およびデータの送受信を行うものである。非接触型ＩＣカードでは、アンテナコイルによって受信された電力は、ダイオードブリッジによって整流された後に各機能ブロックに供給されることになる。
【０００４】
また、非接触型ＩＣカードは、その通信距離に応じて、さらに近接型、近傍型などに分類される。これらは、現在ＩＳＯ／ＩＥＣ１４４４３およびＩＳＯ／ＩＥＣ１０５３６においてそれぞれ標準化が進められている。
【０００５】
非接触型ＩＣカードは、外部装置との接続端子を持たないので、接続端子の接点部の破損などが生じる心配がなく、また、リーダライタ装置に対して近づけるだけで電力の供給およびデータの送受信を行うことが可能となっている。よって、非接触型ＩＣカードは、メンテナンスコストの低減、取り扱いの容易性、処理の高速性などの利点を有することになる。したがって、このような非接触型ＩＣカードを、例えば鉄道やバスなどの乗車券に適用し、非接触型ＩＣカードを改札ゲートにかざしてデータ処理を行ったり（かざし処理）、改札ゲートに瞬間的に接触させてデータ処理を行ったり（タッチ＆ゴー処理）する利用方法が考えられている。
【０００６】
しかしながら、非接触型ＩＣカードは、電波という媒体を介して電力供給を行うものであることにより、常時安定した電力を受けることができるとは限らないという性質を有している。また、アンテナから得られる電源電圧は、電力を供給するリーダライタ装置などの外部装置との距離に左右されることになる。したがって、非接触型ＩＣカードを設計する上で、非接触通信の品質を確保することや、通信距離を確保することは困難となっている。
【０００７】
このような問題に対して、例えば特開平１１−２９６６２７号公報には、電流を検出することによって、通信距離を改善する方法が開示されている。この従来技術以前では、非接触ＩＣカードには消費電流を制御する回路が設けられていなかったので、非接触ＩＣカードにおける消費電流は常時一定となっていた。これにより、例えば非接触ＩＣカードとリーダライタ装置との通信距離が変更されて、送受信アンテナに誘起される電流量が減少すると、非接触ＩＣカードの全構成要素が動作付加となるような事態が生じていた。このような課題に対して、上記従来技術では、送受信アンテナによって受信された変調波が誘起する電流量を検出し、その電流値に応じてＣＰＵに供給する動作クロックの周期を制御する手法がとられている。
【０００８】
図６に、この従来技術において示されている構成例を示す。この構成例では、リーダライタ装置４１との間で電力の供給および通信を行う非接触ＩＣカードが示されている。この非接触ＩＣカードは、送受信アンテナ４２、電流検出回路４３、変調回路４４、復調回路４５、整流電圧制御回路４６、ＵＡＲＴ(Universal Asynchronous Receiver Transmitter)４７、クロック発振回路４８、ＣＰＵ４９、コ・プロセッサ５０、および不揮発性メモリ５１を備えた構成となっている。ここで、コ・プロセッサ５０は、データの暗号化処理に用いられる演算部を示している。
【０００９】
上記の構成において、送受信アンテナ４２において変調波が受信されると、整流電圧制御回路４６によって受信された変調波が整流され、非接触ＩＣカードの全構成要素に供給するための電力が生成される。復調回路４５は、変調波からデータを復調し、これをＵＡＲＴ４７に出力する。ＵＡＲＴ４７は、ＣＰＵ４９に対してパラレルデータを出力し、ＣＰＵ４９は、このパラレルデータを解析し、コマンドとして理解して動作を行う。
【００１０】
このようなシステムにおいて、リーダライタ装置４１と非接触ＩＣカードとの通信距離が長くなると、誘起される電力が減少し、非接触ＩＣカードの全構成要素に必要な電力の供給が不可能になる場合がある。そこで、上記の構成では、電流検出回路４３によって送受信アンテナ４２に流れる電流値を検出し、その電流値に応じて、クロック発振回路４８がＣＰＵ４９の動作クロック周波数を増減している。また、電流検出回路３４は、変調波が誘起した電流値を検出し、その電流値に応じて電力供給手段による電力供給対象が制御されるように構成されている。
【００１１】
【発明が解決しようとする課題】
上記の特開平１１−２９６６２７号公報に開示されている構成では、電流に応じて動作クロックを切り替える方式を採用しているが、この方式は、マイコンシステムなどの比較的安定した電源電圧の供給が可能なシステムで一般的に用いられている電力節電方法である。しかしながら、非接触で電力を供給するシステムにおいては、供給される電力は電力源との距離に大きく依存している。すなわち、電力源との距離が離れるに従って給電電流が減少し、これに伴って、動作クロックが低速化されることになる。ここで、動作クロックは、ＣＰＵのみならず非接触ＩＣカード内の全ての構成における動作を規定するクロックであるので、電力源との距離が離れると、非接触ＩＣカードの全パフォーマンスが低下してしまうという問題がある。
【００１２】
また、プログラムに基づいた処理が行われている最中に、非接触ＩＣカードとリーダライタ装置との通信距離が変化した場合には、プログラムの動作処理中に動作クロックが変更される可能性があることになる。この場合、プログラムの処理が誤動作する可能性があるという問題がある。
【００１３】
ここで、非接触ＩＣカードにおける通信距離および供給電力に関係する課題について詳細に説明する。上記したように、近接型の非接触ＩＣカードの通信方式は、ＩＳＯ１４４４３ｔｙｐｅＢ規格（ＡＳＫ１０％）で規格化されており、いわゆる低深度変調による変調方式が採用されている。ここで、低深度変調とは、通信に使用される信号の変調率が例えば１０％程度の低い値となっている変調方式のことである。上記の変調率は、通信に使用される信号の最大幅Ａｍａｘおよび最小幅Ａｍｉｎに基づいて、
変調率＝（Ａｍａｘ−Ａｍｉｎ）／（Ａｍａｘ＋Ａｍｉｎ）
という式によって定義される。
【００１４】
一般的に、低深度変調は、信号の振幅幅が小さく、搬送波自身に大きな振幅を確保する必要がないので、消費電流の点では有利な通信であるといえる。しかしながら、低深度変調においては、信号の振幅幅が小さいことによって、電圧の変動に対して敏感となり、ＣＰＵ動作などによる僅かな電圧変動が通信品質に影響を与えることになる。このため、整流された電圧は、通常レギュレータなどによって定電圧化し、ＣＰＵ動作などの電力消費による電圧変動が生じても定電圧が保持されるように設計されている。
【００１５】
しかしながら、供給電力に対してＣＰＵ動作時の電力消費が顕著になり、これによる電圧低下が定電圧回路による補正可能な範囲を超えてくると、通信に影響を与えるようになる。すなわち、非接触ＩＣカードとリーダライタ装置との距離が離れてくると、過度に供給電圧能力が低下し、この結果、通信品質を低下させる原因となるという問題が生じることになる。
【００１６】
本発明は上記の問題点を解決するためになされたもので、その目的は、処理能力を低下させることなく、通信品質を確保することが可能な半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびＩＣカードを提供することにある。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る半導体装置の動作制御方法は、非接触によって外部装置から電力供給するとともに、該外部装置との間で非接触によるデータ通信を行う半導体装置の動作制御方法であって、上記半導体装置が動作している期間において、上記半導体装置における内部動作を制御する制御手段の動作を規定するクロック周波数を、少なくとも、通信処理が行われている第１の期間の方が、通信処理が行われていない第２の期間よりも低い値となるように切り換えることを特徴としている。
【００１８】
非接触によって外部装置との間で通信処理を行う際には、半導体装置内での内部電源の電圧レベルがある程度高くなっている方が、通信可能距離を確実に確保することができ、通信品質を向上させることが可能となる。ここで、上記の方法では、まず、通信処理が行われている期間と、通信処理が行われていない期間とを区別し、これらの期間の間で、制御手段の動作を規定するクロック周波数を切り換えるような動作制御が行われている。すなわち、通信処理が行われている期間でクロック周波数を低くすれば、制御手段における消費電流が減少することになり、制御手段の電流消費による内部電源の電圧レベルの低下の程度を抑制することができる。
【００１９】
また、通信処理が行われていない期間では、例えば制御手段によって何らかの処理動作が行われていることが考えられるので、クロック周波数を高くすることによって、制御手段による処理能力を向上させることができる。
したがって、上記の方法によれば、半導体装置における処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能となる。
【００２０】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記第１の期間が、上記半導体装置と上記外部装置との間で相互に通信相手を認識する相互認識通信期間を含んでいる方法としてもよい。
【００２１】
上記の方法では、クロック周波数を低くする期間である第１の期間として、半導体装置と外部装置との間で相互に通信相手を認識する相互認識通信期間を設定している。この期間において、通信品質が劣化するなどの不具合が生じると、的確に通信相手を認識することができなくなる。この場合、通信相手の認識に必要以上の時間がかかることによって、非接触通信処理における処理時間が長くなり、操作性の低下を招くことになる。これに対して、上記の方法のように、相互認識通信期間では、制御手段の動作を規定するクロック周波数を低くすることによって、通信品質を確保することによって、上記のような問題が発生することを抑制することが可能となる。
【００２２】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記第１の期間が、データの送受信を行うデータ送受信期間を含んでいる方法としてもよい。
【００２３】
上記の方法では、クロック周波数を低くする期間である第１の期間として、データの送受信を行う期間を設定している。この期間において、通信品質が劣化するなどの不具合が生じると、的確なデータ通信を行うことができなくなる。この場合、例えばデータの再送処理などが繰り返されることによって、非接触通信処理における処理時間が長くなり、操作性の低下を招くことになる。これに対して、上記の方法のように、データ送受信期間では、制御手段の動作を規定するクロック周波数を低くすることによって、通信品質を確保することによって、上記のような問題が発生することを抑制することが可能となる。
【００２４】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記半導体装置におけるパワーオンリセット期間、および／またはウォーミングアップ期間における上記クロック周波数を、上記第２の期間における上記クロック周波数よりも低い値となるように切り換える方法としてもよい。
【００２５】
上記の方法では、クロック周波数を低くする期間として、さらにパワーオンリセット期間、および／またはウォーミングアップ期間を設定している。パワーオンリセット期間において動作するパワーオンリセット回路は、クロック周波数の影響を受けることがない回路であるので、クロック周波数を低くしても問題なく動作を行うことが可能である。また、ウォーミングアップ期間では、例えばウォーミングアップカウンタやモード切り換えスイッチなどが動作するのみであり、制御手段は動作する必要はないので、クロック周波数を低くしても、処理能力はほとんど変化しないものとなる。
【００２６】
したがって、この期間においてクロック周波数を低速化することによって制御手段における消費電流を低減することが可能となり、これによって制御手段の動作に関わる電力の負荷を減らすことによって電源の立ち上がりを早くすることが可能となる。すなわち、上記のような方法によれば、電源の立ち上がりが早くなることによって、パワーオンリセット期間、および／またはウォーミングアップ期間の短縮を図ることが可能となり、半導体装置における処理時間の短縮が可能となる。
【００２７】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記半導体装置が備える不揮発性メモリ部に対して情報の書き込み処理および／または消去処理を行う期間における上記クロック周波数を、上記第２の期間における上記クロック周波数よりも低い値となるように切り換える方法としてもよい。
【００２８】
上記の方法では、クロック周波数を低くする期間として、さらに不揮発性メモリ部に対して情報の書き込み処理および／または消去処理を行う期間を設定している。不揮発性メモリ部に対する情報の書き込み処理および消去処理は、電流の消費量が極めて大きいものとなる。よって、これらの処理が開始されると、消費電流の増大によって、内部電源の電圧レベルがある程度低下することになる。一方、不揮発性メモリ部に対するデータの書き込み処理および消去処理が行われている最中では、制御手段によって行われる処理は比較的少ない状態となる。
【００２９】
すなわち、上記の方法のように制御すれば、制御手段における消費電流が低減されることによって、内部電源の電圧レベルの低下を抑制することが可能となる。したがって、不揮発性メモリ部における書き込み処理および消去処理を行うことによる電流消費の増大によって、内部電源の電圧レベルが著しく低下し、これによる動作異常の発生を抑制することが可能となる。また、このような制御によるパフォーマンスの低下もほとんど発生しない。
【００３０】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記相互認識通信期間が、上記外部装置からの準備要求コマンドを受信する受信期間と、上記外部装置に対してのリクエスト応答コマンドを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させる方法としてもよい。
【００３１】
上記の方法では、準備要求コマンドの受信期間では復調回路を動作させる一方、リクエスト応答コマンドの送信期間では復調回路の動作を停止させる制御を行っている。このような制御によれば、復調動作が必要なときにのみ復調回路が動作することになるので、例えば送信期間中において、何らかの要因によって内部電源の電圧レベルが変動し、これによって復調回路に対してノイズが入力された場合でも、復調回路の動作は停止されているので、復調回路から不要な出力が行われることを防止することができる。このような復調回路からの不要な出力は、例えば復調回路からの出力に基づいて動作する制御手段の誤動作を招くことになるので、上記のようにノイズの影響を防止することによって、半導体装置の誤動作を防止することができる。
【００３２】
また、本発明に係る半導体装置の動作制御方法は、上記の方法において、上記データ送受信期間が、上記外部装置からデータを受信する受信期間と、上記外部装置に対してデータを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させる方法としてもよい。
【００３３】
上記の方法では、データの受信期間では復調回路を動作させる一方、データの送信期間では復調回路の動作を停止させる制御を行っている。このような制御によれば、復調動作が必要なときにのみ復調回路が動作することになるので、上記と同様に、ノイズの影響を防止することによって、半導体装置の誤動作を防止することができる。
【００３４】
また、本発明に係る半導体装置動作制御プログラムは、上記の半導体装置の動作制御方法をコンピュータに実行させることを特徴としている。
【００３５】
上記プログラムを半導体装置が備えるコンピュータシステムにロードすることによって、上記半導体装置の動作制御方法を実現することが可能となる。
【００３６】
また、本発明に係る半導体装置動作制御プログラムを記録した記録媒体は、上記の半導体装置の動作制御方法をコンピュータに実行させるプログラムを記録していることを特徴としている。
【００３７】
上記記録媒体に記録されたプログラムを半導体装置が備えるコンピュータシステムにロードすることによって、上記半導体装置の動作制御方法を実現することが可能となる。
【００３８】
また、本発明に係る半導体装置は、非接触によって外部装置から電力供給するとともに、該外部装置との間で非接触によるデータ通信を行う半導体装置であって、上記半導体装置における内部動作を制御する制御手段を備え、上記制御手段が、上記の半導体装置の動作制御方法を実行することを特徴としている。
【００３９】
上記の構成によれば、上記した半導体装置の動作制御方法を制御手段が実行するので、上記した動作制御方法による作用効果が実現された半導体装置を提供することができる。すなわち、処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能な半導体装置を提供することができる。
【００４０】
また、本発明に係る半導体装置は、上記の構成において、上記外部装置から受信した信号に基づいて、上記クロック周波数を規定するクロック信号を生成するクロック信号生成手段と、上記クロック信号生成手段によって生成されるクロック信号のクロック周波数を切り換えるクロック切換手段とをさらに備え、上記制御手段が、上記クロック切換手段に対して指示を行うことによって、上記クロック周波数の変更を行う構成としてもよい。
【００４１】
上記の構成によれば、クロック信号は、外部装置から受信した信号に基づいてクロック信号生成手段によって生成され、クロック周波数の切換は、クロック切換手段によって行われることになる。このようなクロック信号生成手段およびクロック切換手段自体は、比較的入手が容易であるので、本発明の動作制御方法を容易に実現することが可能となる。
【００４２】
また、本発明に係る半導体装置は、上記の構成において、上記外部装置から受信した信号を復調する処理を行う復調回路と、上記復調回路の動作を制御する復調回路制御手段とを備え、上記復調回路制御手段が、上記外部装置から復調処理が必要な信号を受信しているときにのみ上記復調回路が動作するように制御を行う構成としてもよい。
【００４３】
上記の構成によれば、復調回路制御手段による制御によって、外部装置から復調処理が必要な信号の受信期間にのみ、復調回路が動作する一方、それ以外の期間では、復調回路の動作が停止する。このような制御によれば、復調動作が必要なときにのみ復調回路が動作することになるので、例えば送信期間中において、何らかの要因によって内部電源の電圧レベルが変動し、これによって復調回路に対してノイズが入力された場合でも、復調回路の動作は停止されているので、復調回路から不要な出力が行われることを防止することができる。このような復調回路からの不要な出力は、例えば復調回路からの出力に基づいて動作する制御手段の誤動作を招くことになるので、上記のようにノイズの影響を防止することによって、半導体装置の誤動作を防止することができる。
【００４４】
また、本発明に係るＩＣカードは、上記の半導体装置を備えたことを特徴としている。
【００４５】
上記のような半導体装置をＩＣカードに適用することによって、例えば、外部の電力供給源からの距離に応じて電力供給の程度が変化する非接触型ＩＣカードにおいても、処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能となる。したがって、使い勝手がよく、応用範囲が広いＩＣカードを実現することができる。
【００４６】
また、例えば、上記のような非接触型ＩＣカードに、接触型の端子を設けるなどをすれば、非接触型および接触型を兼用したＩＣカードを実現することも可能である。
【００４７】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図５に基づいて説明すれば、以下のとおりである。
【００４８】
図３は、本実施形態に係る半導体回路装置の概略構成を示すブロック図である。この半導体回路装置は、非接触ＩＣカードに内蔵されるものである。
【００４９】
この半導体回路装置は、電磁波を用いた通信を行うＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）部１Ａ、各種論理演算を行う論理回路を複数備えたロジック部１Ｂ、不揮発性メモリ部８、電圧制御回路部９などを備えた構成となっている。ロジック部１Ｂは、データ処理用のＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）（制御手段）２、暗号を高速処理するためのセキュリティ用プロセッサ３、演算処理における作業領域としてのワークＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）４、起動時に用いられるブートＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）５、プロトコル制御回路６、リセット回路７、クロック切換レジスタ（クロック切換手段）１０、復調制御回路レジスタであるＲＥＣＥＮ（復調回路制御手段）１１、および動作クロック生成ブロックであるＣＧ（クロック信号生成手段）１２、などを備えた構成となっている。
【００５０】
また、ＲＦ部１Ａは、電磁誘導を起動させるアンテナコイル１３、アンテナコイル１３の接続端子およびショットキーダイオードなどから構成される整流回路１４、変調回路１５、復調回路１６、クロック抽出回路１７、およびパワーオンリセット回路１８を備えた構成となっている。
【００５１】
まず、上記の構成における動作の概要を説明する。リーダライタ装置から送信されたキャリア波は、給電に最適に構成されたアンテナコイル１３によって受信される。アンテナコイル１３における電磁誘導によって生じた電力は、整流回路１４によって整流される。整流回路１４によって全波整流された電源電圧であるＶＣＣ電源は、電圧制御回路部９に入力され、この電圧制御回路部９において各ブロックに最適な電圧が生成され、各ブロックに供給される。また、整流回路１４からの搬送波形がクロック抽出回路１７によって抽出され、クロック信号が生成される。
【００５２】
さらに、変調回路１５および復調回路１６によって、振幅変調により双方向でデータ通信が行われる。受信した信号は、復調回路１６によって復調信号に変換されてプロトコル制御回路６に入力され、ＣＰＵ２によって処理される。またＣＰＵ２において送信信号が生成されると、この送信信号がプロトコル制御回路６から変調回路１５に入力され、変調回路１５において送信に適した信号に変換された後に、アンテナコイル１３から送信される。プロトコル制御回路６は、詳細は後述するが、初期応答の処理、および非接触で通信するデータを適切なデータ転送フォーマットへ変換する処理などをハードウェアで実行する回路である。
【００５３】
なお、本実施形態において用いられる非接触ＩＣカード、およびこの非接触ＩＣカードに対応したリーダライタ装置は、ＩＳＯ／ＩＥＣ１４４４３ｔｙｐｅＢ規格に準拠するものとしている。また、ＲＦ部１Ａは、リーダライタ装置が送信する１３．５６ＭＨｚのキャリア波を受信し、変調回路１５および復調回路１６は、ＡＳＫ（ＡｍｐｌｉｔｕｄｅＳｈｉｆｔＫｅｙｉｎｇ）１０％振幅変調によってキャリア波に重畳されたデータを変復調するものとしている。
【００５４】
また、動作クロック生成ブロックとしてのＣＧ１２は、クロック抽出回路１７で抽出されたクロックを発振源として動作クロックを生成している。このＣＧ１２は、クロック切換レジスタ１０において設定されているクロック周波数の分周設定に基づいて動作クロックを生成している。
【００５５】
クロック切換レジスタ１０は、上記のように、クロック周波数の分周設定の値を格納するレジスタである。このクロック切換レジスタ１０に格納される値は、ＣＰＵ２からの指示によって変更可能となっている。本実施形態では、クロック抽出回路１７によって抽出されたクロック周波数に対して、１／１、１／２、１／４、１／８分周の切り換えが可能となるように、クロック切換レジスタ１０が設定されている。
【００５６】
また、復調制御回路レジスタとしてのＲＥＣＥＮ１１は、復調回路１６の動作を制御する値を格納するレジスタである。例えば、ＲＥＣＥＮ１１のレジスタにおける所定の１ビットに“１”データを書き込むことによって復調回路を動作させ、“０”データを書き込むことによって復調回路の動作を停止させるように制御することが可能となっている。このＲＥＣＥＮ１１に格納させる値は、ＣＰＵ２からの指示によって変更可能となっている。
【００５７】
また、不揮発性メモリ部８は、例えばＥＥＰＲＯＭ(electrically erasable/programmable read only memory)などによって構成されるメモリである。なお、この不揮発性メモリ部８としては、ＥＥＰＲＯＭに限定されるものではなく、不揮発性のメモリであればどのようなメモリを用いてもよい。
【００５８】
以上のように、本実施形態における半導体回路装置は、ＣＰＵ２によって、クロック切換レジスタ１０およびＲＥＣＥＮ１１に格納されている値を適切な値に設定することによって、動作クロックの切り換えと、復調回路１６の動作の制御を行うことが可能となっている。
【００５９】
次に、本実施形態における半導体回路装置の制御方法について説明する。まず最初に、ＩＳＯ１４４４３規格に規定されている非接触通信におけるデータ転送フォーマットについて図４（ａ）および図４（ｂ）を参照しながら説明する。
【００６０】
非接触通信におけるデータ転送フォーマットは、図４（ａ）に示すように、ＳＯＦ（スタートファイル）、キャラクタデータ、およびＥＯＦ（エンドファイル）の３つのデータ転送領域によって構成されたものとなっている。ＳＯＦは、１０〜１１ｅｔｕの期間からなる論理レベルがＬとなるデータ転送領域である。なお、１ｅｔｕは、１ｂｉｔデータを転送するのに必要とされる時間を示している。このＳＯＦを受信することによって、非接触ＩＣカードあるいはリーダライタ装置は、データの送信が開始されたことを認識する。ＥＯＦは、ＳＯＦと同様に、１０〜１１ｅｔｕの期間からなる論理レベルがＬとなるデータ転送領域である。このＥＯＦを受信することによって、非接触ＩＣカードあるいはリーダライタ装置は、データの送信が終了したことを認識する。
【００６１】
キャラクタデータは、例えばコマンドや各種データによって構成されるデータ転送領域である。このキャラクタデータ内には、図４（ｂ）に示すように、スタートビットから始まる８ビットデータ、およびストップビットからなるバイトデータが複数含まれている。
【００６２】
次に、半導体回路装置における初期応答動作について図５を参照しながら説明する。図５は、ＩＳＯ１４４４３ｔｙｐｅＢに規定されている初期応答動作の処理の流れを示すフローチャートである。この初期応答では、上記したデータ通信フォーマットに則ったデータ通信が行われる。
【００６３】
まず、ステップ１（以降、Ｓ１のように称する）は、半導体回路装置の電源がＯＦＦとなっている状態を示している。その後、電源が立ち上がると、Ｓ２において、半導体回路装置は、ＲＥＱＢコマンドまたはＷＡＩＴコマンドの受信の待機状態となる。ＲＥＱＢコマンドおよびＷＡＩＴコマンドは、リーダライタ装置から、非接触ＩＣカードに対して、初期応答時および通常通信時におけるデータ通信の準備を要求するコマンドである。このＲＥＱＢコマンドおよびＷＡＩＴコマンドは、アプリケーションＩＤ（ＡＦＩ）属性情報パラメータ（ＰＡＲＭ）および巡回冗長検査符号（ＣＲＣ）などの情報を含んでいる。
【００６４】
ここで、電源の立ち上がりからＲＥＱＢコマンドの送信までに要する時間は、非接触ＩＣカードの電源検出パワーオンリセットにかかる時間や、電源立ち上がりシーケンスにおけるモード判別などに依存している。
【００６５】
準備要求コマンドであるＲＥＱＢコマンドを受信すると、まずＳ３において、ＲＥＱＢコマンドに含まれるアプリケーションＩＤ（ＡＦＩ）が一致するかの確認が行われる。ここで、ＡＦＩが一致しないと判断されると（Ｓ３においてＮＯ）、半導体回路装置が対応していないＲＥＱＢコマンドが受信されたものと判断され、Ｓ２に戻って、再びＲＥＱＢコマンドまたはＷＡＩＴコマンドの受信の待機状態となる。
【００６６】
一方、ＡＦＩが一致していると判断されると（Ｓ３においてＹＥＳ）、次にＳ４において、ＲＥＱＢコマンドに含まれる属性情報（ＰＡＲＭ）から、リーダライタ装置に同時に挿入可能なＩＣカードの枚数の上限値Ｎの判定が行われる。本実施形態では、Ｎ＝１であるか否かが判定されている。ここで、Ｎ＝１でないと判断された場合（Ｓ４においてＮＯ）、他のＩＣカードによる通信との衝突を防止するために、Ｓ５において通信の衝突防止などのその他の処理が行われ、その後Ｓ６からの処理が行われる。
【００６７】
一方、Ｎ＝１であると判断された場合（Ｓ４においてＹＥＳ）、Ｓ６において、リーダライタ装置に対してＡＴＱＢコマンドの送信が行われる。ＡＴＱＢコマンドは、ＲＥＱＢコマンドに対するリクエスト応答信号であり、擬似ＩＤ（ＰＵＰＩ）、アプリケーション情報(Application data)、プロトコル情報(Protocol info)ＣＲＣなどを含んでいる。
【００６８】
ＡＴＱＢコマンドの送信が行われ、リーダライタ装置がこれを受信すると、Ｓ７において、識別子、上位階層情報などを含んだＡＴＴＲＩＢコマンドの送信が行われ、以降、半導体回路装置とリーダライタ装置との間で通信が確立される。
【００６９】
次に、プロトコル制御回路６における処理について説明する。ＲＥＱＢコマンドの受信からＡＴＱＢコマンドの送信までにかかる所要時間は、ＩＳＯ１４４４３ｔｙｐｅＢ規格によって規定されており、２５６／ｆｓ（ｆｓ＝１３．５６／１６ＭＨｚであり、サブキャリア周波数を示している）である。この期間内にＡＴＱＢコマンドの返信がなければ、初期応答確認が成立しなくなる。したがって、この処理を所定期間内にソフトウェアで処理する場合には、ＣＰＵ２の高速化が必要となる。
【００７０】
ところが、非接触通信では、リーダライタ装置から電磁誘導による給電を行うために、大容量メモリが消費するような大電力の駆動を行うことはできず、小容量で、幾分不安定な電源供給となっている。すなわち、非接触ＩＣカードにおいては、低消費電流化が望まれており、消費電流の大きい高速なＣＰＵ２を利用することは困難となっている。このような理由により、非接触通信における電流消費の負担を軽くするために、プロトコル制御回路はハードウェアによって初期応答処理を行う構成となっている。
【００７１】
次に、本実施形態における、初期応答から変復調通信を行うまでの動作について、図１に示すタイミングチャートに基づいて説明する。同図に示すように、初期応答から変復調通信を行うまでの期間を（１）〜（８）の８つの期間に分割する。（１）の期間は電源立ち上がり期間、（２）の期間はＣＰＵ２のウォーミングアップ（ＷＵＰ）期間、（３）の期間は不揮発性メモリ部８に格納されているＯＳ(Operating System)のプログラムが読み出されて起動処理を行っている期間、（４）の期間はプロトコル制御回路６の起動期間、（５）の期間はＲＥＱＢコマンドの受信期間、（６）の期間はＡＴＱＢコマンドの送信期間、（７）の期間はデータ通信の準備期間、（８）の期間は通常データの通信期間をそれぞれ示している。以下に、上記の各期間における処理の詳細について説明する。
【００７２】
（１）の期間では、パワーオンリセット回路１８などによって受信している電源電圧が検出され、所定の電圧（ＶＣＣ電圧）にまで到達するまでの処理が行われる。この（１）の期間によって、初期リセット期間が確保される。
【００７３】
（２）の期間では、システムの立ち上げのためのウォーミングアップ処理が行われている。この期間内において、テストモードの選択や非接触モードの選択などが行われる。
【００７４】
ここで、（１）の期間および（２）の期間において、ＣＰＵ２は、クロック切換レジスタ１０に格納されているクロック周波数の分周設定を所定の値に設定することによって、クロック周波数を所定の値に設定している。本実施形態では、（１）の期間および（２）の期間では、クロック周波数の分周設定を最低速である１／８に設定している。これは、これらの期間において、クロック周波数を最低速に設定しても、電圧検出動作、ウォーミングアップ動作、モード選択動作に対する影響はなく、パフォーマンスを低下させることもないからである。
【００７５】
詳しく説明すると、電圧検出動作を行うパワーオンリセット回路１８は、クロック周波数の影響を受けることがない回路であるので、最低クロックでも問題なく動作を行うことが可能である。また、ウォーミングアップ動作およびモード選択動作は、ウォーミングアップカウンタ（図示せず）やモード切り換えスイッチ（図示せず）などが動作するのみであり、ＣＰＵ２は動作する必要はないので、クロックを最低にしても、処理能力はほとんど変化しないものとなる。
【００７６】
なお、このときのＣＰＵ２における消費電流は、実測で数ｍＡ程度となる。すなわち、この期間では、クロック周波数を低速化することによってＣＰＵ２における消費電流が低減することになり、これによってＣＰＵ２の動作に関わる電力の負荷を減らすことによって電源の立ち上がりを早くすることが可能となっている。
【００７７】
なお、本実施形態では、（１）および（２）の期間では、クロック周波数の分周設定を１／８に設定しているが、これに限定されるものではなく、ＣＰＵ２の性能や処理内容などに応じて、パフォーマンスを低下させない範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、１／８〜１／４の間に設定すればよい。
【００７８】
（２）の期間では、ＣＰＵ２は、ブートＲＯＭ５に記憶されているプログラムを読み出すことによって処理を行っている。しかしながら、（３）の期間以降では、不揮発性メモリ部８に記憶されているＯＳプログラムの読み出し、およびこのＯＳに基づく処理が行われることになる。ここで、本実施形態では、（３）の期間に移行した際に、ＣＰＵ２からの指示によって、クロック切換レジスタ１０に格納されているクロック周波数の分周設定が、最高速である１／１に切り換えられる。これは、ＣＰＵ２の動作クロックを最高にすることによって、ＯＳの読み出しおよび起動処理を高速化し、（３）の期間を短くすることを目的としている。
【００７９】
なお、（３）の期間では、クロック周波数を最高にすることによって電圧の降下が生じている。電圧の降下の度合いは、リーダライタ装置の磁場の強度や、リーダライタ装置と非接触ＩＣカードとの距離などのシステム環境に依存するものであるが、具体的には、ＣＰＵ２における消費電流は数１０ｍＡ程度となり、定格電圧が５Ｖである場合、（３）の期間では、内部電源の電圧が約４．６Ｖ程度に降下している。しかしながら、この期間では通信処理は行われないので、電圧降下による通信可能距離の低下などの問題が生じていても、動作に支障が生じることはない。また、不揮発性メモリ部８からのＯＳプログラムの読み出し動作、およびＯＳの起動動作に関しても、上記のような程度の電圧降下であれば、十分に動作が可能である。
【００８０】
なお、本実施形態では、（３）の期間では、クロック周波数の分周設定を１／１に設定しているが、これに限定されるものではなく、ＣＰＵ２の性能や処理内容などに応じて、ＯＳの読み出しおよび起動処理を高速化することが可能となる範囲での値に設定すればよい。一例としては、この期間におけるクロック周波数の分周設定を、１／２〜１／１の間に設定すればよい。
【００８１】
次に、（４）の通信準備期間に移行する。本実施形態では、この通信準備期間として５０μｓの期間を設けている。この期間は、通信開始のための各種設定動作が完了するには十分な時間となるように設定している。したがって、ＣＰＵ２を高速に動作させなくても、上記各種設定動作を通信準備期間内で完了することが可能となっている。よって、本実施形態では、（４）の期間に移行した際に、ＣＰＵ２からの指示によって、クロック切換レジスタ１０に格納されているクロック周波数の分周設定が、最低速である１／８に切り換えられる。
【００８２】
このように、クロック周波数が最低速に切り換えられることによって、ＣＰＵ２における消費電流が減少することになり、内部電源の電圧が定格電圧である５Ｖに復帰する。
【００８３】
なお、本実施形態では、（４）の期間では、クロック周波数の分周設定を１／８に設定しているが、これに限定されるものではなく、ＣＰＵ２の性能や処理内容などに応じて、上記各種設定動作を通信準備期間内で完了することが可能となる範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、１／８〜１／４の間に設定すればよい。
【００８４】
次に、（５）のＲＥＱＢコマンドの受信および復調を行う期間から、（６）のＡＴＱＢコマンドの変調および送信を行う期間に移行する。（５）の期間では、ＲＥＱＢコマンドの受信が行われ、このＲＥＱＢコマンドに含まれるアプリケーション情報の確認や、リーダライタ装置に挿入可能なＩＣカードの枚数の上限値の確認などが行われる。そして、（６）の期間において、ＡＴＱＢコマンドの送信処理が行われる。これらの処理については前述したとおりである。
【００８５】
以上の（５）および（６）の期間での処理は、プロトコル制御回路６によって行われることになる。プロトコル制御回路６は、前記したように、このような初期応答処理をハードウェアによって実行する構成となっている。したがって、この期間では、ＣＰＵ２が高速に処理を行う必要はない。よって、本実施形態では、（５）および（６）の期間では、クロック周波数の分周設定が、最低速である１／８の状態が維持される。ここで、プロトコル制御回路６は、クロック抽出回路１７によって抽出されたクロック信号に基づいて、ボーレートジェネレータ（図示せず）によって生成されたクロック信号に同期して動作しており、ＣＰＵ２の動作クロックとは独立して動作している。
【００８６】
なお、本実施形態では、（５）および（６）の期間では、クロック周波数の分周設定を１／８に設定しているが、これに限定されるものではなく、ＣＰＵ２の性能や処理内容などに応じて、初期応答処理に不具合が生じない範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、１／８〜１／４の間に設定すればよい。
【００８７】
この（５）の期間では、ＣＰＵ２による消費電流は数ｍＡ程度となっており、例えば（３）の期間のように、クロック周波数を最高速に設定している期間での消費電流である数１０ｍＡと比較すると、大幅に消費電流が低減されていることになる。また、（５）の期間における内部電源の電圧レベルは、実測で約５．０Ｖ程度となり、定格電圧が維持されることになる。すなわち、電圧の降下がほとんど生じないので、通信可能距離を確実に確保することが可能となり、ある程度通信距離が変動しても問題なく通信を行うことが可能となる。また、逆に言えば、通信距離が遠くなることによって電力供給能力が低下したとしても、ＣＰＵ２における消費電流が小さいことにより、内部電源の電圧降下を最小限に抑えることが可能となり、電圧が著しく低下することによる動作上の不具合の発生を抑制することが可能となる。
【００８８】
ここで、内部電源の電圧の降下に伴う弊害について詳しく説明する。電圧制御回路部９の内部にある定電圧回路による電圧補正値（クランプ電圧）は、整流回路１４の出力であるＶＣＣ電源の電圧とクランプ用抵抗（図示せず）によって決定される。通信距離が離れてくると、電力供給能力が低下してくるために、ＣＰＵ２の消費電流が電源電圧に与える影響が大きくなってくる。
【００８９】
ここで、クロック周波数を最高速に設定する場合、ＣＰＵ２での消費電流は数１０ｍＡとなり、内部電源の電圧レベルは約４．６Ｖ程度となる。すなわち、ＣＰＵ２での消費電流が大きい状態の場合、電源電圧の降下を助長することになる。この結果、内部電源の電圧レベルが定電圧回路のクランプ電圧をも下回ってしまうと、通信に影響が及ぶことになり、通信品質が劣化することになる。
【００９０】
したがって、本実施形態では、上記のように、通信動作を行う際には、クロック周波数を低い値（１／８分周）に設定することによってＣＰＵ２による消費電流を低減させることによって、内部電源の電圧レベルの低下を抑制し、通信能力の低下を抑制している。
【００９１】
なお、（６）の期間では、非接触ＩＣカード側からリーダライタ装置に向けてＡＴＱＢコマンドの送信が行われている。この際には、変調回路１５によって、例えばＢＰＳＫ変調によるコマンドの変調処理が行われ、アンテナ１３から電波の送信が行われることになる。ＢＰＳＫ変調とは、パルス波の位相の変化によって情報を表現する変調方式である。なお、変調方式としては、他にＡＭ変調などを用いてもよい。このような送信処理は、受信処理に比べて消費電流が若干大きくなり、これに伴って内部電源の電圧レベルが若干降下した状態で変動することになる。
【００９２】
しかしながら、この電圧降下に関しては、次の２点により問題は少ないものとなっている。すなわち、この電圧降下の程度は、例えばＣＰＵ２の動作クロックを最高速にする場合の電圧降下の程度と比較して僅かなものであり、半導体装置回路内での動作に支障をきたすほどではないものである。また、この電圧降下によって、非接触ＩＣカードから送信する電波の強度が若干低下したとしても、受信側のリーダライタ装置は、安定した電力供給が行われる環境であるので、リーダライタ装置における多少の受信電波強度の低下は、ゲインの変更などによって補償することが可能である。
【００９３】
また、（５）の期間が開始されるタイミングで、ＣＰＵ２は、復調制御回路レジスタとしてのＲＥＣＥＮ１１の所定のビットを“１”に設定する指示を行う。これにより、ＯＮ状態を示すＲＥＣＥＮ信号が復調回路１６に入力され、復調回路１６が復調動作を開始し、受信したＲＥＱＢコマンドの内容がＣＰＵ２に対して送られる。また、（５）の期間が終了するタイミングで、ＣＰＵ２は、ＲＥＣＥＮ１１の所定のビットを“０”に設定する指示を行う。これにより、ＯＦＦ状態を示すＲＥＣＥＮ信号が復調回路１６に入力され、復調回路１６が復調動作を停止する。以上のような制御によれば、復調動作が必要なときにのみ復調回路１６が動作することになるので、復調回路１６が復調動作を停止しているときには、復調回路１６からの出力信号を例えば“Ｈ”レベルに固定することによって、プロトコル制御回路６に対して不要なノイズが入力されることを防止することができる。
【００９４】
このノイズに関して詳しく説明すると、（３）の期間から（４）の期間に移行する際には、クロック周波数が変更されることによって、内部電源の電圧値が瞬間的に変化することになる。この電圧の変動時には、リンギングノイズと呼ばれる不要なノイズが発生することになる。このノイズが発生している際に復調回路が動作していると、受信したコマンドとは関係のない無意味な信号が復調回路から出力されることになり、ＣＰＵ２が誤動作する要因となる。また、クロック周波数が変更された直後から例えばＲＥＱＢコマンドの受信処理が開始されると、ノイズの影響によって、受信したコマンドの情報が正確にＣＰＵ２に伝達されないことになる。すなわち、上記のように、クロック周波数が変更された直後から所定の期間を、ノイズ発生に対する緩衝期間として設定し、この緩衝期間では、ＲＥＣＥＮ１１からの指示によって復調回路１６の動作を停止させる構成とすることによって、ノイズ発生に伴う上記のような問題を解消することが可能となる。さらに、復調回路１６が動作する必要がない期間は、全てＲＥＣＥＮ１１からの指示によって復調回路１６の動作を停止させる構成とすることによって、クロック周波数変更時以外に発生するノイズによる悪影響をも抑制することが可能となる。
【００９５】
次に、（７）のデータ通信の準備期間に移行する。この期間では、実際のデータ通信を行うための準備として、ＣＰＵ２が不揮発性メモリ部８からデータ通信を行うためのアプリケーションプログラムを読み出し、起動処理が行われる。この期間では、ＣＰＵ２は、クロック切換レジスタ１０に格納されているクロック周波数の分周設定を１／１に設定し、クロック周波数を最高速に上げている。クロック周波数を最高速に上げることによって、内部電源の電圧レベルは定格電圧から若干低下することになるが、この期間では通信処理は行われないので、この電圧レベルの低下による上記したような問題は生じないことになる。
【００９６】
なお、本実施形態では、（７）の期間では、クロック周波数の分周設定を１／１に設定しているが、これに限定されるものではなく、ＣＰＵ２の性能や処理内容などに応じて、アプリケーションプログラムの読み出しおよび起動処理を高速化することが可能となる範囲での値に設定すればよい。一例としては、この期間におけるクロック周波数の分周設定を、１／２〜１／１の間に設定すればよい。
【００９７】
次に、（８）のデータ通信の実行期間に移行する。この期間が開始されると、ＣＰＵ２は、クロック切換レジスタ１０に格納されているクロック周波数の分周設定を１／８に設定し、クロック周波数を最低速にしている。これは、この期間では通信処理が行われるので、クロック周波数を低下させることによってＣＰＵ２における消費電流を低減し、上記したような電圧降下の問題を抑制することを目的としている。
【００９８】
そして、（８）の期間の最初に、通信開始のための各種設定動作を行うための通信準備期間として５０μｓの期間を設け、この通信準備期間が経過した後に、実際のデータ通信が行われる。この通信準備期間は、前期した（４）の期間と同様の目的で設けられる期間である。
【００９９】
なお、本実施形態では、（８）の期間では、クロック周波数の分周設定を１／８に設定しているが、これに限定されるものではなく、ＣＰＵ２の性能や処理内容などに応じて、データ通信処理に不具合が生じない範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、１／８〜１／４の間に設定すればよい。
【０１００】
なお、図示はしていないが、（８）の期間においても、（４）〜（６）の期間と同様に、復調動作が必要とされる期間のみ、ＲＥＣＥＮ信号がＯＮとなるように、ＣＰＵ２がＲＥＣＥＮ１１に格納されている値を変更するようにしている。
【０１０１】
次に、（８）のデータ通信の実行期間における処理の詳細について、図２に示すタイミングチャートに基づいて説明する。同図に示すように、データ通信の実行期間を（１１）〜（１５）の５つの期間に分割する。（１１）の期間はコマンドの受信待ちの期間、（１２）の期間はコマンドを受信している期間、（１３）の期間は不揮発性メモリ部８に対する書き込み、消去処理を行っている期間、（１４）の期間はコマンドを送信している期間、（１５）の期間は、コマンドの受信待ち状態に再び戻っている期間をそれぞれ示している。以下に、上記の各期間における処理の詳細について説明する。
【０１０２】
（１１）の期間は、通信準備が完了し、リーダライタ装置からコマンドが送信されてくることを待機している期間となっている。図２に示す例では、このコマンド受信待ち期間では、ＣＰＵ２は、クロック切換レジスタ１０に格納されているクロック周波数の分周設定を１／４に設定している。
【０１０３】
そして、コマンドの受信が開始されると（１２）の期間に移行し、この期間中でコマンドの受信が行われる。このコマンドの受信が行われている期間においても、クロック周波数は変更されずに、分周設定が１／４の状態が維持される。
【０１０４】
なお、図１に示した例では、データ通信が行われる期間では、クロック周波数の分周設定が１／８に設定されている例を示したが、図２に示す例では、これを１／４に設定していることになる。これは、後述する（１３）の期間において、さらにクロック周波数を低くする制御を行うことを目的としているものである。すなわち、（１１）の期間におけるクロック周波数は、ＣＰＵ２の性能や処理内容などに応じて、データ通信処理に不具合が生じない範囲で、最高速のクロック周波数よりも小さく、最低速のクロック周波数よりも大きい値に設定すればよいことになる。
【０１０５】
コマンドの受信処理が終了すると、（１３）の期間におけるメモリ処理が開始される。この期間では、受信したコマンドの内容に応じて、不揮発性メモリ部８にデータを書き込んだり、記憶されているデータを消去したりする処理が行われることになる。
【０１０６】
不揮発性メモリ部８に対するデータの書き込み処理および消去処理は、電流の消費量が極めて大きいものとなる。よって、これらの処理が開始されると、消費電流の増大によって、内部電源の電圧レベルがある程度低下することになる。一方、不揮発性メモリ部８に対するデータの書き込み処理および消去処理が行われている最中では、ＣＰＵ２によって行われる処理は比較的少ない状態となる。
【０１０７】
これらに基づいて、（１３）の期間中では、ＣＰＵ２は、クロック切換レジスタ１０に格納されているクロック周波数の分周設定を、最低値である１／８に設定する。これにより、ＣＰＵ２における消費電流が低減されることによって、内部電源の電圧レベルの低下を最小限に抑制することが可能となる。したがって、不揮発性メモリ部８における書き込み処理および消去処理を行うことによる電流消費の増大によって、内部電源の電圧レベルが著しく低下し、これによる動作異常の発生を抑制することが可能となる。
【０１０８】
なお、この例では、不揮発性メモリ部８における書き込み処理および消去処理を行う際に、クロック周波数の分周設定を１／８に設定しているが、これに限定されるものではなく、ＣＰＵ２の性能や処理内容、および不揮発性メモリ部８における消費電流量などに応じて、メモリ処理に不具合が生じない範囲で最低限の値に設定すればよい。一例としては、これらの期間におけるクロック周波数の分周設定を、１／８〜１／４の間に設定すればよい。
【０１０９】
次に、（１４）の期間においてコマンドの送信処理が行われる。この期間では、不揮発性メモリ部８に記憶されているデータの読み出し処理、ＣＰＵ２によるコマンドの生成処理、および変調回路１５による変調処理などが行われる。ここで、不揮発性メモリ部８からの読み出し処理は、上記の書き込み処理および消去処理と比較して、消費する電流量は小さいものとなっている。したがって、この期間でのクロック周波数は、（１３）の期間でのクロック周波数よりも高い値、具体的には、クロック周波数の分周設定を１／４に設定している。
【０１１０】
なお、この（１４）の期間で行われるコマンドの送信処理は、受信処理に比べて消費電流が若干大きくなり、これに伴って内部電源の電圧レベルが若干降下した状態で変動することになる。しかしながら、前記したように、この電圧降下による問題は少ないものとなっている。
【０１１１】
そして、コマンドの送信処理が終了すると、（１５）の期間において、前記した（４）の期間と同様の通信準備期間が経過した後に、再びリーダライタ装置からのコマンドの受信待ち状態に移行する。このコマンドの受信待機期間では、クロック周波数は変更されずに、分周設定が１／４の状態が維持される。
【０１１２】
なお、図２に示す例では、クロック周波数の分周設定を、（１１）〜（１２）および（１４）〜（１５）の期間において１／４とし、（１３）の期間において１／８としているが、上記したように、これらの値はあくまで一例であり、各期間での電圧の降下の度合いなどに応じて適宜設定すればよい。例えば、条件によっては、全ての期間のクロック周波数の分周設定を同じ値、例えば１／８とすることも考えられる。
【０１１３】
以上のように、本実施形態における半導体回路装置によれば、通信処理が行われる期間においては、クロック周波数を低速にすることによって消費電流の低減を行い、通信に必要な内部電源の電圧レベルを確保するとともに、通信品質の確保も図っている。また、通信処理が行われていない期間においては、クロック周波数を高速にすることによって、ＣＰＵ２によるデータ処理やコマンド処理などの処理能力を高い状態にすることが可能となっている。
【０１１４】
このように、本実施形態に係る半導体回路装置は、非接触通信において、通信距離を拡大することが可能となり、利便性の向上や応用範囲の拡大などの効果を奏することになる。よって、本半導体回路装置は、非接触ＩＣカード、あるいは非接触型と接触型とを兼用するＩＣカードに好適に用いることができる。
【０１１５】
以上説明した半導体回路装置における動作制御方法は、例えば不揮発性メモリ部８に記憶されるプログラムによって実現されるが、不揮発性メモリ部８に限定されるものではなく、何らかのメモリ手段に記憶されていればよい。また、このプログラムを、外部から通信手段によって不揮発性メモリ部８に記憶させるような形態も考えられる。この場合の外部としては、何らかの記録媒体に記録された上記プログラムを記録した記録媒体でもよいし、いわゆる通信ネットワークを介して接続される外部のコンピュータであってもよい。
【０１１６】
【発明の効果】
以上のように、本発明に係る半導体装置の動作制御方法は、半導体装置が動作している期間において、上記半導体装置における内部動作を制御する制御手段の動作を規定するクロック周波数を、少なくとも、通信処理が行われている第１の期間の方が、通信処理が行われていない第２の期間よりも低い値となるように切り換えることを構成である。
【０１１７】
これにより、通信処理が行われている期間でクロック周波数を低くすることによって、制御手段における消費電流が減少することになり、制御手段の電流消費による内部電源の電圧レベルの低下の程度を抑制することができるという効果を奏する。また、通信処理が行われていない期間では、例えば制御手段によって何らかの処理動作が行われていることが考えられるので、クロック周波数を高くすることによって、制御手段による処理能力を向上させることができるという効果を奏する。すなわち、半導体装置における処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能となるという効果を奏する。
【０１１８】
また、本発明に係る半導体装置の動作制御方法は、上記第１の期間が、上記半導体装置と上記外部装置との間で相互に通信相手を認識する相互認識通信期間を含んでいる方法としてもよい。
【０１１９】
これにより、上記の方法による効果に加えて、相互認識通信期間では、制御手段の動作を規定するクロック周波数を低くすることによって、通信品質を確保することによって、上記のような問題が発生することを抑制することが可能となるという効果を奏する。
【０１２０】
また、本発明に係る半導体装置の動作制御方法は、上記第１の期間が、データの送受信を行うデータ送受信期間を含んでいる方法としてもよい。
【０１２１】
これにより、上記の方法による効果に加えて、通信品質を確保することによって、通信品質が劣化するなどの不具合が生じることによって、非接触通信処理における処理時間が長くなり、操作性の低下を招くという問題が発生することを抑制することが可能となるという効果を奏する。
【０１２２】
また、本発明に係る半導体装置の動作制御方法は、上記半導体装置におけるパワーオンリセット期間、および／またはウォーミングアップ期間における上記クロック周波数を、上記第２の期間における上記クロック周波数よりも低い値となるように切り換える方法としてもよい。
【０１２３】
これにより、上記の方法による効果に加えて、電源の立ち上がりが早くなることによって、パワーオンリセット期間、および／またはウォーミングアップ期間の短縮を図ることが可能となり、半導体装置における処理時間の短縮が可能となるという効果を奏する。
【０１２４】
また、本発明に係る半導体装置の動作制御方法は、上記半導体装置が備える不揮発性メモリ部に対して情報の書き込み処理および／または消去処理を行う期間における上記クロック周波数を、上記第２の期間における上記クロック周波数よりも低い値となるように切り換える方法としてもよい。
【０１２５】
これにより、上記の方法による効果に加えて、不揮発性メモリ部における書き込み処理および消去処理を行うことによる電流消費の増大によって、内部電源の電圧レベルが著しく低下し、これによる動作異常の発生を抑制することが可能となるという効果を奏する。また、このような制御によるパフォーマンスの低下もほとんど発生しない。
【０１２６】
また、本発明に係る半導体装置の動作制御方法は、上記相互認識通信期間が、上記外部装置からの準備要求コマンドを受信する受信期間と、上記外部装置に対してのリクエスト応答コマンドを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させる方法としてもよい。
【０１２７】
これにより、上記の方法による効果に加えて、例えば送信期間中において、何らかの要因によって内部電源の電圧レベルが変動し、これによって復調回路に対してノイズが入力された場合でも、復調回路の動作は停止されているので、復調回路から不要な出力が行われることを防止することができるという効果を奏する。
【０１２８】
また、本発明に係る半導体装置の動作制御方法は、上記データ送受信期間が、上記外部装置からデータを受信する受信期間と、上記外部装置に対してデータを送信する送信期間とを含んでおり、上記受信期間中において、受信した信号を復調する処理を行う復調回路を動作させる一方、上記送信期間では、上記復調回路の動作を停止させる方法としてもよい。
【０１２９】
これにより、上記の方法による効果に加えて、上記と同様に、ノイズの影響を防止することによって、半導体装置の誤動作を防止することができるという効果を奏する。
【０１３０】
また、本発明に係る半導体装置動作制御プログラムは、上記の半導体装置の動作制御方法をコンピュータに実行させるものである。
【０１３１】
これにより、上記プログラムを半導体装置が備えるコンピュータシステムにロードすることによって、上記半導体装置の動作制御方法を実現することが可能となるという効果を奏する。
【０１３２】
また、本発明に係る半導体装置動作制御プログラムを記録した記録媒体は、上記の半導体装置の動作制御方法をコンピュータに実行させるプログラムを記録している構成である。
【０１３３】
これにより、上記記録媒体に記録されたプログラムを半導体装置が備えるコンピュータシステムにロードすることによって、上記半導体装置の動作制御方法を実現することが可能となるという効果を奏する。
【０１３４】
また、本発明に係る半導体装置は、半導体装置における内部動作を制御する制御手段を備え、上記制御手段が、上記の半導体装置の動作制御方法を実行する構成である。
【０１３５】
これにより、処理能力を低下させることなく、通信時における通信品質を高い状態に保つことが可能な半導体装置を提供することができるという効果を奏する。
【０１３６】
また、本発明に係る半導体装置は、上記外部装置から受信した信号に基づいて、上記クロック周波数を規定するクロック信号を生成するクロック信号生成手段と、上記クロック信号生成手段によって生成されるクロック信号のクロック周波数を切り換えるクロック切換手段とをさらに備え、上記制御手段が、上記クロック切換手段に対して指示を行うことによって、上記クロック周波数の変更を行う構成としてもよい。
【０１３７】
これにより、上記の構成による効果に加えて、上記のようなクロック信号生成手段およびクロック切換手段自体は、比較的入手が容易であるので、本発明の動作制御方法を容易に実現することが可能となるという効果を奏する。
【０１３８】
また、本発明に係る半導体装置は、上記外部装置から受信した信号を復調する処理を行う復調回路と、上記復調回路の動作を制御する復調回路制御手段とを備え、上記復調回路制御手段が、上記外部装置から復調処理が必要な信号を受信しているときにのみ上記復調回路が動作するように制御を行う構成としてもよい。
【０１３９】
これにより、上記の構成による効果に加えて、復調動作が必要なときにのみ復調回路が動作することになるので、例えば送信期間中において、何らかの要因によって内部電源の電圧レベルが変動し、これによって復調回路に対してノイズが入力された場合でも、復調回路の動作は停止されているので、復調回路から不要な出力が行われることを防止することができるという効果を奏する。
【０１４０】
また、本発明に係るＩＣカードは、上記の半導体装置を備えた構成である。
【０１４１】
これにより、使い勝手がよく、応用範囲が広いＩＣカードを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体回路装置における、初期応答から変復調通信を行うまでの動作を示すタイミングチャートである。
【図２】上記半導体回路装置における、データ通信の実行期間における処理を示すタイミングチャートである。
【図３】本実施形態に係る半導体回路装置の概略構成を示すブロック図である。
【図４】同図（ａ）は、ＩＳＯ１４４４３規格に規定されている非接触通信におけるデータ転送の概略を示すデータ転送波形図であり、同図（ｂ）は、上記データ転送におけるキャラクタデータの転送で用いられる１ｂｙｔｅデータの概略を示すデータ転送波形図である。
【図５】ＩＳＯ１４４４３ｔｙｐｅＢに規定されている初期応答動作の処理の流れを示すフローチャートである。
【図６】従来の非接触ＩＣカードおよびリーダライタの構成例を示すブロック図である。
【符号の説明】
１ＡＲＦ部
１Ｂロジック部
２ＣＰＵ（制御手段）
６プロトコル制御部
８不揮発性メモリ部
９電圧制御回路部
１０クロック切換レジスタ（クロック切換手段）
１１ＲＥＣＥＮ（復調回路制御手段）
１２ＣＧ（クロック信号生成手段）
１３アンテナコイル
１４整流回路
１５変調回路
１６復調回路
１７クロック抽出回路
１８パワーオンリセット回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device used for an IC card or the like that acquires power from an external power supply source in a non-contact manner, for example, via electromagnetic waves.
[0002]
[Prior art]
In recent years, an IC card in which an IC chip including a nonvolatile memory and a CPU (Central Processing Unit) is embedded in a plastic card is becoming widespread. Such an IC card has advantages such as being able to handle a larger amount of data and being superior in security as compared with a magnetic card that is currently widely used. Has attracted attention as a generation card. Further, the IC card not only realizes various applications such as those performed on the current magnetic card, but also widely applies to applications that could not be used as a function of the magnetic card due to technical limitations. Because it can be used, it is spreading rapidly.
[0003]
IC cards are classified into contact type and non-contact type. The contact type IC card is provided with a metal terminal on its surface, and this terminal is connected to a terminal provided in a reader / writer device that reads and writes information from and to the IC card, thereby supplying power and data. Are sent and received. The non-contact type IC card is provided with an antenna coil therein, and electromagnetic waves are introduced into the magnetic field generated by the reader / writer device using electromagnetic induction technology, thereby allowing radio waves (for example, about several MHz to several tens of MHz). Power supply and data transmission / reception via the carrier frequency). In the non-contact type IC card, the power received by the antenna coil is rectified by the diode bridge and then supplied to each functional block.
[0004]
Further, the non-contact type IC card is further classified into a proximity type and a proximity type according to the communication distance. These are currently being standardized by ISO / IEC14443 and ISO / IEC10536, respectively.
[0005]
The non-contact type IC card does not have a connection terminal with an external device, so there is no risk of damage to the contact portion of the connection terminal, and power supply and data transmission / reception can be performed simply by bringing it close to the reader / writer device. It is possible to do. Therefore, the non-contact type IC card has advantages such as reduction in maintenance cost, ease of handling, and high speed of processing. Therefore, such a non-contact type IC card is applied to a ticket such as a railroad or a bus, and data processing is performed by holding the non-contact type IC card over the ticket gate (holding process), or instantaneously at the ticket gate. A method of using data processing by touching (touch & go processing) is considered.
[0006]
However, the non-contact type IC card has a property that it cannot always receive stable power because it supplies power via a medium called radio waves. The power supply voltage obtained from the antenna depends on the distance from an external device such as a reader / writer device that supplies power. Therefore, in designing a non-contact type IC card, it is difficult to ensure the quality of non-contact communication and to secure a communication distance.
[0007]
For example, Japanese Patent Application Laid-Open No. 11-296627 discloses a method for improving the communication distance by detecting current. Prior to this prior art, since the non-contact IC card was not provided with a circuit for controlling the current consumption, the current consumption in the non-contact IC card was always constant. As a result, for example, when the communication distance between the non-contact IC card and the reader / writer device is changed and the amount of current induced in the transmission / reception antenna is reduced, all the components of the non-contact IC card are added to the operation. It was happening. In order to deal with such a problem, the above conventional technique detects the amount of current induced by the modulated wave received by the transmission / reception antenna and controls the period of the operation clock supplied to the CPU according to the current value. It has been.
[0008]
FIG. 6 shows a configuration example shown in this prior art. In this configuration example, a non-contact IC card that performs power supply and communication with the reader / writer device 41 is shown. This contactless IC card includes a transmission / reception antenna 42, a current detection circuit 43, a modulation circuit 44, a demodulation circuit 45, a rectified voltage control circuit 46, a UART (Universal Asynchronous Receiver Transmitter) 47, a clock oscillation circuit 48, a CPU 49, and a co-processor 50. And a nonvolatile memory 51. Here, the co-processor 50 indicates an arithmetic unit used for data encryption processing.
[0009]
In the above configuration, when a modulated wave is received by the transmission / reception antenna 42, the modulated wave received by the rectified voltage control circuit 46 is rectified to generate power to be supplied to all the components of the non-contact IC card. . The demodulating circuit 45 demodulates data from the modulated wave and outputs it to the UART 47. The UART 47 outputs parallel data to the CPU 49, and the CPU 49 analyzes the parallel data, understands it as a command, and operates.
[0010]
In such a system, when the communication distance between the reader / writer device 41 and the non-contact IC card is increased, the induced power is reduced, and it becomes impossible to supply power necessary for all the components of the non-contact IC card. There is a case. Therefore, in the above configuration, the current detection circuit 43 detects the current value flowing through the transmission / reception antenna 42, and the clock oscillation circuit 48 increases or decreases the operating clock frequency of the CPU 49 according to the current value. In addition, the current detection circuit 34 is configured to detect a current value induced by the modulated wave, and to control a power supply target by the power supply unit according to the current value.
[0011]
[Problems to be solved by the invention]
In the configuration disclosed in the above Japanese Patent Laid-Open No. 11-296627, a method of switching the operation clock according to the current is adopted, but this method is capable of supplying a relatively stable power supply voltage such as a microcomputer system. It is a power saving method commonly used in possible systems. However, in a contactless power supply system, the supplied power largely depends on the distance from the power source. That is, as the distance from the power source increases, the feeding current decreases, and the operation clock is slowed accordingly. Here, the operation clock is a clock that regulates the operation of not only the CPU but also all the configurations in the non-contact IC card. Therefore, if the distance from the power source is increased, the overall performance of the non-contact IC card is reduced. There is a problem of end.
[0012]
In addition, when the communication distance between the non-contact IC card and the reader / writer device changes during the processing based on the program, the operation clock may be changed during the operation processing of the program. There will be. In this case, there is a problem that the processing of the program may malfunction.
[0013]
Here, problems related to the communication distance and the supplied power in the non-contact IC card will be described in detail. As described above, the communication method of the proximity non-contact IC card is standardized by the ISO 14443 type B standard (ASK 10%), and a modulation method based on so-called low depth modulation is adopted. Here, the low depth modulation is a modulation method in which the modulation rate of a signal used for communication is a low value of about 10%, for example. The modulation rate is based on the maximum width Amax and the minimum width Amin of the signal used for communication.
Modulation rate = (Amax−Amin) / (Amax + Amin)
Is defined by the expression
[0014]
In general, low-depth modulation is an advantageous communication in terms of current consumption because the amplitude width of a signal is small and it is not necessary to secure a large amplitude in the carrier wave itself. However, in the low depth modulation, since the amplitude width of the signal is small, it becomes sensitive to voltage fluctuation, and slight voltage fluctuation due to CPU operation or the like affects communication quality. For this reason, the rectified voltage is usually made constant by a regulator or the like, and the constant voltage is designed to be maintained even if voltage fluctuations due to power consumption such as CPU operation occur.
[0015]
However, if the power consumption during the CPU operation becomes significant with respect to the supplied power and the voltage drop due to this exceeds the range that can be corrected by the constant voltage circuit, the communication is affected. That is, when the distance between the non-contact IC card and the reader / writer device is increased, the supply voltage capability is excessively lowered, and as a result, there is a problem that the communication quality is deteriorated.
[0016]
The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device operation control method and a semiconductor device operation control program capable of ensuring communication quality without degrading the processing capability. Another object is to provide a recording medium, a semiconductor device, and an IC card on which a semiconductor device operation control program is recorded.
[0017]
[Means for Solving the Problems]
In order to solve the above problems, an operation control method of a semiconductor device according to the present invention is an operation of a semiconductor device that supplies power from an external device in a non-contact manner and performs data communication with the external device in a non-contact manner. In the control method, in a period during which the semiconductor device is operating, a clock frequency defining an operation of a control unit that controls an internal operation in the semiconductor device is set to at least a first period during which communication processing is performed. This is characterized in that switching is performed so that the value becomes lower than that in the second period in which communication processing is not performed.
[0018]
When performing communication processing with an external device in a non-contact manner, a communicable distance can be ensured more reliably if the voltage level of the internal power supply in the semiconductor device is higher to some extent, and communication quality Can be improved. Here, in the above method, first, a period in which the communication process is performed is distinguished from a period in which the communication process is not performed, and the clock frequency that defines the operation of the control unit is determined between these periods. Switching operation control is performed. That is, if the clock frequency is lowered during the period during which communication processing is being performed, the current consumption in the control means will decrease, and the degree of decrease in the voltage level of the internal power supply due to the current consumption of the control means will be suppressed. it can.
[0019]
In addition, during the period when communication processing is not being performed, for example, it is conceivable that some processing operation is being performed by the control means, so that the processing capability of the control means can be improved by increasing the clock frequency.
Therefore, according to the above method, it is possible to maintain a high communication quality during communication without reducing the processing capability of the semiconductor device.
[0020]
According to the semiconductor device operation control method of the present invention, in the above method, the first period includes a mutual recognition communication period for recognizing a communication partner between the semiconductor device and the external device. It is good also as a method of going out.
[0021]
In the above method, the mutual recognition communication period for recognizing the communication partner between the semiconductor device and the external device is set as the first period during which the clock frequency is lowered. If a problem such as deterioration of communication quality occurs during this period, the communication partner cannot be recognized accurately. In this case, since it takes more time than necessary to recognize the communication partner, the processing time in the non-contact communication process becomes longer, and the operability is lowered. On the other hand, as described above, during the mutual recognition communication period, the above-mentioned problem occurs by ensuring the communication quality by lowering the clock frequency that regulates the operation of the control means. Can be suppressed.
[0022]
The semiconductor device operation control method according to the present invention may be a method in which, in the above method, the first period includes a data transmission / reception period in which data is transmitted / received.
[0023]
In the above method, a period for transmitting and receiving data is set as the first period during which the clock frequency is lowered. If a problem such as deterioration in communication quality occurs during this period, accurate data communication cannot be performed. In this case, for example, by repeating the data retransmission processing, the processing time in the non-contact communication processing becomes longer, resulting in a decrease in operability. On the other hand, in the data transmission / reception period as in the above method, the problem as described above occurs by ensuring the communication quality by lowering the clock frequency that regulates the operation of the control means. It becomes possible to suppress.
[0024]
The operation control method for a semiconductor device according to the present invention is the above method, wherein the clock frequency in the power-on reset period and / or the warm-up period in the semiconductor device is set higher than the clock frequency in the second period. It is good also as the method of switching so that it may become a low value.
[0025]
In the above method, a power-on reset period and / or a warm-up period is further set as a period for lowering the clock frequency. Since the power-on reset circuit that operates during the power-on reset period is a circuit that is not affected by the clock frequency, it can operate without any problem even if the clock frequency is lowered. In the warm-up period, for example, only a warm-up counter and a mode change switch operate, and the control means does not need to operate. Therefore, even if the clock frequency is lowered, the processing capability hardly changes.
[0026]
Therefore, it is possible to reduce the current consumption in the control means by reducing the clock frequency during this period, and thereby it is possible to speed up the power supply by reducing the load of power related to the operation of the control means. It becomes. In other words, according to the method as described above, the power-on reset period and / or the warm-up period can be shortened by the rapid rise of the power supply, and the processing time in the semiconductor device can be shortened. .
[0027]
According to another aspect of the present invention, there is provided a method for controlling an operation of a semiconductor device, wherein the clock frequency in a period in which information writing processing and / or erasing processing is performed on a nonvolatile memory unit included in the semiconductor device is set to the above-described method. A method of switching so as to be a value lower than the clock frequency in the second period may be employed.
[0028]
In the above method, as a period for lowering the clock frequency, a period for performing an information writing process and / or an erasing process for the nonvolatile memory unit is set. The information writing process and the erasing process with respect to the non-volatile memory unit consume a very large amount of current. Therefore, when these processes are started, the voltage level of the internal power supply decreases to some extent due to the increase in current consumption. On the other hand, while the data writing process and the erasing process are being performed on the nonvolatile memory unit, the number of processes performed by the control unit is relatively small.
[0029]
That is, if the control is performed as in the above method, the current consumption in the control means is reduced, so that a decrease in the voltage level of the internal power supply can be suppressed. Therefore, the increase in current consumption due to the writing process and the erasing process in the nonvolatile memory unit significantly reduces the voltage level of the internal power supply, thereby suppressing the occurrence of abnormal operation. In addition, there is almost no degradation in performance due to such control.
[0030]
According to another aspect of the present invention, there is provided an operation control method for a semiconductor device, wherein the mutual recognition communication period includes a reception period for receiving a preparation request command from the external apparatus, and a request response to the external apparatus. A transmission period for transmitting a command, and during the reception period, a demodulating circuit for demodulating a received signal is operated, while in the transmitting period, the operation of the demodulating circuit is stopped. Good.
[0031]
In the above method, control is performed so that the demodulation circuit is operated during the reception period of the preparation request command, while the operation of the demodulation circuit is stopped during the transmission period of the request response command. According to such control, the demodulating circuit operates only when the demodulating operation is necessary. For example, during the transmission period, the voltage level of the internal power supply fluctuates due to some factor, which causes the demodulating circuit to Even when noise is input, since the operation of the demodulation circuit is stopped, unnecessary output from the demodulation circuit can be prevented. Such an unnecessary output from the demodulator circuit causes a malfunction of the control means that operates based on the output from the demodulator circuit, for example. Therefore, by preventing the influence of noise as described above, Malfunctions can be prevented.
[0032]
According to the semiconductor device operation control method of the present invention, in the above method, the data transmission / reception period includes a reception period for receiving data from the external device, and a transmission period for transmitting data to the external device. In the reception period, a demodulation circuit that performs a process of demodulating a received signal is operated, and in the transmission period, the operation of the demodulation circuit is stopped.
[0033]
In the above method, the demodulation circuit is operated during the data reception period, while the operation of the demodulation circuit is stopped during the data transmission period. According to such control, the demodulation circuit operates only when the demodulation operation is necessary. Thus, as described above, the malfunction of the semiconductor device can be prevented by preventing the influence of noise. .
[0034]
A semiconductor device operation control program according to the present invention causes a computer to execute the above-described operation control method for a semiconductor device.
[0035]
By loading the program into a computer system included in the semiconductor device, it is possible to realize an operation control method for the semiconductor device.
[0036]
A recording medium storing a semiconductor device operation control program according to the present invention records a program for causing a computer to execute the above-described operation control method for a semiconductor device.
[0037]
By loading the program recorded on the recording medium into a computer system included in the semiconductor device, the operation control method of the semiconductor device can be realized.
[0038]
In addition, a semiconductor device according to the present invention is a semiconductor device that supplies power from an external device in a non-contact manner and performs data communication with the external device in a non-contact manner, and controls internal operations in the semiconductor device. It has a control means, and the control means executes the operation control method of the semiconductor device.
[0039]
According to the above configuration, since the control means executes the operation control method of the semiconductor device described above, it is possible to provide a semiconductor device in which the operational effects of the operation control method described above are realized. In other words, it is possible to provide a semiconductor device capable of maintaining a high communication quality during communication without reducing the processing capability.
[0040]
The semiconductor device according to the present invention, in the above configuration, is generated by a clock signal generating unit that generates a clock signal that defines the clock frequency based on a signal received from the external device, and the clock signal generating unit. Clock switching means for switching the clock frequency of the clock signal to be generated, and the control means may change the clock frequency by giving an instruction to the clock switching means.
[0041]
According to the above configuration, the clock signal is generated by the clock signal generating unit based on the signal received from the external device, and the clock frequency is switched by the clock switching unit. Since such clock signal generation means and clock switching means themselves are relatively easily available, the operation control method of the present invention can be easily realized.
[0042]
The semiconductor device according to the present invention further includes a demodulation circuit that performs a process of demodulating a signal received from the external device and a demodulation circuit control unit that controls an operation of the demodulation circuit. The circuit control means may be configured to perform control so that the demodulation circuit operates only when receiving a signal that requires demodulation processing from the external device.
[0043]
According to the above configuration, the demodulation circuit operates only during a signal reception period that requires demodulation processing from an external device under the control of the demodulation circuit control means, while the operation of the demodulation circuit stops during other periods. . According to such control, the demodulating circuit operates only when the demodulating operation is necessary. For example, during the transmission period, the voltage level of the internal power supply fluctuates due to some factor, which causes the demodulating circuit to Even when noise is input, since the operation of the demodulation circuit is stopped, unnecessary output from the demodulation circuit can be prevented. Such an unnecessary output from the demodulator circuit causes a malfunction of the control means that operates based on the output from the demodulator circuit, for example. Therefore, by preventing the influence of noise as described above, Malfunctions can be prevented.
[0044]
In addition, an IC card according to the present invention includes the above-described semiconductor device.
[0045]
By applying the semiconductor device as described above to an IC card, for example, even in a non-contact IC card in which the degree of power supply changes according to the distance from an external power supply source, the processing capability is not reduced. Therefore, it is possible to maintain a high communication quality during communication. Therefore, it is possible to realize an IC card that is easy to use and has a wide application range.
[0046]
For example, if a contact-type terminal is provided on the non-contact type IC card as described above, it is possible to realize an IC card using both the non-contact type and the contact type.
[0047]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
[0048]
FIG. 3 is a block diagram showing a schematic configuration of the semiconductor circuit device according to the present embodiment. This semiconductor circuit device is built in a non-contact IC card.
[0049]
The semiconductor circuit device includes an RF (Radio Frequency) unit 1A that performs communication using electromagnetic waves, a logic unit 1B that includes a plurality of logic circuits that perform various logical operations, a nonvolatile memory unit 8, a voltage control circuit unit 9, and the like. It becomes the composition. The logic unit 1B includes a CPU (Central Processing Unit) 2 for data processing, a security processor 3 for high-speed processing of encryption, a work RAM (Random Access Memory) 4 as a work area in arithmetic processing, and activation Boot ROM (Read Only Memory) 5, protocol control circuit 6, reset circuit 7, clock switching register (clock switching means) 10, demodulation control circuit register RECEN (demodulation circuit control means) 11, and operation clock generation The configuration includes a CG (clock signal generating means) 12 that is a block.
[0050]
The RF unit 1A includes an antenna coil 13 that activates electromagnetic induction, a connection terminal of the antenna coil 13, a Schottky diode, and the like, a modulation circuit 15, a demodulation circuit 16, a clock extraction circuit 17, and a power The on-reset circuit 18 is provided.
[0051]
First, an outline of the operation in the above configuration will be described. The carrier wave transmitted from the reader / writer device is received by the antenna coil 13 that is optimally configured for feeding. The electric power generated by the electromagnetic induction in the antenna coil 13 is rectified by the rectifier circuit 14. The VCC power supply, which is a power supply voltage rectified by the rectifier circuit 14, is input to the voltage control circuit unit 9, and an optimum voltage is generated for each block in the voltage control circuit unit 9 and supplied to each block. Further, the carrier waveform from the rectifier circuit 14 is extracted by the clock extraction circuit 17, and a clock signal is generated.
[0052]
Further, bidirectional data communication is performed by amplitude modulation by the modulation circuit 15 and the demodulation circuit 16. The received signal is converted into a demodulated signal by the demodulating circuit 16 and input to the protocol control circuit 6 and processed by the CPU 2. When a transmission signal is generated in the CPU 2, the transmission signal is input from the protocol control circuit 6 to the modulation circuit 15, converted into a signal suitable for transmission by the modulation circuit 15, and then transmitted from the antenna coil 13. Although details will be described later, the protocol control circuit 6 is a circuit that executes, in hardware, processing of an initial response and processing of converting data communicated in a non-contact manner into an appropriate data transfer format.
[0053]
Note that the non-contact IC card used in the present embodiment and the reader / writer device corresponding to the non-contact IC card conform to the ISO / IEC 14443 type B standard. Further, the RF unit 1A receives a 13.56 MHz carrier wave transmitted by the reader / writer device, and the modulation circuit 15 and the demodulation circuit 16 are data superimposed on the carrier wave by ASK (Amplitude Shift Keying) 10% amplitude modulation. Is assumed to be modulated / demodulated.
[0054]
The CG 12 as an operation clock generation block generates an operation clock using the clock extracted by the clock extraction circuit 17 as an oscillation source. The CG 12 generates an operation clock based on the clock frequency division setting set in the clock switching register 10.
[0055]
As described above, the clock switching register 10 is a register that stores the value of the frequency division setting. The value stored in the clock switching register 10 can be changed by an instruction from the CPU 2. In the present embodiment, the clock switching register 10 is configured so that the clock frequency extracted by the clock extraction circuit 17 can be switched between 1/1, 1/2, 1/4, and 1/8 frequency division. Is set.
[0056]
The RECEN 11 as a demodulation control circuit register is a register that stores a value for controlling the operation of the demodulation circuit 16. For example, it is possible to control the demodulation circuit to operate by writing “1” data in a predetermined 1 bit in the RECEN 11 register and to stop the operation of the demodulation circuit by writing “0” data. Yes. The value stored in the RECEN 11 can be changed by an instruction from the CPU 2.
[0057]
The non-volatile memory unit 8 is a memory configured by, for example, an EEPROM (electrically erasable / programmable read only memory). The nonvolatile memory unit 8 is not limited to the EEPROM, and any memory may be used as long as it is a nonvolatile memory.
[0058]
As described above, in the semiconductor circuit device according to the present embodiment, the CPU 2 sets the values stored in the clock switching register 10 and the RECEN 11 to appropriate values, thereby switching the operation clock and the operation of the demodulation circuit 16. It is possible to control.
[0059]
Next, a method for controlling the semiconductor circuit device according to the present embodiment will be described. First, a data transfer format in non-contact communication defined in the ISO 14443 standard will be described with reference to FIGS. 4 (a) and 4 (b).
[0060]
As shown in FIG. 4A, the data transfer format in non-contact communication is composed of three data transfer areas: SOF (start file), character data, and EOF (end file). The SOF is a data transfer area in which the logical level consisting of a period of 10 to 11 etu is L. Note that 1 etu indicates the time required to transfer 1-bit data. By receiving this SOF, the non-contact IC card or the reader / writer device recognizes that data transmission has started. Like the SOF, the EOF is a data transfer area in which the logical level including the period of 10 to 11 etu is L. By receiving this EOF, the non-contact IC card or the reader / writer device recognizes that the data transmission has been completed.
[0061]
The character data is a data transfer area composed of commands and various data, for example. As shown in FIG. 4B, the character data includes a plurality of 8-bit data starting from the start bit and byte data consisting of stop bits.
[0062]
Next, an initial response operation in the semiconductor circuit device will be described with reference to FIG. FIG. 5 is a flowchart showing the flow of the initial response operation defined in ISO 14443 typeB. In this initial response, data communication in accordance with the data communication format described above is performed.
[0063]
First, step 1 (hereinafter referred to as S1) shows a state where the power of the semiconductor circuit device is OFF. Thereafter, when the power is turned on, in S2, the semiconductor circuit device enters a standby state for receiving a REQB command or a WAIT command. The REQB command and the WAIT command are commands for requesting the non-contact IC card to prepare for data communication at the time of initial response and normal communication from the reader / writer device. The REQB command and the WAIT command include information such as an application ID (AFI) attribute information parameter (PARM) and a cyclic redundancy check code (CRC).
[0064]
Here, the time required from the start of power supply to the transmission of the REQB command depends on the time required for the power supply detection power-on reset of the non-contact IC card, the mode determination in the power supply startup sequence, and the like.
[0065]
When the REQB command, which is a preparation request command, is received, first, in S3, it is confirmed whether the application ID (AFI) included in the REQB command matches. If it is determined that the AFIs do not match (NO in S3), it is determined that a REQB command not supported by the semiconductor circuit device has been received, and the process returns to S2 to receive the REQB command or WAIT command again. It will be in the standby state.
[0066]
On the other hand, if it is determined that the AFIs match (YES in S3), then in S4, the upper limit of the number of IC cards that can be simultaneously inserted into the reader / writer device from the attribute information (PARM) included in the REQB command. A determination of the value N is made. In the present embodiment, it is determined whether N = 1. If it is determined that N is not 1 (NO in S4), other processing such as communication collision prevention is performed in S5 in order to prevent collision with communication by another IC card, and then S6 is performed. The processing from is performed.
[0067]
On the other hand, if it is determined that N = 1 (YES in S4), an ATQB command is transmitted to the reader / writer device in S6. The ATQB command is a request response signal to the REQB command, and includes a pseudo ID (PUPI), application information (Application data), protocol information (Protocol info) CRC, and the like.
[0068]
When the ATQB command is transmitted and the reader / writer device receives the ATQB command, in step S7, the ATTRIB command including the identifier, the upper layer information, and the like is transmitted. Thereafter, between the semiconductor circuit device and the reader / writer device. Communication is established.
[0069]
Next, processing in the protocol control circuit 6 will be described. The time required from the reception of the REQB command to the transmission of the ATQB command is specified by the ISO 14443 type B standard, and is 256 / fs (fs = 13.56 / 16 MHz, indicating the subcarrier frequency). If no ATQB command is returned within this period, the initial response confirmation will not be established. Therefore, when this process is performed by software within a predetermined period, it is necessary to increase the speed of the CPU 2.
[0070]
However, in non-contact communication, since power is supplied by electromagnetic induction from the reader / writer device, it is not possible to drive the large power consumed by the large-capacity memory. It has become. That is, in a non-contact IC card, a reduction in current consumption is desired, and it is difficult to use a high-speed CPU 2 that consumes a large amount of current. For this reason, the protocol control circuit is configured to perform initial response processing by hardware in order to reduce the current consumption load in non-contact communication.
[0071]
Next, the operation from the initial response to the modulation / demodulation communication in this embodiment will be described based on the timing chart shown in FIG. As shown in the figure, the period from the initial response to modulation / demodulation communication is divided into eight periods (1) to (8). The period of (1) is the power-on period, the period of (2) is the warm-up (WUP) period of the CPU 2, and the period of (3) is read by the OS (Operating System) program stored in the nonvolatile memory unit 8. The period during which the activation process is performed, the period (4) is the protocol control circuit 6 activation period, the period (5) is the REQB command reception period, the period (6) is the ATQB command transmission period, (7 ) Indicates a data communication preparation period, and (8) indicates a normal data communication period. Below, the detail of the process in said each period is demonstrated.
[0072]
In the period (1), the power supply voltage received by the power-on reset circuit 18 or the like is detected, and processing until reaching a predetermined voltage (VCC voltage) is performed. The initial reset period is ensured by the period (1).
[0073]
In the period (2), a warm-up process for starting up the system is performed. During this period, a test mode selection, a non-contact mode selection, and the like are performed.
[0074]
Here, in the period (1) and the period (2), the CPU 2 sets the clock frequency division setting stored in the clock switching register 10 to a predetermined value, thereby setting the clock frequency to a predetermined value. Is set. In this embodiment, in the period (1) and the period (2), the clock frequency division setting is set to 1/8, which is the lowest speed. This is because even if the clock frequency is set to the lowest speed during these periods, there is no influence on the voltage detection operation, the warm-up operation, and the mode selection operation, and the performance is not deteriorated.
[0075]
More specifically, the power-on reset circuit 18 that performs the voltage detection operation is a circuit that is not affected by the clock frequency, and therefore can operate without any problem even with the lowest clock. Further, the warm-up operation and the mode selection operation only operate a warm-up counter (not shown), a mode changeover switch (not shown), etc., and the CPU 2 does not need to operate. The processing capacity will be almost unchanged.
[0076]
Note that the current consumption in the CPU 2 at this time is about several mA by actual measurement. That is, during this period, the current consumption in the CPU 2 is reduced by lowering the clock frequency, and thereby the power supply can be quickly started up by reducing the load of power related to the operation of the CPU 2. ing.
[0077]
In this embodiment, in the periods (1) and (2), the clock frequency division setting is set to 1/8. However, the present invention is not limited to this, and the performance and processing contents of the CPU 2 are not limited thereto. Depending on the above, the minimum value may be set within a range that does not degrade the performance. As an example, the clock frequency division setting during these periods may be set between 1/8 and 1/4.
[0078]
In the period (2), the CPU 2 performs processing by reading a program stored in the boot ROM 5. However, after the period (3), reading of the OS program stored in the nonvolatile memory unit 8 and processing based on this OS are performed. Here, in the present embodiment, when the period of (3) is started, the frequency setting of the clock frequency stored in the clock switching register 10 is set to 1/1, which is the highest speed, according to an instruction from the CPU 2. Can be switched. The purpose of this is to maximize the operating clock of the CPU 2 to speed up the OS reading and starting processing and shorten the period of (3).
[0079]
In the period (3), the voltage drop is caused by maximizing the clock frequency. The degree of the voltage drop depends on the system environment such as the magnetic field strength of the reader / writer device and the distance between the reader / writer device and the non-contact IC card. Specifically, the current consumption in the CPU 2 is several. When it is about 10 mA and the rated voltage is 5 V, the voltage of the internal power supply drops to about 4.6 V during the period (3). However, since communication processing is not performed during this period, even if a problem such as a decrease in the communicable distance due to a voltage drop occurs, the operation is not hindered. In addition, regarding the OS program read operation from the nonvolatile memory unit 8 and the OS startup operation, sufficient operation is possible if the voltage drop is as described above.
[0080]
In this embodiment, in the period (3), the clock frequency division setting is set to 1/1. However, the present invention is not limited to this, and it depends on the performance of the CPU 2 and the processing content. The OS reading and startup processing may be set to a value within a range that can be speeded up. As an example, the clock frequency division setting during this period may be set between 1/2 and 1/1.
[0081]
Next, the process proceeds to the communication preparation period (4). In the present embodiment, a period of 50 μs is provided as the communication preparation period. This period is set to be a sufficient time to complete various setting operations for starting communication. Therefore, the above various setting operations can be completed within the communication preparation period without operating the CPU 2 at high speed. Therefore, in the present embodiment, when the period of (4) starts, the frequency setting of the clock frequency stored in the clock switching register 10 is switched to 1/8, which is the lowest speed, according to an instruction from the CPU 2. It is done.
[0082]
Thus, by switching the clock frequency to the lowest speed, the current consumption in the CPU 2 is reduced, and the voltage of the internal power supply returns to the rated voltage of 5V.
[0083]
In this embodiment, in the period (4), the clock frequency division setting is set to 1/8. However, the present invention is not limited to this, and it depends on the performance of the CPU 2 and the processing content. The above-described various setting operations may be set to a minimum value within a range that can be completed within the communication preparation period. As an example, the clock frequency division setting during these periods may be set between 1/8 and 1/4.
[0084]
Next, the period of (5) reception and demodulation of the REQB command shifts to the period of (6) modulation and transmission of the ATQB command. During the period (5), the REQB command is received, and application information included in the REQB command is confirmed, and the upper limit value of the number of IC cards that can be inserted into the reader / writer device is confirmed. Then, during the period (6), an ATQB command transmission process is performed. These processes are as described above.
[0085]
The processing in the above periods (5) and (6) is performed by the protocol control circuit 6. As described above, the protocol control circuit 6 is configured to execute such initial response processing by hardware. Therefore, it is not necessary for the CPU 2 to perform processing at high speed during this period. Therefore, in the present embodiment, in the periods (5) and (6), the clock frequency division setting is maintained at 1/8, which is the lowest speed. Here, the protocol control circuit 6 operates in synchronization with the clock signal generated by the baud rate generator (not shown) based on the clock signal extracted by the clock extraction circuit 17, and the operation clock of the CPU 2 Is working independently.
[0086]
In this embodiment, in the periods (5) and (6), the clock frequency division setting is set to 1/8. However, the present invention is not limited to this, and the performance and processing contents of the CPU 2 are not limited thereto. Depending on the above, the minimum value may be set within a range in which the initial response processing does not cause a problem. As an example, the clock frequency division setting during these periods may be set between 1/8 and 1/4.
[0087]
During the period (5), the current consumed by the CPU 2 is about several mA. For example, as in the period (3), the current consumed during the period when the clock frequency is set at the highest speed is several tens mA. Compared with, current consumption is greatly reduced. In addition, the voltage level of the internal power supply during the period (5) is about 5.0 V in actual measurement, and the rated voltage is maintained. That is, since almost no voltage drop occurs, it is possible to reliably ensure a communicable distance, and it is possible to perform communication without problems even if the communication distance varies to some extent. In other words, even if the power supply capability is reduced due to the increased communication distance, the current consumption in the CPU 2 is small, so that the voltage drop of the internal power supply can be minimized, and the voltage is remarkably high. It is possible to suppress the occurrence of malfunctions due to the decrease.
[0088]
Here, the adverse effects caused by the voltage drop of the internal power supply will be described in detail. The voltage correction value (clamp voltage) by the constant voltage circuit inside the voltage control circuit unit 9 is determined by the voltage of the VCC power supply that is the output of the rectifier circuit 14 and a clamping resistor (not shown). As the communication distance increases, the power supply capability decreases, and the influence of the current consumption of the CPU 2 on the power supply voltage increases.
[0089]
Here, when the clock frequency is set to the highest speed, the current consumption in the CPU 2 is several tens of mA, and the voltage level of the internal power supply is about 4.6V. That is, when the current consumption in the CPU 2 is large, a drop in the power supply voltage is promoted. As a result, if the voltage level of the internal power supply falls below the clamp voltage of the constant voltage circuit, communication will be affected and communication quality will deteriorate.
[0090]
Therefore, in this embodiment, as described above, when performing a communication operation, the current consumption by the CPU 2 is reduced by setting the clock frequency to a low value (divided by 1/8), thereby reducing the internal power supply. It suppresses the decrease in voltage level and suppresses the decrease in communication capability.
[0091]
In the period (6), an ATQB command is transmitted from the non-contact IC card side to the reader / writer device. At this time, a modulation process of a command by, for example, BPSK modulation is performed by the modulation circuit 15, and radio waves are transmitted from the antenna 13. BPSK modulation is a modulation method that expresses information by changing the phase of a pulse wave. In addition, AM modulation or the like may be used as a modulation method. In such a transmission process, the current consumption is slightly larger than that in the reception process, and accordingly, the voltage level of the internal power supply slightly varies.
[0092]
However, this voltage drop has few problems due to the following two points. In other words, the degree of this voltage drop is slight compared with the degree of voltage drop when the operation clock of the CPU 2 is set to the highest speed, for example, and does not hinder the operation in the semiconductor device circuit. It is. Even if the intensity of the radio wave transmitted from the non-contact IC card is slightly reduced due to the voltage drop, the reader / writer device on the receiving side is an environment in which stable power supply is performed. The decrease in received radio wave intensity can be compensated for by changing the gain or the like.
[0093]
At the timing when the period (5) starts, the CPU 2 gives an instruction to set a predetermined bit of RECEN 11 as a demodulation control circuit register to “1”. As a result, the RECEN signal indicating the ON state is input to the demodulation circuit 16, the demodulation circuit 16 starts the demodulation operation, and the content of the received REQB command is sent to the CPU 2. Further, at the timing when the period of (5) ends, the CPU 2 issues an instruction to set a predetermined bit of RECEN 11 to “0”. As a result, the RECEN signal indicating the OFF state is input to the demodulation circuit 16, and the demodulation circuit 16 stops the demodulation operation. According to the control as described above, the demodulation circuit 16 operates only when the demodulation operation is necessary. Therefore, when the demodulation circuit 16 stops the demodulation operation, the output signal from the demodulation circuit 16 is, for example, By fixing to “H” level, it is possible to prevent unnecessary noise from being input to the protocol control circuit 6.
[0094]
This noise will be described in detail. When shifting from the period (3) to the period (4), the voltage value of the internal power supply changes instantaneously by changing the clock frequency. When the voltage fluctuates, unnecessary noise called ringing noise is generated. If the demodulating circuit is operating when this noise is generated, a meaningless signal unrelated to the received command is output from the demodulating circuit, causing the CPU 2 to malfunction. Further, if the reception processing of the REQB command is started immediately after the clock frequency is changed, for example, the received command information is not accurately transmitted to the CPU 2 due to the influence of noise. That is, as described above, a predetermined period immediately after the clock frequency is changed is set as a buffer period for noise generation, and in this buffer period, the operation of the demodulation circuit 16 is stopped by an instruction from the RECEN 11. As a result, it is possible to solve the above-described problems associated with noise generation. Further, by setting the configuration in which the operation of the demodulating circuit 16 is stopped in response to an instruction from the RECEN 11 during a period when the demodulating circuit 16 does not need to be operated, adverse effects due to noise generated other than when the clock frequency is changed are also suppressed. Is possible.
[0095]
Next, the process proceeds to the data communication preparation period (7). In this period, as preparation for performing actual data communication, the CPU 2 reads an application program for performing data communication from the nonvolatile memory unit 8 and starts processing. During this period, the CPU 2 sets the clock frequency division setting stored in the clock switching register 10 to 1/1 and raises the clock frequency to the highest speed. By raising the clock frequency to the maximum speed, the voltage level of the internal power supply will be slightly reduced from the rated voltage. However, communication processing is not performed during this period, so the above-mentioned problems due to this voltage level drop It will not occur.
[0096]
In this embodiment, in the period (7), the clock frequency division setting is set to 1/1. However, the present invention is not limited to this, and it depends on the performance of the CPU 2 and the processing content. The value may be set within a range in which the reading and starting processing of the application program can be speeded up. As an example, the clock frequency division setting during this period may be set between 1/2 and 1/1.
[0097]
Next, it shifts to the data communication execution period of (8). When this period is started, the CPU 2 sets the frequency division setting of the clock frequency stored in the clock switching register 10 to 1/8 and sets the clock frequency to the lowest speed. The purpose of this is to reduce the current consumption in the CPU 2 by reducing the clock frequency and to suppress the above-described voltage drop problem because communication processing is performed during this period.
[0098]
Then, at the beginning of the period (8), a period of 50 μs is provided as a communication preparation period for performing various setting operations for starting communication, and actual data communication is performed after the communication preparation period has elapsed. This communication preparation period is a period provided for the same purpose as the period (4) described above.
[0099]
In the present embodiment, in the period (8), the clock frequency division setting is set to 1/8. However, the present invention is not limited to this, and it depends on the performance of the CPU 2 and the processing content. The minimum value may be set within a range in which no trouble occurs in the data communication processing. As an example, the clock frequency division setting during these periods may be set between 1/8 and 1/4.
[0100]
Although not shown, in the period (8), as in the periods (4) to (6), the CPU 2 is set so that the RECEN signal is turned on only during the period when the demodulation operation is required. Changes the value stored in RECEN11.
[0101]
Next, the details of the processing in the data communication execution period (8) will be described based on the timing chart shown in FIG. As shown in the figure, the data communication execution period is divided into five periods (11) to (15). The period (11) is a command reception waiting period, the period (12) is a command receiving period, the period (13) is a period during which writing and erasing processing are performed on the nonvolatile memory unit 8, ( The period 14) indicates a period during which a command is transmitted, and the period (15) indicates a period during which the command is again returned to a command reception waiting state. Below, the detail of the process in said each period is demonstrated.
[0102]
The period (11) is a period in which communication preparation is completed and a command is transmitted from the reader / writer device. In the example shown in FIG. 2, during this command reception waiting period, the CPU 2 sets the division setting of the clock frequency stored in the clock switching register 10 to ¼.
[0103]
When the reception of the command is started, the process proceeds to the period (12), and the command is received during this period. Even during the period in which the command is received, the clock frequency is not changed, and the state where the frequency division setting is 1/4 is maintained.
[0104]
In the example illustrated in FIG. 1, the clock frequency division setting is set to 1/8 in the period in which data communication is performed. However, in the example illustrated in FIG. 4 is set. This is intended to perform control for further lowering the clock frequency during the period (13) described later. That is, the clock frequency in the period (11) is smaller than the fastest clock frequency and smaller than the fastest clock frequency in the range where no trouble occurs in the data communication process according to the performance of the CPU 2 or the processing content. A large value can be set.
[0105]
When the command receiving process is completed, the memory process in the period (13) is started. During this period, processing for writing data into the nonvolatile memory unit 8 and erasing stored data is performed according to the contents of the received command.
[0106]
The data writing process and the erasing process for the non-volatile memory unit 8 consume a very large amount of current. Therefore, when these processes are started, the voltage level of the internal power supply decreases to some extent due to the increase in current consumption. On the other hand, while the data writing process and the erasing process are being performed on the nonvolatile memory unit 8, the process performed by the CPU 2 is relatively small.
[0107]
Based on these, during the period of (13), the CPU 2 sets the division setting of the clock frequency stored in the clock switching register 10 to 1/8 which is the minimum value. As a result, the current consumption in the CPU 2 is reduced, thereby making it possible to minimize a decrease in the voltage level of the internal power supply. Therefore, an increase in current consumption due to the writing process and the erasing process in the nonvolatile memory unit 8 significantly reduces the voltage level of the internal power supply, thereby suppressing the occurrence of abnormal operation.
[0108]
In this example, when performing the writing process and the erasing process in the nonvolatile memory unit 8, the frequency division setting of the clock frequency is set to 1/8. However, the present invention is not limited to this. What is necessary is just to set to the minimum value in the range which does not produce a malfunction in memory processing according to performance, processing content, the amount of current consumption in the non-volatile memory unit 8, and the like. As an example, the clock frequency division setting during these periods may be set between 1/8 and 1/4.
[0109]
Next, command transmission processing is performed in the period (14). During this period, a process for reading data stored in the nonvolatile memory unit 8, a command generation process by the CPU 2, a modulation process by the modulation circuit 15, and the like are performed. Here, the read process from the nonvolatile memory unit 8 consumes less current than the write process and the erase process. Therefore, the clock frequency in this period is set to a value higher than the clock frequency in the period (13), specifically, the clock frequency division setting is set to ¼.
[0110]
Note that the command transmission process performed during the period of (14) has a slightly larger current consumption than the reception process, and accordingly, the voltage level of the internal power supply slightly varies. However, as described above, there are few problems due to this voltage drop.
[0111]
When the command transmission process is completed, in the period (15), after a communication preparation period similar to the period (4) described above has elapsed, the process again shifts to a command reception waiting state from the reader / writer device. In the reception waiting period of this command, the clock frequency is not changed, and the state where the frequency division setting is 1/4 is maintained.
[0112]
In the example shown in FIG. 2, the clock frequency division setting is set to 1/4 in the periods (11) to (12) and (14) to (15), and 1/8 in the period (13). However, as described above, these values are merely examples, and may be appropriately set according to the degree of voltage drop in each period. For example, depending on the conditions, it may be possible to set the clock frequency division setting for all periods to the same value, for example, 1/8.
[0113]
As described above, according to the semiconductor circuit device of the present embodiment, during the communication process, the current consumption is reduced by reducing the clock frequency, and the voltage level of the internal power supply necessary for communication is reduced. As well as ensuring communication quality. Further, during a period in which no communication processing is performed, it is possible to increase the processing performance of the CPU 2 such as data processing and command processing by increasing the clock frequency.
[0114]
As described above, the semiconductor circuit device according to the present embodiment can increase the communication distance in the non-contact communication, and has an effect of improving convenience and expanding the application range. Therefore, this semiconductor circuit device can be suitably used for a non-contact IC card, or an IC card that uses both a non-contact type and a contact type.
[0115]
The operation control method in the semiconductor circuit device described above is realized by, for example, a program stored in the nonvolatile memory unit 8, but is not limited to the nonvolatile memory unit 8, and may be stored in some memory unit. That's fine. Further, a form in which this program is stored in the nonvolatile memory unit 8 from the outside by communication means is also conceivable. In this case, the outside may be a recording medium in which the program recorded in some recording medium is recorded, or an external computer connected via a so-called communication network.
[0116]
【The invention's effect】
As described above, in the semiconductor device operation control method according to the present invention, at least the clock frequency defining the operation of the control means for controlling the internal operation in the semiconductor device is set in the communication period during the semiconductor device operation. The first period during which processing is performed is configured to be switched so as to have a lower value than the second period during which communication processing is not performed.
[0117]
As a result, the current consumption in the control means is reduced by lowering the clock frequency during the period during which communication processing is performed, and the degree of decrease in the voltage level of the internal power supply due to the current consumption of the control means is suppressed. There is an effect that can be. In addition, during the period when communication processing is not performed, for example, it is conceivable that some processing operation is performed by the control unit, so that the processing capability of the control unit can be improved by increasing the clock frequency. There is an effect. That is, there is an effect that it is possible to maintain a high communication quality at the time of communication without reducing the processing capability of the semiconductor device.
[0118]
The semiconductor device operation control method according to the present invention may be a method in which the first period includes a mutual recognition communication period in which a communication partner is mutually recognized between the semiconductor device and the external device. Good.
[0119]
As a result, in addition to the effects of the above-described method, the above-mentioned problems occur by ensuring the communication quality by reducing the clock frequency that regulates the operation of the control means in the mutual recognition communication period. There is an effect that it becomes possible to suppress this.
[0120]
In the semiconductor device operation control method according to the present invention, the first period may include a data transmission / reception period in which data transmission / reception is performed.
[0121]
As a result, in addition to the effects of the above-described method, problems such as deterioration in communication quality are caused by ensuring communication quality, resulting in longer processing time in non-contact communication processing and lowering operability. It is possible to suppress the occurrence of the problem.
[0122]
Further, in the operation control method for a semiconductor device according to the present invention, the clock frequency in the power-on reset period and / or the warm-up period in the semiconductor device is set to a value lower than the clock frequency in the second period. It is good also as the method of switching to.
[0123]
As a result, in addition to the effects of the above-described method, the power supply rises quickly, so that the power-on reset period and / or the warm-up period can be shortened, and the processing time in the semiconductor device can be shortened. The effect of becoming.
[0124]
According to another aspect of the present invention, there is provided an operation control method for a semiconductor device, wherein the clock frequency in a period in which information is written and / or erased in a nonvolatile memory portion included in the semiconductor device is set in the second period. A method of switching to a value lower than the clock frequency may be used.
[0125]
As a result, in addition to the effects of the above method, the voltage level of the internal power supply is significantly reduced due to the increase in current consumption due to the writing process and the erasing process in the nonvolatile memory unit, thereby suppressing the occurrence of abnormal operation. It is possible to do this. In addition, there is almost no degradation in performance due to such control.
[0126]
In the semiconductor device operation control method according to the present invention, the mutual recognition communication period includes a reception period for receiving a preparation request command from the external apparatus, and a transmission for transmitting a request response command to the external apparatus. In the reception period, a demodulation circuit that performs a process of demodulating a received signal may be operated, and in the transmission period, the operation of the demodulation circuit may be stopped.
[0127]
As a result, in addition to the effects of the above method, even when the voltage level of the internal power supply fluctuates due to some factor during the transmission period, for example, even when noise is input to the demodulation circuit, the operation of the demodulation circuit is Since it is stopped, it is possible to prevent unnecessary output from being performed from the demodulation circuit.
[0128]
In the semiconductor device operation control method according to the present invention, the data transmission / reception period includes a reception period for receiving data from the external device and a transmission period for transmitting data to the external device, During the reception period, a demodulation circuit that performs a process of demodulating a received signal may be operated, while in the transmission period, the operation of the demodulation circuit may be stopped.
[0129]
As a result, in addition to the effect obtained by the above method, the effect of noise can be prevented to prevent malfunction of the semiconductor device, as described above.
[0130]
A semiconductor device operation control program according to the present invention causes a computer to execute the above-described operation control method for a semiconductor device.
[0131]
Thus, there is an effect that the operation control method of the semiconductor device can be realized by loading the program into a computer system included in the semiconductor device.
[0132]
Further, a recording medium on which a semiconductor device operation control program according to the present invention is recorded has a configuration in which a program for causing a computer to execute the above-described operation control method for a semiconductor device is recorded.
[0133]
As a result, by loading the program recorded on the recording medium into a computer system provided in the semiconductor device, it is possible to realize an operation control method for the semiconductor device.
[0134]
According to another aspect of the present invention, there is provided a semiconductor device including control means for controlling an internal operation of the semiconductor device, wherein the control means executes the operation control method for the semiconductor device.
[0135]
Thereby, there is an effect that it is possible to provide a semiconductor device capable of maintaining a high communication quality at the time of communication without reducing the processing capability.
[0136]
According to another aspect of the present invention, there is provided a semiconductor device comprising: a clock signal generating unit that generates a clock signal that defines the clock frequency based on a signal received from the external device; and a clock signal generated by the clock signal generating unit. Clock switching means for switching the clock frequency may be further provided, and the control means may change the clock frequency by giving an instruction to the clock switching means.
[0137]
As a result, in addition to the effects of the above-described configuration, the clock signal generation unit and the clock switching unit as described above are relatively easily available, and thus the operation control method of the present invention can be easily realized. It has the effect of becoming.
[0138]
Further, a semiconductor device according to the present invention includes a demodulation circuit that performs a process of demodulating a signal received from the external device, and a demodulation circuit control unit that controls an operation of the demodulation circuit, and the demodulation circuit control unit includes: A configuration may be adopted in which control is performed so that the demodulation circuit operates only when a signal that requires demodulation processing is received from the external device.
[0139]
As a result, in addition to the effect of the above configuration, the demodulation circuit operates only when demodulation operation is necessary. For example, during the transmission period, the voltage level of the internal power supply fluctuates due to some factor, thereby Even when noise is input to the demodulation circuit, since the operation of the demodulation circuit is stopped, it is possible to prevent unnecessary output from being performed from the demodulation circuit.
[0140]
An IC card according to the present invention has the above-described semiconductor device.
[0141]
This makes it possible to realize an IC card that is easy to use and has a wide range of applications.
[Brief description of the drawings]
FIG. 1 is a timing chart showing an operation from an initial response to modulation / demodulation communication in a semiconductor circuit device according to an embodiment of the present invention.
FIG. 2 is a timing chart showing processing in a data communication execution period in the semiconductor circuit device.
FIG. 3 is a block diagram showing a schematic configuration of the semiconductor circuit device according to the embodiment.
FIG. 4A is a data transfer waveform diagram showing an outline of data transfer in non-contact communication defined in the ISO 14443 standard, and FIG. 4B is a character data transfer in the data transfer. It is a data transfer waveform diagram which shows the outline of 1-byte data used in FIG.
FIG. 5 is a flowchart showing a process flow of an initial response operation defined in ISO14443typeB.
FIG. 6 is a block diagram illustrating a configuration example of a conventional non-contact IC card and reader / writer.
[Explanation of symbols]
1A RF section
1B Logic part
2 CPU (control means)
6 Protocol controller
8 Nonvolatile memory section
9 Voltage control circuit
10 Clock switching register (clock switching means)
11 RECEN (demodulation circuit control means)
12 CG (clock signal generating means)
13 Antenna coil
14 Rectifier circuit
15 Modulation circuit
16 Demodulator circuit
17 Clock extraction circuit
18 Power-on reset circuit

Claims

A method for controlling the operation of a semiconductor device that supplies power from an external device in a non-contact manner and performs data communication with the external device in a non-contact manner,
A clock frequency defining an operation of a control means for controlling an internal operation of the semiconductor device during a period in which the semiconductor device is operating, and a process of writing information to a nonvolatile memory unit included in the semiconductor device; The clock frequency in the period for performing the erasing process is switched to a value lower than the clock frequency in the period for transmitting and receiving commands ,
An operation control method for a semiconductor device, wherein the clock frequency in a power-on reset period and / or a warm-up period in the semiconductor device is switched to a value lower than the clock frequency in a period for transmitting and receiving the command. .

The clock frequency at the mutual recognition communication period recognize each other communication partner between the upper Symbol semiconductor device and the external device, to switch so as to be lower than the clock frequency in a period for transmitting and receiving the command 2. The operation control method for a semiconductor device according to claim 1, wherein:

3. The operation control of the semiconductor device according to claim 1, wherein the clock frequency at the time of OS reading and starting processing by the CPU is switched to a value higher than the clock frequency in a period during which commands are transmitted and received. Method.

The mutual recognition communication period includes a reception period for receiving a preparation request command from the external device and a transmission period for transmitting a request response command to the external device. 3. The operation control method for a semiconductor device according to claim 2, wherein the operation of the demodulating circuit is stopped during the transmission period while the demodulating circuit for demodulating the processed signal is operated.

The data transmission / reception period includes a reception period for receiving data from the external device and a transmission period for transmitting data to the external device. During the reception period, a process of demodulating a received signal is performed. 2. The operation control method for a semiconductor device according to claim 1, wherein the demodulating circuit to be operated is operated while the operation of the demodulating circuit is stopped during the transmission period.

A semiconductor device operation control program for causing a computer to execute the operation control method for a semiconductor device according to any one of claims 1 to 5.

6. A recording medium recording a semiconductor device operation control program for causing a computer to execute the operation control method for a semiconductor device according to claim 1.

A semiconductor device that supplies power from an external device in a non-contact manner and performs data communication in a non-contact manner with the external device,
Comprising a control means for controlling the internal operation of the semiconductor device,
6. A semiconductor device, wherein the control means executes the operation control method for a semiconductor device according to claim 1.

Clock signal generation means for generating a clock signal for defining the clock frequency based on a signal received from the external device, and clock switching means for switching the clock frequency of the clock signal generated by the clock signal generation means Prepared,
The control means instructs the clock switching means to perform the clock. 9. The semiconductor device according to claim 8, wherein the frequency is changed.

A demodulation circuit that performs processing for demodulating a signal received from the external device, and demodulation circuit control means for controlling the operation of the demodulation circuit;
10. The semiconductor device according to claim 8, wherein the demodulating circuit control means performs control so that the demodulating circuit operates only when receiving a signal requiring demodulation processing from the external device. .

An IC card comprising the semiconductor device according to claim 8.

A method for controlling the operation of a semiconductor device that supplies power from an external device in a non-contact manner and performs data communication with the external device in a non-contact manner,
A clock frequency defining an operation of a control means for controlling an internal operation of the semiconductor device during a period in which the semiconductor device is operating, and a process of writing information to a nonvolatile memory unit included in the semiconductor device; The clock frequency in the period for performing the erasing process is switched to a value lower than the clock frequency in the period for transmitting and receiving commands,
The clock frequency in a mutual recognition communication period for recognizing a communication partner between the semiconductor device and the external device is switched to a value lower than the clock frequency in a period for transmitting and receiving the command. An operation control method for a semiconductor device.

A method for controlling the operation of a semiconductor device that supplies power from an external device in a non-contact manner and performs data communication with the external device in a non-contact manner,
In a period during which the semiconductor device is operating, the clock frequency defines the operation of the control means for controlling the internal operation of the semiconductor device, and the information writing process to the nonvolatile memory unit included in the semiconductor device and The clock frequency in the period for performing the erasing process is switched to a value lower than the clock frequency in the period for transmitting and receiving commands,
A method of controlling an operation of a semiconductor device, wherein a clock frequency at the time of OS reading and activation processing by a CPU is switched to a value higher than the clock frequency in a period during which a command is transmitted and received.