JP3913173B2 - ディジタルメッセージを伝送する方法および前記方法を実施するシステム - Google Patents

ディジタルメッセージを伝送する方法および前記方法を実施するシステム Download PDF

Info

Publication number
JP3913173B2
JP3913173B2 JP2002592296A JP2002592296A JP3913173B2 JP 3913173 B2 JP3913173 B2 JP 3913173B2 JP 2002592296 A JP2002592296 A JP 2002592296A JP 2002592296 A JP2002592296 A JP 2002592296A JP 3913173 B2 JP3913173 B2 JP 3913173B2
Authority
JP
Japan
Prior art keywords
matrix
input
output
unit
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002592296A
Other languages
English (en)
Other versions
JP2004531140A (ja
JP2004531140A5 (ja
Inventor
アレクセジェビッチ プロトニコフ アンドレイ
カクスルジェヴィッチ アカジェヴ サイド
フィオドロヴィッチ ヴェリコクハトスキ ヴィクトル
イェヴゲニエヴィッチ リシー ヴァディム
Original Assignee
モートン ファイナンス エス．エイ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モートン ファイナンス エス．エイ． filed Critical モートン ファイナンス エス．エイ．
Publication of JP2004531140A publication Critical patent/JP2004531140A/ja
Publication of JP2004531140A5 publication Critical patent/JP2004531140A5/ja
Application granted granted Critical
Publication of JP3913173B2 publication Critical patent/JP3913173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Complex Calculations (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)

Description

本発明は遠距離通信に関し、特にディジタルメッセージを伝送する方法および前記方法を実施するシステムに関する。本発明は情報を有線チャンネルおよび電磁波を使用する通信チャネルを通して伝送するために使用できる。
（加法アーベル群の元から成る）ディジタルメッセージを伝送するための方法は公知である。この方法は、ディジタルメッセージを符号化すること、それを変調すること、それを通信チャネルで伝送すること、受信した信号を復調すること、およびそれを復号化することの諸ステップから成る（文献１参照）。
加法アーベル群の元から成るディジタルメッセージを伝送するための公知のシステムは、送信側で直列接続された符号化器、変調器、および送信器、ならびに受信側で直列接続された受信器、復調器、および復号化器から成る（文献１参照）。
J. Clark, J. Cane. Coding with an error correction in digital communication systems, translated from English by S. I. Gelfand, Under edition of B. S. Tsybakov, Issue 28, Moscow, Publisher "Radio i svyaz"， 1987. p.p. 9-18, fig 1.2. A. I. Kostrikin, Introduction for an algebra, Moscow, Publisher "Nauka", 1977.
公知の方法およびシステムは、実現が複雑である。何故ならば、符号化と復号化を行うために４つの算術演算を使用する必要があるからである。
提案される方法およびシステムを使用するときに達成される技術的成果は、乗算と除算を符号化と復号化から除くことにより、その実現を単純にする。その見返りに、これはアーベル群の元から成るメッセージ（特に、行列、多項式、混合非桁記数法の数値形式の元で符号化された語）を転送する機会を提供し、この場合には、（提案された規則により組織化された）記号は、系統的な線形ブロック記号のクラスに対応する。
ディジタルメッセージを符号化すること、それを変調すること、それを通信チャネルで伝送すること、受信した信号を復調すること、およびそれを復号化することの諸ステップから成る（加法アーベル群の元から成る）ディジタルメッセージを伝送するための方法では、上記の技術的成果は符号化の演算をもたらすことにより達成され、符号化は次の規則
Figure 0003913173
 により実行される。ここで、
Ｘk：（ｋ個の情報元から成る）初期メッセージのベクトル行、
Ｙn：（ｋ個の情報元とｍ個のチェック元とから成る）符号化されたメッセージのベクトル行、
ｍ：ｌｏｇ2ｎ，ｎ＝ｋ＋ｍより小さくない最小の整数、
Ｇ：ｋ行ｎ列から成る生成行列であって、（対角線に演算ｇ0を有し、他の位置に演算ｇ1を有する）ｋ×ｋ行列、および追加のｋ×ｍ行列を用いて生成され、追加のｋ×ｍ行列はｋ×ｋ行列に右から付加され、追加のｋ×ｍ行列の非累次行は（（ｍ−２）を越えない演算ｇ1、または行および／または列を再配列することにより上記の生成行列を用いて決定された行列を含む）実現可能な数列から選択された演算ｇ1とｇ0（または演算ｇ1とｇ2）の数列である。
Figure 0003913173
 ：一般化行列の積であって、もし追加の行列の行が演算ｇ1とｇ0の数列に対応したら次の規則：
Figure 0003913173
 に従い、もし追加の行列の行が演算ｇ1とｇ2の数列に対応したら次の規則：
Figure 0003913173
 に従う。ここで、
ｙj：符号化されたメッセージに対するベクトル行のｊ番目の要素、
Figure 0003913173
Figure 0003913173
 ：アーベル群で元を加算するための演算、
ｇv ij（ｘi）：ｉｊ番目の行列要素に対する規則に従う、要素ｘIに対する演算ｇv 、
ｖ＝［０，２］，ｉ＝［１，ｋ］，ｊ＝［１，ｎ］、
Figure 0003913173
 ｅ：アーベル群の単位元であって、
ベクトル行Ｙ’n要素から除外し、それらの番号によって１つの演算ｇ0を有する演算Ｈのチェック行列の列へ対応させることによりメッセージＹ’nを復号化する演算を生成し、１つより多い要素は存在せず、ｅにも等しくなければ、ベクトル列ＳT mでは、次の規則：
Figure 0003913173
 に従って整理される。ここで、
Ｙ’n T：転置ベクトル行Ｙ’n、
Ｈ：ｍ×ｎチェック行列であって、もし追加の行列の行が演算ｇ1とｇ0の数列に対応したら、または（同様に演算ｇ2を演算ｇ0に変更して）もし追加の行列の行が演算ｇ1とｇ2の数列に対応したら、追加の行列を転置し、（対角線に演算ｇ0を有し、他の位置に演算ｇ1を有する）ｍ×ｍ行列をこの行列の右から付加し、列を再配列すること（生成行列の列を再配列することと同じ）により生成される。
また、ベクトル列ＳT mが（ｅと等しくない）同一要素を含む場合、および（演算ｇ0に対する上記の要素と演算ｇ1に対する他の要素を交換することにより逆にされる）ベクトル列ＳT mが行列Ｈのｊ番目の列に対応する場合、ベクトル行Ｙ’n要素から除外し、（それらの番号によって）演算Ｈのチェック行列の列へ対応させる前に、ベクトル列ＳT mで（ｅと等しくない）要素の１つと逆の要素に付加することによってベクトル行Ｙ’nのｊ番目の記号に対する値を交換することにより、上記の技術的成果は達成できる。
また、メッセージ元が単位元を有する環に属する場合、単位元への演算ｇ0の対応、ゼロへの演算ｇ1の対応、および負の単位元への演算ｇ2の対応を提供することにより、上記の技術的成果は達成される。
また、メッセージ元がｑを法とする剰余類環に属する場合（ここで、ｑは自然数）、ｑを法とする加算への演算
Figure 0003913173
 の対応を提供することにより、上記の技術的成果は達成される。
また、上記の技術的成果は、送信側で直列接続された（システム入力に対応する入力を有する）符号化器、変調器、および送信器、ならびに受信側で直列接続された受信器、復調器、および（訂正不能メッセージのためのシステム出力に対応する出力を有する）復号化器から成る（加法アーベル群の元から成る）ディジタルメッセージを伝送するためのシステムで使用することにより達成され、１形態の符号化器は、次のアルゴリズム
Figure 0003913173
 を実現することを可能にする。ここで、
Ｘk：（ｋ個の情報元から成る）初期メッセージのベクトル行、
Ｙn：（ｋ個の情報元とｍ個のチェック元とから成る）符号化されたメッセージのベクトル行、
ｍ：ｌｏｇ2ｎ，ｎ＝ｋ＋ｍより小さくない最小の整数、
Ｇ：ｋ行ｎ列から成る生成行列であって、（対角線に演算ｇ0を有し、他の位置に演算ｇ1を有する）ｋ×ｋ行列、および追加のｋ×ｍ行列を用いて生成され、追加のｋ×ｍ行列はｋ×ｋ行列に右から付加され、追加のｋ×ｍ行列の非累次行は（（ｍ−２）を越えない演算ｇ1、または行および／または列を再配列することにより上記の生成行列を用いて決定された行列を含む）実現可能な数列から選択された演算ｇ1とｇ0（または演算ｇ1とｇ2）の数列である。
Figure 0003913173
 ：一般化行列の積であって、もし追加の行列の行が演算ｇ1とｇ0の数列に対応したら次の規則：
Figure 0003913173
 に従い、もし追加の行列の行が演算ｇ1とｇ2の数列に対応したら次の規則：
Figure 0003913173
 に従う。ここで、
ｙj：符号化されたメッセージに対するベクトル行のｊ番目の要素、
Figure 0003913173
Figure 0003913173
 ：アーベル群で元を加算するための演算、
ｇv ij（ｘi）：ｉｊ番目の行列要素に対する規則に従う、要素ｘiに対する演算ｇv、
ｖ＝［０，２］，ｉ＝［１，ｋ］，ｊ＝［１，ｎ］、
Figure 0003913173
 ｅ：アーベル群の単位元であって、
１形態の復号化器を使用することにより、ベクトル行Ｙ’n要素から除外することを可能にし、それらの番号によって１つの演算ｇ0を有する演算Ｈのチェック行列の列へ対応させ、１つより多い要素は存在せず、ｅにも等しくなければ、ベクトル列ＳT mでは、次の規則：
Figure 0003913173
 に従って整理される。ここで、
Ｙ’n T：転置ベクトル行Ｙ’n、
Ｈ：ｍ×ｎチェック行列であって、もし追加の行列の行が演算ｇ1とｇ0の数列に対応したら、または（同様に演算ｇ2を演算ｇ0に変更して）もし追加の行列の行が演算ｇ1とｇ2の数列に対応したら、追加の行列を転置し、（対角線に演算ｇ0を有し、他の位置に演算ｇ1を有する）ｍ×ｍ行列をこの行列の右から付加し、列を再配列すること（生成行列の列を再配列することと同じ）により生成される。
また、ベクトル列ＳT mが（ｅと等しくない）同一要素を含む場合、および（演算ｇ0に対する前記要素と演算ｇ1に対する他の要素を交換することにより逆にされる）ベクトル列ＳT mが演算Ｈのチェック行列のｊ番目の列に対応する場合、復号化器を提供し、ベクトル行Ｙ’n要素から除外する前に、（それらの番号により演算Ｈのチェック行列の列に対応する）ベクトル列のｊ番目の記号の値をベクトル列ＳT mの（ｅと等しくない）要素の１つと逆の要素に付加することにより交換することを可能にすることにより、上記の技術的成果は達成される。
また、上記の技術的成果は、対応する（出力が符号化器出力を形成する）第２の動作メモリユニットのｋ個の第１の情報入力に接続されるｋ個の出力を有する第１の動作メモリユニットを有する符号化器を提供することにより達成され、メモリユニットは生成行列の演算コードを記憶するために使用され、ｍ個の計算ユニットの第１のグループはチェック元を決定するために使用され、（生成行列の演算コードを記憶するために使用される）メモリユニットの対応するｍ個の出力に接続される計算アルゴリズム制御入力を有し、関数ｇ2を計算するためのｍ個の計算ユニットは、ｍ個の計算ユニットの第１のグループの出力の間に接続され、チェック元を決定するために使用され、第２の動作メモリユニットの（（ｋ＋１）番目からｎ番目の）対応する情報入力は、第１のパルス波形成形ユニットと第１のリングカウンタに直列接続され、ｋまでカウントアップするために使用され、情報入力は生成行列の演算コードを記憶するために使用されるメモリユニットの行列の行アドレス入力に接続され、オーバーフロー出力は第１の動作メモリユニットのリセット入力とｍ個の計算ユニットの第１のグループに接続され、チェック元を決定するために使用され、繰り返し周波数ｆｎ／ｋのパルス発生器が直列接続され、第１のスイッチと第１のリングカウンタはｎまでカウントアップするために使用され、情報出力は第２の動作メモリユニットのアドレス入力に接続され、第１のＡＮＤゲートは出力が第１のスイッチの制御入力に接続され、第１のフリップ・フロップは出力が第１のＡＮＤゲートの直接入力に接続され、第１のＡＮＤゲートの反転入力は第１のリングカウンタのオーバーフロー出力に接続され、ｎまでカウントアップするために使用され、第１のフリップ・フロップの入力をリセットするために、第１のパルス繰り返し周波数倍増ユニットはパルス発生器の出力に接続された入力に直列接続され、繰り返し周波数ｆｎ／ｋを有し、リングカウンタは（２ｋ＋１）までカウントアップするために使用され、オーバーフロー出力は第１のフリップ・フロップのカウント入力に接続され、第１の動作メモリユニットの入力および計算ユニットの入力と組み合わされ、（ｍ個の計算ユニットから成る第１のグループの）チェック元を決定するために使用され、パルス波形成形ユニットの開始入力と繰り返し周波数ｆｎ／ｋのパルス発生器の同期入力は符号化器入力を形成し、ｆはディジタルメッセージ元に対する繰り返し周波数に対応する。
また、上記の技術的成果は、第４の動作メモリユニットの対応するｍ個の情報入力に接続されたｎ個の出力を有する第３の動作メモリユニットを有する復号化器を提供することにより達成され、第４の動作メモリユニットの出力は訂正不能メッセージに対する復号化器出力を形成し、メモリユニットは生成行列の演算コードを記憶するために使用され、ｍ個の計算ユニットの第２のグループはチェック元を決定するために使用され、計算アルゴリズム制御入力はメモリユニットの対応するｍ個の出力に接続され、メモリユニットは生成行列の演算コードを記憶するために使用され、第２のパルス波形成形ユニットは第２のリングカウンタに直列接続され、第２のリングカウンタはｎまでカウントアップするために使用され、情報入力はメモリユニットのアドレス入力に接続され、メモリユニットは生成行列の演算コードを記憶するために使用され、オーバーフロー出力は第３の動作メモリユニットのリセット入力と計算ユニットに接続され、計算ユニットはｍ個の計算ユニットから成る第２のグループのチェック元を決定するために使用され、繰り返し周波数ｆｋ／ｎのパルス発生器、第２のスイッチ、第２のリングカウンタが直列接続され、第２のリングカウンタはｋまでカウントアップするために使用され、第３のスイッチは情報出力を第４の動作メモリユニットのアドレス入力に接続され、対応する計算ユニットの出力に接続されたｍ個の入力を有する復号化について決定するためのユニットはチェック元を決定するために使用され、ｍ個の計算ユニットから成る第２のグループに属し、その出力は第３のスイッチの制御入力に接続され、第２のＡＮＤゲートは出力を第２のスイッチの制御入力に接続され、第２のフリップ・フロップは出力が第２のＡＮＤゲートの直接入力に接続され、第２のＡＮＤゲートの反転入力は第２のリングカウンタのオーバーフロー出力に接続され、第２のリングカウンタはｋまでカウントアップするために使用され、第２のフリップ・フロップのリセット入力に直列接続された第２のパルス繰り返し周波数倍増ユニットは入力を繰り返し周波数ｆｋ／ｎのパルス発生器の出力に接続され、リングカウンタは ［２（ｋ＋１）＋１］までカウントアップするために使用され、オーバーフロー出力を第２のフリップ・フロップのカウント入力に接続され、第３の動作メモリユニットと計算ユニットの入力を組合せ、ｍ個の計算ユニットから成る第２のグループのチェック元を決定するために使用し、第２のパルス波形成形ユニットの開始入力と繰り返し周波数ｆｋ／ｎのパルス発生器の同期入力は復号化器入力を形成する。
また、上記の技術的成果は、復号化について決定するためのユニットの出力を第３のスイッチの制御入力に第１のＯＲゲートを通して接続すること、および出力が第１のＯＲゲートの第２の入力に接続された誤り訂正について決定するためのユニットを提供することにより達成され、直列接続された誤り計算ユニットは開始入力を誤り訂正について決定するためのユニットの出力に接続され、書き込み入力を第２のリングカウンタのオーバーフロー出力に接続され、第２のリングカウンタはｋまでカウントアップするために使用され、計算ユニットは関数ｇ2を計算し、アーベル群の元を総和するための加算器は第２の入力を第４の動作メモリユニットの出力に接続され、出力を訂正可能メッセージのための復号化器出力の出力として使用され、誤り訂正について決定するためのユニットのｍ個の入力と誤りを計算するための計算ユニットのｍ個の入力は対応する計算ユニットの出力に接続され、計算ユニットはｍ個の計算ユニットから成る第２のグループのチェック元を決定するために使用される。
また、上記の技術的成果は、計算ユニットを提供することにより達成され、計算ユニットはチェック元を決定するために使用され、直列接続された第４のスイッチ、関数ｇ1を計算するための計算ユニット、第２のＯＲゲート、累積加算機を有し、累積加算機はアーベル群の元を累積するために使用され、出力が第２の入力に接続され、第５のスイッチはリセット入力の１形態の制御入力と計算ユニットのための出力の１形態の出力を有し、計算ユニットはチェック元を決定するために使用され、第６のスイッチは出力が第１のＯＲゲートの第２の入力に接続され、解読器は計算ユニットのための計算アルゴリズム制御入力の１形態の入力を有し、計算ユニットはチェック元を決定するために使用され、出力が第６および第７のスイッチの制御入力に対応して接続され、計算ユニットの情報入力を形成する第６および第７のスイッチの情報入力が組み合わされ、計算ユニットはチェック元を決定するために使用される。
ディジタルメッセージを伝送するためのシステムは、符号化器１、変調器２、送信器３、受信器４、復調器５、および復号化器６から成る。
符号化器１は第１のパルス波形成形ユニット７、追加の演算行列の演算コードを記憶するために使用されるメモリユニット８、繰り返し周波数ｆｎ／ｋのパルス発生器９、第１のパルス繰り返し周波数倍増ユニット１０、ｋまでカウントアップするために使用される第１のリングカウンタ１１、チェック元を決定するために使用される第１のグループのｍ個の計算ユニット１２、第１のスイッチ１３、（２ｋ＋１）までカウントアップするためのリングカウンタ１４、第１のＡＮＤゲート１５、第１の動作メモリユニット１６、関数ｇ2を計算するために使用されるｍ個の計算ユニット１７、第１のフリップ・フロップ１８、第２の動作メモリユニット１９、およびｎまでカウントアップするために使用される第１のリングカウンタ２０から成る。
復号化器６は第２のパルス波形成形ユニット２１、チェック行列の演算コードを記憶するために使用されるメモリユニット２２、繰り返し周波数ｆｋ／（ｋ＋１）のパルス発生器２３、第２のパルス繰り返し周波数倍増ユニット２４、ｎまでカウントアップするために使用される第２のリングカウンタ２５、チェック元を決定するために使用される第２のグループのｍ個の計算ユニット２６、第２のスイッチ２７、［２（ｋ＋１）＋１］までカウントアップするために使用されるリングカウンタ２８、第３の動作メモリユニット２９、復号化について決定するためのユニット３０、誤り訂正について決定するためのユニット３１、誤り計算ユニット３２、第２のＡＮＤゲート３３、第１のＯＲゲート、関数ｇ2を計算するために使用される（ｍ＋１）番目の計算ユニット３５、第２のフリップ・フロップ３６、第４の動作メモリユニット３７、第３のスイッチ３８、ｋまでカウントアップするために使用される第２のリングカウンタ３９、およびアーベル群の元を決定するために使用される加算器４０から成る。
計算ユニット１２（２６）は第４のスイッチ４１、解読器４２、第６のスイッチ４３、関数ｇ2を計算するために使用される計算ユニット４４、第２のＯＲゲート４５、アーベル群の元を累積するために使用される累積加算機４６、および第５のスイッチ４７から成る
ディジタルメッセージを伝送するための方法は以下のように実現される。
ｋ行ｎ列の生成行列が形成され、前記行列は対角線に演算ｇ0を有し他の位置に演算ｇ1を有するｋ×ｋ行列、および追加のｋ×ｍ行列を使用して生成され、追加のｋ×ｍ行列は右からｋ×ｋ行列に付加され、追加のｋ×ｍ行列の非累次行は（ｍ−２）を超えない演算ｇ1を含む実現可能な数列から選択された演算ｇ1とｇ0（または、演算ｇ1とｇ2）の数列として形成される。また、行および／または列を再配列することにより前記生成行列を用いて生成される生成行列を使用することも可能である。結果として生じた生成行列は数字で形成される行列ではなく、通常通りレコードの行列であり、生成行列の対応する要素が開始される場合に、対応する演算を生成することを推奨する。
追加の演算行列を付加する演算は、もしエラーが通信チャネルを通したメッセージ伝送の間に出現し、エラー訂正を行う機会があるなら、受信したメッセージのエラーを発見するために使用されるチェック元を伝送されるメッセージに差し込む目的で生成される。
ディジタルメッセージＸkは、ベクトル行Ｘkと上記の生成行列Ｇの行列の積を生成することにより符号化される。
一般化行列の積の手順は、通常の行列の積の手順と全く同じである。何故ならば、それは以下と同様に生成されるからである。即ち、対命令演算はベクトル行Ｘkのｉ番目の要素、および演算行列Ｇの（ｉ番目の行とｊ番目の列の交点に位置する）全てのｉｊ番目の要素に対して生成され、ｉ番目の演算の結果は形成ベクトル行Ｙnのｊ番目の要素と総和される。その結果、（一般化行列の積を生成するために必要な）上記の演算全ては（アーベル群［２，ｐ.１４０］の元に対して定式化される）規則に従う加算として解釈でき、アーベル群［２，ｐ.１４０］は（ｋ個の情報元を有する）ディジタルメッセージＸkの要素を含み、ディジタルメッセージＸkは対応するソースで形成される。演算ｇv（ｇ0，ｇ1およびｇ2）は群［２，ｐ.１３９］の単位元を有する加算、群［２，ｐ.１４０］の逆元を有する加算、および群の逆元を有する２重加算に対して同様に対応する。
符号化されたメッセージは変調され、通信チャネルへ伝送される。
受信したメッセージは復調され、チェック行列Ｈの一般化行列の積を生成することにより転置ベクトル行Ｙ’n Tに復号化される。
もし追加の行列の行が演算ｇ1とｇ0の数列に対応していたら、同様に演算ｇ2とｇ0を交換して、もし追加の行列の行が演算ｇ1とｇ2の数列に対応していたら、（もし生成行列形成が、列を再配列することにより行われたら）列を再配列することにより同様に列を生成行列に対して再配列して、ｍ×ｎチェック行列Ｈは、追加の行列を転置し、（それに右から）対角線に演算ｇ0を有し他の位置に演算ｇ1を有するｍ×ｍ行列を付加することにより形成される。
（復号化の演算を生成した結果として形成された）ベクトル列ＳT mを解析した後、もしベクトル列ＳT mに（群の単位元に等しくない）１つ以上の要素が存在しなければ、エラーが無いことが決定され、それらの番号によってチェック行列の列に対応する（１つの演算ｇ0を含む）要素はベクトル行Ｙ’nから除外されるので、（符号化手順の間にメッセージに挿入された）チェック元を廃棄することが出来る。
もしベクトル列ＳT mが（どれ１つ群の単位元と等しくない）異なる要素の存在を明示したら、受信したメッセージにエラーが存在することを意味し、このエラーを訂正する必要がある。この目的のために、ベクトル列ＳT mの単位元は演算ｇ1と交換され、他の要素は演算ｇ0と交換される。次に、変更されたベクトル列ＳT mは行列Ｈの列と比較され、（ベクトル列ＳT mに対応する）列の番号が決定され、（ベクトル列ＳT mに対応する行列Ｈの列の番号と一致する）番号を有するベクトル行Ｙ’nの記号に存在するエラーについての決定が行われる。エラー訂正は、ベクトル行Ｙ’nのエラー記号をベクトル列ＳT mの（群の単位元ではなく、他の要素の逆である）要素に付加することにより行われる。何故ならば、この場合には（群の単位元と等しくない）ベクトル行ＳT mの全要素が同一だからである。
もしメッセージ元が単位元を有する（加法アーベル群に対する変形の１つに対応する）環に属するなら、演算ｇ0は乗算を単位元にする演算に縮退し、演算ｇ1は乗算をゼロにする演算に縮退し、演算ｇ2は乗算を負の単位元にする演算に縮退する。
もしメッセージ元がモジュロｑに基づく（単位元を有する環に対する変形の１つに対応する）剰余類環に属したら、演算
Figure 0003913173
 はモジュロｑに基づく加算に変換される。
図１は、４つの数字から成るメッセージＸkを伝送する実施例を図示する。生成行列Ｇは、上記の規則に従って形成される。この場合には、チェック列が第１、第２、および第４の位置にある。ベクトル行Ｘkを行列Ｇにする一般化行列の積を生成した後、第１、第２、および第４の位置にあるチェック記号から成る符号化されたメッセージベクトル行Ｙnが形成される。
復調されたメッセージＹ’nは、第４の位置にエラーを有下状態で受信される。従って、チェック行列Ｈを転置ベクトル行Ｙ’nにする一般化行列の積を生成することは、（チェック行列Ｈの第５の列に対応する）ベクトル列ＳT mを得ることになる。次に、チェック元を廃棄することにより（特に、初期メッセージの要素を抽出すること、および（ベクトル列ＳT mの非単位元の１つと逆の）要素に加えた結果として第５の要素を変化させることにより）復号化が行われる。
ディジタルメッセージを伝送するためのシステムは、次のように動作する。
（対応するソースを用いて形成され、各々がｋ個の要素のサイズの伝送される符号語から成る）ディジタルメッセージＸkの全ての要素は、符号化器１の入力、ならびに第１の動作メモリユニット１６、および計算ユニット１２の第１のグループの情報入力に到着する。この要素は第１のパルス波形成形ユニット７を始動し、パルス発生器９を同期させる。第１のパルス波形成形ユニット７の出力からのパルスは、第１のリングカウンタ１１を始動する。第１のリングカウンタ１１は（入力に到達する）パルスをカウントし、符号語の要素は第１の動作メモリユニット１６の対応するセルに記憶される。（第１のリングカウンタ１１でカウントされる）全てのパルスは、（追加の行列の行に対応する）演算コードセットを、メモリユニット８の出力から計算ユニット１２の第１のグループの計算アルゴリズム制御入力へ転送する。全ての計算ユニット１２に対して。これらのコードは解読器４２の入力に到着する。（解読器４２で受信された）演算コードのタイプにより、このコードは第４のスイッチを開き、符号語の要素を累積加算機４６の出力へ転送することを補助する。ここで、この要素は規則ｇ2に従って変換され、第２のＯＲゲートの第１の入力へ転送されるか、または第６のスイッチを開いて符号語要素を第２のＯＲゲートの第２の入力へ転送し、さらに累積加算機４６の入力へ転送する。累積加算機４６では、アーベル群の元の加算に対する規則に従って全ての次の要素が前の要素の総和に足し合わされ、チェック元を形成する。符号語のｋ番目の要素を第１のリングカウンタ１１の入力へ転送した後、パルスがオーバーフロー出力に形成され、このパルスが第１の動作メモリユニット１６をリセットし、情報を第１の動作メモリユニット１６の出力から第２の動作メモリユニット１９の最初のｋ個のメモリセルへ転送する。同時に、ｍ個の計算ユニット１２から成る第１のグループのリセット入力へ到着した後、これらユニットの各々に対してこのパルスは第５のスイッチ４７を開き、前に形成された総和を計算ユニット１７へ転送することを補助する。ここで、チェック元のこれらの値は規則ｇ2に従って変換され、第２の動作メモリユニット１９の（（ｋ＋１）番目からｎ番目までの）メモリセルに書き込まれる。（符号語の要素に対する繰り返し周波数値の（ｋ＋１）／ｋ倍を超える）繰り返し周波数値を有する発生器９の出力からのパルスは第２のスイッチ１３の情報入力に到着し、（最初は閉じた状態に保持される）第２のスイッチ１３はパルスを第１のリングカウンタ２０の入力へ転送しない。同じパルスは、入力パルスに対する繰り返し周波数を倍にする第１の周波数倍増ユニット１０の入力へ転送される。次に、パルスは、ユニット１０の出力からリングカウンタ１４の入力へ転送される。（２ｋ＋１）番目のパルスが（現在の符号語の最後の要素が符号化器１の入力に達するときと、次の符号語の最初の要素がこの入力に達するときの間の時間間隔のほぼ中間に）リングカウンタ１４の入力へ転送されるとき、パルスがリングカウンタ１４のオーバーフロー出力で形成され、第１のフリップ・フロップ１８のカウント入力へ転送され、このフリップ・フロップの状態を変化させる。第１のフリップ・フロップ１８の出力で形成された「論理１」の電圧信号は、第１のＡＮＤゲート１５の直接入力へ転送される。第１のリングカウンタ２０はまだカウントを開始しておらず、「論理０」の電圧信号はオーバーフロー出力で保持されているので、「論理１」の電圧信号が第１のＡＮＤゲート１５の出力に現れ、この信号は第２のスイッチ１３を開くことを補助する。発生器９の出力からのパルスが第１のリングカウンタ２０の入力に到達し始める。その結果、コードがリングカウンタ２０の情報出力に現れ、このコードは次にカウントされるパルス毎に変化する。第２の動作メモリユニット１９のアドレス入力に着いた後、このコードは情報リセットを対応するメモリセルで（第１のリングカウンタ２０でカウントされたパルスと同じ連番を使用して）初期化し、符号語のｋ個の情報とｍ個のチェック元は順次に変調器２の入力へ転送される。ｎ番目のパルスを第１のリングカウンタ２０の入力へ転送した後、「論理１」の電圧信号がオーバーフロー出力に形成され、この電圧信号がフリップ・フロップ１８の状態を変化させるので、「論理０」の電圧信号が第１のＡＮＤゲート１５の出力に現れ、この電圧信号が第１のスイッチ１３を閉じて、発生器９の出力から第２のリングカウンタ２０の入力へパルスが到達することを停止させ、リングカウンタ２０は次の演算サイクルに備える。
変調されたメッセージが変調器２の出力から送信器３の入力へ転送され、さらに通信チャネルへ転送される。
受信器４を通して転送された後、受信したメッセージは復調器５で復調され、復号化器６の入力へ転送される。
復号化器６の入力へ転送された後、受信された符号語の全要素は第３の動作メモリユニット２９の情報入力と計算ユニット２６の第２のグループの情報入力に到達し、第２のパルス波形成形ユニット２１を始動させ、発生器２３を同期させる。第２のパルス波形成形ユニット２１の出力からのパルスが、第２のリングカウンタ２５を始動させる。第２のリングカウンタ２５が入力に到達するパルスをカウントするとき、符号語の要素は第３の動作メモリユニット２９の対応するセルに記憶される。（リングカウンタ２５でカウントされる）全てのパルスは、チェック演算行列の対応する列に対する演算コードセットを、メモリユニット２２から計算ユニット２６の第２のグループの計算アルゴリズム制御入力へ転送する。これらのコードは、各計算ユニット２６で計算ユニット１２を使用する場合と同じ方法で変換される。符号語のｎ番目の要素を第２のリングカウンタ２５の入力へ転送した後、パルスがオーバーフロー出力に形成され、このパルスが第３の動作メモリユニット２９をリセットし、情報を出力から第４の動作メモリユニット３７メモリセルへ、および計算ユニット２６の第２のグループの出力から（決定を下すための）ユニット３１と計算ユニット３２の（決定を下すための）ユニット３０の入力へ転送する。もしエラーが受信したメッセージに存在すれば、命令が（決定を下すための）ユニット３０の出力から第３のスイッチ３８の制御入力へ転送され、このスイッチは開く。（符号語の要素に対する繰り返し周波数の値のｋ／ｎ倍を超える値の）繰り返し周波数を有する発生器２３の出力からのパルスは、第２のスイッチ２７の情報入力に到達し、最初に第２のスイッチ２７は閉じた状態に保持されており、これらのパルスを第２のリングカウンタ３９の入力へ転送しない。同じパルスが第２の周波数倍増ユニット２４の入力へ転送され、周波数倍増ユニット２４は入力パルスに対する繰り返し周波数を２倍にし、ユニット２４の出力からのパルスは第２のリングカウンタ２８の入力へ転送される。［２（ｋ＋１）＋１］番目のパルスが（現在の符号語の最後の要素が復号化器６の入力に達するときと、次の符号語の最初の要素がこの入力に達するときの間の時間間隔のほぼ中間に）リングカウンタ２８の入力に到達するとき、カウンタ２８のオーバーフロー出力からのパルスが第２のフリップ・フロップ３６のカウント入力へ転送され、このフリップ・フロップの状態を変化させる。「論理１」の電圧信号が第２のフリップ・フロップ３６の出力に現れ、この電圧信号は第２のＡＮＤゲート３３の直接入力へ転送される。第２のリングカウンタ３９はまだカウントを開始しておらず、「論理０」の電圧信号はオーバーフロー出力で保持されるので、「論理１」の電圧信号が第２のＡＮＤゲート３３の出力に現れて、第２のスイッチ２７を開く。発生器２３の出力からのパルスが第２のリングカウンタ３９の入力に到達し始め、その結果、コードがこのカウンタの情報入力に現れ、このコードは次にカウントされるパルス毎に変化する。このコードはちょうど開いている第３のスイッチを通して転送され、第４の動作メモリユニット３７のアドレス入力に到達した後、情報リセットをセル中で（第２のリングカウンタ３９でカウントされたパルスの番号に対応する連番を用いて）初期化し、符号語のｋ個の情報元が順次に訂正不能エラーのための復号化器出力へ転送される。チェック元は（廃棄されるように）第４の動作メモリユニット３７のメモリセルで保持され、次の符号語のチェック元に対するこれらのセルで変化する。ｋ番目のパルスを第２のリングカウンタ３９の入力へ転送した後、「論理１」の電圧信号がオーバーフロー出力に現れ、この電圧信号が第１のフリップ・フロップ３６の状態を変化させる。次に「論理０」の電圧信号が第２のＡＮＤゲート３３の出力に形成され、この電圧信号が第２のスイッチ２７を閉じて、パルスが発生器２３の出力から第２のリングカウンタ３９の入力へ到達することを停止させ、リングカウンタ３９は次の演算サイクルに備える。
もしエラーが受信したメッセージに存在すれば、命令が（決定を下すための）ユニット３２の出力から第３のスイッチ３８の制御入力へ転送され、この命令がスイッチ３８を開くこと、および計算ユニット３２を始動することを補助する。計算ユニット３２はエラー値、および受信したメッセージの中での連番を決定し、パルスをリングカウンタ３９の情報出力から同期入力へ転送した後、エラー信号を計算ユニット３５の入力へ転送する。計算ユニット３５では、エラー信号が規則ｇ2に従って変換され、加算器４０では、アーベル群の元を総和する規則に従って、（第４のメモリユニット３７の出力から転送される）受信したメッセージの対応する要素と総和される。この演算はエラーを訂正すること、および訂正されたメッセージを訂正可能メッセージに対する復号化器出力へ転送することを可能にする。
（決定を下すための）ユニット３０、（決定を下すための）ユニット３１、および計算ユニット３２は、算法言語（例えば、ＱＢＡＳＩＣ）で書かれ、一般的なマイクロプロセッサを用いて走る対応プログラムの１形態で実現できる。
（決定を下すための）ユニット３０を実現するためのプログラム。
ｍ個の計算ユニット２６から成る第２のグループの出力におけるシンドロームｓのｍ個の要素に対する値が、名前ＤＡＴＡを有するメモリ領域に転送される。
DATA s1, s2 ... sm.
Initial states for memory cells:
erdecod$ = “decoding”
msg$ = “”
e = 0 “a value code for a unity element”
none = e “an initial value for a non-unity element”
countnone = 0 “a counter for counting non-unity elements”
m = 3; k = 4; n = k + m “parameters for a check matrix”
pozer = n + 1 “an initial value for an error position pointer”.
Organizing area in an operative memory for a data set s:
DIM s(m).
Organizing area in an operative memory for a data set of a check matrix h$:
DIM h$(m,n).
Values for elements of a check matrix are stored in a memory area DATA:
DATA +e,+e,+e,-x+e,+e,+e,-x+e,+e,+e,-x
DATA +e,-x,-x,-x,+e,-x,-x,-x,+e.
Loading m values for syndrome elements into an operative memory:
FOR I = 1 TO m: READ s(i): NEXT i.
Loading check matrix into an operative memory:
FOR j = 1 TO n: FOR i = 1 TO m: READ h$(i,j): NEXT i: NEXT j.
Counting quantity of non-unity elements in a syndrome and, if their quantity equals a zero, making decision on decoding received message:
c = 0: FOR i = TO m: IF s(i) <> e THEN c = c + 1 NEXT i: countnone = c
IF countnone = 0 THEN msg$ = erdecod$
END.
A program for a realization of the unit 31 for making decisions.
Values for m elements of a syndrome s at outputs of the second group, consisting of m calculation units, 26, are transferred to a memory area DATA, which contains a value for a number m:
DATA s1, s2 ... sm.
Initial states for memory cells:
erdecod$ = “decoding”
msg$ = “”
e = 0 “a value code for a unity element”
none = e “an initial value for a non-unity element”
countnone = 0 “a counter for counting non-unity elements”
m = 3; k = 4; n = k + m “parameters of a check matrix”
pozer = n + 1 “an initial value for an error position pointer”.
Organizing area in an operative memory for a data set s:
DIM s(m).
Organizing area in an operative memory for a data set of a check matrix h$:
DIM h$(m,n).
Values for elements of a check matrix are stored in a memory area DATA:
DATA +e,+e,+e,-x,+e,+e,+e,-x,+e,+e,+e,-x
DATA +e,-x,-x,-x,+e,-x,-x,-x,+e,-x,-x,-x,+e.
Loading m values of syndrome elements into an operative memory:
FOR i = 1 TO m: READ s(i): NEXT i.
Loading check matrix into an operative memory:
FOR j = 1 TO n: FOR i = 1 TO m: READ h$(i,j): NEXT i: NEXT j.
Counting quantity of non-unity elements in a syndrome and, if their quantity equals a zero, making decision on decoding a received message:
c = 0: FOR i = 1 TO m: IF s(i) <> e THEN c = c + 1 NEXT i: countnone = c
IF countnone = 1 THEN msg$ = erdecod$
END.
A program for a realization of the calculation unit 32.
Values of m elements in a syndrome at outputs of the second group, consisting of m calculation units, 26, are transferred into a memory area with a name DATA:
DATA s1, s2 ... sm.
Initial states for memory cells:
erdecod$ = “decoding”
mgs$ = “”
c = 0 “a value code for a unity element”
none = e “an initial value for a non-unity element”
countnone = 0 “a counter for counting non-unity elements”
m = 3; k = 4; n = k + m “parameters of a check matrix”
pozer = n + 1 “an initial value for an error position pointer”.
Organizing area in an operative memory for a data set s:
DIM s(m).
Organizing area in an operative memory for a data set of a check matrix h$:
DIM h$(m,n).
Values for elements of a check matrix are stored in a memory area DATA:
DATA +e,+e,+e,-x,+e,+e,+e,-x,+e,+e,+e,-x
DATA +e,-x,-x,-x,+e,-x,-x,-x,+e.
Loading m values of a syndrome elements into an operative memory:
FOR i = 1 TO m: READ s(i): NEXT i.
Loading check matrix into an operative memory:
FOR j = 1 TO n: FOR i = 1 TO m: READ h$(I,j): NEXT i: NEXT j.
Calculating first non-unity element in a syndrome:
FOR i = 1 TO m
IF s(i) = e THEN GOTO nxi:
none = s(i).
A check of other non-unity elements for their correspondence to the first element and, in a case of their correspondence, a calculation of an error and a number for its position in a received message:
FOR j = i + 1 TO m
IF s(j) = e THEN GOTO nxj
IF s(j) = none THEN GOTO nxj
GOTO mout1
nxj: NEXT j
nxi: NEXT i.
A calculation of a parameter pozer - a number for an error position in a received message:
FOR j = 1 TO k
pozer = j
FOR i = 1 TO m
IF s(i) = none AND h$(i,j) = “+e” OR s(i) = e AND h$(i,j) = “-x” THEN p = 1
ELSE p = 0
ENF IF
IF p = 0 THEN GOTO nj
NEXT i
IF p = 1 THEN GOTO mout1
nj: NEXT j.
Storing error value into a memory cell with a name none and its number in a received message into a memory cell with a name pozer:
mout1:
END.
個々のメッセージの符号化および復号化の実施例である。 ディジタルメッセージを伝送するためのシステムの電気ブロック図である。 符号化器の電気ブロック図である。 復号化器の電気ブロック図である。 チェック元を決定するために使用される計算ユニットの電気ブロック図である。
符号の説明
１ 符号化器
２ 変調器
３ 送信器
４ 受信器
５ 復調器
６ 復号化器
７ パルス波形成形ユニット
８ メモリユニット
９ パルス発生器
１０ 周波数倍増ユニット
１１ リングカウンタ
１２ 計算ユニット
１３ スイッチ
１４ リングカウンタ
１５ ANDゲート
１６ 動作メモリユニット
１７ 計算ユニット
１８ フリップ・フロップ
１９ 動作メモリユニット
２０ リングカウンタ
２１ パルス波形成形ユニット
２２ メモリユニット
２３ パルス発生器
２４ 周波数倍増ユニット
２５ リングカウンタ
２６ 計算ユニット
２７ スイッチ
２８ リングカウンタ
２９ 動作メモリユニット
３０ ユニット
３１ ユニット
３２ 計算ユニット
３３ ANDゲート
３５ 計算ユニット
３６ フリップ・フロップ
３７ 動作メモリユニット
３８ スイッチ
３９ リングカウンタ
４０ 加算器
４１ スイッチ
４２ 解読器
４３ スイッチ
４４ 計算ユニット
４５ ORゲート
４６ 累積加算機
４７ スイッチ

Claims (10)

  1. 加法アーベル群の元から成るディジタルメッセージを伝送するための方法であって、ディジタルメッセージを符号化すること、それを変調すること、それを通信チャネルで伝送すること、受信した信号を復調すること、およびそれを復号化することの諸ステップから成る符号化が規則
    Figure 0003913173
     に従って実行され、
    Ｘk：（ｋ個の情報元から成る）初期メッセージのベクトル行、
    Ｙn：（ｋ個の情報元とｍ個のチェック元とから成る）符号化されたメッセージのベクトル行、
    ｍ：ｌｏｇ2ｎ，ｎ＝ｋ＋ｍより小さくない最小の整数、
    Ｇ：ｋ行ｎ列から成る生成行列であって、（対角線に演算ｇ0を有し、他の位置に演算ｇ1を有する）ｋ×ｋ行列、および追加のｋ×ｍ行列を用いて生成され、追加のｋ×ｍ行列はｋ×ｋ行列に右から付加され、追加のｋ×ｍ行列の非累次行は（（ｍ−２）を越えない演算ｇ1、または行および／または列を再配列することにより上記の生成行列を用いて決定された行列を含む）実現可能な数列から選択された演算ｇ1とｇ0（または演算ｇ1とｇ2）の数列であり、
    Figure 0003913173
     ：一般化行列の積であって、もし追加の行列の行が演算ｇ1とｇ0の数列に対応したら次の規則：
    Figure 0003913173
     に従い、もし追加の行列の行が演算ｇ1とｇ2の数列に対応したら次の規則：
    Figure 0003913173
     に従い、ここで、
    ｙj：符号化されたメッセージに対するベクトル行のｊ番目の要素、
    Figure 0003913173
    Figure 0003913173
     ：アーベル群で元を加算するための演算、
    ｇv ij（ｘi）：ｉｊ番目の行列要素に対する規則に従う、要素ｘIに対する演算ｇv、
    ｖ＝［０，２］，ｉ＝［１，ｋ］，ｊ＝［１，ｎ］、
    Figure 0003913173
     ｅ：アーベル群の単位元であって、
    ベクトル行Ｙ' n要素から除外し、それらの番号によって１つの演算ｇ0を有する演算Ｈのチェック行列の列へ対応させることによりメッセージＹ' nを復号化する演算を生成し、１つより多い要素は存在せず、ｅにも等しくなければ、ベクトル列ＳT mでは、次の規則：
    Figure 0003913173
     に従って整理され、ここで、
    Ｙ' n T：転置ベクトル行Ｙ' n、
    Ｈ：ｍ×ｎチェック行列であって、もし追加の行列の行が演算ｇ1とｇ0の数列に対応したら、または（同様に演算ｇ2を演算ｇ0に変更して）もし追加の行列の行が演算ｇ1とｇ2の数列に対応したら、追加の行列を転置し、（対角線に演算ｇ0を有し、他の位置に演算ｇ1を有する）ｍ×ｍ行列をこの行列の右から付加し、列を再配列すること（生成行列の列を再配列することと同じ）により生成されることを特徴とする方法。
  2. 請求項１に記載の方法であって、ベクトル列ＳT mが（ｅと等しくない）同一要素を含む場合、および（演算ｇ0に対する上記の要素と演算ｇ1に対する他の要素を交換することにより逆にされる）ベクトル列ＳT mが行列Ｈのｊ番目の列に対応する場合、ベクトル列ＳT mで（ｅと等しくない）要素の１つと逆の要素に付加することによってベクトル行Ｙ' nのｊ番目の記号に対する値を交換することを特徴とする方法。
  3. 請求項１または２に記載の方法であって、ベクトル列ＳT mが（ｅと等しくない）同一要素を含む場合、および（演算ｇ0に対する上記の要素と演算ｇ1に対する他の要素を交換することにより逆にされる）ベクトル列ＳT mが行列Ｈのｊ番目の列に対応する場合、ベクトル行Ｙ' n要素から除外し、（それらの番号によって）演算Ｈのチェック行列の列へ対応させる前に、ベクトル列ＳT mで（ｅと等しくない）要素の１つと逆の要素に付加することによってベクトル行Ｙ' nのｊ番目の記号に対する値を交換することを特徴とする方法。
  4. 請求項１−３の何れか１つに記載の方法であって、メッセージ元がｑを法とする剰余類環に属する場合（ここで、ｑは自然数）、演算
    Figure 0003913173
     がｑを法とする加算へ対応することを特徴とする方法。
  5. 加法アーベル群の元から成るディジタルメッセージを伝送するためのシステムであって、送信側で直列接続された（システム入力に対応する入力を有する）符号化器、変調器、および送信器、ならびに受信側で直列接続された受信器、復調器、および（訂正不能メッセージのためのシステム出力に対応する出力を有する）復号化器から成り、前記符号化器は、次のアルゴリズム
    Figure 0003913173
     を実現することを可能にし、
    Ｘk：（ｋ個の情報元から成る）初期メッセージのベクトル行、
    Ｙn：（ｋ個の情報元とｍ個のチェック元とから成る）符号化されたメッセージのベクトル行、
    ｍ：ｌｏｇ2ｎ，ｎ＝ｋ＋ｍより小さくない最小の整数、
    Ｇ：ｋ行ｎ列から成る生成行列であって、（対角線に演算ｇ0を有し、他の位置に演算ｇ1を有する）ｋ×ｋ行列、および追加のｋ×ｍ行列を用いて生成され、追加のｋ×ｍ行列はｋ×ｋ行列に右から付加され、追加のｋ×ｍ行列の非累次行は（（ｍ−２）を越えない演算ｇ1、または行および／または列を再配列することにより上記の生成行列を用いて決定された行列を含む）実現可能な数列から選択された演算ｇ1とｇ0（または演算ｇ1とｇ2）の数列であり、
    Figure 0003913173
     ：一般化行列の積であって、もし追加の行列の行が演算ｇ1とｇ0の数列に対応したら次の規則：
    Figure 0003913173
     に従い、もし追加の行列の行が演算ｇ1とｇ2の数列に対応したら次の規則：
    Figure 0003913173
     に従い、ここで、
    ｙj：符号化されたメッセージに対するベクトル行のｊ番目の要素、
    Figure 0003913173
    Figure 0003913173
     ：アーベル群で元を加算するための演算、
    ｇv ij（ｘi）：ｉｊ番目の行列要素に対する規則に従う、要素ｘIに対する演算ｇv、
    ｖ＝［０，２］，ｉ＝［１，ｋ］，ｊ＝［１，ｎ］、
    Figure 0003913173
     ｅ：アーベル群の単位元であって、
    １形態の復号化器を使用することにより、ベクトル行Ｙ' n要素から除外することを可能にし、それらの番号によって１つの演算ｇ0を有する演算Ｈのチェック行列の列へ対応させ、１つより多い要素は存在せず、ｅにも等しくなければ、ベクトル列ＳT mでは、次の規則：
    Figure 0003913173
     に従って整理され、ここで、
    Ｙ' n T：転置ベクトル行Ｙ' n、
    Ｈ：ｍ×ｎチェック行列であって、もし追加の行列の行が演算ｇ1とｇ0の数列に対応したら、または（同様に演算ｇ2を演算ｇ0に変更して）もし追加の行列の行が演算ｇ1とｇ2の数列に対応したら、追加の行列を転置し、（対角線に演算ｇ0を有し、他の位置に演算ｇ1を有する）ｍ×ｍ行列をこの行列の右から付加し、列を再配列すること（生成行列の列を再配列することと同じ）により生成されることを特徴とするシステム。
  6. 請求項５に記載のシステムであって、ベクトル列ＳT mが（ｅと等しくない）同一要素を含む場合、および（演算ｇ0に対する前記要素と演算ｇ1に対する他の要素を交換することにより逆にされる）ベクトル列ＳT mが演算Ｈのチェック行列のｊ番目の列に対応する場合、ベクトル行Ｙ' n要素から除外する前に、（それらの番号により演算Ｈのチェック行列の列に対応する）ベクトル列のｊ番目の記号の値をベクトル列ＳT mの（ｅと等しくない）要素の１つと逆の要素に付加することにより交換することを可能にする復号化器を提供することを特徴とするシステム。
  7. 請求項５または６に記載のシステムであって、対応する（出力が符号化器出力を形成する）第２の動作メモリユニットのｋ個の第１の情報入力に接続されるｋ個の出力を有する第１の動作メモリユニットを有する符号化器を提供し、メモリユニットは生成行列の演算コードを記憶するために使用され、ｍ個の計算ユニットの第１のグループはチェック元を決定するために使用され、（生成行列の演算コードを記憶するために使用される）メモリユニットの対応するｍ個の出力に接続される計算アルゴリズム制御入力を有し、関数ｇ2を計算するためのｍ個の計算ユニットは、ｍ個の計算ユニットの第１のグループの出力の間に接続され、チェック元を決定するために使用され、第２の動作メモリユニットの（（ｋ＋１）番目からｎ番目の）対応する情報入力は、第１のパルス波形成形ユニットと第１のリングカウンタに直列接続され、ｋまでカウントアップするために使用され、情報入力は生成行列の演算コードを記憶するために使用されるメモリユニットの行列の行アドレス入力に接続され、オーバーフロー出力は第１の動作メモリユニットのリセット入力とｍ個の計算ユニットの第１のグループに接続され、チェック元を決定するために使用され、繰り返し周波数ｆｎ／ｋのパルス発生器が直列接続され、第１のスイッチと第１のリングカウンタはｎまでカウントアップするために使用され、情報出力は第２の動作メモリユニットのアドレス入力に接続され、第１のＡＮＤゲートは出力が第１のスイッチの制御入力に接続され、第１のフリップ・フロップは出力が第１のＡＮＤゲートの直接入力に接続され、第１のＡＮＤゲートの反転入力は第１のリングカウンタのオーバーフロー出力に接続され、ｎまでカウントアップするために使用され、第１のフリップ・フロップの入力をリセットするために、第１のパルス繰り返し周波数倍増ユニットはパルス発生器の出力に接続された入力に直列接続され、繰り返し周波数ｆｎ／ｋを有し、リングカウンタは（２ｋ＋１）までカウントアップするために使用され、オーバーフロー出力は第１のフリップ・フロップのカウント入力に接続され、第１の動作メモリユニットの入力および計算ユニットの入力と組み合わされ、（ｍ個の計算ユニットから成る第１のグループの）チェック元を決定するために使用され、パルス波形成形ユニットの開始入力と繰り返し周波数ｆｎ／ｋのパルス発生器の同期入力は符号化器入力を形成し、ｆはディジタルメッセージ元に対する繰り返し周波数に対応することを特徴とするシステム。
  8. 請求項５−７の何れか１つに記載のシステムであって、第４の動作メモリユニットの対応するｍ個の情報入力に接続されたｎ個の出力を有する第３の動作メモリユニットを有する復号化器を提供し、第４の動作メモリユニットの出力は訂正不能メッセージに対する復号化器出力を形成し、メモリユニットは生成行列の演算コードを記憶するために使用され、ｍ個の計算ユニットの第２のグループはチェック元を決定するために使用され、計算アルゴリズム制御入力はメモリユニットの対応するｍ個の出力に接続され、メモリユニットは生成行列の演算コードを記憶するために使用され、第２のパルス波形成形ユニットは第２のリングカウンタに直列接続され、第２のリングカウンタはｎまでカウントアップするために使用され、情報入力はメモリユニットのアドレス入力に接続され、メモリユニットは生成行列の演算コードを記憶するために使用され、オーバーフロー出力は第３の動作メモリユニットのリセット入力と計算ユニットに接続され、計算ユニットはｍ個の計算ユニットから成る第２のグループのチェック元を決定するために使用され、繰り返し周波数ｆｋ／ｎのパルス発生器、第２のスイッチ、第２のリングカウンタが直列接続され、第２のリングカウンタはｋまでカウントアップするために使用され、第３のスイッチは情報出力を第４の動作メモリユニットのアドレス入力に接続され、対応する計算ユニットの出力に接続されたｍ個の入力を有する復号化について決定するためのユニットはチェック元を決定するために使用され、ｍ個の計算ユニットから成る第２のグループに属し、その出力は第３のスイッチの制御入力に接続され、第２のＡＮＤゲートは出力を第２のスイッチの制御入力に接続され、第２のフリップ・フロップは出力が第２のＡＮＤゲートの直接入力に接続され、第２のＡＮＤゲートの反転入力は第２のリングカウンタのオーバーフロー出力に接続され、第２のリングカウンタはｋまでカウントアップするために使用され、第２のフリップ・フロップのリセット入力に直列接続された第２のパルス繰り返し周波数倍増ユニットは入力を繰り返し周波数ｆｋ／ｎのパルス発生器の出力に接続され、リングカウンタは［２（ｋ＋１）＋１］までカウントアップするために使用され、オーバーフロー出力を第２のフリップ・フロップのカウント入力に接続され、第３の動作メモリユニットと計算ユニットの入力を組合せ、ｍ個の計算ユニットから成る第２のグループのチェック元を決定するために使用し、第２のパルス波形成形ユニットの開始入力と繰り返し周波数ｆｋ／ｎのパルス発生器の同期入力は復号化器入力を形成することを特徴とするシステム。
  9. 請求項８に記載のシステムであって、復号化について決定するためのユニットの出力を第３のスイッチの制御入力に第１のＯＲゲートを通して接続し、および出力が第１のＯＲゲートの第２の入力に接続された誤り訂正について決定するためのユニットを提供し、直列接続された誤り計算ユニットは開始入力を誤り訂正について決定するためのユニットの出力に接続され、書き込み入力を第２のリングカウンタのオーバーフロー出力に接続され、第２のリングカウンタはｋまでカウントアップするために使用され、計算ユニットは関数ｇ2を計算し、アーベル群の元を総和するための加算器は第２の入力を第４の動作メモリユニットの出力に接続され、出力を訂正可能メッセージのための復号化器出力の出力として使用され、誤り訂正について決定するためのユニットのｍ個の入力と誤りを計算するための計算ユニットのｍ個の入力は対応する計算ユニットの出力に接続され、計算ユニットはｍ個の計算ユニットから成る第２のグループのチェック元を決定するために使用されることを特徴とするシステム。
  10. 請求項７−９の何れか１つに記載のシステムであって、計算ユニットを提供し、計算ユニットはチェック元を決定するために使用され、直列接続された第４のスイッチ、関数ｇ1を計算するための計算ユニット、第２のＯＲゲート、累積加算機を有し、累積加算機はアーベル群の元を累積するために使用され、出力が第２の入力に接続され、第５のスイッチはリセット入力の１形態の制御入力と計算ユニットのための出力の１形態の出力を有し、計算ユニットはチェック元を決定するために使用され、第６のスイッチは出力が第１のＯＲゲートの第２の入力に接続され、解読器は計算ユニットのための計算アルゴリズム制御入力の１形態の入力を有し、計算ユニットはチェック元を決定するために使用され、出力が第６および第７のスイッチの制御入力に対応して接続され、計算ユニットの情報入力を形成する第６および第７のスイッチの情報入力が組み合わされ、計算ユニットはチェック元を決定するために使用されることを特徴とするシステム。
JP2002592296A 2001-05-22 2001-10-16 ディジタルメッセージを伝送する方法および前記方法を実施するシステム Expired - Fee Related JP3913173B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
RU2001113566/09A RU2179365C1 (ru) 2001-05-22 2001-05-22 Способ передачи дискретного сообщения и система для его осуществления
PCT/RU2001/000418 WO2002095952A1 (fr) 2001-05-22 2001-10-16 Procede de transmission d'un message discret et systeme correspondant

Publications (3)

Publication Number Publication Date
JP2004531140A JP2004531140A (ja) 2004-10-07
JP2004531140A5 JP2004531140A5 (ja) 2005-12-22
JP3913173B2 true JP3913173B2 (ja) 2007-05-09

Family

ID=20249752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002592296A Expired - Fee Related JP3913173B2 (ja) 2001-05-22 2001-10-16 ディジタルメッセージを伝送する方法および前記方法を実施するシステム

Country Status (14)

Country Link
US (1) US20040152428A1 (ja)
EP (1) EP1443655A4 (ja)
JP (1) JP3913173B2 (ja)
KR (1) KR20040011508A (ja)
CN (1) CN1518799A (ja)
AU (1) AU2002212872B2 (ja)
BR (1) BR0117024A (ja)
CA (1) CA2450689A1 (ja)
IL (1) IL158962A0 (ja)
MX (1) MXPA03010663A (ja)
NZ (1) NZ529952A (ja)
RU (1) RU2179365C1 (ja)
WO (1) WO2002095952A1 (ja)
ZA (1) ZA200308969B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8229022B2 (en) 2005-10-21 2012-07-24 Nec Corporation Modulation and demodulation method, modulation apparatus and demodulation apparatus
GB2455274B (en) * 2007-07-27 2012-06-27 Samsung Electronics Uk Ltd Decoding apparatus and method
US10621044B2 (en) 2012-04-25 2020-04-14 Pure Storage, Inc. Mapping slice groupings in a dispersed storage network
US9380032B2 (en) * 2012-04-25 2016-06-28 International Business Machines Corporation Encrypting data for storage in a dispersed storage network
US10795766B2 (en) 2012-04-25 2020-10-06 Pure Storage, Inc. Mapping slice groupings in a dispersed storage network
RU2517388C1 (ru) * 2013-02-12 2014-05-27 Владимир Петрович Панов Система передачи и приема информации
CN105335252A (zh) * 2015-10-22 2016-02-17 浪潮电子信息产业股份有限公司 一种数据保护方法、装置以及系统
CN116366093B (zh) * 2023-06-01 2023-08-25 南京邮电大学 分块捷变跳频方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250943A (ja) * 1985-08-30 1987-03-05 Hitachi Ltd 記憶装置
US5117427A (en) * 1988-03-03 1992-05-26 Mitsubishi Denki Kabushiki Kaisha Communication system with concatenated coding error correction
EP0523969B1 (en) * 1991-07-18 1997-12-29 Canon Kabushiki Kaisha Error correction encoding and decoding system
JP2818534B2 (ja) * 1993-09-28 1998-10-30 日本電気株式会社 符号化変調方式
US6157683A (en) * 1998-02-04 2000-12-05 Lsi Logic Corporatino Method and system for automatic invariancy compensation in digital communication receivers
RU2150785C1 (ru) * 1999-04-19 2000-06-10 Жиров Михаил Вениаминович Адаптивная система передачи и приема дискретной информации
FR2819659B1 (fr) * 2001-01-15 2006-08-11 Mitsubishi Electric Inf Tech Methode simplifiee de detection par spheres en presence de faible rapport signal a bruit
RU2179366C1 (ru) * 2001-05-22 2002-02-10 Плотников Андрей Алексеевич Способ передачи дискретного сообщения и система для его осуществления
US6781447B2 (en) * 2001-12-04 2004-08-24 Northrop Grumman Space & Mission Systems Corporation Space Technology Multi-pass phase tracking loop with rewind of current waveform in digital communication systems

Also Published As

Publication number Publication date
BR0117024A (pt) 2004-04-20
NZ529952A (en) 2006-10-27
MXPA03010663A (es) 2005-03-07
EP1443655A4 (en) 2005-06-01
AU2002212872B2 (en) 2007-06-14
IL158962A0 (en) 2004-05-12
JP2004531140A (ja) 2004-10-07
US20040152428A1 (en) 2004-08-05
RU2179365C1 (ru) 2002-02-10
WO2002095952A1 (fr) 2002-11-28
ZA200308969B (en) 2005-02-23
KR20040011508A (ko) 2004-02-05
CA2450689A1 (en) 2002-11-28
EP1443655A1 (en) 2004-08-04
CN1518799A (zh) 2004-08-04

Similar Documents

Publication Publication Date Title
Shao et al. A VLSI design of a pipeline Reed-Solomon decoder
US4240156A (en) Concatenated error correcting system
US6681364B1 (en) Cyclic redundancy check for partitioned frames
EP1024601A1 (en) Pipelined architecture to decode parallel and serial concatenated codes (turbo codes)
JP4124893B2 (ja) インターレーサ、符号化装置、置換方法、符号化方法、復号化装置およびその方法、これらを使ったシステム
EP0112988A2 (en) Syndrome processing for multibyte error correcting systems
US3873971A (en) Random error correcting system
CN100508440C (zh) 接收移动无线信号时的译码及循环冗余校验的并行处理的方法和装置
JP3913173B2 (ja) ディジタルメッセージを伝送する方法および前記方法を実施するシステム
JP3913174B2 (ja) ディジタルメッセージを伝送する方法及びそれを実施するシステム
CN101147327B (zh) 使用篱栅的蝴蝶结构来映射解码的度量计算的方法和装置
US3571795A (en) Random and burst error-correcting systems utilizing self-orthogonal convolution codes
EP0004718A1 (en) Method of and apparatus for decoding shortened cyclic block codes
RU2693190C1 (ru) Способ диагностики недвоичных блоковых кодов
KR102306927B1 (ko) 긴 폴라 코드를 위한 면적-효율적인 부분 병렬 폴라 코드 부호기 및 그 구현 방법
SU1543552A1 (ru) Устройство дл декодировани блочных кодов, согласованных с многопозиционными сигналами
SU930666A2 (ru) Устройство дл декодировани циклических линейных кодов
Truong et al. The VLSI Design of Error-Trellis Syndrome Decoding for Convolutional Codes
Stone Spectrum of incorrectly decoded bursts for cyclic burst error codes
SU890397A1 (ru) Мажоритарный декодер
KR101200073B1 (ko) 무선 통신 시스템의 채널 부호기
RU2212766C1 (ru) Устройство для декодирования линейных кодов
SU1005059A1 (ru) Мажоритарное декодирующее устройство
Steen Error correction for voice grade data communication using a communication processor
Yenen et al. An Approach to the Concept of Error Recovery in the National Stock Number System

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees