JP3907192B2

JP3907192B2 - High-speed data collection device for weak light detection

Info

Publication number: JP3907192B2
Application number: JP2003083455A
Authority: JP
Inventors: 憲明木村; 恭二土井; 孝佳弓井; 卓史吉田
Original assignee: Mitsui Engineering and Shipbuilding Co Ltd; Mitsui E&S Holdings Co Ltd
Current assignee: Mitsui Engineering and Shipbuilding Co Ltd; Mitsui E&S Holdings Co Ltd
Priority date: 2003-03-25
Filing date: 2003-03-25
Publication date: 2007-04-18
Anticipated expiration: 2023-03-25
Also published as: JP2004294107A

Description

【０００１】
【発明の属する技術分野】
本発明は、高速でデータを収集する装置に係り、特に蛍光の検出などのように、時間的に出力される信号が少ない信号を検出するのに好適な微弱光検出用高速データ収集装置に関する。
【０００２】
【従来の技術】
バイオテクノロジーや生化学、医療などのライフサイエンスの分野または環境分野などにおいて、特定のＤＮＡやタンパク質、細胞などを検出する場合、または溶液中に含有されている微量物質を検出する場合、蛍光を利用した検出がしばしば行なわれる。例えば、特定のＤＮＡを検出する場合、これとハイブリッドを形成するＤＮＡに蛍光プローブを添加し、レーザ光を照射して蛍光プローブから生じる蛍光の有無により行なっている。そして、蛍光の時間的変化から検出対象物質の動的な分析などを行ないたい場合がある。
【０００３】
蛍光の時間的変化を測定可能な従来の時間分解蛍光測定装置は、次のような方法に基づいている。その第１は、蛍光を受光して電気信号に変換して出力する光センサのアナログの出力信号を、Ａ／Ｄ変換器によって高速にディジタル信号に変換し、Ａ／Ｄ変換器の出力によって時間の経過に対する蛍光の時間分析を行なうものである。第２は、光センサの出力信号についての所定時間ごとの積分値、または所定時間ごとにカウンタ回路の計数値を出力させ、所定時間ごとの計数値から蛍光の時間分析を行なうものである。第３は、タイムゲートを遅延させながら蛍光を検出するもので、例えば試料に励起光を照射してから所定の時間後にタイムゲートを開き、その瞬間において光センサの出力を検出して蛍光の時間分析を行なうものである。
【０００４】
すなわち、特許文献１には、一定間隔でパルス状レーザを検査対象（ＤＮＡ）に照射するとともに、レーザの照射後、所定時間を経過したときに検査対象から放射される蛍光をＣＣＤカメラによって撮像するようにしている。
【０００５】
【特許文献１】
特開２００２−２８６６３９号公報
【０００６】
【発明が解決しようとする課題】
蛍光は、特定の波長、すなわち特定のエネルギーを有する光子を放出する。そして、蛍光が強いか弱いかは、その光子の放出量が多いか少ないかによる。したがって、蛍光の検出においては、光子が放出されたか否かを検出する。上記第１のＡ／Ｄ変換器によって高速にアナログデータをディジタルデータに変換する方法は、Ａ／Ｄ変換器が多ビット（例えば８ビット）によって構成してあって、アナログデータの大きさに対応したディジタルデータを出力するようになっている。このため、本来、到来光子数を数えるためには、１ビットでもよいデータを８ビットでメモリに蓄えるため、非常に大きなメモリ容量を必要とする。しかも、蛍光のような微弱光を検出する場合、時間的に信号がない状態がほとんどであるにもかかわらず、ＮＵＬＬデータをメモリに蓄える必要がある。したがって、検出効率が悪く、高速化が困難である。
【０００７】
また、第２の一定時間ごとの積分値または計数値を出力させる方法は、積分している時間または計数している時間中の情報が得られない。このため、この第２の方法は、データが時間軸方向に間引かれた状態となり、時間分解能を悪化させる。そして、第３のタイムゲートを遅延させてサンプリングする方法は、タイムゲートを開いたときにのみしかサンプリングできないため、極めて検出効率が悪く、測定に多大な時間を必要とする。そして、特許文献１に記載の時間分解蛍光検出装置は、蛍光をＣＣＤカメラによって撮像するようになっているため、画像を取得するための積算時間が長く、高い時間分解能を得ることが困難である。
本発明は、前記従来技術の欠点を解消するためになされたもので、時間的に到来する数が少ない短時間パルス信号の検出効率を高めることができるとともに、高い時間分解能を得られるようにすることを目的としている。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る微弱光検出用高速データ収集装置は、時間軸を所定長さの複数のブロックに分けるブロック信号を出力するとともに、前記各ブロック内において一定周期のサンプリングクロックを出力するタイミングパルス出力部と、前記サンプリングクロックに同期したオン・オフからなり、前記各ブロック内の前記サンプリングクロックの数と同数の種類であって相互に直交した符号化時系列信号を生成し、これら各符号化時系列信号を前記ブロック信号に同期して順次出力する時系列信号出力部と、光検出部の出力する検出パルスを前記符号化時系列信号との論理積を求める論理演算部と、この論理演算部が出力する「真」の数を前記ブロックごとに求める計数部と、この計数部が求めた前記「真」の数を前記ブロックごとに記憶する記憶部と、前記各符号化時系列信号のすべてについて前記論理演算部による論理演算が終了したのちに、前記記憶部に記憶されている前記「真」の数を読み出して数学的に処理し、前記サンプルクロックに基づいて、前記ブロック信号を基準にした時刻における前記検出パルスの平均出力数を求める検出時刻演算部と、を有することを特徴としている。
【０００９】
各符号化時系列信号は、予め定めて配列されたオン・オフのパターンと、これと同時に出力されるその相補パターンとから形成するとよい。また、各符号化時系列信号は、オン・オフの配列パターンが直交変調パターンを形成するように構成するとよい。
【００１０】
【作用】
上記のようになっている本発明は、サンプリングクロックに同期して出力される一群のオン・オフからなる符号化時系列信号を、時間軸上に種々のパターンで配列し、これらの符号化時系列信号を、時間軸を所定の長さに分けるブロック信号に同期して順次出力する。そして、各符号化時系列信号と、光検出部の出力する検出パルスとを論理演算（論理積）して検出データを得る。全部の符号化時系列信号について検出データを得たならば、それらを数学的に処理する。これにより、検出パルス（到来信号）がブロック信号を基準としてどの時刻に到来（検出）したかを知ることができる。
【００１１】
また、ある配列パターンの符号化時系列信号によって到来信号を検出できなかったとしても、相補配列パターンの符号化時系列信号によって検出することができる。したがって、種々の配列パターンの符号化時系列信号を出力することにより、到来信号が微弱光を検出する光センサの出力信号のように、時間的に到来信号の数が少ない場合であっても、それをどの時刻に到来したかを含めて確実に検出することができる。そして、符号化時系列信号を構成する各パルスの幅をナノ秒以下にすることにより、ナノ秒以下の時間分解能を容易に得ることができる。また、本発明は、符号化時系列信号と検出パルス（到来信号）との論理積の結果を記憶すればよいため、ＮＵＬＬデータなどを記憶する必要がなく、記憶容量を小さくすることができて演算を高速に行なうことができる。
【００１２】
符号化時系列信号は、予め定めたオン・オフの配列パターンと、これと同時に出力されるこの配列パターンを反転させた相補パターンとによって構成すると、符号化時系列信号を出力したときに到来信号があると、正側の配列パターンまたは相補（反転）パターンのいずれかによって検出することができ、到来信号を１００％検出することが可能となる。したがって、非常に検出効率がよく、分析を行なうことが可能となる。そして、各符号化時系列信号のオン・オフの配列パターンが直交変調パターンを構成するように形成すると、検出時刻を求める場合に直交変調パターンを逆変換すればよく、数学的処理が容易となる。
【００１３】
【発明の実施の形態】
本発明に係る微弱光検出用高速データ収集装置の好ましい実施の形態を、添付図面に従って詳細に説明する。
図２は、本発明の実施の形態に係る高速データ収集装置を用いた微弱光検出システムの一例を示す概略ブロック図である。図２において、微弱光検出システム１０は、ＤＮＡチップなどの試料１２に励起光１４を照射する光源１６を有している。光源１６は、システム制御装置１８に接続してあって、システム制御装置１８から励起光トリガを受け、紫外線などのパルス状励起光１４を放射する。光源１６から放射された励起光１４は、コリメートレンズ２０、ダイクロイックミラー２２、集光レンズ２４などを介して試料１２に照射される。
【００１４】
試料１２中に含まれているＤＮＡなどに添加された蛍光物質は、励起光１４によって励起され、所定波長の蛍光２６を放射する。この蛍光２６は、集光レンズ２４を介してダイクロイックミラー２２に入射する。ダイクロイックミラー２２は、励起光１４を透過して蛍光２６を反射し、蛍光２６のみを光センサ２８に入射する。光センサ２８は、例えばフォトマルチプライヤーである多数の光電子増倍管を配置したマイクロチャンネルプレートなどからなっていて、入射した蛍光（光子）をアナログ電気信号に変換し、出力側に接続された高速データ収集装置３０に出力する。
【００１５】
高速データ収集装置３０は、図３のようになっていて、光センサ２８の出力したアナログ検出信号が入力するコンパレータ・サンプルホールド回路３２、詳細を後述する符号化時系列信号出力部３３を有する。コンパレータ・サンプルホールド回路３２は、到来信号であるアナログ検出信号（検出パルス）をディジタル信号に変換し、所定パルス幅のディジタル検出信号Ｓ_tを出力する。
【００１６】
符号化時系列信号出力部３３は、実施形態の場合、符号化時系列信号データメモリ３４と並直列変換器３６とから構成してある。符号化時系列信号データメモリ３４は、８ビット、１６ビット等の複数ビットからなる相互に異なる複数のビットパターンを記憶している。これらのビットパターンは、後述するように時間軸上に配置された一群のオン・オフによるパルスからなる符号化時系列信号を生成するためのものである。そして、各ビットパターンは、相互に直交しているとともに、実施形態の場合、直交変調パターンの１つであるアダマール行列を構成するパターンとなっている。
【００１７】
アダマール行列は、要素が「＋１」と「−１」とからなっていて、対角線に沿った対象位置にある要素が同じである対称行列となっている。例えば、一次のアダマール行列Ｈ⁽¹⁾を具体的に書くと、
【数１】

のようになる。また、二次、三次のアダマール行列Ｈ⁽²⁾、Ｈ⁽³⁾は、数式２、数式３のように書くことができる。
【数２】

【数３】

すなわち、アダマール行列は、一般的に次の漸化式によって定義することができる。
【数４】

ただし、数式４において、ｋは次数を示す。
【００１８】
符号化時系列信号データメモリ３４は、符号化時系列信号が例えば８個分のオンまたはオフによって構成される場合、図４に示した０次から７次までの８つの変調モードに対応したビットパターンを記憶している。ただし、図４に示した「１」は符号化時系列信号データメモリ３４のビットにおいて「１」として記憶され、図４の「−１」はビットにおいて「０」として記憶される。
【００１９】
符号化時系列信号データメモリ３４の出力側には、並直列変換器３６が接続してある。符号化時系列信号データメモリ３４は、タイミングパルス出力部を構成しているシステム制御装置１８から後述するブロック用タイミングパルス（ブロック信号）が入力するごとに、ブロック信号に同期して記憶している直交変調モードに対応したビットパターンを、順次パラレル信号で並直列変換器３６に出力する。そして、並直列変換器３６は、入力したパラレル信号をシリアル信号に変換し、オン・オフからなる符号化時系列信号として出力する。この符号化時系列信号は、一群のオンとオフとにより形成されるパルスが時間軸上に配列されており、その配列パターンが符号化時系列信号データメモリ３４の出力したビットパターンに対応している。
【００２０】
並直列変換器３６は、例えば図５（１）のように形成してあって、ビット記憶部３８と出力ビット記憶部４０とを有する。ビット記憶部３８は、パラレル信号線によって符号化時系列信号データメモリ３４に接続されていて、符号化時系列信号データメモリ３４の出力するビットパターンの各ビットに対応したメモリを有する。そして、並直列変換器３６は、システム制御装置１８の出力するブロック信号に同期して、ビット記憶部３８に書き込まれたビットパターンの内容を出力ビット記憶部４０に書き込まれる。また、並直列変換器３６は、システム制御部１８からのサンプリングクロックに同期して、出力ビット記憶部４０に書き込まれた各ビットを順次読み出し、「Ｈ」（オン）と「Ｌ」（オフ）とからなる符号化時系列信号をシリアル信号として出力する（図５（２）参照）。この符号化時系列信号は、ビットパターンに対応した正パターンと、これを反転させた相補パターンとからなっている。すなわち、並直列変換器３６は、入力したビットパターンのビットが「１」であるときは「Ｈ」、ビットが「０」であるときは「Ｌ」を対応させた正パターンの正モード信号Ｓ_m1（図１（ｆ）参照）を出力するとともに、これを反転させた相補パターンの相補モード信号Ｓ_m2を出力する。なお、サンプリングクロックの周期ΔＴは、任意に設定することが可能であるが、実施形態の場合、１ｎｓにしてある。
【００２１】
並直列変換器３６の出力した正モード信号Ｓ_m1、相補モード信号Ｓ_m2は、コンパレータ・サンプルホールド回路３２の出力するディジタル検出信号Ｓ_tとともに、論理演算部４２に入力する（図３参照）。論理演算部４２は、ディジタル検出信号Ｓ_tと各モード信号Ｓ_m1、Ｓ_m2との論理積を求めるようになっている。この論理積の演算結果Ｓ⁺、Ｓ^-は、論理演算部４２の出力側に設けたカウンタ４４に入力される。そして、カウンタ４４は、論理積の各演算結果Ｓ⁺、Ｓ^-に対応した計数部を有しており、それぞれの演算結果が「Ｈ」（真）である数を計数する。そして、カウンタ４４は、パラレル信号線を介して各計数値をディジタルＩ／Ｏ４６に出力する。ディジタルＩ／Ｏ４６は、カウンタ４４が出力した２つの計数値を、検出データとしてパラレル信号線によって検出時刻演算部４８に入力する。検出時刻演算部４８は、入力された検出データを数学的に処理し、基準時に対するディジタル検出信号Ｓ_tが検出された時刻を求める。
【００２２】
このようになっている実施形態の作用は、次のとおりである。まず、図２に示したシステム制御装置１８は、図１の（ａ）に示したように、光源１６に対して励起光トリガを与えるとともに、この励起トリガに同期して高速データ収集装置３０に対し、図１（ｂ）、（ｃ）のブロック信号とサンプリングクロックとを与える。ブロック信号は、時間軸を所定の長さＴのブロックに分けるための信号である。サンプリングクロックは、一定の時間ΔＴを周期としてブロックＴ内における時刻を検出可能にするとともに、これに同期した一群のオン（「Ｈ」）、オフ（「Ｌ」）からなる符号化時系列信号の生成に利用される。
【００２３】
光源１６は、励起光トリガに同期してパルス状の励起光１４を放射して試料１２に照射する。試料１２に含まれている蛍光物質から放射された蛍光２６は、ダイクロイックミラー２２に反射されて光センサ２８に入射する。光センサ２８は、蛍光の光子が入射するとこれを電気信号に変換し、図１（ｄ）に示したようなアナログ検出信号を高速データ収集装置３０に送出する。
【００２４】
光センサ２８が出力したアナログ検出信号は、図３に示したように、高速データ収集装置３０のコンパレータ・サンプルホールド回路３２に入力する。コンパレータ・サンプルホールド回路３２は、入力したアナログ検出信号をディジタル信号に変換して出力する。すなわち、コンパレータ・サンプルホールド回路３２は、光センサ２８からの入力信号を設定されている閾値と比較し、入力信号が閾値を超えると、所定幅のパルスをディジタル検出信号Ｓ_tとして出力する（図１（ｅ）参照）。このディジタル検出信号Ｓ_tは、論理演算部４２に入力される。
【００２５】
一方、高速データ収集装置３０は、ブロック信号が入力すると、符号化時系列信号出力部３３の符号化時系列信号データメモリ３４が記憶しているビットパターンを、ブロック信号に同期して順次読み出し、並直列変換器３６のビット記憶部３８に書き込む（図５参照）。すなわち、符号化時系列信号が例えば８個のオンまたはオフからなるパルス列によって構成される場合、符号化時系列信号データメモリ３４には、図４に示された０次から７次までのビットパターンが記憶させてあり、これらのビットパターンがブロック信号に同期して順次出力される。
【００２６】
並直列変換器３６は、ビット記憶部３８に書き込まれた内容をブロック信号に同期して出力ビット記憶部４０に転送する。さらに、並直列変換器３６は、入力するサンプリングクロックに同期して出力ビット記憶部４０の各ビットを順次読み出し、一群のオンとオフとからなる符号化時系列信号を生成してシリアル信号として出力する。これらの符号化時系列信号は、相互に直交している。また、符号化時系列信号は、実施形態の場合、時間のブロックＴに含まれているサンプリングクロックの数と同数の種類が生成される。
【００２７】
図６は、並直列変換器３６の出力する符号化時系列信号の一例を示したものである。この図６に示した符号化時系列信号は、８個分のオン・オフによって構成してあって、モード０が図４の０次の直交変調モードに対応しており、モード１が同様に図４の１次の変調モードに対応している。以下同様である。また、実施形態においては、符号化時系列信号を構成しているパルスの幅が、サンプリングクロックの周期ΔＴに一致させてあり、１ナノ秒にしてある。しかし、パルス幅は、任意の長さに設定できる。
【００２８】
並直列変換器３６の出力する符号化時系列信号は、実施形態の場合、符号化時系列信号データメモリ３４の出力するビットパターンに対応した、図６に示した正パターンの正モード信号Ｓ_m1と、これを反転させた相補パターンからなる相補モード信号Ｓ_m2とからなっている（図１（ｆ）、（ｇ）参照）。そして、実施形態の場合、各モード信号Ｓ_m1、Ｓ_m2は、同時に出力される。なお、図１においては、１つの励起光トリガに対して複数のブロック信号を発生させるようにしているが、ブロック信号は１つの励起光トリガに対して１つであってよい。そして、この場合、励起光トリガが出力されるごとに、これに同期してブロック信号が出力され、これに同期して異なるパターン（モード）の符号化時系列信号が順次出力される。
【００２９】
並直列変換器３６の出力した符号化時系列信号を構成している各モード信号Ｓ_m1、Ｓ_m2は、論理演算部４２に入力される。論理演算部４２は、入力したモード信号Ｓ₁、Ｓ_m2のそれぞれについて、入力したディジタル検出信号Ｓ_tとの論理積を求め、その演算結果Ｓ⁺、Ｓ^-をカウンタ４４に出力する。すなわち、論理演算部４２は、複数のパルス列からなるＳ_m1が「Ｈ」のときにＳ_tが入力すると、演算結果Ｓ⁺を「真」である「Ｈ」にして出力する。また、Ｓ_m1が「Ｌ」でＳ_m2が「Ｈ」のときにＳ_tが入力すると、演算結果Ｓ⁺を「偽」である「Ｌ」にし、演算結果Ｓ^-を「Ｈ」（真）にする（図１（ｈ）、（ｉ））。これにより、到来信号に対応したディジタル検出信号Ｓ_tのすべてを検出することができる。したがって、非常に検出効率が高く、高精度、高速な測定が可能となる。もちろん、符号化時系列信号は、各モード信号Ｓ_m1、Ｓ_m2のいずれかであってもよい。
【００３０】
論理演算部４２の演算結果Ｓ⁺、Ｓ^-は、順次カウンタ４４に送出される。カウンタ４４は、演算結果Ｓ⁺、Ｓ^-のそれぞれについて、論理演算部４２が出力した「Ｈ」の数を別々に計数する。そして、カウンタ４４は、図１に示したように、ブロック信号の１周期Ｔが終了したときに、Ｓ⁺、Ｓ^-のそれぞれについての計数値をパラレル信号線に出力する。このように、実施形態の場合、カウンタ４４は、論理演算部４２が出力する「Ｈ」のみを計数するようにしているため、微弱光の検出のように、到来信号が時間的にまばらな状態であったとしても、容量の大きなカウンタを必要とせず、ディジタルＩ／Ｏ４６の負荷を軽くすることができる。
【００３１】
カウンタ４４が出力したこれらの計数値は、それぞれパラレル信号線によってディジタルＩ／Ｏ４６に入力される。ディジタルＩ／Ｏ４６は、カウンタ４４が出力した各符号化時系列信号ごとに演算結果Ｓ⁺、Ｓ^-に対する計数値を、検出データとしてパラレル信号線によって検出時刻演算部４８に入力する。検出時刻演算部４８は、符号化時系列信号ごとの検出データを図示しない内部メモリ（記憶部）に順次記憶する。そして、検出時刻演算部４８は、各直交変調パターン（例えば図４の０次から７次）に対応した符号化時系列信号による検出が終了すると、内部メモリに記憶している検出データを読み出し、数学的処理であるアダマール逆変換を行なう。
【００３２】
サンプリングされたディジタルなデータ数列｛Ｘ（ｍ）｝に対するアダマール変換は、次のように表される。
【数５】

ただし、ここにＨ^(k)は、Ｎ行Ｎ列のアダマール行列であり、Ｘ^(k)、Ｙ^(k)は、Ｎ個の要素をもつ次のような行列ベクトルである。
【数６】

【数７】

ここに、数式６、数式７のＴは、転置を表す。
Ｈ^(k)は、直交行列であって、Ｎ行Ｎ列の単位行列をＥ^(k)とすると、
【数８】

と書くことができる。そして、Ｈ^(k)の逆行列は、規格化因子を除けばそれ自身に等しいので、
【数９】

と書くことができる。
上記の性質から、アダマール逆変換は、アダマール変換そのものと同じになり、次のように表すことができる。
【数１０】

【００３３】
このようにして、検出データをアダマール逆変換することにより、高速データ収集装置３０に入力した到来信号であるアナログ検出信号の基準時、すなわち励起光トリガが出力された時刻であるブロック信号の立ち上がりを基準とした検出時刻を求めることができる。すなわち、ブロック信号の立ち上がりを基準にして、サンプリングクロックを時間分解とした到来信号（アナログ検出信号）の平均化した時間波形が得られ、各時刻ごとの平均到来パルス数を求めることができる。
【００３４】
したがって、本発明に係る高速データ収集装置３０を用いることにより、ＤＮＡチップリーダなどにおいて、蛍光をプローブしたＤＮＡに対してレーザを照射し、蛍光物質を励起して蛍光を放射させ、この蛍光を時間分解で分析することにより、分析精度を著しく向上させることができる。また、赤外線パルスレーザの受光に用いることにより、空間の３次元画像を得ることができ、暗視３次元カメラを実現することができる。
【００３５】
なお、図３の破線に示したように、ディジタルＩ／Ｏ４６の出力する各符号化時系列信号に対応した検出データを、記憶部となる検出データメモリ５０に一時格納し、すべての符号化時系列信号についての検出が終了したときに、検出データメモリ５０に記憶させた内容を検出時刻演算部４８に出力するようにしてもよい。また、前記実施形態においては、高速データ収集装置３０に設けた並直列変換器３６などが１である場合について説明したが、並直列変換器３６などを複数設けて、これらを複数組設けることにより、多チャンネルのセンサ信号を同時に検出することができる。
【００３６】
【発明の効果】
以上に説明したように、本発明によれば、サンプリングクロックに同期して出力される一群のオン・オフからなる符号化時系列信号を、時間軸上に種々のパターンで配列し、これらの符号化時系列信号を、時間軸を所定の長さに分けるブロック信号に同期して順次出力し、各符号化時系列信号と、光検出部の出力する検出パルスとを論理演算（論理積）して検出データを得、全部の符号化時系列信号について検出データを得たならば、それらを数学的に処理することにより、検出パルス（到来信号）がブロック信号を基準としてどの時刻に到来（検出）したかを知ることができる。
【図面の簡単な説明】
【図１】実施形態に係る到来信号検出方法を説明するタイムチャートである。
【図２】実施の形態に係る高速データ収集装置を用いた微弱光検出システムの概略ブロック図である。
【図３】実施の形態に係る高速データ収集装置のブロック図である。
【図４】直交変調パターンの説明図である。
【図５】実施の形態に係る並直列変換器の説明図である。
【図６】符号化時系列信号の説明図である。
【符号の説明】
１０………微弱光検出システム、１２………試料、１４………励起光、１８………タイミングパルス出力部（システム制御装置）、２６………蛍光、２８………光センサ、３０………高速データ収集装置、３２………コンパレータ・サンプルホールド回路、３３………符号化時系列信号出力部、３４………符号化時系列信号データメモリ、３６………並直列変換器、４２………論理演算部、４４………カウンタ、４６………ディジタルＩ／Ｏ、４８………検出時刻演算部、５０………記憶部（検出データメモリ）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an apparatus that collects data at high speed, and more particularly, to a high-speed data collection apparatus for weak light detection suitable for detecting a signal with a small amount of time output, such as fluorescence detection.
[0002]
[Prior art]
Use fluorescence to detect specific DNA, proteins, cells, etc. in biotechnology, biochemistry, medical and other life science fields or environmental fields, or to detect trace substances contained in solutions. Detection is often performed. For example, when a specific DNA is detected, a fluorescent probe is added to DNA that forms a hybrid with the DNA, and the presence or absence of fluorescence generated from the fluorescent probe by irradiation with a laser beam is performed. Then, there is a case where it is desired to perform a dynamic analysis of the detection target substance from the temporal change of fluorescence.
[0003]
A conventional time-resolved fluorescence measuring apparatus capable of measuring a temporal change in fluorescence is based on the following method. First, the analog output signal of the optical sensor that receives fluorescence and converts it into an electrical signal and outputs it is converted to a digital signal at high speed by an A / D converter, and time is output by the output of the A / D converter. Fluorescence time analysis over time. The second is to output the integrated value for every predetermined time for the output signal of the photosensor or the count value of the counter circuit for every predetermined time, and perform the fluorescence time analysis from the count value for every predetermined time. Third, the fluorescence is detected while delaying the time gate. For example, the time gate is opened after a predetermined time from irradiating the sample with excitation light, and the output of the photosensor is detected at that moment to detect the fluorescence time. Analyze.
[0004]
That is, in Patent Document 1, a pulsed laser is irradiated onto a test object (DNA) at regular intervals, and fluorescence emitted from the test object is imaged by a CCD camera when a predetermined time elapses after the laser irradiation. I am doing so.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-286639
[Problems to be solved by the invention]
Fluorescence emits photons having a specific wavelength, that is, a specific energy. Whether the fluorescence is strong or weak depends on whether the amount of emitted photons is large or small. Therefore, in detecting fluorescence, it is detected whether or not photons are emitted. The method of converting analog data into digital data at high speed by the first A / D converter is such that the A / D converter is composed of multiple bits (for example, 8 bits) and corresponds to the size of the analog data. The digital data is output. For this reason, in order to count the number of incoming photons, data that may be 1 bit is stored in a memory with 8 bits, and thus a very large memory capacity is required. In addition, when detecting faint light such as fluorescence, it is necessary to store NULL data in a memory even though there is almost no signal in time. Therefore, the detection efficiency is poor and it is difficult to increase the speed.
[0007]
Further, in the method of outputting the integration value or the count value at every second constant time, information during the integration time or the counting time cannot be obtained. For this reason, in the second method, the data is thinned out in the time axis direction, and the time resolution is deteriorated. The method of sampling by delaying the third time gate can perform sampling only when the time gate is opened. Therefore, the detection efficiency is extremely poor, and a long time is required for measurement. Since the time-resolved fluorescence detection device described in Patent Document 1 captures fluorescence with a CCD camera, it takes a long time to acquire an image and it is difficult to obtain a high time resolution. .
The present invention has been made to solve the above-described drawbacks of the prior art, and can improve the detection efficiency of short-time pulse signals with a small number of arrivals in time and obtain a high time resolution. The purpose is that.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the high-speed data collecting apparatus for weak light detection according to the present invention outputs a block signal that divides a time axis into a plurality of blocks having a predetermined length, and has a constant period in each block. A timing pulse output unit that outputs a sampling clock and on / off synchronized with the sampling clock, and the same number of types as the number of sampling clocks in each block, and encoded time-series signals orthogonal to each other. A logic for generating a logical product of a time series signal output unit that sequentially generates and outputs each of these encoded time series signals in synchronization with the block signal and a detection pulse output from the light detection unit with the encoded time series signal An arithmetic unit, a counting unit that obtains the number of “true” output from the logical arithmetic unit for each block, and the number of “true” obtained by the counting unit. After the logical operation by the logical operation unit for all the encoded time-series signals is completed for each storage block, the number of “true” stored in the storage unit is read out. And a detection time calculation unit that obtains an average output number of the detection pulses at a time based on the block signal based on the sample clock.
[0009]
Each encoded time series signal may be formed from an ON / OFF pattern arranged in advance and its complementary pattern output simultaneously. Each encoded time-series signal may be configured such that an on / off arrangement pattern forms an orthogonal modulation pattern.
[0010]
[Action]
In the present invention as described above, a group of on / off encoded time series signals output in synchronization with a sampling clock are arranged in various patterns on the time axis, and at the time of encoding these The sequence signal is sequentially output in synchronization with a block signal whose time axis is divided into predetermined lengths. Then, each encoded time series signal and the detection pulse output from the light detection unit are logically operated (logical product) to obtain detection data. Once the detection data is obtained for all encoded time series signals, they are processed mathematically. Thereby, it can be known at which time the detection pulse (arrival signal) arrives (detected) with reference to the block signal.
[0011]
Further, even if an incoming signal cannot be detected by an encoded time series signal of a certain arrangement pattern, it can be detected by an encoded time series signal of a complementary arrangement pattern. Therefore, by outputting encoded time-series signals of various arrangement patterns, even when the number of incoming signals is small in time, such as an output signal of an optical sensor that detects weak light, It can be reliably detected including the time of arrival. A time resolution of nanoseconds or less can be easily obtained by setting the width of each pulse constituting the encoded time-series signal to nanoseconds or less. Further, the present invention only needs to store the logical product of the encoded time series signal and the detection pulse (arrival signal), so there is no need to store NULL data or the like, and the storage capacity can be reduced. Arithmetic can be performed at high speed.
[0012]
The encoded time series signal is composed of a predetermined on / off arrangement pattern and a complementary pattern obtained by inverting the arrangement pattern that is output at the same time. If there is, it can be detected by either the positive side array pattern or the complementary (inverted) pattern, and 100% of the incoming signal can be detected. Therefore, the detection efficiency is very good and the analysis can be performed. When the on / off arrangement pattern of each encoded time series signal is formed to form an orthogonal modulation pattern, the orthogonal modulation pattern may be inversely converted when obtaining the detection time, and mathematical processing is facilitated. .
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A preferred embodiment of a high-speed data collection device for detecting weak light according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 2 is a schematic block diagram showing an example of a weak light detection system using the high-speed data collection device according to the embodiment of the present invention. In FIG. 2, the weak light detection system 10 includes a light source 16 that irradiates a sample 12 such as a DNA chip with excitation light 14. The light source 16 is connected to the system control device 18, receives a pumping light trigger from the system control device 18, and emits pulsed pumping light 14 such as ultraviolet rays. The excitation light 14 emitted from the light source 16 is irradiated on the sample 12 through the collimating lens 20, the dichroic mirror 22, the condensing lens 24, and the like.
[0014]
The fluorescent substance added to the DNA or the like contained in the sample 12 is excited by the excitation light 14 and emits fluorescence 26 having a predetermined wavelength. This fluorescence 26 enters the dichroic mirror 22 through the condenser lens 24. The dichroic mirror 22 transmits the excitation light 14 and reflects the fluorescence 26, and only the fluorescence 26 enters the optical sensor 28. The optical sensor 28 is composed of, for example, a microchannel plate on which a large number of photomultiplier tubes, which are photomultipliers, are arranged, converts incident fluorescence (photons) into an analog electric signal, and is connected to the output side at high speed. The data is output to the data collection device 30.
[0015]
The high-speed data collection device 30 is configured as shown in FIG. 3, and includes a comparator / sample hold circuit 32 to which an analog detection signal output from the optical sensor 28 is input, and an encoded time series signal output unit 33 to be described in detail later. The comparator / sample hold circuit 32 converts an analog detection signal (detection pulse), which is an incoming signal, into a digital signal, and outputs a digital detection signal _St having a predetermined pulse width.
[0016]
In the embodiment, the encoded time-series signal output unit 33 includes an encoded time-series signal data memory 34 and a parallel / serial converter 36. The encoded time-series signal data memory 34 stores a plurality of different bit patterns composed of a plurality of bits such as 8 bits and 16 bits. These bit patterns are for generating an encoded time-series signal composed of a group of ON / OFF pulses arranged on the time axis as described later. Each bit pattern is orthogonal to each other, and in the case of the embodiment, is a pattern constituting a Hadamard matrix which is one of orthogonal modulation patterns.
[0017]
The Hadamard matrix is a symmetric matrix in which elements are “+1” and “−1”, and the elements at the target position along the diagonal are the same. For example, concretely writing the first-order Hadamard matrix H ⁽¹⁾ ,
[Expression 1]

become that way. Further, the second-order and third-order Hadamard matrices H ⁽²⁾ and H ⁽³⁾ can be written as Equations 2 and 3.
[Expression 2]

[Equation 3]

That is, the Hadamard matrix can be generally defined by the following recurrence formula.
[Expression 4]

However, in Formula 4, k shows an order.
[0018]
The encoded time-series signal data memory 34 has bits corresponding to the eight modulation modes from the 0th order to the 7th order shown in FIG. I remember the pattern. However, “1” shown in FIG. 4 is stored as “1” in the bit of the encoded time-series signal data memory 34, and “−1” in FIG. 4 is stored as “0” in the bit.
[0019]
A parallel-serial converter 36 is connected to the output side of the encoded time series signal data memory 34. The encoded time-series signal data memory 34 stores a block timing pulse (block signal), which will be described later, from the system controller 18 constituting the timing pulse output unit in synchronization with the block signal. A bit pattern corresponding to the quadrature modulation mode is sequentially output to the parallel-serial converter 36 as a parallel signal. The parallel-serial converter 36 converts the input parallel signal into a serial signal and outputs it as an encoded time-series signal that is turned on / off. In this encoded time series signal, pulses formed by a group of ON and OFF are arranged on the time axis, and the arrangement pattern corresponds to the bit pattern output from the encoded time series signal data memory 34. Yes.
[0020]
The parallel-serial converter 36 is formed as shown in FIG. 5A, for example, and includes a bit storage unit 38 and an output bit storage unit 40. The bit storage unit 38 is connected to the encoded time series signal data memory 34 by parallel signal lines, and has a memory corresponding to each bit of the bit pattern output from the encoded time series signal data memory 34. The parallel-serial converter 36 writes the contents of the bit pattern written in the bit storage unit 38 in the output bit storage unit 40 in synchronization with the block signal output from the system control device 18. The parallel-serial converter 36 sequentially reads out each bit written in the output bit storage unit 40 in synchronization with the sampling clock from the system control unit 18, and performs “H” (on) and “L” (off). An encoded time-series signal consisting of is output as a serial signal (see FIG. 5 (2)). This encoded time-series signal is composed of a positive pattern corresponding to the bit pattern and a complementary pattern obtained by inverting it. That is, the parallel-serial converter 36 has a positive pattern positive mode signal S corresponding to “H” when the bit of the input bit pattern is “1” and “L” when the bit is “0”. _m1 (see FIG. 1 (f)) is output, and a complementary mode signal _Sm2 having a complementary pattern obtained by inverting it is output. Note that the sampling clock period ΔT can be arbitrarily set, but is 1 ns in the embodiment.
[0021]
Positive mode signal S _m1 outputted parallel-to-serial converter 36, the complementary mode signal S _{m @ 2,} together with the output to a digital detection signal S _t from the comparator sample and hold circuit 32 is input to the logic operation unit 42 (see FIG. 3). The logical operation unit 42 obtains a logical product of the digital detection signal _St and the mode signals S _m1 and S _m2 . The logical product operation results S ⁺ and S ⁻ are input to a counter 44 provided on the output side of the logical operation unit 42. The counter 44 includes a counting unit corresponding to each of the logical operation results S ⁺ and S ⁻ , and counts the number at which each operation result is “H” (true). The counter 44 outputs each count value to the digital I / O 46 via the parallel signal line. The digital I / O 46 inputs the two count values output from the counter 44 to the detection time calculation unit 48 through the parallel signal line as detection data. Detection time calculation unit 48, mathematically process the input detection data, obtains the time at which the digital detection signal S _t to the reference time is detected.
[0022]
The operation of the embodiment thus configured is as follows. First, as shown in FIG. 1A, the system control device 18 shown in FIG. 2 gives an excitation light trigger to the light source 16, and synchronizes the excitation trigger with the high-speed data acquisition device 30. On the other hand, the block signal and the sampling clock shown in FIGS. The block signal is a signal for dividing the time axis into blocks having a predetermined length T. The sampling clock makes it possible to detect the time in the block T with a constant time ΔT as a period, and a group of ON (“H”) and OFF (“L”) encoded time-series signals synchronized therewith. Used for generation.
[0023]
The light source 16 emits the pulsed excitation light 14 in synchronization with the excitation light trigger and irradiates the sample 12. The fluorescence 26 emitted from the fluorescent material contained in the sample 12 is reflected by the dichroic mirror 22 and enters the optical sensor 28. When a photon of fluorescence is incident, the optical sensor 28 converts this into an electrical signal, and sends an analog detection signal as shown in FIG.
[0024]
The analog detection signal output from the optical sensor 28 is input to the comparator / sample hold circuit 32 of the high-speed data acquisition device 30 as shown in FIG. The comparator / sample hold circuit 32 converts the input analog detection signal into a digital signal and outputs the digital signal. That is, comparator sample and hold circuit 32 compares the threshold value set input signal from the optical sensor 28, the input signal exceeds the threshold value, outputs a pulse of a predetermined width as a digital detection signal S _t (FIG. 1 (e)). The digital detection signal _St is input to the logic operation unit 42.
[0025]
On the other hand, when the block signal is input, the high-speed data collection device 30 sequentially reads out the bit pattern stored in the encoded time-series signal data memory 34 of the encoded time-series signal output unit 33 in synchronization with the block signal, Write to the bit storage unit 38 of the parallel-serial converter 36 (see FIG. 5). That is, when the encoded time-series signal is constituted by, for example, eight pulse trains composed of ON or OFF, the encoded time-series signal data memory 34 stores the bit patterns from the 0th order to the 7th order shown in FIG. These bit patterns are sequentially output in synchronization with the block signal.
[0026]
The parallel-serial converter 36 transfers the content written in the bit storage unit 38 to the output bit storage unit 40 in synchronization with the block signal. Further, the parallel-serial converter 36 sequentially reads out each bit of the output bit storage unit 40 in synchronization with the input sampling clock, generates an encoded time series signal consisting of a group of ON and OFF, and outputs it as a serial signal. To do. These encoded time series signals are orthogonal to each other. In the case of the embodiment, the same number of types of encoded time series signals as the number of sampling clocks included in the time block T are generated.
[0027]
FIG. 6 shows an example of an encoded time series signal output from the parallel-serial converter 36. The encoded time-series signal shown in FIG. 6 is composed of eight on / off signals, and mode 0 corresponds to the 0th-order quadrature modulation mode of FIG. This corresponds to the primary modulation mode of FIG. The same applies hereinafter. In the embodiment, the width of the pulse constituting the encoded time-series signal is made to coincide with the sampling clock period ΔT and is set to 1 nanosecond. However, the pulse width can be set to an arbitrary length.
[0028]
In the embodiment, the encoded time series signal output from the parallel / serial converter 36 corresponds to the positive pattern signal S _m1 of the positive pattern shown in FIG. 6 corresponding to the bit pattern output from the encoded time series signal data memory 34. And a complementary mode signal S _m2 having a complementary pattern obtained by inverting this (see FIGS. 1 (f) and 1 (g)). In the case of the embodiment, the mode signals S _m1 and S _m2 are output simultaneously. In FIG. 1, a plurality of block signals are generated for one excitation light trigger, but one block signal may be generated for one excitation light trigger. In this case, each time the pumping light trigger is output, the block signal is output in synchronization with this, and the encoded time series signals of different patterns (modes) are sequentially output in synchronization with this.
[0029]
The mode signals S _m1 and S _m2 constituting the encoded time series signal output from the parallel-serial converter 36 are input to the logic operation unit 42. The logical operation unit 42 obtains a logical product of the input mode signals S ₁ and S _m2 and the input digital detection signal _St, and outputs the operation results S ⁺ and S ⁻ to the counter 44. That is, when S _t is input when S _m1 composed of a plurality of pulse trains is “H”, the logical operation unit 42 sets the operation result S ⁺ to “H” which is “true” and outputs the result. Further, when the S _m1 is the S _{m @ 2} at "L" to input S _t at "H", the operation result S ⁺ to a "false", "L", the operation result S ^- the "H" (true) (FIG. 1 (h), (i)). This makes it possible to detect all of the digital detection signal S _t that corresponds to the incoming signal. Therefore, detection efficiency is very high, and high-accuracy and high-speed measurement is possible. Of course, the encoded time-series signal may be any one of the mode signals S _m1 and S _m2 .
[0030]
The calculation results S ⁺ and S ⁻ of the logic operation unit 42 are sequentially sent to the counter 44. The counter 44 separately counts the number of “H” output by the logical operation unit 42 for each of the operation results S ⁺ and S ⁻ . Then, as shown in FIG. 1, the counter 44 outputs the count value for each of S ⁺ and S ⁻ to the parallel signal line when one cycle T of the block signal ends. Thus, in the case of the embodiment, since the counter 44 counts only “H” output from the logical operation unit 42, the arrival signal is sparse in time as in the case of detection of weak light. Even in such a case, a large capacity counter is not required, and the load on the digital I / O 46 can be reduced.
[0031]
These count values output from the counter 44 are respectively input to the digital I / O 46 through parallel signal lines. The digital I / O 46 inputs the count values for the calculation results S ⁺ and S ⁻ for each encoded time series signal output from the counter 44 to the detection time calculation unit 48 through the parallel signal line as detection data. The detection time calculation unit 48 sequentially stores detection data for each encoded time series signal in an internal memory (storage unit) (not shown). When the detection by the encoded time series signal corresponding to each orthogonal modulation pattern (for example, the 0th order to the 7th order in FIG. 4) is completed, the detection time calculation unit 48 reads the detection data stored in the internal memory, Perform Hadamard inverse transform, which is a mathematical process.
[0032]
The Hadamard transform for the sampled digital data sequence {X (m)} is expressed as follows.
[Equation 5]

Here, H ^(k) is an N-by-N Hadamard matrix, and X ^(k) and Y ^(k) are the following matrix vectors having N elements.
[Formula 6]

[Expression 7]

Here, T in Equations 6 and 7 represents transposition.
H ^(k) is an orthogonal matrix, and a unit matrix of N rows and N columns is E ^(k) .
[Equation 8]

Can be written. And the inverse matrix of H ^(k) is equal to itself except for the normalization factor, so
[Equation 9]

Can be written.
From the above property, the Hadamard inverse transform is the same as the Hadamard transform itself and can be expressed as follows.
[Expression 10]

[0033]
In this way, by performing inverse Hadamard transform on the detection data, the rising edge of the block signal that is the reference time of the analog detection signal that is the incoming signal input to the high-speed data acquisition device 30, that is, the time when the excitation light trigger is output, is detected. The reference detection time can be obtained. That is, an averaged time waveform of the arrival signal (analog detection signal) with the sampling clock as time resolution is obtained with reference to the rise of the block signal, and the average number of arrival pulses at each time can be obtained.
[0034]
Therefore, by using the high-speed data collection device 30 according to the present invention, in a DNA chip reader or the like, a laser is irradiated to the DNA probed with fluorescence, the fluorescent material is excited to emit fluorescence, and this fluorescence is emitted over time. By analyzing by decomposition, the analysis accuracy can be remarkably improved. Further, by using it for receiving an infrared pulse laser, a three-dimensional image of space can be obtained, and a night vision three-dimensional camera can be realized.
[0035]
As indicated by the broken lines in FIG. 3, the detection data corresponding to each encoded time series signal output from the digital I / O 46 is temporarily stored in the detection data memory 50 serving as a storage unit, and all the encoding times are obtained. When the detection of the sequence signal is completed, the content stored in the detection data memory 50 may be output to the detection time calculation unit 48. Moreover, in the said embodiment, although the case where the parallel-serial converter 36 etc. which were provided in the high-speed data collection device 30 were 1 was demonstrated, by providing two or more sets of parallel-serial converters 36 etc., these are provided. Multi-channel sensor signals can be detected simultaneously.
[0036]
【The invention's effect】
As described above, according to the present invention, a group of on / off encoded time series signals output in synchronization with a sampling clock are arranged in various patterns on the time axis, and these codes are arranged. The time-series signal is sequentially output in synchronization with a block signal whose time axis is divided into predetermined lengths, and each encoded time-series signal and the detection pulse output from the light detection unit are logically operated (logical product). Once the detection data is obtained for all the encoded time series signals, the detection pulse (arrival signal) arrives at any time (detection) based on the block signal by mathematically processing them. )
[Brief description of the drawings]
FIG. 1 is a time chart for explaining an incoming signal detection method according to an embodiment.
FIG. 2 is a schematic block diagram of a weak light detection system using the high-speed data collection device according to the embodiment.
FIG. 3 is a block diagram of a high-speed data collection device according to the embodiment.
FIG. 4 is an explanatory diagram of an orthogonal modulation pattern.
FIG. 5 is an explanatory diagram of a parallel-serial converter according to an embodiment.
FIG. 6 is an explanatory diagram of an encoded time series signal.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ......... Light detection system, 12 ......... Sample, 14 ... Excitation light, 18 ......... Timing pulse output part (system control apparatus), 26 ......... Fluorescence, 28 ..... Optical sensor, 30 ......... High-speed data acquisition device, 32 ......... Comparator / sample hold circuit, 33 ......... Encoded time series signal output unit, 34 ......... Encoded time series signal data memory, 36 ......... Parallel converter , 42... Logical operation unit, 44... Counter, 46... Digital I / O, 48 ... detection time calculation unit, 50 ... storage unit (detection data memory).

Claims

A timing pulse output unit that outputs a block signal that divides a time axis into a plurality of blocks having a predetermined length, and outputs a sampling clock having a fixed period in each block;
An encoded time-series signal consisting of ON / OFF synchronized with the sampling clock and having the same number as the number of the sampling clocks in each block and orthogonal to each other is generated. A time-series signal output unit that sequentially outputs in synchronization with the block signal;
A logical operation unit for obtaining a logical product of the detection pulse output from the light detection unit and the encoded time-series signal;
A counting unit that calculates the number of “true” output by the logical operation unit for each block, a storage unit that stores the number of “true” calculated by the counting unit for each block, and each encoding time After the logical operation by the logical operation unit is completed for all of the series signals, the number of “true” stored in the storage unit is read and processed mathematically, and the block is based on the sample clock. A detection time calculation unit for obtaining an average output number of the detection pulses at a time based on a signal;
A high-speed data collection device for detecting faint light, comprising:

In the high-speed data collection device for weak light detection according to claim 1,
Each encoded time-series signal includes an ON / OFF pattern arranged in advance and a complementary pattern output simultaneously with the ON / OFF pattern.

In the high-speed data collection device for weak light detection according to claim 1 or 2,
A high-speed data collecting apparatus for detecting weak light, wherein each encoded time series signal has an ON / OFF arrangement pattern forming an orthogonal modulation pattern.