JP3906594B2 - CPU capacity adjustment method - Google Patents
CPU capacity adjustment method Download PDFInfo
- Publication number
- JP3906594B2 JP3906594B2 JP00258599A JP258599A JP3906594B2 JP 3906594 B2 JP3906594 B2 JP 3906594B2 JP 00258599 A JP00258599 A JP 00258599A JP 258599 A JP258599 A JP 258599A JP 3906594 B2 JP3906594 B2 JP 3906594B2
- Authority
- JP
- Japan
- Prior art keywords
- user
- virtual machine
- cpu
- configuration information
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、計算機システムのCPU資源を有効に使用する方法に関し、特に仮想計算機システムにおいて無駄になっているCPU資源を有効利用する方法に関する。
【0002】
【従来の技術】
従来、計算機ユーザは、導入した計算機(物理計算機)上に複数の仮想計算機から構成される仮想計算機システムを構築する際、各仮想計算機が必要とするCPU能力を合計してトータルCPU能力を求め、CPU能力の大きさにより段階的に設定されている製品モデルの中から、そのトータルCPU能力を満足する製品モデルを決めている。そして、その決定された製品モデルのCPU能力に応じて各仮想計算機にサービスする割合(サービス率)を指定していた。各仮想計算機にサービス率を指定する機能に関しては特開平9ー81401に開示されている。
【0003】
【発明が解決しようとする課題】
即ち、ユーザが必要としているトータルCPU能力は導入された計算機のCPU能力よりも小さく、その差分のCPU能力が無駄になっていた。
【0004】
本願発明の目的は、この無駄になっているCPU能力を、システム全体のモニタリング又は保守用として動作する仮想計算機に割り当て、稼働管理などに有効に利用することにある。
【0005】
【課題を解決するための手段】
本発明は、物理計算機上でユーザが使用する仮想計算機(以下、ユーザ定義仮想計算機と呼ぶ。)とシステムの保守用の仮想計算機(以下、保守用仮想計算機と呼ぶ。)がシステム制御手段の制御下で動作する仮想計算機システムにおいて、該仮想計算機システムは各仮想計算機の構成情報を格納する構成情報記憶手段と前記ユーザ定義仮想計算機に割り当てるシステム全体のCPU能力に対する割合値(以下、CPU能力係数と呼ぶ。)を格納するCPU能力記憶手段とを備え、前記ユーザ定義仮想計算機の構成情報にはユーザ定義サービス率が含まれ、前記システム制御手段は、前記ユーザ定義仮想計算機を前記構成情報記憶手段に登録し、前記保守用仮想計算機を前記構成情報記憶手段に登録し、前記ユーザ定義仮想計算機及び前記保守用仮想計算機の初期処理を行い、システム全体のCPU能力から前記CPU能力記憶手段に格納されたCPU能力係数を引いた残りの割合値に基づいて前記保守用仮想計算機を活性化し、前記ユーザ定義仮想計算機の前記ユーザ定義サービス率に前記CPU能力係数を掛けたサービス率に基づいて前記ユーザ定義仮想計算機を活性化する。
【0006】
又、本発明は、物理計算機上で複数の仮想計算機が動作する仮想計算機システムにおいて、各仮想計算機が必要とするCPU能力を合計し、前記物理計算機のCPU能力と前記トータルCPU能力の差分を計算し、前記差分のCPU能力を持つ仮想計算機を生成する。
【0007】
【発明の実施の形態】
以下、本発明の実施例を図面により詳細に説明する。
【0008】
図1は、本発明が適用される物理計算機システムの構成を示す。10、11、・・・、1nはそれぞれ物理プロセッサIP0、物理プロセッサIP1、・・・、物理プロセッサIPnを示している。20は主記憶装置を示している。30、31、・・・、3nはそれぞれI/OプロセッサIOP0、I/OプロセッサIOP1、・・・、I/OプロセッサIOPnを示している。40はサービスプロセッサ(SVP)、50はコンソールディスプレイ装置(CD)、60はハードディスク装置(HD)を示している。70は仮想計算機システム全体の制御プログラム(ハイパバイザ)を示している。
【0009】
図2は本発明に係る仮想計算機システムの構成を示す。70はハイパバイザ、71、72、7Xはそれぞれ仮想計算機(以後、LPARと呼ぶ)LPAR1、LPAR2、LPARXを表す。LPAR1、LPAR2はユーザが定義した仮想計算機であり、LPARXは本発明で新たに設けた保守用の仮想計算機である。811、・・・、81nはLPAR1制御下のn台の論理プロセッサ(以後、LIPと呼ぶ)LIP1、・・・、LIPnを表す。以下同様にして、821、・・・、82nはLPAR2制御下のn台の論理プロセッサLIP1、・・・、LIPnを表す。8X1、・・・、8XnはLPARX制御下のn台の論理プロセッサLIP1、・・・、LIPnを表す。ハイパバイザ70は主記憶装置20内に存在する。尚、本実施例ではユーザが定義した仮想計算機を2台としているが、台数はこれに限定されるものではない。
【0010】
図3は、ハイパバイザ70の構成を示す。ハイパバイザ70は各LPARのスケジュールを行うスケジューラ90、各LPARの初期処理及びLPARXの活性化を行う初期処理部91、SVPから供給される物理資源及び各LPARにおける論理資源を管理する資源管理部92、各LPARの論理プロセッサの実行を制御する論理プロセッサ制御部93、各LPARの資源割り当て、各LPARの稼働状態等の画面表示を制御するフレーム制御部94等から構成される。
【0011】
図4は主記憶装置20とハードディスクHD60のデータの格納状態を示す。ハードディスクHD60にはハイパバイザ格納部61、I/O構成情報部62、モニタプログラム格納部63が設けられている。ハイパバイザの起動時に、ハイパバイザ格納部61に格納されているハイパバイザが主記憶装置20の拡張ハードウェアシステムエリア(EHSA)22の該当部(23)にローディングされる。モニタプログラム格納部63に格納されたLPARX用のモニタプログラムも、ハイパバイザの起動時にEHSA22の該当部(24)にローディングされる。21はハードウェアシステムエリア(HSA)であり、計算機の立ち上げ時にハードウェアの制御情報が格納される。24はLPAR情報テーブルであり、各LPARの構成情報が格納される。
【0012】
図5はLPAR情報テーブル100の詳細を示す。101はLPAR名称欄である。102は主記憶容量設定欄であり、各LPARに与えられる主記憶容量を示す。103は論理IP定義欄であり、各LPARで生成される論理IPを示す。104はユーザ定義のCPUサービス率設定欄である。105は実際に各LPARに割り当てられるCPUサービス率(実サービス率)を示す。
【0013】
図6は本発明で新たに設けたSVPのCPU能力制御フレームを示す。CPU能力制御フレームは、ユーザの必要CPU能力を、ユーザが導入した計算機システムのCPU能力を100とした場合の係数で指定する。例えば、当計算機システムのCPU能力を100MIPSとし、ユーザが使用する仮想計算機のLPAR1及びLPAR2のCPU能力がそれぞれA1MIPS、A2MIPSでA1とA2の合計を80MIPSとする。この場合、80という値をCPU能力係数として指定する。前記CPU能力制御フレームで指定されたCPU能力係数はCPU能力指定テーブル(図7)に格納され、ハイパバイザ70の資源管理部92により管理される。
【0014】
次に、本実施例におけるCPU能力の制御方法を説明する。
【0015】
まず、物理計算機を仮想計算機モードに指定してシステムを立ち上げる。システムを立ち上げると、ハイパバイザがハードディスク装置(HD)から拡張ハードウェアシステムエリア(EHSA)にローディングされ、起動される。
【0016】
ハイパバイザは初期処理にて、ユーザが使用するLPAR群とは別に保守用のLPAR(LPARX)を準備し、LPARX用の主記憶及び論理IPを自動設定する。CPU能力係数が指定されている時は、その指定されたCPU能力以外の能力(上記の例の場合は20)をLPARXに割り当て、活性化させる。その後、LPAR1及びLPAR2を活性化させ、システム全体として、3LPARを活性化させる。LPAR1及びLPAR2にはそれぞれユーザ指定された主記憶及びCPU能力等を割り当てる。LPAR1及びLPAR2のCPU能力は上記必要能力値(A1、A2)に応じて、システム全体の割合値(実サービス率)で指定する。尚、ユーザは必要CPU能力として指定した値(A1、A2)に応じた割合値(ユーザ定義サービス率)だけを指定する。
【0017】
次に、システム全体のCPU能力の各LPARへの割り当て(サービス率)について、具体的に説明する。従来(CPU能力指定機能がない場合)は、各LPARの必要CPU能力A1、A2に対して、例えばA1:A2=60:40の場合、LPARフレームでの設定に従い、ハイパバイザはLPAR1、LPAR2へはシステム全体のCPU能力の60%、40%を割り当てる。これに対して、本発明では、システム全体のCPU能力の80%をLPAR1、LPAR2に割り当て、残りの20%をLPARXに割り当てる。具体的には、LPAR1に対してはシステム全体のCPU能力の48%(60%×0.8)、LPAR2に対してはシステム全体のCPU能力の32%(40%×0.8)を割り当てる。
【0018】
尚、ユーザ定義LPARのCPUサービス率に変動が生じないようにするため、LPARXはそのCPU能力を一定(本実施例では20%)に保つ必要がある。このために、LPARXに対して、CPUサービス率の上限を保証するリソースキャップ機能(RC機能)を設定する。RC機能とは、あるインターバル中においてCPUサービス率の指定上限値以上のCPUサービスを抑止する機能である。さらに、CPUサービス率の下限を保証するウエイトコンプリション機能(WC機能)を設定する。WC機能はプログラムがWAITしても制御をH/Wが保留したまま保持する機能であり、WAITする頻度が高い場合でも、CPUをCPUサービス率の指定値まで使用できる機能である。RC機能及びWC機能は公知の機能であり、特開平9ー81401等に開示されている。以上のように、RC機能及びWC機能を設定することにより、LPARXは常に一定のCPUサービス率を保持できる。
【0019】
最後に、ハイパバイザの概略処理フローを図8により説明する。図8はハイパバイザ初期処理の内、ユーザ定義LPARの登録処理からユーザ定義LPARの活性化処理までを示している。ユーザ定義LPAR登録処理ステップ401では、ハードディスク装置HD60のI/O構成情報62から指定したLPAR名称を取り出し、ハイパバイザの資源管理部が管理するLPAR情報テーブル100に登録する。LPARX登録処理ステップ402では、本発明で新たに設けるLPARをLPARXという名称で登録する。又、LPARXに割り当てる主記憶エリア及び論理IPの定義情報をLPAR情報テーブル100に登録する。この時、論理IPは物理IPの数と同じ数だけ登録する。この論理IPは共有モード(他LPARと物理IPを共有して使用するモード)とする。全LPAR初期処理ステップ403では、LPAR情報テーブル100に登録されたLPARの初期処理を行う。具体的には各LPARに対応する論理IPの生成及び論理IPの内部テーブルの初期化を行う。CPU能力指定判定ステップ404では、資源管理部92が管理している能力指定値テーブル300を読み出し、CPU能力指定がある場合(CPU能力係数が100でない場合)、LPARXの活性化処理ステップ405を実行する。指定がない場合(CPU能力係数が100の場合)はLPARXの活性化処理は行わない。LPARX活性化処理ステップ405では、LPARXのアクティベイト処理を行う。具体的には、LPARXに割り当てられた主記憶、論理IP等をオンラインにする処理であり、LPAR情報テーブル100に設定された構成情報を用いてオンライン処理を行う。その後、モニタプログラムを自動IPLする。以上でハイパバイザ初期処理が完了する。これ以降、LPARフレームにて、ユーザ定義LPARの構成情報設定処理406が可能となる。構成設定後、ユーザ定義LPARの活性化処理407を行い、前述したCPU能力係数をふまえたCPUサービス率を割り当てる。その後、ユーザ定義LPAR毎にOSをIPLした後、実稼働にはいる。尚、LPARXにて動作しているモニタプログラムはLPARフレームにて、ユーザ定義LPARの稼働状態を見ることもできる。
【0020】
動的にCPU能力係数を変更する場合、ハイパバイザはSVPから状態変更通知を受け取るとその情報を読み出し、資源管理部92の能力指定値テーブル300を変更する。その後、ハイパバイザは全LPARに対して、前述したCPUの割り当て方法と同様にシステム全体における割り当て値を決め、各LPARのサービス率を決定する。動的にCPU能力係数を変更する処理を行うために、SVPからハイパバイザへの連絡通知を行うインタフェース(外部割込)を使用する。即ち、SVPとハイパバイザ間のやりとりを司るHVA命令にCPU能力係数データを読み込む機能を追加することにより、割込時にCPU能力係数をハイパバイザへ連絡する。動的に各LPARのCPU割り当て値を変更する処理は、LPARフレームを使用することにより実現できる。
【0021】
図9は、従来技術のCPU使用率(サービス率)及び本発明によるCPU使用率(サービス率)を比較したものである。LPAR1、LPAR2については、必要CPU能力A1、A2に対応するCPU使用率α1、α2が、本発明により変化しないことを示している。即ち、従来は、必要CPU能力A1、A2以外のCPU能力(100−α1−α2)をイベントサーチが使用していたが、本発明によりこのCPU能力(100−α1−α2)がLPARXに割り当てられる。
【0022】
【発明の効果】
本発明によれば、仮想計算機システムにおいて、ユーザは必要なCPU能力のみを使用することが可能であり、ユーザに不要なCPU能力を、保守用仮想計算機に割り当てることで、システム稼働管理等ができるようになり、CPU資源の有効活用ができる。
【図面の簡単な説明】
【図1】本発明が適用される物理計算機システムの構成図である。
【図2】本発明に係る仮想計算機システムの構成図である。
【図3】図2におけるハイパバイザの構成を示す図である。
【図4】図1における主記憶装置とハードディスクHDのデータの格納状態を示す図である。
【図5】図4におけるLPAR情報テーブルの詳細を示す図である。
【図6】本発明に係るCPU能力制御フレームを示す図である。
【図7】本発明に係るCPU能力指定テーブルを示す図である。
【図8】図2におけるハイパバイザの概略処理フローを示す図である。
【図9】従来技術及び本発明におけるCPU使用率(サービス率)を示す表である。
【符号の説明】
10、11、・・・、1n 物理プロセッサ(IP)
20 主記憶装置
30、31、・・・、3n I/Oプロセッサ(IOP)
40 サービスプロセッサ(SVP)
50 コンソールディスプレイ装置(CD)
60 ハードディスク装置(HD)
70 ハイパバイザ(CP)
71、72、7n 仮想計算機(LPAR)
811、・・・、81n 論理プロセッサ(LIP)
90 スケジューラ
91 初期処理部
92 資源管理部
93 論理プロセッサ制御部
94 フレーム制御部
200 CPU能力制御フレーム[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of effectively using CPU resources of a computer system, and more particularly to a method of effectively using CPU resources that are wasted in a virtual computer system.
[0002]
[Prior art]
Conventionally, when a computer user constructs a virtual computer system composed of a plurality of virtual machines on an introduced computer (physical computer), the CPU capacity required for each virtual machine is totaled to obtain a total CPU capacity. A product model that satisfies the total CPU capability is determined from among the product models that are set stepwise depending on the size of the CPU capability. Then, the ratio (service rate) at which each virtual machine is serviced is specified according to the CPU capability of the determined product model. A function for designating a service rate for each virtual machine is disclosed in JP-A-9-81401.
[0003]
[Problems to be solved by the invention]
That is, the total CPU capacity required by the user is smaller than the CPU capacity of the introduced computer, and the difference CPU capacity is wasted.
[0004]
An object of the present invention is to allocate this wasted CPU capacity to a virtual machine that operates for monitoring or maintenance of the entire system and effectively uses it for operation management.
[0005]
[Means for Solving the Problems]
According to the present invention, a virtual computer used by a user on a physical computer (hereinafter referred to as a user-defined virtual computer) and a virtual computer for system maintenance (hereinafter referred to as a maintenance virtual computer) are controlled by the system control means . In the virtual machine system operating below, the virtual machine system has a configuration information storage means for storing the configuration information of each virtual machine and a ratio value to the CPU capacity of the entire system allocated to the user-defined virtual machine (hereinafter referred to as CPU capacity coefficient). CPU capability storage means for storing the user-defined virtual machine configuration information includes a user-defined service rate, and the system control means stores the user-defined virtual machine in the configuration information storage means. Register, register the maintenance virtual machine in the configuration information storage means, and store the user-defined virtual machine and the storage virtual machine. Perform initial processing of the use virtual machine, the virtual machine the maintenance activated based the CPU capacity of the entire system to the rest of the percentage value obtained by subtracting the CPU power coefficients stored in the CPU power storage unit, the user-defined virtual The user-defined virtual machine is activated based on a service rate obtained by multiplying the user-defined service rate of the computer by the CPU capability coefficient.
[0006]
Also, the present invention calculates the difference between the CPU capacity of the physical computer and the total CPU capacity by summing up the CPU capacity required for each virtual machine in a virtual machine system in which a plurality of virtual machines operate on the physical machine. Then, a virtual machine having the CPU capacity of the difference is generated.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0008]
FIG. 1 shows a configuration of a physical computer system to which the present invention is applied. 10, 11,..., 1 n indicate a physical processor IP 0, a
[0009]
FIG. 2 shows a configuration of a virtual machine system according to the present invention.
[0010]
FIG. 3 shows a configuration of the
[0011]
FIG. 4 shows data storage states of the
[0012]
FIG. 5 shows details of the LPAR information table 100.
[0013]
FIG. 6 shows an SVP CPU capability control frame newly provided in the present invention. The CPU capability control frame specifies the user's required CPU capability by a coefficient when the CPU capability of the computer system introduced by the user is 100. For example, the CPU capacity of this computer system is 100 MIPS, the CPU capacity of LPAR1 and LPAR2 of the virtual machine used by the user is A1 MIPS and A2 MIPS, respectively, and the sum of A1 and A2 is 80 MIPS. In this case, a value of 80 is designated as the CPU capability coefficient. The CPU capability coefficient specified in the CPU capability control frame is stored in the CPU capability specification table (FIG. 7) and managed by the
[0014]
Next, a CPU capacity control method in this embodiment will be described.
[0015]
First, the system is started by designating the physical computer in the virtual computer mode. When the system is started up, the hypervisor is loaded from the hard disk drive (HD) to the extended hardware system area (EHSA) and activated.
[0016]
In the initial process, the hypervisor prepares a maintenance LPAR (LPARX) separately from the LPAR group used by the user, and automatically sets the main memory and logical IP for LPARX. When the CPU capability coefficient is designated, a capability other than the designated CPU capability (20 in the above example) is assigned to LPARX and activated. Thereafter, LPAR1 and LPAR2 are activated, and 3LPAR is activated as a whole system. LPAR1 and LPAR2 are assigned main memory and CPU capacity designated by the user, respectively. The CPU capacities of LPAR1 and LPAR2 are specified by a ratio value (actual service rate) of the entire system in accordance with the required capacity values (A1, A2). Note that the user designates only a ratio value (user-defined service rate) according to the values (A1, A2) designated as the necessary CPU capacity.
[0017]
Next, the allocation (service rate) of the CPU capacity of the entire system to each LPAR will be specifically described. Conventionally (when there is no CPU capability designation function), for example, when A1: A2 = 60: 40 for the required CPU capabilities A1 and A2 of each LPAR, the hypervisor moves to LPAR1 and LPAR2 according to the settings in the LPAR frame Allocate 60% and 40% of the CPU capacity of the entire system. In contrast, in the present invention, 80% of the CPU capacity of the entire system is assigned to LPAR1 and LPAR2, and the remaining 20% is assigned to LPARX. Specifically, 48% (60% × 0.8) of the CPU capacity of the entire system is allocated to LPAR1, and 32% (40% × 0.8) of the CPU capacity of the entire system is allocated to LPAR2. .
[0018]
In order to prevent the CPU service rate of the user-defined LPAR from fluctuating, LPARX needs to keep its CPU capacity constant (20% in this embodiment). For this purpose, a resource cap function (RC function) that guarantees the upper limit of the CPU service rate is set for LPARX. The RC function is a function that inhibits a CPU service exceeding a specified upper limit value of the CPU service rate during a certain interval. Furthermore, a wait completion function (WC function) that guarantees the lower limit of the CPU service rate is set. The WC function is a function that keeps the control suspended by the H / W even if the program WAITs, and can use the CPU up to the specified value of the CPU service rate even when the frequency of WAITing is high. The RC function and the WC function are known functions, and are disclosed in Japanese Patent Laid-Open No. 9-81401. As described above, by setting the RC function and the WC function, LPARX can always maintain a constant CPU service rate.
[0019]
Finally, a schematic processing flow of the hypervisor will be described with reference to FIG. FIG. 8 shows from the hypervisor initial process to the user-defined LPAR registration process to the user-defined LPAR activation process. In the user-defined LPAR
[0020]
When dynamically changing the CPU capacity coefficient, the hypervisor receives the state change notification from the SVP, reads the information, and changes the capacity specification value table 300 of the
[0021]
FIG. 9 compares the CPU usage rate (service rate) of the prior art and the CPU usage rate (service rate) according to the present invention. For LPAR1 and LPAR2, the CPU usage rates α1 and α2 corresponding to the required CPU capacities A1 and A2 do not change according to the present invention. That is, conventionally, the event search uses a CPU capability (100-α1-α2) other than the necessary CPU capabilities A1 and A2, but this CPU capability (100-α1-α2) is assigned to LPARX according to the present invention. .
[0022]
【The invention's effect】
According to the present invention, in a virtual machine system, a user can use only necessary CPU capacity, and system operation management can be performed by allocating CPU capacity unnecessary for the user to a maintenance virtual machine. As a result, CPU resources can be effectively utilized.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a physical computer system to which the present invention is applied.
FIG. 2 is a configuration diagram of a virtual machine system according to the present invention.
FIG. 3 is a diagram showing a configuration of a hypervisor in FIG. 2;
4 is a diagram illustrating a storage state of data in the main storage device and the hard disk HD in FIG. 1. FIG.
FIG. 5 is a diagram showing details of an LPAR information table in FIG. 4;
FIG. 6 is a diagram showing a CPU capability control frame according to the present invention.
FIG. 7 is a diagram showing a CPU capability designation table according to the present invention.
FIG. 8 is a diagram showing a schematic processing flow of the hypervisor in FIG. 2;
FIG. 9 is a table showing CPU usage rates (service rates) in the prior art and the present invention.
[Explanation of symbols]
10, 11, ..., 1n Physical processor (IP)
20
40 Service Processor (SVP)
50 Console display device (CD)
60 Hard disk device (HD)
70 Hypervisor (CP)
71, 72, 7n Virtual machine (LPAR)
811,..., 81n Logical processor (LIP)
90
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00258599A JP3906594B2 (en) | 1998-01-09 | 1999-01-08 | CPU capacity adjustment method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP279598 | 1998-01-09 | ||
JP10-2795 | 1998-01-09 | ||
JP00258599A JP3906594B2 (en) | 1998-01-09 | 1999-01-08 | CPU capacity adjustment method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006325128A Division JP2007109250A (en) | 1998-01-09 | 2006-12-01 | Method for adjusting cpu power |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11259316A JPH11259316A (en) | 1999-09-24 |
JP3906594B2 true JP3906594B2 (en) | 2007-04-18 |
Family
ID=26336002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00258599A Expired - Fee Related JP3906594B2 (en) | 1998-01-09 | 1999-01-08 | CPU capacity adjustment method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3906594B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102681895A (en) * | 2011-03-11 | 2012-09-19 | 北京市国路安信息技术有限公司 | Dynamic self-migrating cloud service method |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7096469B1 (en) * | 2000-10-02 | 2006-08-22 | International Business Machines Corporation | Method and apparatus for enforcing capacity limitations in a logically partitioned system |
US7023459B2 (en) * | 2001-03-01 | 2006-04-04 | International Business Machines Corporation | Virtual logical partition terminal |
JP4291964B2 (en) | 2001-04-19 | 2009-07-08 | 株式会社日立製作所 | Virtual computer system |
JP4018900B2 (en) | 2001-11-22 | 2007-12-05 | 株式会社日立製作所 | Virtual computer system and program |
US7290260B2 (en) | 2003-02-20 | 2007-10-30 | International Business Machines Corporation | Dynamic processor redistribution between partitions in a computing system |
JP4684696B2 (en) * | 2005-03-22 | 2011-05-18 | 株式会社日立製作所 | Storage control method and system |
WO2007148371A1 (en) * | 2006-06-19 | 2007-12-27 | Nec Corporation | Performance management system and performance management method for virtual machine |
JP4705051B2 (en) * | 2007-01-29 | 2011-06-22 | 株式会社日立製作所 | Computer system |
JP4715758B2 (en) * | 2007-01-30 | 2011-07-06 | 株式会社日立製作所 | Processor capping method for virtual machine system |
JP2008204243A (en) * | 2007-02-21 | 2008-09-04 | Hitachi Software Eng Co Ltd | Job execution control method and system |
JP4548514B2 (en) * | 2008-05-23 | 2010-09-22 | 株式会社日立製作所 | Control method of virtual computer system |
-
1999
- 1999-01-08 JP JP00258599A patent/JP3906594B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102681895A (en) * | 2011-03-11 | 2012-09-19 | 北京市国路安信息技术有限公司 | Dynamic self-migrating cloud service method |
Also Published As
Publication number | Publication date |
---|---|
JPH11259316A (en) | 1999-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7461276B2 (en) | CPU power adjustment method | |
JP4921384B2 (en) | Method, apparatus and system for dynamically reallocating memory from one virtual machine to another | |
US8042114B2 (en) | Resource allocation in a NUMA architecture based on separate application specified resource and strength preferences for processor and memory resources | |
US6957435B2 (en) | Method and apparatus for allocating processor resources in a logically partitioned computer system | |
US7596686B2 (en) | Power management system | |
JP3906594B2 (en) | CPU capacity adjustment method | |
US7251814B2 (en) | Yield on multithreaded processors | |
US20090222560A1 (en) | Method and system for integrated deployment planning for virtual appliances | |
US20080034366A1 (en) | Virtual computer system with dynamic resource reallocation | |
JPH06250928A (en) | Information processor | |
JPH11202988A (en) | System power consumption control method | |
JP2022516486A (en) | Resource management methods and equipment, electronic devices, and recording media | |
JP2011044165A (en) | Scheduling of request in system | |
JP2006031525A (en) | Information processor, information processing method and program | |
JP4338842B2 (en) | Power control apparatus, power control method, and recording medium | |
JPH0926889A (en) | Virtual machine system | |
JP2007109250A (en) | Method for adjusting cpu power | |
US11934890B2 (en) | Opportunistic exclusive affinity for threads in a virtualized computing system | |
JPH07225694A (en) | Virtual computer system | |
JP2000215071A (en) | Virtual computer system | |
JP6911587B2 (en) | Information processing equipment, information processing methods and information processing programs | |
JP3413369B2 (en) | Information processing device | |
JPH04346136A (en) | Virtual instruction processor structure control method | |
JP2003076562A (en) | Method, device for quantitatively controlling memory, computer program and recording medium | |
JP2001184222A (en) | Distributed processor and distributed processing method, and recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |