JP3905436B2

JP3905436B2 - Liquid crystal display

Info

Publication number: JP3905436B2
Application number: JP2002208523A
Authority: JP
Inventors: 隆史橋口
Original assignee: 株式会社アドバンスト・ディスプレイ
Priority date: 2002-07-17
Filing date: 2002-07-17
Publication date: 2007-04-18
Anticipated expiration: 2022-07-17
Also published as: JP2004053752A

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタが設けられた液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、通常、対向する２枚の絶縁性基板の間に液晶などの表示材料が狭持されると共に、この表示材料に選択的に電圧が印加されるように構成される。これらの２枚の絶縁性基板の少なくとも一方の対向面側には薄膜トランジスタ（以下、ＴＦＴと称す）などのスイッチング素子およびこれと接続する画素電極などが形成された基板（以下、ＴＦＴアレイ基板と称する）には、該スイッチング素子に信号を与えるための信号配線(ソース配線、ゲート配線)がマトリクス状に形成されている。
【０００３】
従来のＴＦＴの構造を図９、図１０に示す。図９はボトムゲート型構造のＴＦＴ部の平面図であり、図１０は図９におけるＡ−Ａ断面図である。ここで１はゲート配線、２はソース配線、３はソース電極、４はドレイン電極、５は補助容量配線、６は画素電極、１２は半導体層を示す。
【０００４】
ＴＦＴの一般的な製造方法を図９により説明する。まず絶縁性基板上にＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の導電膜をスパッタ装置により成膜する。そして写真製版工程（露光工程）、エッチング工程及びレジスト除去工程によりゲート配線１及び補助容量配線５（蓄積容量配線、保持容量配線）を形成する。これらの配線は略平行に形成される。さらに後に形成するソース配線２と略平行に補助容量配線から延在パターンが設けられている。
【０００５】
次にゲート配線１が形成された絶縁性基板上にＳｉＮ_ｘ等の絶縁膜、及びａ−Ｓｉ膜の半導体膜をプラズマＣＶＤ装置により成膜する。ここで半導体膜にＰをドープして、オーミック層としてｎ^＋ａ−Ｓｉ層を形成する。そして写真製版工程、エッチング工程及びレジスト除去工程により半導体層１２を形成する。さらにその上からソース配線２、ソース電極３、ドレイン電極４を形成するためのＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の導電膜をスパッタ装置により形成する。そして写真製版工程、エッチング工程及びレジスト除去工程によりソース配線２、ソース電極３、ドレイン電極４を形成させる。上記のような工程でスイッチング素子が形成される。
【０００６】
さらにこの後に層間絶縁膜であるＳｉＮ_ｘ膜を形成し、写真製版工程、レジスト除去工程、エッチング工程によりコンタクトホールを形成する。そしてＩＴＯ膜等の透明性導電膜を成膜する。写真製版工程、レジスト除去工程、エッチング工程により画素電極６を形成する。コンタクトホールを介してドレイン電極４とＩＴＯ膜とが接触し、スイッチング素子と画素電極６が接続される構造となる。以上のような工程でＴＦＴが形成され、このＴＦＴをアレイ状に設けることによりＴＦＴアレイ基板が形成される。
【０００７】
もう一方の基板はＲ、Ｇ、Ｂの各色のドットに対応する着色層が設けられたカラーフィルター基板（以下、ＣＦ基板と称す）である。このＣＦ基板の構造を図１１により説明する。７は着色層であり７ｒはＲ（赤色）の着色層、７ｇはＧ（緑色）の着色層、７ｂはＢ（青色）の着色層である。８は遮光層であるＢＭ（ブラックマトリクス）、９は保護膜、１０は対向電極、１１は配向膜である。
【０００８】
まず絶縁性基板上にＣｒ膜をスパッタ装置により成膜する。その後、写真製版工程等により遮光層であるＢＭ８を形成する。
【０００９】
この上から赤色（Ｒ）の顔料を基板上に塗布する。その後、レジスト塗布、露光及び現像工程により顔料をパターニングし、ＢＭ８の間にＲの着色層７ｒを形成する。これをＧの着色層７ｇとＢの着色層７ｂにも繰り返し行い、三原色の着色層７を形成する。これらのＲ、Ｇ、Ｂの着色層が図９に示す様に順番に配列され、各色のドットに対応する。これらのＲＧＢの着色層にから１つの画素が形成される。
【００１０】
その上から透明な保護膜９を塗布し平坦化した後、さらに透明導電膜を成膜し、対向電極１０を形成する。そして所定の液晶分子配向を得るために有機高分子膜からなる配向膜１１を形成し、一定の方向にラビング処理を行う。
【００１１】
以上の工程で製造されたＴＦＴアレイ基板とＣＦ基板を対向配置させる。そして基板間に液晶分子を注入し、封止する。そしてＴＦＴアレイ基板の裏側からバックライト光を照射する。スイッチング素子がＯＦＦ時には配向膜１１で配向された方向に液晶分子が配向され、遮光される。
【００１２】
スイッチング素子がＯＮ時には画素電極６に電圧が印加され、画素電極６と対向電極１０との間に電位差が生じる。従って液晶分子は基板と垂直に配向され光が透過する。またスイッチング素子がＯＦＦになっても画素電極６と補助容量配線５の蓄積容量によって電荷が保持され、液晶分子が配向された状態で保持される。これによりスイッチング素子のＯＮ、ＯＦＦに従って各ドットの明暗が表示される。これらのＲＧＢのドットにより１つの画素が形成され、任意の色が表示される。
【００１３】
液晶表示装置においてはこれらのドットは、対応する各色（ＲＧＢ）に関係なく等ピッチで形成されている。そのためＲＧＢの各ドットサイズが異なることはほとんどない。従ってＲＧＢの各隣接ドット間における各配線、画素電極のパターン幅、間隔及び重なり面積等はほぼ等しいパターン形状（平面形状）をしている。しかし表示エリアサイズが露光工程でのマスク精度からＲＧＢドットに等分割することが困難であった。またＲＧＢドットに対する各バックライト光源の輝度差を緩和するためにＲＧＢドットの開口率を異なる設計としなければならなかった。
【００１４】
この場合、各色のドットの配線幅、配線同士の間隔、電極と配線間の間隔等でパターン形状を調整する必要がある。しかしこの場合、隣接ドット間のサイズ差による配線幅や間隔等の違いから隣接ドット間で配線抵抗や容量差を発生させ、表示特性に影響を及ぼすという可能性があった。
【００１５】
この対策として特開２００１−２２８４９１号公報にソース配線幅や補助容量配線の幅を隣接ドット間で差を設ける方法が示されている。しかしソース配線幅に各隣接ドット間で差を設けた場合、隣接ドット間で充電特性差が顕著になるといった問題点があった。また補助容量配線の幅に各隣接ドット間で差を設けた場合は、補助容量配線の面積が広くなり、画素電極との重なり部分の面積が増加する。従って蓄積容量が隣接ドット間で異なり表示特性にばらつきが生じるという問題点もあった。
【００１６】
【発明が解決しようとする課題】
このように、従来の液晶表示装置では、隣接ドット間で配線幅や間隔等のパターン形状が違う場合には、抵抗や容量差が生じ、各色の表示特性にばらつきが生じるといった問題点があった。
【００１７】
本発明は、このような問題点を解決するためになされたもので、隣接ドット間を異なるパターン形状で設計した場合でも、各ドット間で表示特性のばらつきが抑制された液晶表示装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明にかかる液晶表示装置は、液晶層を狭持して対向配置された第１の基板と第２の基板を備え、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のドットからなる画素が形成された液晶表示装置であって、前記第１の基板は前記各ドットを形成するＲ、Ｇ、Ｂの着色層（例えば、本発明の実施の形態における着色層７）と、前記着色層の間に設けられた遮光層（例えば、本発明の実施の形態におけるＢＭ８）とを備え、前記第２の基板には互いに交差するゲート配線（例えば、本発明の実施の形態におけるゲート配線１）及びソース配線（例えば、本発明の実施の形態におけるソース配線２）と、ソース配線に沿うように形成され前記Ｒ、Ｇ、Ｂの各ドットに対応する補助容量形成パターン（例えば、本発明の実施の形態における補助容量配線延在パターン５ａ、フローティングＢＭパターン１３又はゲート配線延在パターン１４のいずれか）と、前記ゲート配線及びソース配線が交差する位置の近傍に設けられたスイッチング素子と、前記スイッチング素子に接続され、前記Ｒ、Ｇ、Ｂの各ドットに対応する画素電極（例えば、本発明の実施の形態における画素電極６）とを備え、前記Ｒ、Ｇ、Ｂのいずれかのドットの前記補助容量形成パターンのパターン形状が当該他のＲ、Ｇ、Ｂのドットと異なり、前記補助容量形成パターンと前記画素電極の容量値が当該Ｒ、Ｇ、Ｂのいずれのドットでも略等しいことを特徴としている。これにより隣接ドット間を異なるパターン形状で設計した場合でも、各ドット間で充電特性や応答速度等の表示特性のばらつきを抑制することができる。
【００１９】
本発明にかかる液晶表示装置は、液晶層を狭持して対向配置された第１の基板と第２の基板を備え、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のドットからなる画素が形成された液晶表示装置であって、前記第１の基板は前記各ドットを形成するＲ、Ｇ、Ｂの着色層（例えば、本発明の実施の形態における着色層７）と、前記着色層の間に設けられた遮光層（例えば、本発明の実施の形態におけるＢＭ８）とを備え、前記第２の基板には互いに交差するゲート配線（例えば、本発明の実施の形態におけるゲート配線１）及びソース配線（例えば、本発明の実施の形態におけるソース配線２）と、前記ゲート配線にほぼ平行に設けられた補助容量配線（例えば、本発明の実施の形態における補助容量配線５）と、ソース配線に沿うように形成され前記Ｒ、Ｇ、Ｂの各ドットに対応する補助容量形成パターン（例えば、本発明の実施の形態における補助容量配線延在パターン５ａ、フローティングＢＭパターン１３又はゲート配線延在パターン１４）と、前記ゲート配線及びソース配線が交差する位置の近傍に設けられたスイッチング素子と、前記スイッチング素子に接続され、前記Ｒ、Ｇ、Ｂの各ドットに対応する画素電極（例えば、本発明の実施の形態における画素電極６）とを備え、前記Ｒ、Ｇ、Ｂのいずれかのドットの前記補助容量形成パターンのパターン形状が当該他のＲ、Ｇ、Ｂのドットと異なり、前記補助容量形成パターンと前記画素電極の容量値が当該Ｒ、Ｇ、Ｂのいずれのドットでも略等しいことを特徴としている。これにより隣接ドット間を異なるパターン形状で設計した場合でも、各ドット間で充電特性や応答速度等の表示特性のばらつきを抑制することができる。
【００２０】
上述の液晶表示装置は前記補助容量形成パターンと前記画素電極の重なる部分の面積が当該Ｒ、Ｇ、Ｂのいずれのドットでも略等しいことが望ましい。これにより各ドット間で表示特性のばらつきを抑制することができる。
【００２１】
また上述の液晶表示装置において、前記補助容量形成パターンと前記画素電極の重なる部分のパターン形状を当該Ｒ、Ｇ、Ｂのいずれのドットでも略等しくすることも可能である。これにより、各ドット間で表示特性のばらつきを抑制することができる。
【００２２】
本発明にかかる液晶表示装置は、液晶層を狭持して対向配置された第１の基板と第２の基板を備え、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のドットからなる画素が形成された液晶表示装置であって、前記第１の基板は前記各ドットを形成するＲ、Ｇ、Ｂの着色層と、前記着色層の間に設けられた遮光層とを備え、前記第２の基板には互いに交差するゲート配線及びソース配線と、ソース配線に沿うように形成され前記Ｒ、Ｇ、Ｂの各ドットに対応する補助容量形成パターンと、前記ゲート配線及びソース配線が交差する位置の近傍に設けられたスイッチング素子と、前記スイッチング素子に接続され、前記Ｒ、Ｇ、Ｂの各ドットに対応する画素電極とを備え、前記Ｒ、Ｇ、Ｂいずれかのドットの前記補助容量形成パターンの幅（例えば、本発明の実施の形態における補助容量配線延在パターンの幅Ｃｓ、フローティングＢＭパターン１３の幅Ｃｓ又はゲート配線延在パターン１４の幅Ｃｓ）が当該他のＲ、Ｇ、Ｂのドットと異なり、前記補助容量形成パターンの幅（Ｃｓ）と前記画素電極と隣接する前記ソース配線との間隔（例えば、本発明の実施の形態におけるＷ）の差（例えば、本発明の実施の形態におけるＣｓ−Ｗ）が当該Ｒ、Ｇ、Ｂのいずれのドットでも略等しいことを特徴とするものである。これにより隣接ドット間を異なるパターン形状で設計した場合でも、各ドット間で表示特性のばらつきを抑制することができる。
【００２３】
本発明にかかる液晶表示装置は、液晶層を狭持して対向配置された第１の基板と第２の基板を備え、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のドットからなる画素が形成された液晶表示装置であって、前記第１の基板は前記各ドットを形成するＲ、Ｇ、Ｂの着色層と、前記着色層の間に設けられた遮光層とを備え、前記第２の基板には互いに交差するゲート配線及びソース配線と、前記ゲート配線にほぼ平行に設けられた補助容量配線と、ソース配線に沿うように形成され前記Ｒ、Ｇ、Ｂの各ドットに対応する補助容量形成パターンと、前記ゲート配線及びソース配線が交差する位置の近傍に設けられたスイッチング素子と、前記スイッチング素子に接続され、前記Ｒ、Ｇ、Ｂの各ドットに対応する画素電極とを備え、前記Ｒ、Ｇ、Ｂいずれかのドットの前記補助容量形成パターンの幅（例えば、本発明の実施の形態における補助容量配線延在パターンの幅Ｃｓ、フローティングＢＭパターン１３の幅Ｃｓ又はゲート配線延在パターン１４の幅Ｃｓ）が当該他のＲ、Ｇ、Ｂのドットと異なり、前記補助容量形成パターンの幅（Ｃｓ）と前記画素電極と隣接する前記ソース配線との間隔（例えば、本発明の実施の形態におけるＷ）の差（例えば、本発明の実施の形態におけるＣｓ−Ｗ）が当該Ｒ、Ｇ、Ｂのいずれのドットでも略等しいことを特徴とするものである。これにより隣接ドット間を異なるパターン形状で設計した場合でも、各ドット間で表示特性のばらつきを抑制することができる。
【００２４】
上述の液晶表示装置は前記画素電極と前記補助容量形成パターンの容量値を前記Ｒ、Ｇ、Ｂのいずれのドットでも略等しくすることが望ましい。これにより各ドット間で表示特性のばらつきを抑制することができる。
【００２５】
さらに前記画素電極と前記補助容量形成パターンが重なる部分の面積を前記Ｒ、Ｇ、Ｂのいずれのドットでも略等しくしてもよい。これにより各ドット間で表示特性のばらつきを抑制することができる。
【００２６】
また前記画素電極と前記補助容量形成パターンが重なる部分のパターン形状を前記Ｒ、Ｇ、Ｂのいずれのドットでも略等しくすることが可能である。これにより各ドット間で表示特性のばらつきを抑制することができる。
【００２７】
上記の液晶表示装置において、前記補助容量形成パターンと前記隣接するソース配線との間隔を前記Ｒ、Ｇ、Ｂのいずれドットでも略等しくすることが望ましい。これにより各ドット間で表示特性のばらつきが抑制することができる。
【００２８】
さらに好ましい態様として前記ソース配線の幅を前記Ｒ、Ｇ、Ｂのいずれのドットでも略等しくする。これにより各ドット間で表示特性のばらつきを抑制することができる。
【００２９】
また前記Ｒ、Ｇ、Ｂのいずれかのドットの前記補助容量形成パターンの幅（Ｃｓ）が当該他のＲ、Ｇ、Ｂのドットの前記補助容量形成パターンの幅（Ｃｓ）と０．２５μｍ以上異なるようにすることが望ましい。これにより、露光工程のマスク精度により、隣接ドット間で異なる設計をする必要がある場合でも、表示特性のばらつきを抑制することができる。
【００３０】
上記の液晶表示装置において、前記補助容量配線形成パターンは補助容量延在延在パターン、フローティングブラックマトリクスパターン、ゲート配線延在パターンのいずれかで形成することができる。これにより隣接ドット間を異なるパターン形状で設計した場合でも、各ドット間で充電特性や応答速度等の表示特性のばらつきを容易に抑制することができる。
【００３１】
【発明の実施の形態】
本発明の実施の形態１．
本発明にかかる液晶表示装置の構造を図１、図２（ａ）、図２（ｂ）、図２（ｃ）に示す。図１はＴＦＴアレイ基板の平面図であり、それぞれＲ、Ｇ、Ｂのドットに対応している。図２（ａ）、図２（ｂ）、図２（ｃ）はそれぞれＣＦ基板を含めた図１のＡ−Ａ断面図、Ｂ−Ｂ断面図、Ｃ−Ｃ断面図であり、それぞれＲ、Ｇ、Ｂのドット(着色層)に対応している。
【００３２】
１はゲート配線、２はソース配線、３はソース電極、４はドレイン電極、５は補助容量配線、５ａは補助容量配線延在パターン、６は画素電極、１２は半導体層である。これらはＴＦＴアレイ基板側に設けられている。７はＲＧＢの着色層、８は遮光層であるＢＭ（ブラックマトリクス）、９は保護膜、１０は透明導電膜により設けられた対向電極、１１は配向膜であり、これらはＣＦ基板側に設けられている。数字の後ろのｒ、ｇ、ｂはそれぞれＲ、Ｇ、Ｂのドット（着色層７）に対応する配線、電極、パターンであることを示している。例えば２ｒはＲのドットに対応するソース配線を示しており、６ｇはＧのドットに対応する画素電極を示している。なお数字の後ろにｒ、ｇ、ｂがない場合はドットに関係なく、それぞれの構成要素を総称するものとする。
【００３３】
以下に本発明にかかるＴＦＴアレイ基板の構造を製造過程に従って説明する。まず絶縁性基板上にＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の導電膜をスパッタ装置により成膜する。そして写真製版工程、エッチング工程及びレジスト除去工程によりゲート配線１及び補助容量配線５及び補助容量配線延在パターン５ａを形成する。図１に示すようにゲート配線１及び補助容量配線５はそれぞれ平行に形成され、補助容量配線５は画素電極６の略中央を横断するように形成される。また補助容量配線延在パターン５ａはゲート配線１及び補助容量配線５と略垂直に形成される。
【００３４】
補助容量配線延在パターン５ａは図１に示すようにそのドットのスイッチング素子を駆動するソース配線２及び隣のドットのスイッチング素子を駆動するソース配線２に沿うように設けられている。また補助容量配線５を挟んで両側に延在している。各ドットに対応する補助容量配線延在パターン５ａが補助容量配線５から４箇所延在して設けられている。
【００３５】
ここで図２（ａ）、図２（ｂ）、図２（ｃ）に示すようにＲ、Ｇ、Ｂのドットに対応する補助容量配線延在パターン５ａの幅をそれぞれＣｓｒ、Ｃｓｇ、Ｃｓｂとする。そしてＣｓｒ、Ｃｓｇ、Ｃｓｂを総称してＣｓとする。本実施の形態ではＧのドットの輝度差を緩和するために、Ｃｓｒ、Ｃｓｂを６．０μｍ、Ｃｓｇを６．２５μｍとＧのみ異なる値としている。したがって図２（ａ）及び図２（ｃ）は同じ形状をしている。
【００３６】
次にゲート配線１が形成された絶縁性基板上にＳｉＮ_ｘ等の絶縁膜、及びａ−Ｓｉ膜の半導体膜をプラズマＣＶＤ装置により成膜する。ここで半導体膜にＰをドープして、オーミック層としてｎ^＋ａ−Ｓｉ層を形成する。そして写真製版工程、エッチング工程及びレジスト除去工程により半導体層１２を形成する。さらにその上からソース配線２、ソース電極３、ドレイン電極４を形成するためのＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の導電膜をスパッタ装置により形成する。この導電膜を写真製版工程、エッチング工程及びレジスト除去工程によりソース配線２、ソース電極３、ドレイン電極４を形成させる。ここでソース配線２はゲート配線１及び補助容量配線と垂直に設けられているため、補助容量配線延在パターン５ａとは平行になる。ソース配線２ｒ、２ｇ、２ｂの幅は全て６．５μｍである。上記のような工程でスイッチング素子が形成される。
【００３７】
さらにこの後に層間絶縁膜であるＳｉＮ_ｘ膜を形成し、写真製版工程、レジスト除去工程、エッチング工程によりコンタクトホールを形成する。そしてＩＴＯ膜等の透明性導電膜を成膜する。写真製版工程、レジスト除去工程、エッチング工程により画素電極６を形成する。コンタクトホールを介してドレイン電極４とＩＴＯ膜とが接触し、スイッチング素子と画素電極６が接続される構造となる。
【００３８】
このＴＦＴアレイ基板とＣＦ基板が対向配置され、その間に液晶材料が注入される。画素電極６とＣＦ基板側に設けられた対向電極１０の電位差により電界が生じ液晶分子が配向される。
【００３９】
本実施の形態では画素電極６とソース配線２の間に補助容量配線延在パターン５ａを有する構造となる。この補助容量配線延在パターン５ａは図２（ａ）、図２（ｂ）、図２（ｃ）に示すよう画素電極６からはみ出した構造となる。この画素電極６が形成されていない領域は電界が基板と垂直に印加されない配向異常領域となる。この領域に補助容量配線延在パターン５ａを設けることにより、この配向異常領域を遮光することができる。これによりコントラストを向上することができる。
【００４０】
画素電極６はそのスイッチング素子を駆動するソース配線２と隣接するスイッチング素子を駆動するソース配線２の間に設けられている。ここで図２（ａ）に示すＲのドットに対応する画素電極６ｒとＧのドットに対応するスイッチング素子を駆動するソース配線２ｇの間の間隔をＷｒｇとする。同様に図２（ｂ）に示すように画素電極６ｇとソース配線２ｂの間の間隔をＷｇｂとし、図２（ｃ）に示すように画素電極６ｂとソース配線２ｒの間の間隔をＷｂｒとする。このＷｒｇ、Ｗｇｂ、Ｗｂｒを総称してＷとする。ここでＷｒｇ、Ｗｂｒは４．５μｍであり、Ｗｇｂを４．７５μｍとしている。補助容量配線延在パターン５ａの幅ＣｓｇがＣｓｒ、Ｃｓｂに比べ０．２５μｍ広くなっているためＧの画素電極６ｇのみ幅を狭くした。これにより、（Ｃｓｂ―Ｗｂｒ）＝（Ｃｓｒ―Ｗｒｇ）＝（Ｃｓｇ―Ｗｇｂ）＝１．５μｍとなり、Ｒ、Ｇ、Ｂの全てのドットで補助容量配線延在パターン５ａの幅Ｃｓと隣接する画素電極６とソース配線２の間隔Ｗの差が各ドット間で全て等しくなる。
【００４１】
上述の場合、Ｃｓの幅が広がった分だけ画素電極６の幅が狭くなっている。また補助容量配線延在パターン５ａの長さは各ドットとも同じであるので、補助容量配線延在パターン５ａと画素電極６の重なっている幅及び面積は各ドット間で同じである。従って画素電極６と補助容量配線延在パターン５ａのパターン形状は同じであるため、電気容量値は等しくなり、スイッチング素子がＯＮした時の蓄積容量も略等しくなる。これによりＲＧＢの開口率が異なる設計をしても、隣接ドット間の充電特性、応答速度等の表示特性のばらつきを抑制することができる。
【００４２】
またソース配線２の幅も各ドット間で同じであるため、隣接ドット間の配線抵抗も同一となる。これによりＲＧＢの開口率が異なる設計をしても、隣接ドット間の充電特性、応答速度等の表示特性のばらつきを抑制することができる。
【００４３】
さらにソース配線２と補助容量配線延在パターン５ａとの間隔も各ドットで等しくすることが望ましい。この間隔が等しければ隣接ドット間のソース配線２と補助容量配線延在パターン５ａにおける寄生容量も同一になる。これによりＲ、Ｇ、Ｂの開口率が異なる設計をしても、隣接ドット間の充電特性、応答速度等の表示特性のばらつきを抑制することができる。
【００４４】
本実施の形態ではＧのドットの輝度差を緩和するためにＧに対応する補助容量配線延在パターン５ａｇの幅Ｃｓｇを広くしたがＲ、Ｂに対応する補助容量配線延在パターンの幅Ｃｓｒ、Ｃｓｂを広くしてもよい。またＲ、Ｇ、Ｂのいずれか１つに対応する補助容量配線延在パターンの幅を狭くしてもよい。これらの場合、その補助容量配線延在パターンに対応する画素電極５とソース配線２の間隔を調整する必要がある。これにより、Ｒ、Ｇ、Ｂのいずれのドットに対するバックライト光源の輝度差を緩和するために異なる開口率の設計をしても、隣接ドット間の表示特性のばらつきを抑制することができる。
【００４５】
さらには補助容量配線延在パターン５ａの幅Ｃｓｒ、Ｃｓｇ、Ｃｓｂを各ドットで全て異なる値としてもよい。この場合、Ｗｒ、Ｗｇ、Ｗｂも全て異なる値となる。これによりＲ、Ｇ、Ｂ全てのドットを異なる開口率で設計しても、表示特性のばらつきを抑制することができる。
【００４６】
さらに各ドット間の輝度差を緩和するためだけでなく、露光工程のマスク精度により、各ドットで異なる開口率の設計をする必要がある場合にも用いることができる。例えばマスク精度が０．２５μｍである場合は、各ドット間でそれ以上のＣｓの差を設けることが望ましい。
【００４７】
またスイッチング素子と反対側の補助容量配線延在パターン５の幅を変更したＴＦＴアレイ基板の断面図のみを図示したが、スイッチング素子側の補助容量配線延在パターン５ａの幅を変更してもよい。さらには両方の補助容量配線延在パターン５ａの幅を変更してもよい。
【００４８】
本発明にかかるＴＦＴアレイ基板は各ドット間で補助容量配線延在パターンの幅Ｃｓを変えても、画素電極とソース配線の間隔Ｗを調整することにより、補助容量配線延在パターンの幅Ｃｓと画素電極とソース配線の間隔Ｗの差（Ｃｓ−Ｗ）を等しくするものである。これにより補助容量配線延在パターンと画素電極の容量値、重なり面積、パターン形状が略等しくなり、充電特性等の表示特性のばらつきを抑制することができる。従って、各配線幅、間隔は上述の値に限られるものではない。また図示したパターン形状に限られるものではない。
【００４９】
本発明の実施の形態２．
本発明に実施の形態２にかかる液晶表示装置の構成を図３に示す。図３はＴＦＴアレイ基板の構成を示す平面図である。図１、図２で付した符号と同一の符号は同一の構成を示すために説明を省略する。１３はフローティングブラックマトリクスパターン（フローティングＢＭパターン）であり、その幅をＣｓとする。また符号の後ろに付したｒ、ｇ、ｂはそれぞれＲ、Ｇ、Ｂのドット（着色層７）に対応する配線、電極、パターンであることを示している。
【００５０】
本実施の形態では、補助容量配線５及び補助容量配線延在パターン５ａが設けられておらず、その代わりにフローティングＢＭパターン１３が設けられている点で実施の形態１と異なる。フローティングＢＭパターン１３は補助容量配線５と同様に、画素電極６との間に電荷を蓄積する。フローティングＢＭパターン１３は実施の形態１と同様にパターン幅（Ｃｓ）は、Ｇのドットに対応するＣｓｇのみ広くなっている。また画素電極６と隣接するソース配線２との間隔も、Ｇのドットに対応するＷｇのみ広くなっている。従ってフローティングＢＭパターン１３の幅Ｃｓと画素電極６と隣接するソース配線２との間隔Ｗの差Ｃｓ−ＷがＲ、Ｇ、Ｂいずれのドットでも等しくなり、フローティングＢＭパターン１３と画素電極６の重なり面積、容量値が等しくなる。これにより、実施の形態１と同様の効果を得ることができる。またフローティングＢＭパターン１３を配向異常領域に設けることにより遮光することができる。これによりコントラストを向上することができる。
【００５１】
また本実施の形態にかかる液晶表示装置の構成は図示したものに限られるものではない。実施の形態１に示した同様の構成を補助容量配線延在パターン５ａの代わりに、フローティングＢＭパターン１３で形成するものである。従って、その断面図は図２に示したものと同様になる。そしてこのフローティングＢＭパターン１３の幅Ｃｓと画素電極６と隣接するソース配線２との間隔Ｗを各ドットで調整して、画素電極６とフローティングＢＭパターン１３との蓄積容量（補助容量）を等しくするものである。これにより実施の形態１と同様の効果を得ることができる。なおフローティングＢＭパターン１３はゲート配線１と同一の工程で形成しており、電気的に浮いた状態の導電性パターンである。このフローティングＢＭパターン１３は、ゲート配線１と同様の工程でパターンニングできるため製造工程を増やさずに本発明の効果を得ることができる。
【００５２】
本発明の実施の形態３．
本発明に実施の形態３にかかる液晶表示装置の構成を図４に示す。図４はＴＦＴアレイ基板の構成を示す平面図である。図１、図２で付した符号と同一の符号は同一の構成を示すために説明を省略する。１４はゲート配線延在パターンであり、その幅をＣｓとする。また符号の後ろに付したｒ、ｇ、ｂはそれぞれＲ、Ｇ、Ｂのドット（着色層７）に対応する配線、電極、パターンであることを示している。
【００５３】
本実施の形態では、補助容量配線５及び補助容量配線延在パターン５ａが設けられておらず、その代わりにゲート配線から延在したゲート配線延在パターン１４が設けられている点で実施の形態１と異なる。隣接するドットに対応するゲート配線から延在したゲート配線延在パターン１４は補助容量配線５と同様に、画素電極６との間に電荷を蓄積する。ゲート配線延在パターン１４は実施の形態１と同様にパターン幅Ｃｓは、Ｇのドットに対応するＣｓｇのみ広くなっている。また画素電極６と隣接するソース配線２との間隔も、Ｇのドットに対応するＷｇのみ広くなっている。従ってゲート配線延在パターン１４の幅Ｃｓと画素電極６と隣接するソース配線２との間隔Ｗの差Ｃｓ−ＷがＲ、Ｇ、Ｂいずれのドットでも等しくなり、ゲート配線延在パターン１４と画素電極６の重なり面積、容量値が等しくなる。これにより、実施の形態１、２と同様の効果を得ることができる。
【００５４】
また本実施の形態にかかる液晶表示装置の構成は図示したものに限られるものではない。実施の形態１に示した同様の構成を補助容量配線延在パターン５ａの代わりに、ゲート配線延在パターン１４で形成するものである。従って、その断面図は図２に示したものと同様になる。そしてこのゲート配線延在パターン１４の幅Ｃｓと画素電極６と隣接するソース配線２との間隔Ｗを各ドットで調整して、画素電極６とゲート配線延在パターン１４との蓄積容量（補助容量）を等しくするものである。これにより実施の形態１と同様の効果を得ることができる。なおゲート配線延在パターン１４はゲート配線１と同一の工程で形成しており、電気的に浮いた状態の導電性パターンである。このゲート配線延在パターン１４は、ゲート配線１と同様の工程でパターンニングできるため製造工程を増やさずに本発明の効果を得ることができる。なお実施の形態１〜３に示した補助容量配線延在パターン５ａ、フローティングＢＭパターン１３及びゲート配線延在パターン１４を総称して補助容量形成パターンとする。この補助容量形成パターンの幅Ｃｓと画素電極６と隣接するソース配線２との間隔Ｗを各ドットで調整することにより、画素電極６と補助容量形成パターンとの蓄積容量（補助容量）を各ドット間で等しくすることができる。これにより各ドット間で充電特性や応答速度等の表示特性のばらつきを抑制することができる。
【００５５】
その他の実施の形態．
その他の実施の形態を図５、図６、図７、図８に示す。図５〜図８はＴＦＴアレイ基板の構成を示す平面図である。図１及び図２で付した符号と同一の符号は同一の構成を示すため説明を省略する。
【００５６】
実施の形態１では各ドットに対応する補助容量配線延在パターン５ａが補助容量配線５から４箇所延在して設けられていたが、図５、図６に示す様にどちらか一方のソース配線２に沿うように延在させてもよい。また図７に示すように補助容量配線５を挟んで片側のみ延在させてよい。上記の場合は補助容量配線延在パターン５ａがない領域にはＣＦ基板側でＢＭ８を設けることが必要になる。さらには図８に示すようにソース配線２に隣接する補助容量配線延在パターン以外にも補助容量配線延在パターンを設けてもよい。なお補助容量配線延在パターン５ａに限らず、フローティングＢＭパターン１３、ゲート配線延在パターン１４についても同様に上述のようなパターン形状を用いることが可能である。また図示した実施の形態に限られるものではなく、これらの組み合わせでも同様の効果を得ることができる。さらに各ソース配線２に対応する補助容量形成パターンが分割されており、片側に２つ以上の補助容量形成パターンが設けられていてもよい。
【００５７】
本発明は各ドット間で補助容量配線５及び補助容量配線延在パターン５ａ、フローティングＢＭパターン１３又はゲート配線延在パターン１４の補助容量形成パターンの形状を各ドット間で変えても、その画素電極６のパターン形状を調整することにより、補助容量形成パターンと画素電極６のパターンとの容量値を各ドット間で等しくことを特徴とする。そのため各ドット間で補助容量形成パターンと画素電極６のパターンの重なり部分の面積、パターン形状を略等しくすることが望ましい。これにより各ドット間で蓄積容量が等しくなり、表示特性のばらつきを抑制することができる。従って図示されたパターン形状に限られるものではない。
【００５８】
本発明はＲ、Ｇ、Ｂの配列が、同じ色が同じ列に並ぶストライプ配列、１ドットずつずらしたモザイク配列、隣の行で半ドットずつずらしたデルタ配列、４つのドットで１画素を構成するスクエア配列のいずれの配列にも用いることができる。
【００５９】
なお本発明にかかるＴＦＴアレイ基板は実施の形態１で示した製造方法で挙げれた膜種、形成方法に限らず、他の膜種、形成方法でも同様の構成をとれば同じ効果が得られる。例えば導電膜はＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ以外にもＮｉ、Ａｇ、Ｔａ、Ｃｕ等の金属及びこれらを主成分とした合金でもよい。さらに絶縁膜はＳｉＮ_ｘに限らずＳｉＯ_２やＡｌ_２Ｏ_３でもよい。また半導体層１はａ−Ｓｉ膜（アモルファスシリコン）に限らずｐ−Ｓｉ膜（ポリシリコン）でもよい。オーミック層を形成するためにＰ、Ａｓをドープしてｎ^＋ａ−Ｓｉ層を形成したが、Ｂをドープしてオーミック層としてｐ^＋ａ−Ｓｉ層を形成してもよい。また成膜方法はスパッタ法、プラズマＣＶＤ法に限らず蒸着法、減圧ＣＶＤ法、常圧ＣＶＤ法を用いてもよい。これらによっても同様の効果が得られる。さらにゲート配線と補助容量形成パターンは異なる層で形成してもよい。
【００６０】
【発明の効果】
本発明によれば、隣接ドット間で異なるパターン形状を設計した場合でも、各ドット間で表示特性のばらつきが抑制された液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる液晶表示装置の構造を示した平面図である。
【図２】図２（ａ）図１のＡ−Ａ断面図である。図２（ｂ）図１のＢ−Ｂ断面図である。図２（ｃ）図１のＣ−Ｃ断面図である。
【図３】本発明の実施の形態２にかかる液晶表示装置の構造を示した平面図である。
【図４】本発明の実施の形態３にかかる液晶表示装置の構造を示した平面図である。
【図５】本発明のその他の実施の形態にかかる液晶表示装置の構造を示した平面図である。
【図６】本発明のその他の実施の形態にかかる液晶表示装置の構造を示した平面図である。
【図７】本発明のその他の実施の形態にかかる液晶表示装置の構造を示した平面図である。
【図８】本発明のその他の実施の形態にかかる液晶表示装置の構造を示した平面図である。
【図９】従来の液晶表示装置のＴＦＴアレイ基板の構造を示した平面図である。
【図１０】図９のＤ−Ｄ断面図である。
【図１１】液晶表示装置のＣＦ基板の構造を示した断面図である。
【符号の説明】
１ゲート配線
２ソース配線
３ソース電極
４ドレイン電極
５補助容量配線
５ａ補助容量配線延在パターン
６画素電極
７着色層
８ＢＭ（ブラックマトリクス）
９保護膜
１０対向電極
１１配向膜
１２半導体層
１３フローティングブラックマトリクスパターン（フローティングＢＭパターン）
１４ゲート配線延在パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device provided with a thin film transistor.
[0002]
[Prior art]
In general, a liquid crystal display device is configured such that a display material such as liquid crystal is sandwiched between two opposing insulating substrates, and a voltage is selectively applied to the display material. A substrate (hereinafter referred to as a TFT array substrate) on which switching elements such as thin film transistors (hereinafter referred to as TFTs) and pixel electrodes connected thereto are formed on at least one opposing surface side of these two insulating substrates. ), Signal wirings (source wirings and gate wirings) for supplying signals to the switching elements are formed in a matrix.
[0003]
The structure of a conventional TFT is shown in FIGS. FIG. 9 is a plan view of a TFT portion having a bottom gate structure, and FIG. 10 is a cross-sectional view taken along line AA in FIG. Here, 1 is a gate wiring, 2 is a source wiring, 3 is a source electrode, 4 is a drain electrode, 5 is an auxiliary capacitance wiring, 6 is a pixel electrode, and 12 is a semiconductor layer.
[0004]
A general method for manufacturing a TFT will be described with reference to FIG. First, a conductive film such as Al, Cr, Mo, Ti, or W is formed on an insulating substrate by a sputtering apparatus. Then, the gate wiring 1 and the auxiliary capacity wiring 5 (storage capacity wiring, storage capacity wiring) are formed by a photolithography process (exposure process), an etching process, and a resist removal process. These wirings are formed substantially in parallel. Further, an extended pattern is provided from the storage capacitor line substantially in parallel with the source line 2 to be formed later.
[0005]
Next, SiN is formed on the insulating substrate on which the gate wiring 1 is formed. _x An insulating film such as a semiconductor film and an a-Si semiconductor film are formed by a plasma CVD apparatus. Here, the semiconductor film is doped with P to form an ohmic layer n ⁺ An a-Si layer is formed. Then, the semiconductor layer 12 is formed by a photolithography process, an etching process, and a resist removal process. Further, a conductive film made of Al, Cr, Mo, Ti, W or the like for forming the source wiring 2, the source electrode 3, and the drain electrode 4 is formed thereon by a sputtering apparatus. Then, the source wiring 2, the source electrode 3, and the drain electrode 4 are formed by a photolithography process, an etching process, and a resist removal process. A switching element is formed by the process as described above.
[0006]
After this, SiN which is an interlayer insulating film _x A film is formed, and contact holes are formed by a photolithography process, a resist removal process, and an etching process. Then, a transparent conductive film such as an ITO film is formed. The pixel electrode 6 is formed by a photolithography process, a resist removal process, and an etching process. The drain electrode 4 and the ITO film are in contact with each other through the contact hole, and the switching element and the pixel electrode 6 are connected. The TFT is formed by the process as described above, and the TFT array substrate is formed by providing the TFT in an array.
[0007]
The other substrate is a color filter substrate (hereinafter referred to as a CF substrate) provided with a colored layer corresponding to each color dot of R, G, B. The structure of this CF substrate will be described with reference to FIG. 7 is a colored layer, 7r is a colored layer of R (red), 7g is a colored layer of G (green), and 7b is a colored layer of B (blue). 8 is a BM (black matrix) which is a light shielding layer, 9 is a protective film, 10 is a counter electrode, and 11 is an alignment film.
[0008]
First, a Cr film is formed on an insulating substrate by a sputtering apparatus. Then, BM8 which is a light shielding layer is formed by the photoengraving process etc.
[0009]
From this, a red (R) pigment is applied onto the substrate. Thereafter, the pigment is patterned by resist coating, exposure and development steps, and an R colored layer 7r is formed between BM8. This is repeated for the G colored layer 7g and the B colored layer 7b to form the three primary color layers 7. These colored layers of R, G, and B are arranged in order as shown in FIG. 9 and correspond to dots of each color. One pixel is formed from these RGB colored layers.
[0010]
A transparent protective film 9 is applied and planarized from above, and a transparent conductive film is further formed to form the counter electrode 10. In order to obtain a predetermined liquid crystal molecular alignment, an alignment film 11 made of an organic polymer film is formed, and a rubbing process is performed in a certain direction.
[0011]
The TFT array substrate manufactured by the above process and the CF substrate are arranged to face each other. Then, liquid crystal molecules are injected between the substrates and sealed. Then, backlight light is irradiated from the back side of the TFT array substrate. When the switching element is OFF, the liquid crystal molecules are aligned in the direction aligned by the alignment film 11 and shielded from light.
[0012]
When the switching element is ON, a voltage is applied to the pixel electrode 6, and a potential difference is generated between the pixel electrode 6 and the counter electrode 10. Accordingly, the liquid crystal molecules are aligned perpendicular to the substrate and transmit light. Even when the switching element is turned off, the charge is held by the storage capacitor of the pixel electrode 6 and the auxiliary capacitor wiring 5, and the liquid crystal molecules are held in an aligned state. Thereby, the brightness of each dot is displayed according to ON / OFF of the switching element. One pixel is formed by these RGB dots, and an arbitrary color is displayed.
[0013]
In the liquid crystal display device, these dots are formed at an equal pitch regardless of the corresponding colors (RGB). Therefore, the RGB dot sizes are hardly different. Accordingly, each wiring between RGB adjacent dots, the pattern width, interval, and overlapping area of the pixel electrodes have substantially the same pattern shape (planar shape). However, it is difficult to equally divide the display area into RGB dots because of the mask accuracy in the exposure process. Also, in order to alleviate the luminance difference of each backlight light source with respect to the RGB dots, the aperture ratio of the RGB dots has to be designed differently.
[0014]
In this case, it is necessary to adjust the pattern shape by the wiring width of the dots of each color, the spacing between the wirings, the spacing between the electrodes and the wiring, and the like. However, in this case, there is a possibility that a difference in wiring width or interval due to a size difference between adjacent dots causes a wiring resistance or capacitance difference between adjacent dots, which affects display characteristics.
[0015]
As a countermeasure, Japanese Patent Laid-Open No. 2001-228491 discloses a method of providing a difference between adjacent dots in the width of the source wiring and the auxiliary capacity wiring. However, when a difference is provided between adjacent dots in the source wiring width, there is a problem that a charging characteristic difference becomes remarkable between adjacent dots. In addition, when a difference is provided between the adjacent dots in the width of the auxiliary capacity wiring, the area of the auxiliary capacity wiring becomes wide, and the area of the overlapping portion with the pixel electrode increases. Accordingly, there is a problem in that the storage capacity differs between adjacent dots and the display characteristics vary.
[0016]
[Problems to be solved by the invention]
As described above, the conventional liquid crystal display device has a problem in that when the pattern shape such as the wiring width and the interval is different between adjacent dots, a difference in resistance and capacitance occurs, resulting in variations in display characteristics of each color. .
[0017]
The present invention has been made to solve such problems, and provides a liquid crystal display device in which variation in display characteristics between dots is suppressed even when adjacent patterns are designed with different pattern shapes. For the purpose.
[0018]
[Means for Solving the Problems]
The liquid crystal display device according to the present invention includes a first substrate and a second substrate that are arranged to face each other with a liquid crystal layer interposed therebetween, and is composed of red (R), green (G), and blue (B) dots. In the liquid crystal display device in which pixels are formed, the first substrate includes R, G, and B colored layers (for example, the colored layer 7 in the embodiment of the present invention) that form the dots, and the colored A light-shielding layer (for example, BM8 in the embodiment of the present invention) provided between the layers, and the second substrate has a gate wiring (for example, the gate wiring 1 in the embodiment of the present invention) intersecting each other. ) And source wiring (for example, source wiring 2 in the embodiment of the present invention), and auxiliary capacitance formation patterns (for example, of the present invention) corresponding to the R, G, and B dots formed along the source wiring. Auxiliary capacitor wiring extension in the embodiment One of the turn 5a, the floating BM pattern 13 or the gate wiring extension pattern 14), a switching element provided in the vicinity of the position where the gate wiring and the source wiring intersect, and the R, A pixel electrode corresponding to each of the G and B dots (for example, the pixel electrode 6 in the embodiment of the present invention), and the pattern shape of the auxiliary capacitance forming pattern of any one of the R, G, and B dots is Unlike the other R, G, and B dots, the auxiliary capacitance formation pattern and the capacitance value of the pixel electrode are substantially equal in any of the R, G, and B dots. Thus, even when adjacent dots are designed with different pattern shapes, it is possible to suppress variations in display characteristics such as charging characteristics and response speed between the dots.
[0019]
The liquid crystal display device according to the present invention includes a first substrate and a second substrate that are arranged to face each other with a liquid crystal layer interposed therebetween, and is composed of red (R), green (G), and blue (B) dots. In the liquid crystal display device in which pixels are formed, the first substrate includes R, G, and B colored layers (for example, the colored layer 7 in the embodiment of the present invention) that form the dots, and the colored A light-shielding layer (for example, BM8 in the embodiment of the present invention) provided between the layers, and the second substrate has a gate wiring (for example, the gate wiring 1 in the embodiment of the present invention) intersecting each other. ) And a source wiring (for example, the source wiring 2 in the embodiment of the present invention), an auxiliary capacitance wiring (for example, the auxiliary capacitance wiring 5 in the embodiment of the present invention) provided substantially parallel to the gate wiring, Before being formed along the source wiring Auxiliary capacitance formation patterns corresponding to R, G, and B dots (for example, the auxiliary capacitance wiring extension pattern 5a, the floating BM pattern 13, or the gate wiring extension pattern 14 in the embodiment of the present invention) and the gate wiring And a switching element provided near the position where the source wiring intersects, and a pixel electrode connected to the switching element and corresponding to each of the R, G, and B dots (for example, the pixel electrode in the embodiment of the present invention) 6), and the pattern shape of the auxiliary capacitance formation pattern of any of the R, G, and B dots is different from the other R, G, and B dots, and the auxiliary capacitance formation pattern and the pixel electrode It is characterized in that the capacitance value is substantially equal for any of the R, G, and B dots. Thus, even when adjacent dots are designed with different pattern shapes, it is possible to suppress variations in display characteristics such as charging characteristics and response speed between the dots.
[0020]
In the above-described liquid crystal display device, it is desirable that the area of the overlapping portion of the auxiliary capacitance formation pattern and the pixel electrode is substantially equal for any of the R, G, and B dots. Thereby, the dispersion | variation in the display characteristic between each dot can be suppressed.
[0021]
In the above-described liquid crystal display device, the pattern shape of the overlapping portion of the auxiliary capacitance formation pattern and the pixel electrode can be made substantially equal for any of the R, G, and B dots. Thereby, the dispersion | variation in the display characteristic between each dot can be suppressed.
[0022]
The liquid crystal display device according to the present invention includes a first substrate and a second substrate that are arranged to face each other with a liquid crystal layer interposed therebetween, and is composed of red (R), green (G), and blue (B) dots. A liquid crystal display device in which pixels are formed, wherein the first substrate includes R, G, and B colored layers that form the dots, and a light shielding layer provided between the colored layers, On the second substrate, the gate wiring and the source wiring intersect with each other, the auxiliary capacitance formation pattern corresponding to each of the R, G, and B dots formed along the source wiring, and the gate wiring and the source wiring intersect. A switching element provided in the vicinity of the position to be operated, and a pixel electrode connected to the switching element and corresponding to each of the R, G, and B dots, and the auxiliary of any of the R, G, and B dots The width of the capacitor formation pattern (for example, The auxiliary capacitance wiring extending pattern width Cs, floating BM pattern 13 width Cs or gate wiring extending pattern width Cs) is different from the other R, G, B dots, and the auxiliary capacitance The difference (for example, Cs−W in the embodiment of the present invention) between the width (Cs) of the formation pattern and the distance (for example, W in the embodiment of the present invention) between the source wiring adjacent to the pixel electrode is Any of R, G, and B dots is substantially equal. Thereby, even when adjacent dots are designed with different pattern shapes, it is possible to suppress variations in display characteristics between the dots.
[0023]
The liquid crystal display device according to the present invention includes a first substrate and a second substrate that are arranged to face each other with a liquid crystal layer interposed therebetween, and is composed of red (R), green (G), and blue (B) dots. A liquid crystal display device in which pixels are formed, wherein the first substrate includes R, G, and B colored layers that form the dots, and a light shielding layer provided between the colored layers, On the second substrate, the gate wiring and the source wiring intersecting each other, the auxiliary capacitance wiring provided substantially in parallel with the gate wiring, and the R, G, B dots formed along the source wiring. An auxiliary capacitance forming pattern, a switching element provided in the vicinity of a position where the gate wiring and the source wiring intersect, and a pixel electrode connected to the switching element and corresponding to each of the R, G, and B dots. Prepared, any of R, G, B The width of the auxiliary capacitance formation pattern of dots (for example, the width Cs of the auxiliary capacitance wiring extension pattern, the width Cs of the floating BM pattern 13 or the width Cs of the gate wiring extension pattern 14 in the embodiment of the present invention) Unlike the R, G and B dots, the difference (for example, W in the embodiment of the present invention) between the width (Cs) of the auxiliary capacitance formation pattern and the source wiring adjacent to the pixel electrode (for example, W) , Cs-W) in the embodiment of the present invention is characterized in that all of the R, G, and B dots are substantially equal. Thereby, even when adjacent dots are designed with different pattern shapes, it is possible to suppress variations in display characteristics between the dots.
[0024]
In the above-described liquid crystal display device, it is desirable that the capacitance values of the pixel electrode and the auxiliary capacitance formation pattern are substantially equal for any of the R, G, and B dots. Thereby, the dispersion | variation in the display characteristic between each dot can be suppressed.
[0025]
Furthermore, the area of the portion where the pixel electrode and the auxiliary capacitance formation pattern overlap may be substantially equal for any of the R, G, and B dots. Thereby, the dispersion | variation in the display characteristic between each dot can be suppressed.
[0026]
In addition, it is possible to make the pattern shape of the portion where the pixel electrode and the auxiliary capacitance formation pattern overlap substantially the same for any of the R, G, and B dots. Thereby, the dispersion | variation in the display characteristic between each dot can be suppressed.
[0027]
In the liquid crystal display device described above, it is desirable that the interval between the auxiliary capacitance forming pattern and the adjacent source line is substantially equal for any of the R, G, and B dots. Thereby, the dispersion | variation in the display characteristic between each dot can be suppressed.
[0028]
As a more preferable aspect, the width of the source wiring is made substantially equal for any of the R, G, and B dots. Thereby, the dispersion | variation in the display characteristic between each dot can be suppressed.
[0029]
Further, the width (Cs) of the auxiliary capacitance formation pattern of any one of the R, G, and B dots is 0.25 μm or more with the width (Cs) of the auxiliary capacitance formation pattern of the other R, G, and B dots. It is desirable to make them different. Thereby, variation in display characteristics can be suppressed even when it is necessary to design differently between adjacent dots due to mask accuracy in the exposure process.
[0030]
In the above liquid crystal display device, the auxiliary capacitor wiring formation pattern can be formed of any one of an auxiliary capacitor extending pattern, a floating black matrix pattern, and a gate wiring extending pattern. As a result, even when adjacent dots are designed with different pattern shapes, variations in display characteristics such as charging characteristics and response speed can be easily suppressed between the dots.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 of the present invention.
The structure of the liquid crystal display device according to the present invention is shown in FIG. 1, FIG. 2 (a), FIG. 2 (b), and FIG. 2 (c). FIG. 1 is a plan view of a TFT array substrate, which corresponds to R, G, and B dots, respectively. 2 (a), 2 (b), and 2 (c) are AA, BB, and CC sectional views of FIG. 1 including the CF substrate, respectively. It corresponds to G and B dots (colored layers).
[0032]
Reference numeral 1 denotes a gate wiring, 2 a source wiring, 3 a source electrode, 4 a drain electrode, 5 an auxiliary capacitance wiring, 5 a an auxiliary capacitance wiring extending pattern, 6 a pixel electrode, and 12 a semiconductor layer. These are provided on the TFT array substrate side. 7 is an RGB colored layer, 8 is a BM (black matrix) which is a light shielding layer, 9 is a protective film, 10 is a counter electrode provided by a transparent conductive film, 11 is an alignment film, and these are provided on the CF substrate side. It has been. R, g, and b after the numbers indicate wirings, electrodes, and patterns corresponding to R, G, and B dots (colored layer 7), respectively. For example, 2r indicates a source wiring corresponding to an R dot, and 6g indicates a pixel electrode corresponding to a G dot. If there is no r, g, or b after the number, each component is generically referred to regardless of the dot.
[0033]
Hereinafter, the structure of the TFT array substrate according to the present invention will be described in accordance with the manufacturing process. First, a conductive film such as Al, Cr, Mo, Ti, or W is formed on an insulating substrate by a sputtering apparatus. Then, the gate wiring 1, the auxiliary capacitance wiring 5, and the auxiliary capacitance wiring extended pattern 5 a are formed by the photolithography process, the etching process, and the resist removal process. As shown in FIG. 1, the gate line 1 and the auxiliary capacity line 5 are formed in parallel, and the auxiliary capacity line 5 is formed so as to cross the substantial center of the pixel electrode 6. Further, the auxiliary capacity line extending pattern 5 a is formed substantially perpendicular to the gate line 1 and the auxiliary capacity line 5.
[0034]
As shown in FIG. 1, the auxiliary capacitance line extending pattern 5a is provided along the source line 2 that drives the switching element of the dot and the source line 2 that drives the switching element of the adjacent dot. Further, it extends on both sides with the auxiliary capacitance wiring 5 interposed therebetween. Auxiliary capacitance line extending patterns 5 a corresponding to the respective dots are provided to extend from the auxiliary capacitance line 5 at four locations.
[0035]
Here, as shown in FIG. 2A, FIG. 2B, and FIG. 2C, the widths of the auxiliary capacitor wiring extended patterns 5a corresponding to the R, G, and B dots are set to Csr, Csg, and Csb, respectively. To do. Csr, Csg, and Csb are collectively referred to as Cs. In the present embodiment, Csr and Csb are set to 6.0 μm and Csg is set to a value different from G by 6.25 μm in order to reduce the luminance difference of G dots. Therefore, FIG. 2A and FIG. 2C have the same shape.
[0036]
Next, SiN is formed on the insulating substrate on which the gate wiring 1 is formed. _x An insulating film such as a semiconductor film and an a-Si semiconductor film are formed by a plasma CVD apparatus. Here, the semiconductor film is doped with P to form an ohmic layer n ⁺ An a-Si layer is formed. Then, the semiconductor layer 12 is formed by a photolithography process, an etching process, and a resist removal process. Further, a conductive film made of Al, Cr, Mo, Ti, W or the like for forming the source wiring 2, the source electrode 3, and the drain electrode 4 is formed thereon by a sputtering apparatus. A source wiring 2, a source electrode 3, and a drain electrode 4 are formed on the conductive film by a photolithography process, an etching process, and a resist removal process. Here, since the source line 2 is provided perpendicular to the gate line 1 and the auxiliary capacity line, it is parallel to the auxiliary capacity line extending pattern 5a. The widths of the source wirings 2r, 2g, and 2b are all 6.5 μm. A switching element is formed by the process as described above.
[0037]
After this, SiN which is an interlayer insulating film _x A film is formed, and contact holes are formed by a photolithography process, a resist removal process, and an etching process. Then, a transparent conductive film such as an ITO film is formed. The pixel electrode 6 is formed by a photolithography process, a resist removal process, and an etching process. The drain electrode 4 and the ITO film are in contact with each other through the contact hole, and the switching element and the pixel electrode 6 are connected.
[0038]
The TFT array substrate and the CF substrate are disposed to face each other, and a liquid crystal material is injected therebetween. An electric field is generated by the potential difference between the pixel electrode 6 and the counter electrode 10 provided on the CF substrate side, and the liquid crystal molecules are aligned.
[0039]
In the present embodiment, the storage capacitor wiring extending pattern 5 a is provided between the pixel electrode 6 and the source wiring 2. The auxiliary capacitor wiring extension pattern 5a has a structure protruding from the pixel electrode 6 as shown in FIGS. 2 (a), 2 (b), and 2 (c). The region where the pixel electrode 6 is not formed is an abnormal alignment region where an electric field is not applied perpendicular to the substrate. By providing the auxiliary capacitor wiring extending pattern 5a in this region, this orientation abnormality region can be shielded from light. Thereby, contrast can be improved.
[0040]
The pixel electrode 6 is provided between the source line 2 that drives the switching element and the source line 2 that drives the adjacent switching element. Here, the interval between the pixel electrode 6r corresponding to the R dot and the source wiring 2g for driving the switching element corresponding to the G dot shown in FIG. Similarly, the interval between the pixel electrode 6g and the source line 2b is Wgb as shown in FIG. 2B, and the interval between the pixel electrode 6b and the source line 2r is Wbr as shown in FIG. . The Wrg, Wgb, and Wbr are collectively referred to as W. Here, Wrg and Wbr are 4.5 μm, and Wgb is 4.75 μm. Since the width Csg of the auxiliary capacitor wiring extension pattern 5a is 0.25 μm wider than Csr and Csb, only the G pixel electrode 6g is narrowed. As a result, (Csb−Wbr) = (Csr−Wrg) = (Csg−Wgb) = 1.5 μm, and the pixels adjacent to the width Cs of the auxiliary capacitance wiring extension pattern 5a with all the dots of R, G, and B The difference in the spacing W between the electrode 6 and the source wiring 2 is all equal between the dots.
[0041]
In the case described above, the width of the pixel electrode 6 is reduced by the amount of increase in the width of Cs. In addition, since the length of the auxiliary capacitor line extending pattern 5a is the same for each dot, the overlapping width and area of the auxiliary capacitor line extending pattern 5a and the pixel electrode 6 are the same between the dots. Accordingly, since the pattern shapes of the pixel electrode 6 and the auxiliary capacitance line extending pattern 5a are the same, the electric capacitance values are equal, and the storage capacitance when the switching element is turned on is also substantially equal. Thus, even when the RGB aperture ratios are different from each other, variations in display characteristics such as charging characteristics and response speeds between adjacent dots can be suppressed.
[0042]
Further, since the width of the source wiring 2 is the same between the dots, the wiring resistance between the adjacent dots is also the same. Thus, even when the RGB aperture ratios are different from each other, variations in display characteristics such as charging characteristics and response speeds between adjacent dots can be suppressed.
[0043]
Further, it is desirable that the distance between the source line 2 and the auxiliary capacitor line extending pattern 5a is also equal for each dot. If this distance is equal, the parasitic capacitance in the source line 2 and the auxiliary capacitance line extension pattern 5a between adjacent dots is also the same. As a result, even if the design is such that the aperture ratios of R, G, and B are different, variations in display characteristics such as charging characteristics and response speed between adjacent dots can be suppressed.
[0044]
In the present embodiment, the width Csg of the auxiliary capacitance line extending pattern 5ag corresponding to G is increased in order to reduce the luminance difference between the G dots, but the width Csr of the auxiliary capacitance line extending pattern corresponding to R and B is increased. Csb may be widened. In addition, the width of the auxiliary capacitance line extending pattern corresponding to any one of R, G, and B may be narrowed. In these cases, it is necessary to adjust the distance between the pixel electrode 5 and the source wiring 2 corresponding to the auxiliary capacitor wiring extension pattern. Thereby, even if a different aperture ratio is designed to alleviate the luminance difference of the backlight light source with respect to any of R, G, and B dots, it is possible to suppress variations in display characteristics between adjacent dots.
[0045]
Furthermore, the widths Csr, Csg, and Csb of the storage capacitor wiring extension pattern 5a may be different values for each dot. In this case, Wr, Wg, and Wb are all different values. Thereby, even if all the dots of R, G, and B are designed with different aperture ratios, variations in display characteristics can be suppressed.
[0046]
Furthermore, it can be used not only for reducing the luminance difference between the dots but also when it is necessary to design a different aperture ratio for each dot depending on the mask accuracy of the exposure process. For example, when the mask accuracy is 0.25 μm, it is desirable to provide a greater Cs difference between the dots.
[0047]
Further, only the cross-sectional view of the TFT array substrate in which the width of the auxiliary capacitance line extending pattern 5 on the side opposite to the switching element is changed is shown. However, the width of the auxiliary capacitance line extending pattern 5a on the switching element side may be changed. . Further, the widths of both the auxiliary capacitance line extending patterns 5a may be changed.
[0048]
In the TFT array substrate according to the present invention, even if the width Cs of the auxiliary capacitor line extending pattern is changed between the dots, the width Cs of the auxiliary capacitor line extending pattern is adjusted by adjusting the interval W between the pixel electrode and the source line. The difference (Cs−W) in the distance W between the pixel electrode and the source wiring is made equal. As a result, the capacitance value, the overlapping area, and the pattern shape of the auxiliary capacitor wiring extension pattern and the pixel electrode are substantially equal, and variations in display characteristics such as charging characteristics can be suppressed. Accordingly, the width and interval of each wiring are not limited to the above values. Moreover, it is not restricted to the pattern shape shown in figure.
[0049]
Embodiment 2 of the present invention.
FIG. 3 shows the configuration of the liquid crystal display device according to the second embodiment of the present invention. FIG. 3 is a plan view showing the configuration of the TFT array substrate. The same reference numerals as those used in FIGS. 1 and 2 indicate the same configuration, and the description thereof is omitted. Reference numeral 13 denotes a floating black matrix pattern (floating BM pattern) whose width is Cs. In addition, r, g, and b attached to the back of the reference numerals indicate wiring, electrodes, and patterns corresponding to R, G, and B dots (colored layer 7), respectively.
[0050]
The present embodiment is different from the first embodiment in that the auxiliary capacitor line 5 and the auxiliary capacitor line extending pattern 5a are not provided, and the floating BM pattern 13 is provided instead. The floating BM pattern 13 accumulates charges between the pixel electrodes 6 similarly to the auxiliary capacitance wiring 5. As in the first embodiment, the floating BM pattern 13 has a pattern width (Cs) that is wide only for Csg corresponding to the G dots. Further, the interval between the pixel electrode 6 and the adjacent source line 2 is also wide only by Wg corresponding to the G dot. Therefore, the difference Cs−W between the width Cs of the floating BM pattern 13 and the spacing W between the pixel electrode 6 and the adjacent source line 2 is equal for all the dots of R, G, and B, and the overlapping of the floating BM pattern 13 and the pixel electrode 6. The area and capacitance value are equal. Thereby, the effect similar to Embodiment 1 can be acquired. Further, the floating BM pattern 13 can be shielded from light by providing it in the abnormal alignment region. Thereby, contrast can be improved.
[0051]
Further, the configuration of the liquid crystal display device according to the present embodiment is not limited to the illustrated one. The same configuration as that of the first embodiment is formed by the floating BM pattern 13 instead of the auxiliary capacitor wiring extension pattern 5a. Accordingly, the cross-sectional view thereof is the same as that shown in FIG. Then, the width Cs of the floating BM pattern 13 and the interval W between the pixel electrode 6 and the adjacent source wiring 2 are adjusted by each dot, so that the storage capacitance (auxiliary capacitance) between the pixel electrode 6 and the floating BM pattern 13 is made equal. Is. Thereby, the same effect as in the first embodiment can be obtained. The floating BM pattern 13 is formed in the same process as the gate wiring 1 and is a conductive pattern in an electrically floating state. Since the floating BM pattern 13 can be patterned in the same process as the gate wiring 1, the effect of the present invention can be obtained without increasing the number of manufacturing processes.
[0052]
Embodiment 3 of the present invention.
FIG. 4 shows the configuration of the liquid crystal display device according to the third embodiment of the present invention. FIG. 4 is a plan view showing the configuration of the TFT array substrate. The same reference numerals as those used in FIGS. 1 and 2 indicate the same configuration, and the description thereof is omitted. Reference numeral 14 denotes a gate wiring extending pattern whose width is Cs. In addition, r, g, and b attached to the back of the reference numerals indicate wiring, electrodes, and patterns corresponding to R, G, and B dots (colored layer 7), respectively.
[0053]
In the present embodiment, the storage capacitor line 5 and the storage capacitor line extension pattern 5a are not provided, but instead the gate line extension pattern 14 extending from the gate line is provided. Different from 1. The gate line extending pattern 14 extending from the gate line corresponding to the adjacent dot accumulates electric charge between the pixel electrode 6 similarly to the auxiliary capacitance line 5. As in the first embodiment, the gate wiring extension pattern 14 has a pattern width Cs that is wide only by Csg corresponding to the G dots. Further, the interval between the pixel electrode 6 and the adjacent source line 2 is also wide only by Wg corresponding to the G dot. Therefore, the difference Cs−W between the width Cs of the gate wiring extension pattern 14 and the spacing W between the pixel electrode 6 and the adjacent source wiring 2 is equal in any of R, G, and B dots. The overlapping area and capacitance value of the electrodes 6 are equal. Thereby, the same effect as Embodiments 1 and 2 can be obtained.
[0054]
Further, the configuration of the liquid crystal display device according to the present embodiment is not limited to the illustrated one. The same configuration as that of the first embodiment is formed by the gate wiring extension pattern 14 instead of the auxiliary capacitance wiring extension pattern 5a. Accordingly, the cross-sectional view thereof is the same as that shown in FIG. Then, the width Cs of the gate wiring extension pattern 14 and the interval W between the pixel electrode 6 and the adjacent source wiring 2 are adjusted by each dot, and the storage capacitance (auxiliary capacitance) between the pixel electrode 6 and the gate wiring extension pattern 14 is adjusted. ) Are equal. Thereby, the same effect as in the first embodiment can be obtained. The gate wiring extension pattern 14 is formed in the same process as the gate wiring 1 and is an electrically floating conductive pattern. Since this gate wiring extension pattern 14 can be patterned in the same process as the gate wiring 1, the effect of the present invention can be obtained without increasing the number of manufacturing processes. Note that the auxiliary capacitance wiring extension pattern 5a, the floating BM pattern 13, and the gate wiring extension pattern 14 shown in the first to third embodiments are collectively referred to as an auxiliary capacitance formation pattern. By adjusting the width Cs of the auxiliary capacitance formation pattern and the interval W between the pixel electrode 6 and the adjacent source wiring 2 with each dot, the storage capacitance (auxiliary capacitance) between the pixel electrode 6 and the auxiliary capacitance formation pattern is adjusted for each dot. Can be equal between. This can suppress variations in display characteristics such as charging characteristics and response speed between the dots.
[0055]
Other embodiments.
Other embodiments are shown in FIG. 5, FIG. 6, FIG. 7, and FIG. 5 to 8 are plan views showing the structure of the TFT array substrate. The same reference numerals as those in FIG. 1 and FIG.
[0056]
In the first embodiment, the auxiliary capacity wiring extending pattern 5a corresponding to each dot is provided to extend from the auxiliary capacity wiring 5 at four locations. However, as shown in FIGS. You may extend along 2. Further, as shown in FIG. 7, only one side of the storage capacitor wiring 5 may be extended. In the above case, it is necessary to provide the BM 8 on the CF substrate side in the region where the auxiliary capacitor wiring extension pattern 5a is not present. Further, as shown in FIG. 8, an auxiliary capacitor line extending pattern may be provided in addition to the auxiliary capacitor line extending pattern adjacent to the source line 2. Not only the auxiliary capacitor wiring extension pattern 5a but also the floating BM pattern 13 and the gate wiring extension pattern 14 can similarly use the pattern shapes as described above. Moreover, it is not restricted to embodiment shown in figure, The same effect can be acquired also in these combinations. Furthermore, the auxiliary capacitance forming pattern corresponding to each source wiring 2 may be divided, and two or more auxiliary capacitance forming patterns may be provided on one side.
[0057]
In the present invention, even if the shape of the auxiliary capacitance wiring pattern of the auxiliary capacitance wiring 5 and the auxiliary capacitance wiring extension pattern 5a, the floating BM pattern 13 or the gate wiring extension pattern 14 is changed between the dots, By adjusting the pattern shape of 6, the capacitance values of the auxiliary capacitance forming pattern and the pattern of the pixel electrode 6 are equal between the dots. Therefore, it is desirable that the area and pattern shape of the overlapping portion of the auxiliary capacitance formation pattern and the pattern of the pixel electrode 6 be approximately equal between the dots. As a result, the storage capacities are equal among the dots, and variations in display characteristics can be suppressed. Therefore, the pattern shape is not limited to the illustrated one.
[0058]
In the present invention, the arrangement of R, G, and B is a stripe arrangement in which the same color is arranged in the same column, a mosaic arrangement that is shifted by one dot, a delta arrangement that is shifted by half a dot in the adjacent row, and one pixel that consists of four dots It can be used for any array of square arrays.
[0059]
The TFT array substrate according to the present invention is not limited to the film type and the formation method mentioned in the manufacturing method shown in the first embodiment, and the same effect can be obtained by using other film types and the same formation method. For example, in addition to Al, Cr, Mo, Ti, and W, the conductive film may be a metal such as Ni, Ag, Ta, or Cu and an alloy containing these as a main component. Furthermore, the insulating film is SiN _x Not only SiO ₂ And Al ₂ O ₃ But you can. The semiconductor layer 1 is not limited to an a-Si film (amorphous silicon) but may be a p-Si film (polysilicon). In order to form an ohmic layer, n is doped with P and As. ⁺ Although an a-Si layer was formed, p was formed as an ohmic layer by doping B. ⁺ An a-Si layer may be formed. Further, the film forming method is not limited to the sputtering method and the plasma CVD method, and an evaporation method, a low pressure CVD method, and an atmospheric pressure CVD method may be used. The same effect can be obtained by these. Furthermore, the gate wiring and the auxiliary capacitance formation pattern may be formed in different layers.
[0060]
【The invention's effect】
According to the present invention, it is possible to provide a liquid crystal display device in which variation in display characteristics between dots is suppressed even when different pattern shapes are designed between adjacent dots.
[Brief description of the drawings]
FIG. 1 is a plan view showing a structure of a liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 (a) is a cross-sectional view taken along the line AA in FIG. 2B is a cross-sectional view taken along the line BB in FIG. 2 (c) is a cross-sectional view taken along the line CC of FIG.
FIG. 3 is a plan view showing the structure of a liquid crystal display device according to a second embodiment of the present invention.
FIG. 4 is a plan view showing the structure of a liquid crystal display device according to a third embodiment of the present invention.
FIG. 5 is a plan view showing a structure of a liquid crystal display device according to another embodiment of the present invention.
FIG. 6 is a plan view showing a structure of a liquid crystal display device according to another embodiment of the present invention.
FIG. 7 is a plan view showing the structure of a liquid crystal display device according to another embodiment of the present invention.
FIG. 8 is a plan view showing the structure of a liquid crystal display device according to another embodiment of the present invention.
FIG. 9 is a plan view showing a structure of a TFT array substrate of a conventional liquid crystal display device.
10 is a sectional view taken along the line DD of FIG. 9. FIG.
FIG. 11 is a cross-sectional view showing a structure of a CF substrate of a liquid crystal display device.
[Explanation of symbols]
1 Gate wiring
2 Source wiring
3 Source electrode
4 Drain electrode
5 Auxiliary capacity wiring
5a Auxiliary capacitor wiring extension pattern
6 Pixel electrode
7 Colored layer
8 BM (Black Matrix)
9 Protective film
10 Counter electrode
11 Alignment film
12 Semiconductor layer
13 Floating black matrix pattern (floating BM pattern)
14 Gate wiring extension pattern

Claims

A liquid crystal display device comprising a first substrate and a second substrate that are opposed to each other with a liquid crystal layer sandwiched therebetween, and pixels formed of red (R), green (G), and blue (B) dots are formed. There,
The first substrate includes R, G, and B colored layers that form the dots,
A light shielding layer provided between the colored layers,
The second substrate includes a gate wiring and a source wiring crossing each other,
Auxiliary capacitor formation pattern formed along the source wiring and corresponding to the R, G, B dots,
A switching element provided in the vicinity of a position where the gate wiring and the source wiring intersect;
A pixel electrode connected to the switching element and corresponding to each of the R, G, and B dots;
The auxiliary capacitance formation pattern pattern shape of any one of the R, G, and B dots is different from the other R, G, and B dots, and the capacitance values of the auxiliary capacitance formation pattern and the pixel electrode are R, A liquid crystal display device characterized in that both G and B dots are substantially equal.

A liquid crystal display device comprising a first substrate and a second substrate that are opposed to each other with a liquid crystal layer sandwiched therebetween, and pixels formed of red (R), green (G), and blue (B) dots are formed. There,
The first substrate includes R, G, and B colored layers that form the dots,
A light shielding layer provided between the colored layers,
The second substrate includes a gate wiring and a source wiring crossing each other,
An auxiliary capacitance wiring provided substantially parallel to the gate wiring;
Auxiliary capacitor formation pattern formed along the source wiring and corresponding to the R, G, B dots,
A switching element provided in the vicinity of a position where the gate wiring and the source wiring intersect;
A pixel electrode connected to the switching element and corresponding to each of the R, G, and B dots;
The auxiliary capacitance formation pattern pattern shape of any one of the R, G, and B dots is different from the other R, G, and B dots, and the capacitance values of the auxiliary capacitance formation pattern and the pixel electrode are R, A liquid crystal display device characterized in that both G and B dots are substantially equal.

The liquid crystal display device according to claim 1 or 2,
The liquid crystal display device according to claim 1, wherein the area where the auxiliary capacitor formation pattern and the pixel electrode overlap is substantially equal in any of the R, G, and B dots.

The liquid crystal display device according to claim 3,
A liquid crystal display device, wherein a pattern shape of a portion where the auxiliary capacitance formation pattern and the pixel electrode overlap is substantially the same in any of the R, G, and B dots.

A liquid crystal display device comprising a first substrate and a second substrate that are opposed to each other with a liquid crystal layer sandwiched therebetween, and pixels formed of red (R), green (G), and blue (B) dots are formed. There,
The first substrate includes R, G, and B colored layers that form the dots,
A light shielding layer provided between the colored layers,
The second substrate includes a gate wiring and a source wiring crossing each other,
Auxiliary capacitor formation pattern formed along the source wiring and corresponding to the R, G, B dots,
A switching element provided in the vicinity of a position where the gate wiring and the source wiring intersect;
A pixel electrode connected to the switching element and corresponding to each of the R, G, and B dots;
The auxiliary capacitance forming pattern width (Cs) of any one of the R, G, and B dots is different from the other R, G, B dots, and the auxiliary capacitance forming pattern width (Cs) and the pixel electrode A liquid crystal display device, characterized in that a difference in an interval (W) between adjacent source wirings is substantially the same for any of the R, G, and B dots.

A liquid crystal display device comprising a first substrate and a second substrate that are opposed to each other with a liquid crystal layer sandwiched therebetween, and pixels formed of red (R), green (G), and blue (B) dots are formed. There,
The first substrate includes R, G, and B colored layers that form the dots,
A light shielding layer provided between the colored layers,
The second substrate includes a gate wiring and a source wiring crossing each other,
An auxiliary capacitance wiring provided substantially parallel to the gate wiring;
Auxiliary capacitor formation pattern formed along the source wiring and corresponding to the R, G, B dots,
A switching element provided in the vicinity of a position where the gate wiring and the source wiring intersect;
A pixel electrode connected to the switching element and corresponding to each of the R, G, and B dots;
The auxiliary capacitance forming pattern width (Cs) of any one of the R, G, and B dots is different from the other R, G, B dots, and the auxiliary capacitance forming pattern width (Cs) and the pixel electrode A liquid crystal display device, characterized in that a difference in an interval (W) between adjacent source wirings is substantially the same for any of the R, G, and B dots.

The liquid crystal display device according to claim 5, wherein
A liquid crystal display device, wherein the capacitance values of the pixel electrode and the auxiliary capacitance formation pattern are substantially equal for any of the R, G, and B dots.

The liquid crystal display device according to claim 7,
The liquid crystal display device, wherein the area where the pixel electrode and the auxiliary capacitance formation pattern overlap is substantially equal in any of the R, G, and B dots.

The liquid crystal display device according to claim 8,
A liquid crystal display device, wherein a pattern shape of a portion where the pixel electrode and the auxiliary capacitance formation pattern overlap is substantially the same in any of the R, G, and B dots.

The liquid crystal display device according to claim 1, wherein
The liquid crystal display device, wherein the interval between the auxiliary capacitance forming pattern and the adjacent source line is substantially equal for any of the R, G, and B dots.

The liquid crystal display device according to any one of claims 1 to 10,
2. A liquid crystal display device according to claim 1, wherein the width of the source wiring is substantially the same for any of the R, G, and B dots.

A liquid crystal display device according to any one of claims 1 to 11,
The width (Cs) of the auxiliary capacitance formation pattern of one of the R, G, and B dots differs from the width (Cs) of the auxiliary capacitance formation pattern of the other R, G, and B dots by 0.25 μm or more. A liquid crystal display device characterized by the above.

The liquid crystal display device according to claim 1, wherein the auxiliary capacitance forming pattern is any one of an auxiliary capacitance extending pattern, a floating black matrix pattern, and a gate wiring extending pattern.