JP3903053B2 - Manufacturing method of image forming apparatus - Google Patents

Manufacturing method of image forming apparatus Download PDF

Info

Publication number
JP3903053B2
JP3903053B2 JP2005123990A JP2005123990A JP3903053B2 JP 3903053 B2 JP3903053 B2 JP 3903053B2 JP 2005123990 A JP2005123990 A JP 2005123990A JP 2005123990 A JP2005123990 A JP 2005123990A JP 3903053 B2 JP3903053 B2 JP 3903053B2
Authority
JP
Japan
Prior art keywords
spacer
electrode
film
substrate
resistance film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005123990A
Other languages
Japanese (ja)
Other versions
JP2005259710A (en
Inventor
靖浩 伊藤
正弘 伏見
邦裕 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005123990A priority Critical patent/JP3903053B2/en
Publication of JP2005259710A publication Critical patent/JP2005259710A/en
Application granted granted Critical
Publication of JP3903053B2 publication Critical patent/JP3903053B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、スペーサを用いた画像形成装置の製造方法に関するものである。   The present invention relates to a method for manufacturing an image forming apparatus using a spacer.

従来から、電子放出素子として熱陰極素子と冷陰極素子の2種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子(以下FE型と記す)や、金属/絶縁層/金属型放出素子(以下MIM型と記す)、などが知られている。   Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among these, as the cold cathode device, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. Yes.

表面伝導型放出素子としては、例えば、M.I.Elinson,Radio Eng.Electron Phys.,10,1290,(1965)や、後述する他の例が知られている。   As the surface conduction electron-emitting device, for example, M.I.Elinson, Radio Eng. Electron Phys., 10, 1290, (1965) and other examples described later are known.

表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるSnO2薄膜を用いたものの他に、Au薄膜によるもの[G.Dittmer: "Thin Solid Films",9,317(1972)]や、In2O3/SnO2薄膜によるもの[M.Hartwell and C.G.Fonstad: "IEEETrans.ED Conf.",519(1975)]や、カーボン薄膜によるもの[荒木久 他:真空、第26巻、第1号、22(1983)]等が報告されている。   The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in parallel to a film surface in a small-area thin film formed on a substrate. As the surface conduction electron-emitting device, in addition to the SnO2 thin film by Erinson et al., An Au thin film [G. Dittmer: "Thin Solid Films", 9,317 (1972)], or an In2O3 / SnO2 thin film [M.Hartwell and CGFonstad: "IEEETrans.ED Conf.", 519 (1975)] and carbon thin film [Hisa Araki et al .: Vacuum, Vol. 26, No. 1, 22 (1983)] Has been.

これらの表面伝導型放出素子の素子構成の典型的な例として、図20に前述のM.Hartwellらによる素子の平面図を示す。同図において、3001は基板で、3004はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜3004は図示のようにH字形の平面形状に形成されている。この導電性薄膜3004に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部3005が形成される。図中の間隔Lは、0.5〜1[mm],幅Wは、0.1[mm]に設定されている。尚、図示の便宜から、電子放出部3005は導電性薄膜3004の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。   As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 20 shows a plan view of the device by M. Hartwell et al. In the figure, reference numeral 3001 denotes a substrate, and 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. By applying an energization process called energization forming described later to the conductive thin film 3004, an electron emission portion 3005 is formed. The interval L in the drawing is set to 0.5 to 1 [mm], and the width W is set to 0.1 [mm]. For convenience of illustration, the electron emission portion 3005 is shown as a rectangular shape in the center of the conductive thin film 3004. However, this is a schematic shape and faithfully represents the actual position and shape of the electron emission portion. I don't mean.

M.Hartwellらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜3004に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部3005を形成するのが一般的であった。即ち、通電フォーミングとは、導電性薄膜3004の両端に一定の直流電圧、もしくは、例えば1V/分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜3004を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部3005を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜3004の一部には亀裂が発生する。この通電フォーミング後に導電性薄膜3004に適宜の電圧を印加した場合には、亀裂付近において電子放出が行われる。   In the above-described surface conduction electron-emitting devices such as the device by M. Hartwell et al., The electron emission portion 3005 is generally formed by applying an energization process called energization forming to the conductive thin film 3004 before electron emission. It was the target. That is, energization forming means applying a constant DC voltage or a DC voltage boosted at a very slow rate of about 1 V / min to both ends of the conductive thin film 3004 to energize the conductive thin film 3004. This is to form the electron emitting portion 3005 in an electrically high resistance state by being locally destroyed, deformed or altered. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electrons are emitted near the crack.

FE型の例としては、例えば、W.P.Dyke & W.W.Dolan,"Field emission", Advance in Electron Physics, 8, 89 (1956)や、或は、C.A.Spindt, "Physical properties of thin-film field emission cathodes with molybdenium cones", J.Appl.Phys., 47, 5248 (1976)などが知られている。   Examples of FE types include, for example, WPDyke & WWDolan, “Field emission”, Advance in Electron Physics, 8, 89 (1956), or CASpindt, “Physical properties of thin-film field emission cathodes with molybdenium cones ", J. Appl. Phys., 47, 5248 (1976).

このFE型の素子構成の典型的な例として、図21に前述のC.A.Spindtらによる素子の断面図を示す。同図において、3010は基板で、3011は導電材料よりなるエミッタ配線、3012はエミッタコーン、3013は絶縁層、3014はゲート電極である。本素子は、エミッタコーン3012とゲート電極3014の間に適宜の電圧を印加することにより、エミッタコーン3012の先端部より電界放出を起こさせるものである。   As a typical example of this FE type element configuration, FIG. 21 shows a cross-sectional view of the element according to C.A. In this figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This element causes field emission from the tip of the emitter cone 3012 by applying an appropriate voltage between the emitter cone 3012 and the gate electrode 3014.

また、FE型の他の素子構成として、図21のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。   As another element configuration of the FE type, there is an example in which an emitter and a gate electrode are arranged on a substrate substantially parallel to the substrate plane, instead of the laminated structure as shown in FIG.

また、MIM型の例としては、例えば、C.A.Mead, "Operation of tunnel-emission Devices", J.Appl.Phys., 32,646 (1961)などが知られている。   Further, as an example of the MIM type, for example, C.A.Mead, “Operation of tunnel-emission Devices”, J.Appl.Phys., 32,646 (1961) is known.

MIM型の素子構成の典型的な例を図22に示す。同図は断面図であり、図において、3020は基板で、3021は金属よりなる下電極、3022は厚さ100オングストローム程度の薄い絶縁層、3023は厚さ80〜300オングストローム程度の金属よりなる上電極である。MIM型においては、上電極3023と下電極3021の間に適宜の電圧を印加することにより、上電極3023の表面より電子放出を起こさせるものである。   A typical example of the MIM type element configuration is shown in FIG. This figure is a sectional view, in which 3020 is a substrate, 3021 is a lower electrode made of metal, 3022 is a thin insulating layer having a thickness of about 100 angstroms, and 3023 is made of a metal having a thickness of about 80 to 300 angstroms. Electrode. In the MIM type, an appropriate voltage is applied between the upper electrode 3023 and the lower electrode 3021 to cause electron emission from the surface of the upper electrode 3023.

上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。   Since the above-described cold cathode device can obtain electron emission at a lower temperature than a hot cathode device, a heater for heating is not required. Therefore, the structure is simpler than that of the hot cathode device, and a fine device can be produced. Further, even if a large number of elements are arranged on the substrate at a high density, problems such as thermal melting of the substrate hardly occur. Further, unlike the case where the hot cathode element operates by heating of the heater, the response speed is slow. In the case of the cold cathode element, there is also an advantage that the response speed is fast.

このため、冷陰極素子を応用するための研究が盛んに行われてきている。   For this reason, research for applying cold cathode devices has been actively conducted.

例えば、表面伝導型放出素子は、冷陰極素子の中でも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本願出願人による特開昭64−31332号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。   For example, the surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because the structure is particularly simple and easy to manufacture among the cold cathode devices. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the applicant of the present application, a method for arranging and driving a large number of elements has been studied.

また、表面伝導型放出素子の応用については、例えば画像表示装置(ディスプレイ)、画像記録装置などの画像形成装置や、荷電ビーム源等が研究されている。   As for the application of the surface conduction electron-emitting device, for example, image forming apparatuses such as an image display apparatus (display) and an image recording apparatus, a charged beam source, and the like have been studied.

特に、画像表示装置への応用としては、例えば本願出願人による特許文献1や特許文献2や特許文献3において開示されているように、表面伝導型放出素子と電子との衝突により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても自発光型であるためバックライトを必要としない点や、視野角が広い点が優れているといえる。   In particular, as an application to an image display device, as disclosed in, for example, Patent Document 1, Patent Document 2, and Patent Document 3 by the applicant of the present application, a phosphor that emits light by collision between a surface conduction electron-emitting device and electrons. An image display device using a combination of the two has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have characteristics superior to those of other conventional image display devices. For example, it can be said that it is superior in that it does not require a backlight and has a wide viewing angle because it is a self-luminous type as compared with a liquid crystal display device that has become widespread in recent years.

また、FE型を多数個ならべて駆動する方法は、例えば本願出願人による特許文献4に開示されている。また、FE型を画像表示装置に応用した例として、例えば、R.Mayerらにより報告された平板型の画像表示装置が知られている(非特許文献1)。   Further, a method for driving a number of FE types in a row is disclosed, for example, in Patent Document 4 by the applicant of the present application. As an example of applying the FE type to an image display device, for example, a flat plate type image display device reported by R. Mayer et al. Is known (Non-Patent Document 1).

また、MIM型を多数個並べて画像表示装置に応用した例は、例えば本願出願人による特許文献5に開示されている。
上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型画像表示装置は省スペースかつ軽量であることから、ブラウン管型の画像表示装置に置き換わるものとして注目されている。
An example in which a large number of MIM types are arranged and applied to an image display device is disclosed in, for example, Patent Document 5 by the present applicant.
Among the image forming apparatuses using the electron-emitting devices as described above, a flat-type image display apparatus with a small depth is attracting attention as a replacement for a cathode ray tube type image display apparatus because it is space-saving and lightweight.

そして、上記のような電子放出素子をマトリクス状に配設した電子源を気密容器内に収容した平面型の画像表示装置(フラットパネルディスプレイ)が提案されている。この気密容器は、蛍光体が配置されたフェースプレートと、電子源が配置されたリアプレートとを対向させ、周囲をシールすることにより構成される。そして、気密容器の内部は10のマイナス6乗[torr]程度の真空に保持される。従って、この画像表示装置の表示面積が大きくなるに従って、この気密容器内部と外部の気圧差によるリアプレート及びフェースプレートの変形、或は破壊を防止するための手段が必要となる。そこで従来は、比較的薄いガラス板からなる大気圧に耐えるための構造支持体(スペーサ或はリブと呼ばれる)が、前述のリアプレートとフェースプレートとの間に設けられている。   A flat-type image display device (flat panel display) in which an electron source in which the above-described electron-emitting devices are arranged in a matrix is accommodated in an airtight container has been proposed. This hermetic container is configured by making a face plate on which a phosphor is disposed and a rear plate on which an electron source is disposed to face each other and sealing the periphery. The inside of the airtight container is maintained in a vacuum of about 10 to the sixth power [torr]. Therefore, as the display area of the image display device increases, a means for preventing deformation or destruction of the rear plate and the face plate due to a pressure difference between the inside and outside of the hermetic container is required. Therefore, conventionally, a structural support (called a spacer or a rib) made of a relatively thin glass plate for withstanding atmospheric pressure is provided between the rear plate and the face plate.

画像形成装置を構成する一対の基板間に配するスペーサの製造方法としては、例えば米国特許第4923421号、米国特許第5063327号、米国特許第5205770号、米国特許第5232549号、米国特許第5486126号、米国特許第5509840号、米国特許第5721050号、欧州公開第0725416号、欧州公開第0725417号、欧州公開第0725418号、欧州公開第0725419号等に開示されている。
米国特許5,066,883号 特開平2−257551号公報 特開平4−28137号公報 米国特許4,904,895号 特開平3−55738号公報 R.Meyer:"Recent Development on Microtips Display at LETI",Tech.Digest of 4th Int.Vacuum Microelectronics Conf.,Nagahama,pp.6〜9(1991)
For example, US Pat. No. 4,923,421, US Pat. No. 5,063,327, US Pat. No. 5,205,770, US Pat. No. 5,232,549, and US Pat. US Pat. No. 5,509,840, US Pat. No. 5,712,050, European Publication No. 0725416, European Publication No. 0725417, European Publication No. 0725418, European Publication No. 0725419, and the like.
US Pat. No. 5,066,883 JP-A-2-257551 JP-A-4-28137 US Patent 4,904,895 JP-A-3-55738 R. Meyer: "Recent Development on Microtips Display at LETI", Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9 (1991)

しかしながら、以上説明したスペーサを用いた画像形成装置、フラットパネルディスプレイなどにおいては、以下のような問題点があった。   However, the image forming apparatus and the flat panel display using the spacers described above have the following problems.

第1に、スペーサ近傍の電子放出素子から放出された電子の一部がスペーサに当たることにより、或は放出された電子の作用によりイオン化したイオンがスペーサに付着することにより、スペーサの帯電を引き起こす可能性がある。このスペーサの帯電により電子放出素子から放出された電子はその軌道を曲げられ、フェースプレートに設けられた蛍光体上の正規な位置とは異なる場所に到達し、スペーサ近傍の画像がゆがんで表示されてしまう。   First, a part of the electrons emitted from the electron-emitting devices in the vicinity of the spacer may strike the spacer, or ions ionized by the action of the emitted electrons may adhere to the spacer, thereby causing the spacer to be charged. There is sex. The electrons emitted from the electron-emitting device due to the charging of the spacer are bent in the trajectory, reach a place different from the normal position on the phosphor provided on the face plate, and the image near the spacer is distorted and displayed. End up.

第2に、電子放出素子から放出された電子を加速するために、リアプレートとフェースプレートとの間には数百V以上の高電圧:Va(例えば、1kV/mm以上の高電界)が印加されるため、スペーサの表面での沿面放電が懸念される。特に上記のようにスペーサが帯電している場合は、放電が誘発される可能性がある。   Second, in order to accelerate electrons emitted from the electron-emitting device, a high voltage of several hundred volts or higher: Va (for example, a high electric field of 1 kV / mm or higher) is applied between the rear plate and the face plate. Therefore, creeping discharge on the surface of the spacer is a concern. In particular, when the spacer is charged as described above, discharge may be induced.

これらの問題点を解決するために、スペーサに微小電流が流れるようにして帯電を除去する提案がなされている(特開昭57−118355号公報、特開昭61−124031号公報)。そこでは絶縁性のスペーサ基体の表面に高抵抗膜を形成することによりスペーサ表面に微小電流が流れるようにしている。ここで用いられている高抵抗膜は酸化スズ、或は酸化スズと酸化インジウム混晶薄膜や金属膜である。   In order to solve these problems, proposals have been made to remove the charge so that a minute current flows through the spacer (Japanese Patent Laid-Open Nos. 57-118355 and 61-124031). There, a high resistance film is formed on the surface of the insulating spacer base so that a minute current flows on the spacer surface. The high resistance film used here is tin oxide, or a mixed crystal thin film or metal film of tin oxide and indium oxide.

しかし、画像の種類によっては、電子放出のデューティの大きい場合、上記高抵抗膜による帯電を除去する方法だけでは画像のゆがみの低減が不十分であることがあった。この問題は、高抵抗膜と上下基板、即ち、フェースプレート(以下FP)およびリアプレート(以下RP)との間の電気的接合が不十分であり、その接合部付近に帯電が集中することが要因として考えられる。   However, depending on the type of image, when the duty of electron emission is large, the reduction of image distortion may not be sufficient only by the method of removing the charge by the high resistance film. This problem is that the electrical connection between the high resistance film and the upper and lower substrates, that is, the face plate (hereinafter referred to as FP) and the rear plate (hereinafter referred to as RP) is insufficient, and charging is concentrated near the joint. It is considered as a factor.

この点を解決するために、図23に示すように、絶縁性のスペーサ基体21の、フェースプレート17及び或はリアプレート11と当接する端面および側面に、前記高抵抗膜22よりも低抵抗な膜(電極)25を配置することが提案されている。これにより、上下基板17,11と、高抵抗膜22との電気的コンタクトを確保することができる。図23には、上記構成のうち、フェースプレート17およびリアプレート11と当接する端面および該端面に接する側面に、前記低抵抗膜(電極)25を配置した例を示した。また、図23はリアプレート11の平面に対して垂直方向の断面のうち、スペーサを含む平面で切断した時の断面図である。   In order to solve this point, as shown in FIG. 23, the insulating spacer base 21 has a lower resistance than the high resistance film 22 on the end face and side face in contact with the face plate 17 or the rear plate 11. It has been proposed to arrange a membrane (electrode) 25. Thereby, electrical contact between the upper and lower substrates 17 and 11 and the high resistance film 22 can be ensured. FIG. 23 shows an example in which the low-resistance film (electrode) 25 is disposed on the end surface that contacts the face plate 17 and the rear plate 11 and the side surface that contacts the end surface in the above configuration. FIG. 23 is a cross-sectional view taken along a plane including a spacer among the cross sections in the direction perpendicular to the plane of the rear plate 11.

一方、高抵抗膜22を施さずに、前記Vaを低く設定したり、絶縁性のスペーサ基体21の側面の形状を制御することにより、絶縁体が真空中に露出したスペーサにおいても、上記第一および第二の問題は、抑制することができる場合もある。しかし、この場合においても、絶縁性スペーサ基体21の端面の電位が定まっていない場合には、放出された電子の軌道を変動させる場合がある。そのため、図27に示すように、絶縁体のスペーサ21をフェースプレート17とリアプレート11との間に配置する場合においても、すくなくともスペーサ21の一方の端面には、電極(低抵抗膜)25を配置することが必要となる。   On the other hand, even if the spacer is exposed in vacuum by setting the Va low without controlling the high resistance film 22 or controlling the shape of the side surface of the insulating spacer base 21, And the second problem may be suppressed. However, even in this case, if the potential of the end face of the insulating spacer base 21 is not fixed, the emitted electron trajectory may be changed. Therefore, as shown in FIG. 27, even when the insulating spacer 21 is disposed between the face plate 17 and the rear plate 11, an electrode (low resistance film) 25 is provided on at least one end surface of the spacer 21. It is necessary to arrange.

尚、図23のスペーサ基体21が平板状であった場合のA−A断面を模式的に図24に示す。また、図23、図27の円で囲ったスペーサ20のRP側端部Bを拡大した模式図を図25に示す。尚、図25においては、説明の簡略化のために、高抵抗膜をスペーサ基体21の表面に施していない場合を示している。また、図26は、スペーサ基体21が平板状であった時の、スペーサ基体21の斜視図を模式的に示したものである。また、図31は、スペーサ基体21が円柱状であった場合の斜視図を示している。スペーサ基体が円柱状であった場合には、円柱の直径Rが、平板状のスペーサ基体の長さLおよび厚みDに相当する。   FIG. 24 schematically shows an AA cross section when the spacer base 21 in FIG. 23 is flat. FIG. 25 shows an enlarged schematic view of the RP side end B of the spacer 20 surrounded by a circle in FIGS. FIG. 25 shows a case where a high resistance film is not applied to the surface of the spacer base 21 for the sake of simplicity. FIG. 26 schematically shows a perspective view of the spacer base 21 when the spacer base 21 has a flat plate shape. FIG. 31 shows a perspective view when the spacer base 21 is cylindrical. When the spacer base is cylindrical, the diameter R of the cylinder corresponds to the length L and thickness D of the flat spacer base.

尚、本願では、「スペーサ」という言葉と、「スペーサ基体」という言葉を使い別けている。図23などに示すように、表面に何らかの被膜(例えば前述の高抵抗膜22や低抵抗膜25)が施されるものを「スペーサ基体」と呼ぶ。一方、「スペーサ」とはフェースプレート17とリアプレート11との間を支持するために配置される部材の総称であり、少なくとも、前記スペーサ基体と前記低抵抗膜(電極)とを有する。   In the present application, the term “spacer” and the term “spacer base” are used separately. As shown in FIG. 23 and the like, a film on which a certain film (for example, the high resistance film 22 or the low resistance film 25 described above) is applied is referred to as a “spacer base”. On the other hand, the “spacer” is a general term for members arranged to support between the face plate 17 and the rear plate 11, and includes at least the spacer base and the low-resistance film (electrode).

スペーサの端面に金属、又は導電率の高い材料を形成することが、特開平8−180821号公報、米国特許第5561343号(IBM:96/10/1登録)、米国特許第5614781号、米国特許第5675212号、米国特許第5746635号、米国特許第5742117号、米国特許第5777432号、国際公開WO94/18694A、国際公開WO96/30926A、国際公開WO98/02899A、国際公開WO98/03986A、国際公開WO98/28774A、などに開示されている。   Forming a metal or a material with high conductivity on the end face of the spacer is disclosed in Japanese Patent Application Laid-Open No. 8-180821, US Pat. No. 5,561,343 (IBM: 96/10/1 registration), US Pat. No. 5,561,481, US Pat. No. 5675212, U.S. Patent No. 5746635, U.S. Patent No. 5742117, U.S. Patent No. 5777432, International Publication WO94 / 18694A, International Publication WO96 / 30926A, International Publication WO98 / 02899A, International Publication WO98 / 03986A, International Publication WO98 / 28774A, etc.

上記した公報には、スペーサの端面に金属、又は導電率の高い材料を形成する方法として、スパッタ成膜、抵抗加熱蒸着、塗布、ディッピング、印刷等の様々な手法によるものが開示されている。   The above-mentioned publications disclose various methods such as sputtering film formation, resistance heating vapor deposition, coating, dipping, and printing as a method for forming a metal or a material having high conductivity on the end face of the spacer.

上記形成方法の中でも、塗布、ディッピング、印刷などのように、液体をスペーサ基体に付与し焼成する手法(液相形成法)は、簡便で安価に上記低抵抗膜(電極)25を形成できるので好ましい。   Among the above forming methods, a method of applying a liquid to a spacer substrate and baking it (liquid phase forming method) such as coating, dipping, and printing can form the low resistance film (electrode) 25 easily and inexpensively. preferable.

しかしながら、上記低抵抗膜(電極)25を前述したスペーサ基体21に形成する際に、上記液相形成法を単に用いた場合には、以下に示す問題が生じる場合があった。   However, when the low-resistance film (electrode) 25 is formed on the spacer base 21 described above, if the liquid phase forming method is simply used, the following problems may occur.

即ち、上記液相形成法を用いると、低抵抗膜(電極)25の成膜状態には、スペーサ基体21の表面形状に対する依存性が顕著に現れてしまう。   That is, when the above liquid phase forming method is used, the dependence on the surface shape of the spacer base 21 appears remarkably in the film formation state of the low resistance film (electrode) 25.

特に、スペーサ基体21の形状が、図26や図31に示した様に、角部がほぼ直角であった場合には、上記角部での低抵抗膜(電極)25の形成が不十分になる場合があった。具体的に言えば、成膜時に、前記角部で、低抵抗膜(電極)25の膜厚が薄くなり、その結果、高抵抗膜の一部、或は絶縁体のスペーサ基体21が露出してしまう場合があった。その結果、スペーサとRP及び又はFPとの当接部近傍での電子軌道が、所望の軌道からずれてしまう場合があった。   In particular, when the shape of the spacer base 21 is as shown in FIGS. 26 and 31 where the corners are substantially perpendicular, the formation of the low resistance film (electrode) 25 at the corners is insufficient. There was a case. More specifically, the film thickness of the low-resistance film (electrode) 25 is reduced at the corners during film formation, and as a result, a part of the high-resistance film or the insulating spacer base 21 is exposed. There was a case. As a result, the electron trajectory in the vicinity of the contact portion between the spacer and RP and / or FP may deviate from the desired trajectory.

本発明は上記課題に鑑みてなされたもので、上述した問題が生じないような画像形成装置の製造方法を提供することを目的とする。   SUMMARY An advantage of some aspects of the invention is that it provides an image forming apparatus manufacturing method that does not cause the above-described problems.

上記目的を達成するために本発明の画像形成装置の製造方法は以下のような工程を備える。即ち、
画像形成部材が配置された第一の基板と、電子放出素子が配置された第二の基板と、該第一および第二の基板との間に配置されたスペーサとを有する画像形成装置の製造方法であって、
スペーサ母材を用意するステップと、
前記スペーサ母材の角部を平面状あるいは円弧状に加工し、スペーサ基体を形成するステップと、
前記平面状あるいは円弧状に加工された角部を含むスペーサ基体の端部に、導電性材料が分散又は溶解した液体を塗布する塗布ステップと、
前記スペーサ基体の端部に塗布された液体を加熱し、該スペーサ基体の端部に電極を形成するステップと、
前記スペーサ基体の端部に形成された電極を前記第一の基板または第二の基板に当接させるステップと、
を有することを特徴とする。
In order to achieve the above object, the image forming apparatus manufacturing method of the present invention includes the following steps. That is,
Manufacturing of an image forming apparatus having a first substrate on which an image forming member is disposed, a second substrate on which an electron-emitting device is disposed, and a spacer disposed between the first and second substrates. A method,
Preparing a spacer base material;
Processing a corner portion of the spacer base material into a planar shape or an arc shape, and forming a spacer base;
An application step of applying a liquid in which a conductive material is dispersed or dissolved to an end portion of a spacer base including a corner portion processed into a planar shape or an arc shape , and
Heating the applied liquid on the end of the spacer substrate, and forming an electrode on an end portion of the spacer substrate,
Contacting the electrode formed on the end of the spacer base with the first substrate or the second substrate;
It is characterized by having.

本発明によれば、電子放出素子から放出された電子の軌道が安定で、放電などが抑制された良好な画像を長時間表示可能な画像形成装置を得ることができる。   According to the present invention, it is possible to obtain an image forming apparatus capable of displaying a good image with a stable orbit of electrons emitted from the electron-emitting device and suppressed discharge for a long time.

以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。   Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

本実施の形態では、図25に示した様にスペーサ基体21の端面と側面に低抵抗膜(電極)25を液相形成法を用いて形成する。   In the present embodiment, as shown in FIG. 25, low resistance films (electrodes) 25 are formed on the end face and side face of the spacer base 21 using a liquid phase forming method.

本実施の形態に係る低抵抗膜(電極)25は、その抵抗値として、10の7乗[Ω/□]以下であることが望ましい。   The resistance value of the low resistance film (electrode) 25 according to the present embodiment is preferably 10 7 [Ω / □] or less.

そして、本実施の形態によれば、液相形成法において、更に、以下の(1) およびまたは(2) の態様を採ることにより、スペーサ基体21の端面および側面に形成する低抵抗膜(電極)間の良好な膜の連続性を確保することができる。   Then, according to the present embodiment, in the liquid phase forming method, the low resistance film (electrode) formed on the end face and side face of the spacer base 21 is further obtained by adopting the following aspect (1) and / or (2). ) Good film continuity can be ensured.

即ち、
(1) スペーサ基体として、FP及び又はRPと当接する端部が円弧状或はテーパ状であるものを用いる。
(2) 液相形成法として、後述する浸漬転写法(ディッピング)を用いる際に、導電性材料を含有する液体として、その粘度が10cps以上であるものを用いる。
That is,
(1) As the spacer base, a spacer base having an arc shape or a taper shape at the end in contact with FP and / or RP is used.
(2) When the immersion transfer method (dipping) described later is used as the liquid phase forming method, a liquid containing a conductive material having a viscosity of 10 cps or more is used.

尚、本実施の形態において、液相形成法とは、前記低抵抗膜25を構成する導電性材料が分散または溶解した液体をスペーサ基体21の端部(端面および側面)に塗布し、加熱焼成することで低抵抗膜(電極)とする工程を指す。   In the present embodiment, the liquid phase forming method is a method in which a liquid in which the conductive material constituting the low resistance film 25 is dispersed or dissolved is applied to the end portions (end surfaces and side surfaces) of the spacer base 21 and heated and fired. This refers to the process of forming a low resistance film (electrode).

まず、上記(1) の態様について、以下に説明する。   First, the above aspect (1) will be described below.

前述したように、図25や図26及び図31などに示した、角が直角又は鋭角なスペーサ基体21の端部に、液相形成法を用いて低抵抗膜(電極)25を形成すると、上記角部での低抵抗膜25の形成が不十分になる場合があった。   As described above, when the low resistance film (electrode) 25 is formed on the end portion of the spacer base 21 having a right angle or an acute angle as shown in FIG. 25, FIG. 26, FIG. In some cases, the low resistance film 25 is not sufficiently formed at the corners.

そこで、本願発明者らは鋭意努力の末、この角部を図3(a)〜(d)などにその断面図を示すように、鈍角なものとすることで、前述した課題が解決されることを見出した。   Therefore, the inventors of the present application have made an effort to make the corners obtuse as shown in the cross-sectional views of FIGS. I found out.

図3は、本実施の形態に好適なスペーサ基体21の端部(図3(a)〜(d))及び、上記スペーサ端部に低抵抗膜(電極)25を被膜した状態を示す模式図(図3(e)〜(h)である。尚、図3におけるスペーサ端部も、図25に示したスペーサの端部と同様にリアプレート(あるいはフェースプレート)平面に対して垂直方向に切った断面のうち、スペーサを含む平面で切断した時の断面図である。また、スペーサ基体が、図26に示した様に平板状である場合には、図3、図4、図23、図25及び図27における断面図は、スペーサ基体の厚みがD(最小)である箇所での断面図を指す。さらには、スペーサ基体21が、図31の様に柱状である場合には、スペーサ基体21の端面の中心を含む平面で切断した時の断面図に相当する。   FIG. 3 is a schematic diagram showing an end portion (FIGS. 3A to 3D) of a spacer base 21 suitable for the present embodiment and a state in which a low resistance film (electrode) 25 is coated on the end portion of the spacer. (FIGS. 3E to 3H) Note that the spacer end portion in FIG. 3 is cut in a direction perpendicular to the rear plate (or face plate) plane in the same manner as the end portion of the spacer shown in FIG. 26 is a cross-sectional view taken along a plane including a spacer, and when the spacer base is flat as shown in FIG. 25 and 27 indicate cross-sectional views at a location where the thickness of the spacer base is D (minimum) Furthermore, when the spacer base 21 is columnar as shown in FIG. It corresponds to a cross-sectional view when cut along a plane including the center of the end face of 21 .

上記(1) の要件を換言すれば、スペーサ基体21の表面積のうちの、低抵抗膜(電極)25で被覆された部分の表面積を、角がほぼ直角なスペーサ基体21(図25や図26など)よりも、小さくすることにより解決される。また、さらに、スペーサの組み立て精度を確保する観点、及び、FP17および或いはRP11と低抵抗膜(電極)25との電気的接続を確実にする観点からは、スペーサ基体の端面(FPまたはRPの平面に対して略平行な面)の面積を確保する必要がある。   In other words, the above-mentioned requirement (1) is equivalent to the spacer substrate 21 (FIGS. 25 and 26) whose corners are substantially perpendicular to the surface area of the portion of the spacer substrate 21 covered with the low resistance film (electrode) 25. It is solved by making it smaller than. Furthermore, from the viewpoint of securing the assembly accuracy of the spacer and from the viewpoint of ensuring the electrical connection between the FP 17 and / or the RP 11 and the low resistance film (electrode) 25, the end surface of the spacer base (the plane of the FP or RP). It is necessary to secure an area of a plane substantially parallel to the surface.

以上の要件から、スペーサ基体21の端部の形状としては以下の式(1)を満足することが望ましい。   From the above requirements, it is desirable that the shape of the end portion of the spacer base 21 satisfies the following expression (1).

即ち、
(t 2 +4×h 2 )<s 2 <(t+2h) 2 ...式(1)
である。ここでt,s,hのそれぞれは、
t:上記したスペーサ基体の断面図(図4)において、スペーサ基体21のうち、低抵抗膜25が被覆されている部分の厚さの最大値である。尚、この厚さとは、FPまたはRPと略平行な面でスペーサ基体を切断した際の断面における最小の間隔である。
That is,
(T 2 + 4 × h 2 ) <s 2 <(t + 2h) 2 ... Formula (1)
It is. Where t, s and h are
t: In the cross-sectional view (FIG. 4) of the spacer base described above, this is the maximum value of the thickness of the portion of the spacer base 21 covered with the low resistance film 25. This thickness is the minimum distance in the cross section when the spacer substrate is cut along a plane substantially parallel to FP or RP.

h:上記したスペーサ基体の断面図(図4)において、低抵抗膜25の高さに近似される。より厳密には、スペーサ基体21の端面から、リアプレート(またはフェースプレート)平面に対して垂直方向における低抵抗膜25の長さ(=高さ)である。   h: Approximate to the height of the low resistance film 25 in the cross-sectional view (FIG. 4) of the spacer base described above. More precisely, it is the length (= height) of the low resistance film 25 in the direction perpendicular to the rear plate (or face plate) plane from the end face of the spacer base 21.

s:低抵抗膜25の断面内周長を意味する。これは、上記した断面図(図4)において、低抵抗膜25が形成された部分における、スペーサ基体21の表面の長さである。   s: The inner circumferential length of the low resistance film 25 is meant. This is the length of the surface of the spacer base 21 in the portion where the low resistance film 25 is formed in the cross-sectional view (FIG. 4).

上記した要件を満たす端部形状を得るための具体的な手法としては、如何なる手段を用いてもよい。   Any means may be used as a specific method for obtaining an end shape that satisfies the above requirements.

一例としては、図26に示したような平板状のスペーサ基体21を用いる場合には、まず、スペーサ基体と同一の厚み:Dをもつ、図28に示すようなガラス板(母材)281から、スペーサ基体の母材(以下「スペーサ母材」と呼ぶ)282をダイアモンドカッタなどで切断することで切り出す。上記切り出しにより、図26と同様に厚みD、高さH、長さLのスペーサ母材282が得られる。   As an example, when using a flat spacer base 21 as shown in FIG. 26, first, from a glass plate (base material) 281 as shown in FIG. 28 having the same thickness D as the spacer base. The base material of the spacer base (hereinafter referred to as “spacer base material”) 282 is cut out by cutting with a diamond cutter or the like. By the above cutting, a spacer base material 282 having a thickness D, a height H, and a length L is obtained as in FIG.

そして、スペーサ母材282の角に対して、図3(a)〜(d)に示した様な端部処理を行う。この端部処理は、具体的には、円弧状にする処理(図3(d))、又はテーパ状(角を平面状)にする処理(図3(a)〜(c))によりスペーサ母材の角部から鋭角な部分を除去する処理である。このように端部処理を行うことで、スペーサ母材の角部が鈍角なものになる。この端部処理の具体的手段としては、サンドブラスト、レーザースクライブ、ウォーターブラスト、スクライブカット、研磨、弗酸等によるケミカルエッチング処理等を用いることができる。   Then, edge processing as shown in FIGS. 3A to 3D is performed on the corners of the spacer base material 282. Specifically, this edge processing is performed by a process of making an arc shape (FIG. 3D) or a process of making a taper shape (a flat corner) (FIGS. 3A to 3C). This is a process for removing sharp corners from the corners of the material. By performing the edge processing in this way, the corners of the spacer base material become obtuse. As a specific means for this edge treatment, sand blasting, laser scribe, water blast, scribe cut, polishing, chemical etching treatment with hydrofluoric acid, or the like can be used.

スペーサ母材282の角の円弧状処理(図3(d))において、曲率半径rの範囲は、スペーサ母材282の厚みDに対して、D/2以下が好ましい。更に、好ましくは、上記曲率半径rは、(D×1/100)以上であれば、低抵抗膜(電極)25の連続性と、スペーサの組み立て精度を満足することが可能となる。上記Dは、好ましくは、10μmから500μmであり、更には20μmから200μmがより好ましい。従って、上記曲率半径rは、0.1μm以上250μm以下が好ましく、更には、0.2μm以上100μm以下がより好ましい。   In the arc-shaped processing of the corners of the spacer base material 282 (FIG. 3D), the radius of curvature r is preferably D / 2 or less with respect to the thickness D of the spacer base material 282. More preferably, if the radius of curvature r is (D × 1/100) or more, the continuity of the low-resistance film (electrode) 25 and the assembly accuracy of the spacer can be satisfied. The above D is preferably 10 μm to 500 μm, and more preferably 20 μm to 200 μm. Accordingly, the radius of curvature r is preferably 0.1 μm or more and 250 μm or less, and more preferably 0.2 μm or more and 100 μm or less.

尚、図3(a)〜(d)は、本発明の実施の形態に適用可能なスペーサの断面形状の一例を示す図である。図3(a),(b)は、スペーサ母材282の角を1方向に面取りした形状を示している。また、図3(c)は2方向に面取りした形状を示し、図3(d)は円弧状にした場合を示している。更に図3(e)〜(h)のそれぞれは、図3(a)〜(d)のそれぞれに対応して形成された低抵抗膜(電極)25の一例を示している。   FIGS. 3A to 3D are diagrams showing an example of a cross-sectional shape of a spacer applicable to the embodiment of the present invention. FIGS. 3A and 3B show a shape in which the corners of the spacer base material 282 are chamfered in one direction. FIG. 3C shows a shape chamfered in two directions, and FIG. 3D shows a case where the shape is an arc. Further, each of FIGS. 3E to 3H shows an example of a low resistance film (electrode) 25 formed corresponding to each of FIGS. 3A to 3D.

また、材料がガラスであり、図26に示したような平板状であり、かつ、端部が図3(d)のようなスペーサ基体21を形成する場合には、図28に示した切り出しによる方法よりも、後述する加熱延伸法が好ましく適用される。このような加熱延伸法によれば、上記したスペーサ母材282の作成と端面処理(角部が上記曲率を有するような形状への加工)が同時に行える。   Further, when the material is glass, the plate shape is as shown in FIG. 26, and the end portion is to form the spacer base 21 as shown in FIG. 3D, the cutting is performed as shown in FIG. The heating stretching method described later is preferably applied rather than the method. According to such a heat-stretching method, the above-described spacer base material 282 and end face processing (processing into a shape in which the corner portion has the curvature) can be performed simultaneously.

加熱延伸法の一例を、図5および、図30に示す装置を用いて以下に説明する(工程AからC)。図30は、図5の装置をより具体的に示したものである。
(工程A)まず、ガラス板(母材)501を用意する。このとき、最終的に得ようとするスペーサ基体21の断面積をS2、ガラス板(母材)501の断面積をS1とした場合に、S1,S2は、(S2/S1)<1を満たす。
An example of the heat stretching method will be described below using the apparatus shown in FIGS. 5 and 30 (steps A to C). FIG. 30 shows the apparatus of FIG. 5 more specifically.
(Step A) First, a glass plate (base material) 501 is prepared. At this time, when the sectional area of the spacer base 21 to be finally obtained is S2, and the sectional area of the glass plate (base material) 501 is S1, S1 and S2 satisfy (S2 / S1) <1. .

尚、上記「断面」とは、図30における速度v1又はv2の方向成分に対して垂直な平面で、ガラス板(母材)501及びスペーサ基体21を切ったときの断面を指す。
(工程B)次に、上記工程Aで用意したガラス板(母材)501の両端を固定し、その長手方向の一部を加熱手段(ヒータ)502により加熱するとともに、一方の端部をヒータ502方向に速度v1で、第一の送り手段(例えばローラ)504により加熱手段に向けて送り出す。同時に、もう一方の端部を、速度v2で、第二の送り手段(例えば延伸ローラ)503により加熱手段502からガラス板(母材)501を引き出す。この第一の送り手段504、加熱手段(ヒータ)502と第二の送り手段503により、ガラス板(母材)501が加熱されながら引き伸ばされる。
尚、速度v2の方向は、速度v1の方向と実質的に同一である。このため、速度v1及びv2は、速さと考えて問題がない。そして、このとき、これら速度v1、v2は、(S2/S1)=(v1/v2)を満たすものとすることが好ましい。そして、v2/v1の値は、10以上10000以下が好ましく、さらには、100以上10000以下が特に好ましい。
The “cross section” is a plane perpendicular to the direction component of the velocity v 1 or v 2 in FIG. 30 and refers to a cross section when the glass plate (base material) 501 and the spacer base 21 are cut.
(Step B) Next, both ends of the glass plate (base material) 501 prepared in the above step A are fixed, a part in the longitudinal direction is heated by the heating means (heater) 502, and one end is heated. The first feed means (for example, a roller) 504 feeds toward the heating means at a speed v1 in the direction 502. At the same time, the glass plate (base material) 501 is pulled out from the heating unit 502 by the second feeding unit (for example, a stretching roller) 503 at the other end at the speed v2. The glass plate (base material) 501 is stretched while being heated by the first feeding means 504, the heating means (heater) 502 and the second feeding means 503.
The direction of the speed v2 is substantially the same as the direction of the speed v1. For this reason, the speeds v1 and v2 are considered to be speeds and there is no problem. At this time, it is preferable that the speeds v1 and v2 satisfy (S2 / S1) = (v1 / v2). The value of v2 / v1 is preferably 10 or more and 10,000 or less, and more preferably 100 or more and 10,000 or less.

このときの加熱手段(ヒータ)502の加熱温度はガラスの種類、加工形状によるが、ガラス板(母材)501の軟化点以上の温度が好ましく、具体的には500〜700℃とすることが好ましい。   The heating temperature of the heating means (heater) 502 at this time depends on the type and shape of the glass, but is preferably a temperature equal to or higher than the softening point of the glass plate (base material) 501, specifically 500 to 700 ° C. preferable.

上記各条件を満たすことで、前述の好ましい曲率半径rの角部をもつ断面が得られる。   By satisfying each of the above conditions, a cross section having a corner portion with the preferred radius of curvature r described above can be obtained.

また、送り手段504,503としては、ローラなどの回転体や、複数の回転体により回転するベルトを前記スペーサ基体21およびガラス板(母材)501に接触させて搬送するものが好ましい。
(工程C)次に、上記工程Bにより、延伸されたガラス板(母材)501を十分に冷却した後、引き伸ばされたガラス板(母材)501を、切断手段504により所望の長さに切断して、スペーサ基体21を作成する。上記冷却温度は簡易には、室温である。
Further, as the feeding means 504 and 503, it is preferable to transport a rotating body such as a roller or a belt rotated by a plurality of rotating bodies in contact with the spacer base 21 and the glass plate (base material) 501.
(Step C) Next, after sufficiently cooling the stretched glass plate (base material) 501 in the above-mentioned step B, the stretched glass plate (base material) 501 is cut to a desired length by the cutting means 504. The spacer base 21 is formed by cutting. The cooling temperature is simply room temperature.

以上の工程AからCにより、前述の好ましい曲率半径rの角部をもつスペーサ基体21が得られる。   Through the above steps A to C, the spacer base 21 having the corner portion with the preferable curvature radius r is obtained.

また、上記工程Aで用意するガラス板(母材)501の断面形状を、予め図3(d)に示した形状の端部(角)に形成しておくことが特に好ましい。このようにすれば、上記工程AからCを経ることにより、工程Aで用意されたガラス板(母材)501の断面と相似形状のスペーサ基体21が簡易に形成できる。そのため、上述した速度v1とv2の比を適宜設定することにより、ガラス板(母材)501の曲率半径を任意に縮小したスペーサ基体21を再現性良く得ることができる。   In addition, it is particularly preferable that the cross-sectional shape of the glass plate (base material) 501 prepared in the step A is formed in advance at the end (corner) of the shape shown in FIG. In this way, the spacer base 21 having a shape similar to the cross section of the glass plate (base material) 501 prepared in the step A can be easily formed by performing the steps A to C. Therefore, by appropriately setting the ratio of the speeds v1 and v2 described above, the spacer base 21 in which the radius of curvature of the glass plate (base material) 501 is arbitrarily reduced can be obtained with good reproducibility.

従って、上記した加熱延伸法を用いれば、スペーサ基体21に要求される微少な曲率半径を直接加工する必要がない。換言すれば、上記曲率半径を拡大した状態で加工することができるので、簡易に、精度良くスペーサ基体21の角部の微少な曲率半径を得ることができる。   Therefore, if the above-described heating and stretching method is used, it is not necessary to directly process a minute radius of curvature required for the spacer base 21. In other words, since processing can be performed with the radius of curvature enlarged, a small radius of curvature of the corner portion of the spacer base 21 can be obtained easily and accurately.

また、上記加熱延伸法においては、図30または図5に示したように、送り出し手段504,503は、図26で規定するところの、スペーサ基体21及びガラス板(母材)501の側面(長さ方向の側面)に配置することが望ましい。これは、前述の速度v1或はv2でスペーサ基体21およびガラス板(母材)501を搬送/延伸する際に、より安定性が高く、高精度に速度制御ができるためである。また、送り出し手段504,503は、それぞれが、図30または図5に示したように、スペーサ基体21およびガラス板(母材)501の側面(長さ方向の側面)を挟むような一対の送り出し手段からなることが好ましい。また、送り出し手段としては、図30に示す、回転することで、スペーサ基体21およびガラス板(母材)501を搬送する手段が簡易で好ましいが、特にこれに限定されるものではない。   Further, in the above heat stretching method, as shown in FIG. 30 or FIG. 5, the delivery means 504 and 503 are the side surfaces (long) of the spacer base 21 and the glass plate (base material) 501 as defined in FIG. It is desirable to arrange on the side surface in the vertical direction. This is because when the spacer base 21 and the glass plate (base material) 501 are conveyed / stretched at the speed v1 or v2, the stability is higher and the speed can be controlled with high accuracy. Further, as shown in FIG. 30 or FIG. 5, each of the delivery means 504 and 503 is a pair of delivery that sandwiches the spacer substrate 21 and the side surface (side surface in the length direction) of the glass plate (base material) 501. Preferably it consists of means. Further, as the delivery means, a means for conveying the spacer base 21 and the glass plate (base material) 501 by rotating as shown in FIG. 30 is simple and preferable, but is not particularly limited thereto.

以上説明した、各手法により得られた、上記式(1)で規定した端面形状をもつスペーサ基体21に対して、液相形成法(例えば後述する浸漬転写法)を用いて、低抵抗膜(電極)25を形成することにより、スペーサ基体21の角を、低抵抗膜(電極)25で十分に被覆することができる。   For the spacer base 21 having the end face shape defined by the above formula (1) obtained by each method described above, a low resistance film (for example, immersion transfer method described later) is used. By forming the (electrode) 25, the corners of the spacer base 21 can be sufficiently covered with the low resistance film (electrode) 25.

特に、前述した加熱延伸法を用いてスペーサ基体21を作成する場合は、上記工程Cにより、所望の長さLに切断した後に、液相形成法(例えば後述する浸漬転写法)を用いて、低抵抗膜(電極)25を形成することが望ましい。これは、液相形成法(例えば後述する浸漬転写法)を用いて、低抵抗膜(電極)25を形成しようとする際に、スペーサ基体21の取扱いが容易で簡便なためである。   In particular, when the spacer substrate 21 is formed using the above-described heating and stretching method, after cutting into a desired length L by the above-described step C, a liquid phase forming method (for example, an immersion transfer method described later) is used. It is desirable to form the low resistance film (electrode) 25. This is because when the low resistance film (electrode) 25 is to be formed by using a liquid phase formation method (for example, immersion transfer method described later), the spacer substrate 21 is easy to handle.

尚、もちろん上記工程AからCにより、前述したスペーサ母材282を形成し、更に前述した端面処理を行うことによりスペーサ基体21を作成することもできる。   Of course, the spacer base material 282 can be formed by the steps A to C described above, and the spacer base 21 can be formed by performing the end face processing described above.

次に、前記(2) の方法について説明する。
(2) 前記液相形成法の中で、下記の浸漬転写法(ディッピング)を用いる場合には、導電性材料を分散、或は溶解した液体として、その粘度が10cps以上であることが好ましい。これにより、スペーサ基体の角が低抵抗膜(電極)25で十分に被覆することができる。前記液体の粘度は、より好ましくは100cps以上、更に好ましくは1000cps以上の粘度であることが望ましい。
Next, the method (2) will be described.
(2) In the liquid phase formation method, when the following immersion transfer method (dipping) is used, the viscosity is preferably 10 cps or more as a liquid in which the conductive material is dispersed or dissolved. Thus, the corners of the spacer base can be sufficiently covered with the low resistance film (electrode) 25. The viscosity of the liquid is more preferably 100 cps or more, and still more preferably 1000 cps or more.

この方法によれば、前述したスペーサの端面処理を行わなくとも、スペーサ基体21の角がほぼ直角なものに対しても、低抵抗膜(電極)25を十分に被覆することができる。   According to this method, the low-resistance film (electrode) 25 can be sufficiently covered even when the spacer base 21 has a substantially right angle without performing the above-described spacer end face treatment.

もちろん、上記(1) に示した方法により作成したスペーサ基体21に、上記した浸漬転写法(ディッピング)により低抵抗膜(電極)25を形成する方法を用いることも好ましい。   Of course, it is also preferable to use a method in which the low resistance film (electrode) 25 is formed on the spacer base 21 prepared by the method shown in (1) by the immersion transfer method (dipping).

ここで、本実施の形態に係る浸漬転写法(ディッピング)の一例を図2(a)〜(e)を用いて説明する。尚、図2は、スペーサ基体の側面から見た図である。
即ち、本実施の形態に係る浸漬転写法(ディッピング)とは、
(A)低抵抗膜25を構成する導電性材料を分散あるいは溶解した液体2002を基板2001上に展開し、塗工する工程(図2(a),(b))と、
(B)前記スペーサ基体21(図2では21に相当)の端部を、上記基板2001上に展開した液体2002に接触させ浸漬させる工程(図2(c)、(d))と、
(C)液体2002を展開した基板2001から、前記スペーサ基体21(図2では21に相当)を引き離し、液体2002を転写させる工程(図2(e))と、
(D)スペーサ基体21(図2では21に相当)に転写した液体25を加熱することで、低抵抗膜(電極)25を形成する工程と、
を有する方法である。
Here, an example of the immersion transfer method (dipping) according to the present embodiment will be described with reference to FIGS. FIG. 2 is a view seen from the side of the spacer base.
That is, the immersion transfer method (dipping) according to the present embodiment is
(A) A step (FIGS. 2A and 2B) in which a liquid 2002 in which a conductive material constituting the low resistance film 25 is dispersed or dissolved is spread on the substrate 2001 and applied (FIGS. 2A and 2B);
(B) a step (FIGS. 2C and 2D) in which an end portion of the spacer base 21 (corresponding to 21 in FIG. 2) is brought into contact with the liquid 2002 developed on the substrate 2001 (FIGS. 2C and 2D);
(C) a step of separating the spacer base body 21 (corresponding to 21 in FIG. 2) from the substrate 2001 on which the liquid 2002 is spread, and transferring the liquid 2002 (FIG. 2E);
(D) forming a low resistance film (electrode) 25 by heating the liquid 25 transferred to the spacer base 21 (corresponding to 21 in FIG. 2);
It is the method which has.

なお、本実施の形態においては、前記低抵抗膜25を構成する導電性材料を分散あるいは溶解した液体を、「塗工液」と呼ぶ場合もある。   In the present embodiment, the liquid in which the conductive material constituting the low resistance film 25 is dispersed or dissolved may be referred to as “coating liquid”.

この浸漬転写法(ディッピング)によれば、簡便にスペーサ基体21の端面と側面に同時に低抵抗膜(電極)25を形成することができる。   According to this immersion transfer method (dipping), the low resistance film (electrode) 25 can be easily formed simultaneously on the end face and the side face of the spacer base 21.

尚、前記浸漬転写法(ディッピング)の塗工液の展開手段としては、バーコートもしくはドクターブレードによる引き延ばし展開方法、或は、スピンコートによる展開方法を用いることを可能である。   In addition, as a developing means for the coating liquid of the dip transfer method (dipping), it is possible to use an extending and developing method using a bar coat or a doctor blade, or a developing method using a spin coat.

また、展開される基板2001は必ずしも平面でなく、図29に示す様に、基板291上に前記塗工液293を溜めるための溝292が形成されていても良い。   Further, the substrate 2001 to be developed is not necessarily a flat surface, and a groove 292 for storing the coating liquid 293 may be formed on the substrate 291 as shown in FIG.

更には、当該塗工液にスペーサ基体21を接触させた後、引き離す転写工程においては、スペーサ基体21を展開面に降下させることも可能であるし、逆にスペーサ基体21に展開液面を降下させて接触させることも可能である。   Further, in the transfer step in which the spacer base 21 is brought into contact with the coating liquid and then separated, it is possible to lower the spacer base 21 onto the development surface, and conversely, the development liquid level is lowered onto the spacer base 21. It is also possible to make it contact.

以上説明した、(1) およびまたは(2) の方法を用いることにより、簡易でかつ安価な液相形成法を用いた際に、スペーサ基体21の角に、低抵抗膜(電極)25を十分に被覆することができる。   By using the method (1) and / or (2) described above, a low resistance film (electrode) 25 is sufficiently provided at the corner of the spacer base 21 when a simple and inexpensive liquid phase forming method is used. Can be coated.

一方、スペーサ基体21の側面に形成された低抵抗膜25の角部が図24、32(a)に示した様に直角または鋭角になっていると、その部分に電界が集中しやすくなる。そのため、場合によっては、上記角部を起点とした放電が起こる場合がある。   On the other hand, when the corner of the low resistance film 25 formed on the side surface of the spacer base 21 is a right angle or an acute angle as shown in FIGS. 24 and 32A, the electric field tends to concentrate on that portion. For this reason, in some cases, discharge starting from the corner may occur.

そこで、上記(1) およびまたは(2) の方法により低抵抗膜25を被覆したのちに、上記角部を図32(b)に示す様に、曲率をもつように加工することが有効である。   Therefore, after the low resistance film 25 is coated by the above method (1) and / or (2), it is effective to process the corner so as to have a curvature as shown in FIG. .

また、低抵抗膜25を被覆した後のスペーサ基体を搬送した際あるいは、被覆条件などによっては、図33(a)に示した様に、低抵抗膜25とスペーサ基体21との界面の一部に膜はがれ部、膜浮き部、突起部を作る場合がある。この様な場合においては、これらの部分でも電界集中がしやすくなり、放電を引き起こす可能性があるだけでなく、等電位面に歪みを引き起こす場合がある。   Further, when the spacer substrate after coating the low resistance film 25 is transported or depending on the coating conditions, a part of the interface between the low resistance film 25 and the spacer substrate 21 as shown in FIG. In some cases, a film peeling portion, a film floating portion, or a protruding portion is formed. In such a case, electric field concentration is likely to occur in these portions, which may cause not only discharge but also distortion in the equipotential surface.

そのため、このようなケースにおいては、図33(b)に示した様に、低抵抗膜25を、その高さ方向(FPとRP間方向)において、hからh'になるまで除去することが有効である。尚、h>h'である。   Therefore, in such a case, as shown in FIG. 33B, the low resistance film 25 can be removed from h to h ′ in the height direction (direction between FP and RP). It is valid. Note that h> h ′.

特に絶縁性スペーサ基体21に前述の高抵抗膜22を施さない場合には、上記した界面において、真空と絶縁体(スペーサ基体)と金属(低抵抗膜)とのトリプルポイントが形成される。その結果、前記の低抵抗膜25の形状による放電現象が顕著に生じやすくなるため、上記した低抵抗膜25の加工が非常に有効となる。   In particular, when the above-described high resistance film 22 is not applied to the insulating spacer base 21, a triple point of a vacuum, an insulator (spacer base), and a metal (low resistance film) is formed at the above-described interface. As a result, the discharge phenomenon due to the shape of the low-resistance film 25 tends to occur remarkably, so that the processing of the low-resistance film 25 described above is very effective.

上記、被覆した低抵抗膜25の加工(除去)方法の具体的手法としては、例えば、以下のような手段を用いることができる。即ち、低抵抗膜に対応したエッチングプロセス、レーザリペアによる除去、又はフォトリソグラフィ、又はリフトオフプロセスによるパターニング形成、マスクによる塗工液部分展開等を適用することができる。   As a specific method of processing (removing) the coated low resistance film 25, for example, the following means can be used. That is, an etching process corresponding to a low resistance film, removal by laser repair, patterning formation by photolithography or a lift-off process, coating liquid partial development by a mask, and the like can be applied.

上記した、スペーサ基体21は、ガラスまたはセラミックから構成することにより、安価で切削研磨加工が容易で、組み立て強度が良好なスペーサおよび該スペーサを用いた画像形成装置を作成することが可能となる。また、特には、フェースプレートおよびリアプレートとスペーサ基体の材料は同一のものであることが熱膨張率のマッチングの観点からは好ましい。   When the spacer base 21 is made of glass or ceramic, it is possible to produce a spacer that is inexpensive, easy to cut and polish, and has good assembly strength, and an image forming apparatus using the spacer. In particular, it is preferable from the viewpoint of matching of thermal expansion coefficients that the face plate, rear plate, and spacer base material are the same.

また、本実施の形態に係る液相形成法による低抵抗膜(電極)25を設けた絶縁性スペーサ基体21を、特には、リアプレート(電子源)11とフェースプレート17との間に、数kVから数十kVの電圧を印加する高Vaタイプの画像形成装置に適用する場合には、更に図23及び図24などに示した様に、スペーサ基体21の側面に高抵抗膜22を配することが好ましい。このように高抵抗膜22を絶縁性スペーサ基体21の側面に配置することにより、スペーサ表面(側面)の帯電を抑え、結果として、発光点のずれの無い良好な画像が得られる。   In addition, the insulating spacer base 21 provided with the low resistance film (electrode) 25 by the liquid phase forming method according to the present embodiment, in particular, between the rear plate (electron source) 11 and the face plate 17 is several. When applied to a high Va type image forming apparatus that applies a voltage of kV to several tens of kV, a high resistance film 22 is further disposed on the side surface of the spacer base 21 as shown in FIGS. It is preferable. By disposing the high resistance film 22 on the side surface of the insulating spacer base 21 in this way, charging of the spacer surface (side surface) is suppressed, and as a result, a good image without a light emission point shift is obtained.

また、図23及び図24では、高抵抗膜22がスペーサ基体21の側面のみを覆っている例を示したが、高抵抗膜22がスペーサ基体の全ての表面(側面および端面)を覆っていても良い。   23 and 24 show an example in which the high resistance film 22 covers only the side surface of the spacer base 21, but the high resistance film 22 covers all surfaces (side and end surfaces) of the spacer base. Also good.

また、更には高抵抗膜22は必ずしもスペーサ基体21の側面全てを覆う必要はない。即ち、真空容器内に露出する、スペーサ基体21の側面の内、電極(低抵抗膜)25で覆われていないところを高抵抗膜22で覆えば良い。但し、前述したように、高抵抗膜22と低抵抗膜(電極)25との電気的な接続は必要であるため、低抵抗膜(電極)25と高抵抗膜22はオーバーラップすることで電気的接続を確保することが好ましい。   Furthermore, the high resistance film 22 does not necessarily need to cover all the side surfaces of the spacer base 21. That is, a portion of the side surface of the spacer base 21 exposed in the vacuum vessel that is not covered with the electrode (low resistance film) 25 may be covered with the high resistance film 22. However, as described above, since the electrical connection between the high resistance film 22 and the low resistance film (electrode) 25 is necessary, the low resistance film (electrode) 25 and the high resistance film 22 are overlapped to be electrically connected. It is preferable to secure a general connection.

更には、図23及び図24では、低抵抗膜(電極)25が高抵抗膜22を覆っている例を示した。しかし逆に、スペーサ基体21の端部を低抵抗膜(電極)25が覆った上で、前記高抵抗膜22が、スペーサ基体21の側面を覆う形態であっても良い。このような構成にすることにより、高抵抗膜22が低抵抗膜(電極)25とスペーサ基体21との界面を覆うことができ、その結果、上記界面における低抵抗膜(電極)25の形状に起因する放電などを抑制できるので好ましい。   Further, FIGS. 23 and 24 show an example in which the low resistance film (electrode) 25 covers the high resistance film 22. However, conversely, the end portion of the spacer base 21 may be covered with the low resistance film (electrode) 25 and the high resistance film 22 may cover the side surface of the spacer base 21. With this configuration, the high resistance film 22 can cover the interface between the low resistance film (electrode) 25 and the spacer base 21, and as a result, the shape of the low resistance film (electrode) 25 at the above interface is obtained. This is preferable because the resulting discharge can be suppressed.

前記高抵抗膜22の表面抵抗値は、10の5乗[Ω/□]〜10の12乗[Ω/□]であることが好ましい。このような表面抵抗値を有することで、帯電と上下基板(FPとRP)間の電流消費および発熱を抑えることが可能となる。一方、低抵抗膜(電極)25の抵抗値は、フェースプレート及び又はリアプレートと高抵抗膜22との電気的接合を良好にする目的から、その面積抵抗として前記高抵抗膜22の抵抗値の1/10以下であり、かつ10の7乗[Ω/□]以下であることが望ましい。   The surface resistance value of the high resistance film 22 is preferably 10 5 [Ω / □] to 10 12 [Ω / □]. By having such a surface resistance value, it becomes possible to suppress charging and current consumption and heat generation between the upper and lower substrates (FP and RP). On the other hand, the resistance value of the low resistance film (electrode) 25 is the resistance value of the high resistance film 22 as the area resistance for the purpose of improving the electrical connection between the face plate and / or the rear plate and the high resistance film 22. It is desirable that it is 1/10 or less and 10 7 [Ω / □] or less.

更には、本発明の画像形成装置に好ましく用いられる電子源には、前述した冷陰極素子(MIM、FE、表面伝導型電子放出素子など)を用いることができる。   Furthermore, the above-described cold cathode devices (MIM, FE, surface conduction electron-emitting devices, etc.) can be used as the electron source preferably used in the image forming apparatus of the present invention.

そして、冷陰極素子の中でも、表面伝導型電子放出素子は、素子の構造が簡単なために、大面積のフラットパネルディスプレイに向いているので特に好ましい。   Among the cold cathode devices, the surface conduction electron-emitting device is particularly preferable because it has a simple device structure and is suitable for a large area flat panel display.

また、本実施の形態に係る画像形成装置としては、ディスプレイの他に、例えば、電子放出素子から放出された電子を照射するターゲット(画像形成部材)に、電子線レジストなどを用いることで、潜像を形成する装置なども包含する。   In addition to the display, the image forming apparatus according to the present embodiment uses, for example, an electron beam resist or the like as a target (image forming member) that irradiates electrons emitted from the electron-emitting devices. Also includes an apparatus for forming an image.

(表示パネル101の構成と製造法)
次に、本実施の形態に適用した画像表示装置(表示パネル)101の構成の一例と、その製造方法の一例について具体的に説明する。
(Configuration and manufacturing method of display panel 101)
Next, an example of the configuration of the image display apparatus (display panel) 101 applied to this embodiment and an example of a manufacturing method thereof will be specifically described.

図7は、本実施の形態に用いた表示パネル101の外観斜視図であり、その内部構造を示すために表示パネル101の一部を切り欠いて示している。   FIG. 7 is an external perspective view of the display panel 101 used in this embodiment, and a part of the display panel 101 is cut away to show the internal structure.

図中、1015はリアプレート、1016は側壁、1017はフェースプレートであり、これら1015〜1017により表示パネル101の内部を真空に維持するための気密容器を形成している。この気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるために封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中或は窒素雰囲気中で、摂氏400〜500度で10分以上焼成することにより封着を達成した。この気密容器の内部は10のマイナス6乗[torr]程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破損を防止する目的で、耐大気圧構造体として本実施の形態に係るスペーサ20が設けられている。   In the figure, reference numeral 1015 denotes a rear plate, 1016 denotes a side wall, and 1017 denotes a face plate. These 1015 to 1017 form an airtight container for maintaining the inside of the display panel 101 in a vacuum. When assembling this hermetic container, it is necessary to seal the joints of each member in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints in the atmosphere or in a nitrogen atmosphere. Thus, sealing was achieved by baking at 400 to 500 degrees Celsius for 10 minutes or more. Since the inside of this hermetic container is maintained in a vacuum of about 10 to the sixth power [torr], this embodiment is implemented as an atmospheric pressure resistant structure for the purpose of preventing damage to the hermetic container due to atmospheric pressure or unexpected impact. A spacer 20 according to the embodiment is provided.

ここではリアプレート1015には、基板1011が固定されているが、この基板1011上には冷陰極素子1012がN×M個形成されている。ここで、これらN,Mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、N=3000,M=1000以上の数を設定することが望ましい。これらN×M個の冷陰極素子1012は、M本の行方向配線1013とn本の列方向配線1014により単純マトリクス配線されている。、ここでは、これら基板1011〜列配線1014によって構成される部分をマルチ電子源と呼ぶことにする。本実施の形態のマルチ電子源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状、或は製法に制限はない。従って、例えば表面伝導型放出素子やFE型、或はMIM型などの冷陰極素子を用いることができる。   Here, the substrate 1011 is fixed to the rear plate 1015, and N × M cold cathode elements 1012 are formed on the substrate 1011. Here, these N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for the purpose of displaying high-definition television, it is desirable to set the numbers N = 3000 and M = 1000 or more. These N × M cold cathode elements 1012 are simply matrix-wired by M row-directional wirings 1013 and n column-directional wirings 1014. Here, a portion constituted by the substrate 1011 to the column wiring 1014 is referred to as a multi-electron source. As long as the multi-electron source of the present embodiment is an electron source in which cold cathode elements are wired in a simple matrix, there is no limitation on the material, shape, or manufacturing method of the cold cathode elements. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used.

次に、冷陰極素子として表面伝導型放出素子(後述)を基板上に配列して単純マトリクス配線したマルチ電子源の構造について述べる。   Next, the structure of a multi-electron source in which surface conduction electron-emitting devices (described later) are arranged as a cold cathode device on a substrate and wired in a simple matrix will be described.

図8に示すのは、図7の表示パネル101に用いたマルチ電子源の平面図である。基板1011上には、後述の図12で示すものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極1003と列方向配線電極1004により単純マトリクス状に配線されている。行方向配線電極1003と列方向配線電極1004の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。   FIG. 8 is a plan view of the multi-electron source used in the display panel 101 of FIG. On the substrate 1011, surface conduction electron-emitting devices similar to those shown in FIG. 12 described later are arranged, and these devices are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. In the portion where the row direction wiring electrode 1003 and the column direction wiring electrode 1004 intersect, an insulating layer (not shown) is formed between the electrodes, and electrical insulation is maintained.

図8のA−A'に沿った断面を図9に示す。なお、このような構造のマルチ電子源は、予め基板1011上に行方向配線電極1013、列方向配線電極1014、電極間絶縁層(不図示)、及び表面伝導型放出素子の素子電極1102,1103と導電性薄膜1104を形成した後、行方向配線電極1013および列方向配線電極1014を介して各素子に給電して通電フォーミング処理(後述)と通電活性化処理(後述)を行うことにより製造した。   FIG. 9 shows a cross section along AA ′ of FIG. Note that the multi-electron source having such a structure has a row-direction wiring electrode 1013, a column-direction wiring electrode 1014, an inter-electrode insulating layer (not shown), and element electrodes 1102 and 1103 of surface conduction electron-emitting devices on a substrate 1011 in advance. And the conductive thin film 1104 is formed, and then power is supplied to each element via the row direction wiring electrode 1013 and the column direction wiring electrode 1014 to perform energization forming processing (described later) and energization activation processing (described later). .

尚、本実施の形態においては、気密容器のリアプレート1015にマルチ電子源の基板1011を固定する構成としたが、このマルチ電子源の基板1011が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子源の基板1011自体を用いてもよい。   In this embodiment, the multi-electron source substrate 1011 is fixed to the rear plate 1015 of the hermetic container. However, when the multi-electron source substrate 1011 has sufficient strength, The substrate 1011 itself of the multi-electron source may be used as the rear plate of the hermetic container.

また、フェースプレート1017の下面には、蛍光膜1018が形成されている。本実施の形態はカラー表示装置であるため、蛍光膜1018の部分にはCRTの分野で用いられる赤、緑、青、の3原色の蛍光体が塗り分けられている。各色の蛍光体は、例えば図10(a)に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体1010が設けてある。この黒色の導電体1010を設ける目的は、電子の照射位置に多少のずれがあっても表示色にずれが生じないようにするためや、外光の反射を防止して表示コントラストの低下を防ぐため、電子による蛍光膜のチャージアップを防止するためなどである。黒色の導電体1010には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。   A fluorescent film 1018 is formed on the lower surface of the face plate 1017. Since this embodiment is a color display device, the phosphor film 1018 is coated with phosphors of three primary colors red, green, and blue used in the field of CRT. For example, as shown in FIG. 10A, the phosphors of the respective colors are separately applied in stripes, and a black conductor 1010 is provided between the stripes of the phosphors. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if there is a slight shift in the electron irradiation position, or to prevent the reflection of external light and prevent the display contrast from being lowered. This is for preventing the fluorescent film from being charged up by electrons. For the black conductor 1010, graphite is used as a main component, but other materials may be used as long as they are suitable for the above purpose.

また、3原色の蛍光体の塗り分け方は図10(a)に示したストライプ状の配列に限られるものではなく、例えば図10(b)に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネル101を作成する場合には、単色の蛍光体材料を蛍光膜1018に用いればよく、また黒色導電材料1010は必ずしも用いなくともよい。   Further, the method of separately applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 10A. For example, a delta arrangement as shown in FIG. It may be. When the monochrome display panel 101 is formed, a monochromatic phosphor material may be used for the phosphor film 1018, and the black conductive material 1010 is not necessarily used.

また、蛍光膜1018のリアプレート側の面には、CRTの分野では公知のメタルバック1019を設けてある。このメタルバック1019を設けた目的は、蛍光膜1018が発する光の一部を鏡面反射して光利用率を向上させるためや、負イオンの衝突から蛍光膜1018を保護するため、電子加速電圧を印加するための電極として作用させるためや、蛍光膜1018を励起した電子の導電路として作用させるためなどである。このメタルバック1019は、蛍光膜1018をフェースプレート基板1017上に形成した後、蛍光膜表面を平滑化処理し、その上にアルミニウム(Al)を真空蒸着する方法により形成した。なお、蛍光膜1018に低電圧用の蛍光体材料を用いた場合には、メタルバック1019は用いない。   Further, a metal back 1019 known in the field of CRT is provided on the surface of the fluorescent film 1018 on the rear plate side. The purpose of providing the metal back 1019 is to increase the light utilization rate by specularly reflecting a part of the light emitted from the fluorescent film 1018 and to protect the fluorescent film 1018 from the collision of negative ions. This is because it acts as an electrode for application, or as a conductive path for excited electrons in the fluorescent film 1018. The metal back 1019 was formed by forming a fluorescent film 1018 on the face plate substrate 1017, smoothing the surface of the fluorescent film, and vacuum-depositing aluminum (Al) thereon. Note that when a low-voltage phosphor material is used for the fluorescent film 1018, the metal back 1019 is not used.

また、本実施の形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板1017と蛍光膜1018との間に、例えばITOを材料とする透明電極を設けてもよい。   Although not used in the present embodiment, a transparent electrode made of, for example, ITO is used between the face plate substrate 1017 and the fluorescent film 1018 for the purpose of applying an acceleration voltage or improving the conductivity of the fluorescent film. It may be provided.

また、行配線端子Dx1〜DxM及び列配線端子Dy1〜DyN及びHvは、この表示パネル101と前述の各回路等とを電気的に接続するために設けた気密構造の電気接続用端子である。そして、これら行配線端子Dx1〜DxMはマルチ電子源の行方向配線1013と、列配線端子Dy1〜DyNはマルチ電子源の列方向配線1014と、またHvはフェースプレート1017のメタルバック1019と電気的に接続している。   Further, the row wiring terminals Dx1 to DxM and the column wiring terminals Dy1 to DyN and Hv are electrical connection terminals having an airtight structure provided for electrically connecting the display panel 101 and the above-described circuits and the like. The row wiring terminals Dx1 to DxM are electrically connected to the row direction wiring 1013 of the multi electron source, the column wiring terminals Dy1 to DyN are electrically connected to the column direction wiring 1014 of the multi electron source, and Hv is electrically connected to the metal back 1019 of the face plate 1017. Connected to.

また、この気密容器内部を真空に排気するには、この気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を10のマイナス7乗[torr]程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前或は封止後に気密容器内の所定の位置にゲッター膜(不図示)を形成する。このゲッター膜とは、例えばBaを主成分とするゲッター材料をヒータもしくは高周波加熱により加熱し蒸着して形成した膜であり、このゲッター膜の吸着作用により気密容器内は1×10マイナス5乗、乃至1×10マイナス7乗[torr]の真空度に維持される。   Further, in order to evacuate the inside of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is evacuated to about 10 to the seventh power [torr] Exhaust to a degree. Thereafter, the exhaust pipe is sealed. In order to maintain the degree of vacuum in the hermetic container, a getter film (not shown) is formed at a predetermined position in the hermetic container immediately before or after sealing. This getter film is, for example, a film formed by heating and vapor-depositing a getter material mainly composed of Ba by a heater or high-frequency heating, and the inside of the hermetic container is 1 × 10 minus 5th power by the adsorption action of this getter film, It is maintained at a vacuum degree of 1 × 10 minus 7 [torr].

図11は図7のA−A'の断面模式図であり、各部の番号は図7に対応している。   FIG. 11 is a schematic cross-sectional view taken along the line AA ′ in FIG. 7, and the numbers of the respective parts correspond to those in FIG.

ここで説明される態様においては、スペーサ20は絶縁牲のスペーサ基体21の表面に帯電防止を目的とした高抵抗膜22を成膜し、かつフェースプレート1017の内側(メタルバック1019等)及び基板1011の表面(行方向配線1013または列方向配線1014)に面したスペーサ基体21の当接面(端面)3、及び側面部5に低抵抗膜(電極)25を成膜した部材を有するもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレート1017の内側及び基板1011の表面に接合材1041により固定される。また高抵抗膜22は、絶縁性部材1の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、低抵抗膜(電極)25及び接合材1041を介して、フェースプレート1017の内側(メタルバック1019等)及び基板1011の表面(行方向配線1013又は列方向配線1014)に電気的に接続される。尚、ここでは、導電性の接合部材1041によって、フェースプレートの内側(メタルバック1019等)及び基板1011の表面(行方向配線1013、又は列方向配線1014)にスペーサ20を接続しているが、必ずしも、上記接合部材は必要ではない。   In the embodiment described here, the spacer 20 is formed by forming a high resistance film 22 for the purpose of preventing electrification on the surface of an insulating spacer base 21, and the inside of the face plate 1017 (metal back 1019 and the like) and the substrate. A member having a contact surface (end surface) 3 of the spacer base 21 facing the surface (row direction wiring 1013 or column direction wiring 1014) of 1011 and a member having a low resistance film (electrode) 25 formed on the side surface portion 5. As many as necessary to achieve the above-mentioned purpose and at a necessary interval, they are arranged on the inside of the face plate 1017 and the surface of the substrate 1011 by the bonding material 1041. The high resistance film 22 is formed on at least the surface of the insulating member 1 exposed in the vacuum in the hermetic container, and the low resistance film (electrode) 25 and the bonding material 1041 are interposed therebetween. , And electrically connected to the inside of the face plate 1017 (metal back 1019 and the like) and the surface of the substrate 1011 (row-direction wiring 1013 or column-direction wiring 1014). Here, the spacer 20 is connected to the inside of the face plate (metal back 1019 or the like) and the surface of the substrate 1011 (row-direction wiring 1013 or column-direction wiring 1014) by a conductive bonding member 1041. The joining member is not necessarily required.

また、ここで説明される態様においては、スペーサ20の形状は平板状とし、行方向配線1013に平行に配置され、行方向配線1013に電気的に接続されている。またスペーサ20としては、基板1011上の行方向配線1013及び列方向配線1014とフェースプレート1017内面のメタルバック1019との間に印加される高電圧に耐えるだけの絶縁性を有し、かつスペーサ20の表面への帯電を抑制する程度の導電性を有する必要がある。   In the embodiment described here, the spacer 20 has a flat plate shape, is disposed in parallel to the row direction wiring 1013, and is electrically connected to the row direction wiring 1013. Further, the spacer 20 has an insulating property sufficient to withstand a high voltage applied between the row direction wiring 1013 and the column direction wiring 1014 on the substrate 1011 and the metal back 1019 on the inner surface of the face plate 1017, and the spacer 20. It is necessary to have a conductivity sufficient to suppress the charging of the surface.

ここで説明される態様においては、スペーサ20を構成するスペーサ基体21としては、例えば石英ガラス、Na等の不純物含有量を減少したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が挙げられる。なお、スペーサ基体21はその熱膨張率が気密容器および基板1011を成す部材と近いものが好ましい。   In the embodiment described here, examples of the spacer base 21 constituting the spacer 20 include quartz glass, glass with reduced impurity content such as Na, ceramic member such as soda lime glass, and alumina. The spacer base member 21 preferably has a thermal expansion coefficient close to that of the member that forms the hermetic container and the substrate 1011.

スペーサ20の高抵抗膜22には、高電位側のフェースプレート1017(メタルバック1019等)に印加される加速電圧Vaを高抵抗膜22の抵抗値Rsで除した電流が流される。そこで、スペーサ20の抵抗値Rsは帯電抑制及び消費電力から、その望ましい範囲に設定される。帯電抑制の観点から表面抵抗は10の12乗[Ω/□]以下であることが好ましい。更には、十分な帯電抑制効果を得るためには10の11乗[Ω/□]以下が好ましい。尚、この表面抵抗の下限はスペーサ20の形状とスペーサ20間に印加される電圧により左右されるが、10の5乗[Ω/□]以上であることが好ましい。   A current obtained by dividing the acceleration voltage Va applied to the face plate 1017 (metal back 1019 or the like) on the high potential side by the resistance value Rs of the high resistance film 22 flows through the high resistance film 22 of the spacer 20. Therefore, the resistance value Rs of the spacer 20 is set in a desirable range from charging suppression and power consumption. From the viewpoint of suppressing charging, the surface resistance is preferably 10 12 [Ω / □] or less. Furthermore, in order to obtain a sufficient charge suppressing effect, 10 11 [Ω / □] or less is preferable. The lower limit of the surface resistance depends on the shape of the spacer 20 and the voltage applied between the spacers 20, but is preferably 10 5 [Ω / □] or more.

スペーサ基体21上に形成された高抵抗膜22の厚みtは、10nm〜1μmの範囲が望ましい。このスペーサ基体21の材料の表面エネルギーおよびスペーサ基体21との密着性や基板温度によっても異なるが、一般的に10nm以下の薄膜は島状に形成され、抵抗が不安定で再現性に乏しい。一方、膜厚tが1μm以上では膜応力が大きくなって膜はがれの危険性が高まり、かつ成膜時間が長くなるため生産性が悪い。   The thickness t of the high resistance film 22 formed on the spacer base 21 is preferably in the range of 10 nm to 1 μm. Although it varies depending on the surface energy of the material of the spacer base 21, the adhesion to the spacer base 21 and the substrate temperature, a thin film of 10 nm or less is generally formed in an island shape, the resistance is unstable, and the reproducibility is poor. On the other hand, when the film thickness t is 1 μm or more, the film stress increases, the risk of film peeling increases, and the film formation time increases, resulting in poor productivity.

従って、膜厚は50〜500nmであることが望ましい。表面抵抗は、ρ/tであり、以上に述べた表面抵抗と膜厚tとの好ましい範囲から、高抵抗膜22の比抵抗ρは0.1[Ω・cm]乃至10の8乗[Ω・cm]が好ましい。更に表面抵抗と膜厚tのより好ましい範囲を実現するためには、ρは10の2乗乃至10の6乗[Ω・cm]とするのが良い。   Therefore, the film thickness is desirably 50 to 500 nm. The surface resistance is ρ / t, and the specific resistance ρ of the high resistance film 22 is 0.1 [Ω · cm] to 10 8 [Ω from the preferable range of the surface resistance and the film thickness t described above. • cm] is preferred. Further, in order to realize a more preferable range of the surface resistance and the film thickness t, it is preferable that ρ is 10 2 to 10 6 [Ω · cm].

スペーサ20は上述したように、高抵抗膜22を電流が流れることにより、或は表示パネル101全体が動作中に発熱することにより、その温度が上昇する。この高抵抗膜22の抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサ20に流れる電流が増加し、更に温度上昇をもたらす。そして電流は電源の限界を越えるまで増加し続ける。このような電流の暴走が発生する抵抗温度係数の値は経験的に負の値で絶対値が1%以上である。即ち、高抵抗膜22の抵抗温度係数は−1%未満であることが望ましい。   As described above, the temperature of the spacer 20 rises when a current flows through the high resistance film 22 or when the entire display panel 101 generates heat during operation. If the temperature coefficient of resistance of the high resistance film 22 is a large negative value, the resistance value decreases when the temperature rises, the current flowing through the spacer 20 increases, and the temperature rises further. The current continues to increase until it exceeds the power supply limit. The value of the resistance temperature coefficient at which such a current runaway occurs is empirically a negative value and the absolute value is 1% or more. That is, the temperature coefficient of resistance of the high resistance film 22 is desirably less than −1%.

このような帯電抑制の効果を有する高抵抗膜22の材料としては、例えば金属酸化物を用いることができる。金属酸化物の中でも、クロム、ニッケル、銅の酸化物が好ましい材料である。その理由はこれらの酸化物は二次電子放出効率が比較的小さく、電子放出素子1012から放出された電子がスペーサ20に当たった場合においても帯電しにくいためと考えられる。金属酸化物以外にも炭素は二次電子放出効率が小さく好ましい材料である。特に、非晶質カーボンは高抵抗であるため、スペーサ20の抵抗を所望の値に制御しやすい。   For example, a metal oxide can be used as the material of the high resistance film 22 having such an effect of suppressing charging. Among metal oxides, chromium, nickel, and copper oxides are preferable materials. The reason for this is considered that these oxides have a relatively low secondary electron emission efficiency and are not easily charged even when electrons emitted from the electron-emitting device 1012 hit the spacer 20. Besides metal oxides, carbon is a preferable material because it has a low secondary electron emission efficiency. In particular, since amorphous carbon has high resistance, it is easy to control the resistance of the spacer 20 to a desired value.

高抵抗膜22の他の材料として、アルミニウムと遷移金属合金の窒化物は遷移金属の組成を調整することにより、良伝導体から絶縁体まで広い範囲に抵抗値を制御できるので好適な材料である。更には後述する表示装置の作製工程において抵抗値の変化が少なく安定な材料である。かつ、その抵抗温度係数が−1%未満であり、実用的に使いやすい材料である。遷移金属元素としてはTi,Cr,Ta等があげられる。   As another material of the high-resistance film 22, aluminum and transition metal alloy nitride are suitable materials because the resistance value can be controlled in a wide range from a good conductor to an insulator by adjusting the composition of the transition metal. . Furthermore, it is a stable material with little change in resistance value in the manufacturing process of the display device described later. In addition, the temperature coefficient of resistance is less than -1%, and it is a material that is practically easy to use. Examples of the transition metal element include Ti, Cr, Ta and the like.

合金窒化膜はスパッタ、窒素ガス雰囲気中での反応性スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材上に形成される。金属酸化膜も同様の薄膜形成法で作製することができるが、この場合窒素ガスに代えて酸素ガスを使用する。その他、CVD法、アルコキシド塗布法でも金属酸化膜を形成できる。カーボン膜は蒸着法、スパッタ法、CVD法、プラズマCVD法で作製され、特に非晶質カーボンを作製する場合には、成膜中の雰囲気に水素が含まれるようにするか、成膜ガスに炭化水素ガスを使用する。   The alloy nitride film is formed on the insulating member by thin film forming means such as sputtering, reactive sputtering in a nitrogen gas atmosphere, electron beam vapor deposition, ion plating, or ion assist vapor deposition. The metal oxide film can also be produced by a similar thin film formation method, but in this case, oxygen gas is used instead of nitrogen gas. In addition, a metal oxide film can be formed by a CVD method or an alkoxide coating method. The carbon film is produced by vapor deposition, sputtering, CVD, or plasma CVD. In particular, when producing amorphous carbon, the atmosphere during film formation should contain hydrogen or be used as a film formation gas. Use hydrocarbon gas.

スペーサ20を構成する低抵抗膜(電極)25は、高抵抗膜22を高電位側のフェースプレート1017(メタルバック1019等)及び低電位側の基板1011(配線1013、1014等)と電気的に接続するために設けられたものである。   The low resistance film (electrode) 25 constituting the spacer 20 electrically connects the high resistance film 22 to the high potential side face plate 1017 (metal back 1019, etc.) and the low potential side substrate 1011 (wirings 1013, 1014, etc.). It is provided for connection.

低抵抗膜(電極)25は以下に列挙する複数の機能を有することが出来る。
(1) 高抵抗膜22をフェースプレート1017及び基板1011と電気的に接続する。
The low resistance film (electrode) 25 can have a plurality of functions listed below.
(1) The high resistance film 22 is electrically connected to the face plate 1017 and the substrate 1011.

既に記載したように、高抵抗膜22はスペーサ20表面での帯電を抑制する目的で設けられたものであるが、高抵抗膜22をフェースプレート1017(メタルバック1019等)及び基板1011(配線1013、1014等)と直接或いは当接材1041を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ20の表面に発生した電荷を速やかに除去できなくなる可能性がある。これを避けるために、フェースプレート1017、基板1011及び当接材1041と接触するスペーサ20の当接面3或いは側面部5に低抵抗膜(電極)25を設けた。
(2) 高抵抗膜22の電位分布を均一化する。
As already described, the high resistance film 22 is provided for the purpose of suppressing the charging on the surface of the spacer 20, but the high resistance film 22 is formed on the face plate 1017 (metal back 1019 or the like) and the substrate 1011 (wiring 1013). 1014 etc.) directly or via the contact material 1041, a large contact resistance is generated at the interface of the connecting portion, and there is a possibility that charges generated on the surface of the spacer 20 cannot be removed quickly. In order to avoid this, a low resistance film (electrode) 25 is provided on the contact surface 3 or the side surface portion 5 of the spacer 20 that contacts the face plate 1017, the substrate 1011, and the contact material 1041.
(2) The potential distribution of the high resistance film 22 is made uniform.

電子放出素子1012より放出された電子は、フェースプレート1017と基板1011の間に形成された電位分布に従って電子軌道を成す。スペーサ20の近傍で電子軌道に乱れが生じないようにするためには、高抵抗膜22の電位分布を全域に亙って制御する必要がある。高抵抗膜22をフェースプレート1017(メタルバック1019等)及び基板1011(配線1013、1014等)と直接或いは当接材1041を介して接続した場合、接続部界面の接触抵抗のために接続状態のむらが発生し、高抵抗膜22の電位分布が所望の値からずれてしまう可能性がある。これを避けるために、スペーサ20がフェースプレート1017及び基板1011と当接するスペーサ端部(端面3および側面部5)に低抵抗膜(電極)25を設ける。この低抵抗膜(電極)25に所望の電位を印加することによって、高抵抗膜22全体の電位を制御可能とした。
(3) 放出電子の軌道を制御する。
Electrons emitted from the electron-emitting device 1012 form an electron trajectory according to a potential distribution formed between the face plate 1017 and the substrate 1011. In order to prevent disturbance of the electron trajectory in the vicinity of the spacer 20, it is necessary to control the potential distribution of the high resistance film 22 over the entire region. When the high-resistance film 22 is connected to the face plate 1017 (metal back 1019, etc.) and the substrate 1011 (wirings 1013, 1014, etc.) directly or via the contact material 1041, the connection state is uneven due to the contact resistance at the interface of the connection portion. May occur, and the potential distribution of the high resistance film 22 may deviate from a desired value. In order to avoid this, the low resistance film (electrode) 25 is provided on the spacer end portions (end surface 3 and side surface portion 5) where the spacer 20 contacts the face plate 1017 and the substrate 1011. By applying a desired potential to the low resistance film (electrode) 25, the potential of the entire high resistance film 22 can be controlled.
(3) Control the orbit of emitted electrons.

電子放出素子1012より放出された電子は、フェースプレート1017と基板1011の間に形成された電位分布に従って電子軌道を成す。スペーサ20近傍の電子放出素子1012から放出された電子に関しては、スペーサ20を設置することに伴う制約(配線、素子位置の変更等)が生じる場合がある。   Electrons emitted from the electron-emitting device 1012 form an electron trajectory according to a potential distribution formed between the face plate 1017 and the substrate 1011. With respect to electrons emitted from the electron-emitting device 1012 in the vicinity of the spacer 20, restrictions (wiring, change in device position, etc.) associated with the installation of the spacer 20 may occur.

このような場合、歪みやむらの無い画像を形成するためには、放出された電子の軌道を制御してフェースプレート1017上の所望の位置に電子を照射する必要がある。フェースプレート1017及び基板1011と当接する面の側面部5に低抵抗膜(電極)25を設けることにより、スペーサ20近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。   In such a case, in order to form an image without distortion or unevenness, it is necessary to control the trajectory of the emitted electrons to irradiate the desired position on the face plate 1017 with electrons. By providing a low resistance film (electrode) 25 on the side surface portion 5 of the face plate 1017 and the substrate 1011 in contact with the surface plate 1017, the potential distribution in the vicinity of the spacer 20 has a desired characteristic and the trajectory of emitted electrons is controlled. I can do it.

低抵抗膜(電極)25は、高抵抗膜22に比べ十分に低い抵抗値を有する材料を選択すればよく、Ni,Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金属、あるいは合金、及びPd,Ag,Au,RuO2,Ag−PbO等の金属や金属酸化物とガラス等から構成される印刷導体、或は、SnO2微粒子をSb等でドーピングした導電性微粒子をシリカまたは酸化珪素の末端をアルキル、アルコキシ、フッ素等で置換したバインダーに分散させた導電性微粒子分散膜、あるいはIn2O3−SnO2等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。   For the low resistance film (electrode) 25, a material having a resistance value sufficiently lower than that of the high resistance film 22 may be selected, such as Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, and Pd. Metal or alloy, and printed conductor composed of metal such as Pd, Ag, Au, RuO2, Ag-PbO, metal oxide and glass, or conductive fine particles doped with SnO2 fine particles with Sb or the like are silica. Alternatively, a conductive fine particle dispersion film in which the terminal of silicon oxide is dispersed in a binder substituted with alkyl, alkoxy, fluorine or the like, a transparent conductor such as In2O3-SnO2, and a semiconductor material such as polysilicon are selected as appropriate.

接合材1041は、スペーサ20が行方向配線1013およびメタルバック1019と電気的に接続するように、導電性をもたせる必要がある。即ち、導電性接着材や金属粒子や導電性フィラーを添加したフリットガラスが好適である。   The bonding material 1041 needs to have conductivity so that the spacer 20 is electrically connected to the row direction wiring 1013 and the metal back 1019. That is, a frit glass to which a conductive adhesive, metal particles, or a conductive filler is added is preferable.

以上説明した表示パネル101を用いた画像表示装置は、容器外端子Dx1〜DxM、Dy1〜DyNを通じて各電子放出素子1012に電圧を印加すると、それら電子放出素子1012から電子が放出される。それと同時にメタルバック1019に容器外端子Hvを通じて数百[V]ないし数[kV]の高圧を印加して、それら放出された電子をフェースプレート1017方向に加速し、フェースプレート1017の内面に衝突させる。これにより蛍光膜1018の各色の蛍光体が励起されて発光し、画像が表示される。   In the image display apparatus using the display panel 101 described above, when a voltage is applied to each electron-emitting device 1012 through the external terminals Dx1 to DxM and Dy1 to DyN, electrons are emitted from the electron-emitting devices 1012. At the same time, a high voltage of several hundred [V] to several [kV] is applied to the metal back 1019 through the container outer terminal Hv, and the emitted electrons are accelerated in the direction of the face plate 1017 to collide with the inner surface of the face plate 1017. . As a result, the phosphors of the respective colors on the phosphor film 1018 are excited to emit light, and an image is displayed.

通常、電子放出素子(冷陰極素子)である本実施の形態の表面伝導型放出素子1012への印加電圧は12〜16[V]程度、メタルバック1019と冷陰極素子1012との距離dは0.1[mm]から8[mm]程度、メタルバック1019と冷陰極素子1012間の電圧0.1[kV]から10[kV]程度である。   Usually, the applied voltage to the surface conduction electron-emitting device 1012 of this embodiment which is an electron-emitting device (cold cathode device) is about 12 to 16 [V], and the distance d between the metal back 1019 and the cold cathode device 1012 is 0. The voltage between the metal back 1019 and the cold cathode element 1012 is about 0.1 [kV] to about 10 [kV].

以上、本実施の形態の表示パネル101の基本構成と製法、及び画像表示装置の概要を説明した。   The basic configuration and manufacturing method of the display panel 101 according to the present embodiment and the outline of the image display device have been described above.

次に、本実施の形態の表示パネル101に用いたマルチ電子源の製造方法について説明する。本実施の形態の画像表示装置に用いるマルチ電子源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。従って、例えば表面伝導型放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。但し、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも表面伝導型放出素子が特に好ましい。即ち、FE型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、MIM型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型放出素子は比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。   Next, a method for manufacturing a multi-electron source used for the display panel 101 of this embodiment will be described. As long as the multi-electron source used in the image display apparatus of the present embodiment is an electron source in which the cold cathode elements are wired in a simple matrix, there is no limitation on the material, shape or manufacturing method of the cold cathode elements. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used. However, a surface conduction electron-emitting device is particularly preferable among these cold cathode devices under the circumstances where a display device having a large display screen and a low price is required. In other words, in the FE type, the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, and thus an extremely high-precision manufacturing technique is required. This achieves a large area and a reduction in manufacturing cost. This is a disadvantageous factor. Further, in the MIM type, it is necessary to make the insulating layer and the upper electrode thin and uniform, but this is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. In that respect, since the surface conduction electron-emitting device is relatively simple to manufacture, it is easy to increase the area and reduce the manufacturing cost.

また本願発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。従って、高輝度で大画面の画像表示装置のマルチ電子源に用いるには最も好適であると言える。そこで、本実施の形態の表示パネル101においては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子源の構造について述べる。   The inventors of the present invention have also found that among the surface conduction electron-emitting devices, those in which the electron emission portion or its peripheral portion is formed of a fine particle film are particularly excellent in electron emission characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron source of an image display device with high brightness and a large screen. In view of this, in the display panel 101 of the present embodiment, a surface conduction electron-emitting device in which the electron emission portion or its peripheral portion is formed of a fine particle film is used. First, the basic configuration, manufacturing method, and characteristics of a suitable surface conduction electron-emitting device will be described, and then the structure of a multi-electron source in which a number of devices are wired in a simple matrix will be described.

(表面伝導型放出素子の好適な素子構成と製法)
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の2種類があげられる。
(Suitable device structure and manufacturing method of surface conduction type emission device)
There are two types of typical structures of the surface conduction electron-emitting device in which the electron emission portion or the peripheral portion thereof is formed of a fine particle film, a planar type and a vertical type.

(平面型の表面伝導型放出素子)
まず最初に、本実施の形態の平面型の表面伝導型放出素子の素子構成と製法について説明する。
(Planar surface conduction electron-emitting devices)
First, the device configuration and manufacturing method of the planar surface conduction electron-emitting device of the present embodiment will be described.

図12に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図(a)及び断面図(b)である。図中、1101は基板、1102と1103は素子電極、1104は導電性薄膜、1105は通電フォーミング処理により形成した電子放出部、1113は通電活性化処理により形成した薄膜である。   FIG. 12 shows a plan view (a) and a cross-sectional view (b) for explaining the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are element electrodes, 1104 is a conductive thin film, 1105 is an electron emission portion formed by energization forming treatment, and 1113 is a thin film formed by energization activation treatment.

基板1101としては、例えば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、或は上述の各種基板上に例えばSiO2を材料とする絶縁層を積層した基板、などを用いることができる。   Examples of the substrate 1101 include various glass substrates such as quartz glass and blue plate glass, various ceramic substrates including alumina, or a substrate obtained by laminating an insulating layer made of, for example, SiO2 on the various substrates described above. , Etc. can be used.

また、基板1101上に基板面と平行に対向して設けられた素子電極1102と1103は、導電性を有する材料によって形成されている。例えば、Ni,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,Ag等をはじめとする金属、或はこれらの金属の合金、或はIn2O3−SnO2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、例えば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法(例えば印刷技術)を用いて形成してもさしつかえない。   In addition, element electrodes 1102 and 1103 provided on the substrate 1101 so as to face the substrate surface in parallel are formed of a conductive material. For example, metals such as Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, and Ag, alloys of these metals, or metal oxides such as In2O3-SnO2, poly A material may be selected as appropriate from semiconductors such as silicon. In order to form an electrode, it can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching. However, the electrode can be formed using other methods (for example, a printing technique). No problem.

素子電極1102と1103の形状は、この電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Lは通常は数百オングストロームから数百マイクロメータの範囲から適当な数値を選んで設計されるが、中でも表示装置に応用するために好ましいのは数マイクロメータより数十マイクロメータの範囲である。また、素子電極の厚さdについては、通常は数百オングストロームから数マイクロメータの範囲から適当な数値が選ばれる。   The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device. In general, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers, but among them, several tens of micrometers are preferred for application to a display device. Micrometer range. For the element electrode thickness d, an appropriate value is usually selected from the range of several hundred angstroms to several micrometers.

また、導電性薄膜1104の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜(島状の集合体も含む)のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、或は微粒子が互いに隣接した構造か、或は微粒子が互いに重なり合った構造が観測される。   A fine particle film is used for the conductive thin film 1104. The fine particle film described here refers to a film (including an island-like aggregate) containing a large number of fine particles as a constituent element. When the fine particle film is microscopically examined, a structure in which individual fine particles are arranged apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is usually observed.

微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、中でも好ましいのは10オングストロームから200オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。即ち、素子電極1102或は1103と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、中でも好ましいのは10オングストロームから500オングストロームの間である。   The particle diameter of the fine particles used for the fine particle film is in the range of several angstroms to several thousand angstroms, and among them, the one in the range of 10 angstroms to 200 angstroms is preferable. The film thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, the conditions necessary for a good electrical connection with the device electrodes 1102 or 1103, the conditions necessary for good energization forming described later, and the electrical resistance of the fine particle film itself to an appropriate value described later. Necessary conditions, etc. Specifically, it is set within a range of several angstroms to several thousand angstroms, and among them, it is preferably between 10 angstroms and 500 angstroms.

また、微粒子膜を形成するのに用いられうる材料としては、例えば、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pb,などをはじめとする金属や、PdO,SnO2,In2O3,PbO,Sb2O3,などをはじめとする酸化物や、HfB2,ZrB2,LaB6,CeB6,YB4,GdB4,などをはじめとする硼化物や、TiC,ZrC,HfC,TaC,SiC,WC,などをはじめとする炭化物や、TiN,ZrN,HfN,などをはじめとする窒化物や、Si,Ge,などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。   Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. Starting metals, oxides such as PdO, SnO2, In2O3, PbO, Sb2O3, borides such as HfB2, ZrB2, LaB6, CeB6, YB4, GdB4, TiC, ZrC, Carbides such as HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrN, HfN, etc., semiconductors such as Si, Ge, etc., carbon, etc. It selects suitably from these.

以上述べたように、導電性薄膜1104を微粒子膜で形成したが、そのシート抵抗値については、10の3乗から10の7乗[Ω/□]の範囲に含まれるよう設定した。   As described above, the conductive thin film 1104 is formed of a fine particle film, and the sheet resistance value is set to fall within the range of 10 3 to 10 7 [Ω / □].

なお、導電性薄膜1104と素子電極1102及び1103とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なり合うような構造をとっている。その重なり方は、図12の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層しても差し支えない。   Note that it is desirable that the conductive thin film 1104 and the element electrodes 1102 and 1103 be electrically connected to each other, and thus the conductive thin film 1104 and the element electrodes 1102 and 1103 have a structure in which a part of each other overlaps. In the example of FIG. 12, the overlapping is performed in the order of the substrate, the device electrode, and the conductive thin film from the bottom. However, in some cases, the substrate, the conductive thin film, and the device electrode are stacked in this order. There is no problem.

また、電子放出部1105は、導電性薄膜1104の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。この亀裂は、導電性薄膜1104に対して、後述する通電フォーミングの処理を行うことにより形成される。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図12においては模式的に示した。   In addition, the electron emission portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrical property higher than that of the surrounding conductive thin film. This crack is formed by performing a process of energization forming described later on the conductive thin film 1104. There are cases where fine particles having a particle diameter of several angstroms to several hundred angstroms are arranged in the crack. In addition, since it is difficult to accurately and accurately illustrate the actual position and shape of the electron emission portion, it is schematically shown in FIG.

また、薄膜1113は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部1105及びその近傍を被覆している。薄膜1113は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。   The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emission portion 1105 and the vicinity thereof. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

薄膜1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[オングストローム]以下とするが、300[オングストローム]以下とするのが更に好ましい。   The thin film 1113 is one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof. The film thickness is 500 [angstroms] or less, but is preferably 300 [angstroms] or less. preferable.

なお、実際の薄膜1113の位置や形状を精密に図示するのは困難なため、図12においては模式的に示した。また、平面図(a)においては、薄膜1113の一部を除去した素子を図示した。   In addition, since it is difficult to accurately illustrate the position and shape of the actual thin film 1113, it is schematically shown in FIG. In addition, in the plan view (a), an element from which a part of the thin film 1113 is removed is shown.

以上、好ましい素子の基本構成を述べたが、実施の形態においては以下のような素子を用いた。   The basic configuration of a preferable element has been described above. In the embodiment, the following element is used.

即ち、基板1101には青板ガラスを用い、素子電極1102と1103にはNi薄膜を用いた。素子電極の厚さdは1000[オングストローム]、電極間隔Lは2[マイクロメータ]とした。   That is, blue plate glass was used for the substrate 1101 and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

微粒子膜の主要材料としてPdもしくはPdOを用い、微粒子膜の厚さは約100[オングストローム]、幅Wは100[マイクロメータ]とした。   Pd or PdO was used as a main material of the fine particle film, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [micrometer].

次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。   Next, a preferred method for manufacturing a planar surface conduction electron-emitting device will be described.

図13(a)〜(e)は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は図12と同一である。   13A to 13E are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as FIG.

(1)まず、図13(a)に示すように、基板1101上に素子電極1102及び1103を形成する。これらを形成するにあたっては、予め基板1101を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。(堆積する方法としては、例えば、蒸着法やスパッタ法などの真空成膜技術を用ればよい)。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、(a)に示した一対の素子電極(1102と1103)を形成する。   (1) First, device electrodes 1102 and 1103 are formed on a substrate 1101 as shown in FIG. In forming these, the substrate 1101 is previously thoroughly washed with a detergent, pure water, and an organic solvent, and then the element electrode material is deposited. (As a deposition method, for example, a vacuum film forming technique such as an evaporation method or a sputtering method may be used). Thereafter, the deposited electrode material is patterned using a photolithography / etching technique to form a pair of element electrodes (1102 and 1103) shown in FIG.

(2)次に、同図(b)に示すように、導電性薄膜1104を形成する。この導電性薄膜1104を形成するにあたっては、まず(a)の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。(具体的には、本実施の形態では主要元素としてPdを用いた。また、実施の形態では塗布方法として、ディッピング法を用いたが、それ以外の例えばスピンナー法やスプレー法を用いてもよい)。   (2) Next, a conductive thin film 1104 is formed as shown in FIG. In forming the conductive thin film 1104, first, an organometallic solution is applied to the substrate of (a), dried, heated and fired to form a fine particle film, and then formed into a predetermined shape by photolithography and etching. Pattern. Here, the organometallic solution is a solution of an organometallic compound whose main element is a fine particle material used for the conductive thin film. (Specifically, Pd is used as the main element in the present embodiment. Further, in the embodiment, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used. ).

また、微粒子膜で作られる導電性薄膜1104の成膜方法としては、本実施の形態で用いた有機金属溶液の塗布による方法以外の、例えば真空蒸着法やスパッタ法、或は化学的気相堆積法などを用いる場合もある。   Further, as a method for forming the conductive thin film 1104 made of the fine particle film, for example, a vacuum vapor deposition method, a sputtering method, or a chemical vapor deposition method other than the method by applying the organometallic solution used in this embodiment mode. In some cases, the law is used.

(3)次に、同図(c)に示すように、フォーミング用電源1110から素子電極1102と1103の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部1105を形成する。   (3) Next, as shown in FIG. 5C, an appropriate voltage is applied between the forming power supply 1110 between the device electrodes 1102 and 1103, and energization forming processing is performed to form the electron emission portion 1105. .

通電フォーミング処理とは、微粒子膜で作られた導電性薄膜1104に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分(即ち電子放出部1105)においては、薄膜に適当な亀裂が形成されている。なお、電子放出部1105が形成される前と比較すると、形成された後は素子電極1102と1103の間で計測される電気抵抗は大幅に増加する。   The energization forming process is a process in which a conductive thin film 1104 made of a fine particle film is energized, and a part thereof is appropriately destroyed, deformed, or altered, and changed into a structure suitable for electron emission. That is. In a portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for electron emission (that is, the electron emission portion 1105), an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrodes 1102 and 1103 significantly increases after the formation, compared to before the electron emission portion 1105 is formed.

通電方法をより詳しく説明するために、図14に、フォーミング用電源1110から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施の形態の場合には同図に示したようにパルス幅T1の三角波パルスをパルス間隔T2で連続的に印加した。その際には、三角波パルスの波高値Vpfを、順次昇圧した。また、電子放出部1105の形成状況をモニタするためのモニタパルスPmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計1111で計測した。   In order to explain the energization method in more detail, FIG. 14 shows an example of appropriate voltage waveforms applied from the forming power supply 1110. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously applied at a pulse interval T2 as shown in FIG. Applied. At that time, the peak value Vpf of the triangular wave pulse was boosted sequentially. Further, a monitor pulse Pm for monitoring the formation state of the electron emission portion 1105 was inserted between the triangular wave pulses at an appropriate interval, and the current flowing at that time was measured by an ammeter 1111.

本実施の形態においては、例えば10のマイナス5乗[torr]程度の真空雰囲気下において、例えばパルス幅T1を1[ミリ秒]、パルス間隔T2を10[ミリ秒]とし、波高値Vpfを1パルスごとに0.1[V]ずつ昇圧した。そして、三角波を5パルス印加するたびに1回の割りで、モニタパルスPmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニタパルスの電圧Vpmは0.1[V]に設定した。そして、素子電極1102と1103の間の電気抵抗が1×10の6乗[オーム]になった段階、即ちモニタパルス印加時に電流計1111で計測される電流が1×10のマイナス7乗[A]以下になった段階で、フォーミング処理に係る通電を終了した。   In the present embodiment, for example, in a vacuum atmosphere of about 10 to the fifth power [torr], for example, the pulse width T1 is set to 1 [millisecond], the pulse interval T2 is set to 10 [millisecond], and the peak value Vpf is set to 1 The voltage was increased by 0.1 [V] for each pulse. Then, every time 5 pulses of triangular waves were applied, the monitor pulse Pm was inserted at a rate of once. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electrical resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, when the monitor pulse is applied, the current measured by the ammeter 1111 is 1 × 10 minus 7 [A At the stage where it became the following, energization related to the forming process was terminated.

なお、上記の方法は、本実施の形態の表面伝導型放出素子に関する好ましい方法であり、例えば微粒子膜の材料や膜厚、或は素子電極間隔Lなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。   The above method is a preferred method for the surface conduction electron-emitting device according to the present embodiment. For example, when the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed Therefore, it is desirable to change the energization conditions accordingly.

(4)次に、図13(d)に示すように、活性化用電源1112から素子電極1102と1103の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。この通電活性化処理とは、通電フォーミング処理により形成された電子放出部1105に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。(図においては、炭素もしくは炭素化合物よりなる堆積物を部材1113として模式的に示した。)なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には100倍以上に増加させることができる。   (4) Next, as shown in FIG. 13D, an appropriate voltage is applied between the activation power supply 1112 between the device electrodes 1102 and 1103 to perform energization activation, thereby improving the electron emission characteristics. I do. The energization activation process is a process of energizing the electron emission portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as the member 1113.) Note that, by conducting the energization activation process, the emission current at the same applied voltage is typically compared to before the conducting. Specifically, it can be increased 100 times or more.

具体的には、10のマイナス4乗ないし10のマイナス5乗[torr]の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[オングストローム]以下、より好ましくは300[オングストローム]以下である。   Specifically, by applying a voltage pulse periodically in a vacuum atmosphere in the range of 10 minus 4 to 10 minus 5 [torr], an organic compound existing in the vacuum atmosphere originates. Carbon or carbon compound to be deposited is deposited. The deposit 1113 is one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a film thickness of 500 [angstrom] or less, more preferably 300 [angstrom] or less.

この通電方法をより詳しく説明するために、図15(a)に、活性化用電源1112から印加する適宜の電圧波形の一例を示す。本実施の形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には,矩形波の電圧Vacは14[V],パルス幅T3は1[ミリ秒],パルス間隔T4は10[ミリ秒]とした。なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。   In order to explain this energization method in more detail, FIG. 15A shows an example of an appropriate voltage waveform applied from the activation power supply 1112. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave with a constant voltage. Specifically, the rectangular wave voltage Vac is 14 [V], and the pulse width T3 is 1 [ Millisecond] and the pulse interval T4 was set to 10 [millisecond]. The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly.

図13(d)に示す1114は、この表面伝導型放出素子から放出される放出電流Ieを捕捉するためのアノード電極で、直流高電圧電源1115及び電流計1116が接続されている。なお、基板1101を、表示パネル101の中に組み込んでから活性化処理を行う場合には、表示パネル101の蛍光面をアノード電極1114として用いる。活性化用電源1112から電圧を印加する間、電流計1116で放出電流Ieを計測して通電活性化処理の進行状況をモニタし、活性化用電源1112の動作を制御する。   Reference numeral 1114 shown in FIG. 13D denotes an anode electrode for capturing the emission current Ie emitted from the surface conduction type emission element, and a DC high voltage power source 1115 and an ammeter 1116 are connected to the anode electrode 1114. Note that when the activation process is performed after the substrate 1101 is incorporated into the display panel 101, the phosphor screen of the display panel 101 is used as the anode electrode 1114. While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and the operation of the activation power supply 1112 is controlled.

電流計1116で計測された放出電流Ieの一例を図15(b)に示すが、活性化電源1112からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ieは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ieがほぼ飽和した時点で活性化用電源1112からの電圧印加を停止し、通電活性化処理を終了する。   An example of the emission current Ie measured by the ammeter 1116 is shown in FIG. 15B. When a pulse voltage is applied from the activation power supply 1112, the emission current Ie increases with time, but eventually becomes saturated. Almost no increase. Thus, when the emission current Ie is almost saturated, the voltage application from the activation power supply 1112 is stopped, and the energization activation process is terminated.

なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。   The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly.

以上のようにして、図13(e)に示す平面型の表面伝導型放出素子を製造した。   As described above, the planar surface conduction electron-emitting device shown in FIG.

(垂直型の表面伝導型放出素子)
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、即ち垂直型の表面伝導型放出素子の構成について説明する。
(Vertical surface conduction electron-emitting devices)
Next, another representative configuration of the surface conduction electron-emitting device in which the electron emission portion or its periphery is formed of a fine particle film, that is, the configuration of a vertical surface conduction electron-emitting device will be described.

図16は、垂直型の基本構成を説明するための模式的な断面図であり、図中の1201は基板、1202と1203は素子電極、1206は段差形成部材、1204は微粒子膜を用いた導電性薄膜、1205は通電フォーミング処理により形成した電子放出部、1213は通電活性化処理により形成した薄膜である。   FIG. 16 is a schematic cross-sectional view for explaining a vertical basic configuration, in which 1201 is a substrate, 1202 and 1203 are element electrodes, 1206 is a step forming member, and 1204 is a conductive film using a fine particle film. 1205 is an electron emission portion formed by energization forming treatment, and 1213 is a thin film formed by energization activation treatment.

この垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方(1202)が段差形成部材1206上に設けられており、導電性薄膜1204が段差形成部材1206の側面を被覆している点にある。従って、図12の平面型における素子電極間隔Lは、垂直型においては段差形成部材1206の段差高Lsとして設定される。なお、基板1201、素子電極1202及び1203、微粒子膜を用いた導電性薄膜1204、については、平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材1206には、例えばSiO2 のような電気的に絶縁性の材料を用いる。   This vertical type is different from the planar type described above in that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 covers the side surface of the step forming member 1206. There is in point. Accordingly, the element electrode interval L in the planar type in FIG. 12 is set as the step height Ls of the step forming member 1206 in the vertical type. Note that for the substrate 1201, the device electrodes 1202 and 1203, and the conductive thin film 1204 using a fine particle film, the materials listed in the description of the planar type can be similarly used. The step forming member 1206 is made of an electrically insulating material such as SiO2.

次に、垂直型の表面伝導型放出素子の製法について説明する。   Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described.

図17(a)〜(f)は、製造工程を説明するための断面図で、各部材の表記は図16と同一である。   17A to 17F are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as FIG.

(1)まず、図17(a)に示すように、基板1201上に素子電極1203を形成する。   (1) First, as shown in FIG. 17A, an element electrode 1203 is formed on a substrate 1201.

(2)次に、同図(b)に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、例えばSiO2をスパッタ法で積層すればよいが、例えば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。   (2) Next, as shown in FIG. 2B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by, for example, laminating SiO2 by a sputtering method, but other film forming methods such as a vacuum deposition method and a printing method may be used.

(3)次に、同図(c)に示すように、絶縁層の上に素子電極1202を形成する。   (3) Next, as shown in FIG. 3C, the device electrode 1202 is formed on the insulating layer.

(4)次に、同図(d)に示すように、絶縁層の一部を、例えばエッチング法を用いて除去し、素子電極1203を露出させる。   (4) Next, as shown in FIG. 4D, a part of the insulating layer is removed using, for example, an etching method to expose the device electrode 1203.

(5)次に、同図(e)に示すように、微粒子膜を用いた導電性薄膜1204を形成する。形成するには、平面型の場合と同じく、例えば塗布法などの成膜技術を用いればよい。   (5) Next, a conductive thin film 1204 using a fine particle film is formed as shown in FIG. For the formation, as in the case of the planar type, for example, a film forming technique such as a coating method may be used.

(6)次に、平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する。(図13(c)を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。)
(7)次に、平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる。(図13(d)を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。)
以上のようにして、図17(f)に示す垂直型の表面伝導型放出素子を製造した。
(6) Next, as in the case of the planar type, an energization forming process is performed to form an electron emission portion. (The same process as the planar energization forming process described with reference to FIG. 13C may be performed.)
(7) Next, as in the case of the planar type, an energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion. (A process similar to the planar energization activation process described with reference to FIG. 13D may be performed.)
As described above, the vertical surface conduction electron-emitting device shown in FIG.

(表示装置に用いた表面伝導型放出素子の特性)
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
(Characteristics of surface conduction electron-emitting devices used in display devices)
The device structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the devices used in the display device will be described.

図18は、本実施の形態の表示装置に用いた表面伝導型放出素子の(放出電流Ie)対(素子印加電圧Vf)特性、及び(素子電流If)対(素子印加電圧Vf)特性の典型的な例を示す図である。なお、放出電流Ieは素子電流Ifに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、2本のグラフは各々任意単位で図示した。   FIG. 18 shows typical (emitted current Ie) vs. (element applied voltage Vf) characteristics and (element current If) vs. (element applied voltage Vf) characteristics of the surface conduction electron-emitting device used in the display device of this embodiment. It is a figure which shows a typical example. The emission current Ie is remarkably smaller than the device current If and is difficult to show on the same scale, and these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two graphs are shown in arbitrary units.

この表示装置に用いた表面伝導型放出素子は、放出電流Ieに関して以下に述べる3つの特性を有している。   The surface conduction electron-emitting device used in this display device has the following three characteristics with respect to the emission current Ie.

第1に、ある電圧(閾値電圧Vth)以上の大きさの電圧を素子に印加すると急激に放出電流Ieが増加するが、一方、閾値電圧Vth未満の電圧では放出電流Ieはほとんど検出されない。即ち、放出電流Ieに関して、明確な閾値電圧Vthを持った非線形素子である。   First, when a voltage greater than a certain voltage (threshold voltage Vth) is applied to the device, the emission current Ie increases abruptly. On the other hand, the emission current Ie is hardly detected at a voltage lower than the threshold voltage Vth. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

第2に、放出電流Ieは素子に印加する電圧Vfに依存して変化するため、電圧Vfで放出電流Ieの大きさを制御できる。   Second, since the emission current Ie changes depending on the voltage Vf applied to the device, the magnitude of the emission current Ie can be controlled by the voltage Vf.

第3に、素子に印加する電圧Vfに対して素子から放出される電流Ieの応答速度が速いため、電圧Vfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。   Third, since the response speed of the current Ie emitted from the device is fast with respect to the voltage Vf applied to the device, the amount of electrons emitted from the device can be controlled by the length of time for which the voltage Vf is applied.

以上のような特性を有するため、この実施の形態の表面伝導型放出素子を表示装置に好適に用いることができた。例えば多数の素子を表示画面の画素に対応して設けた表示装置において、上述の第1の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。即ち、駆動中の素子には所望の発光輝度に応じて閾値電圧Vth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Vth未満の電圧を印加する。こうして駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。   Due to the above characteristics, the surface conduction electron-emitting device of this embodiment can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to the pixels of the display screen, display can be performed by sequentially scanning the display screen by using the first characteristic described above. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the driven element according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the non-selected element. By sequentially switching the elements to be driven in this way, it is possible to perform display by sequentially scanning the display screen.

また、第2の特性か、又は第3の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。   In addition, since the emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.

これら表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子源の構造は、前述の図8及び図9に示す通りである。   The structure of a multi-electron source in which these surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix is as shown in FIGS.

次に図19を参照して、本実施の形態の表面伝導型放出素子を配列した表示パネル101を含む画像表示装置の構成について説明する。   Next, with reference to FIG. 19, a configuration of an image display device including a display panel 101 in which surface conduction electron-emitting devices according to the present embodiment are arranged will be described.

図19において、表示パネル101は、表示パネル101内の行配線と接続された行配線端子Dx1〜DxM、同じく表示パネル101の列配線と接続された列配線端子Dy1〜DyNを介して外部の駆動回路に接続されている。このうち行配線端子Dx1〜DxMには、この表示パネル101に設けられているマルチ電子源、即ちM行N列のマトリクス状に配線された表面伝導型放出素子を、1行ずつ順次選択して駆動するための走査信号が、走査回路102から入力される。一方、列配線端子Dy1〜DyNには、走査回路102から行配線に印加された走査信号により選択された一行の表面伝導型放出素子の各素子から放出される電子を、入力された映像信号信号に応じて制御するための変調信号が印加される。   In FIG. 19, the display panel 101 is externally driven through row wiring terminals Dx1 to DxM connected to the row wiring in the display panel 101 and column wiring terminals Dy1 to DyN connected to the column wiring of the display panel 101. Connected to the circuit. Among these, for the row wiring terminals Dx1 to DxM, a multi-electron source provided in the display panel 101, that is, a surface conduction electron-emitting device wired in a matrix of M rows and N columns is sequentially selected row by row. A scanning signal for driving is input from the scanning circuit 102. On the other hand, to the column wiring terminals Dy1 to DyN, electrons emitted from the respective elements of the surface conduction electron-emitting devices in one row selected by the scanning signal applied from the scanning circuit 102 to the row wiring are inputted video signal signals. A modulation signal for controlling in accordance with is applied.

制御回路103は、外部より入力される映像信号に基づいて適切な表示が行われるように各部の動作タイミングを整合させる働きを持つものである。ここで外部より入力される映像信号120には、例えばNTSC信号のように画像データと同期信号が複合されている場合と、予め両者が分離されている場合とがあるが、この実施の形態では後者の場合で説明する。尚、前者の映像信号に対しては、良く知られる同期分離回路を設けて画像データと同期信号Tsyncとを分離し、画像データをシフトレジスタ104に、同期信号を制御回路103に入力すれば本実施の形態と同様に扱うことが可能である。   The control circuit 103 has a function of matching the operation timing of each unit so that appropriate display is performed based on a video signal input from the outside. Here, the video signal 120 input from the outside includes, for example, a case where image data and a synchronization signal are combined like an NTSC signal, and a case where both are separated in advance. The latter case will be described. For the former video signal, a well-known synchronization separation circuit is provided to separate the image data and the synchronization signal Tsync, and the image data is input to the shift register 104 and the synchronization signal is input to the control circuit 103. It can be handled in the same manner as in the embodiment.

ここで制御回路103は、外部より入力される同期信号Tsyncに基づいて各部に対して水平同期信号Tscan、及びラッチ信号Tmry、シフト信号Tsft等の各制御信号を発生する。   Here, the control circuit 103 generates control signals such as a horizontal synchronization signal Tscan, a latch signal Tmry, and a shift signal Tsft for each unit based on a synchronization signal Tsync input from the outside.

外部より入力される映像信号に含まれる画像データ(輝度データ)はシフトレジスタ104に入力される。このシフトレジスタ104は、時系列的にシリアルに入力される画像データを画像の1ラインを単位としてシリアル/パラレル変換するためのもので、制御回路103より入力される制御信号(シフト信号)Tsftに同期して画像データをシリアルに入力して保持する。こうしてシフトレジスタ104でパラレル信号に変換された1ライン分の画像データ(電子放出素子N素子分の駆動データに相当)は、並列信号Id1〜IdNとしてラッチ回路105に出力される。   Image data (luminance data) included in a video signal input from the outside is input to the shift register 104. The shift register 104 is used for serial / parallel conversion of image data serially input in time series in units of one line of an image. The shift register 104 is used as a control signal (shift signal) Tsft input from the control circuit 103. Synchronously input and hold the image data serially. Image data for one line (corresponding to drive data for N electron-emitting elements) converted into parallel signals by the shift register 104 is output to the latch circuit 105 as parallel signals Id1 to IdN.

ラッチ回路105は、1ライン分の画像データを必要時間の間だけ記憶して保持するための記憶回路であり、制御回路103より送られる制御信号Tmryに従って並列信号Id1〜IdNを記憶する。こうしてラッチ回路105に記憶された画像データは、並列信号I'd1〜I'dNとしてパルス幅変調回路106に出力される。パルス幅変調回路106は、これら並列信号I'd1〜I'dNに応じて一定の振幅(電圧値)で、画像データ(I'd1〜I'dN)に応じてパルス幅を変調した電圧信号をI''d1〜I''dNとして出力する。   The latch circuit 105 is a storage circuit for storing and holding image data for one line for a necessary time, and stores parallel signals Id1 to IdN according to the control signal Tmry sent from the control circuit 103. The image data thus stored in the latch circuit 105 is output to the pulse width modulation circuit 106 as parallel signals I′d1 to I′dN. The pulse width modulation circuit 106 has a constant amplitude (voltage value) according to the parallel signals I′d1 to I′dN and a voltage signal whose pulse width is modulated according to the image data (I′d1 to I′dN). Are output as I ″ d1 to I ″ dN.

より具体的には、このパルス幅変調回路106は、画像データの輝度レベルが大きい程、パルス幅の広い電圧パルスを出力するもので、例えば最大輝度に対して30μ秒、最低輝度に対して0.12μ秒となり、かつその振幅が7.5[V]の電圧パルスを出力する。この出力信号I''d1〜I''dNは表示パネル101の列配線端子Dy1〜DyNに印加される。   More specifically, the pulse width modulation circuit 106 outputs a voltage pulse having a wider pulse width as the luminance level of the image data is larger. For example, the pulse width modulation circuit 106 outputs 30 μsec for the maximum luminance and 0 for the minimum luminance. A voltage pulse having an amplitude of 7.5 [V] is output. The output signals I ″ d1 to I ″ dN are applied to the column wiring terminals Dy1 to DyN of the display panel 101.

また表示パネル101の高圧端子Hvには、加速電圧源109から、例えば5kVの直流電圧Vaが供給される。   Further, for example, a DC voltage Va of 5 kV is supplied from the acceleration voltage source 109 to the high voltage terminal Hv of the display panel 101.

次に、走査回路102について説明する。この走査回路102は、内部にM個のスイッチング素子を備えるもので、各スイッチング素子は、直流電圧源Vxの出力電圧もしくは0[V](グランドレベル)のいずれか一方を選択し、表示パネル101の端子Dx1ないしDxMと電気的に接続するものである。これらスイッチング素子の切り換えは、制御回路103が出力する制御信号Tscanに基づいて行われるが、実際には例えばFETのようなスイッチング素子を組合わせることにより容易に構成することが可能である。なお、直流電圧源Vxは、図18に例示した電子放出素子の特性に基づき走査されていない素子に印加される駆動電圧が電子放出閾値電圧Vth電圧以下となるよう、一定電圧を出力するよう設定されている。また、制御回路103は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる働きをもつものである。   Next, the scanning circuit 102 will be described. The scanning circuit 102 includes M switching elements therein, and each switching element selects either the output voltage of the DC voltage source Vx or 0 [V] (ground level), and the display panel 101 The terminals Dx1 to DxM are electrically connected. Switching of these switching elements is performed based on a control signal Tscan output from the control circuit 103, but in practice, it can be easily configured by combining switching elements such as FETs. The DC voltage source Vx is set to output a constant voltage so that the drive voltage applied to the element not scanned based on the characteristics of the electron-emitting element illustrated in FIG. 18 is equal to or lower than the electron-emission threshold voltage Vth voltage. Has been. The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside.

尚、シフトレジスタ104やラインメモリ105は、デジタル信号式のものでもアナログ信号式のものでも採用できる。即ち、画像信号のシリアル/パラレル変換や記憶が所定の速度で行われればよいからである。   The shift register 104 and the line memory 105 can be either a digital signal type or an analog signal type. That is, it is only necessary to perform serial / parallel conversion and storage of the image signal at a predetermined speed.

このような構成をとりうる本実施の形態の画像表示装置においては、各電子放出素子に、容器外端子Dx1乃至DxM、Dy1乃至DyNを介して電圧を印加することにより、電子放出が生じる。また高圧端子Hvを介してメタルバック1019或は透明電極(不図示)に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜1018に衝突し、発光が生じて画像が形成される。   In the image display apparatus of the present embodiment that can have such a configuration, electron emission occurs by applying a voltage to each electron-emitting device via the external terminals Dx1 to DxM and Dy1 to DyN. Further, a high voltage is applied to the metal back 1019 or the transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 1018, and light is emitted to form an image.

ここで述べた画像表示装置の構成は、本実施の形態に適用可能な画像形成装置の一例であり、本発明の思想に基づいて種々の変形が可能である。入力信号についてはNTSC方式を挙げたが、入力信号はこれに限るものではなく、PAL、SECAM方式などの他、これらより多数の走査線からなるTV信号(MUSE方式をはじめとする高品位TV)方式をも採用できる。   The configuration of the image display apparatus described here is an example of an image forming apparatus applicable to this embodiment, and various modifications can be made based on the idea of the present invention. The NTSC system is used for the input signal. However, the input signal is not limited to this. In addition to the PAL, SECAM system, etc., the TV signal composed of a larger number of scanning lines (high-definition TV including the MUSE system). The system can also be adopted.

以下に、本発明の実施の形態の具体的な実施例を挙げて更に詳述する。   Hereinafter, specific examples of the embodiment of the present invention will be described in further detail.

以下に述べる各実施例においては、マルチ電子源として、前述した、電極間の導電性微粒子膜に電子放出部を有する表面伝導型放出素子をN×M個(N=3072、M=1024)、M本の行方向配線とN本の列方向配線とによりマトリクス状に配線(図7参照)したマルチ電子源を用いた。   In each of the embodiments described below, as a multi-electron source, N × M surface conduction electron-emitting devices (N = 3072, M = 1024) having the electron emission portion in the conductive fine particle film between the electrodes described above, A multi-electron source in which M rows of wiring and N columns of wiring were arranged in a matrix (see FIG. 7) was used.

(実施例1)
本実施例1で用いるスペーサ20を以下のように作成した。
Example 1
The spacer 20 used in Example 1 was prepared as follows.

フェースプレート及びリアプレート1015と同質のソーダライムガラスをスペーサ母材とし、図30に示した加熱延伸法により、断面形状として図1(a)(b)及び図3(d)に示すような、スペーサ基体21を得た。尚、図1(b)は、図1(a)の円で囲ったスペーサ基体21の厚み方向の側面の端部の拡大図である。   A soda lime glass of the same quality as the face plate and the rear plate 1015 is used as a spacer base material, and as shown in FIGS. 1A, 1B, and 3D, as a cross-sectional shape by the heat drawing method shown in FIG. A spacer base 21 was obtained. FIG. 1B is an enlarged view of the end of the side surface in the thickness direction of the spacer base 21 surrounded by a circle in FIG.

ここで、本実施例1で作成したスペーサ基体21は、図26に示すように、高さ:Hが3mm、厚み:Dが0.2mm、長さ:Lが40mmのものであった。本実施例1で用いたガラス母材501は、図26に示すように、高さ:Hが150mm、厚み:Dが10mmの平板状のソーダライムガラスを用いた。また、母材501と、最終的に得ようとするスペーサ基体21の断面積比が、1:1/2500となるように、送り出し速度v1が4ミクロン/分、引き出し速度v2が10mm/分と設定した。この際、ヒータ502による加熱温度は600℃とし、引き出し工程後、上記長さ:Lが40mmになるように切断した。   Here, as shown in FIG. 26, the spacer base 21 prepared in Example 1 had a height: H of 3 mm, a thickness: D of 0.2 mm, and a length: L of 40 mm. As the glass base material 501 used in Example 1, flat soda lime glass having a height: H of 150 mm and a thickness: D of 10 mm was used as shown in FIG. Further, the feeding speed v1 is 4 microns / minute and the drawing speed v2 is 10 mm / minute so that the cross-sectional area ratio between the base material 501 and the spacer base 21 to be finally obtained is 1: 1/2500. Set. At this time, the heating temperature by the heater 502 was set to 600 ° C., and after the drawing step, cutting was performed so that the length L was 40 mm.

また、上記加熱延伸法により得られたスペーサ基体21の角は、曲率半径:rが0.02mmであった。尚、上記高さ:H、厚み:D、長さ:Lは、図26を用いて説明したものと同じ定義である。   In addition, the corner of the spacer base 21 obtained by the heating and stretching method had a radius of curvature r of 0.02 mm. The height: H, thickness: D, and length: L have the same definitions as those described using FIG.

以下、図2を参照して、転写浸漬法による低抵抗膜(電極)25の作成手順を説明する。   Hereinafter, with reference to FIG. 2, a procedure for creating the low resistance film (electrode) 25 by the transfer dipping method will be described.

先ず、純水、IPA、アセトンで化学洗浄した後、UVオゾン洗浄を施した100×100×5tの厚板ガラス2001上に(RKプリント・インストラメンタル社:RK print-instrumental corp.)製のバーコート装置にて、N.Eケムキャット社:N.E.Chemcat)製の有機金属塩溶解Ptペースト(粘度30kcps)を同図(b)のように薄膜展開した。このとき展開液2002の膜厚は40ミクロンであり、この展開膜上に同図(c)(d)(e)に示すように、上記スペーサ基体21を40mm×0.2mmの面(端面)を展開面に平行となるような方向で垂直に降下させて浸漬したのち、垂直に引き上げて転写させた。   First, a bar coat made of (RK print-instrumental corp.) On a 100 × 100 × 5 ton thick glass glass 2001 that has been chemically cleaned with pure water, IPA and acetone and then UV ozone cleaned. In the apparatus. An organometallic salt-dissolved Pt paste (viscosity 30 kcps) manufactured by E. Chemcat: N.E.Chemcat was developed into a thin film as shown in FIG. At this time, the film thickness of the developing solution 2002 is 40 microns, and the spacer substrate 21 is formed on the developing film on the surface (end surface) of 40 mm × 0.2 mm as shown in FIGS. After being dipped vertically in a direction parallel to the development surface, the film was dipped and then transferred vertically.

これら展開浸漬転写の一連の操作を対向する面(端面)に対してもう一度行った後、120℃で10分間乾燥した後、600℃で10分間焼成し、低抵抗膜(電極)25を上下端面の2個所に、図1(c)、(d)に示すように形成した。尚、図1(c)の円で囲まれたスペーサ端部の拡大図が図1(d)である。   The series of operations of the development immersion transfer is performed once on the opposite surface (end surface), then dried at 120 ° C. for 10 minutes, and then baked at 600 ° C. for 10 minutes. 1 were formed as shown in FIGS. 1C and 1D. FIG. 1D is an enlarged view of the end portion of the spacer surrounded by a circle in FIG.

このときの低抵抗膜(電極)25の高さhは約200ミクロンであった。またこのとき、低抵抗膜(電極)25の表面抵抗は1[Ω/□]であった。この後、スペーサ基体21の表面に高抵抗膜22として、CrおよびAlのターゲットを高周波電源で同時スパッタすることにより、Cr-Al合金窒化膜を膜厚200nmを形成した。このときのスパッタガスは、Ar:N2が1:2の混合ガスで、全圧力は1m[torr]である。上記条件で同時成膜した膜の表面抵抗Rは2×10の9乗[Ω/□]であった。これに限らず本実施例1では種々の高抵抗膜22の材料および製法を使用することが可能である。このようにして作成したスペーサ20をスペーサ20aとする。   At this time, the height h of the low resistance film (electrode) 25 was about 200 microns. At this time, the surface resistance of the low resistance film (electrode) 25 was 1 [Ω / □]. Thereafter, a Cr-Al alloy nitride film having a film thickness of 200 nm was formed on the surface of the spacer base 21 as a high resistance film 22 by simultaneously sputtering a Cr and Al target with a high frequency power source. The sputtering gas at this time is a mixed gas of Ar: N2 of 1: 2, and the total pressure is 1 m [torr]. The surface resistance R of the film formed simultaneously under the above conditions was 2 × 10 9 [Ω / □]. The present invention is not limited to this, and various materials and manufacturing methods of the high resistance film 22 can be used in the first embodiment. The spacer 20 created in this way is referred to as a spacer 20a.

こうして得られたスペーサ20の低抵抗膜(電極)25の部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、即ち、角部には部分的な剥がれなども無く、低抵抗膜(電極)25の被覆性は良好であった。   In the low resistance film (electrode) 25 portion of the spacer 20 thus obtained, gloss reflection was recognized, and the boundary region between the end surface and the side surface of the spacer base 21, that is, the corner portion was not partially peeled off. The covering property of the low resistance film (electrode) 25 was good.

本実施例1では、前述した図7に示すような、スペーサ20を配置した表示パネル101を作製した。   In Example 1, the display panel 101 having the spacers 20 as shown in FIG. 7 described above was manufactured.

以下、この表示パネル101の製造方法を詳述する。   Hereinafter, a method for manufacturing the display panel 101 will be described in detail.

まず予め基板1011上に行方向配線電極1013、列方向配線電極1014、電極間絶縁層(不図示)、及び表面伝導型放出素子の素子電極1102,1103と導電性薄膜1104を形成した基板1011を、リアプレート1015に固定した。次に、上述のようにして作成されたスペーサ20を基板1011の行方向配線1013上に等間隔で、行方向配線1013と平行に固定した。その後、基板1011の約3mm上方に、内面に蛍光膜1018とメタルバック1019が付設されたフェースプレート1017を側壁1016を介して配置し、リアプレート1015、フェースプレート1017、側壁1016およびスペーサ20の各接合部を固定した。基板1011とリアプレート1015の接合部、リアプレート1015と側壁1016の接合部、およびフェースプレート1017と10側壁1016の接合部は、フリットガラス(不図示)を塗布し、大気中で400℃乃至500℃で10分以上焼成することで封着した。また、スペーサ20は、基板1011側では行方向配線1013(線幅約300[マイクロメートル])上に、フェースプレート1017側ではメタルバック1019面上に、導電性のフィラー或は金属等の導電材を混合した導電性フリットガラス(不図示)を介して配置し、上記気密容器の封着と同時に、大気中で400℃乃至500℃で10分以上焼成することで接着し、かつ電気的な接続も行った。   First, a substrate 1011 in which row-direction wiring electrodes 1013, column-direction wiring electrodes 1014, interelectrode insulating layers (not shown), element electrodes 1102 and 1103 of surface conduction electron-emitting devices and a conductive thin film 1104 are formed on a substrate 1011 in advance. And fixed to the rear plate 1015. Next, the spacers 20 produced as described above were fixed on the row direction wiring 1013 of the substrate 1011 at regular intervals in parallel with the row direction wiring 1013. Thereafter, a face plate 1017 having a fluorescent film 1018 and a metal back 1019 provided on the inner surface is disposed via a side wall 1016 approximately 3 mm above the substrate 1011, and each of the rear plate 1015, the face plate 1017, the side wall 1016, and the spacer 20 is arranged. The joint was fixed. The joint portion between the substrate 1011 and the rear plate 1015, the joint portion between the rear plate 1015 and the side wall 1016, and the joint portion between the face plate 1017 and the ten side wall 1016 are coated with frit glass (not shown), and 400 ° C. to 500 ° C. in the atmosphere. Sealing was performed by baking at 10 ° C. for 10 minutes or more. The spacer 20 is formed on the row direction wiring 1013 (line width of about 300 [micrometers]) on the substrate 1011 side, on the metal back 1019 surface on the face plate 1017 side, and on a conductive material such as a conductive filler or metal. It is placed through a conductive frit glass (not shown) mixed with the above, and at the same time as sealing the above airtight container, it is bonded and electrically connected by firing at 400 ° C. to 500 ° C. for 10 minutes or more in the atmosphere. Also went.

なお、本実施例1においては、蛍光膜1018は、図10(a)に示すように、各色蛍光体が列方向(Y方向)に延びるストライプ形状を採用し、黒色の導電体1010は各色蛍光体(R、G、B)間だけでなく、Y方向の各画素間をも分離するように配置されている。またスペーサ20は、行方向(X方向)に平行な黒色の導電体1010(線幅約300[マイクロメートル])内にメタルバック1019を介して配置された。なお、前述の封着を行う際には、各色蛍光体と基板1011上に配置された各素子とを対応させなくてはいけないため、リアプレート1015、フェースプレート1017およびスペーサ20は十分な位置合わせを行った。   In the first embodiment, as shown in FIG. 10A, the fluorescent film 1018 employs a stripe shape in which each color phosphor extends in the column direction (Y direction), and the black conductor 1010 has each color fluorescence. The pixels are arranged not only between the bodies (R, G, B) but also between the pixels in the Y direction. The spacer 20 was disposed in a black conductor 1010 (line width of about 300 [micrometers]) parallel to the row direction (X direction) via a metal back 1019. Note that, when performing the above-described sealing, each color phosphor and each element arranged on the substrate 1011 must correspond to each other, so that the rear plate 1015, the face plate 1017, and the spacer 20 are sufficiently aligned. Went.

以上のようにして完成した気密容器内を排気管(不図示)を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Dx1〜DxMとDy1〜DyNを通じ、行方向配線電極1013および列方向配線電極1014を介して各素子に給電して前述の通電フォーミング処理と通電活性化処理を行うことによりマルチ電子源を製造した。次に、10のマイナス6乗[torr]程度の真空度で、不図示の排気管をガスバーナで熱することで溶着し外囲器(気密容器)の封止を行った。そして最後に、封止後の真空度を維持するために、ゲッター処理を行った。   The airtight container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the row direction wiring electrodes are passed through the container external terminals Dx1 to DxM and Dy1 to DyN. A multi-electron source was manufactured by supplying power to each element via the line 1013 and the column direction wiring electrode 1014 and performing the above-described energization forming process and energization activation process. Next, the exhaust pipe (not shown) was welded by heating with a gas burner at a degree of vacuum of about 10 to the sixth power [torr], and the envelope (airtight container) was sealed. Finally, a getter process was performed to maintain the degree of vacuum after sealing.

以上のように完成した、図7に示されるような表示パネル101を用いた画像表示装置において、各冷陰極素子(表面伝導型放出素子)1012には、容器外端子Dx1〜DxM、Dy1〜DyNを通じ、走査信号及び変調信号をそれぞれ印加することにより電子を放出させ、メタルバック1019には、高圧端子Hvを通じて高圧を印加することにより放出電子ビームを加速して蛍光膜1018に電子を衝突させ、各色蛍光体(図10のR、G、B)を励起・発光させることで画像を表示した。なお、高圧端子Hvへの印加電圧Vaは3[kV]〜12[kV]の範囲で放電が発生する限界電圧まで印加し、各配線1013、1014間への印加電圧Vfは14[V]とした。高圧端子Hvへの8kV以上電圧を印加して連続駆動できた場合に、耐電圧良好と判断した。   In the image display apparatus using the display panel 101 as shown in FIG. 7 completed as described above, each cold cathode element (surface conduction type emitting element) 1012 has external terminals Dx1 to DxM, Dy1 to DyN. Through which a scanning signal and a modulation signal are applied to emit electrons, and a high voltage is applied to the metal back 1019 through a high voltage terminal Hv to accelerate the emitted electron beam to collide electrons with the fluorescent film 1018. Images were displayed by exciting and emitting each color phosphor (R, G, B in FIG. 10). The applied voltage Va to the high voltage terminal Hv is applied up to a limit voltage at which discharge occurs in the range of 3 [kV] to 12 [kV], and the applied voltage Vf between the wirings 1013 and 1014 is 14 [V]. did. It was judged that the withstand voltage was good when the voltage could be continuously driven by applying a voltage of 8 kV or higher to the high voltage terminal Hv.

このとき、スペーサ20の近傍で9kV駆動まで放電は発生しなかった。更にスペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   At this time, no discharge occurred up to 9 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot rows including two-dimensional light emitting spots including the emitted light spots emitted from the cold cathode elements 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例2)
前述の実施例1で作成したスペーサ基体21を使用し、低抵抗膜(電極)25の塗布用の展開液を、厚み0.2tのステンレスドクターブレードと平行に配置した40ミクロンの隙間ゲージにより展開すること以外は、前述の実施例1の作成方法と同様にして、高さ:hが200ミクロンの低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタによる高抵抗膜22を作成した。このようにして作成したスペーサ20をスペーサ20bとする。そうして得られたスペーサ20の低抵抗膜(電極)25部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、すなわち角部には部分的な剥がれなども無く、低抵抗膜(電極)25の被覆性は良好であった。
(Example 2)
Using the spacer base 21 prepared in Example 1 described above, a developing solution for applying the low resistance film (electrode) 25 is developed by a 40-micron gap gauge arranged in parallel with a stainless steel doctor blade having a thickness of 0.2 t. Except for this, a low resistance film (electrode) 25 having a height h of 200 microns is formed in the same manner as in the manufacturing method of the first embodiment, and the high resistance film by sputtering is further processed in the same manner as in the first embodiment. 22 was created. The spacer 20 thus created is referred to as a spacer 20b. The low resistance film (electrode) 25 portion of the spacer 20 thus obtained was recognized to have gloss reflection, and the boundary region between the end surface and the side surface of the spacer substrate 21, that is, the corner portion was not partially peeled off. The covering property of the low resistance film (electrode) 25 was good.

更に実施例1と同様に、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。   Further, similarly to Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting element, and high voltage application and element driving were performed under the same conditions as in Example 1.

このときスペーサ20近傍で9kV駆動まで放電は発生しなかった。更にスペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   At this time, no discharge occurred up to 9 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot rows including two-dimensional light emitting spots including the emitted light spots emitted from the cold cathode elements 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例3)
実施例1で作成したスペーサ基体21を使用し、低抵抗膜(電極)25塗布用の展開液を、テルペン系溶媒にて希釈してスピンコートにより展開すること以外は、前述の実施例1の作成方法と同様にして、高さ:hが10ミクロンの低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタによる高抵抗膜22を作成した。このようにして作成したスペーサ20をスペーサ20cとする。このとき希釈した展開液の粘度は、1kcPであった。こうして得られたスペーサ20の低抵抗膜部分25は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、すなわち角部には部分的な剥がれなども無く、低抵抗膜(電極)25の被覆性は良好であった。更に実施例1と同様に、電子線放出素子を組み込んだリアプレート等とともに表示パネルを作成し、実施例1と同条件で高圧印加および素子駆動を行った。
(Example 3)
Except for using the spacer substrate 21 prepared in Example 1 and diluting the developing solution for applying the low resistance film (electrode) 25 with a terpene solvent and developing the solution by spin coating, the above-mentioned Example 1 A low resistance film (electrode) 25 having a height h of 10 microns was prepared in the same manner as the preparation method, and a high resistance film 22 was formed by sputtering in the same manner as in Example 1. The spacer 20 thus created is referred to as a spacer 20c. The viscosity of the developing solution diluted at this time was 1 kcP. The low resistance film portion 25 of the spacer 20 obtained in this way has gloss reflection, and there is no partial peeling at the boundary region between the end surface and the side surface of the spacer base 21, that is, the corner portion. The coverage of the electrode 25 was good. Further, in the same manner as in Example 1, a display panel was prepared together with a rear plate or the like incorporating an electron beam emitting element, and high voltage application and element driving were performed under the same conditions as in Example 1.

このときスペーサ20の近傍で10kV駆動まで放電は発生しなかった。更にスペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   At this time, no discharge occurred up to 10 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot rows including two-dimensional light emitting spots including the emitted light spots emitted from the cold cathode elements 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例4)
前述の実施例1で作成したスペーサ基体21を使用し、低抵抗膜塗布用の展開液を、住友大阪セメント社製で平均粒径が10nmのSbをドープした酸化錫微粒子をシリカバインダー中に分散した溶液をバーコートで展開すること以外は、実施例1の作成方法と同様にして高さ100ミクロンの低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタにより高抵抗膜22を作成した。このようにして作成したスペーサ20をスペーサ20dとする。このとき展開液の粘度は10cPであった。こうして得られたスペーサ20の低抵抗膜(電極)25の部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、即ち角部には部分的な剥がれなども無く、低抵抗膜(電極)25の被覆性は良好であった。更に実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同じ条件で、高圧印加および素子駆動を行った。
Example 4
Using the spacer substrate 21 prepared in Example 1 above, a developing solution for coating a low resistance film is dispersed in a silica binder with Sb-doped tin oxide fine particles manufactured by Sumitomo Osaka Cement Co., Ltd. and having an average particle size of 10 nm. A low resistance film (electrode) 25 having a height of 100 microns was prepared in the same manner as in the production method of Example 1 except that the developed solution was developed by bar coating. Further, high resistance was obtained by sputtering in the same manner as in Example 1. A membrane 22 was created. The spacer 20 thus created is referred to as a spacer 20d. At this time, the viscosity of the developing solution was 10 cP. The portion of the low resistance film (electrode) 25 of the spacer 20 thus obtained was recognized to have gloss reflection, and the boundary region between the end surface and the side surface of the spacer substrate 21, that is, the corner portion had no partial peeling. The coverage of the low resistance film (electrode) 25 was good. Further, in the same manner as in Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting element, and high voltage application and element driving were performed under the same conditions as in Example 1.

このときスペーサ20の近傍で9kV駆動まで放電は発生しなかった。更にスペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   At this time, no discharge occurred up to 9 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot rows including two-dimensional light emitting spots including the emitted light spots emitted from the cold cathode elements 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例5)
実施例1で作成したスペーサ基体21を使用して実施例1と全く同じ方法で低抵抗膜(電極)25を作成した。そして、この低抵抗膜(電極)25を、80℃に加熱した王水をエッチャントとして、スペーサ基体21の厚み方向の側面から距離:h'として150ミクロンの位置まで部分的にエッチングした(電極25の加工(除去)工程)。同時に、低抵抗膜の角部も曲率をもつようにパターニングした(図32、図33)。このようにして、高さ:h'が150ミクロンの低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタによる高抵抗膜22を作成した。このようにして作成したスペーサ20をスペーサ20eとする。このとき得られた、スペーサ20eの低抵抗膜(電極)25部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、即ち、角部には部分的な剥がれなども無く、低抵抗膜(電極)25の被覆性は良好であった。更に実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。
(Example 5)
A low resistance film (electrode) 25 was prepared in exactly the same manner as in Example 1 using the spacer substrate 21 prepared in Example 1. Then, this low resistance film (electrode) 25 was partially etched from the side surface in the thickness direction of the spacer base 21 to a position of 150 microns as a distance: h ′ using aqua regia heated to 80 ° C. as an etchant (electrode 25 Processing (removal) process). At the same time, the corners of the low resistance film were also patterned to have a curvature (FIGS. 32 and 33). In this manner, a low resistance film (electrode) 25 having a height h ′ of 150 microns was formed, and a high resistance film 22 was formed by sputtering in the same manner as in Example 1. The spacer 20 created in this way is referred to as a spacer 20e. The low resistance film (electrode) 25 portion of the spacer 20e obtained at this time was recognized to have gloss reflection, and the boundary region between the end surface and the side surface of the spacer base 21, that is, the corner portion was also partially peeled off. In addition, the coverage of the low resistance film (electrode) 25 was good. Further, in the same manner as in Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting device, and high voltage application and device driving were performed under the same conditions as in Example 1.

このときスペーサ20近傍で10kV駆動まで放電は発生しなかった。更にスペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   At this time, no discharge occurred in the vicinity of the spacer 20 up to 10 kV drive. Furthermore, two-dimensionally arranged light emitting spot rows including two-dimensional light emitting spots including the emitted light spots emitted from the cold cathode elements 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例6)
前述の実施例5と全く同じ方法で抵抵抗膜(電極)25を作成したスペーサ20に対し、実施例5の電極25の加工(除去)工程をレーザ加工装置により行った。加工後の電極25の形状は、実施例5と同様である。このようにして、低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタによる高抵抗膜22を得た。このようにして作成したスペーサ20をスペーサ20fとする。このとき得られた、スペーサ20の低抵抗膜(電極)25部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、即ち、角部には部分的な剥がれなども無く、抵抗膜(電極)25の被覆性は良好であった。
(Example 6)
The processing (removal) step of the electrode 25 of Example 5 was performed with a laser processing apparatus on the spacer 20 in which the resistance film (electrode) 25 was formed by the same method as in Example 5 described above. The shape of the electrode 25 after processing is the same as in Example 5. In this way, a low resistance film (electrode) 25 was prepared, and a high resistance film 22 was obtained by sputtering in the same manner as in Example 1. The spacer 20 thus created is referred to as a spacer 20f. The low resistance film (electrode) 25 portion of the spacer 20 obtained at this time was recognized to have gloss reflection, and the boundary region between the end surface and the side surface of the spacer base 21, that is, the corner portion was also partially peeled off. In addition, the covering property of the resistance film (electrode) 25 was good.

更に、実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。このとき、スペーサ20の近傍で10kV駆動まで放電は発生しなかった。更に、スペーサ2fに近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   Further, in the same manner as in Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting element, and high voltage application and element driving were performed under the same conditions as in Example 1. At this time, no discharge occurred up to 10 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot arrays including a light emitting spot due to emitted electrons from the cold cathode element 1012 located close to the spacer 2f were formed, and a clear color image display with good color reproducibility was achieved. . This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例7)
フェースプレートおよびリアプレート1015と同質のソーダライムガラスをスペーサ母材とし、図5に示した加熱延伸法により、図26に規定した高さ:H、厚み:D、長さ:Lがそれぞれ、3mm、0.2mm、40mmのスペーサ基体21を形成した。尚、本実施例では、上記加熱延伸法により、スペーサ基体の角(図26、図3(d))の曲率半径:rが4ミクロンのものを作成した。
(Example 7)
Soda lime glass of the same quality as the face plate and rear plate 1015 is used as a spacer base material, and the height: H, thickness: D, and length: L specified in FIG. 26 are 3 mm by the heating and stretching method shown in FIG. A spacer base 21 of 0.2 mm, 40 mm was formed. In the present example, a spacer base having a radius of curvature r of 4 microns was prepared by the above-described heating and stretching method (FIG. 26, FIG. 3D).

この後、実施例1と同じ作成方法により、高さ200ミクロンの低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタによる高抵抗膜22を作成した。このようにして作成したスペーサ20をスペーサ20gとする。このとき得られたスペーサ20の低抵抗膜(電極)25部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、即ち、角部には部分的な剥がれなども無く、低抵抗膜(電極)25の被覆性は良好であった。   Thereafter, a low resistance film (electrode) 25 having a height of 200 microns was formed by the same manufacturing method as in Example 1, and a high resistance film 22 was formed by sputtering in the same manner as in Example 1. The spacer 20 thus created is referred to as a spacer 20g. The low resistance film (electrode) 25 portion of the spacer 20 obtained at this time showed glossy reflection, and there was no partial peeling at the boundary region between the end surface and the side surface of the spacer substrate 21, that is, the corner portion. The covering property of the low resistance film (electrode) 25 was good.

更に実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。このときスペーサ20の近傍で10kV駆動まで放電は発生しなかった。更にスペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   Further, in the same manner as in Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting device, and high voltage application and device driving were performed under the same conditions as in Example 1. At this time, no discharge occurred up to 10 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot rows including two-dimensional light emitting spots including the emitted light spots emitted from the cold cathode elements 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例8)
スペーサ基体21の端面と側面間の境界、即ち角部を研磨処理にてエッジから10ミクロンの領域を45度にテーパー加工を行ったアルミナ基板をスペーサ基板とした(図3(a))。この基板に実施例1と同じ作成方法により、高さ200ミクロンの低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタによる高抵抗膜22を作成した。このようにして作成したスペーサ20をスペーサ20hとする。このとき得られたスペーサ20の低抵抗膜(電極)25部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域すなわち角部には部分的な剥がれなども無く、低抵抗膜(電極)25の被覆性は良好であった。
(Example 8)
An alumina substrate in which a boundary between the end surface and the side surface of the spacer base 21, that is, a corner portion was subjected to a taper process in a region of 10 microns from the edge by 45 degrees was used as a spacer substrate (FIG. 3A). A low resistance film (electrode) 25 having a height of 200 microns was formed on this substrate by the same production method as in Example 1, and a high resistance film 22 was formed by sputtering in the same manner as in Example 1. The spacer 20 created in this way is referred to as a spacer 20h. The low resistance film (electrode) 25 portion of the spacer 20 obtained at this time showed gloss reflection, and there was no partial peeling at the boundary region, that is, the corner portion between the end surface and the side surface of the spacer base 21, and the low resistance film (electrode) 25 The coverage of the resistance film (electrode) 25 was good.

更に実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同条件で高圧印加および素子駆動を行った。このときスペーサ20の近傍で10kV駆動まで放電は発生しなかった。更に、スペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても、電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   Further, in the same manner as in Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting element, and high voltage application and element driving were performed under the same conditions as in Example 1. At this time, no discharge occurred up to 10 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot arrays including a light emitting spot due to emitted electrons from the cold cathode element 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. . This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例9)
青板ガラスからなるスペーサ基体21の端面と側面間の境界、即ち、角部を研磨処理にてエッジから10ミクロンの領域を45度にテーパー加工を行った(図3(a))。
Example 9
The boundary between the end surface and the side surface of the spacer base 21 made of blue plate glass, that is, the corner portion was subjected to a taper process to a region of 10 microns from the edge by 45 ° (FIG. 3A).

このスペーサ基体21に実施例1と同じ作成方法により、約高さ200ミクロンの低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタによる高抵抗膜22を作成した。このようにして作成したスペーサ20をスペーサ20iとする。このとき得られたスペーサ20の低抵抗膜(電極)25部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、即ち、角部には部分的な剥がれなどもなく低抵抗膜(電極)25の被覆性は良好であった。   A low resistance film (electrode) 25 having a height of about 200 microns was formed on the spacer base 21 by the same manufacturing method as in Example 1, and a high resistance film 22 was formed by sputtering in the same manner as in Example 1. The spacer 20 thus created is referred to as a spacer 20i. The low resistance film (electrode) 25 portion of the spacer 20 obtained at this time showed gloss reflection, and there was no partial peeling at the boundary region between the end surface and the side surface of the spacer substrate 21, that is, at the corner. The coverage of the low resistance film (electrode) 25 was good.

更に実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。このときスペーサ20の近傍で10kV駆動まで放電は発生しなかった。更にスペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、スペーサ20を設置しても、電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   Further, in the same manner as in Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting device, and high voltage application and device driving were performed under the same conditions as in Example 1. At this time, no discharge occurred up to 10 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot rows including two-dimensional light emitting spots including the emitted light spots emitted from the cold cathode elements 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

(実施例10)
本実施例では、図26に示すように、スペーサ基体21の全6面(側面、端面、厚み方向の側面)を研磨処理にて相互に直角に配置するよう研磨したソーダライムガラス基板をスペーサ基体21とした。このスペーサ基体21に実施例1と同じ作成方法により、高さ200ミクロンの低抵抗膜(電極)25を作成し、更に実施例1と同様にしてスパッタによる高抵抗膜22を作成した。このようにして作成したスペーサ20をスペーサ20jとする。このとき得られたスペーサ20の低抵抗膜(電極)25部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域において(電極)25の被覆性は一部不良であった。
(Example 10)
In this embodiment, as shown in FIG. 26, a soda-lime glass substrate polished so that all six surfaces (side surfaces, end surfaces, side surfaces in the thickness direction) of the spacer substrate 21 are arranged at right angles to each other by a polishing process is used. 21. A low resistance film (electrode) 25 having a height of 200 microns was formed on the spacer base 21 by the same manufacturing method as in Example 1, and a high resistance film 22 was formed by sputtering in the same manner as in Example 1. The spacer 20 created in this way is referred to as a spacer 20j. The low resistance film (electrode) 25 portion of the spacer 20 obtained at this time showed glossy reflection, and the coverage of the (electrode) 25 in the boundary region between the end surface and the side surface of the spacer base 21 was partially poor. It was.

更に実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。このときスペーサ20の近傍で、他の実施例のように、メタルバックに印加する高電圧を10kVまで挙げたところ、一部で放電が観測された。メタルバックに印加する高電圧が8kVまでは、スペーサ20jに近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことは、メタルバックに印加する高電圧が8kVまでは、スペーサ20を設置しても、電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。このように、角部の被覆率が部分的に不良であったにもかかわらず発光点の乱れが認められなかったのは、残りのほとんどの部分の低抵抗膜部分がコンタクト良好であったために、低抵抗膜上端での共通電位が保たれていたためと理解される。   Further, in the same manner as in Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting device, and high voltage application and device driving were performed under the same conditions as in Example 1. At this time, when the high voltage applied to the metal back was raised up to 10 kV in the vicinity of the spacer 20 as in the other examples, discharge was partially observed. When the high voltage applied to the metal back is up to 8 kV, two-dimensionally spaced light emitting spot arrays are formed, including light emitting spots due to emitted electrons from the cold cathode element 1012 located close to the spacer 20j, and it is clear and color A color image with good reproducibility was displayed. This indicates that even when the spacer 20 is installed, the disturbance of the electric field that affects the electron trajectory does not occur until the high voltage applied to the metal back is 8 kV. As described above, the disorder of the light emitting point was not recognized even though the coverage of the corner portion was partially poor because the low resistance film portion of most of the remaining portion was in good contact. It is understood that the common potential at the upper end of the low resistance film was maintained.

(参考例)
本比較例では、図26に示した角が直角なスペーサ基体21を使用した。低抵抗膜(電極)25の作成方法は図6に示した方法で行った。以下にそのプロセスを具体的に説明する。
(Reference example)
In this comparative example, the spacer base 21 having a right angle shown in FIG. 26 was used. The low resistance film (electrode) 25 was produced by the method shown in FIG. The process will be specifically described below.

スペーサ基体21の両側面をガラス製固定治具2012によって挟む形で、複数のスペーサ基体21を固定する(図6(a))。尚、ここでは、ガラス製固定治具2012の厚み:D1を1.1mm、高さ:H1を2.8mm、長さ:L1を42mmとした。また、スペーサ基体は、厚み:Dが0.2mm、高さ:Hが3mm、長さ:Lが40mmである。   A plurality of spacer bases 21 are fixed such that both side surfaces of the spacer base 21 are sandwiched between glass fixing jigs 2012 (FIG. 6A). Here, the thickness D1 of the glass fixing jig 2012 is 1.1 mm, the height H1 is 2.8 mm, and the length L1 is 42 mm. The spacer base body has a thickness D of 0.2 mm, a height H of 3 mm, and a length L of 40 mm.

そして、前記ガラス製固定治具2012から露出しているスペーサ基体の端部に、10nm厚のTi膜2013を形成し、さらに200nm厚のPt膜2013をスパッタにより気相形成した(図6(b)、(c))。この工程により、高さ200μmの低抵抗膜(電極)25が形成された。   Then, a Ti film 2013 having a thickness of 10 nm is formed on the end portion of the spacer base exposed from the glass fixing jig 2012, and a Pt film 2013 having a thickness of 200 nm is formed in a vapor phase by sputtering (FIG. 6B). ), (C)). Through this process, a low resistance film (electrode) 25 having a height of 200 μm was formed.

上記工程と同様にして、スペーサ基体21の反対側の端部に、低抵抗膜(電極)25を形成した(図6(d))。   In the same manner as in the above process, a low resistance film (electrode) 25 was formed on the opposite end of the spacer base 21 (FIG. 6D).

上記工程において、Ti膜は、Pt膜の膜密着性を補強する下地層として必要であった。この後、更に実施例1と同様にして、スパックによる高抵抗膜22を作成した。   In the above process, the Ti film was necessary as an underlayer for reinforcing the film adhesion of the Pt film. Thereafter, in the same manner as in Example 1, a high resistance film 22 made of spack was produced.

このようにして作成したスペーサ20をスペーサ20kとする。このとき得られた、スペーサ20の低抵抗膜(電極)25部分は、光沢反射が認められた上、スペーサ基体21の端面と側面の境界領域、即ち、角部には部分的な剥がれが生じた。   The spacer 20 created in this way is referred to as a spacer 20k. In the low resistance film (electrode) 25 portion of the spacer 20 obtained at this time, gloss reflection was observed, and a partial peeling occurred in the boundary region between the end surface and the side surface of the spacer base 21, that is, the corner portion. It was.

更に実施例1と同様にして、電子線放出素子を組み込んだリアプレート等とともに表示パネル101を作成し、実施例1と同条件で、高圧印加および素子駆動を行った。このときスペーサ20の近傍で7kV駆動まで放電は発生しなかった。更にスペーサ20に近い位置にある冷陰極素子1012からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。このことはスペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れは発生しなかったことを示している。   Further, in the same manner as in Example 1, a display panel 101 was prepared together with a rear plate or the like incorporating an electron beam emitting device, and high voltage application and device driving were performed under the same conditions as in Example 1. At this time, no discharge occurred up to 7 kV drive in the vicinity of the spacer 20. Furthermore, two-dimensionally arranged light emitting spot rows including two-dimensional light emitting spots including the emitted light spots emitted from the cold cathode elements 1012 located close to the spacer 20 were formed, and a clear color image display with good color reproducibility was achieved. This indicates that even when the spacer 20 is installed, the electric field disturbance that affects the electron trajectory did not occur.

以上の各実施例で作成した、低抵抗膜(電極)25を形成したスペーサ20a〜20jと、上記参考例で作成したスペーサ20kについて、この作成方法、電気的コンタクト、発光点変位、および耐放電について比較すると、参考例のスペーサ20kは低抵抗膜(電極)25を形成する際に、真空減圧装置を必要とするだけでなく、Pt単独のスパッタではガラス基板との密着性に問題があり、下地層を設けるためのプロセスを別途必要する。   Regarding the spacers 20a to 20j formed with the low resistance films (electrodes) 25 and the spacers 20k prepared in the above-described examples and the spacers 20k prepared in the above reference examples, this preparation method, electrical contact, emission point displacement, and discharge resistance When the spacer 20k of the reference example forms the low-resistance film (electrode) 25, not only a vacuum decompression device is required, but the sputtering with Pt alone has a problem in adhesion to the glass substrate. A separate process for providing the underlayer is required.

また、本実施例で示した転写浸漬形成による低抵抗膜(電極)25に比べて、絶縁耐圧が若干低い。これは、転写浸漬形成した低抵抗膜(電極)25の膜厚分布が、周辺になるに従い薄くなるテーパ状断面であるのに対して、スパッタ形成膜ではパターニングした末端での低抵抗膜(電極)25の角部は、直角な断面であったり、マスクからはがす段階でバリなどの突起がスペーサ外空間に向かって発生するために、電子源中でそれらの突起部に電界が集中しやすい為であると思われる。   In addition, the withstand voltage is slightly lower than that of the low resistance film (electrode) 25 formed by transfer dipping shown in this embodiment. This is a taper-shaped cross section in which the film thickness distribution of the low resistance film (electrode) 25 formed by transfer dipping is thinned toward the periphery, whereas the low resistance film (electrode) at the patterned end is formed in the sputtered film. ) The corners of 25 have a right-angle cross-section, or protrusions such as burrs are generated toward the outer space of the spacer when peeling from the mask, so that the electric field tends to concentrate on those protrusions in the electron source. It seems to be.

また、スペーサ20jの耐電圧、ビーム発光位置も良好であったが、スペーサ基体21の角部に低抵抗膜(電極)25の被覆率が低い状態が確認されており、多量生産の際の歩留まり等を考えると、スペーサ基体21の角部のR処理が被覆率向上の為に有効である事がわかる。   Also, the withstand voltage and beam emission position of the spacer 20j were good, but it was confirmed that the coverage of the low resistance film (electrode) 25 was low at the corners of the spacer base 21, and the yield during mass production was high. From the above, it can be seen that the R treatment at the corners of the spacer base 21 is effective for improving the coverage.

本実施の形態により形成される低抵抗膜(電極)25は、いずれも作成工程が簡便、かつ容易であり、また得られた低抵抗膜(電極)25の電気的コンタクトも良好であり、かつ、放電耐圧も良好であるので、電子線による表示品位を向上できる。また、量産性と低コスト性等を求められる作製工程、及びこれを使用する電子源に対して特に有効なものである。   The low resistance film (electrode) 25 formed according to the present embodiment has a simple and easy production process, and the obtained low resistance film (electrode) 25 has good electrical contact, and Since the discharge withstand voltage is also good, the display quality by the electron beam can be improved. Further, it is particularly effective for a manufacturing process that requires mass productivity and low cost, and an electron source that uses the manufacturing process.

以上説明したように、本実施の形態における低抵抗膜(電極)25の形成手法として液相形成法を形成することの効果として、真空減圧工程を必要としないため、
(1) 装置コストが抑制できる
(2) タクトタイムを抑制できる
排気、減圧、成膜、大気リーク後、低抵抗膜(電極)25が準安定状態にあり、不安定な過渡状態で他の部材を成膜することで低抵抗膜(電極)25の剥がれ等の問題が生じることがあり、安定状態に緩和させる必要があった。これは低抵抗膜(電極)25の構造や表面活性に関係していると思われるが、とりわけ水の脱吸着の安定化に関係すると考えられる。しかしながら、真空工程を経由しない加熱焼成を採用することにより、これらの不安定状態の経由を抑えることができる。
(3) 原料の利用効率が高い等
また、スペーサ基体21の端面と側面間の境界領域(角部)を円弧状処理を施すなどの滑らかな連続面とすることによる効果としては、角部、即ち、スペーサ基体21の端面と側面の境界領域における低抵抗膜(電極)25の被覆率を向上させることができる。
As described above, as an effect of forming a liquid phase forming method as a forming method of the low resistance film (electrode) 25 in the present embodiment, a vacuum decompression step is not required.
(1) Equipment costs can be reduced
(2) Tact time can be suppressed Low resistance film (electrode) 25 is in a metastable state after exhaust, decompression, film formation, and air leak, and low resistance is achieved by depositing another member in an unstable transient state. Problems such as peeling off of the film (electrode) 25 may occur, and it was necessary to relax the film to a stable state. This is considered to be related to the structure and surface activity of the low-resistance film (electrode) 25, but is considered to be particularly related to stabilization of water desorption. However, by adopting heating and baking without going through a vacuum process, the passage of these unstable states can be suppressed.
(3) High utilization efficiency of raw materials etc. Moreover, as an effect by making the boundary area | region (corner part) between the end surface and side surface of the spacer base | substrate 21 into a smooth continuous surface, such as performing circular arc processing, a corner | angular part, That is, the coverage of the low resistance film (electrode) 25 in the boundary region between the end surface and the side surface of the spacer base 21 can be improved.

このため、低抵抗膜(電極)25が、スペーサ基体21の端面と側面で分断されることが無く、両面の良好な電気的コンタクトを得ることができ、電子源としてスペーサを組み込んだ時に、スペーサ表面の帯電をFPおよびRPの基板面に効率的に逃すことができる。   For this reason, the low resistance film (electrode) 25 is not divided at the end face and the side face of the spacer base 21, and good electrical contact on both sides can be obtained. When the spacer is incorporated as an electron source, the spacer The surface charge can be efficiently released to the FP and RP substrate surfaces.

以上のように簡便かつ低コストな作成プロセスを得られることが効果として挙げられる。これによって更には、スペーサおよび電子源の製造コストを低下させ、帯電による発光部の変位が抑えられた表示品位の高い画像表示装置を安価に提供するものである。   As described above, it is possible to obtain a simple and low-cost production process. This further reduces the manufacturing cost of the spacer and the electron source, and provides an image display device with high display quality, in which the displacement of the light emitting portion due to charging is suppressed, at a low cost.

本発明の実施の形態に係るスペーサの形状を説明する図である。It is a figure explaining the shape of the spacer which concerns on embodiment of this invention. 本実施の形態に係るスペーサの低抵抗膜を付与する方法を示す図である。It is a figure which shows the method to provide the low resistance film | membrane of the spacer which concerns on this Embodiment. 本実施の形態に係るスペーサの基板の断面形状と低抵抗膜の付与状態を説明する図である。It is a figure explaining the cross-sectional shape of the board | substrate of the spacer which concerns on this Embodiment, and the provision state of a low resistance film. 本実施の形態に係るスペーサの低抵抗膜の形成部の寸法の規定を説明する図である。It is a figure explaining prescription | regulation of the dimension of the formation part of the low resistance film | membrane of the spacer which concerns on this Embodiment. 本実施の形態に係るスペーサの加熱延伸装置を説明する図である。It is a figure explaining the heat | fever extending | stretching apparatus of the spacer which concerns on this Embodiment. 本発明の実施の形態との比較例に用いた低抵抗膜の気相形成過程の説明図である。It is explanatory drawing of the vapor phase formation process of the low resistance film | membrane used for the comparative example with embodiment of this invention. 本発明の実施の形態に係る画像表示装置の表示パネルの一部を切り欠いて示した外観斜視図である。It is the external appearance perspective view which notched and showed a part of display panel of the image display apparatus which concerns on embodiment of this invention. 本実施の形態で用いたマルチ電子源の基板の平面図である。It is a top view of the board | substrate of the multi-electron source used in this Embodiment. 図8のマルチ電子源の基板のA−A'断面図である。It is AA 'sectional drawing of the board | substrate of the multi electron source of FIG. 本実施の形態の表示パネルのフェースプレートの蛍光体配列を例示した平面図である。It is the top view which illustrated fluorescent substance arrangement of the faceplate of the display panel of this embodiment. 図7の表示パネルのA−A'断面図である。It is AA 'sectional drawing of the display panel of FIG. 本実施の形態で用いた平面型の表面伝導型放出素子の平面図(a),断面図(b)である。2A is a plan view of a planar surface conduction electron-emitting device used in the present embodiment, and FIG. 本実施の形態に係る平面型の表面伝導型放出素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the planar type surface conduction electron-emitting device which concerns on this Embodiment. 通電フォーミング処理の際の印加電圧波形を示す図である。It is a figure which shows the applied voltage waveform in the case of an energization forming process. 通電活性化処理の際の印加電圧波形(a),放電電流Ieの変化(b)を示す図である。It is a figure which shows the change (b) of the applied voltage waveform (a) in the case of an energization activation process, and the discharge current Ie. 本実施の形態で用いた垂直型の表面伝導型放出素子の断面図である。2 is a cross-sectional view of a vertical surface conduction electron-emitting device used in the present embodiment. FIG. 垂直型の表面伝導型放出素子の製造工程を説明する断面図である。It is sectional drawing explaining the manufacturing process of a vertical type surface conduction electron-emitting device. 本実施の形態で用いた表面伝導型放出素子の典型的な特性を示すグラフ図である。It is a graph which shows the typical characteristic of the surface conduction type | mold emission element used by this Embodiment. 本発明の実施の形態の画像表示装置の駆動回路の構成を示すブロック図である。It is a block diagram which shows the structure of the drive circuit of the image display apparatus of embodiment of this invention. 従来知られた表面伝導型放出素子の一例を示す図である。It is a figure which shows an example of the conventionally known surface conduction electron-emitting device. 従来知られたFE型素子の一例を示す図である。It is a figure which shows an example of the FE type element known conventionally. 従来知られたMIM型素子の一例を示す図である。It is a figure which shows an example of the conventionally known MIM type | mold element. スペーサに低抵抗膜を付けた例を示す模式図である。It is a schematic diagram which shows the example which attached the low resistance film | membrane to the spacer. 図23のA−A部での断面模式図である。It is a cross-sectional schematic diagram in the AA part of FIG. スペーサの端部を模式的に示した図である。It is the figure which showed the edge part of the spacer typically. スペーサ基体またはスペーサの斜視図である。It is a perspective view of a spacer base or a spacer. スペーサに低抵抗膜を付けた例を示す模式図である。It is a schematic diagram which shows the example which attached the low resistance film | membrane to the spacer. 母材からスペーサ母材を切り出す方法を示す模式図である。It is a schematic diagram which shows the method of cutting out a spacer base material from a base material. 本実施の形態に係るスペーサ基体への電極の形成方法の一例を示す模式図である。It is a schematic diagram which shows an example of the formation method of the electrode to the spacer base | substrate which concerns on this Embodiment. 本実施の形態に係るスペーサ基体の製造装置の一例を示す模式図である。It is a schematic diagram which shows an example of the manufacturing apparatus of the spacer base | substrate which concerns on this Embodiment. スペーサ基体またはスペーサの斜視図である。It is a perspective view of a spacer base or a spacer. 低抵抗膜の加工の様子を表す模式図である。It is a schematic diagram showing the mode of processing of a low resistance film. 低抵抗膜の加工の様子を表す模式図である。It is a schematic diagram showing the mode of processing of a low resistance film.

Claims (6)

画像形成部材が配置された第一の基板と、電子放出素子が配置された第二の基板と、該第一および第二の基板との間に配置されたスペーサとを有する画像形成装置の製造方法であって、
スペーサ母材を用意するステップと、
前記スペーサ母材の角部を平面状あるいは円弧状に加工し、スペーサ基体を形成するステップと、
前記平面状あるいは円弧状に加工された角部を含むスペーサ基体の端部に、導電性材料が分散又は溶解した液体を塗布する塗布ステップと、
前記スペーサ基体の端部に塗布された液体を加熱し、該スペーサ基体の端部に電極を形成するステップと、
前記スペーサ基体の端部に形成された電極を前記第一の基板または第二の基板に当接させるステップと、
を有することを特徴とする画像形成装置の製造方法。
Manufacturing of an image forming apparatus having a first substrate on which an image forming member is disposed, a second substrate on which an electron-emitting device is disposed, and a spacer disposed between the first and second substrates. A method,
Preparing a spacer base material;
Processing a corner portion of the spacer base material into a planar shape or an arc shape, and forming a spacer base;
An application step of applying a liquid in which a conductive material is dispersed or dissolved to an end portion of a spacer base including a corner portion processed into a planar shape or an arc shape , and
Heating the applied liquid on the end of the spacer substrate, and forming an electrode on an end portion of the spacer substrate,
Contacting the electrode formed on the end of the spacer base with the first substrate or the second substrate;
A method of manufacturing an image forming apparatus, comprising:
前記スペーサ基体は平板状であり、前記電極が形成されたスペーサ基体の端部を、前記第一の基板または第二の基板に対して略平行な面で切った時の断面におけるスペーサ基体の短辺方向の厚みをtとし、
前記電極が形成されたスペーサ基体の端部を、前記第一の基板または第二の基板に対して略垂直な前記短辺方向の面で切った時の断面において、前記電極が被覆しているスペーサ基体の表面の長さをs、前記第一の基板または第二の基板からの前記電極の高さをhとした時に、
(t 2 +4×h 2 )<s 2 <(t+2h) 2
を満たすことを特徴とする請求項1に記載の画像形成装置の製造方法。
The spacer base has a flat plate shape, and the end of the spacer base on which the electrodes are formed is cut in a plane substantially parallel to the first substrate or the second substrate , and the spacer base is short in cross section. The thickness in the side direction is t,
The electrode covers in a cross section when the end of the spacer base on which the electrode is formed is cut by the surface in the short side direction substantially perpendicular to the first substrate or the second substrate. When the length of the surface of the spacer base is s and the height of the electrode from the first substrate or the second substrate is h,
(T 2 + 4 × h 2 ) <s 2 <(t + 2h) 2
The method of manufacturing an image forming apparatus according to claim 1, wherein:
前記導電性材料が分散又は溶解した液体は、その粘度が10cps以上であることを特徴とする請求項1又は2に記載の画像形成装置の製造方法。   The method of manufacturing an image forming apparatus according to claim 1, wherein the liquid in which the conductive material is dispersed or dissolved has a viscosity of 10 cps or more. 前記導電性材料が分散又は溶解した液体は、その粘度が100cps以上であることを特徴とする請求項1又は2に記載の画像形成装置の製造方法。   The method of manufacturing an image forming apparatus according to claim 1, wherein the liquid in which the conductive material is dispersed or dissolved has a viscosity of 100 cps or more. 前記導電性材料が分散又は溶解した液体は、その粘度が1000cps以上であることを特徴とする請求項1又は2に記載の画像形成装置の製造方法。   The method for manufacturing an image forming apparatus according to claim 1, wherein the liquid in which the conductive material is dispersed or dissolved has a viscosity of 1000 cps or more. 前記スペーサ基体の表面に前記電極よりも高抵抗な膜を形成するステップを更に有することを特徴とする請求項1乃至5のいずれか1項に記載の画像形成装置の製造方法。   6. The method of manufacturing an image forming apparatus according to claim 1, further comprising a step of forming a film having a higher resistance than the electrode on the surface of the spacer base.
JP2005123990A 1998-09-21 2005-04-21 Manufacturing method of image forming apparatus Expired - Fee Related JP3903053B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005123990A JP3903053B2 (en) 1998-09-21 2005-04-21 Manufacturing method of image forming apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26696598 1998-09-21
JP2005123990A JP3903053B2 (en) 1998-09-21 2005-04-21 Manufacturing method of image forming apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26267499A Division JP3689598B2 (en) 1998-09-21 1999-09-16 Spacer manufacturing method and image forming apparatus manufacturing method using the spacer

Publications (2)

Publication Number Publication Date
JP2005259710A JP2005259710A (en) 2005-09-22
JP3903053B2 true JP3903053B2 (en) 2007-04-11

Family

ID=35085187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123990A Expired - Fee Related JP3903053B2 (en) 1998-09-21 2005-04-21 Manufacturing method of image forming apparatus

Country Status (1)

Country Link
JP (1) JP3903053B2 (en)

Also Published As

Publication number Publication date
JP2005259710A (en) 2005-09-22

Similar Documents

Publication Publication Date Title
JP3689598B2 (en) Spacer manufacturing method and image forming apparatus manufacturing method using the spacer
JP3187367B2 (en) Electronic device and image forming apparatus using the same
JP3305252B2 (en) Image forming device
JPH10334832A (en) Picture image-forming device and its manufacture
JP4046959B2 (en) Electron beam generator and image forming apparatus
US6761606B2 (en) Method of producing spacer and method of manufacturing image forming apparatus
JP4865169B2 (en) Manufacturing method of spacer
JPH10326579A (en) Image forming device and its manufacture
JP3302293B2 (en) Image forming device
JP4095195B2 (en) Electron beam generator and image forming apparatus
JPH117910A (en) Image forming device and image display device
JP3639732B2 (en) Spacer manufacturing method and image display device manufacturing method
JP3903053B2 (en) Manufacturing method of image forming apparatus
JP3740296B2 (en) Image forming apparatus
JPH11317152A (en) Electron beam device, image display device, and manufacture of electron beam device
JP3619043B2 (en) Image forming apparatus
JP4481411B2 (en) Electron beam equipment
JP3466868B2 (en) Electron beam generator and image forming apparatus
JP3478706B2 (en) Electron beam apparatus and image forming apparatus
JP3728099B2 (en) Antistatic film and display device
JP2004063264A (en) Electron beam device and manufacturing method of the same
JP2000251708A (en) Manufacture of spacer for electron beam device, spacer for electron beam device and electron beam device provided with the spacer
JP3667139B2 (en) Image forming apparatus
JP2000133172A (en) Panel device, electron source device and image forming device
JP2000082424A (en) Image forming device and spacer

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees