JP2000082424A - Image forming device and spacer - Google Patents

Image forming device and spacer

Info

Publication number
JP2000082424A
JP2000082424A JP25434298A JP25434298A JP2000082424A JP 2000082424 A JP2000082424 A JP 2000082424A JP 25434298 A JP25434298 A JP 25434298A JP 25434298 A JP25434298 A JP 25434298A JP 2000082424 A JP2000082424 A JP 2000082424A
Authority
JP
Japan
Prior art keywords
spacer
film
layer
electron
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25434298A
Other languages
Japanese (ja)
Inventor
Kazuo Kuroda
和生 黒田
Hideaki Mitsutake
英明 光武
Masahiro Fushimi
正弘 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP25434298A priority Critical patent/JP2000082424A/en
Publication of JP2000082424A publication Critical patent/JP2000082424A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an image forming device forming images, having high luminance and no distortion without making the user aware of the presence of a spacer, when electrons emitted from electron emitting elements are irradiated on a phosphor to emit light with high voltage. SOLUTION: In this image forming device a substrate 13 provided with plural electron emitting elements in a structure where is made to face a transparent substrate provided with a light emitting material through a spacer 22. In the spacer 22, the surface of a base material is coated with a semiconductive film as a first layer, and an insulating film containing Cr2O3 as a second layer is coated on it, and furthermore the insulating film as the second layer has a thickness of less 6.9 nm. The semiconductive film as the first layer has a resistivity of 10-7×Va2 to 105 Ωm, when the thickness is 10 nm-1 μm, and Va is the accelerating voltage for the electrons and has a positive resistance temperature coefficient or absolute value of which is less than 1% of the negative resistance temperature coefficient.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は画像形成装置に関わ
り、特に複数の電子放出素子を配置した基板と発光材料
を形成した透明基板と間にスペーサを備えた平面型画像
形成装置に好適に用いられるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus, and more particularly to a flat type image forming apparatus having a spacer between a substrate on which a plurality of electron-emitting devices are arranged and a transparent substrate on which a luminescent material is formed. It is something that can be done.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型放出素子や、電界放出
型素子(以下FE型と記す)や、金属/絶縁層/金属型
放出素子(以下MIM型と記す)、などが知られてい
る。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among these, among the cold cathode devices, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. I have.

【0003】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型放出素子としては、エリンソン等によるSn
2 薄膜を用いたもの[M.I.Elinson,Radio Eng.Electro
n Phys.,10,1290,(1965)]、Au薄膜によるもの[G.D Mit
ter:“Thin Solid Films",9,317(1972)]や、In2 3
/SnO2 薄膜によるもの[M.Hartwell And C.G.Fonsta
d:“IEEE Trans.ED Conf.",519(1975)]や、カーボン薄
膜によるもの[荒木久 他:真空、第26巻、第1号、
22(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, Sn by Elinson et al.
O 2 those using a thin film [MIElinson, Radio Eng.Electro
n Phys., 10,1290, (1965)], Au thin film [GD Mit
ter: “Thin Solid Films”, 9,317 (1972)] and In 2 O 3
/ SnO 2 thin film [M.Hartwell And CGFonsta
d: “IEEE Trans. ED Conf.”, 519 (1975)] and those using carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1,
22 (1983)].

【0004】これらの表面伝導型放出素子の素子構成の
典型的な例として、図13に前述のM.Hartwellらによる
素子の平面図を示す。同図において、1は基板で、2は
スパッタで形成された金属酸化物よりなる導電性薄膜で
ある。導電性薄膜2は図示のようにH字形の平面形状に
形成されている。該導電性薄膜2に通電フォーミングと
呼ばれる通電処理を施すことにより、電子放出部3が形
成される。
[0004] As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 13 is a plan view of the device by M. Hartwell et al. Described above. In FIG. 1, reference numeral 1 denotes a substrate, and 2 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 2 is formed in an H-shaped planar shape as shown. The electron emitting portion 3 is formed by subjecting the conductive thin film 2 to an energization process called energization forming.

【0005】通電フォーミングは、前記導電性薄膜2の
両端に一定の直流電圧、もしくは、例えば1V/分程度
の非常にゆっくりとしたレートで昇圧する直流電圧を印
加して通電し、導電性薄膜2を局所的に破壊もしくは変
形もしくは変質せしめ、電気的に高抵抗な状態の電子放
出部3を形成することである。尚、局所的に破壊もしく
は変形もしくは変質した導電性薄膜2の一部には、亀裂
が発生する。前記通電フォーミング後に導電性薄膜2に
適宜の電圧を印加した場合には、前記亀裂付近の電子放
出部3において電子放出が行われる。
In the energization forming, a constant DC voltage or a DC voltage which increases at a very slow rate of, for example, about 1 V / min is applied to both ends of the conductive thin film 2 to energize the conductive thin film 2. Is locally destroyed, deformed, or altered to form the electron-emitting portion 3 having a high electrical resistance. Note that a crack is generated in a part of the conductive thin film 2 that has been locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 2 after the energization forming, electron emission is performed in the electron emission portion 3 near the crack.

【0006】また、FE型の例は、たとえば、W.P.Dyke
&W.W.Dolan,“Field Emission",Advance in Electron P
hysics,8,89(1956)や、あるいは、C.A.Spindt,“Physic
al Properties of Thin-Film Field Emission cathodes
with molybdenium Cones",J.Appl.Phys.,47,5248(197
6)などが知られている。
An example of the FE type is, for example, WPDyke
& W.W.Dolan, “Field Emission”, Advance in Electron P
hysics, 8, 89 (1956) or CASpindt, “Physic
al Properties of Thin-Film Field Emission cathodes
with molybdenium Cones ", J. Appl. Phys., 47, 5248 (197
6) are known.

【0007】FE型の素子構成の典型的な例として、図
14に前述のC.A.Spindtらによる素子の断面図を示す。
同図において、4は基板で、5は導電材料よりなるエミ
ッタ配線、6はモリブデン等のエミッタコーン、7は絶
縁層、8はゲート電極である。本電子放出素子は、エミ
ッタコーン6とゲート電極8の間に適宜の電圧を印加す
ることにより、エミッタコーン6の先端部より電界放出
を起こさせ、上部に設けた高圧電極に向かって電子が放
出される。
[0007] As a typical example of the FE type device configuration, FIG. 14 is a cross-sectional view of the device by CASpindt et al. Described above.
In the figure, 4 is a substrate, 5 is an emitter wiring made of a conductive material, 6 is an emitter cone of molybdenum or the like, 7 is an insulating layer, and 8 is a gate electrode. In the present electron-emitting device, by applying an appropriate voltage between the emitter cone 6 and the gate electrode 8, field emission is caused from the tip of the emitter cone 6, and electrons are emitted toward the high-voltage electrode provided above. Is done.

【0008】また、FE型の他の素子構成として、図1
4のような円錐型の積層構造以外に、基板上に基板平面
とほぼ平行にエミッタとゲート電極を配置した例もあ
る。
As another element structure of the FE type, FIG.
In addition to the conical laminating structure shown in FIG. 4, there is also an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the substrate plane.

【0009】MIM型の例としては、たとえば、C.A.Me
ad,“Operation of Tunnel-Emission Devices,J.Appl.P
hys.,32,646(1961)などが知られている。MIM型の素
子構成の典型的な例を図15に示す。同図は断面図であ
り、図において、9は基板で、10は金属よりなる下電
極、11は厚さ100オングストローム程度の薄い絶縁
層、12は厚さ80〜300オングストローム程度の金
属よりなる上電極である。MIM型においては、上電極
12と下電極10の間に適宜の電圧を印加することによ
り、上電極12の表面より電子放出を起こさせるもので
ある。
As an example of the MIM type, for example, CAMe
ad, “Operation of Tunnel-Emission Devices, J. Appl.P
hys., 32, 646 (1961) and the like are known. FIG. 15 shows a typical example of the MIM element configuration. The figure is a cross-sectional view, in which 9 is a substrate, 10 is a lower electrode made of metal, 11 is a thin insulating layer having a thickness of about 100 Å, and 12 is a metal layer having a thickness of about 80 to 300 Å. Electrodes. In the MIM type, electrons are emitted from the surface of the upper electrode 12 by applying an appropriate voltage between the upper electrode 12 and the lower electrode 10.

【0010】上述した各種冷陰極素子は、熱陰極素子と
比較して低温で電子放出を得ることができるため、加熱
用ヒーターを必要としない。したがって、熱陰極素子よ
りも構造が単純であり、微細な素子を作成可能である。
また、基板上に多数の素子を高い密度で配置しても、基
板の熱溶融などの問題が発生しにくい。また、熱陰極素
子がヒーターの加熱により動作するため応答速度が遅い
のとは異なり、冷陰極素子の場合には応答速度が速いと
いう利点もある。
[0010] The above-described various cold cathode devices can obtain electrons at a lower temperature than the hot cathode device, and thus do not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced.
Further, even when a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. In addition, unlike the hot cathode device, which operates by heating the heater, the response speed is slow, and the cold cathode device also has the advantage that the response speed is fast.

【0011】冷陰極素子の応用については、画像表示装
置、画像記録装置などの画像形成装置や、荷電ビーム源
等がある。
With respect to the application of the cold cathode device, there are an image forming apparatus such as an image display device and an image recording device, and a charged beam source.

【0012】特に冷陰極素子を画像表示装置へ応用した
例として、本出願人によるUSP5,066,833や
特開平2−257551号公報や特開平4−28137
号公報において開示されているように、表面伝導型放出
素子と、電子ビームの照射により発光する蛍光体とを組
み合わせて用いた画像表示装置が研究されている。表面
伝導型放出素子と、電子ビームの照射により発光する蛍
光体とを組み合わせて用いて発光する画像表示装置があ
る。
In particular, as examples in which a cold cathode element is applied to an image display device, US Pat. No. 5,066,833, JP-A-2-257551 and JP-A-4-28137 by the present applicant.
As disclosed in Japanese Patent Application Laid-Open Publication No. H10-115, an image display device using a combination of a surface conduction electron-emitting device and a phosphor that emits light by irradiation with an electron beam has been studied. There is an image display device that emits light by using a combination of a surface conduction electron-emitting device and a phosphor that emits light when irradiated with an electron beam.

【0013】また、FE型を多数個ならべて画像表示装
置に応用した例として、R.Meyerらにより報告された平
板型表示装置が知られている[R.Meyer:“Recent Develo
pment on Microchips Display at LETI",Tech.Digest o
f 4th Int.Vacuum Micro Electronics Conf.,Nagahama,
pp.6〜9(1991)]。
A flat panel display device reported by R. Meyer et al. Is known as an example in which many FE types are applied to an image display device [R. Meyer: “Recent Develo”.
pment on Microchips Display at LETI ", Tech.Digest o
f 4th Int.Vacuum Micro Electronics Conf., Nagahama,
pp.6-9 (1991)].

【0014】また、MIM型を多数個ならべて画像表示
装置に応用した例は、本出願人による特開平3−557
38号公報に開示されている。
An example in which a number of MIM types are applied to an image display device is disclosed in Japanese Patent Application Laid-Open No. 3-557 by the present applicant.
No. 38 discloses this.

【0015】中でも表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積に多数の素子
を形成しやすい利点がある。
Among them, the surface conduction electron-emitting device has an advantage that a large number of devices can be easily formed in a large area because the structure is simple and the production is easy.

【0016】表面伝導型電子放出素子と蛍光体とを組み
合わせて用いた画像表示装置は、液晶表示装置と比較す
ると、自発光型であるためバックライトを必要としない
点や、視野角が広い点が優れている。
An image display device using a combination of a surface conduction electron-emitting device and a fluorescent material is self-luminous and does not require a backlight and has a wide viewing angle as compared with a liquid crystal display device. Is better.

【0017】平面型画像表示装置は上述した電子放出素
子を平面基板に多数配置し、これと対向して電子により
発光する蛍光体が配置される。電子放出素子は基板に二
次元マトリクス状に配列され(マルチ電子源と呼ぶ)、
各素子は行方向配線と列方向配線に接続される。画像表
示方式の一例として、以下の単純マトリクス駆動があ
る。
In the flat-panel image display device, a large number of the above-described electron-emitting devices are arranged on a flat substrate, and a phosphor which emits light by electrons is arranged in opposition to this. The electron-emitting devices are arranged in a two-dimensional matrix on a substrate (referred to as a multi-electron source).
Each element is connected to a row wiring and a column wiring. As an example of the image display method, there is the following simple matrix drive.

【0018】マトリクス中の任意の一行から電子を放出
させるためには、行方向に選択電圧を印加し、これと同
期して列配線に信号電圧を印加する。
In order to emit electrons from an arbitrary row in the matrix, a selection voltage is applied in the row direction, and a signal voltage is applied to the column wiring in synchronization with the selection voltage.

【0019】選択された行の電子放出素子より放出した
電子は蛍光体に向かって加速され、蛍光体を励起、発光
させる。行方向に順次選択電圧を印加することにより画
像が表示される。
The electrons emitted from the electron-emitting devices in the selected row are accelerated toward the phosphor to excite and emit the phosphor. An image is displayed by sequentially applying a selection voltage in the row direction.

【0020】二次元マトリクス状に電子放出素子が形成
された基板(リアプレート)と、蛍光体と加速電極が形
成された基板(フェースプレート)間は真空に保たれる
必要がある。リアプレートとフェースプレートには大気
圧が加わるため、表示装置が大型化するに伴い、大気圧
を支持する厚みの基板が必要となる。しかし、これは重
量の増加を招くためリアプレートとフェースプレート間
に支持部材(スペーサ)を挿入することによりリアプレ
ートとフェースプレート間隔を一定に保つとともに、リ
アプレートとフェースプレートの破損を防ぐ構造が取ら
れる。
It is necessary to maintain a vacuum between a substrate (rear plate) on which electron-emitting devices are formed in a two-dimensional matrix and a substrate (face plate) on which phosphors and acceleration electrodes are formed. Since atmospheric pressure is applied to the rear plate and the face plate, a substrate having a thickness to support the atmospheric pressure is required as the display device becomes larger. However, this causes an increase in weight, so a structure that keeps the distance between the rear plate and the face plate constant by inserting a support member (spacer) between the rear plate and the face plate and also prevents damage to the rear plate and the face plate is required. Taken.

【0021】スペーサは大気圧を支持するために十分な
機械的強度が求められ、リアプレートとフェースプレー
ト間を飛翔する電子の軌道に大きく影響してはならな
い。電子軌道に影響を与える原因はスペーサの帯電であ
る。スペーサ帯電は電子源から放出した電子の一部ある
いはフェースプレートで反射した二次電子がスペーサに
入射し、さらにスペーサから二次電子が放出されること
により、あるいは電子の衝突により電離したイオンが表
面に付着することによるものと考えられる。
The spacer is required to have sufficient mechanical strength to support the atmospheric pressure, and must not significantly affect the trajectory of electrons flying between the rear plate and the face plate. The cause that affects the electron orbit is the charging of the spacer. Spacer charging is when part of the electrons emitted from the electron source or secondary electrons reflected on the face plate are incident on the spacer, and secondary electrons are emitted from the spacer. It is considered to be due to adhesion to the surface.

【0022】スペーサが正帯電するとスペーサ近傍を飛
翔する電子がスペーサに引き寄せられるため、スペーサ
近傍で表示画像に歪みを生ずる。帯電の影響はリアプレ
ートとフェースプレート間隔が大きくなるに従い顕著に
なる。
When the spacer is positively charged, electrons flying near the spacer are attracted to the spacer, so that a display image is distorted near the spacer. The effect of charging becomes more pronounced as the distance between the rear plate and the face plate increases.

【0023】一般に帯電を抑制する手段として、帯電面
に導電性を付与し、若干の電流を流すことで電荷を除去
することが行なわれる。この概念をスペーサに応用しス
ペーサ表面を酸化スズで被覆する手法が特開昭57−1
18355号公報に開示されている。また、特開平3−
49135号公報にはPdO系ガラス材で被覆する手法
が開示されている。
In general, as a means for suppressing charge, a charge is imparted to a charged surface and a small amount of current is applied to remove the charge. A method of applying this concept to a spacer and coating the surface of the spacer with tin oxide is disclosed in
18355. In addition, Japanese Unexamined Patent Publication
No. 49135 discloses a method of coating with a PdO-based glass material.

【0024】また、画像表示装置として輝度が高いこと
は重要な要素である。フェースプレートに形成されてい
る蛍光体を効率よく発光させるためには、高い電圧で加
速した電子を蛍光体に照射すればよく、十分な効率で発
光させるためにはスペーサの高さを1〜8mm程度とし
て、加速電極電圧を3kV以上に、望ましくは5kV以
上に加速するとよい。したがって、リアプレートとフェ
ースプレート間には数kV以上の電圧が印加されている
ことになり、スペーサ両端にもこれとほぼ同電位の電圧
が印加される。スペーサに使われる材料は加速電圧の印
加において放電しないことが求められる。
Also, high luminance is an important factor for an image display device. In order to efficiently emit light from the phosphor formed on the face plate, it is sufficient to irradiate the phosphor with electrons accelerated at a high voltage. To emit light with sufficient efficiency, the height of the spacer is 1 to 8 mm. As a degree, the accelerating electrode voltage may be accelerated to 3 kV or more, preferably 5 kV or more. Therefore, a voltage of several kV or more is applied between the rear plate and the face plate, and a voltage having substantially the same potential is applied to both ends of the spacer. It is required that the material used for the spacer does not discharge when an acceleration voltage is applied.

【0025】沿面放電耐圧の向上手段として、二次電子
放出率が小さい材料で表面を被覆すると効果的である。
二次電子放出率が小さい材料で被覆した例として、酸化
クロム(T.S.Sudarshan and J.D.Cross:IEEE Tran.EI-1
1,32(1976))、酸化銅(J.D.Cross and T.S.sudarshan:IE
EE Tran.EI-9146(1974))が知られている。
As a means for improving the surface discharge breakdown voltage, it is effective to cover the surface with a material having a low secondary electron emission rate.
Chromium oxide (TSSudarshan and JDCross: IEEE Tran.EI-1)
1, 32 (1976)), copper oxide (JDCross and TSsudarshan: IE
EE Tran.EI-9146 (1974)) is known.

【0026】[0026]

【発明が解決しようとする課題】しかしながら、上記の
酸化スズや、酸化銅等の酸化物半導電性材料をマルチ電
子源を有する画像表示装置のスペーサに適応した場合、
以下の点で十分な性能を発揮しない場合がある。すなわ
ち酸化物半導電性材料は固有抵抗値が低いため、極めて
薄くコーティングしない限りスペーサ表面を流れる電流
が大きくなりすぎる。抵抗が低いと高加速電圧を使用す
る画像表示装置においてはスペーサ部の発熱が問題とな
る。また、酸化物半導電性材料は雰囲気ガスにより抵抗
値が大きく変化するため、非常に薄い薄膜での抵抗制御
が困難であり、したがって再現よくスペーサを製造する
ことができない。
However, when the above oxide semiconductive material such as tin oxide or copper oxide is applied to a spacer of an image display device having a multi-electron source,
In the following points, sufficient performance may not be exhibited. That is, since the oxide semiconductive material has a low specific resistance, the current flowing on the surface of the spacer becomes too large unless it is coated very thinly. If the resistance is low, in an image display device using a high acceleration voltage, heat generation of the spacer portion becomes a problem. In addition, since the resistance value of the oxide semiconductive material changes greatly depending on the atmospheric gas, it is difficult to control the resistance with a very thin thin film, and therefore, it is not possible to reproducibly manufacture a spacer.

【0027】すなわち、スペーサあるいはその表面層の
材質として好ましい物性についての予測はされていた
が、マルチ電子源より放出した電子を3kV以上の電圧
により加速し、これにより蛍光体を発光させる画像表示
装置で代表される画像形成装置のスペーサとして適する
材料がなかった。したがって高電圧により蛍光体を発光
させることにより高輝度で歪みのない画像を形成する画
像形成装置の実現が困難であった。
That is, although it has been predicted that physical properties that are preferable as the material of the spacer or its surface layer have been predicted, electrons emitted from the multi-electron source are accelerated by a voltage of 3 kV or more, thereby causing the phosphor to emit light. No material suitable as a spacer for an image forming apparatus represented by the formula (1). Therefore, it has been difficult to realize an image forming apparatus that forms an image with high luminance and no distortion by causing the phosphor to emit light at a high voltage.

【0028】したがって、本発明は、上記種々の困難性
を屈服するもので、電子放出素子から発した電子を照射
して、高電圧により蛍光体を発光させる際に、スペーサ
の存在を感じさせずに、高輝度で、歪みのない画像を形
成する画像形成装置を提供することを課題とする。
Accordingly, the present invention overcomes the above various difficulties, and does not make the presence of the spacers sense when irradiating the electrons emitted from the electron-emitting device to cause the phosphor to emit light at a high voltage. Another object of the present invention is to provide an image forming apparatus that forms an image with high luminance and no distortion.

【0029】[0029]

【課題を解決するための手段】本発明の画像形成装置
は、複数の電子放出素子を形成した基板と発光材料を形
成した透明基板とをスペーサを介して対向させた構造を
有する画像形成装置において、該スペーサは基材表面に
第一層として膜厚が10nm〜1μm、電子の加速電圧
をVa としたときの比抵抗が10-7×Va2〜105 Ω
m、正の抵抗温度係数であるか、負の抵抗温度係数で絶
対値が1%以下であることを特徴とする膜で被覆され、
その上に第二層として厚さ6.9nm以下のCr2 3
を少なくとも含む絶縁性膜で被覆されたスペーサである
ことを特徴とする画像形成装置である。
An image forming apparatus according to the present invention is directed to an image forming apparatus having a structure in which a substrate on which a plurality of electron-emitting devices are formed and a transparent substrate on which a light emitting material is formed are opposed to each other via a spacer. The spacer has a thickness of 10 nm to 1 μm as a first layer on the surface of the base material, and has a specific resistance of 10 −7 × Va 2 to 10 5 Ω when the acceleration voltage of electrons is Va.
m, a film having a positive temperature coefficient of resistance or a negative temperature coefficient of resistance having an absolute value of 1% or less;
A Cr 2 O 3 layer having a thickness of 6.9 nm or less is formed thereon as a second layer.
An image forming apparatus is a spacer covered with an insulating film containing at least:

【0030】前記スペーサの両端部間で電位差を生ずる
ように該第一層の両端部に電圧が印加されてなることを
特徴とするものであり、前記複数の電子放出素子を形成
した基板に放出された電子を加速する加速電極が設けら
れ、前記スペーサの一方の端部が該加速電極に電気的に
接続されているものである。また、前記電子放出素子が
表面伝導型電子放出素子であるものである。
A voltage is applied to both ends of the first layer so as to generate a potential difference between both ends of the spacer, and a voltage is applied to the substrate on which the plurality of electron-emitting devices are formed. An accelerating electrode for accelerating the generated electrons is provided, and one end of the spacer is electrically connected to the accelerating electrode. Further, the electron-emitting device is a surface conduction electron-emitting device.

【0031】また、本発明によるスペーサは、平板型又
は、十字型、L字型、円柱型の形状の基材表面に第一層
として半導電性膜で被覆され、その第一層上に第二層と
してCr2 3を含む絶縁性膜で被覆され且つ前記第二
層の絶縁性膜の厚さが0.8nm以上6.9nm以下で
あることを特徴とし、さらに、前記第二層の絶縁性膜の
抵抗値が体積抵抗で104 Ωm以上であり、表示パネル
に用いられることを特徴とする。
The spacer according to the present invention is coated with a semiconductive film as a first layer on the surface of a flat, cross-shaped, L-shaped, or column-shaped base material. It is characterized by being covered with an insulating film containing Cr 2 O 3 as two layers, and the thickness of the insulating film of the second layer is not less than 0.8 nm and not more than 6.9 nm. The insulating film has a resistance value of not less than 10 4 Ωm in volume resistance and is used for a display panel.

【0032】[0032]

【発明の実施の形態】本発明による実施形態について、
図面を参照しつつ詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments according to the present invention will be described.
This will be described in detail with reference to the drawings.

【0033】[表示パネル]図3は本発明による画像表
示装置の応用例として表示パネルの斜視図であり、内部
構造を示すためにパネルの一部を切り欠いて示してい
る。図3中、13は電子放出部を搭載した基板、14は
電子放出部を有する電子放出素子、15は電子放出素子
14に印加するx軸の行方向の配線、16は電子放出素
子14に印加するy軸の列方向の配線、17はリアプレ
ート、18は側壁、19はフェースプレートであり、符
号17〜19により表示パネルの内部を真空に維持する
ための気密容器を形成している。
[Display Panel] FIG. 3 is a perspective view of a display panel as an application example of the image display device according to the present invention, and a part of the panel is cut away to show the internal structure. In FIG. 3, reference numeral 13 denotes a substrate on which an electron-emitting portion is mounted, 14 denotes an electron-emitting device having an electron-emitting portion, 15 denotes a wiring in an x-axis row direction applied to the electron-emitting device 14, and 16 denotes a wire applied to the electron-emitting device 14. Reference numeral 17 denotes a rear plate, reference numeral 18 denotes a side plate, and reference numeral 19 denotes a face plate. Reference numerals 17 to 19 form an airtight container for maintaining the inside of the display panel at a vacuum.

【0034】気密容器を組み立てるにあたっては、各部
材の接合部に十分な強度と気密性を保持させるため封着
する必要があるが、例えばフリットガラスを接合部に塗
布し、大気中あるいは窒素雰囲気中で、摂氏400〜5
00℃で10分以上焼成することにより封着を達成し
た。気密容器内部を真空に排気する方法については後述
する。また、上記気密容器の内部は10-4Pa 程度の真
空に保持されるので、大気圧や不意の衝撃などによる気
密容器の破壊を防止する目的で耐大気圧構造体として、
スペーサ22が設けられている。また、20はフェース
プレート19内に設けられた発光材料の蛍光体、21は
高圧電極として電子流を吸引するメタルバックである。
When assembling the airtight container, it is necessary to seal the joints of the members in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints, and the joints are exposed to air or a nitrogen atmosphere. And 400 to 5 degrees Celsius
Sealing was achieved by firing at 00 ° C. for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later. Further, since the inside of the hermetic container is maintained at a vacuum of about 10 -4 Pa, it is used as an anti-atmospheric structure for the purpose of preventing destruction of the hermetic container due to atmospheric pressure or unexpected impact.
A spacer 22 is provided. Reference numeral 20 denotes a phosphor of a light emitting material provided in the face plate 19, and reference numeral 21 denotes a metal back which functions as a high-voltage electrode to attract an electron flow.

【0035】[表示パネルの構成と製造法]次に、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。図1はスペー
サ22を中心とした表示装置断面模式図である。それぞ
れの番号は図3に対応している。図3と同一個所には同
一符号を付して、重複する説明を省略する。図におい
て、13は基板、14は冷陰極電子源、17はリアプレ
ート、18は側壁、19はフェースプレートであり、符
号17〜19により外囲器を構成し、本表示パネルの内
部を真空に維持するための気密容器を形成している。
[Structure and Manufacturing Method of Display Panel] Next, the structure and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples. FIG. 1 is a schematic cross-sectional view of the display device centering on the spacer 22. Each number corresponds to FIG. The same parts as those in FIG. 3 are denoted by the same reference numerals, and redundant description will be omitted. In the figure, 13 is a substrate, 14 is a cold cathode electron source, 17 is a rear plate, 18 is a side wall, 19 is a face plate, and an envelope is formed by reference numerals 17 to 19, and the inside of the display panel is evacuated. It forms an airtight container for maintenance.

【0036】リアプレート17には、絶縁層57の上に
行方向の配線15が形成されており、またフェースプレ
ート19は該透明ガラス基材から蛍光体20と、高圧電
極となるメタルバック21とで構成されている。または
該透明ガラス基材からITO等の透明電極20と、蛍光
体19とが積層されていてもよい。本実施形態では蛍光
体20として説明する。また、スペーサ22は、絶縁性
基材24と、その上に覆った第一層23aと、その上の
第二層23bとからなり、リアプレート17側には、低
抵抗膜25でスペーサ22の下部を覆い、導電性接着剤
26で行方向の配線15上に接着して固着される。ま
た、フェースプレート19側には低抵抗膜25でスペー
サ22の上部を覆い、導電性接着剤26でメタルバック
21下に接着して固着される。
In the rear plate 17, the wiring 15 in the row direction is formed on the insulating layer 57, and the face plate 19 is formed of a phosphor 20 from the transparent glass substrate, a metal back 21 serving as a high-voltage electrode, and the like. It is composed of Alternatively, the transparent electrode 20 such as ITO and the phosphor 19 may be laminated from the transparent glass substrate. In the present embodiment, a description will be given as the phosphor 20. The spacer 22 includes an insulating base material 24, a first layer 23 a covering the insulating base material 24, and a second layer 23 b above the insulating substrate 24. The lower part is covered, and is adhered and fixed on the wiring 15 in the row direction with a conductive adhesive 26. On the face plate 19 side, the upper part of the spacer 22 is covered with a low-resistance film 25, and is adhered and fixed below the metal back 21 with a conductive adhesive 26.

【0037】スペーサ22はセラミックやガラス等の絶
縁性基材24の表面に半導電性膜の第1層23aと6.
9nm以下の絶縁性膜23bが形成されている。スペー
サ22は外囲器内を真空にすることにより大気圧を受け
て、大気圧耐性を有して、外囲器が破損あるいは変形す
るのを避けるために設けられる。スペーサ22の材質、
形状、配置、配置本数は外囲器の形状ならびに熱膨張係
数等、外囲器の受ける大気圧、熱等を考慮して決定され
る。スペーサの形状には平板型、十字型、L字型、円柱
形、或いは電子線通過部に孔を有した平盤型等がある。
The spacer 22 is formed on the surface of an insulating base material 24 such as ceramic or glass.
An insulating film 23b of 9 nm or less is formed. The spacer 22 is provided to receive atmospheric pressure by evacuating the inside of the envelope, to withstand atmospheric pressure, and to prevent the envelope from being damaged or deformed. The material of the spacer 22,
The shape, arrangement, and number of arrangements are determined in consideration of the shape of the envelope, the coefficient of thermal expansion, the atmospheric pressure, heat, and the like that the envelope receives. Examples of the shape of the spacer include a flat plate type, a cross shape, an L shape, a columnar shape, and a flat plate type having a hole in an electron beam passage portion.

【0038】絶縁性基材24は電子放出素子が形成され
たリアプレート17、蛍光体が形成されたフェースプレ
ート19とほぼ同一の熱膨張特性の材料であることが好
ましい。あるいは、絶縁性基材24の弾性が高く、熱変
形を容易に吸収するものであってもよい。フェースプレ
ート19及びリアプレート17にかかる大気圧を支持す
る必要から、ガラス、セラミクス等機械的強度が高く、
耐熱性の高い材料が適する。フェースプレート19、リ
アプレート17の材質としてガラスを用いた場合、表示
装置作製行程中の熱応力を抑えるために、スペーサ22
の絶縁性基材24はできるだけこれらの材質と同じもの
か、同様の熱膨張係数の材料であることが望ましい。
The insulating substrate 24 is preferably made of a material having substantially the same thermal expansion characteristics as the rear plate 17 on which the electron-emitting devices are formed and the face plate 19 on which the phosphor is formed. Alternatively, the insulating base material 24 may have high elasticity and easily absorb thermal deformation. Since it is necessary to support the atmospheric pressure applied to the face plate 19 and the rear plate 17, mechanical strength such as glass and ceramics is high,
Materials with high heat resistance are suitable. When glass is used as the material of the face plate 19 and the rear plate 17, the spacer 22 is used to reduce the thermal stress during the process of manufacturing the display device.
It is desirable that the insulating base material 24 be the same as these materials as much as possible or a material having a similar thermal expansion coefficient.

【0039】[表示パネル内のスペーサ]本発明者等は
スペーサ22の帯電を防止する方法を検討した結果、帯
電電荷を除去するために導電性を有する第一の膜の上に
薄い酸化物膜を形成することが有効であることを見出し
た。特にCr2 3 などの二次電子放出効率が小さく、
絶縁性の膜を厚さ69オングストローム以下で被覆した
構成が極めて有効である。図2はスペーサの構成をあら
わす模式図であり、絶縁性基体24上に半導電性を有す
る第一層23a及び酸化物の絶縁層である第二層23b
が形成されている。
[Spacer in Display Panel] As a result of studying a method for preventing the spacer 22 from being charged, the present inventors have found that a thin oxide film is formed on the first conductive film to remove the charged charge. Has been found to be effective. In particular, the secondary electron emission efficiency of Cr 2 O 3 etc. is small,
A configuration in which an insulating film is coated with a thickness of 69 angstroms or less is extremely effective. FIG. 2 is a schematic view showing the structure of a spacer, in which a first layer 23a having semiconductivity and a second layer 23b which is an oxide insulating layer are formed on an insulating substrate 24.
Are formed.

【0040】半導電性の第一層23aはスペーサ22表
面に帯電した電荷を除去し、スペーサ22が大きく帯電
しないようにする。また、第二層23bは二次電子放出
効率の小さい材料とすることにより帯電電荷を抑えるも
のである。
The semiconductive first layer 23a removes the electric charges charged on the surface of the spacer 22, so that the spacer 22 is not largely charged. The second layer 23b is made of a material having a low secondary electron emission efficiency to suppress the charge.

【0041】第一層23aの抵抗値はスペーサ22表面
が帯電することなく電荷を速やかに除電するのに十分な
電流がスペーサ22に流れる値に設定される。したがっ
て、スペーサ22に適する抵抗値は帯電量により設定さ
れる。帯電量は電子源からの放出電流とスペーサ22表
面の二次電子放出率に依存するが、第二層23bのCr
2 3 は二次電子放出率が小さい材料であるために大き
な電流を流す必要がない。第一層23aのシート抵抗が
1012Ω/□以下であればほとんどの使用条件に対応で
きると考えられるが、1011Ω/□以下であれば申し分
ない。一方抵抗値の下限はスペーサ22における消費電
力で制限され、画像表示装置全体の消費電力が過度に増
加せず、したがってスペーサの22抵抗は装置全体の発
熱に大きく影響しない値に選ばれなければならない。
The resistance value of the first layer 23a is set to a value at which a sufficient current flows through the spacer 22 to quickly remove charges without charging the surface of the spacer 22. Therefore, the resistance value suitable for the spacer 22 is set by the charge amount. The amount of charge depends on the emission current from the electron source and the secondary electron emission rate on the surface of the spacer 22.
Since 2 O 3 is a material having a low secondary electron emission rate, it is not necessary to flow a large current. It is considered that if the sheet resistance of the first layer 23a is 10 12 Ω / □ or less, it is possible to cope with most use conditions, but if the sheet resistance is 10 11 Ω / □ or less, it is satisfactory. On the other hand, the lower limit of the resistance value is limited by the power consumption in the spacer 22, and the power consumption of the entire image display apparatus does not increase excessively. Therefore, the resistance of the spacer 22 must be selected so as not to greatly affect the heat generation of the entire apparatus. .

【0042】スペーサ22に使用する第一層23aとし
ては、比抵抗が小さい金属膜よりは半導電性の材料であ
ることが好ましい。その理由は比抵抗が小さい材料を用
いた場合、シート抵抗Rs を所望の値にするためには帯
電防止膜の厚みを極めて薄くしなければならないからで
ある。薄膜材料の表面エネルギー及び基板との密着性や
基板温度によっても異なるが、一般的に10nmより小
さい薄膜は島状となり、抵抗が不安定で成膜再現性に乏
しい。したがって、比抵抗値が金属導電体より大きく、
絶縁体よりは小さい範囲にある半導電性材料が好まし
い。
The first layer 23a used for the spacer 22 is preferably a semiconductive material rather than a metal film having a small specific resistance. The reason is that when a material having a low specific resistance is used, the thickness of the antistatic film must be extremely thin in order to set the sheet resistance Rs to a desired value. Although it differs depending on the surface energy of the thin film material, the adhesion to the substrate, and the substrate temperature, generally, a thin film smaller than 10 nm has an island shape, has an unstable resistance, and has poor film reproducibility. Therefore, the specific resistance value is larger than the metal conductor,
Semi-conductive materials in a smaller range than insulators are preferred.

【0043】また、スペーサ22の抵抗温度係数が正の
場合には温度上昇とともに抵抗値が増加するため、スペ
ーサ22での発熱が抑制される。逆に抵抗温度係数が負
であると、スペーサ表面で消費される電力による温度上
昇で抵抗値が減少し、更に発熱し温度が上昇し続け、過
大な電流が流れる、いわゆる熱暴走を引き起こす。しか
し、発熱量すなわち消費電力と放熱がバランスした状況
においては熱暴走は発生しない。したがって抵抗温度係
数(TCR)の絶対値が小さければ熱暴走しづらい。
When the temperature coefficient of resistance of the spacer 22 is positive, the resistance value increases as the temperature increases, so that heat generation in the spacer 22 is suppressed. Conversely, if the temperature coefficient of resistance is negative, the resistance value decreases due to the temperature rise due to the power consumed on the spacer surface, and further heat is generated, the temperature continues to rise, causing an excessive current to flow, so-called thermal runaway. However, in a situation where the calorific value, that is, the power consumption and the heat radiation are balanced, the thermal runaway does not occur. Therefore, if the absolute value of the temperature coefficient of resistance (TCR) is small, it is difficult to cause thermal runaway.

【0044】スペーサ22の抵抗温度係数(TCR)が
約−1%の薄膜を用いた条件で、スペーサ22の1cm
2 あたりの消費電力がおよそ0.1Wを超えるようにな
るとスペーサ22に流れる電流が増加し続け、熱暴走状
態となることが実験で認められた。これはもちろんスペ
ーサ形状とスペーサ間に印加される電圧Va 及び帯電防
止膜の抵抗温度係数により左右されるが、以上の条件か
ら、消費電力が1cm 2 あたり0.1Wを越えないシー
ト抵抗Rs の値は10×Va2Ω以上である。すなわち、
スペーサ22上に形成した第一層のシート抵抗Rs は1
0×Va2〜10 11Ωの範囲に設定されることが望まし
い。
The temperature coefficient of resistance (TCR) of the spacer 22 is
Under conditions using a thin film of about -1%, 1 cm
TwoPower consumption per unit exceeds 0.1 W
As a result, the current flowing through the spacer 22 continues to increase, causing a thermal runaway condition.
It was confirmed in the experiment that it was in a state. This is of course
Voltage applied between the spacer shape and the spacer,
It depends on the temperature coefficient of resistance of the barrier film.
Power consumption is 1cm TwoSea not to exceed 0.1W per
The value of the resistance Rs is 10 × VaTwoΩ or more. That is,
The sheet resistance Rs of the first layer formed on the spacer 22 is 1
0 × VaTwo-10 11Should be set to the range of Ω.
No.

【0045】第一層23aの厚みtは前述のように10
nm以上が望ましい。一方膜厚tが1μmを超えると膜
応力が大きくなって膜はがれの危険性が高まり、また、
成膜時間が長くなるため生産性が悪い。したがって、膜
厚は10nm〜1μm、更に好適には20nm〜500
nmであることが望ましい。
The thickness t of the first layer 23a is 10 as described above.
nm or more is desirable. On the other hand, when the film thickness t exceeds 1 μm, the film stress increases, and the risk of film peeling increases.
Productivity is poor because the deposition time is long. Therefore, the film thickness is 10 nm to 1 μm, more preferably 20 nm to 500 μm.
nm is desirable.

【0046】比抵抗ρはシート抵抗Rs と膜厚tの積で
あり、以上に述べたシート抵抗Rsと膜厚tの好ましい
範囲から、帯電防止膜の比抵抗ρは10-7×Va2Ωm〜
10 5 Ωmであることが望ましい。更にシート抵抗と膜
厚のより好ましい範囲を実現するためには、ρは(2×
10-7)×Va2Ωm〜5×104 Ωmとするのがよい。
画像表示装置のディスプレイにおける電子の加速電圧V
a は100V以上であり、CRTに通常用いられる高速
電子用蛍光体を平面型ディスプレイに用いた場合に十分
な輝度を得るためには3kV以上の電圧を要する。Va
=1kVの条件においては、帯電防止膜の比抵抗は0.
1Ωm〜105 Ωmが好ましい範囲となる。
The specific resistance ρ is the product of the sheet resistance Rs and the film thickness t.
Yes, the sheet resistance Rs and the film thickness t described above are preferable.
From the range, the specific resistance ρ of the antistatic film is 10-7× VaTwoΩm ~
10 FiveΩm is desirable. Further sheet resistance and film
To achieve a more preferred range of thickness, ρ is (2 ×
10-7) × VaTwoΩm ~ 5 × 10FourΩm is preferable.
Acceleration voltage V of electrons on the display of the image display device
a is 100V or more, which is a high-speed
Sufficient when using electronic phosphors for flat displays
A voltage of 3 kV or more is required to obtain a high luminance. Va
= 1 kV, the specific resistance of the antistatic film is 0.1.
1Ωm-10FiveΩm is a preferable range.

【0047】第一層23aの材料としては抵抗値が上述
したスペーサに好ましい範囲に調節でき、かつ安定なら
ば何でもよく、酸化物、窒化物などを用いることができ
る。中でも、遷移金属とセラミックの複合体、(サーメ
ット)、Cr−SiO、Cr−SiO2 、Cr−Al2
3 、In2 3 −Al2 3 等や遷移金属と高抵抗窒
化物(窒化アルミ、窒化硼素、窒化珪素など)の複合
体、Cr−Al−N、Ti−Al−N、Ta−Al−
N、Cr−B−N、Cr−Si−N等は抵抗値の調節が
容易かつ画像形成装置作製プロセス中で抵抗値が安定で
好ましい材料である。
As a material of the first layer 23a, any material can be used as long as its resistance can be adjusted to a preferable range for the above-described spacer and the material is stable, and an oxide, a nitride, or the like can be used. Among them, a complex of a transition metal and the ceramic, (cermet), Cr-SiO, Cr- SiO 2, Cr-Al 2
O 3 , In 2 O 3 —Al 2 O 3, or a composite of a transition metal and a high-resistance nitride (such as aluminum nitride, boron nitride, or silicon nitride); Cr—Al—N; Ti—Al—N; Al-
N, Cr-BN, Cr-Si-N, etc. are preferable materials whose resistance value is easily adjusted and whose resistance value is stable during the image forming apparatus manufacturing process.

【0048】また、第一層23aの表面に酸化物の第二
層23bを設けることにより画像形成装置作製プロセス
において第一層23aの表面酸化を抑制し、より高い抵
抗値安定性が得られる。また、同時に適用する画像形成
装置作製プロセス条件をより広い範囲から選択できる。
Further, by providing the second layer 23b of the oxide on the surface of the first layer 23a, the surface oxidation of the first layer 23a is suppressed in the image forming apparatus manufacturing process, and higher resistance value stability can be obtained. Further, the image forming apparatus manufacturing process conditions to be applied simultaneously can be selected from a wider range.

【0049】スペーサ22全体の抵抗値は概ね第一層2
3aの抵抗値で規定される。電子源からの放出電子の軌
道に乱れを発生させないためには、フェースプレート1
9〜リアープレート17間の電位分布が一様である、す
なわちスペーサ22の抵抗値がすべての場所でほぼ均一
であることが必要である。電位分布が乱れると、スペー
サ22近傍の蛍光体に到達すべき電子が曲げられ、隣接
した蛍光体にあたるために画像に乱れを生ずる。Cr、
Ti、Taの窒化膜は安定であり、抵抗値の一様性を確
保し、画像の乱れを防止するのに有効である。
The resistance value of the entire spacer 22 is substantially equal to that of the first layer 2.
3a. In order to prevent disturbance in the trajectory of the electrons emitted from the electron source, the face plate 1
It is necessary that the potential distribution between the rear plate 9 and the rear plate 17 is uniform, that is, the resistance value of the spacer 22 is substantially uniform at all places. When the potential distribution is disturbed, the electrons that should reach the phosphor near the spacer 22 are bent, and the electrons hit the adjacent phosphor, thereby disturbing the image. Cr,
The nitride films of Ti and Ta are stable, and are effective in ensuring uniformity of the resistance value and preventing image disturbance.

【0050】第二層23bに用いる材料としては二次電
子放出率の小さいものが好ましい。Cr23 は二次電
子放出効率が小さく、第二層23bに用いるのに適した
材料である。本発明者らの測定によればこれらの材料の
二次電子放出効率は、入射角0°において最大でも1.
8°を越えない。
The material used for the second layer 23b is preferably a material having a low secondary electron emission rate. Cr 2 O 3 has a low secondary electron emission efficiency and is a material suitable for use in the second layer 23b. According to our measurements, the secondary electron emission efficiency of these materials is at most 1. at an incident angle of 0 °.
Do not exceed 8 °.

【0051】しかし、これらの材料は体積抵抗で108
Ωcm以上の抵抗値を持つ絶縁体であり、電荷を逃がす
ことが難しいため、単独では用いることができない。し
かし本発明の二層構成の第二層として用いることで、そ
の特性を最大限に生かす事ができる。
However, these materials have a volume resistance of 10 8.
It is an insulator having a resistance value of Ωcm or more, and it is difficult to release electric charges, and thus cannot be used alone. However, by using it as the second layer of the two-layer structure of the present invention, the characteristics can be maximized.

【0052】第二層23bに用いるCr23は二次電子
放出係数が小さいとはいえ、帯電した場合に蓄積する電
荷は第一層中の反対極性の電荷と結合することにより帯
電が中和される。第二層中の電荷は拡散あるいは帯電で
生じた電位勾配により移動するが、絶縁体であるこれら
の材料にとって移動度は良導体に比べるとかなり遅いの
で膜厚が厚すぎると速やかに除電することが難しくな
る。第二層23bが薄ければトンネル効果による電荷移
動が期待できるので第二層の膜厚は10nm以下である
ことが必要である。
Although Cr 2 O 3 used for the second layer 23b has a small secondary electron emission coefficient, the charge accumulated when charged is combined with the opposite-polarity charge in the first layer so that the charge is moderate. Be summed up. The charge in the second layer moves due to the potential gradient caused by diffusion or charging, but the mobility of these materials, which are insulators, is much slower than that of a good conductor, so if the film thickness is too thick, the charge can be quickly removed. It becomes difficult. If the second layer 23b is thin, charge transfer by the tunnel effect can be expected, so the thickness of the second layer needs to be 10 nm or less.

【0053】また、材料や成膜方法によっても異なる
が、多くの場合、0.8nm以下の膜厚にすると帯電防
止の効果が低減する実験結果が得られている。一方、前
述したように、第二層23bにたまった電荷を第一層に
逃がすためには膜厚はできるだけ薄い方が好ましい。従
って、以上のことを考慮すると、材料によっても異なる
が、Cr23を含む第二層23bの膜厚はより好ましく
は0.8nmから6.9nmの範囲が好ましい。
Although it differs depending on the material and the film forming method, in many cases, experimental results have been obtained in which the effect of preventing static charge is reduced when the film thickness is set to 0.8 nm or less. On the other hand, as described above, it is preferable that the film thickness be as small as possible in order to release the charges accumulated in the second layer 23b to the first layer. Therefore, in consideration of the above, the thickness of the second layer 23b containing Cr 2 O 3 is more preferably in the range of 0.8 nm to 6.9 nm, though it depends on the material.

【0054】第一層23aはスパッタ法、反応性スパッ
タ法、電子ビーム蒸着法、イオンプレーティング法、イ
オンアシスト蒸着法、CVD法等の薄膜形成手段により
絶縁性基材上に形成することができる。また、第二層2
3bの形成には、反応性スパッタ法、イオンアシスト蒸
着法、CVD法、イオンビームスパッタ法などにより形
成することができる。例えば反応性スパッタの場合はグ
ラファイトのターゲットを窒素雰囲気、あるいはアルゴ
ンと窒素の混合雰囲気下でスパッタを行なうことにより
形成を行なうことができる。
The first layer 23a can be formed on an insulating substrate by a thin film forming means such as a sputtering method, a reactive sputtering method, an electron beam evaporation method, an ion plating method, an ion assist evaporation method, and a CVD method. . Also, the second layer 2
3b can be formed by a reactive sputtering method, an ion assisted vapor deposition method, a CVD method, an ion beam sputtering method, or the like. For example, in the case of reactive sputtering, the formation can be performed by sputtering a graphite target in a nitrogen atmosphere or a mixed atmosphere of argon and nitrogen.

【0055】[画像表示装置の表示パネルの構成と製造
法]次に、本発明を適用した画像表示装置の表示パネル
の構成と製造法について、具体的な例を示して説明す
る。
[Configuration and Manufacturing Method of Display Panel of Image Display Device] Next, the configuration and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples.

【0056】図3は上述したように本実施形態に用いた
表示パネルの斜視図であり、内部構造を示すためにパネ
ルの一部を切り欠いて示している。
FIG. 3 is a perspective view of the display panel used in this embodiment as described above, and a part of the panel is cut away to show the internal structure.

【0057】リアプレート17には基板13が固定され
ているが、該基板上には冷陰極素子14がN×M個形成
されている。ここで、N,Mは2以上の正の整数であ
り、目的とする表示画素数に応じて適宜設定される。た
とえば、高品位テレビジョンの表示を目的とした表示装
置においては、N=3000、M=1000以上の数を
設定することが望ましい。前記N×M個の冷陰極素子
は、M本の行方向配線15とN本の列方向配線16によ
り単純マトリクス配線されている。前記、基板13、行
方向配線15、列方向配線16によって構成される部分
をマルチ電子ビーム源と呼ぶ。
A substrate 13 is fixed to the rear plate 17, and N × M cold cathode elements 14 are formed on the substrate. Here, N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, it is desirable to set N = 3000 and M = 1000 or more. The N × M cold cathode elements are arranged in a simple matrix by M row-directional wirings 15 and N column-directional wirings 16. The portion constituted by the substrate 13, the row direction wiring 15, and the column direction wiring 16 is called a multi-electron beam source.

【0058】本発明に関わる画像表示装置に用いるマル
チ電子ビーム源は、冷陰極素子を単純マトリクス配線し
た電子源であれば、冷陰極素子の材料や形状あるいは製
法に制限はない。したがって、たとえば表面伝導型放出
素子やFE型、あるいはMIM型などの冷陰極素子を用
いることができる。また、電子源をリアプレートに直接
形成することも可能である。
The multi-electron beam source used in the image display apparatus according to the present invention is not limited as long as the cold cathode device is a simple matrix-wired electron source. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used. Further, the electron source can be formed directly on the rear plate.

【0059】次に、冷陰極素子14として表面伝導型電
子放出素子(後述)を基板上に配列して単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。
Next, the structure of a multi-electron beam source in which surface conduction electron-emitting devices (described later) are arranged on a substrate as a cold cathode device 14 and arranged in a simple matrix will be described.

【0060】図4に示すのは、図3の表示パネルに用い
たマルチ電子ビーム源の平面図である。基板13上に
は、後述の図5で示す電子放出素子を有するマルチ電子
ビーム源と同様な表面伝導型放出素子が配列され、これ
らの素子は行方向配線電極15と列方向配線電極16に
より単純マトリクス状に配線されている。行方向配線電
極15と列方向配線電極16の交差する部分には、電極
間に絶縁層(不図示)が形成されており、電気的な絶縁
が保たれている。
FIG. 4 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate 13, surface conduction electron-emitting devices similar to a multi-electron beam source having an electron-emitting device shown in FIG. 5 described later are arranged, and these devices are simply formed by row-direction wiring electrodes 15 and column-direction wiring electrodes 16. They are wired in a matrix. An insulating layer (not shown) is formed between the row direction wiring electrodes 15 and the column direction wiring electrodes 16 at the intersections of the electrodes to maintain electrical insulation.

【0061】図4のB−B′に沿った断面を、図5
(b)に示す。
FIG. 5 is a sectional view taken along the line BB ′ of FIG.
(B).

【0062】なお、このような構造のマルチ電子ビーム
源は、あらかじめ基板上に行方向配線電極15、列方向
配線電極16、電極間絶縁層(不図示)、および表面伝
導型放出素子の素子電極と導電性薄膜を形成した後、行
方向配線電極15および列方向配線電極16を介して各
素子に給電して通電フォーミング処理(後述)と通電活
性化処理(後述)を行うことにより製造した。
The multi-electron beam source having such a structure includes a row-direction wiring electrode 15, a column-direction wiring electrode 16, an interelectrode insulating layer (not shown), and a device electrode of a surface conduction electron-emitting device. After forming the conductive thin film and the conductive thin film, power is supplied to each element through the row-direction wiring electrodes 15 and the column-direction wiring electrodes 16 to perform an energization forming process (described later) and an energization activation process (described below).

【0063】本実施形態においては、気密容器のリアプ
レート17にマルチ電子ビーム源の基板13を固定する
構成としたが、マルチ電子ビーム源の基板13が十分な
強度を有するものである場合には、気密容器のリアプレ
ート17としてマルチ電子ビーム源の基板13自体を用
いてもよい。
In this embodiment, the substrate 13 of the multi-electron beam source is fixed to the rear plate 17 of the airtight container. However, if the substrate 13 of the multi-electron beam source has a sufficient strength, Alternatively, the substrate 13 of the multi-electron beam source may be used as the rear plate 17 of the airtight container.

【0064】また、フェースプレート19の下面には、
蛍光膜20が形成されている。本実施形態はカラー表示
装置であるため、蛍光膜20の部分には冷陰極電子放出
素子の電子ビームと同様な電子ビームを使うCRTの分
野で用いられる赤、緑、青、の3原色の蛍光体が塗り分
けられている。各色の蛍光体は、たとえば図6の(a)
に示すようにストライプ状に塗り分けられ、蛍光体のス
トライプの間には黒色の導電体20aが設けてある。黒
色の導電体20aを設ける目的は、電子ビームの照射位
置に多少のずれがあっても表示色にずれが生じないよう
にする事や、外光の反射を防止して表示コントラストの
低下を防ぐ事などである。黒色体20aを導電性とする
場合には、電子ビームによる蛍光膜のチャージアップを
防止する事が可能である。黒色の導電体20aには、黒
鉛を主成分として用いたが、上記の目的に適するもので
あればこれ以外の材料を用いても良い。
On the lower surface of the face plate 19,
A fluorescent film 20 is formed. Since the present embodiment is a color display device, the fluorescent film 20 has three primary colors of red, green, and blue used in the field of CRT using an electron beam similar to the electron beam of the cold cathode electron emission device. The body is painted separately. The phosphor of each color is, for example, as shown in FIG.
The black conductor 20a is provided between the stripes of the phosphor as shown in FIG. The purpose of providing the black conductor 20a is to prevent the display color from being shifted even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent the display contrast from lowering. Things. When the black body 20a is made conductive, it is possible to prevent the fluorescent film from being charged up by the electron beam. Although graphite is used as a main component for the black conductor 20a, any other material may be used as long as it is suitable for the above purpose.

【0065】また、3原色の蛍光体の塗り分け方は前記
図6(a)に示したストライプ状の配列に限られるもの
ではなく、たとえば図6(b)に示すようなデルタ状配
列や、それ以外の配列であってもよい。
The method of applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 6A, but may be, for example, a delta arrangement as shown in FIG. Other arrangements may be used.

【0066】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜20bに用いれ
ばよく、また黒色導電材料は必ずしも用いなくともよ
い。
When a monochrome display panel is manufactured, a monochromatic phosphor material may be used for the phosphor film 20b, and a black conductive material may not necessarily be used.

【0067】また、蛍光膜20のリアプレート17側の
面には、CRTのブラウン管の分野では公知のメタルバ
ック21を設けてある。メタルバック21を設けた目的
は、蛍光膜20が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜20を
保護する事や、電子ビーム加速電圧を印加するための電
極として作用させる事や、蛍光膜20を励起した電子の
導電路として作用させる事などである。メタルバック2
1は、蛍光膜20をフェースプレート基板19上に形成
した後、蛍光膜20表面を平滑化処理し、その上にAl
を真空蒸着する方法により形成した。なお、蛍光膜20
に低電圧用の蛍光体材料を用いた場合には、メタルバッ
ク21は用いない。
On the surface of the fluorescent film 20 on the rear plate 17 side, a metal back 21 known in the field of CRT cathode ray tubes is provided. The purpose of providing the metal back 21 is to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 20, to protect the fluorescent film 20 from the collision of negative ions, and to increase the electron beam acceleration voltage. To act as an electrode for applying an electric field, or to act as a conductive path for the excited electrons of the fluorescent film 20. Metal back 2
1 is that after forming the fluorescent film 20 on the face plate substrate 19, the surface of the fluorescent film 20 is smoothed, and
Was formed by a vacuum deposition method. The fluorescent film 20
When a low-voltage phosphor material is used, the metal back 21 is not used.

【0068】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板19と蛍光膜20との間に、たとえ
ばITOを材料とする透明電極を設けてもよい。
Although not used in the present embodiment, for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film, a transparent material made of, for example, ITO is provided between the face plate substrate 19 and the fluorescent film 20. Electrodes may be provided.

【0069】図1に示すように、スペーサ22は絶縁性
基材24の表面に半導電性膜23aを成膜し、かつフェ
ースプレート19の内側(メタルバック21等)及び基
板13の表面(行方向配線15又は列方向配線16)に
面したスペーサ22の当接面及び接する側面部に低抵抗
膜25を成膜した部材からなるもので、上記目的を達成
するのに必要な数だけ、かつ必要な間隔をおいて配置さ
れ、フェースプレートの内側および基板13の表面に接
合材26により固定される。また、半導電性膜23a
は、絶縁性部材24の表面のうち、少なくとも気密容器
内の真空中に露出している面に成膜されており、スペー
サ22上の低抵抗膜25および導電性の接合材26を介
して、フェースプレート19の内側(メタルバック21
等)および基板13の表面(行方向配線15または列方
向配線16)に電気的に接続される。ここで説明する態
様におけるスペーサ22の形状は薄板状であり、行方向
配線15に平行に配置され、行方向配線15に電気的に
接続されている。
As shown in FIG. 1, a spacer 22 is formed by forming a semiconductive film 23a on the surface of an insulating base material 24, and inside the face plate 19 (such as the metal back 21) and the surface of the substrate 13 (row). The low resistance film 25 is formed on the contact surface and the side surface of the spacer 22 facing the direction wiring 15 or the column direction wiring 16). They are arranged at necessary intervals, and are fixed to the inside of the face plate and the surface of the substrate 13 by the bonding material 26. Also, the semiconductive film 23a
Is formed on at least the surface of the insulating member 24 that is exposed to vacuum in the hermetic container, and is formed via the low-resistance film 25 and the conductive bonding material 26 on the spacer 22. Inside of the face plate 19 (metal back 21
Etc.) and the surface of the substrate 13 (row direction wiring 15 or column direction wiring 16). The shape of the spacer 22 in the embodiment described here is a thin plate, is arranged in parallel with the row direction wiring 15, and is electrically connected to the row direction wiring 15.

【0070】スペーサ22を構成する低抵抗膜25は、
絶縁性膜23bあるいは半導電性膜23aを高電位側の
フェースプレート19(メタルバック21等)および低
電位側の基板17(配線15、16等)と電気的に接続
するために設けられたものであり、以下では、低抵抗膜
25に中間電極層(中間電極)という名称をも用いる。
中間電極層(中間層)は以下に列挙する複数の機能を有
する。
The low resistance film 25 constituting the spacer 22 is
Provided for electrically connecting the insulating film 23b or the semiconductive film 23a to the face plate 19 (metal back 21 and the like) on the high potential side and the substrate 17 (wirings 15 and 16 etc.) on the low potential side. In the following, the name of an intermediate electrode layer (intermediate electrode) is also used for the low-resistance film 25.
The intermediate electrode layer (intermediate layer) has a plurality of functions listed below.

【0071】(1)半導電性膜23aをフェースプレー
ト19及び基板13と電気的に接続する。
(1) The semiconductive film 23a is electrically connected to the face plate 19 and the substrate 13.

【0072】既に記載したように、半導電性膜23aは
スペーサ22表面での帯電を防止する目的で設けられた
ものであるが、半導電性膜23aをフェースプレート1
9(メタルバック21等)及び基板13(配線15、1
6等)と直接或いは接合材26を介して接続した場合、
接続部界面に大きな接触抵抗が発生し、スペーサ22表
面に発生した電荷を速やかに除去できなくなる可能性が
ある。これを避ける為に、フェースプレート19、基板
13及び当接材26と接触するスペーサ22の当接面或
いは側面部に低抵抗の中間電極25を設けた。
As described above, the semiconductive film 23a is provided for the purpose of preventing electrification on the surface of the spacer 22, but the semiconductive film 23a is
9 (metal back 21 etc.) and substrate 13 (wiring 15, 1
6) directly or via the joining material 26,
There is a possibility that a large contact resistance is generated at the interface of the connection portion, and the charge generated on the surface of the spacer 22 cannot be quickly removed. In order to avoid this, a low-resistance intermediate electrode 25 is provided on the contact surface or side surface of the spacer 22 that comes into contact with the face plate 19, the substrate 13, and the contact member 26.

【0073】(2)半導電性膜23aの電位分布を均一
化する。
(2) The potential distribution of the semiconductive film 23a is made uniform.

【0074】冷陰極素子14より放出された電子は、フ
ェースプレート19と基板13の間に形成された電位分
布に従って電子軌道を成す。スペーサ22の近傍で電子
軌道に乱れが生じないようにする為には、半導電性膜2
3aの電位分布を全域にわたって制御する必要がある。
半導電性膜23aをフェースプレート19(メタルバッ
ク21等)及び基板13(配線15、16等)と直接或
いは当接材26を介して接続した場合、接続部界面の接
触抵抗の為に、接続状態のむらが発生し、半導電性膜2
3の電位分布が所望の値からずれてしまう可能性があ
る。これを避ける為に、スペーサ22がフェースプレー
ト19及び基板13と当接するスペーサ端部(当接面或
いは側面部)の全長域に低抵抗の中間層を設け、この中
間層部に所望の電位を印加することによって、半導電性
膜23全体の電位を制御可能とした。
Electrons emitted from the cold cathode element 14 form electron orbits according to the potential distribution formed between the face plate 19 and the substrate 13. In order not to disturb the electron orbit near the spacer 22, the semiconductive film 2
It is necessary to control the potential distribution of 3a over the entire area.
When the semiconductive film 23a is connected to the face plate 19 (such as the metal back 21) and the substrate 13 (such as the wirings 15 and 16) directly or via the contact member 26, the connection is made due to the contact resistance at the interface of the connection portion. The state unevenness occurs, and the semiconductive film 2
3 may deviate from a desired value. In order to avoid this, a low resistance intermediate layer is provided in the entire length region of the spacer end (contact surface or side surface) where the spacer 22 contacts the face plate 19 and the substrate 13, and a desired potential is applied to the intermediate layer. By applying the voltage, the potential of the entire semiconductive film 23 can be controlled.

【0075】(3)放出電子の軌道を制御する。(3) The trajectory of the emitted electrons is controlled.

【0076】冷陰極素子14より放出された電子は、フ
ェースプレート19と基板13の間に形成された電位分
布に従って電子軌道を成す。スペーサ22近傍の冷陰極
素子14から放出された電子に関しては、スペーサ22
を設置することに伴う制約(配線、素子位置の変更等)
が生じる場合がある。このような場合、歪みやむらの無
い画像を形成する為には、放出された電子の軌道を制御
してフェースプレート19上の所望の位置に電子を照射
する必要がある。フェースプレート19及び基板13と
当接する面の側面部に低抵抗の中間層25を設けること
により、スペーサ22近傍の電位分布に所望の特性を持
たせ、放出された電子の軌道を制御することが出来る。
Electrons emitted from the cold cathode element 14 form electron orbits in accordance with a potential distribution formed between the face plate 19 and the substrate 13. Regarding the electrons emitted from the cold cathode device 14 near the spacer 22, the spacer 22
Restrictions (wiring, change of element position, etc.)
May occur. In such a case, in order to form an image without distortion or unevenness, it is necessary to control the trajectory of the emitted electrons to irradiate a desired position on the face plate 19 with the electrons. By providing a low-resistance intermediate layer 25 on the side surface of the surface in contact with the face plate 19 and the substrate 13, the potential distribution near the spacer 22 can have desired characteristics and the trajectory of emitted electrons can be controlled. I can do it.

【0077】中間電極となる低抵抗膜25は、半導電性
膜23aに比べ十分に低い抵抗値を有する材料を選択す
ればよく、Ni,Cr,Au,Mo,W,Pt,Ti,
Al,Cu,Pd等の金属、あるいは合金、及びPd,
Ag,Au,RuO2 ,Pd−Ag等の金属や金属酸化
物とガラス等から構成される印刷導体、あるいはIn 2
3 −SnO2 等の透明導体及びポリシリコン等の半導
体材料等より適宜選択される。
The low-resistance film 25 serving as an intermediate electrode is made of a semiconductive material.
Select a material having a resistance value sufficiently lower than that of the film 23a.
Ni, Cr, Au, Mo, W, Pt, Ti,
Metals or alloys such as Al, Cu, Pd, and Pd,
Ag, Au, RuOTwo, Pd-Ag and other metals and metal oxidation
Printed conductor composed of a product and glass, or In Two
OThree-SnOTwoEtc., transparent conductors and semi-conductors such as polysilicon
It is appropriately selected from body materials and the like.

【0078】接合材26はスペーサ22が行方向配線1
5およびメタルバック21と電気的に接続するように、
導電性をもたせる必要がある。すなわち、導電性接着材
や金属粒子や導電性フィラーを添加したフリットガラス
が好適である。
The bonding material 26 is formed such that the spacer 22 is formed in the row direction wiring 1.
5 and the metal back 21 so as to be electrically connected to each other.
It is necessary to have conductivity. That is, frit glass to which a conductive adhesive, metal particles, or a conductive filler is added is preferable.

【0079】また、図3に示すDx1〜DxmおよびD
y1〜DynおよびHv は、当該表示パネルと不図示の
電気回路とを電気的に接続するために設けた気密構造の
電気接続用端子である。Dx1〜Dxmはマルチ電子ビ
ーム源の行方向配線15と、Dy1〜Dynはマルチ電
子ビーム源の列方向配線16と、加速電圧Hv はフェー
スプレートのメタルバック21と電気的に接続してい
る。
Further, Dx1 to Dxm and Dx1 shown in FIG.
y1 to Dyn and Hv are electric connection terminals of an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row wiring 15 of the multi-electron beam source, Dy1 to Dyn are electrically connected to the column wiring 16 of the multi-electron beam source, and the acceleration voltage Hv is electrically connected to the metal back 21 of the face plate.

【0080】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と排気ポ
ンプを接続し、気密容器内を10-5Pa 程度の真空度ま
で排気する。その後、排気管を封止するが、気密容器内
の真空度を維持するために、封止の直前あるいは封止後
に、気密容器内の所定の位置にゲッター膜(不図示)を
形成する。ゲッター膜とは、たとえばBaを主成分とす
るゲッター材料をヒーターもしくは高周波加熱により加
熱し、蒸着して形成した膜であり、該ゲッター膜の吸着
作用により、気密容器内は1×10-3ないしは1×10
-5Pa の真空度に維持される。
Further, in order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and an exhaust pump are connected, and the inside of the hermetic container is evacuated to a degree of vacuum of about 10 -5 Pa. . Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the airtight container is 1 × 10 −3 or less due to the adsorption action of the getter film. 1 × 10
The vacuum is maintained at -5 Pa.

【0081】以上説明した表示パネルを用いた画像表示
装置は、容器外端子Dx1ないしDxm、Dy1ないし
Dynを通じて各冷陰極素子14に電圧を印加すると、
各冷陰極素子14から電子が放出される。それと同時に
メタルバック21に容器外端子Hv を通じて数kVの高
圧を印加して、上記放出された電子を加速し、フェース
プレート19の内面に衝突させる。これにより、蛍光膜
20をなす各色の蛍光体が励起されて発光し、画像が表
示される。
In the image display apparatus using the display panel described above, when a voltage is applied to each of the cold cathode devices 14 through the external terminals Dx1 to Dxm and Dy1 to Dyn,
Electrons are emitted from each cold cathode device 14. At the same time, a high voltage of several kV is applied to the metal back 21 through the external terminal Hv to accelerate the emitted electrons and collide with the inner surface of the face plate 19. As a result, the phosphors of each color forming the fluorescent film 20 are excited and emit light, and an image is displayed.

【0082】通常、冷陰極素子である本発明の表面伝導
型放出素子14への印加電圧は12〜16[V]程度、
メタルバック21と冷陰極素子14との距離dは1mm
から8mm程度、メタルバック21と冷陰極素子14間
の電圧は3kVから15kV程度である。
Usually, the voltage applied to the surface conduction electron-emitting device 14 of the present invention, which is a cold cathode device, is about 12 to 16 [V].
The distance d between the metal back 21 and the cold cathode device 14 is 1 mm.
And the voltage between the metal back 21 and the cold cathode element 14 is about 3 kV to about 15 kV.

【0083】以上、本発明の実施形態の表示パネルの基
本構成と製法、及び画像表示装置の概要を説明した。
The basic configuration and manufacturing method of the display panel according to the embodiment of the present invention and the outline of the image display device have been described above.

【0084】[マルチ電子ビーム源の構成および製造方
法]次に、前記実施形態の表示パネルに用いたマルチ電
子ビーム源の製造方法について説明する。本発明の画像
表示装置に関わる画像表示装置に用いるマルチ電子ビー
ム源は、冷陰極素子14を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。したがって、たとえば表面伝導型電子放出素
子やFE型、あるいはMIM型などの冷陰極素子を用い
ることができる。
[Configuration and Manufacturing Method of Multi-Electron Beam Source] Next, a manufacturing method of the multi-electron beam source used for the display panel of the above embodiment will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used in the image display device related to the image display device of the present invention is an electron source in which the cold cathode devices 14 are arranged in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, an FE type, or an MIM type can be used.

【0085】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型電子放出素子が特に好まし
い。すなわち、FE型ではエミッタコーンとゲート電極
の相対位置や形状が電子放出特性を大きく左右するた
め、極めて高精度の製造技術を必要とするが、これは大
面積化や製造コストの低減を達成するには不利な要因と
なる。また、MIM型では、絶縁層と上電極の膜厚を薄
くてしかも均一にする必要があるが、これも、大面積化
や製造コストの低減を達成するには不利な要因となる。
その点、表面伝導型電子放出素子は、比較的製造方法が
単純なため、大面積化や製造コストの低減が容易であ
る。
However, in a situation where a display device having a large display screen and an inexpensive display device is required, a surface conduction electron-emitting device is particularly preferable among these cold cathode devices. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the case of the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost.
On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost.

【0086】また、本発明者らは、表面伝導型電子放出
素子の中でも、電子放出部もしくはその周辺部を微粒子
膜から形成したものがとりわけ電子放出特性に優れ、し
かも製造が容易に行えることを見いだしている。したが
って、高輝度で大画面の画像表示装置のマルチ電子ビー
ム源に用いるには、最も好適であると言える。そこで、
上記実施形態の表示パネルにおいては、電子放出部もし
くはその周辺部を微粒子膜から形成した表面伝導型放出
素子を用いた。そこで、まず好適な表面伝導型放出素子
について基本的な構成と製法および特性を説明し、その
後で多数の素子を単純マトリクス配線したマルチ電子ビ
ーム源の構造について述べる。
The present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Have found. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore,
In the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film was used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described.

【0087】(表面伝導型電子放出素子の好適な素子構
成と製法)電子放出部もしくはその周辺部を微粒子膜か
ら形成する表面伝導型電子放出素子の代表的な構成に
は、平面型と垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Electron Emission Device) Typical configurations of a surface conduction electron emission device in which an electron emission portion or its peripheral portion is formed from a fine particle film include a planar type and a vertical type. There are two types.

【0088】(平面型の表面伝導型電子放出素子)まず
最初に、平面型の表面伝導型電子放出素子の素子構成と
製法について説明する。図5に示すのは平面型の表面伝
導型電子放出素子の構成を説明するための平面図(a)
および断面図(b)である。図中、13は基板、27と
28は素子電極、29は導電性薄膜、30は通電フォー
ミング処理により形成した電子放出部、31は通電活性
化処理により形成した薄膜である。
(Planar Surface Conduction Electron Emitting Element) First, the element configuration and manufacturing method of a flat surface conduction electron emitting element will be described. FIG. 5 is a plan view for explaining the configuration of a planar surface conduction electron-emitting device (a).
And a sectional view (b). In the figure, 13 is a substrate, 27 and 28 are device electrodes, 29 is a conductive thin film, 30 is an electron emitting portion formed by an energization forming process, and 31 is a thin film formed by an energization activation process.

【0089】基板13としては、たとえば、石英ガラス
や青板ガラスをはじめとする各種ガラス基板や、アルミ
ナをはじめとする各種セラミクス基板、あるいは上述の
各種基板上にたとえばSiO2 を材料とする絶縁層を積
層した基板、などを用いることができる。
As the substrate 13, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A laminated substrate or the like can be used.

【0090】また、基板13上に基板面と平行に対向し
て設けられた素子電極27と素子電極28は、導電性を
有する材料によって形成されている。たとえば、Ni,
Cr,Au,Mo,W,Pt,Ti,Cu,Pd,Ag
等をはじめとする金属、あるいはこれらの金属の合金、
あるいはIn2 3 −SnO2 をはじめとする金属酸化
物、ポリシリコンなどの半導体、などの中から適宜材料
を選択して用いればよい。電極を形成するには、たとえ
ば真空蒸着などの製膜技術とフォトリソグラフィー、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法(たとえば印刷
技術)を用いて形成してもさしつかえない。
The device electrode 27 and the device electrode 28 provided on the substrate 13 in parallel with the substrate surface are formed of a conductive material. For example, Ni,
Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag
And other metals, or alloys of these metals,
Alternatively, a material may be appropriately selected from metal oxides such as In 2 O 3 —SnO 2 , semiconductors such as polysilicon, and the like. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【0091】素子電極27と28の形状は、当該電子放
出素子の応用目的に合わせて適宜設計される。一般的に
は、電極間隔Lは通常は数百オングストロームから数百
マイクロメーターの範囲から適当な数値を選んで設計さ
れるが、なかでも表示装置に応用するために好ましいの
は数マイクロメーターより数十マイクロメーターの範囲
である。また、素子電極の厚さdについては、通常は数
百オングストロームから数マイクロメーターの範囲から
適当な数値が選ばれる。
The shapes of the device electrodes 27 and 28 are appropriately designed according to the application purpose of the electron-emitting device. Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. As for the thickness d of the device electrode, an appropriate value is usually selected from the range of several hundred angstroms to several micrometers.

【0092】また、導電性薄膜29の部分には、微粒子
膜を用いる。ここで述べた微粒子膜とは、構成要素とし
て多数の微粒子を含んだ膜(島状の集合体も含む)のこ
とをさす。微粒子膜を微視的に調べれば、通常は、個々
の微粒子が離間して配置された構造か、あるいは微粒子
が互いに隣接した構造か、あるいは微粒子が互いに重な
り合った構造が観測される。
A fine particle film is used for the conductive thin film 29. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0093】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極27
あるいは28と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。具体的には、数オン
グストロームから数千オングストロームの範囲のなかで
設定するが、なかでも好ましいのは10オングストロー
ムから500オングストロームの間である。
The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, and preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 27
Or conditions necessary for good electrical connection with 28, conditions necessary for performing energization forming satisfactorily described below, conditions necessary for setting the electrical resistance of the fine particle film itself to an appropriate value described below, And so on. Specifically, it is set in the range of several Angstroms to several thousand Angstroms, but the range is preferably between 10 Angstroms and 500 Angstroms.

【0094】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2 ,In2 3 ,PbO,Sb2 3 などをはじめ
とする酸化物や、HfB2 ,ZrB2 ,LaB6 ,Ce
6 ,YB4 ,GdB4 ,などをはじめとする硼化物
や、TiC,ZrC,HfC,TaC,SiC,WC,
などをはじめとする炭化物や、TiN,ZrN,Hf
N,などをはじめとする窒化物や、Si,Ge,などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , Ce
Borides such as B 6 , YB 4 , GdB 4 , etc., TiC, ZrC, HfC, TaC, SiC, WC,
And other carbides, TiN, ZrN, Hf
Nitrides such as N, etc., semiconductors such as Si, Ge, etc., carbon, and the like are listed, and are appropriately selected from these.

【0095】以上述べたように、導電性薄膜29を微粒
子膜で形成したが、その導電性薄膜29のシート抵抗値
については、103 から107 [オーム/sq]の範囲
に含まれるよう設定した。
As described above, the conductive thin film 29 is formed of a fine particle film. The sheet resistance of the conductive thin film 29 is set to be in the range of 10 3 to 10 7 [ohm / sq]. did.

【0096】なお、導電性薄膜29と素子電極27およ
び28とは、電気的に良好に接続されるのが望ましいた
め、互いの一部が重なりあうような構造をとっている。
その重なり方は、図5及び図7の例においては、下か
ら、基板13、素子電極27,28、導電性薄膜29の
順序で積層したが、場合によっては下から基板、導電性
薄膜、素子電極、の順序で積層してもさしつかえない。
Since it is desirable that the conductive thin film 29 and the device electrodes 27 and 28 are electrically connected well, a structure is adopted in which a part of the conductive thin film 29 and each of the device electrodes 27 and 28 overlap each other.
5 and 7, in the example shown in FIG. 5 and FIG. 7, the substrate 13, the device electrodes 27 and 28, and the conductive thin film 29 are stacked in this order. The electrodes may be stacked in this order.

【0097】また、電子放出部30は、導電性薄膜29
の一部に形成された亀裂状の部分であり、電気的には周
囲の導電性薄膜29よりも高抵抗な性質を有している。
亀裂は、導電性薄膜29に対して、後述する通電フォー
ミングの処理を行うことにより形成する。亀裂内には、
数オングストロームから数百オングストロームの粒径の
微粒子を配置する場合がある。なお、実際の電子放出部
の位置や形状を精密かつ正確に図示するのは困難なた
め、図7においては模式的に示した。
The electron emitting section 30 is formed of a conductive thin film 29.
Is a crack-like portion formed in a part of the conductive thin film 29, and has a higher electrical resistance than the surrounding conductive thin film 29.
The cracks are formed by performing a later-described energization forming process on the conductive thin film 29. In the crack,
In some cases, fine particles having a particle size of several angstroms to several hundred angstroms are arranged. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0098】また、薄膜31は、炭素もしくは炭素化合
物よりなる薄膜で、電子放出部30およびその近傍を被
覆している。薄膜31は、通電フォーミング処理後に、
後述する通電活性化の処理を行うことにより形成する。
The thin film 31 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 30 and its vicinity. After the energization forming process, the thin film 31
It is formed by performing an energization activation process described later.

【0099】薄膜31は、単結晶グラファイト、多結晶
グラファイト、非晶質カーボン、のいずれかか、もしく
はその混合物であり、膜厚は500[オングストロー
ム]以下とするが、300[オングストローム]以下と
するのがさらに好ましい。
The thin film 31 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred.

【0100】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。
The basic structure of the preferred device has been described above. In the embodiment, the following device was used.

【0101】すなわち、基板13には青板ガラスを用
い、素子電極27と28にはNi薄膜を用いた。素子電
極の厚さdは1000[オングストローム]、電極間隔
Lは2[マイクロメーター]とした。
That is, blue glass was used for the substrate 13 and Ni thin films were used for the device electrodes 27 and 28. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0102】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメーター]とした。
Pd or P as the main material of the fine particle film
Using dO, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [micrometer].

【0103】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。
Next, a method of manufacturing a preferred flat surface-conduction type electron-emitting device will be described.

【0104】図7(a)〜(d)は、表面伝導型電子放
出素子の製造工程を説明するための断面図で、各部材の
表記は前記図5と同一である。
FIGS. 7A to 7D are cross-sectional views for explaining a manufacturing process of the surface conduction electron-emitting device. The notation of each member is the same as that in FIG.

【0105】(1)まず、図7(a)に示すように、基
板13上に素子電極27および28を形成する。
(1) First, as shown in FIG. 7A, device electrodes 27 and 28 are formed on a substrate 13.

【0106】形成するにあたっては、あらかじめ基板1
3を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子
電極の材料を堆積させる。堆積する方法としては、たと
えば、蒸着法やスパッタ法などの真空成膜技術を用いれ
ばよい。その後、堆積した電極材料を、フォトリソグラ
フィー・エッチング技術を用いてパターニングし、
(a)に示した一対の素子電極(27と28)を形成す
る。
Before forming, the substrate 1
After sufficiently cleaning 3 with a detergent, pure water and an organic solvent, the material of the device electrode is deposited. As a deposition method, for example, a vacuum film forming technique such as an evaporation method or a sputtering method may be used. After that, the deposited electrode material is patterned using photolithography and etching technology,
A pair of device electrodes (27 and 28) shown in FIG.

【0107】(2)次に、同図(b)に示すように、導
電性薄膜29を形成する。
(2) Next, a conductive thin film 29 is formed as shown in FIG.

【0108】導電性薄膜29を形成するにあたっては、
まず前記(a)の基板に有機金属溶液を塗布して乾燥
し、加熱焼成処理して微粒子膜を成膜した後、フォトリ
ソグラフィー・エッチングにより所定の形状にパターニ
ングする。ここで、有機金属溶液とは、導電性薄膜29
に用いる微粒子の材料を主要元素とする有機金属化合物
の溶液である。具体的には、本実施形態では主要元素と
してPdを用いた。また、本実施形態では塗布方法とし
て、ディッピング法を用いたが、それ以外のたとえばス
ピンナー法やスプレー法を用いてもよい。
In forming the conductive thin film 29,
First, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organic metal solution refers to the conductive thin film 29.
This is a solution of an organometallic compound containing, as a main element, a material of fine particles used for the above. Specifically, in this embodiment, Pd is used as a main element. In this embodiment, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used.

【0109】また、微粒子膜で作られる導電性薄膜29
の成膜方法としては、本実施形態で用いた有機金属溶液
の塗布による方法以外の、たとえば真空蒸着法やスパッ
タ法、あるいは化学的気相堆積法などを用いる場合もあ
る。
The conductive thin film 29 made of a fine particle film
As a film forming method, there may be used, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method other than the method of applying the organometallic solution used in the present embodiment.

【0110】(3)次に、図7(c)に示すように、フ
ォーミング用電源32から素子電極27と28の間に適
宜の電圧を印加し、通電フォーミング処理を行って、電
子放出部30を形成する。
(3) Next, as shown in FIG. 7C, an appropriate voltage is applied between the element electrodes 27 and 28 from the forming power source 32 to perform the energization forming process, and To form

【0111】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜29に通電を行って、その一部を適宜
に破壊、変形、もしくは変質せしめ、電子放出を行うの
に好適な構造に変化させる処理のことである。微粒子膜
で作られた導電性薄膜のうち電子放出を行うのに好適な
構造に変化した部分(すなわち電子放出部30)におい
ては、薄膜に適当な亀裂が形成されている。なお、電子
放出部30が形成される前と比較すると、形成された後
は素子電極27と28の間で計測される電気抵抗は大幅
に増加する。
The energization forming treatment is to energize the conductive thin film 29 made of a fine particle film, to appropriately break, deform, or alter a part of the conductive thin film 29 to change into a structure suitable for emitting electrons. This is the process that causes In a portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 30), an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrodes 27 and 28 is significantly increased after the formation, as compared to before the electron emission portion 30 is formed.

【0112】通電方法をより詳しく説明するために、図
8に、フォーミング用電源32から印加する適宜の電圧
波形の一例を示す。微粒子膜で作られた導電性薄膜をフ
ォーミングする場合には、パルス状の電圧が好ましく、
本実施形態の場合には同図に示したようにパルス幅T1
の三角波パルスをパルス間隔T2で連続的に印加した。
その際には、三角波パルスの波高値Vpfを、順次昇圧し
た。また、電子放出部30の形成状況をモニターするた
めのモニターパルスPm を適宜の間隔で三角波パルスの
間に挿入し、その際に流れる電流を電流計33で計測し
た。
FIG. 8 shows an example of an appropriate voltage waveform applied from the forming power supply 32 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable,
In the case of the present embodiment, as shown in FIG.
Was applied continuously at a pulse interval T2.
At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. A monitor pulse Pm for monitoring the state of formation of the electron-emitting portion 30 was inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time was measured by an ammeter 33.

【0113】本実施形態においては、たとえば10-3
orr程度の真空雰囲気下において、たとえばパルス幅
T1を1[ミリ秒]、パルス間隔T2を10[ミリ秒]
とし、波高値Vpfを1パルスごとに0.1[V]ずつ昇
圧した。そして、三角波を5パルス印加するたびに1回
の割りで、モニターパルスPm を挿入した。フォーミン
グ処理に悪影響を及ぼすことがないように、モニターパ
ルスの電圧Vpmは0.1[V]に設定した。そして、素
子電極27と28の間の電気抵抗が1×106Ωになっ
た段階、すなわちモニターパルス印加時に電流計33で
計測される電流が1×10-7A以下になった段階で、フ
ォーミング処理にかかわる通電で終了した。
In this embodiment, for example, 10 −3 T
In a vacuum atmosphere of about orr, for example, the pulse width T1 is 1 millisecond, and the pulse interval T2 is 10 milliseconds.
The peak value Vpf was increased by 0.1 [V] per pulse. Then, the monitor pulse Pm was inserted once every five pulses of the triangular wave were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the device electrodes 27 and 28 becomes 1 × 10 6 Ω, that is, when the current measured by the ammeter 33 when the monitor pulse is applied becomes 1 × 10 −7 A or less, The process was completed by energization related to the forming process.

【0114】なお、上記の方法は、本実施形態の表面伝
導型電子放出素子に関する好ましい方法であり、たとえ
ば微粒子膜の材料や膜厚、あるいは素子電極間隔Lなど
表面伝導型放出素子の設計を変更した場合には、それに
応じて通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0115】(4)次に、図7の(d)に示すように、
活性化用電源34から素子電極27と28の間に適宜の
電圧を印加し、通電活性化処理を行って、電子放出特性
の改善を行う。
(4) Next, as shown in FIG.
An appropriate voltage is applied from the activation power supply 34 between the device electrodes 27 and 28, and the activation process is performed to improve the electron emission characteristics.

【0116】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部30に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。図7(d)においては、
炭素もしくは炭素化合物よりなる堆積物を部材31とし
て模式的に示した。なお、通電活性化処理を行うことに
より、行う前と比較して、同じ印加電圧における放出電
流を典型的には100倍以上に増加させることができ
る。
The energization activation process is a process in which energization is performed under appropriate conditions to the electron-emitting portion 30 formed by the energization forming process, and carbon or a carbon compound is deposited in the vicinity thereof. In FIG. 7D,
A deposit made of carbon or a carbon compound is schematically shown as the member 31. Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.

【0117】具体的には、10-1ないし10-4Pa の範
囲内の真空雰囲気中で、電圧パルスを定期的に印加する
ことにより、真空雰囲気中に存在する有機化合物を起源
とする炭素もしくは炭素化合物を堆積させる。堆積物3
1は、単結晶グラファイト、多結晶グラファイト、非晶
質カーボン、のいずれかか、もしくはその混合物であ
り、膜厚は500[オングストローム]以下、より好ま
しくは300[オングストローム]以下である。
Specifically, by periodically applying a voltage pulse in a vacuum atmosphere in the range of 10 -1 to 10 -4 Pa, carbon or carbon originating from an organic compound existing in the vacuum atmosphere is obtained. The carbon compound is deposited. Sediment 3
Reference numeral 1 denotes one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a film thickness of 500 Å or less, more preferably 300 Å or less.

【0118】通電方法をより詳しく説明するために、図
9の(a)に、活性化用電源34から印加する適宜の電
圧波形の一例を示す。本実施形態においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には、矩形波の電圧Vacは14[V],パル
ス幅T3は1[ミリ秒],パルス間隔T4は10[ミリ
秒]とした。なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
In order to explain the energizing method in more detail, FIG. 9A shows an example of an appropriate voltage waveform applied from the activation power supply 34. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave having a constant voltage. Specifically, the voltage Vac of the rectangular wave is 14 [V], and the pulse width T3 is 1 [mm]. Second] and the pulse interval T4 is 10 [milliseconds]. Note that the above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0119】図7の(d)に示す35は該表面伝導型電
子放出素子から放出される放出電流Ieを捕捉するため
のアノード電極で、直流高電圧電源36および電流計3
7が接続されている。なお、基板13を、表示パネルの
中に組み込んでから活性化処理を行う場合には、表示パ
ネルの蛍光面をアノード電極35として用いる。活性化
用電源34から電圧を印加する間、電流計37で放出電
流Ie を計測して通電活性化処理の進行状況をモニター
し、活性化用電源34の動作を制御する。電流計37で
計測された放出電流Ie の一例を図9(b)に示すが、
活性化電源34からパルス電圧を印加しはじめると、時
間の経過とともに放出電流Ie は増加するが、やがて飽
和してほとんど増加しなくなる。このように、放出電流
Ie がほぼ飽和した時点で活性化用電源34からの電圧
印加を停止し、通電活性化処理を終了する。
Reference numeral 35 shown in FIG. 7D denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device.
7 is connected. When the activation process is performed after the substrate 13 is incorporated in the display panel, the phosphor screen of the display panel is used as the anode electrode 35. While a voltage is applied from the activation power supply 34, the emission current Ie is measured by the ammeter 37 to monitor the progress of the energization activation process, and control the operation of the activation power supply 34. FIG. 9B shows an example of the emission current Ie measured by the ammeter 37.
When the pulse voltage is started to be applied from the activation power supply 34, the emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 34 is stopped, and the energization activation process ends.

【0120】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0121】以上のようにして、図5(b)に示す平面
型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 5B was manufactured.

【0122】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
(Vertical Type Surface Conduction Emission Element) Next, another typical structure of a surface conduction type emission element in which an electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction emission device. The configuration of the element will be described.

【0123】図10は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の38は基板、39と
40は素子電極、43は絶縁性の段差形成部材、41は
微粒子膜を用いた導電性薄膜、42は通電フォーミング
処理により形成した電子放出部、44は通電活性化処理
により形成した薄膜、である。
FIG. 10 is a schematic sectional view for explaining the basic structure of the vertical type. In the figure, 38 is a substrate, 39 and 40 are device electrodes, 43 is an insulating step forming member, and 41 is an insulating step forming member. A conductive thin film using a fine particle film, 42 is an electron emitting portion formed by an energization forming process, and 44 is a thin film formed by an energization activation process.

【0124】垂直型が先に説明した平面型と異なる点
は、片方の素子電極39が段差形成部材43上に設けら
れており、導電性薄膜41が段差形成部材43の側面を
被覆している点にある。したがって、前記図4の平面型
における素子電極間隔Lは、垂直型においては段差形成
部材43の段差高Ls として設定される。なお、基板3
8、素子電極39および40、微粒子膜を用いた導電性
薄膜41、については、前記平面型の説明中に列挙した
材料を同様に用いることが可能である。また、段差形成
部材43には、たとえばSiO2 のような電気的に絶縁
性の材料を用いる。
The difference between the vertical type and the flat type described above is that one element electrode 39 is provided on the step forming member 43, and the conductive thin film 41 covers the side surface of the step forming member 43. On the point. Therefore, the element electrode interval L in the planar type shown in FIG. 4 is set as the step height Ls of the step forming member 43 in the vertical type. In addition, the substrate 3
8, the element electrodes 39 and 40, and the conductive thin film 41 using the fine particle film, the materials listed in the description of the flat type can be similarly used. The step forming member 43 is made of an electrically insulating material such as SiO 2 .

【0125】次に、垂直型の表面伝導型放出素子の製法
について説明する。図11の(a)〜(e)は、製造工
程を説明するための断面図で、各部材の表記は前記図1
0と同一である。
Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 11A to 11E are cross-sectional views for explaining a manufacturing process.
Same as 0.

【0126】(1)まず、図11(a)に示すように、
基板38上に素子電極40を形成する。
(1) First, as shown in FIG.
An element electrode 40 is formed on a substrate 38.

【0127】(2)次に、同図(b)に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
(2) Next, as shown in FIG. 13B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO 2 by a sputtering method, but another film forming method such as a vacuum evaporation method or a printing method may be used.

【0128】(3)次に、同図(c)に示すように、絶
縁層の上に素子電極39を形成する。
(3) Next, as shown in FIG. 13C, an element electrode 39 is formed on the insulating layer.

【0129】(4)次に、同図(d)に示すように、絶
縁層の一部を、たとえばエッチング法を用いて除去し、
素子電極40を露出させる。
(4) Next, as shown in FIG. 14D, a part of the insulating layer is removed by using, for example, an etching method.
The device electrode 40 is exposed.

【0130】(5)次に、同図(e)に示すように、微
粒子膜を用いた導電性薄膜41を形成する。形成するに
は、前記平面型の場合と同じく、たとえば塗布法などの
成膜技術を用いればよい。
(5) Next, as shown in FIG. 17E, a conductive thin film 41 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0131】(6)次に、前記平面型の場合と同じく、
通電フォーミング処理を行い、電子放出部を形成する。
この通電フォーミング処理は図7(c)を用いて説明し
た平面型の通電フォーミング処理と同様の処理を行えば
よい。
(6) Next, as in the case of the flat type,
An energization forming process is performed to form an electron emission portion.
The energization forming process may be the same as the planar energization forming process described with reference to FIG.

【0132】(7)次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる。この通電活性化処理は図7
(d)を用いて説明した平面型の通電活性化処理と同様
の処理を行えばよい。
(7) Next, as in the case of the flat type,
An energization activation process is performed to deposit carbon or a carbon compound near the electron emission portion. This energization activation process is shown in FIG.
What is necessary is just to perform the same process as the planar type energization activation process described using (d).

【0133】以上のようにして、図10に示す垂直型の
表面伝導型放出素子を製造した。
As described above, the vertical surface conduction electron-emitting device shown in FIG. 10 was manufactured.

【0134】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emission Device Used in Display Device) The element configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the device used in the display device will be described. Is described.

【0135】図12に、表示装置に用いた素子の、(放
出電流Ie )対(素子印加電圧Vf)特性、および(素
子電流If )対(素子印加電圧Vf )特性の典型的な例
を示す。なお、放出電流Ie は素子電流If に比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 12 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the devices used in the display device. . Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to draw the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0136】表示装置に用いた素子は、放出電流Ie に
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics with respect to the emission current Ie.

【0137】第一に、ある電圧(これを、図示するよう
に、閾値電圧Vthと呼ぶ)以上の大きさの電圧を素子に
印加すると急激に放出電流Ie が増加するが、一方、閾
値電圧Vth未満の電圧では放出電流Ie はほとんど検出
されない。
First, when a voltage higher than a certain voltage (referred to as a threshold voltage Vth as shown) or more is applied to the element, the emission current Ie sharply increases. On the other hand, the threshold voltage Vth At a voltage lower than the above, the emission current Ie is hardly detected.

【0138】すなわち、放出電流Ie に関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, the device is a nonlinear device having a clear threshold voltage Vth with respect to the emission current Ie.

【0139】第二に、放出電流Ie は素子に印加する電
圧Vf に依存して変化するため、電圧Vf で放出電流I
e の大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie varies with the voltage Vf.
You can control the size of e.

【0140】第三に、素子に印加する電圧Vf に対して
素子から放出される電流Ie の応答速度が速いため、電
圧Vf を印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the device is faster than the voltage Vf applied to the device, the amount of charge of the electrons emitted from the device depends on the length of time during which the voltage Vf is applied. Can control.

【0141】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には、所望の発光輝度に応じて閾値電圧V
th以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次切
り替えてゆくことにより、表示画面を順次走査して表示
を行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage V according to a desired light emission luminance.
A voltage higher than th is appropriately applied, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0142】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.

【0143】[0143]

【実施例】以下本発明の具体的な実施例について図面を
用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.

【0144】(実施例1)本実施例では、まず未フォー
ミングの複数の表面伝導型電子源14を基板13に形成
した。基板13として表面を清浄化した青板ガラスを用
い、これに、図5に示した表面伝導型電子放出素子を1
60個×720個マトリクス状に形成した。
Example 1 In this example, first, a plurality of unformed surface conduction electron sources 14 were formed on a substrate 13. As the substrate 13, a blue sheet glass whose surface was cleaned was used, and the surface conduction electron-emitting device shown in FIG.
60 × 720 pieces were formed in a matrix.

【0145】素子電極27、28はPtスパッタ膜であ
り、X方向配線15、Y方向配線16はスクリーン印刷
法により形成したAg配線である。導電性薄膜26はP
dアミン錯体溶液を焼成したPdO微粒子膜である。
The element electrodes 27 and 28 are Pt sputtered films, and the X-direction wiring 15 and the Y-direction wiring 16 are Ag wirings formed by a screen printing method. The conductive thin film 26 is made of P
It is a PdO fine particle film obtained by firing a d-amine complex solution.

【0146】画像形成部材であるところの蛍光膜20
は、図6(a)に示すように、各色蛍光体がY方向に伸
びるストライプ形状を採用し、黒色体20aとしては各
色蛍光体間だけでなく、X方向にも設けることでY方向
の画素間を分離し、かつスペーサ22を設置するための
部分を加えた形状を用いた。先に黒色体(導電体)20
aを形成し、その間隙部に各色蛍光体を塗布して蛍光膜
20を作成した。ブラックストライプ(黒色体20a)
の材料として通常良く用いられている黒鉛を主成分とす
る材料を用いた。フェースプレート19に蛍光体を塗布
する方法はスラリー法を用いた。
The fluorescent film 20 serving as an image forming member
As shown in FIG. 6A, a stripe shape in which each color phosphor extends in the Y direction is adopted, and the black body 20a is provided not only between the color phosphors but also in the X direction so that pixels in the Y direction are provided. The shape used was such that the space was separated and a portion for installing the spacer 22 was added. First, the black body (conductor) 20
a was formed, and phosphors of each color were applied to the gaps to form a phosphor film 20. Black stripe (black body 20a)
As a material for the above, a material containing graphite as a main component, which is commonly used, was used. A slurry method was used to apply the phosphor to the face plate 19.

【0147】また、蛍光膜20より内面側(電子源側)
に設けられるメタルバック21は、蛍光膜20の作成
後、蛍光膜20の内面側表面の平滑化処理(通常フィル
ミングと呼ばれる)を行い、その後、Alを真空蒸着す
ることで作成した。フェースプレート19には、更に蛍
光膜20の導電性を高めるため、蛍光膜20より外面側
(ガラス基板と蛍光膜の間)に透明電極が設けられる場
合もあるが、本実施例ではメタルバックのみで十分な導
電性が得られたので省略した。
The inner side (electron source side) of the fluorescent film 20
Is formed by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 20 after the formation of the fluorescent film 20, and then performing vacuum deposition of Al. The face plate 19 may be provided with a transparent electrode on the outer surface side (between the glass substrate and the fluorescent film) of the fluorescent film 20 in order to further increase the conductivity of the fluorescent film 20, but in this embodiment, only the metal back is provided. Was omitted because sufficient conductivity was obtained.

【0148】図2において、スペーサ22は清浄化した
ソーダライムガラスからなる絶縁性基材24(高さ3.
8mm、板厚200μm、長さ20mm)上に、Cr−
Al 23 サーメット膜23aを真空成膜法により形成
し成膜した。本実施例で用いたCr−Al2 3 サーメ
ット膜はスパッタリング装置を用いてアルゴン雰囲気中
でCrとAl2 3 のターゲットを同時スパッタするこ
とにより成膜した。
In FIG. 2, the spacer 22 has been cleaned.
Insulating substrate 24 made of soda lime glass (height 3.
8mm, plate thickness 200μm, length 20mm)
Al TwoOThreeCermet film 23a is formed by vacuum film forming method
Then, a film was formed. Cr-Al used in this exampleTwoOThreeSirmi
The cut film is deposited in an argon atmosphere using a sputtering device.
Cr and AlTwoOThreeTarget simultaneously.
And a film was formed.

【0149】この成膜時に、成膜室にアルゴンを0.7
Pa 導入し、それぞれのターゲットにかける電力を変化
することにより組成の調節を行なった。なお、比抵抗の
値は後述する500℃で一時間の熱処理後の値を示す。
At the time of this film formation, argon was added to the film formation chamber at 0.7.
The composition was adjusted by introducing Pa and changing the power applied to each target. Note that the value of the specific resistance indicates a value after a heat treatment at 500 ° C. for one hour to be described later.

【0150】この試料を第一層として成膜後、成膜装置
を真空に保ったままそれぞれその上に第二層23bとし
て絶縁膜23bを成膜した。本実施例では絶縁膜23b
の材料については、Cr2 3 を選んだ。これは以下の
ように成膜をした。まず、第一層のCr−Al2 3
ーメット膜を成膜した後、そのまま真空チャンバーから
取り出すことなく、第二層の成膜を行う。
After forming this sample as a first layer, an insulating film 23b was formed thereon as a second layer 23b while the film forming apparatus was kept in a vacuum. In this embodiment, the insulating film 23b is used.
As for the material, Cr 2 O 3 was selected. This was formed as follows. First, after forming a Cr-Al 2 O 3 cermet film of the first layer, as it is without being taken out of the vacuum chamber, forming a film of the second layer.

【0151】ターゲットはCr2 3 の焼結体を用い
た。成膜室にアルゴン、酸素を、それぞれ分圧で0.4
Pa 、0.1Pa 導入した。ターゲットへの投入電力は
3.8W/cm2 とし、成膜時間を1分間とすること
で、約2nmの膜厚の酸化クロム層を得た。この後に、
先ほど述べた500℃、1時間の熱処理をすることによ
りスペーサ22の作製を終了した。それぞれの試料の成
膜条件と、試料名及び材料名とその厚さ、比抵抗を次に
示す。
As the target, a sintered body of Cr 2 O 3 was used. Argon and oxygen were respectively applied to the film forming chamber at a partial pressure of 0.4.
Pa and 0.1 Pa were introduced. The power applied to the target was 3.8 W / cm 2 , and the deposition time was 1 minute, whereby a chromium oxide layer having a thickness of about 2 nm was obtained. After this,
By performing the above-described heat treatment at 500 ° C. for one hour, the fabrication of the spacer 22 was completed. The film forming conditions of each sample, sample name and material name, their thickness, and specific resistance are shown below.

【0152】 (試料A) 第一層:Cr−Al23 、200nm、1.2×105 Ωcm 第二層:Cr23、2nm(フリット封着工程経過後) 投入電力 3.8W/cm2 成膜時導入ガス Ar:0.4Pa O2 :0.1Pa 成膜時間 2分 また、スペーサ22は、X方向配線15およびメタルバ
ック21との電気的接続を確実にするためにその接続部
にAlによる低抵抗電極25を設けた。この電極25は
X方向配線からフェースプレート19に向かって150
μm、メタルバックからリアプレート17に向かって1
00μmの範囲でスペーサ22の4面を完全に被覆し
た。
(Sample A) First layer: Cr—Al 2 O 3 , 200 nm, 1.2 × 10 5 Ωcm Second layer: Cr 2 O 3 , 2 nm (after the frit sealing step) Input power: 3.8 W / cm 2 during deposition gas introduced Ar: 0.4Pa O 2: 0.1Pa deposition time 2 minutes the spacer 22 has its to ensure electrical connection between the X-direction wiring 15 and the metal back 21 A low resistance electrode 25 made of Al was provided at the connection part. The electrode 25 is connected to the face plate 19 from the X-direction wiring by 150
μm, 1 from metal back to rear plate 17
The four surfaces of the spacer 22 were completely covered within the range of 00 μm.

【0153】その後、電子源14の3.8mm上方にフ
ェースプレート19を側壁の支持枠18を介して配置
し、リアプレート17、フェースプレート19、支持枠
18およびスペーサ22の接合部を固定した。スペーサ
22はX方向配線15上に等間隔に固定した。スペーサ
22はフェースプレート19側では黒色体20a(線幅
300μm)上に、Auを被覆シリカ球を含有した導電
性フリットガラス26を用いることにより、半導電性膜
23aとフェースプレート19との導通を確保した。な
お、メタルバック21とスペーサ22とが当接する領域
においてはメタルバック21の一部を除去した。リアプ
レート17と支持枠18の接合部はフリットガラス(不
図示)を塗布し、大気中で420℃で10分以上焼成す
ることで封着した。
Thereafter, a face plate 19 was disposed 3.8 mm above the electron source 14 via a support frame 18 on the side wall, and the joint between the rear plate 17, the face plate 19, the support frame 18 and the spacer 22 was fixed. The spacers 22 were fixed on the X-directional wiring 15 at equal intervals. The spacer 22 uses a conductive frit glass 26 containing silica spheres coated with Au on a black body 20a (line width 300 μm) on the face plate 19 side, so that conduction between the semiconductive film 23a and the face plate 19 is achieved. Secured. In a region where the metal back 21 and the spacer 22 are in contact with each other, a part of the metal back 21 is removed. The joint between the rear plate 17 and the support frame 18 was sealed by applying frit glass (not shown) and firing at 420 ° C. for 10 minutes or more in the atmosphere.

【0154】以上のようにして完成したあと、排気管を
通じ真空ポンプにて排気し、十分低い圧力に達した後、
容器外端子Dx1〜DxmとDy1〜Dynを通じ電子
放出素子14の素子電極27、28間に電圧を印加し、
導電性薄膜29を通電処理(フォーミング処理)するこ
とにより電子放出部30を形成した。フォーミング処理
は、図11に示した波形の電圧を印加することにより行
った。
After completion as described above, the air was exhausted by a vacuum pump through an exhaust pipe, and after reaching a sufficiently low pressure,
A voltage is applied between the device electrodes 27 and 28 of the electron-emitting device 14 through the outer terminals Dx1 to Dxm and Dy1 to Dyn,
The electron emission portion 30 was formed by applying a current to the conductive thin film 29 (forming process). The forming process was performed by applying a voltage having a waveform shown in FIG.

【0155】次に排気管を通してアセトンを0.133
Pa の圧力となるように真空容器に導入し、容器外端子
Dx1〜Dxmと、Dy1〜Dynに電圧パルスを定期
的に印加することにより、炭素あるいは炭素化合物を堆
積する通電活性化処理を行った。通電活性化は図9に示
すような波形を印加することにより行った。
Then, acetone was passed through the exhaust pipe to 0.133.
The pressure activation was carried out by introducing a vacuum vessel to a pressure of Pa and periodically applying voltage pulses to terminals Dx1 to Dxm and Dy1 to Dyn outside the vessel to deposit carbon or a carbon compound. . The energization was activated by applying a waveform as shown in FIG.

【0156】次に容器全体を200℃に加熱しつつ、1
0時間真空排気した後、10-4Pa程度の圧力で、排気
管をガスバーナーで熱することで溶着し封止を行った。
Next, while heating the whole container to 200 ° C., 1
After evacuating for 0 hour, the exhaust pipe was welded and sealed by heating the exhaust pipe with a gas burner at a pressure of about 10 -4 Pa.

【0157】最後に、封止後の圧力を維持するために、
ゲッター処理を行った。
Finally, in order to maintain the pressure after sealing,
Getter processing was performed.

【0158】以上のように完成した画像形成装置におい
て、各電子放出素子14には、容器外端子Dx1〜Dx
m、Dy1〜Dynを通じ、走査信号及び画像信号の変
調信号を不図示の信号発生手段よりそれぞれ印加するこ
とにより電子を放出させ、メタルバック21には、高圧
端子Hv を通じて高圧を印加することにより放出電子ビ
ームを加速し、蛍光膜20に電子を衝突させ、蛍光体2
0bを励起・発光させることで画像信号に応じた画像を
表示した。なお高圧端子Hv への印加電圧Vaは1〜5
kV、素子電極27、28間への印加電圧Vf は14V
とした。この時、スペーサの試料Aに関しては上記駆動
条件においてのスペーサ近傍のビームずれはないか、あ
っても非常に少なく、テレビ画像として問題のない範囲
であった。また、第一層Cr−Al23サーメット膜の
抵抗温度係数は−0.3から−0.33であり、上記駆動
条件において熱暴走することはなかった。
In the image forming apparatus completed as described above, the external terminals Dx1 to Dx
m and Dy1 to Dyn, the scanning signal and the modulation signal of the image signal are applied from a signal generating means (not shown) to emit electrons, and the metal back 21 is emitted by applying a high voltage through a high voltage terminal Hv. The electron beam is accelerated so that electrons collide with the fluorescent film 20 and the phosphor 2
An image corresponding to the image signal was displayed by exciting and emitting 0b. The applied voltage Va to the high voltage terminal Hv is 1 to 5
kV, the applied voltage Vf between the device electrodes 27 and 28 is 14 V
And At this time, for the sample A of the spacer, there was no or very little beam shift near the spacer under the above-mentioned driving conditions, and the beam was in a range where there was no problem as a television image. The resistance temperature coefficient of the first layer Cr-Al 2 O 3 cermet film is -0.33 from -0.3, never to thermal runaway in the driving conditions.

【0159】[0159]

【発明の効果】以上説明した通りに、本発明によれば、
画像形成装置に用いるスペーサの形成において、スペー
サ抵抗として適当な抵抗値を持つ半導電性膜の上に、C
2 3 を少なくとも含む二次電子放出率の小さい絶縁
性材料を、膜厚6.9nm以下の厚みに被覆することに
より効果を得ることができた。
As described above, according to the present invention,
When forming spacers used in an image forming apparatus,
C on a semiconductive film having an appropriate resistance value
rTwoO ThreeInsulation with low secondary electron emission rate containing at least
A conductive material to a thickness of 6.9 nm or less.
More effects could be obtained.

【0160】これを使用した画像形成装置はスペーサ近
傍でのビーム電位の乱れは抑止され、ビームが蛍光体に
衝突する位置と、本来発光するべき蛍光体との位置ずれ
のない鮮明な画像表示が可能である。
In the image forming apparatus using this, the disturbance of the beam potential near the spacer is suppressed, and a clear image display without displacement between the position where the beam collides with the phosphor and the phosphor which should emit light is realized. It is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例である画像表示装置のスペーサ
近傍の断面模式図である。
FIG. 1 is a schematic cross-sectional view near a spacer of an image display device according to an embodiment of the present invention.

【図2】本発明で用いたスペーサの断面模式図である。FIG. 2 is a schematic sectional view of a spacer used in the present invention.

【図3】本発明の実施例である画像表示装置の、表示パ
ネルの一部を切り欠いて示した斜視図である。
FIG. 3 is a perspective view of the image display device according to the embodiment of the present invention, in which a part of a display panel is cut away.

【図4】本実施例で用いたマルチ電子ビーム源の基板の
平面図である。
FIG. 4 is a plan view of a substrate of the multi-electron beam source used in the present embodiment.

【図5】実施例で用いた平面型の表面伝導型放出素子の
平面図(a),断面図(b)である。
FIGS. 5A and 5B are a plan view and a cross-sectional view, respectively, of a planar surface-conduction emission type electron-emitting device used in Examples.

【図6】表示パネルのフェースプレートの蛍光体配列を
例示した平面図である。
FIG. 6 is a plan view illustrating a phosphor array of a face plate of the display panel.

【図7】平面型の表面伝導型放出素子の製造工程を示す
断面図である。
FIG. 7 is a cross-sectional view showing a manufacturing process of the planar type surface conduction electron-emitting device.

【図8】通電フォーミング処理の際の印加電圧波形であ
る。
FIG. 8 is an applied voltage waveform in the energization forming process.

【図9】通電活性化処理の際の印加電圧波形(a)、放
出電流Ie の変化(b)である。
FIG. 9 shows an applied voltage waveform (a) and a change (b) in the emission current Ie in the activation process.

【図10】実施例で用いた垂直型の表面伝導型放出素子
の断面図である。
FIG. 10 is a sectional view of a vertical surface conduction electron-emitting device used in an example.

【図11】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 11 is a cross-sectional view showing a manufacturing process of the vertical type surface conduction electron-emitting device.

【図12】実施例で用いた表面伝導型放出素子の典型的
な特性を示すグラフである。
FIG. 12 is a graph showing typical characteristics of a surface conduction electron-emitting device used in an example.

【図13】従来知られた表面伝導型放出素子の一例であ
る。
FIG. 13 is an example of a conventionally known surface conduction electron-emitting device.

【図14】従来知られたFE型素子の一例である。FIG. 14 is an example of a conventionally known FE element.

【図15】従来知られたMIM型素子の一例である。FIG. 15 is an example of a conventionally known MIM element.

【符号の説明】[Explanation of symbols]

1 基板 2 導電性薄膜 3 電子放出部 4 基板 5 エミッタ配線 6 エミッタコーン 7 絶縁層 8 ゲート電極 9 基板 10 下電極 11 絶縁層 12 上電極 13 基板 14 冷陰極素子 15 行方向配線 16 列方向配線 17 リアプレート 18 側壁 19 フェースプレート 20 蛍光膜 21 メタルバック 22 スペーサ 23 導電膜 23a 第一層(下引き層) 23b 第二層(キャップ層) 24 絶縁性基材 25 中間層電極 26 導電性フリット(当接材) 27,28 素子電極 29 導電性薄膜 30 電子放出部 31 通電活性化処理により形成した薄膜 32 フォーミング用電源 33 電流計 34 活性化用電源 35 アノード電極 36 直流高電圧電源 37 電流計 38 基板 39 素子電極 40 素子電極 41 導電性薄膜 42 電子放出部 43 段差形成部材 44 通電活性化により形成した薄膜 DESCRIPTION OF SYMBOLS 1 Substrate 2 Conductive thin film 3 Electron emission part 4 Substrate 5 Emitter wiring 6 Emitter cone 7 Insulating layer 8 Gate electrode 9 Substrate 10 Lower electrode 11 Insulating layer 12 Upper electrode 13 Substrate 14 Cold cathode element 15 Row direction wiring 16 Column direction wiring 17 Rear plate 18 Side wall 19 Face plate 20 Fluorescent film 21 Metal back 22 Spacer 23 Conductive film 23a First layer (undercoat layer) 23b Second layer (cap layer) 24 Insulating substrate 25 Intermediate layer electrode 26 Conductive frit 27, 28 Device electrode 29 Conductive thin film 30 Electron emission portion 31 Thin film formed by current activation process 32 Forming power supply 33 Ammeter 34 Activation power supply 35 Anode electrode 36 DC high voltage power supply 37 Ammeter 38 Substrate 39 device electrode 40 device electrode 41 conductive thin film 42 electron emission part 43 Thin film formed by the difference forming member 44 energization activation

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伏見 正弘 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5C032 AA01 BB16 CC10 CD06 5C036 EF01 EF06 EG02 EG50 EH06 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masahiro Fushimi 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term in Canon Inc. (reference) 5C032 AA01 BB16 CC10 CD06 5C036 EF01 EF06 EG02 EG50 EH06

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 複数の電子放出素子を形成した基板と発
光材料を形成した透明基板とをスペーサを介して対向さ
せた構造を有する画像形成装置において、 前記スペーサは基材表面に第一層として半導電性膜で被
覆され、その上に第二層としてCr2 3を含む絶縁性
膜で被覆され且つ前記第二層の絶縁性膜の厚さが0.8
nm以上6.9nm以下であることを特徴とする画像形
成装置。
1. An image forming apparatus having a structure in which a substrate on which a plurality of electron-emitting devices are formed and a transparent substrate on which a light emitting material is formed are opposed to each other with a spacer interposed therebetween, wherein the spacer is a first layer on the surface of the base material. Covered with a semiconductive film, further covered with an insulating film containing Cr 2 O 3 as a second layer, and the thickness of the second layer insulating film is 0.8.
an image forming apparatus having a thickness of at least 6.9 nm.
【請求項2】 前記スペーサを被覆する前記第二層の絶
縁性膜の抵抗値が体積抵抗で104 Ωm以上であること
を特徴とする請求項1に記載の画像形成装置。
2. The image forming apparatus according to claim 1, wherein a resistance value of the insulating film of the second layer covering the spacer is at least 10 4 Ωm in volume resistance.
【請求項3】 前記第一層の半導電性膜は、その膜厚が
10nm〜1μm、電子の加速電圧をVa としたときの
比抵抗が10-7×Va2〜105 Ωmであり、正または絶
対値が1%以下の負の抵抗温度係数であることを特徴と
する請求項1に記載の画像形成装置。
Semiconductive film of claim 3 wherein said first layer is a film thickness of 10 nm to 1 m, a specific resistance of 10 -7 × Va 2 ~10 5 Ωm when the electron acceleration voltage was set to Va, 2. The image forming apparatus according to claim 1, wherein a positive or absolute value is a negative temperature coefficient of resistance of 1% or less.
【請求項4】 前記スペーサの両端部間で電位差を生ず
るように前記第一層の半導電性膜の両端部に電圧が印加
されてなる請求項1に記載の画像形成装置。
4. The image forming apparatus according to claim 1, wherein a voltage is applied to both ends of the semiconductive film of the first layer so as to generate a potential difference between both ends of the spacer.
【請求項5】 前記複数の電子放出素子を形成した基板
に前記電子放出素子の駆動用配線が設けられ、前記スペ
ーサの一方の端部が前記駆動用配線に電気的に接続され
ている請求項1に記載の画像形成装置。
5. A driving wire for the electron-emitting device is provided on a substrate on which the plurality of electron-emitting devices are formed, and one end of the spacer is electrically connected to the driving wire. 2. The image forming apparatus according to 1.
【請求項6】 前記透明基板に放出された電子を加速す
る加速電極が設けられ、前記スペーサの一方の端部が前
記加速電極に電気的に接続されている請求項1に記載の
画像形成装置。
6. The image forming apparatus according to claim 1, wherein an acceleration electrode for accelerating the electrons emitted to the transparent substrate is provided, and one end of the spacer is electrically connected to the acceleration electrode. .
【請求項7】 前記電子放出素子が表面伝導型電子放出
素子である請求項1〜請求項6のいずれかの請求項に記
載の画像形成装置。
7. The image forming apparatus according to claim 1, wherein said electron-emitting device is a surface conduction electron-emitting device.
【請求項8】 平板型又は、十字型、L字型、円柱型の
形状の基材表面に第一層として半導電性膜で被覆され、
その上に第二層としてCr2 3を含む絶縁性膜で被覆
され且つ前記第二層の絶縁性膜の厚さが0.8nm以上
6.9nm以下であることを特徴とするスペーサ。
8. A flat or cross-shaped, L-shaped, cylindrical substrate surface is coated with a semiconductive film as a first layer,
A spacer, which is covered with an insulating film containing Cr 2 O 3 as a second layer, and the thickness of the insulating film of the second layer is not less than 0.8 nm and not more than 6.9 nm.
【請求項9】 請求項8に記載のスペーサにおいて、前
記第二層の絶縁性膜の抵抗値が体積抵抗で104 Ωm以
上であり、表示パネルに用いられることを特徴とするス
ペーサ。
9. The spacer according to claim 8, wherein the insulating film of the second layer has a volume resistance of 10 4 Ωm or more in volume and is used for a display panel.
JP25434298A 1998-09-08 1998-09-08 Image forming device and spacer Pending JP2000082424A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25434298A JP2000082424A (en) 1998-09-08 1998-09-08 Image forming device and spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25434298A JP2000082424A (en) 1998-09-08 1998-09-08 Image forming device and spacer

Publications (1)

Publication Number Publication Date
JP2000082424A true JP2000082424A (en) 2000-03-21

Family

ID=17263675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25434298A Pending JP2000082424A (en) 1998-09-08 1998-09-08 Image forming device and spacer

Country Status (1)

Country Link
JP (1) JP2000082424A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128886A (en) * 2005-10-31 2007-05-24 Samsung Sdi Co Ltd Spacer and electron emission display provided with the same
KR100852708B1 (en) 2006-10-24 2008-08-19 삼성에스디아이 주식회사 Light emission device and Display device using the same
US7755269B2 (en) 2006-01-06 2010-07-13 Hitachi Displays, Ltd. Spacer and image display panel using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128886A (en) * 2005-10-31 2007-05-24 Samsung Sdi Co Ltd Spacer and electron emission display provided with the same
US7755269B2 (en) 2006-01-06 2010-07-13 Hitachi Displays, Ltd. Spacer and image display panel using the same
KR100852708B1 (en) 2006-10-24 2008-08-19 삼성에스디아이 주식회사 Light emission device and Display device using the same

Similar Documents

Publication Publication Date Title
JP3689598B2 (en) Spacer manufacturing method and image forming apparatus manufacturing method using the spacer
JP3302313B2 (en) Antistatic film, image forming apparatus and method of manufacturing the same
JP3187367B2 (en) Electronic device and image forming apparatus using the same
JP3195290B2 (en) Image forming device
JP3014046B1 (en) Electron beam apparatus, image forming apparatus using the same, member used in the electron beam apparatus, method of manufacturing the electron beam apparatus, method of manufacturing the image forming apparatus, and method of manufacturing the member
JP4046959B2 (en) Electron beam generator and image forming apparatus
JP3639785B2 (en) Electron beam apparatus and image forming apparatus
JP4865169B2 (en) Manufacturing method of spacer
JPH10326579A (en) Image forming device and its manufacture
JP3302298B2 (en) Image forming device and image display device
JP3740296B2 (en) Image forming apparatus
JP3826077B2 (en) Electron beam apparatus and method for manufacturing the electron beam apparatus
JP2000082424A (en) Image forming device and spacer
JP3099003B2 (en) Image forming device
JPH11317152A (en) Electron beam device, image display device, and manufacture of electron beam device
JP4481411B2 (en) Electron beam equipment
JP3478706B2 (en) Electron beam apparatus and image forming apparatus
JP3762031B2 (en) Antistatic film, antistatic substrate and display device
JP2001332194A (en) Electron beam generator and image forming device
JP2000251784A (en) Spacer and image display device using therefor
JP2000133172A (en) Panel device, electron source device and image forming device
JPH10284284A (en) Antistatic film and display device
JP2000082425A (en) Image forming device
JP3903053B2 (en) Manufacturing method of image forming apparatus
JP3745078B2 (en) Image forming apparatus