JP3898525B2 - Integrated bipolar semiconductor device - Google Patents

Integrated bipolar semiconductor device Download PDF

Info

Publication number
JP3898525B2
JP3898525B2 JP2002034645A JP2002034645A JP3898525B2 JP 3898525 B2 JP3898525 B2 JP 3898525B2 JP 2002034645 A JP2002034645 A JP 2002034645A JP 2002034645 A JP2002034645 A JP 2002034645A JP 3898525 B2 JP3898525 B2 JP 3898525B2
Authority
JP
Japan
Prior art keywords
bipolar semiconductor
support
thermal impedance
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002034645A
Other languages
Japanese (ja)
Other versions
JP2003243648A (en
Inventor
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP2002034645A priority Critical patent/JP3898525B2/en
Publication of JP2003243648A publication Critical patent/JP2003243648A/en
Application granted granted Critical
Publication of JP3898525B2 publication Critical patent/JP3898525B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that manufacturing yield is remarkably decreased on account of crystal defect or the like of base material, when the number of semiconductor elements constituting a semiconductor chip is increased in order to realize large current operation of an integrated bipolar semiconductor device, and a current concentrates on a specified chip and it is difficult to realize large current operation, when many semiconductor chips are connected in parallel in order to enable large current operation. <P>SOLUTION: When a plurality of bipolar semiconductor chips are connected in parallel, a distance between the chips is made smaller than a distance between the chip and a heat sink, or transient thermal impedance reducing material or transient thermal impedance increasing material is interposed between the chip and a retainer to which a heat sink is fixed, thereby making transient thermal impedance between the chips smaller than transient thermal impedance between the chip and the heat sink. <P>COPYRIGHT: (C)2003,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に大電流を制御するのに適したバイポーラ半導体装置に関する。
【０００２】
【従来の技術】
以下の説明において、「素子」とは、アノード、カソード及びゲートを有する１つのバイポーラ半導体素子をいう。また「チップ」とは、前記バイポーラ半導体素子を共通の半導体基板上に複数個（例えば５０から１０００個）形成し、すべてのバイポーラ半導体素子のアノード、カソード及びゲートをそれぞれ並列に接続したものをいう。
バイポーラ半導体素子はオンオフ制御のできる電流、いわゆる可制御電流がユニポーラ半導体素子に比べて大きく、大電流を制御するための用途に適している。代表的なバイポーラ半導体素子としては、電圧駆動型の絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと記す）や電流駆動型のゲートターンオフサイリスタ（以下、ＧＴＯと記す）があり、家庭用電気製品、一般産業用電気装置、自動車、鉄道、金属圧延装置、電力供給装置等多くの分野で大電流の制御用途に用いられている。
【０００３】
電圧駆動型のＩＧＢＴは、ユニポーラ動作をするＭＯＳＦＥＴとバイポーラ動作をするバイポーラトランジスタの融合素子である。一方電流駆動型のＧＴＯは、極性の異なる２種のバイポーラトランジスタの融合素子である。大電流制御用のＩＧＢＴやＧＴＯでは、ゲート、アノード及びカソードを有するＩＧＢＴまたはＧＴＯの素子を１つの半導体基板上に複数個形成し、それぞれのアノード、カソード及びゲートを半導体基板上で並列に接続して１つのＩＧＢＴチップまたはＧＴＯチップを形成している。
【０００４】
ＩＧＢＴでは、バイポーラトランジスタ部のオン抵抗は負の温度依存性をもつが、ユニポーラ動作するＭＯＳＦＥＴ部のオン抵抗は正の温度依存性をもつ。また最大定格の接合温度付近では、正の温度依存性が負の温度依存性よりも大きくなる。例えば、並列接続した多数のチップの中のあるチップに、何らかの原因、例えば製造プロセスのバラツキ等によるわずかな特性のバラツキ等によって電流が集中すると、そのチップの内部の温度が上昇する。この温度が最大定格より低い場合は、ＭＯＳＦＥＴ部とバイポーラトランジスタ部のオン抵抗の正負の温度依存性はほぼ相殺される。しかし接合部の温度がその最大定格の温度付近まで上昇すると、ＭＯＳＦＥＴ部のオン抵抗の正の温度依存性がバイポーラトランジスタ部のオン抵抗の負の温度依存性によりわずかに大きくなり、チップのオン抵抗は若干増加する。これにより電流の増加が抑制されるので内部温度は低下し、ＩＧＢＴが熱暴走により破壊されることはない。
ＧＴＯは、ＩＧＢＴに比べて単位素子面積当たりの可制御電流（可制御電流密度）が大きく、大電流の制御用途により適している。しかし多数の素子を同一基板に形成したチップを、複数個ヒートシンクなどの支持体に取付けて並列に接続して用いることは以下の理由で困難である。
【０００５】
ＧＴＯはオン抵抗が負の温度依存性をもつバイポーラトランジスタのみで構成されている。従って、並列接続した多数のＧＴＯチップの中のあるチップに電流が集中して内部温度が上昇し始めると、このチップのオン抵抗が下がる。そのため他のチップを流れている電流がこのチップに移行し電流がこのチップに集中してそのチップの温度が上昇する。各チップは共通のヒートシンクに取付けられているが、チップからヒートシンクに伝導する熱量よりチップ内の発生熱量が多いと、チップの温度は急速に上昇する。そのためオン抵抗が更に低減し一層の電流集中を招く。この電流集中による温度上昇と、オン抵抗の減少との正帰還により熱暴走が生じ、ＧＴＯは破壊に至る。以上の点からＧＴＯの並列接続は困難であり、もっぱら１個の半導体チップの素子の数を多くすることによって大電流化に対応している。
【０００６】
【発明が解決しようとする課題】
ＧＴＯ等の電流駆動型のバイポーラ半導体装置に用いるチップにおいて、可制御電流を大きくするために、１個の半導体チップを構成する素子の数を多くすると母材の結晶欠陥や製造時のプロセス上の欠陥、またはプロセス上のバラツキなどにより不良素子の発生確率が増える。そのため正常な特性をもつ半導体チップの製造歩留まりが著しく低下して製造コストが高くなってしまう。一方、１個の半導体チップ上の素子の数が少ない半導体チップを多数並列に接続することにより大電流化を図ろうとすると、前記のように特定のチップに電流集中が生じて温度が上昇し破壊されることがあるのでこの方法による大電流化が困難であった。
【０００７】
本発明は、ＧＴＯ等の電流駆動型のバイポーラ半導体素子で構成されるチップを多数並列に接続して集積した集積型バイポーラ半導体装置であって大きな可制御電流を有するものを提供することを目的とする。
【０００８】
【課題を解決するための手段】
【０００９】
本発明の集積型バイポーラ半導体装置は、電流駆動型の複数のバイポーラ半導体素子を共通の半導体基板上に形成し、前記複数のバイポーラ半導体素子のアノード、カソード及びゲートをそれぞれ共通に接続したアノード端子、カソード端子及びゲート端子を有するバイポーラ半導体チップと、前記バイポーラ半導体チップの複数のものを所定の離隔距離で取付けた熱伝導性を有する支持体と、前記支持体の前記バイポーラ半導体チップが取付けられた側の表面とは反対側の表面が固定されたヒートシンクとを有する集積型バイポーラ半導体装置において、前記複数のバイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、上記支持体と上記ヒートシンクの接合部との間の過度熱インピーダンスよりも小さいことを特徴とする。
バイポーラ半導体チップ相互間の過渡熱インピーダンスが、バイポーラ半導体チップと、上記支持体と上記ヒートシンクの接合部との間の過度熱インピーダンスより小さいので、特定のバイポーラ半導体チップに発生した熱は隣接する他のバイポーラ半導体チップに伝わり、そのバイポーラ半導体チップの温度を上昇させる。これにより、複数のバイポーラ半導体チップの温度が均一化し、前記特定のバイポーラ半導体チップのみの温度が上昇するのを防止することができる。
本発明の他の観点の集積型バイポーラ半導体装置は、複数の電流駆動型バイポーラ半導体素子を有するバイポーラ半導体チップを複数含み、制御回路、保護回路、演算回路、電圧制御型ユニポーラ半導体素子又はチップ、ダイオード、抵抗、コンデンサのうちの少なくとも一種類のものを共通の支持体の同一の面に取り付け、かつ、前記支持体の前記バイポーラ半導体チップが取り付けられた側とは反対側の面が固定されたヒートシンクとを有する集積型バイポーラ半導体装置において、前記バイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、上記支持体と上記ヒートシンクの接合部との間の過度熱インピーダンスよりも小さいことを特徴とする。
【００１０】
【発明の実施の形態】
本発明の実施の形態を以下に説明する。
以下の説明において、「素子」とは、アノード、カソード及びゲートを有する１つの単位バイポーラ半導体素子をいう。また「チップ」とは、前記バイポーラ半導体素子を共通の半導体基板上に複数個（例えば５０から１０００個）形成し、すべてのバイポーラ半導体素子のアノード、カソード及びゲートをそれぞれ並列に接続したものをいう。バイポーラ半導体の素子及びチップを、抵抗、ダイオード、コンデンサ等の他の電子部分と組合せて構成したものを「モジュール」という。また「半導体装置」とは、金属板等の支持体の上に、電流駆動型のバイポーラ半導体装置の素子、チップ、モジュール等を取付け、前記支持体を更にヒートシンク等の放熱部材に取付けたものをいう。そのバイポーラ半導体の素子は好ましくはＧＴＯである。
【００１１】
本発明の第１の実施の形態について以下に説明する。並列接続された電流駆動型のバイポーラ半導体好ましくはシリコンのＧＴＯの素子またはチップを２個以上含む半導体装置において、電流集中による温度上昇とオン抵抗の正帰還による熱暴走破壊は、素子がオンして定常電流が流れているときよりもオンからオフ状態に移行するターンオフ時に顕著に生じる。図７を参照してバイポーラ半導体素子のターンオン及びターンオフ時の動作について説明する。図７の（ａ）、（ｂ）及び（ｃ）は、ＧＴＯなどアノード、カソード、ゲートを有する素子の典型的なスイッチング特性を示すグラフである。各図の縦軸は、（ａ）では、アノード電流ＩＡ、（ｂ）ではゲート電流ＩＧを示し、（ｃ）では電力損失Ｗを示す。横軸はすべて時間ｔを示す。ターンオン時には時刻ｔ０でゲート電流ＩＧを順方向に流す。その結果アノード電流ＩＡが流れ始め、遅延時間ｔｄ及び上昇時間ｔｒを経て時刻ｔ１で定常オン状態になる。定常オン状態においてターンオフするときには、時刻ｔ２でゲート電流ＩＧの極性を反転する。その結果時刻ｔ３でアノード電流ＩＡはオン電流の９０％になる。時刻ｔ２からｔ３までは電荷を蓄積する時間なのでこれを蓄積時間ｔＳという。アノード電流ＩＡがオン電流の９０％から１０％になる時間（時刻ｔ３からｔ４まで）を下降時間ｔｆという。時刻ｔ４以後、アノード電流ＩＡは徐々に零に近づき、時刻ｔ５でターンオフを完了する。時刻ｔ４からｔ５までをテール時間という。ターンオフ時の下降時間ｔｆ中は、アノードとカソードとの間の抵抗、すなわち素子の内部抵抗が大幅に増加する。内部抵抗が大幅に増加した素子内を電流が流れるので、図７の（ｃ）に示すようにオン状態のときよりも多い電力損失が生じ、これによってジュール熱が発生する。この熱はターンオフ時に過渡的に発生する熱であり、これを「過渡熱」という。素子内で発生した過渡熱が、ヒートシンク等の素子が取付けられている放熱部材に伝わるときの熱伝導に影響を与える「過渡熱インピーダンス」について以下に説明する。
【００１２】
電流駆動型のバイポーラ半導体の素子のアノードとカソード間に、一定の周期で繰り返すパルス状の電流を流すと、素子の接合部でオン抵抗と電流の積に相当する電力損失が生じる。この電力損失により接合部に熱が生じ、接合部近傍の温度は前記電流の周期に同期して変化する。この熱により素子の温度は上昇してゆく。素子は通常ヒートシンク等の放熱部材に取付けられているので、熱はこの放熱部材に伝わって放熱され、素子の温度は一定に落ちつく。素子に周期的なパルス状の電流が流れた直後の接合部の温度と、前記放熱部材上に定めた所定の基準点との間の温度差をΔＴ（度）とし、接合部での電力損失をＷ（ワット）とするとき、温度差ΔＴと電力損失Ｗの比、ΔＴ／Ｗを熱抵抗という。素子にパルス状の電流を流し始めてから、素子の温度が一定値に落ちつくまで、素子の温度は徐々に上昇するので、この温度の上昇期間中で温度差ΔＴは時間（ｔ）の関数である。そこで前記温度差をΔＴ（ｔ）と表し、温度差ΔＴ（ｔ）と電力損失Ｗとの比、ΔＴ（ｔ）／Ｗを「過渡熱インピーダンスＺ」という。過渡熱インピーダンスＺは、素子にパルス状の電流を流したとき発生する過渡的な熱の伝導に影響を与える。過渡熱インピーダンス及びその測定方法については、丸善株式会社が昭和４８年１１月に発行したサイリスタエレクトロニクス編集委員会編の「サイリスタ素子」の２３２頁から２３５頁に記載されている。
【００１３】
本発明の第１の実施の形態においては、同一支持体に取付けられた複数の電流駆動型バイポーラ半導体の素子の、素子相互間の過渡熱インピーダンスをＺ１、素子と支持体との間の過渡熱インピーダンスをＺ２、支持体に取付けたヒートシンクと素子間の過渡熱インピーダンスをＺ３とするとき、過渡熱インピーダンスＺ１を過渡熱インピーダンスＺ２とＺ３の和より小さくする。このために、素子相互間の距離を支持体の厚さより小さくする。
【００１４】
ヒートシンクの過渡熱インピーダンスＺ３は、支持体からヒートシンクを冷却する熱媒体（空気や水等）に接する表面までの各部分での過渡熱インピーダンス成分Ｚ３ｉの総和であり、分布常数的な取り扱いをして総和としての過渡熱インピーダンスΣＺ３ｉを規定しなければならない。しかし過渡熱インピーダンスΣＺ３ｉは、ヒートシンクの形状や熱媒体との接触状況によって大きく変わるので、簡単のためこれを単にＺ３とする。過渡熱インピーダンスＺ３を過渡熱インピーダンスＺ２に組み込んで、過渡熱インピーダンスＺ ４ とする。本発明の第１の実施形態では、ターンオフ時間以後の各時点において、過渡熱インピーダンスＺ１を少なくとも過度熱インピーダンスＺ２より小さくする。これにより半導体装置の生産時にヒートシンクを考慮しなくても本発明の構成を実現できる。
【００１５】
ＧＴＯは、先に図７を参照して説明したように、オンになって定常電流が流れているとき（以下、定常オン時という）の単位時間当たりの素子内の電力損失よりも、オンからオフ状態に移行するターンオフ時の単位時間当たりの素子内の電力損失の方が大きい。そのため素子の内部温度はターンオフ時に大きく上昇する。例えば、ターンオフ時の特定の素子のターンオフ時間が他の素子よりも若干長いとか、オン電圧が他の素子よりも若干低いために定常オン時の内部温度が他の素子より若干高いなどのために電流集中が生じると、素子の破壊につながる。ターンオフ時間は通常数百ナノ秒から百マイクロ秒であり短い時間である。
【００１６】
本発明では、過渡熱インピーダンスＺ１を過渡熱インピーダンスＺ２より小さくすることにより、ターンオフ時に並列に接続している素子の中の特定素子に電流が集中して内部温度が短時間に上昇したとき、この特定の素子に発生した熱がヒートシンクもしくはヒートシンクを冷却する熱媒体に伝わる前に、前記ターンオフ時間に近い時間で、並列に接続した他の素子に伝達される。これにより他の素子の温度が上昇して、並列に接続されている各素子間の温度差が著しく低減され、均一化される。その結果、特定の素子に過度の電流集中が起こるのを防ぐことができ多数の素子の並列接続による大電流化が図れる。また定常オン時の熱暴走による破壊も減少して信頼性が向上する。ターンオフ時間が短い素子の場合で印加電圧や通電電流が小さいときは、１回のオフ動作では特定の素子の熱暴走により破壊が生じることはない。しかし複数回のオン・オフを繰り返すと素子の内部温度が上昇するので熱暴走による破壊が生じる。従来から、このような熱暴走を防ぐためにダイオード、抵抗、コンデンサを有するスナバ回路を設ける方法がある。しかし本発明によれば、隣り合う素子間の過渡熱インピーダンスＺ１が小さいので短時間で各チップの温度が比較的均一に上昇してゆく。従って、スナバ回路を用いなくても上記原因によりターンオフ時に過度の電流が特定の素子に集中し破壊されるのを防ぐことができ、多数の素子の並列接続による大電流化が図れる。
【００１７】
各素子間の過渡熱インピーダンスＺ１を、少なくともターンオフ時間またはそれ以上の長い時間における素子・ヒートシンク表面間の過渡熱インピーダンスＺ２よりも小さくする。半導体素子の種類によっては内部の浮遊インダクタンスに起因するスパイク電圧が極端に大きく、このスパイク電圧発生時に過度の発熱により内部温度が急上昇する場合がある。この場合を考慮してターンオフ時における前記下降時間ｔｆ以上の長さの時間範囲において素子相互間の過渡熱インピーダンスＺ１が素子・ヒートシンク表面間の過渡熱インピーダンスＺ２よりも小さいことが望ましい。以上の説明においては、バイポーラ半導体の「素子」を用いた場合を説明したが、複数の素子を共通の半導体基板上に形成した「チップ」を用いる場合あるいはモジュールを用いる場合においても、素子の場合と同様に適用できる。
【００１８】
本発明の第２の実施の形態について以下に説明する。第２の実施の形態では、ＧＴＯ等の電流駆動型バイポーラ半導体の素子を炭化珪素（以下、ＳｉＣと記す）やガリウム窒素等のワイドギャップ半導体材料で構成する。ワイドギャップ半導体材料はエネルギーバンドギャップがシリコン（Ｓｉ）よりもかなり広いので、高い温度まで半導体としての性質を維持できる。Ｓｉの場合は、例えば接合温度が１５０℃程度で半導体素子として機能しなくなるが、ＳｉＣの場合は１０００℃程度でも機能する。そのため、多数の素子を並列に接続した半導体装置において、各素子間にある程度の温度差があっても、最も温度の高い素子の接合温度が１０００℃近くになるまでは、その素子が破壊されることはない。この点から可制御電流の大きな半導体装置を実現することが可能となる。
【００１９】
ＳｉＣは接合温度が１０００℃以上になっても半導体としての性質を維持できることから、接合温度が数百度以上になると電界緩和領域である低濃度ベース領域の抵抗が正の温度依存性をもつという特性を活用できる。例えば、ＳｉＣ−ＧＴＯは接合温度が２００℃以下では、ＧＴＯのバイポーラトランジスタ部のオン抵抗の負の温度依存性が低濃度ベース領域のオン抵抗の正の温度依存性よりも大きいために、全体としてオン抵抗が負の温度依存性をもつ。しかし、接合温度が数百℃以上になると、低濃度ベース領域のオン抵抗の正の温度依存性が、バイポーラトランジスタ部のオン抵抗の負の温度依存性より優位になる。そのため全体としてオン抵抗が正の温度依存性をもつようになる。この現象はＳｉＣに特有のものである。Ｓｉの場合は、半導体素子としての性質を維持するためには接合温度を２００℃以下にして使用しなければならないので、上記の現象が発現する領域では使用できない。ＳｉＣはこの現象を充分活用できる半導体材料である。同一耐圧、同一面積でＳｉＣとＳｉを比較した場合、ＳｉＣは電力損失が少なく熱伝導率が大きいので大電流を流すのに極めて適している。更に、ＳｉＣ−ＧＴＯはスイッチング速度がＳｉ−ＧＴＯに比べてかなり速い。従ってターンオフ時の遮断速度が遅い（図７で下降時間ｔｆが長い）素子に電流が集中し破壊されやすいという問題がある。従来から、このような熱暴走を防ぐためにダイオード、抵抗、コンデンサを有するスナバ回路を設ける方法がある。本実施例ではスナバ回路を用いなくても多数の半導体素子またはチップの並列接続を可能にしている。
【００２０】
第２の実施の形態においても、前記第１の実施の形態と同様に、複数の素子相互間の過渡熱インピーダンスＺ１を、素子と支持体との間の過渡熱インピーダンスＺ２より小さくする。これにより、第１の実施の形態の効果に加えて、ＳｉＣを用いた事による５００℃以上の高温での特有の現象により、スナバ回路を用いなくても大きな可制御電流を有する集積型バイポーラ半導体装置が実現できる。以上の第２の実施の形態の説明においては、バイポーラ半導体素子の「素子」を用いた場合を説明したが、複数の素子を共通の半導体基板上に形成した「チップ」を用いる場合あるいはモジュールを用いる場合においても、「素子」の場合と同様に適用できる。
【００２１】
以下、本発明の好適な実施例について図１から図７を参照して詳細に説明する。
《第１実施例》
本発明の第１実施例は、耐電圧約２．０ｋＶのＳｉ（シリコン）の電流駆動型ＧＴＯのバイポーラ半導体のチップを４個並列に接続した集積型バイポーラ半導体装置である。図１は本実施例のＳｉのＧＴＯチップを構成するＳｉ−ＧＴＯバイポーラ半導体素子の断面図である。アノード端子Ａに接続されたアノード電極１を一方の面に有する不純物濃度が８×１０１９ｃｍ−３のｐ＋型エミッタ領域２の他方の面に、厚さが２μｍ、不純物濃度が７×１０１６ｃｍ−３のｎ型ベースバッファ領域３が形成されている。ベースバッファ領域３の上に、厚さが２３０μｍ、不純物濃度が５×１０１３ｃｍ−３のｎ型ベース領域４が形成されている。ｎ型ベース領域４の上に、厚さが１．５μｍ、不純物濃度が７×１０１６ｃｍ−３のｐ型ベース領域５が形成されている。ｐ型ベース領域５の中央領域に、厚さが１．３μｍ、不純物濃度が２×１０２０ｃｍ−３のｎ＋型エミッタ領域６が形成され、その上にカソード端子Ｋに接続されたカソード電極７が設けられている。ベース領域５の両端部には、ゲート端子Ｇに接続されたゲート電極８が設けられている。
【００２２】
図２の（ａ）は、図１に示すＳｉ−ＧＴＯバイポーラ半導体素子の複数個（５０〜１０００個）のものの、それぞれのカソード電極、アノード電極及びゲート電極を並列に接続したＳｉ−ＧＴＯのチップを、支持部材である支持体１０の上に４個取付けた集積型バイポーラ半導体装置の平面図である。図２の（ｂ）は（ａ）のIIｂ−IIｂ断面図である。コバール（コバルト、ニッケル、鉄の合金）で構成した厚さ５ｍｍ、直径６０ｍｍの支持体１０の中央領域に、過渡熱インピーダンスを低減させるために熱伝導率の高い材料による「過渡熱インピーダンス低減導電材」として厚さ１ｍｍのタングステン板１１を半田付けで取付けている。支持体１０の上にＧＴＯチップ９を半田付けしている。半田としては金シリコン（ＡｕＳｉ）半田を用いている。各ＧＴＯチップ９の縦横の寸法はともに８ｍｍ（８ｍｍ×８ｍｍ）である。各ＧＴＯチップ９の間隔は２ｍｍである。各ＧＴＯチップ９のカソード端子Ｋとゲート端子Ｇは各々金線１２および１３を用いてカソードピン１４とゲートピン１５に電気的に接続されている。カソードピン１４とゲートピン１５は絶縁ガラス１６および１７を介して支持体１０に電気的に絶縁された状態で固定されている。支持体１０に取り付けられたアノードピン１８にはねじが設けられている。支持体１０は、アルミニュームで形成したヒートシンク１９にねじ１８をねじ込むことによって電気的且つ熱的にヒートシンク１９に接続固定されている。定常状態でのＧＴＯチップ９の接合部と、支持体１０間の熱抵抗は０．３７℃／Ｗ（度／ワット）である。
【００２３】
図２のように構成したＳｉ−ＧＴＯの集積型バイポーラ半導体装置について、ターンオフ時における過渡熱インピーダンスＺ１を測定したところ、隣り合うＧＴＯチップ９間の過渡熱インピーダンスは、３．８ｍ℃／Ｗ（ミリ度／ワット）であり、ＧＴＯチップ９と支持体１０間の過渡熱インピーダンスＺ２は６．３ｍ℃／Ｗであった。過渡熱インピーダンスＺ１は過渡熱インピーダンスＺ２より大幅に小さい。
【００２４】
本実施例のＳｉのＧＴＯの集積型バイポーラ半導体装置について以下に示す試験を行った。各ＧＴＯチップ９の定格電流容量は１８Ａであり、定格可制御電流は５０Ａである。所定の直流電源に、集積型バイポーラ半導体装置と抵抗負荷を直列に接続して電圧を印加する。この状態でゲート端子Ｇとカソード端子Ｋ間に約４００ｍＡのゲート電流を流しターンオンさせ５０Ａの電流を流す。ターンオン時間は約５マイクロ秒である。５０Ａの電流を２００マイクロ秒の間通電した後に、ゲート端子Ｇから４０Ａの電流を引き抜き本ＧＴＯをターンオフさせて抵抗負荷を流れる電流を遮断する。以上の動作を５００Ｈｚのサイクルで繰り返す。この時のターンオフゲイン（通電電流をターンオフ時のゲート電流で除した値）は約１．２５（５０／４０）であり、ターンオフ時間は約８マイクロ秒である。このターンオフゲインを保ちながら、直流電源の電圧を所定値ずつ上昇させ通電電流を増加させて上記と同様の動作をさせて、電流遮断が正常に行われるかどうかを試す。その結果、通電電流が各ＧＴＯチップ９の定格可制御電流５０Ａの４倍の２００Ａのときでも正常に電流遮断ができた。電流遮断時の各ＧＴＯチップ９のオン電圧は２．８〜３．１Ｖの範囲にあり、ターンオフ時間は７．８〜８．１マイクロ秒の範囲にあった。
【００２５】
本実施例によれば、過渡熱インピーダンスＺ１が過渡熱インピーダンスＺ２より大幅に小さいので、ＧＴＯチップ９がターンオフするとき、並列に接続した４個のＧＴＯチップ９の特定のものを流れる電流が他のものより多い、すなわち電流集中が生じて、その特定のＧＴＯチップが発熱した場合でも、その特定のＧＴＯチップの熱が速やかに他のＧＴＯチップ９に伝わる。それにより４個のＧＴＯチップ９の温度が均一化される。その結果、特定のＧＴＯチップ９への電流集中とそれによる温度の上昇が避けられる。これにより、１つの支持体１０に複数のＧＴＯチップ９を取付けて、それぞれのゲート、アノード及びカソードを並列に接続した可制御電流の大きな集積型バイポーラ半導体装置を実現することができる。本実施例の図２に示す集積型バイポーラ半導体装置において、１つのＧＴＯチップ９を、他のＧＴＯチップ９から６ｍｍ離れた位置で支持体１０に取付けたものを試験的に作り可制御電流を測定した。その結果制御電流８５Ａにおいて、離れた位置に取付けたＧＴＯチップが破壊された。この離れた位置に取付けたＧＴＯチップと、他のＧＴＯチップとの間の過渡熱インピーダンスを測定したところ７．２ｍ℃／Ｗであり、過渡熱インピーダンスＺ２の値の６．３ｍ℃／Ｗよりも大きかった。以上の実験からも、本実施例のように各ＧＴＯチップ９相互間の過渡熱インピーダンスＺ１（３．８ｍ℃／Ｗ）を、ＧＴＯチップ９と支持体１０との間の過渡熱インピーダンスＺ２（６．３ｍ℃／Ｗ）より小さくしたことによる効果がはっきりとあらわれた。
【００２６】
《第２実施例》
本発明の第２実施例は、耐電圧約３．５ｋＶのＳｉＣの電流駆動型ＧＴＯのバイポーラ半導体のチップを４個並列に接続した集積型バイポーラ半導体装置である。図３はＳｉＣ−ＧＴＯ素子の断面図である。ＳｉＣ−ＧＴＯのチップは、図３のＳｉＣ−ＧＴＯ素子の複数個（例えば５０〜１０００個）のもののアノード電極、ゲート電極、カソード電極をそれぞれ並列に接続したものである。図３の素子において、カソード端子Ｋにつながるカソード電極１０１を有する、不純物濃度が１×１０２０ｃｍ−３のｎ＋型エミッタ領域１０２の上に厚さ２μｍ、不純物濃度が３×１０１７ｃｍ−３のｐ型ベースバッファー領域１０３が設けられている。ｐ型ベースバッファー領域１０３の上に厚さ４５μｍ、不純物濃度が９×１０１４ｃｍ−３のｐ型ベース領域１０４が設けられている。ｐ型ベース領域１０４の上に厚さ１．５μｍ、不純物濃度が３×１０１７ｃｍ−３のｎ型ベース領域１０５を設けられ、ベース領域１０５の中央領域に厚さが１．５μｍ、不純物濃度が３×１０１９ｃｍ−３のｐ＋型エミッタ領域１０６が設けられている。エミッタ領域１０６にはアノード電極１０７が設けられている。ｎ型ベース領域１０５の両端部にはそれぞれゲート電極１０８が設けられ、両ゲート電極１０８はゲート端子Ｇに接続されている。
【００２７】
図４の（ａ）は第２実施例の集積型ＧＴＯ半導体装置の平面図であり、同（ｂ）は（ａ）のIVｂ−IVｂ断面図である。図４の（ａ）及び（ｂ）において、コバール（コバルト、ニッケル、鉄の合金）で形成した支持部材である厚さ４ｍｍ、直径３５ｍｍの支持体１１０の上面に、４個のＳｉＣのＧＴＯチップ１０９がカソード電極Ｋを高温半田の金シリコン（ＡｕＳｉ）半田で半田付けすることによって取付けられている。ＧＴＯチップ１０９は、図３に示すＳｉＣ−ＧＴＯ素子を複数個（５０〜１０００個）共通の半導体基板上に形成したものである。ＧＴＯチップ１０９はアノード端子Ａ、カソード端子Ｋ及びゲート端子Ｇを有している。各ＧＴＯチップ１０９の縦横の長さはともに４．５ｍｍ（４．５ｍｍ×４．５ｍｍ）であり、厚さは約０．６ｍｍである。各ＧＴＯチップ１０９の間隔は約２ｍｍである。各ＧＴＯチップ１０９のアノード端子Ａとゲート端子Ｇは、それぞれの金線１２及び１３を用いてアノードピン１４とゲートピン１５に電気的に接続されている。アノードピン１４とゲートピン１５はそれぞれの絶縁ガラス１６及び１７を介して支持体１１０を貫通し電気的に絶縁された状態で下方に導出されている。支持体１１０は下方に突出したねじのカソードピン１８を有し、カソードピン１８をアルミニューム製のヒートシンク１９にねじこむことによって支持体１１０はヒートシンク１９に固定されるとともに電気的且つ熱的にヒートシンク１９に接続される。定常状態でのＧＴＯチップ１０９の接合部と支持体１０との間の熱抵抗は０．２０℃／Ｗである。
【００２８】
各ＧＴＯチップ１０９の定格電流容量は４０Ａであり、定格可制御電流は１６０Ａである。各ＧＴＯチップ１０９の平均ターンオフ時間は約１．７マイクロ秒であり、この時間における各ＧＴＯチップ１０９と、支持体１１０とヒートシンク１９の結合部１９Ａとの間の過渡熱インピーダンスＺ２は３．３ｍ℃／Ｗ（ミリ度／ワット）である。各ＧＴＯチップ１０９の間隔を約２ｍｍにしたときの各ＧＴＯチップ１０９相互間の過度熱インピーダンスＺ１は２．０ｍ℃／Ｗ以下であり、過渡熱インピーダンスＺ１は過渡熱インピーダンスＺ２よりも小さい。
【００２９】
本実施例の動作について図７を参照して説明する。図４の集積型バイポーラ半導体装置が通電状態から時刻ｔ２でターンオフ動作を開始すると、ＧＴＯチップ１０９の内部抵抗が急増するので、通電電流は、蓄積時間ｔｓの経過後の時刻ｔ３で減少し始める。通電電流が減少し始めてから、零近くまで減少するまでの下降時間ｔｆ中において、ＧＴＯチップ１０９の内部抵抗は定常オン抵抗よりはるかに大きい。内部抵抗が大きくなったＧＴＯチップ１０９内を電流が流れるので、電力損失によりジュール熱が発生しＧＴＯチップ１０９内の温度が急上昇する。この熱は過渡熱インピーダンスの小さいＧＴＯチップ１０９間の支持体１１０を通って他のＧＴＯチップ１０９に伝導する。すなわち同一支持体１１０に取付けられた複数（図２では４個）のＧＴＯチップ１０９の温度が均等になるように、温度の高いＧＴＯチップ１０９から温度の低いＧＴＯチップ１０９に熱が移動する。これにより例えば製造時の特性のばらつきにより、特定のＧＴＯチップ１０９に他のものより多い熱が発生したとき、そのＧＴＯチップ１０９の熱が他のＧＴＯチップ１０９に移動して、そのＧＴＯチップ１０９の温度上昇が抑制される。下降時間ｔｆが経過した後のテール時間ｔｔにおいては、電流値が小さいが内部抵抗が大きくなってしまっているので発熱量は比較的少ないが無視できない。下降時間ｔｆの経過後、各ＧＴＯチップ１０９の熱は、支持体１１０を経て、ヒートシンク１９に伝わり、各ＧＴＯチップ１０９の温度は低下する。
【００３０】
本実施例によれば、支持体１１０に取付けた複数のＧＴＯチップ１０９相互間の過渡熱インピーダンスＺ１を、ＧＴＯチップ１０９とヒートシンク１９間の過渡熱インピーダンスＺ２より小さくすることにより、数１００ナノ秒から１００マイクロ秒のターンオフ動作中に過渡的に発生する各ＧＴＯチップ１０９毎に異なる熱が、発熱量の多いものから少ないものへ急速に移動する。これにより複数のＧＴＯチップ１０９の温度が均一化され、発熱量の多いＧＴＯチップ１０９の温度が過度に上昇して熱破壊されるのを防止することができる。図４に示す例では４個のＧＴＯチップ１０９の並列接続により定格電流容量が８０Ａ、定格可制御電流が約３６０Ａであり、１個のＧＴＯチップ１０９のほぼ４倍の可制御電流を有する集積型バイポーラ半導体装置が得られた。
【００３１】
ＧＴＯチップ１０９中の１つのＧＴＯチップ１０９を他のＧＴＯチップ１０９から約５ｍｍ離して取付けたものを実験用として作り測定したところ、可制御電流が１０５Ａであり、これを超えると、離して取付けたＧＴＯチップが破壊された。また４つのＧＴＯチップ１０９を相互に約４ｍｍ離したものについて測定したところ、制御電流１３５Ａでターンオフ時に４つのＧＴＯチップ１０９中の１つが破壊してしまい、大電流化は困難であった。第２実施例の、ＳｉＣ−ＧＴＯチップを用いた集積型バイポーラ半導体装置の可制御電流は、前記第１実施例の場合と同様の以下に示す方法で測定した。４個のＧＴＯチップに合計６００ｍＡのゲート電流を流して各ＧＴＯチップ１０９をターンオンさせ、直列に接続した抵抗負荷に合計１６０Ａのアノード電流を流す。ターンオン時間は約１．１マイクロ秒であった。１６０Ａの電流を２００マイクロ秒間通電した後、ゲートから１２０Ａの電流を引き抜いて、各ＧＴＯチップ１０９をターンオフさせ抵抗負荷を流れる電流を遮断する。この動作を５００Ｈｚの周波数で繰り返す。ターンオフゲインは約１．３３でありターンオフ時間は約１．７マイクロ秒であった。約１．３３のターンオフゲインを保ちつつ、電源電圧を徐々に上昇させて、通電電流を増加させターンオン、ターンオフをさせる。その結果、通電電流が７００Ａになってもターンオフさせることができた。すなわち、１つのＧＴＯチップ１０９の可制御電流１６０Ａの４倍（６４０Ａ）以上の可制御電流が得られた。７００Ａ遮断時の各ＧＴＯチップ１０９のオン電圧は４．９〜５．３Ｖの範囲にあり、ターンオフ時間は１．７〜２．１マイクロ秒の範囲にあった。
【００３２】
本実施例の集積型バイポーラ半導体装置では、実施例１のようなタングステン板の過渡熱インピーダンス低減部材を用いていないが、厚さ４ｍｍのコバールの支持体１１０に、ＧＴＯチップを支持体１１０の厚さよりも少ない２ｍｍの離隔距離で取付けた結果、ターンオフ時間でのＧＴＯチップ相互間の過渡熱インピーダンスＺ１が２．０ｍ℃／Ｗとなり、ＧＴＯチップと支持体１１０との間のターンオフ時間での過渡熱インピーダンスＺ２の値３．３ｍ℃／Ｗよりも少なくなった。またターンオフ時間以降においても過渡熱インピーダンスＺ１をＺ２よりも低くすることができた。その結果、並列接続しているＧＴＯチップ１０９の中の特定のＧＴＯチップにターンオフ時に電流が集中して内部温度が短時間に上昇しても、この特定のＧＴＯチップに発生した熱がヒートシンクもしくは熱媒体に伝達されるよりも早く他のＧＴＯチップに伝達される。これにより他のＧＴＯチップの温度も上昇するので、並列接続されているＧＴＯチップ１０９相互間の温度差が著しく低減される。これにより、特定のＧＴＯチップに過度の電流集中が発生するのを防ぐことができ多数のＧＴＯチップの並列接続による大電流化が図れる。
【００３３】
ＳｉＣ−ＧＴＯはターンオフ時間が約１．７マイクロ秒とＳｉ−ＧＴＯに比べて速いためにターンオフ時に遮断速度が遅い素子に電流集中し破壊されやすいという問題点が解決され、複数のＧＴＯチップを並列に接続して大電流制御をすることが可能になる。ＳｉＣのエネルギーバンドギャップはＳｉよりもかなり広いため１０００℃程度の高い内部温度にしてもＧＴＯとしての性質を維持できる。従って、数百℃以上で低濃度ベース領域の正の温度依存性がバイポーラトランジスタ部の負の温度依存性を相殺し、逆に正の温度依存性の方が優位になるため正の温度依存性をもつようになるという現象を利用でき、並列接続で大電流を流すことが可能になる。
【００３４】
４つのＧＴＯチップ１０９中の１つのＧＴＯチップ１０９を他のチップ１０９から約５ｍｍ離した場合は、可制御電流が１０５Ａであり大電流化は困難であった。この場合の、ターンオフ時間のチップ間の過渡熱インピーダンスＺ１は４．４ｍ℃／Ｗとチップと支持体間のターンオフ時間での過渡熱インピーダンスＺ２の値３．３ｍ℃／Ｗよりも大きく、またターンオフ以降の過渡熱インピーダンスも同様に大きかった。
【００３５】
《第３実施例》
本発明の第３実施例のＳｉＣの電流駆動型の集積型バイポーラ半導体装置を図５の（ａ）及び（ｂ）を参照して説明する。図５の（ａ）は平面図、同（ｂ）は（ａ）のＶｂ−Ｖｂ断面図である。図５の（ａ）及び（ｂ）において、厚さ３ｍｍ、直径４５ｍｍのコバールの円板の支持体１０Ａの上面に、厚さが１ｍｍで、縦横の寸法がともに１４ｍｍ（１４ｍｍ×１４ｍｍ）のモリブデンの板状部材であるモリブデン板２１を金シリコン半田（ＡｕＳｉ）により半田付けする。モリブデン板２１の上面に、縦横の寸法がともに３ｍｍ（３ｍｍ×３ｍｍ）の耐電圧約６ｋＶのＳｉＣのＧＴＯチップ１１９を４個取付ける。取付けにおいて、ＧＴＯチップ１１９のカソードを前記モリブデン板２１に金ゲルマニューム半田（ＡｕＧｅ）で半田付けする。隣接するＧＴＯチップ１１９相互間の離隔距離は３ｍｍである。その他の構成は前記第２実施例のものと同じである。ＧＴＯチップ１１９は、図４に示すものと実質的に同じ構造を有しているが、ｐ型ベース領域１０４の不純物濃度が５×１０１４ｃｍ−３と、前記第１実施例のものより低くなされている。ｐ型ベース領域１０４の厚さは７５μｍで前記第２実施例のものより厚くなされている。各ＧＴＯチップ１１９のアノード端子Ａはアノードピン１４に金線１２で接続され、ゲート端子Ｇはゲートピン１５に金線１３で電気的に接続されている。これにより４個のＧＴＯチップ１１９は並列に接続される。
【００３６】
本実施例では、コバールよりも熱伝導率の大きい、すなわち熱抵抗の小さいモリブデン板２１に複数のＧＴＯチップ１１９を取付けているので、隣り合うＧＴＯチップ１１９はモリブデン板２１を介して熱の授受を行う。これにより、各ＧＴＯチップ１１９相互間の過渡熱インピーダンスＺ１を、ＧＴＯチップ１１９と支持体１０Ａとの間の過渡熱インピーダンスＺ２より小さくすることができる。本実施例では、熱伝導率の高いモリブデン板２１を過渡熱インピーダンス低減導電材として用いる。
本実施例の集積型バイポーラ半導体装置が定常状態で動作しているときの、ＳｉＣのＧＴＯチップ１１９と支持体１０Ａ間の熱抵抗は０．１８℃／Ｗである。各ＧＴＯチップ１１９の平均ターンオフ時間は２．１マイクロ秒であり、この時間中のＧＴＯチップ１１９と支持体１０Ａ間の過渡熱インピーダンスＺ２は２．５ｍ℃／Ｗであった。各ＧＴＯチップ１１９相互間の過渡熱インピーダンスＺ１は１．５ｍ℃／Ｗ以下であった。
【００３７】
本実施例では、複数のＳｉＣのＧＴＯチップ１１９をモリブデン板２１の上に取付けることにより、各ＧＴＯチップ１１９相互間の過渡熱インピーダンスＺ１が大幅に低下した。
本実施例の各ＧＴＯチップ１１９の定格電流容量は２０Ａであり、定格可制御電流は９０Ａである。このＧＴＯチップ１１９を４個取付けた本実施例の集積型バイポーラ半導体装置の定格電流は８０Ａであり、定格可制御電流は３５０Ａであった。オン電圧は５．７〜６．２Ｖ、ターンオフ時間は１．７〜２．１マイクロ秒の範囲にあった。定格電流容量及び定格可制御電流とも１つのＧＴＯチップ１１９の約４倍であり、個々のＧＴＯチップ１１９の機能が集積型バイポーラ半導体装置において有効に発揮され、集積型バイポーラ半導体装置の大電流化が達成された。
【００３８】
図５に示す集積型バイポーラ半導体装置において、モリブデン板２１上の隣り合うＧＴＯチップ１１９の間隔を５ｍｍにしたものを試作して可制御電流を測定した。その結果、可制御電流は１０５Ａであり、１０５Ａの電流を流したとき４個の内の１個のＧＴＯチップ１１９が破壊された。
本実施例では、過渡熱インピーダンス低減導電材としてモリブデン板２１を用いることにより、隣り合うＧＴＯチップ１１９の間隔を３ｍｍと、前記第２の実施例における間隔２ｍｍに比べ約５０％大きくしたにもかかわらず充分大きな可制御電流を有する集積型バイポーラ半導体装置が実現できた。各ＧＴＯチップ１１９間の間隔が広くなれば、モリブデン板２１にＧＴＯチップ１１９を半田付けするときの作業が容易になり作業性が向上する。作業性の向上により、半田付けの際の位置決め精度を高くすることが可能になるとともに製造コストも低減される。
【００３９】
《第４実施例》
本発明の第４実施例のＳｉＣの電流駆動型集積型バイポーラ半導体装置を図６を参照して説明する。図６の（ａ）は平面図、同（ｂ）は（ａ）のVIｂ−VIｂ断面図である。図６の（ａ）及び（ｂ）において、厚さ３ｍｍ、直径７０ｍｍの金メッキを施した無酸素銅の円板の支持体２７の上の中央部に、厚さ０．８ｍｍ、縦横の寸法がともに２４．５ｍｍ（２４．５ｍｍ×２４．５ｍｍ）の窒化アルミニューム板２６を半田付けする。窒化アルミニューム板２６の表面には電極薄膜が形成されている。次に窒化アルミニューム板２６の上に、厚さ１ｍｍ、縦横の寸法は前記窒化アルミニューム板２６にほぼ等しい寸法をもち、過渡熱インピーダンス低減導電材として働くモリブデン板２５が半田付けされている。半田は金ゲルマニューム半田または金シリコン半田を用いる。モリブデン板２５の両面には金メッキが施されている。モリブデン板２５と支持体２７は金の線２５Ａで接続されている。
【００４０】
モリブデン板２５の上に、縦横それぞれ４個、合計１６個のＳｉＣのＧＴＯチップ３０が２．５ｍｍの間隔で取付けられている。各ＧＴＯチップ３０はカソードがモリブデン板２５に半田付けされている。各ＧＴＯチップ３０の縦横の寸法はともに３ｍｍ（３ｍｍ×３ｍｍ）である。図６の（ａ）において、モリブデン板２５の上の、横に配列されたそれぞれ４個のＳｉＣ−ＧＴＯチップ３０の列の間に、左右方向に長い補助電極３１、３２、３３が設けられている。モリブデン板２５の上端部と下端部にもそれぞれ左右方向に長い補助電極３４、３５が設けられている。各ＧＴＯチップ３０のアノードは、補助電極３１または３３のいずれかに金線３９で接続されている。またアノードは補助電極３５、３２または３４のいずれかに金線３９で接続されている。補助電極３１及び３３は金線４０でアノードピン１４に接続されている。また、補助電極３２、３４及び３５は金線４１で、ゲートピン１５に接続されている。その他の構成は前記第１実施例と同じである。
【００４１】
ＧＴＯチップ３０は、図３に示すものと実質的に同じ構成を有するが、本実施例では、ｐ型ベース領域１０４の不純物濃度が７×１０１４ｃｍ−３であり、その厚さは６０μｍである。
本実施例では、モリブデン板２５と銅の支持体２７との間に、銅より熱伝導率の小さい窒化アルミニューム板２６を介在させることにより、モリブデン板２５と支持体２７との間の熱伝導を抑制する。これによりモリブデン板２５と支持体２７との間の過渡熱インピーダンスが増加する。この窒化アルミニューム板２６を「過渡熱インピーダンス増大絶縁材」という。モリブデン板２５と支持体２７との間の過渡熱インピーダンスが大きいので、隣り合うＧＴＯチップ３０相互間の過渡熱インピーダンスＺ１が、ＧＴＯチップ３０と支持体２７との間の過渡熱インピーダンスＺ２より大幅に小さくなる。隣り合うＧＴＯチップ３０相互間では主としてモリブデン板２５を伝わって、温度の高いＧＴＯチップ３０からそれより温度の低いＧＴＯチップ３０に熱が移る。
【００４２】
本実施例の集積型バイポーラ半導体装置が定常状態で動作してオンとなっているときの、ＧＴＯチップ３０と支持体２７との間の熱抵抗の実測値は０．２１℃／Ｗであった。ＧＴＯチップ３０のターンオフ時間は約２．１マイクロ秒であり、この時間範囲におけるＧＴＯチップ３０と支持体２７との間の過渡熱インピーダンスＺ２の実測値は２．７ｍ℃／Ｗであった。各ＧＴＯチップ３０を３ｍｍ間隔で配置した場合の隣り合うＧＴＯチップ３０相互間の過渡熱インピーダンスＺ１は、１．３ｍ℃／Ｗ以下であり、過渡熱インピーダンスＺ２の２分の１以下であった。
【００４３】
本実施例のＳｉＣのＧＴＯチップ３０の定格電流容量は２０Ａであり、定格可制御電流は９０Ａである。このＧＴＯチップ３０を１６個並列に接続した図６の集積型バイポーラ半導体装置の定格電流容量は３００Ａであり、可制御電流は約１２００Ａであり、それぞれ１個のＧＴＯチップ３０の１５倍及び１３倍にすることができた。
ＧＴＯチップ３０相互間の間隔を約４．５ｍｍに広げたものを実験用として作り測定したところ、制御電流が２４０Ａにおいて、１個のＳｉＣ−ＧＴＯチップ３０が破壊されてしまい、それ以上可制御電流を増やすことはできなかった。
【００４４】
本実施例では、過渡熱インピーダンス低減導電材のモリブデン板２５と過渡熱インピーダンス増大絶縁材の窒化アルミニューム板２６を設けることにより、ＧＴＯチップ３０の間隔を２．５ｍｍと第１実施例のものより広げたにもかかわらず可制御電流を充分大きくすることができた。
【００４５】
以上、本発明の４つの実施例を説明したが、本発明は更に多くの適用範囲あるいは派生構造にも適用可能である。
例えば、ＳｉＣ−ＧＴＯチップを実装するパッケージは平型圧接タイプのパッケージでもよく、モールド型モジュールの半田付けタイプのパッケージでもよい。またＳｉＣ−ＧＴＯチップの数も前記各実施例のものに限定されるものではなく、更に多くてもよい。ＳｉＣ−ＧＴＯチップの配列も過渡熱インピーダンスＺ１がＺ２よりも小さいという本発明の条件が満足されているならば他の形の配列にしてもよい。また、ＳｉＣ−ＧＴＯチップ等の１種類のチップを配列するだけでなく、その駆動回路や保護回路、演算回路あるいは主回路の一部を構成する他の複数のＩＣチップ、及びＩＧＢＴまたはＭＯＳＦＥＴなどを１つの支持体に集積する場合にも同様に適用できる。支持体は鉄やステンレスなどでもよい。金線はアルミニウム線等でもよい。
【００４６】
過渡熱インピーダンス低減導電材は銅、金、銀、アルミニウム、ニッケル、タングステン等の、支持体の材料よりも熱伝導率の大きい他の金属または合金を用いてもよい。過渡熱インピーダンス増大絶縁材は、酸化アルミニューム（Ａｌ２Ｏ３）、ベリリア（ＢｅＯ）、窒化珪素（Ｓｉ３Ｎ４）、多結晶炭化珪素（ＳｉＣ）、ジルコア（ＺｒＯ２）などでもよい。例えば、支持体２７を銅、過渡熱インピーダンス低減導電材２５を銅、過渡熱インピーダンス増大絶縁材２６をベリリアで構成してもよい。また支持体２７を鉄、過渡熱インピーダンス低減導電材２５をタングステン、過渡熱インピーダンス増大絶縁材２６を酸化アルミニュームで構成してもよい。
また、バイポーラ半導体素子は、バイポーラトランジスタ、バイポーラダーリントントランジスタ、光駆動ＧＴＯ等でもよく、その半導体の母材はＳｉやダイヤモンド、ガリウムナイトライド、アルミニュームナイトライド等でもよい。また、前記の各実施例において、ＳｉＣ−ＧＴＯ素子のｎ型領域をｐ型領域に、ｐ型領域をｎ型領域に置き変えた半導体素子でも本発明を適用できる。以上の各実施例において、半導体の「素子」又は「チップ」の代りに、前記の素子、チップ、ダイオード、抵抗、コンデンサ等各種の電子部品を有する複数の「モジュール」を支持体に取付けた集積型半導体装置に対しても本発明を適用することができる。
【００４７】
【発明の効果】
以上の各実施例で詳細に説明したように、本発明によれば、並列接続した複数のＧＴＯなどのバイポーラ半導体素子のチップを有する集積型バイポーラ半導体装置において、チップ相互間距離をチップとヒートシンク間の距離よりも短くしたり、チップと支持体の間に過渡熱インピーダンス低減導電材や過渡熱インピーダンス増大絶縁材を介在させることにより、チップ間の過渡熱インピーダンスＺ１をチップとヒートシンク間の過渡熱インピーダンスＺ２よりも小さくする。これにより、スナバ回路を備えていなくても並列接続した多数のチップ中の特定のチップの温度が上昇するのを防止して過度の電流集中が発生するのを防ぐことができる。大型の高価なチップの代わりに小型の安価なチップを複数個並列接続することで、大きな可制御電流を有する集積型バイポーラ半導体装置を低コストで実現できるとともに信頼性も向上する。半導体の母材としてワイドギャップ半導体を用いた場合は、特定のチップに過度の電流集中が発生して高温になっても高い温度までバイポーラ半導体素子としての機能を維持できるので集積型バイポーラスイッチング半導体装置の一層の大電流化が図れる。
【図面の簡単な説明】
【図１】本発明の第１実施例に用いるＳｉ−ＧＴＯの素子の断面図
【図２】（ａ）は本発明の第１実施例の集積型バイポーラ半導体装置の平面図
（ｂ）は（ａ）のIIｂ−IIｂ断面図
【図３】本発明の第２実施例に用いるＳｉＣ−ＧＴＯの素子の断面図
【図４】（ａ）は本発明の第２実施例の集積型バイポーラ半導体装置の平面図
（ｂ）は（ａ）のIVｂ−IVｂ断面図
【図５】（ａ）は本発明の第３実施例の集積型バイポーラ半導体装置の平面図
（ｂ）は（ａ）のＶｂ−Ｖｂ断面図
【図６】（ａ）は本発明の第４実施例の集積型バイポーラ半導体装置の平面図
（ｂ）は（ａ）のVIｂ−VIｂ断面図
【図７】（ａ）及び（ｂ）はそれぞれ、バイポーラ半導体素子のターンオン及びターンオフ時のアノード電流とゲート電流の変化を示すグラフ。（ｃ）は電力損失を示すグラフ
【符号の説明】
１ アノード電極
２ ｐエミッタ領域
３ ｎベースバッファー領域
４ ｎベース領域
５ ｐベース領域
６ ｎカソード領域
Ａ アノード端子
Ｇ ゲート端子
Ｋ カソード端子
９、１０９、１１９ ＧＴＯチップ
１０、１０Ａ、１１０ 支持体
１２、１３ 金線
１４ カソードピン
１５ ゲートピン
１６、１７ 絶縁ガラス
１８ アノードピン
１９ ヒートシンク
２１ モリブデン板
２６ 窒化アルミニューム板
２７ 支持体
１１９ ＧＴＯチップ[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a semiconductor device, and more particularly to a bipolar semiconductor device suitable for controlling a large current.
[0002]
[Prior art]
  In the following description, “element” refers to one bipolar semiconductor element having an anode, a cathode, and a gate. A “chip” refers to a device in which a plurality of bipolar semiconductor elements (for example, 50 to 1000) are formed on a common semiconductor substrate, and the anode, cathode, and gate of all bipolar semiconductor elements are connected in parallel. .
  A bipolar semiconductor element has a current that can be controlled on and off, that is, a so-called controllable current, which is larger than that of a unipolar semiconductor element, and is suitable for use in controlling a large current. Typical bipolar semiconductor devices include a voltage-driven insulated gate bipolar transistor (hereinafter referred to as IGBT) and a current-driven gate turn-off thyristor (hereinafter referred to as GTO). It is used for large current control applications in many fields such as electric devices, automobiles, railways, metal rolling devices, and power supply devices.
[0003]
  A voltage-driven IGBT is a fusion element of a MOSFET that performs a unipolar operation and a bipolar transistor that performs a bipolar operation. On the other hand, a current-driven GTO is a fusion element of two types of bipolar transistors having different polarities. In IGBTs and GTOs for large current control, a plurality of IGBT or GTO elements having a gate, an anode and a cathode are formed on one semiconductor substrate, and the respective anodes, cathodes and gates are connected in parallel on the semiconductor substrate. One IGBT chip or GTO chip is formed.
[0004]
  In the IGBT, the on-resistance of the bipolar transistor section has a negative temperature dependence, but the on-resistance of the MOSFET section that operates unipolar has a positive temperature dependence. In the vicinity of the maximum rated junction temperature, the positive temperature dependency is larger than the negative temperature dependency. For example, if a current concentrates on a certain chip among a large number of chips connected in parallel due to some cause, for example, a slight variation in characteristics due to a variation in manufacturing process, the temperature inside the chip increases. When this temperature is lower than the maximum rating, the positive and negative temperature dependences of the on-resistance of the MOSFET part and the bipolar transistor part are almost canceled. However, when the junction temperature rises to near the maximum rated temperature, the positive temperature dependence of the MOSFET section's on-resistance increases slightly due to the negative temperature dependence of the on-resistance of the bipolar transistor section, and the on-resistance of the chip Increases slightly. As a result, an increase in current is suppressed, so that the internal temperature is lowered and the IGBT is not destroyed by thermal runaway.
  The GTO has a controllable current (controllable current density) per unit element area larger than that of the IGBT, and is suitable for a large current control application. However, it is difficult to use a plurality of chips on which a plurality of elements are formed on the same substrate and attach them to a support such as a heat sink and connect them in parallel for the following reasons.
[0005]
  The GTO is composed only of bipolar transistors whose on-resistance has a negative temperature dependency. Accordingly, when current concentrates on a certain chip among many GTO chips connected in parallel and the internal temperature starts to rise, the on-resistance of the chip decreases. Therefore, the current flowing through another chip is transferred to this chip, the current is concentrated on this chip, and the temperature of the chip rises. Each chip is attached to a common heat sink, but if the amount of heat generated in the chip is greater than the amount of heat conducted from the chip to the heat sink, the temperature of the chip rises rapidly. As a result, the on-resistance is further reduced, resulting in further current concentration. Thermal runaway occurs due to the positive feedback of the temperature rise due to the current concentration and the decrease in the on-resistance, and the GTO is destroyed. From the above points, it is difficult to connect GTOs in parallel, and the increase in the number of elements of one semiconductor chip corresponds to the increase in current.
[0006]
[Problems to be solved by the invention]
  In a chip used in a current-driven bipolar semiconductor device such as GTO, in order to increase the controllable current, if the number of elements constituting one semiconductor chip is increased, crystal defects in the base material and manufacturing process The occurrence probability of defective elements increases due to defects or process variations. Therefore, the manufacturing yield of semiconductor chips having normal characteristics is remarkably reduced, and the manufacturing cost is increased. On the other hand, if an attempt is made to increase the current by connecting a large number of semiconductor chips having a small number of elements on one semiconductor chip in parallel, current concentration occurs in the specific chip as described above, causing a temperature rise and destruction. Therefore, it is difficult to increase the current by this method.
[0007]
  SUMMARY OF THE INVENTION An object of the present invention is to provide an integrated bipolar semiconductor device in which a large number of chips composed of current-driven bipolar semiconductor elements such as GTO are connected in parallel and has a large controllable current. To do.
[0008]
[Means for Solving the Problems]
[0009]
  The present inventionCollection ofThe product type bipolar semiconductor device includes a plurality of current-driven bipolar semiconductor elements formed on a common semiconductor substrate, and an anode terminal, a cathode terminal, Bipolar semiconductor chip having a gate terminalWhenA support having thermal conductivity, wherein a plurality of the bipolar semiconductor chips are mounted at a predetermined separation distance;And a heat sink having a fixed surface opposite to the surface of the support on which the bipolar semiconductor chip is mounted.In an integrated bipolar semiconductor device havingThe transient thermal impedance between the plurality of bipolar semiconductor chips is a junction between the bipolar semiconductor chip, the support and the heat sink.From excessive thermal impedance betweenIs also smallIt is characterized by that.
  Transient thermal impedance between bipolar semiconductor chipsBonding the support and the heat sinkTherefore, the heat generated in a specific bipolar semiconductor chip is transferred to another adjacent bipolar semiconductor chip, and the temperature of the bipolar semiconductor chip is increased. As a result, the temperature of the plurality of bipolar semiconductor chips can be made uniform, and the temperature of only the specific bipolar semiconductor chip can be prevented from rising.
  An integrated bipolar semiconductor device according to another aspect of the present invention provides:Includes multiple bipolar semiconductor chips with multiple current-driven bipolar semiconductor elements, and shares at least one of control circuit, protection circuit, arithmetic circuit, voltage-controlled unipolar semiconductor element or chip, diode, resistor, and capacitor An integrated bipolar semiconductor device having a heat sink attached to the same surface of the support and having a heat sink fixed to the opposite surface of the support to the side on which the bipolar semiconductor chip is attached. Transient thermal impedance between each other is the junction of the bipolar semiconductor chip, the support and the heat sink.From excessive thermal impedance betweenAlsoIt is small.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
  Embodiments of the present invention will be described below.
  In the following description, “element” refers to one unit bipolar semiconductor element having an anode, a cathode, and a gate. A “chip” refers to a device in which a plurality of bipolar semiconductor elements (for example, 50 to 1000) are formed on a common semiconductor substrate, and the anode, cathode, and gate of all bipolar semiconductor elements are connected in parallel. . A device in which a bipolar semiconductor element and a chip are combined with other electronic parts such as a resistor, a diode and a capacitor is called a “module”. A “semiconductor device” is a device in which a current-driven bipolar semiconductor device element, chip, module, or the like is mounted on a support such as a metal plate, and the support is further mounted on a heat dissipation member such as a heat sink. Say. The bipolar semiconductor element is preferably a GTO.
[0011]
  A first embodiment of the present invention will be described below. In a semiconductor device including two or more current-driven bipolar semiconductors, preferably silicon GTO elements or chips connected in parallel, temperature rise due to current concentration and thermal runaway destruction due to positive feedback of on-resistance cause the elements to turn on. This occurs more noticeably at turn-off when shifting from on to off than when steady current is flowing. With reference to FIG. 7, the operation of the bipolar semiconductor device during turn-on and turn-off will be described. 7A, 7B, and 7C are graphs showing typical switching characteristics of an element having an anode, a cathode, and a gate such as GTO. In each figure, the vertical axis indicates the anode current I in (a).A, (B), the gate current IG(C) shows the power loss W. The horizontal axis indicates time t. Time t at turn-on0Gate current IGIn the forward direction. As a result, the anode current IAStarts to flow and delay time tdAnd rise time trThrough time t1At steady on. When turning off in the steady on state, time t2Gate current IGInvert the polarity. Result time t3At the anode current IABecomes 90% of the on-current. Time t2To t3Until this is the time to accumulate charges, this is the accumulation time tSThat's it. Anode current IAIs the time from 90% to 10% of the on-state current (time t3To t4Until descent time tfThat's it. Time t4Thereafter, the anode current IAGradually approaches zero and time t5To complete the turn-off. Time t4To t5This is called tail time. Fall time t at turn-offfIn the middle, the resistance between the anode and the cathode, that is, the internal resistance of the device is greatly increased. Since current flows in the element whose internal resistance has increased significantly, more power loss occurs than in the on state, as shown in FIG. 7C, thereby generating Joule heat. This heat is transiently generated at turn-off, and this is called “transient heat”. The “transient thermal impedance” that affects the heat conduction when the transient heat generated in the element is transmitted to the heat radiating member to which the element such as a heat sink is attached will be described below.
[0012]
  When a pulsed current that repeats at a constant cycle is passed between the anode and cathode of a current-driven bipolar semiconductor device, a power loss corresponding to the product of on-resistance and current occurs at the junction of the device. Due to this power loss, heat is generated at the junction, and the temperature near the junction changes in synchronization with the period of the current. The element temperature rises due to this heat. Since the element is usually attached to a heat radiating member such as a heat sink, the heat is transferred to the heat radiating member to be dissipated, and the temperature of the element is kept constant. ΔT (degrees) is a temperature difference between the temperature of the junction immediately after a periodic pulsed current flows through the element and a predetermined reference point defined on the heat radiating member, and power loss at the junction Is the ratio of temperature difference ΔT to power loss W, and ΔT / W is referred to as thermal resistance. Since the temperature of the element gradually increases from the start of flowing a pulsed current to the element until the temperature of the element drops to a constant value, the temperature difference ΔT is a function of time (t) during this temperature increase period. . Therefore, the temperature difference is expressed as ΔT (t), the ratio between the temperature difference ΔT (t) and the power loss W, and ΔT (t) / W is referred to as “transient thermal impedance Z”. The transient thermal impedance Z affects the conduction of transient heat generated when a pulsed current is passed through the element. The transient thermal impedance and the measurement method thereof are described on pages 232 to 235 of “Thyristor element” edited by Maruzen Co., Ltd. in November 1973, edited by the Thyristor Electronics Editorial Committee.
[0013]
  In the first embodiment of the present invention, the transient thermal impedance between elements of a plurality of current-driven bipolar semiconductor elements attached to the same support is expressed as Z.1, The transient thermal impedance between the element and the support2, The transient thermal impedance between the heat sink attached to the support and the element is Z3, Transient thermal impedance Z1Transient thermal impedance Z2And Z3Smaller than the sum of For this reason, the distance between elements is made smaller than the thickness of the support.
[0014]
  Transient thermal impedance Z of heat sink3Is the transient thermal impedance component Z at each part from the support to the surface in contact with the heat medium (air, water, etc.) that cools the heat sink3iThe transient thermal impedance ΣZ as the sum of distribution constants3iMust be specified. However, transient thermal impedance ΣZ3iVaries greatly depending on the shape of the heat sink and the contact condition with the heat medium.3To. ExcessiveHeat transfer impedance Z3Transient thermal impedance Z2Incorporated into the transient thermal impedanceZ 4 To. BookIn the first embodiment of the invention, at each time point after the turn-off time, the transient thermal impedance Z1At least transient thermal impedance Z2Make it smaller. Thus, the configuration of the present invention can be realized without considering the heat sink during the production of the semiconductor device.
[0015]
  As described above with reference to FIG. 7, the GTO is turned on rather than the power loss in the element per unit time when it is turned on and a steady current flows (hereinafter referred to as steady on). The power loss in the element per unit time at the time of turn-off to shift to the off state is larger. For this reason, the internal temperature of the element greatly increases at the time of turn-off. For example, because the turn-off time of a specific element at turn-off is slightly longer than other elements, or because the on-voltage is slightly lower than other elements, the internal temperature at steady on is slightly higher than other elements. When current concentration occurs, the element is destroyed. The turn-off time is usually a few hundred nanoseconds to a hundred microseconds and is a short time.
[0016]
  In the present invention, the transient thermal impedance Z1Transient thermal impedance Z2By making it smaller, when current concentrates on a specific element among the elements connected in parallel at turn-off and the internal temperature rises in a short time, the heat generated in this specific element cools the heat sink or heat sink Before being transmitted to the heat medium, it is transmitted to other elements connected in parallel in a time close to the turn-off time. As a result, the temperature of the other elements rises, and the temperature difference between the elements connected in parallel is remarkably reduced and made uniform. As a result, excessive current concentration can be prevented from occurring in a specific element, and a large current can be achieved by connecting a large number of elements in parallel. In addition, destruction due to thermal runaway during steady on is reduced and reliability is improved. In the case of an element having a short turn-off time, when the applied voltage or the energization current is small, the breakdown is not caused by thermal runaway of a specific element in one off operation. However, if the device is repeatedly turned on and off a plurality of times, the internal temperature of the device rises, causing destruction due to thermal runaway. Conventionally, there is a method of providing a snubber circuit having a diode, a resistor, and a capacitor in order to prevent such thermal runaway. However, according to the present invention, the transient thermal impedance Z between adjacent elements1Therefore, the temperature of each chip rises relatively uniformly in a short time. Therefore, even if a snubber circuit is not used, excessive current can be prevented from being concentrated and destroyed at a specific element at the time of turn-off due to the above cause, and a large current can be achieved by connecting a large number of elements in parallel.
[0017]
  Transient thermal impedance Z between elements1Is a transient thermal impedance Z between the element and the heat sink surface at least at a turn-off time or longer time2Smaller than. Depending on the type of the semiconductor element, the spike voltage due to the internal stray inductance is extremely large, and the internal temperature may rapidly increase due to excessive heat generation when the spike voltage is generated. In consideration of this case, the fall time t at the turn-off timefTransient thermal impedance Z between elements in the above time range1Is the transient thermal impedance Z between the element and the heat sink surface2It is desirable to be smaller. In the above description, the case of using an “element” of a bipolar semiconductor has been described. However, even when using a “chip” in which a plurality of elements are formed on a common semiconductor substrate or a module, Can be applied as well.
[0018]
  A second embodiment of the present invention will be described below. In the second embodiment, a current-driven bipolar semiconductor element such as GTO is composed of a wide gap semiconductor material such as silicon carbide (hereinafter referred to as SiC) or gallium nitrogen. A wide gap semiconductor material has an energy band gap that is considerably wider than that of silicon (Si), and thus can maintain semiconductor properties up to a high temperature. In the case of Si, for example, when the junction temperature is about 150 ° C., it does not function as a semiconductor element, but in the case of SiC, it functions even at about 1000 ° C. Therefore, in a semiconductor device in which a large number of elements are connected in parallel, even if there is a certain temperature difference between the elements, the elements are destroyed until the junction temperature of the highest temperature element is close to 1000 ° C. There is nothing. From this point, a semiconductor device having a large controllable current can be realized.
[0019]
  Since SiC can maintain its properties as a semiconductor even when the junction temperature exceeds 1000 ° C., the resistance of the low-concentration base region, which is an electric field relaxation region, has a positive temperature dependence when the junction temperature exceeds several hundred degrees Can be used. For example, when the junction temperature of the SiC-GTO is 200 ° C. or lower, the negative temperature dependence of the on-resistance of the bipolar transistor portion of the GTO is larger than the positive temperature dependence of the on-resistance of the low concentration base region. On-resistance has negative temperature dependence. However, when the junction temperature is several hundred degrees Celsius or higher, the positive temperature dependence of the on-resistance in the low-concentration base region becomes superior to the negative temperature dependence of the on-resistance in the bipolar transistor section. As a result, the on-resistance has a positive temperature dependence as a whole. This phenomenon is unique to SiC. In the case of Si, in order to maintain the properties as a semiconductor element, it must be used at a junction temperature of 200 ° C. or lower, so it cannot be used in a region where the above phenomenon occurs. SiC is a semiconductor material that can fully utilize this phenomenon. When SiC and Si are compared with the same breakdown voltage and the same area, SiC is extremely suitable for flowing a large current because it has low power loss and high thermal conductivity. Furthermore, the SiC-GTO has a considerably faster switching speed than the Si-GTO. Therefore, the shut-off speed at turn-off is slow (in FIG. 7, the falling time tfHowever, there is a problem that current is concentrated on the device and is easily destroyed. Conventionally, there is a method of providing a snubber circuit having a diode, a resistor, and a capacitor in order to prevent such thermal runaway. In this embodiment, a large number of semiconductor elements or chips can be connected in parallel without using a snubber circuit.
[0020]
  Also in the second embodiment, similar to the first embodiment, the transient thermal impedance Z between a plurality of elements is as follows.1The transient thermal impedance Z between the element and the support2Make it smaller. Thus, in addition to the effects of the first embodiment, an integrated bipolar semiconductor device having a large controllable current without using a snubber circuit due to a peculiar phenomenon at a high temperature of 500 ° C. or higher due to the use of SiC. Can be realized. In the above description of the second embodiment, the case where the “element” of the bipolar semiconductor element is used has been described. However, when the “chip” in which a plurality of elements are formed on a common semiconductor substrate is used or the module is Also in the case of using, it can be applied similarly to the case of “element”.
[0021]
  Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to FIGS.
<< First Example >>
  The first embodiment of the present invention is an integrated bipolar semiconductor device in which four Si (silicon) current-driven GTO bipolar semiconductor chips having a withstand voltage of about 2.0 kV are connected in parallel. FIG. 1 is a cross-sectional view of a Si-GTO bipolar semiconductor device constituting the Si GTO chip of this embodiment. Impurity concentration having the anode electrode 1 connected to the anode terminal A on one side is 8 × 1019cm-3P+On the other surface of the mold emitter region 2, the thickness is 2 μm and the impurity concentration is 7 × 1016cm-3N-type base buffer region 3 is formed. On the base buffer region 3, the thickness is 230 μm, and the impurity concentration is 5 × 10.13cm-3N-type base region 4 is formed. On the n-type base region 4, the thickness is 1.5 μm and the impurity concentration is 7 × 10.16cm-3The p-type base region 5 is formed. The central region of the p-type base region 5 has a thickness of 1.3 μm and an impurity concentration of 2 × 1020cm-3N+A mold emitter region 6 is formed, and a cathode electrode 7 connected to the cathode terminal K is provided thereon. Gate electrodes 8 connected to the gate terminal G are provided at both ends of the base region 5.
[0022]
  FIG. 2A shows a Si-GTO chip in which a plurality of (50 to 1000) Si-GTO bipolar semiconductor elements shown in FIG. 1 are connected in parallel with each cathode electrode, anode electrode and gate electrode. 4 is a plan view of an integrated bipolar semiconductor device in which four are mounted on a support 10 that is a support member. FIG. FIG. 2B is a sectional view taken along line IIb-IIb in FIG. In the central region of the support 10 having a thickness of 5 mm and a diameter of 60 mm made of Kovar (cobalt, nickel, iron alloy), a “transient thermal impedance reducing conductive material made of a material having high thermal conductivity in order to reduce transient thermal impedance” The tungsten plate 11 having a thickness of 1 mm is attached by soldering. A GTO chip 9 is soldered on the support 10. As the solder, gold silicon (AuSi) solder is used. The vertical and horizontal dimensions of each GTO chip 9 are 8 mm (8 mm × 8 mm). The interval between the GTO chips 9 is 2 mm. The cathode terminal K and the gate terminal G of each GTO chip 9 are electrically connected to the cathode pin 14 and the gate pin 15 using gold wires 12 and 13, respectively. The cathode pin 14 and the gate pin 15 are fixed in an electrically insulated state to the support 10 through insulating glasses 16 and 17. The anode pin 18 attached to the support 10 is provided with a screw. The support 10 is electrically and thermally connected and fixed to the heat sink 19 by screwing screws 18 into the heat sink 19 formed of aluminum. The thermal resistance between the joint of the GTO chip 9 and the support 10 in a steady state is 0.37 ° C./W (degrees / watt).
[0023]
  For the Si-GTO integrated bipolar semiconductor device configured as shown in FIG.1Was measured, the transient thermal impedance between the adjacent GTO chips 9 was 3.8 m ° C./W (millimeter / watt), and the transient thermal impedance Z between the GTO chip 9 and the support 10 was measured.2Was 6.3 m ° C / W. Transient thermal impedance Z1Is the transient thermal impedance Z2Much smaller.
[0024]
  The following tests were conducted on the Si GTO integrated bipolar semiconductor device of this example. Each GTO chip 9 has a rated current capacity of 18A and a rated controllable current of 50A. A voltage is applied to a predetermined DC power source by connecting an integrated bipolar semiconductor device and a resistive load in series. In this state, a gate current of about 400 mA is passed between the gate terminal G and the cathode terminal K to turn it on, and a current of 50 A flows. The turn-on time is about 5 microseconds. After a current of 50 A is applied for 200 microseconds, a current of 40 A is drawn from the gate terminal G to turn off the GTO and cut off the current flowing through the resistive load. The above operation is repeated at a cycle of 500 Hz. At this time, the turn-off gain (value obtained by dividing the energization current by the gate current at the time of turn-off) is about 1.25 (50/40), and the turn-off time is about 8 microseconds. While maintaining this turn-off gain, the voltage of the DC power supply is increased by a predetermined value to increase the energization current, and the same operation as described above is performed to test whether the current interruption is normally performed. As a result, even when the energization current was 200 A, which is four times the rated controllable current 50 A of each GTO chip 9, the current could be normally interrupted. The ON voltage of each GTO chip 9 at the time of current interruption was in the range of 2.8 to 3.1 V, and the turn-off time was in the range of 7.8 to 8.1 microseconds.
[0025]
  According to this embodiment, the transient thermal impedance Z1Is transient thermal impedance Z2Since it is much smaller, when the GTO chip 9 turns off, the current flowing through a specific one of the four GTO chips 9 connected in parallel is larger than the other, ie, current concentration occurs, and that specific GTO chip Even if heat is generated, the heat of the specific GTO chip is quickly transmitted to the other GTO chip 9. Thereby, the temperature of the four GTO chips 9 is made uniform. As a result, current concentration on the specific GTO chip 9 and temperature rise due to it can be avoided. As a result, it is possible to realize an integrated bipolar semiconductor device having a large controllable current in which a plurality of GTO chips 9 are attached to one support 10 and the respective gates, anodes and cathodes are connected in parallel. In the integrated bipolar semiconductor device shown in FIG. 2 of the present embodiment, one GTO chip 9 is mounted on the support 10 at a position 6 mm away from the other GTO chip 9, and a controllable current is measured. did. As a result, the GTO chip attached at a distant position was destroyed at the control current 85A. When the transient thermal impedance between the GTO chip mounted at this distant position and another GTO chip was measured, it was 7.2 m ° C / W, and the transient thermal impedance Z2It was larger than the value of 6.3 m ° C / W. From the above experiment, the transient thermal impedance Z between the GTO chips 9 as in this embodiment is also shown.1(3.8 m ° C / W) is a transient thermal impedance Z between the GTO chip 9 and the support 10.2The effect by making it smaller than (6.3 m ° C./W) was clearly shown.
[0026]
<< Second Embodiment >>
  The second embodiment of the present invention is an integrated bipolar semiconductor device in which four SiC current-driven GTO bipolar semiconductor chips having a withstand voltage of about 3.5 kV are connected in parallel. FIG. 3 is a cross-sectional view of the SiC-GTO element. The SiC-GTO chip has a plurality of (for example, 50 to 1000) SiC-GTO elements shown in FIG. 3 connected in parallel to the anode electrode, gate electrode, and cathode electrode. In the element shown in FIG. 3, the impurity concentration is 1 × 10 10 having the cathode electrode 101 connected to the cathode terminal K.20cm-3N+2 μm thick on the emitter region 102 and the impurity concentration is 3 × 1017cm-3P-type base buffer region 103 is provided. On the p-type base buffer region 103, the thickness is 45 μm, and the impurity concentration is 9 × 10.14cm-3P-type base region 104 is provided. A thickness of 1.5 μm on the p-type base region 104 and an impurity concentration of 3 × 1017cm-3N-type base region 105 is provided, and the central region of base region 105 has a thickness of 1.5 μm and an impurity concentration of 3 × 10 5.19cm-3P+A mold emitter region 106 is provided. An anode electrode 107 is provided in the emitter region 106. Gate electrodes 108 are provided at both ends of the n-type base region 105, and both gate electrodes 108 are connected to the gate terminal G.
[0027]
  4A is a plan view of the integrated GTO semiconductor device according to the second embodiment, and FIG. 4B is a sectional view taken along the line IVb-IVb of FIG. 4A. 4 (a) and 4 (b), four SiC GTO chips are formed on the upper surface of the support 110 having a thickness of 4 mm and a diameter of 35 mm, which is a support member made of Kovar (cobalt, nickel, iron alloy). 109 is attached by soldering the cathode electrode K with high temperature solder gold silicon (AuSi) solder. The GTO chip 109 is obtained by forming a plurality (50 to 1000) of SiC-GTO elements shown in FIG. 3 on a common semiconductor substrate. The GTO chip 109 has an anode terminal A, a cathode terminal K, and a gate terminal G. Each GTO chip 109 has a vertical and horizontal length of 4.5 mm (4.5 mm × 4.5 mm) and a thickness of about 0.6 mm. The interval between the GTO chips 109 is about 2 mm. The anode terminal A and the gate terminal G of each GTO chip 109 are electrically connected to the anode pin 14 and the gate pin 15 using the respective gold wires 12 and 13. The anode pin 14 and the gate pin 15 are led downward through the support 110 through the respective insulating glasses 16 and 17 and are electrically insulated. The support 110 has a downwardly protruding screw cathode pin 18. The support 110 is fixed to the heat sink 19 by screwing the cathode pin 18 into an aluminum heat sink 19 and is electrically and thermally heat-sinked. 19 is connected. The thermal resistance between the joint portion of the GTO chip 109 and the support 10 in a steady state is 0.20 ° C./W.
[0028]
  Each GTO chip 109 has a rated current capacity of 40A and a rated controllable current of 160A. The average turn-off time of each GTO chip 109 is about 1.7 microseconds, and the transient thermal impedance Z between each GTO chip 109 and the support 110 and the joint 19A of the heat sink 19 at this time.2Is 3.3 m ° C./W (millimeter / watt). Transient thermal impedance Z between the GTO chips 109 when the interval between the GTO chips 109 is about 2 mm.1Is 2.0 m ° C / W or less, and the transient thermal impedance Z1Is the transient thermal impedance Z2Smaller than.
[0029]
  The operation of this embodiment will be described with reference to FIG. When the integrated bipolar semiconductor device of FIG.2When the turn-off operation is started, the internal resistance of the GTO chip 109 increases rapidly, so that the energizing current is stored in the accumulation time t.sT after elapse of3Start to decrease. Fall time t from when the energized current starts to decrease until it decreases to near zerofAmong them, the internal resistance of the GTO chip 109 is much larger than the steady-state on-resistance. Since a current flows in the GTO chip 109 with increased internal resistance, Joule heat is generated due to power loss, and the temperature in the GTO chip 109 rises rapidly. This heat is conducted to the other GTO chip 109 through the support 110 between the GTO chips 109 having a low transient thermal impedance. That is, heat is transferred from the GTO chip 109 having a higher temperature to the GTO chip 109 having a lower temperature so that the temperatures of a plurality of (four in FIG. 2) GTO chips 109 attached to the same support 110 are equal. As a result, for example, when a specific GTO chip 109 generates more heat than others due to variations in characteristics at the time of manufacture, the heat of that GTO chip 109 moves to the other GTO chip 109 and the GTO chip 109 Temperature rise is suppressed. Fall time tfTail time t after elapse oftHowever, the amount of heat generated is relatively small but cannot be ignored. Fall time tfAfter that, the heat of each GTO chip 109 is transferred to the heat sink 19 through the support 110, and the temperature of each GTO chip 109 decreases.
[0030]
  According to this embodiment, the transient thermal impedance Z between the plurality of GTO chips 109 attached to the support 110 is used.1, Transient thermal impedance Z between GTO chip 109 and heat sink 192By making it smaller, the heat that is different for each GTO chip 109 that is transiently generated during the turn-off operation of several hundred nanoseconds to 100 microseconds rapidly moves from one having a large amount of heat generation to one having a small amount of heat generation. As a result, the temperatures of the plurality of GTO chips 109 are made uniform, and it is possible to prevent the temperature of the GTO chips 109 having a large amount of heat generation from being excessively increased and being thermally destroyed. In the example shown in FIG. 4, an integrated type having a rated current capacity of 80 A and a rated controllable current of about 360 A due to the parallel connection of four GTO chips 109, and a controllable current almost four times that of one GTO chip 109. A bipolar semiconductor device was obtained.
[0031]
  When one GTO chip 109 in the GTO chip 109 was mounted with a distance of about 5 mm from the other GTO chip 109 and measured for experimental purposes, the controllable current was 105 A. The GTO chip was destroyed. Further, when the four GTO chips 109 were measured with a distance of about 4 mm from each other, one of the four GTO chips 109 was destroyed at the time of turn-off by the control current 135A, and it was difficult to increase the current. The controllable current of the integrated bipolar semiconductor device using the SiC-GTO chip of the second example was measured by the following method similar to the case of the first example. A total of 600 mA of gate current is supplied to the four GTO chips to turn on each GTO chip 109, and a total of 160 A of anode current is supplied to the resistance load connected in series. The turn-on time was about 1.1 microseconds. After a current of 160 A is applied for 200 microseconds, a current of 120 A is drawn from the gate to turn off each GTO chip 109 and cut off the current flowing through the resistive load. This operation is repeated at a frequency of 500 Hz. The turn-off gain was about 1.33 and the turn-off time was about 1.7 microseconds. While maintaining a turn-off gain of about 1.33, the power supply voltage is gradually increased to increase the energization current to turn on and off. As a result, it was possible to turn it off even when the energization current reached 700A. That is, a controllable current that is four times (640 A) or more the controllable current 160A of one GTO chip 109 was obtained. The on-voltage of each GTO chip 109 at 700A cutoff was in the range of 4.9 to 5.3 V, and the turn-off time was in the range of 1.7 to 2.1 microseconds.
[0032]
  In the integrated bipolar semiconductor device of this embodiment, the transient thermal impedance reducing member of the tungsten plate as in Embodiment 1 is not used, but a GTO chip is attached to the Kovar support 110 having a thickness of 4 mm. As a result of mounting with a separation distance of less than 2mm, the transient thermal impedance Z between GTO chips at turn-off time1Becomes 2.0 m ° C / W, and the transient thermal impedance Z at the turn-off time between the GTO chip and the support 110 is2The value was less than 3.3 m ° C / W. Transient thermal impedance Z after the turn-off time1Z2Could be lower. As a result, even if current concentrates on a specific GTO chip among the GTO chips 109 connected in parallel and the internal temperature rises in a short time, the heat generated in the specific GTO chip is reduced by heat sink or heat. It is transmitted to other GTO chips faster than it is transmitted to the medium. As a result, the temperature of other GTO chips also rises, so that the temperature difference between the GTO chips 109 connected in parallel is significantly reduced. Thereby, excessive current concentration can be prevented from occurring in a specific GTO chip, and a large current can be achieved by connecting a large number of GTO chips in parallel.
[0033]
  The SiC-GTO has a turn-off time of approximately 1.7 microseconds, which is faster than that of the Si-GTO. This solves the problem of current concentration on devices with a slow shut-off speed during turn-off, and is easily destroyed. It becomes possible to control a large current by connecting to. Since the energy band gap of SiC is considerably wider than that of Si, the properties as GTO can be maintained even at an internal temperature as high as about 1000 ° C. Therefore, the positive temperature dependence of the low concentration base region offsets the negative temperature dependence of the bipolar transistor part at several hundreds of degrees Celsius or higher. This makes it possible to use the phenomenon of having a large current and allows a large current to flow in parallel connection.
[0034]
  When one GTO chip 109 among the four GTO chips 109 was separated from another chip 109 by about 5 mm, the controllable current was 105 A, and it was difficult to increase the current. In this case, the transient thermal impedance Z between the chips at the turn-off time1Is 4.4 m ° C / W and the transient thermal impedance Z at the turn-off time between the chip and the support.2The value was larger than 3.3 m ° C./W, and the transient thermal impedance after turn-off was also large.
[0035]
<< Third embodiment >>
  A SiC current drive type integrated bipolar semiconductor device according to a third embodiment of the present invention will be described with reference to FIGS. 5A is a plan view, and FIG. 5B is a Vb-Vb cross-sectional view of FIG. 5 (a) and 5 (b), molybdenum having a thickness of 1 mm and vertical and horizontal dimensions of 14 mm (14 mm × 14 mm) on the top surface of a Kovar disk support 10A having a thickness of 3 mm and a diameter of 45 mm. The molybdenum plate 21 which is a plate-like member is soldered with gold silicon solder (AuSi). Four SiC GTO chips 119 with a withstand voltage of about 6 kV and a vertical and horizontal dimensions of 3 mm (3 mm × 3 mm) are attached to the upper surface of the molybdenum plate 21. In mounting, the cathode of the GTO chip 119 is soldered to the molybdenum plate 21 with gold germanium solder (AuGe). The separation distance between adjacent GTO chips 119 is 3 mm. Other configurations are the same as those of the second embodiment. The GTO chip 119 has substantially the same structure as that shown in FIG. 4, but the impurity concentration of the p-type base region 104 is 5 × 10 5.14cm-3And lower than that of the first embodiment. The p-type base region 104 is 75 μm thicker than that of the second embodiment. The anode terminal A of each GTO chip 119 is connected to the anode pin 14 by a gold wire 12, and the gate terminal G is electrically connected to the gate pin 15 by a gold wire 13. As a result, the four GTO chips 119 are connected in parallel.
[0036]
  In this embodiment, since the plurality of GTO chips 119 are attached to the molybdenum plate 21 having a higher thermal conductivity than that of Kovar, that is, having a low thermal resistance, adjacent GTO chips 119 exchange heat with the molybdenum plate 21. Do. As a result, the transient thermal impedance Z between the GTO chips 119 is obtained.1, Transient thermal impedance Z between GTO chip 119 and support 10A2It can be made smaller. In this embodiment, a molybdenum plate 21 having a high thermal conductivity is used as a transient thermal impedance reducing conductive material.
  When the integrated bipolar semiconductor device of this embodiment is operating in a steady state, the thermal resistance between the SiC GTO chip 119 and the support 10A is 0.18 ° C./W. The average turn-off time of each GTO chip 119 is 2.1 microseconds, and the transient thermal impedance Z between the GTO chip 119 and the support 10A during this time.2Was 2.5 m ° C./W. Transient thermal impedance Z between GTO chips 1191Was 1.5 m ° C./W or less.
[0037]
  In this embodiment, by mounting a plurality of SiC GTO chips 119 on the molybdenum plate 21, a transient thermal impedance Z between the GTO chips 119 is obtained.1Decreased significantly.
  Each GTO chip 119 of this embodiment has a rated current capacity of 20A and a rated controllable current of 90A. The rated current of the integrated bipolar semiconductor device of this example with four GTO chips 119 attached was 80 A, and the rated controllable current was 350 A. The on-voltage was 5.7 to 6.2 V, and the turn-off time was 1.7 to 2.1 microseconds. Both the rated current capacity and the rated controllable current are about four times that of one GTO chip 119, and the function of each GTO chip 119 is effectively exhibited in the integrated bipolar semiconductor device. Achieved.
[0038]
  In the integrated bipolar semiconductor device shown in FIG. 5, a device in which the interval between adjacent GTO chips 119 on the molybdenum plate 21 was set to 5 mm was prototyped and the controllable current was measured. As a result, the controllable current was 105 A, and one of the four GTO chips 119 was destroyed when a current of 105 A was passed.
  In this embodiment, although the molybdenum plate 21 is used as the transient thermal impedance reducing conductive material, the distance between the adjacent GTO chips 119 is 3 mm, which is about 50% larger than the distance 2 mm in the second embodiment. Therefore, an integrated bipolar semiconductor device having a sufficiently large controllable current could be realized. If the interval between the GTO chips 119 is widened, the work for soldering the GTO chips 119 to the molybdenum plate 21 becomes easier and the workability is improved. By improving workability, it is possible to increase the positioning accuracy during soldering and reduce the manufacturing cost.
[0039]
<< 4th Example >>
  A SiC current-driven integrated bipolar semiconductor device according to a fourth embodiment of the present invention will be described with reference to FIG. 6A is a plan view, and FIG. 6B is a sectional view taken along the line VIb-VIb in FIG. 6 (a) and 6 (b), a thickness of 0.8 mm, vertical and horizontal dimensions are provided at the center on the support 27 of an oxygen-free copper disk having a thickness of 3 mm and a diameter of 70 mm. In both cases, an aluminum nitride plate 26 of 24.5 mm (24.5 mm × 24.5 mm) is soldered. An electrode thin film is formed on the surface of the aluminum nitride plate 26. Next, on the aluminum nitride plate 26, a molybdenum plate 25 having a thickness of 1 mm and vertical and horizontal dimensions substantially equal to the aluminum nitride plate 26 and serving as a transient thermal impedance reducing conductive material is soldered. As the solder, gold germanium solder or gold silicon solder is used. Gold plating is applied to both surfaces of the molybdenum plate 25. The molybdenum plate 25 and the support 27 are connected by a gold wire 25A.
[0040]
  On the molybdenum plate 25, four in total, 16 in total, 16 GTO chips 30 of SiC are attached at intervals of 2.5 mm. Each GTO chip 30 has a cathode soldered to the molybdenum plate 25. The vertical and horizontal dimensions of each GTO chip 30 are both 3 mm (3 mm × 3 mm). In FIG. 6A, auxiliary electrodes 31, 32, and 33 that are long in the left-right direction are provided between each row of four SiC-GTO chips 30 arranged horizontally on the molybdenum plate 25. Yes. Along with the upper and lower ends of the molybdenum plate 25, auxiliary electrodes 34 and 35 that are long in the left-right direction are provided. The anode of each GTO chip 30 is connected to either the auxiliary electrode 31 or 33 by a gold wire 39. The anode is connected to any one of the auxiliary electrodes 35, 32 or 34 by a gold wire 39. The auxiliary electrodes 31 and 33 are connected to the anode pin 14 by a gold wire 40. The auxiliary electrodes 32, 34 and 35 are gold wires 41 and are connected to the gate pin 15. Other configurations are the same as those of the first embodiment.
[0041]
  The GTO chip 30 has substantially the same configuration as that shown in FIG. 3, but in this embodiment, the impurity concentration of the p-type base region 104 is 7 × 10.14cm-3And its thickness is 60 μm.
  In this embodiment, an aluminum nitride aluminum plate 26 having a thermal conductivity lower than that of copper is interposed between the molybdenum plate 25 and the copper support 27, so that the heat conduction between the molybdenum plate 25 and the support 27 is achieved. Suppress. Thereby, the transient thermal impedance between the molybdenum plate 25 and the support body 27 increases. This aluminum nitride plate 26 is referred to as “transient thermal impedance increasing insulating material”. Since the transient thermal impedance between the molybdenum plate 25 and the support 27 is large, the transient thermal impedance Z between adjacent GTO chips 30 is1Is the transient thermal impedance Z between the GTO chip 30 and the support 272Much smaller. Between the adjacent GTO chips 30, the heat is transferred mainly from the molybdenum plate 25 to the GTO chip 30 having a lower temperature than the GTO chip 30 having a higher temperature.
[0042]
  When the integrated bipolar semiconductor device of this example was operated and turned on in a steady state, the measured value of the thermal resistance between the GTO chip 30 and the support 27 was 0.21 ° C./W. . The turn-off time of the GTO chip 30 is about 2.1 microseconds, and the transient thermal impedance Z between the GTO chip 30 and the support 27 in this time range.2The measured value of was 2.7 m ° C./W. Transient thermal impedance Z between adjacent GTO chips 30 when each GTO chip 30 is arranged at intervals of 3 mm1Is 1.3 m ° C./W or less, and the transient thermal impedance Z2Of less than half.
[0043]
  The SiC GTO chip 30 of this embodiment has a rated current capacity of 20 A and a rated controllable current of 90 A. The integrated bipolar semiconductor device of FIG. 6 in which 16 GTO chips 30 are connected in parallel has a rated current capacity of 300A and a controllable current of about 1200A, which are 15 times and 13 times that of one GTO chip 30, respectively. I was able to.
  When the gap between the GTO chips 30 was increased to about 4.5 mm and measured for experiment, when the control current was 240 A, one SiC-GTO chip 30 was destroyed and more controllable current was obtained. Could not be increased.
[0044]
  In this embodiment, the molybdenum plate 25, which is a conductive material for reducing transient thermal impedance, and the aluminum nitride plate 26, which is an insulating material for increasing transient thermal impedance, are provided so that the distance between the GTO chips 30 is 2.5 mm. Despite the expansion, the controllable current could be increased sufficiently.
[0045]
  Although the four embodiments of the present invention have been described above, the present invention can be applied to a wider range of applications or derived structures.
  For example, the package on which the SiC-GTO chip is mounted may be a flat pressure contact type package or a mold type soldering type package. Further, the number of SiC-GTO chips is not limited to those in the above embodiments, and may be larger. SiC-GTO chip array is also transient thermal impedance Z1Is Z2If the condition of the present invention is smaller than the above, other forms of arrangement may be used. In addition to arranging one type of chip such as a SiC-GTO chip, a plurality of other IC chips, IGBTs or MOSFETs, etc. constituting part of the drive circuit, protection circuit, arithmetic circuit or main circuit, etc. The same applies to the case of stacking on one support. The support may be iron or stainless steel. The gold wire may be an aluminum wire or the like.
[0046]
  The transient thermal impedance-reducing conductive material may be another metal or alloy having a higher thermal conductivity than the support material, such as copper, gold, silver, aluminum, nickel, or tungsten. Transient thermal impedance increasing insulation material is aluminum oxide (Al2O3), Beryllia (BeO), silicon nitride (Si)3N4), Polycrystalline silicon carbide (SiC), zircore (ZrO)2) Etc. For example, the support 27 may be made of copper, the transient thermal impedance reducing conductive material 25 may be made of copper, and the transient thermal impedance increasing insulating material 26 may be made of beryllia. The support 27 may be made of iron, the transient thermal impedance reducing conductive material 25 may be made of tungsten, and the transient thermal impedance increasing insulating material 26 may be made of aluminum oxide.
  The bipolar semiconductor element may be a bipolar transistor, a bipolar Darlington transistor, a light-driven GTO, or the like, and the semiconductor base material may be Si, diamond, gallium nitride, aluminum nitride, or the like. In each of the above embodiments, the present invention can be applied to a semiconductor element in which the n-type region of the SiC-GTO element is replaced with a p-type region and the p-type region is replaced with an n-type region. In each of the above-described embodiments, instead of a semiconductor “element” or “chip”, a plurality of “modules” having various electronic components such as the above-described elements, chips, diodes, resistors, capacitors, and the like are attached to a support. The present invention can also be applied to a type semiconductor device.
[0047]
【The invention's effect】
  As described in detail in each of the above embodiments, according to the present invention, in an integrated bipolar semiconductor device having a plurality of chips of bipolar semiconductor elements such as GTOs connected in parallel, the inter-chip distance is set between the chip and the heat sink. The transient thermal impedance Z between the chips can be reduced by shortening the distance between the chip and the support or by interposing a transient thermal impedance reducing conductive material or a transient thermal impedance increasing insulating material between the chip and the support.1Transient thermal impedance Z between chip and heat sink2Smaller than. Thus, even if no snubber circuit is provided, it is possible to prevent the temperature of a specific chip among a large number of chips connected in parallel from rising, thereby preventing excessive current concentration. By connecting a plurality of small inexpensive chips in parallel instead of a large expensive chip, an integrated bipolar semiconductor device having a large controllable current can be realized at low cost and the reliability is also improved. When a wide-gap semiconductor is used as a semiconductor base material, an integrated bipolar switching semiconductor device can maintain its function as a bipolar semiconductor element up to a high temperature even if a high temperature occurs due to excessive current concentration in a specific chip. The current can be further increased.
[Brief description of the drawings]
FIG. 1 is a sectional view of a Si-GTO element used in a first embodiment of the present invention.
FIG. 2A is a plan view of an integrated bipolar semiconductor device according to a first embodiment of the present invention.
(B) is IIb-IIb sectional drawing of (a).
FIG. 3 is a sectional view of a SiC-GTO element used in a second embodiment of the present invention.
FIG. 4A is a plan view of an integrated bipolar semiconductor device according to a second embodiment of the present invention.
(B) is IVb-IVb sectional drawing of (a).
FIG. 5A is a plan view of an integrated bipolar semiconductor device according to a third embodiment of the present invention.
(B) is Vb-Vb sectional drawing of (a).
FIG. 6A is a plan view of an integrated bipolar semiconductor device according to a fourth embodiment of the present invention.
(B) is VIb-VIb sectional drawing of (a).
FIGS. 7A and 7B are graphs showing changes in anode current and gate current when the bipolar semiconductor device is turned on and turned off, respectively. (C) is a graph showing power loss
[Explanation of symbols]
1 Anode electrode
2 p emitter region
3 n base buffer area
4 n base region
5 p base region
6 n cathode region
A Anode terminal
G Gate terminal
K cathode terminal
9, 109, 119 GTO chip
10, 10A, 110 Support
12, 13 Gold wire
14 Cathode pin
15 Gate pin
16, 17 Insulated glass
18 Anode pin
19 Heat sink
21 Molybdenum plate
26 Aluminum nitride board
27 Support
119 GTO chip

Claims (13)

電流駆動型の複数のバイポーラ半導体素子を共通の半導体基板上に形成し、前記複数のバイポーラ半導体素子のアノード、カソード及びゲートをそれぞれ共通に接続したアノード端子、カソード端子及びゲート端子を有するバイポーラ半導体チップと、
複数の前記バイポーラ半導体チップが互いに所定の離隔距離で一面に取付けられた熱伝導性を有する支持体と、
前記バイポーラ半導体チップが取付けられた前記支持体の一面とは反対側の前記支持体の他面に固定されたヒートシンクと
を有する集積型バイポーラ半導体装置において、
前記複数のバイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、前記支持体と前記ヒートシンクの接合部との間の過度熱インピーダンスよりも小さいことを特徴とする集積型バイポーラ半導体装置。 A bipolar semiconductor chip having an anode terminal, a cathode terminal and a gate terminal, wherein a plurality of current-driven bipolar semiconductor elements are formed on a common semiconductor substrate, and the anode, cathode and gate of the plurality of bipolar semiconductor elements are connected in common. When,
A support having thermal conductivity, wherein a plurality of the bipolar semiconductor chips are attached to one surface at a predetermined separation distance;
A heat sink fixed to the other surface of the support opposite to the one surface of the support to which the bipolar semiconductor chip is attached;
In an integrated bipolar semiconductor device having
An integrated bipolar semiconductor device , wherein a transient thermal impedance between the plurality of bipolar semiconductor chips is smaller than an excessive thermal impedance between the bipolar semiconductor chip and a joint between the support and the heat sink . 前記複数のバイポーラ半導体チップのそれぞれのアノード端子、カソード端子及びゲート端子をそれぞれ共通に接続したことを特徴とする請求項１記載の集積型バイポーラ半導体装置。2. The integrated bipolar semiconductor device according to claim 1, wherein anode terminals, cathode terminals and gate terminals of the plurality of bipolar semiconductor chips are connected in common . 前記複数のバイポーラ半導体チップ相互間の過渡熱インピーダンスが、少なくとも前記バイポーラ半導体素子のターンオフ時間中において、前記バイポーラ半導体チップと、前記支持体と前記ヒートシンクの接合部との間の過度熱インピーダンスより小さくなるようにしたことを特徴とする請求項１記載の集積型バイポーラ半導体装置。 Transient thermal impedance between said plurality of bipolar semiconductor chips each other, at least during the bipolar semiconductor device turn-off time of said bipolar semiconductor chips, smaller than excessive thermal impedance between the junction of the heat sink and the support member 2. The integrated bipolar semiconductor device according to claim 1, wherein the integrated bipolar semiconductor device is configured as described above. 前記バイポーラ半導体チップと前記支持体との間に、前記支持体の材料より熱伝導率の大きい材料で作られた過渡熱インピーダンスを低減させるための過渡熱インピーダンス低減材を設けたことを特徴とする請求項１記載の集積型バイポーラ半導体装置。And wherein between the bipolar semiconductor chip and the support provided with the transient thermal impedance reducing material to reduce the over-Watarinetsu impedance made of material of large thermal conductivity than the material of the support The integrated bipolar semiconductor device according to claim 1. 前記バイポーラ半導体チップと前記支持体との間に、前記支持体の材料より熱伝導率の小さい材料で作られた、過渡熱インピーダンスを増加させるための過渡熱インピーダンス増加材を前記支持体に接して設け、前記過渡熱インピーダンス増加材と前記バイポーラ半導体チップとの間に、前記支持体の材料より熱伝導率の大きい材料で作られた過渡熱インピーダンス低減材を設けたことを特徴とする請求項１記載の集積型バイポーラ半導体装置。Wherein between the bipolar semiconductor chip and the support member, the made material having a smaller thermal conductivity than the material of the support, in contact with the transient thermal impedance-increasing agent for increasing the transient thermal impedance to the support provided, claims, characterized in that the between the transient thermal impedance increases material and the bipolar semiconductor chips, provided over Watarinetsu impedance reducing material made of a material having a large thermal conductivity than the material of the support 2. The integrated bipolar semiconductor device according to 1. 前記電流駆動型のバイポーラ半導体素子が、シリコンカーバイド（ＳｉＣ）を基材として用いたゲート・ターンオフ・サイリスタ（ＧＴＯ）であることを特徴とする請求項１記載の集積型バイポーラ半導体装置。2. The integrated bipolar semiconductor device according to claim 1, wherein the current-driven bipolar semiconductor element is a gate turn-off thyristor (GTO) using silicon carbide (SiC) as a base material. 前記支持体が、コバール（鉄、ニッケル、コバルトの合金）、鉄、及びステンレスから選択した少なくとも１つの材料で作られていることを特徴とする請求項１記載の集積型バイポーラ半導体装置。It said support, kovar (iron, nickel, alloys of cobalt), iron, and an integrated bipolar semiconductor device according to claim 1, characterized in that it is made of at least one material selected from stainless steel. 前記過渡熱インピーダンス低減材が、モリブデン、タングステン、銅、金、銀、アルミニウム及びニッケルの群から選択した１種の金属または、少なくとも２種の金属の合金であることを特徴とする請求項４または５記載の集積型バイポーラ半導体装置。The transient thermal impedance reducing material, molybdenum, tungsten, copper, gold, silver, aluminum and one metal selected from the group of nickel or claim 4, characterized in that at least two metals of the alloy or 5. The integrated bipolar semiconductor device according to 5. 前記過渡熱インピーダンス増加材が、酸化アルミニューム（Ａｌ ２ Ｏ ３ ）、ベリリア（ＢｅＯ）、窒化珪素（Ｓｉ ３ Ｎ ４ ）、多結晶炭化珪素（ＳｉＣ）、ジルコニア（ＺｒＯ ２ ）の群から選択した１種の材料で構成されていることを特徴とする請求項５記載の集積型バイポーラ半導体装置。The transient thermal impedance increases material is aluminum oxide (Al 2 O 3), beryllia (BeO), silicon nitride (Si 3 N 4), polycrystalline silicon carbide (SiC), were selected from the group of zirconia (ZrO 2) 6. The integrated bipolar semiconductor device according to claim 5 , wherein the integrated bipolar semiconductor device is made of one kind of material . 複数の電流駆動型バイポーラ半導体素子を有するバイポーラ半導体チップを複数含み、制御回路、保護回路、演算回路、電圧制御型ユニポーラ半導体素子又はチップ、ダイオード、抵抗、コンデンサのうちの少なくとも一種類のものを共通の支持体の一面に取り付け、かつ、前記バイポーラ半導体チップが取付けられた前記支持体の一面とは反対側の前記支持体の他面に固定されたヒートシンクを有する集積型バイポーラ半導体 装置において、
前記バイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、前記支持体と前記ヒートシンクの接合部との間の過度熱インピーダンスよりも小さいことを特徴とする集積型バイポーラ半導体装置。 Includes multiple bipolar semiconductor chips with multiple current-driven bipolar semiconductor elements, and shares at least one of control circuit, protection circuit, arithmetic circuit, voltage-controlled unipolar semiconductor element or chip, diode, resistor, and capacitor An integrated bipolar semiconductor device having a heat sink attached to one side of the support and a heat sink fixed to the other side of the support opposite to the one side of the support to which the bipolar semiconductor chip is attached .
An integrated bipolar semiconductor device , wherein a transient thermal impedance between the bipolar semiconductor chips is smaller than an excessive thermal impedance between the bipolar semiconductor chip and a joint between the support and the heat sink . 前記支持体に取り付けた複数のバイポーラ半導体チップ相互間の隔離距離を、前記バイポーラ半導体チップ相互間の過渡熱インピーダンスが、前記バイポーラ半導体チップと、前記支持体と前記ヒートシンクの接合部との間の過度熱インピーダンスより小さくなるように選定したことを特徴とする請求項１０記載の集積型バイポーラ半導体装置。 The separation distance between a plurality of bipolar semiconductor chips attached to the support is determined so that the transient thermal impedance between the bipolar semiconductor chips is excessive between the bipolar semiconductor chip and the junction between the support and the heat sink. 11. The integrated bipolar semiconductor device according to claim 10 , wherein the integrated bipolar semiconductor device is selected so as to be smaller than thermal impedance . 前記バイポーラ半導体素子と前記支持体との間に、前記支持体の材料より熱伝導率の大きい材料で作られた、過渡熱インピーダンスを低減させるための過渡熱インピーダンス低減材を設けたことを特徴とする請求項１０記載の集積型バイポーラ半導体装置。 A transient thermal impedance reducing material for reducing a transient thermal impedance made of a material having a thermal conductivity larger than that of the support is provided between the bipolar semiconductor element and the support. The integrated bipolar semiconductor device according to claim 10 . 前記バイポーラ半導体素子と前記支持体との間に、前記支持体の材料より熱伝導率の小さい材料で作られた、過渡熱インピーダンスを増加させるための過渡熱インピーダンス増加材を前記支持体に接して設け、前記過渡熱インピーダンス増加材と前記バイポーラ半導体素子との間に、前記支持体の材料より熱伝導率の大きい材料で作られた過渡熱インピーダンスを低減させる過渡熱インピーダンス低減材を設けたことを特徴とする請求項１０記載の集積型バイポーラ半導体装置。 A transient thermal impedance increasing material for increasing the transient thermal impedance, made of a material having a lower thermal conductivity than the material of the support, is in contact with the support between the bipolar semiconductor element and the support. Providing a transient thermal impedance reducing material for reducing a transient thermal impedance made of a material having a thermal conductivity larger than that of the support material, between the transient thermal impedance increasing material and the bipolar semiconductor element. 11. The integrated bipolar semiconductor device according to claim 10, wherein:
JP2002034645A 2002-02-12 2002-02-12 Integrated bipolar semiconductor device Expired - Fee Related JP3898525B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002034645A JP3898525B2 (en) 2002-02-12 2002-02-12 Integrated bipolar semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002034645A JP3898525B2 (en) 2002-02-12 2002-02-12 Integrated bipolar semiconductor device

Publications (2)

Publication Number Publication Date
JP2003243648A JP2003243648A (en) 2003-08-29
JP3898525B2 true JP3898525B2 (en) 2007-03-28

Family

ID=27777078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002034645A Expired - Fee Related JP3898525B2 (en) 2002-02-12 2002-02-12 Integrated bipolar semiconductor device

Country Status (1)

Country Link
JP (1) JP3898525B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006211805A (en) * 2005-01-27 2006-08-10 Kansai Electric Power Co Inc:The Switching device
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods

Also Published As

Publication number Publication date
JP2003243648A (en) 2003-08-29

Similar Documents

Publication Publication Date Title
US10522517B2 (en) Half-bridge power semiconductor module and manufacturing method therefor
JP5542567B2 (en) Semiconductor device
EP2503595A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
JP2020098921A (en) HIGH CURRENT, LOW SWITCHING LOSS SiC POWER MODULE
CN109755228B (en) Semiconductor device with reliably switchable controllable semiconductor elements
US11171571B2 (en) Alternating current solid-state switch
JP3898525B2 (en) Integrated bipolar semiconductor device
JP2024008998A (en) Electronic circuit, semiconductor module, and semiconductor device
JP2009021395A (en) Semiconductor device
US20190148258A1 (en) Power semiconductor device
JPS6022345A (en) Semiconductor device
JP2012084621A (en) Electrode terminal and semiconductor module
Chamund et al. High power density IGBT module for high reliability applications
US11133303B2 (en) Semiconductor device and semiconductor arrangement comprising semiconductor devices
US20230187309A1 (en) Double-sided heat dissipation power semiconductor module and method of manufacturing the same
KR102434465B1 (en) Flip-stack type semiconductor package and method thereof
JP3240772U (en) power semiconductor module
WO2018029801A1 (en) Semiconductor device
US20220216199A1 (en) Electronic circuit and semiconductor module
US20230170292A1 (en) Semiconductor device
WO2023139720A1 (en) Semiconductor device
US11742312B2 (en) Hybrid short circuit failure mode preform for power semiconductor devices
JP7183354B1 (en) semiconductor module
CN109244057B (en) Gallium nitride device of cascode cascade structure
US11967545B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051108

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350