JP3892777B2 - Wiring board manufacturing method, wiring board - Google Patents
Wiring board manufacturing method, wiring board Download PDFInfo
- Publication number
- JP3892777B2 JP3892777B2 JP2002247482A JP2002247482A JP3892777B2 JP 3892777 B2 JP3892777 B2 JP 3892777B2 JP 2002247482 A JP2002247482 A JP 2002247482A JP 2002247482 A JP2002247482 A JP 2002247482A JP 3892777 B2 JP3892777 B2 JP 3892777B2
- Authority
- JP
- Japan
- Prior art keywords
- small
- diameter via
- diameter
- land portion
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、充填ビア導体を有する配線基板、及びその製造方法に関する。
【0002】
【従来の技術】
従来の配線基板500について、図8にその上面図、図9にそのL−L断面図を示す。この配線基板500は、図9に示すように、第1樹脂絶縁層580、第2樹脂絶縁層520、第3樹脂絶縁層530、第4樹脂絶縁層540の順に外側に向かって積層された樹脂絶縁層を有している。このうち、第3樹脂絶縁層530には、厚さ方向に貫通するビアホール511b,511c、このビアホール511b,511c内に充填された充填ビア導体510b,510cが形成されている。この充填ビア導体510b,510cは、ビアホール511b,511c内に位置するビア充填部513b,513c、及びこのビア充填部513b,513cより外側に位置するビアランド部515b,515cをそれぞれ有している。なお、ビアホール511bの内径とビアホール511cの内径とは等しく、85μmである。
【0003】
【発明が解決しようとする課題】
さらに、この配線基板500では、図9に示すように、第4樹脂絶縁層540が最外層を構成し、充填ビア導体510bのビアランド部515bが、第4樹脂絶縁層540の貫通孔545から露出してIC等の電子部品のフリップチップ実装用の接続端子(いわゆるフリップチップパッド)を構成している。そして、充填ビア導体510bのビアランド部515bを介してIC等をフリップチップ実装し易くするため、図9に拡大して示すような、周囲より盛り上がったビア凸部516bを有するビアランド部515bを形成することがあった。このようにすることで、IC等をフリップチップ実装するために、貫通孔545から露出したビアランド部515b上にハンダバンプを形成するときは、ハンダボイドができにくく、ハンダバンプとビアランド部515bとの接続性が良好となる。しかしながら、このようにすると、第4樹脂絶縁層540に被覆される充填ビア導体510cのビアランド部515cも盛り上がってしまう。
【0004】
ところで、一般的な配線基板では、配線基板500のように、フリップチップパッドとなるビアランド部515bを有する充填ビア導体510bは密集して形成され、それ以外の充填ビア導体510cは充填ビア導体510bに比して疎らに形成される(図8参照)。そして、このような充填ビア導体510b,510cは、例えば、セミアディティブ法により、ビアホール511b,511cに無電解銅メッキ、メッキレジスト形成、及び電解銅メッキ等を行うことで形成される。しかし、図8に示すように、ビアホール511cはビアホール511bに比して疎らに配置されているため、無電解銅メッキ層及び所定パターンのメッキレジストを形成して電解銅メッキを行うと、ビアホール511cの部分にはビアホール511bの部分に比して電界が集中し、多量の銅が析出する傾向がある。ゆえに、ビアランド部515cはビアランド部515bに比して大きく盛り上がり、図9に拡大して示すように、大きく盛り上がったビア凸部516cが形成されてしまう。具体的には、ビア凸部516bの突出量Fが平均して約7.3μm(突出)に対し、ビア凸部516cの突出量Gは平均して約9.5μm(突出)であった。
【0005】
このため、例えば、熱硬化性樹脂フィルムを積層し、加熱硬化して第4樹脂絶縁層540とする際、ビアランド部515cを被覆する部分の樹脂が流動して周囲に拡がり易くなっていた。ゆえに、図9に拡大して示すように、このビアランド部515cを被覆する樹脂であるビアランド被覆部541の厚みJが極めて薄くなる場合があった。具体的には、第4樹脂絶縁層540を積層するために、厚さ21μmのエポキシ樹脂フィルムを加熱硬化した場合に、ビアランド被覆部541の厚みJが5μm程度になってしまうことがあった。従って、ビアランド部515cの絶縁性、耐湿性等が十分に確保できない虞があった。
【0006】
本発明は、かかる現状に鑑みてなされたものであって、フリップチップとの接続性が良く、さらに、被覆樹脂絶縁層のうちビアランド部を被覆する部分が、このビアランド部の絶縁性、耐湿性等を確保するのに十分な厚みを有する配線基板、及びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段、作用及び効果】
その解決手段は、基層の厚さ方向外側に、自身を厚さ方向に貫通する複数のビアホールであって、上記ビアホールのうち内径の小さい小径ビアホール、及び上記小径ビアホールよりも内径の大きい大径ビアホールを含むビアホールを有する外側樹脂絶縁層を形成する外側樹脂絶縁層形成工程と、電解メッキを含む処理により上記小径ビアホールに、上記小径ビアホール内に位置する小径ビア充填部、及び上記小径ビア充填部よりも厚さ方向外側に位置し、周囲より盛り上がった小径ビア凸部を含む小径ビアランド部、を有する小径充填ビア導体を形成すると共に、上記大径ビアホールに、上記大径ビアホール内に位置する大径ビア充填部、及び上記大径ビア充填部よりも厚さ方向外側に位置し、上記小径ビアランド部の上記小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含む大径ビアランド部、を有する大径充填ビア導体を形成する充填ビア導体形成工程と、上記外側樹脂絶縁層の外側面上に位置し、上記小径ビアランド部及び上記大径ビアランド部を被覆する被覆樹脂絶縁層であって、上記被覆樹脂絶縁層を厚さ方向に貫通し、上記小径ビアランド部のうち少なくとも上記小径ビア凸部が露出する貫通孔を有する被覆樹脂絶縁層を形成し、上記貫通孔から露出する小径ビア凸部を含む小径ビアランド部を、フリップチップ実装用の接続端子とする被覆樹脂絶縁層形成工程と、を備える配線基板の製造方法である。
【0008】
本発明の配線基板の製造方法では、外側樹脂絶縁層形成工程において、内径の小さい小径ビアホールとこの小径ビアホールよりも内径の大きい大径ビアホールとを形成する。このようにすることで、充填ビア導体形成工程において、大径ビアホールを充填するために必要な導体の量が、小径ビアホールを充填するために必要な導体の量に比して多くなる。このため、充填ビア導体形成工程において、小径ビア凸部を含む小径ビアランド部を形成すると共に、この小径ビアランド部の小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含む大径ビアランド部を形成することができる。
【0009】
さらに、被覆樹脂絶縁層形成工程において、例えば、熱硬化性樹脂フィルムを加熱硬化する際、大径ビアランド部を被覆する部分の樹脂が周囲に拡がりにくくなる。従って、本発明の配線基板の製造方法では、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分について、大径ビアランド部の絶縁性、耐湿性等が十分に確保できる厚みにすることができる。さらに、本発明の被覆樹脂絶縁層形成工程では、小径ビアランド部のうち少なくとも小径ビア凸部が露出する貫通孔を形成し、この貫通孔から露出する小径ビア凸部を含む小径ビアランド部を、フリップチップ実装用の接続端子とする。このようにすることで、ICやチップコンデンサ等の電子部品をフリップチップ実装するために、例えば、小径ビア凸部を含む小径ビアランド部上にハンダバンプを形成するときは、ハンダボイドができにくく、ハンダバンプと小径ビアランド部との接続性が良好となる。
【0010】
さらに、上記配線基板の製造方法であって、前記外側樹脂絶縁層形成工程では、前記小径ビアホールの内径D(μm)、及び前記大径ビアホールの内径E(μm)について、E≧1.15Dの関係を満たすようにする配線基板の製造方法とすると良い。
【0011】
本発明の外側樹脂絶縁層形成工程では、小径ビアホールの内径D(μm)、及び大径ビアホールの内径E(μm)について、E≧1.15Dの関係を満たすようにする。両ビアホールの内径をこのような大小関係にすることで、大径ビアホールを充填するために必要な導体の量と小径ビアホールを充填するために必要な導体の量との差が大きくなり、小径ビア凸部を有する小径ビアランド部を形成しても、周囲より窪んだ大径ビア凹部を有する大径ビアランド部を形成することが可能となる。このため、本発明の被覆樹脂絶縁層形成工程において、例えば、熱硬化性樹脂フィルムを加熱硬化する際、大径ビアランド部を被覆する部分の樹脂が、より一層周囲に拡がりにくくなる。従って、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分について、より一層、大径ビアランド部の絶縁性、耐湿性等が十分に確保できる厚みにすることができる。
【0012】
さらに、上記いずれかの配線基板の製造方法であって、前記充填ビア導体形成工程では、前記大径ビアランド部が周囲より窪んだ大径ビア凹部を有する前記大径充填ビア導体を形成する配線基板の製造方法とすると良い。
【0013】
本発明の充填ビア導体形成工程では、周囲より窪んだ大径ビア凹部を有する大径ビアランド部を形成する。このようにすることで、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分について、より一層、大径ビアランド部の絶縁性、耐湿性等が十分に確保できる厚みにすることができる。
【0014】
さらに、上記いずれかの配線基板の製造方法であって、前記外側樹脂絶縁層形成工程では、前記小径ビアホールを密集して配置し、前記大径ビアホールを上記小径ビアホールに比して疎らに配置する配線基板の製造方法の場合に効果的である。
【0015】
本発明の外側樹脂絶縁層形成工程では、フリップチップ実装用の接続端子(フリップチップパッド)を形成する小径ビアホールを密集して配置し、それ以外の大径ビアホールを小径ビアホールに比して疎らに配置する。
フリップチップパッドを有する配線基板では、一般的に、フリップチップパッドとするビアランド部を密集して配置し、それ以外のビアランド部は疎らに配置することが多い。つまり、フリップチップパッドを有する充填ビア導体を密集して形成し、それ以外の充填ビア導体を疎らに形成することが多い。しかし、これらの充填ビア導体は、例えば、セミアディティブ法により、ビアホールに無電解銅メッキ、メッキレジスト形成、及び電解銅メッキ等を行うことで形成する。しかし、電解銅メッキの際、密集して配置したビアホールの部分に比して、疎らに配置したビアホールの部分に電界が集中してしまうので、密集して配置したビアランド、つまりフリップチップパッドを盛り上げようとすると、それ以外の疎らに配置したビアランドがさらに大きく盛り上がってしまう傾向があった。
【0016】
これに対し、本発明の配線基板の製造方法では、密集して配置したビアホールを小径ビアホール、疎らに配置したビアホールを大径ビアホールとしている。このため、充填ビア導体形成工程において、電解メッキの際、小径ビアホールの部分に比して、大径ビアホールの部分に電界が集中しても、小径ビア凸部を含む小径ビアランド部を形成すると共に、この小径ビアランド部の小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、または周囲より窪んだ大径ビア凹部を含む大径ビアランド部を形成することが可能となる。
【0017】
従って、本発明の被覆樹脂絶縁層形成工程において、例えば、熱硬化性樹脂フィルムを加熱硬化する際、大径ビアランド部を被覆する部分の樹脂が周囲に拡がりにくくなる。ゆえに、被覆樹脂絶縁層のうちフリップチップパッドとしない大径ビアランド部を被覆する部分について、大径ビアランド部の絶縁性、耐湿性等が十分に確保できる厚みにすることができる。さらに、本発明の被覆樹脂絶縁層形成工程では、小径ビアランド部のうち少なくとも小径ビア凸部が露出する貫通孔を形成し、この貫通孔から露出する小径ビア凸部を含む小径ビアランド部を、フリップチップ実装用の接続端子とする。このようにすることで、IC等をフリップチップ実装するために、例えば、小径ビア凸部を含む小径ビアランド部上にハンダバンプを形成するときは、ハンダボイドができにくく、ハンダバンプと小径ビアランド部との接続性が良好となる。
【0018】
他の解決手段は、基層と、上記基層の厚さ方向外側に積層された外側樹脂絶縁層と、上記外側樹脂絶縁層を厚さ方向に貫通する複数のビアホールであって、上記ビアホールのうち内径の小さい小径ビアホール、及び上記小径ビアホールよりも内径の大きい大径ビアホール、を有するビアホールと、上記ビアホール内に電解メッキにより充填された複数の充填ビア導体であって、上記小径ビアホール内に位置する小径ビア充填部と、上記小径ビア充填部より外側に位置する小径ビアランド部と、を含む小径充填ビア導体、及び上記大径ビアホール内に位置する大径ビア充填部と、上記大径ビア充填部より外側に位置する大径ビアランド部と、を含む大径充填ビア導体、を有する充填ビア導体と、上記外側樹脂絶縁層の厚さ方向外側に積層され、上記小径ビアランド部の少なくとも一部及び上記大径ビアランド部を被覆する被覆樹脂絶縁層と、上記被覆樹脂絶縁層を厚さ方向に貫通し、上記小径ビアランド部の一部が露出する貫通孔と、を備える配線基板であって、上記小径ビアランド部は、周囲より盛り上がった小径ビア凸部を含み、上記大径ビアランド部は、上記小径ビアランド部の上記小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含み、上記小径ビアランド部のうち少なくとも上記小径ビア凸部は、上記被覆樹脂絶縁層の上記貫通孔から露出し、上記貫通孔から露出する小径ビア凸部を含む小径ビアランド部を、フリップチップ実装用の接続端子としてなる配線基板である。
【0019】
本発明の配線基板では、小径充填ビア導体の小径ビアランド部が周囲より盛り上がった小径ビア凸部を含んでいる。そして、この小径ビアランド部のうち少なくとも小径ビア凸部は被覆樹脂絶縁層の貫通孔から露出し、これをフリップチップ実装用の接続端子としている。このため、小径ビアランド部を介してIC等をフリップチップ実装するために、この小径ビア凸部を含む小径ビアランド部上にハンダバンプを形成するときは、ハンダボイドができにくく、ハンダバンプと小径ビアランド部との接続性が良好となる。
【0020】
さらに、本発明の配線基板では、大径充填ビア導体の大径ビアランド部が、小径ビアランド部の小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、または周囲より窪んだ大径ビア凹部を有している。このため、本発明の配線基板は、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分が厚くなり、大径ビアランド部の絶縁性、耐湿性等を確保することができる。
【0021】
さらに、上記配線基板であって、前記大径ビアランド部は、周囲より窪んだ大径ビア凹部を含む配線基板とすると良い。
【0022】
本発明の充配線基板では、大径ビアランド部が周囲より窪んだ大径ビア凹部を含んでいる。このため、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分が、より一層厚くなり、大径ビアランド部の絶縁性、耐湿性等を十分に確保することができる。
【0023】
さらに、上記いずれかの配線基板であって、前記小径ビアホールは密集して配置され、前記大径ビアホールは上記小径ビアホールに比して疎らに配置されてなる配線基板の場合に効果的である。
【0024】
ところで、フリップチップパッドを有する配線基板では、一般的に、フリップチップパッドとするビアランド部が密集して配置され、それ以外のビアランド部は疎らに配置されることが多い。これに対し、本発明の配線基板では、フリップチップ実装用の接続端子(フリップチップパッド)を有する小径ビアホールが密集して配置され、それ以外の大径ビアホールが小径ビアホールに比して疎らに配置されている。そして、フリップチップパッドとする小径充填ビア導体の小径ビアランド部が周囲より盛り上がった小径ビア凸部を有しているので、フリップチップとの接続性が良好となる。さらに、大径充填ビア導体の大径ビアランド部が、小径ビアランド部の小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、または周囲より窪んだ大径ビア凹部を有しているので、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分が厚くなり、大径ビアランド部の絶縁性、耐湿性等を確保することができる。
【0025】
【発明の実施の形態】
(実施形態)
本発明の実施の形態である配線基板100について、図面を参照しつつ説明する。まず、図1に本実施形態の配線基板100の上面図を示し、図2に図1のA−A断面図を示す。図2に示すように、本実施形態の配線基板100は、第1樹脂絶縁層180、第2樹脂絶縁層120、第3樹脂絶縁層130、第4樹脂絶縁層140の順に外側に向かって積層された樹脂絶縁層を有している。なお、本実施形態の配線基板100では、第1樹脂絶縁層180及び第2樹脂絶縁層120が基層、第3樹脂絶縁層130が外側樹脂絶縁層、第4樹脂絶縁層140が被覆樹脂絶縁層に相当する。
【0026】
このうち、第3樹脂絶縁層130には、厚さ方向に貫通する小径ビアホール111b及び、この小径ビアホール111bより内径の大きい大径ビアホール111cが形成されている。具体的には、小径ビアホール111bの内径Dを85μm、大径ビアホール111cの内径Eを100μmとしている。なお、図1に示すように、小径ビアホール111bは密集して形成されており、大径ビアホール111cは小径ビアホール111bに比して疎らに形成されている。
【0027】
さらに、図2に示すように、小径ビアホール111bには、小径充填ビア導体110bが形成されており、この小径充填ビア導体110bは、小径ビアホール111b内に位置する小径ビア充填部113b及びこの小径ビア充填部113bより外側に位置する小径ビアランド部115bを有している。同様に、大径ビアホール111cには、大径充填ビア導体110cが形成されており、この大径充填ビア導体110cは、大径ビアホール111c内に位置する大径ビア充填部113c及びこの大径ビア充填部113cより外側に位置する大径ビアランド部115cを有している。
【0028】
さらに、本実施形態の配線基板100は、図2に拡大して示すように、小径ビアランド部115bが、周囲より盛り上がった小径ビア凸部116bを有している。具体的には、小径ビア凸部116bの突出量Fは、平均して約7.3μmとなっている。そして、この小径ビア凸部116bを含む小径ビアランド部115bが、IC等をフリップチップ実装するために、配線基板100の最外層を構成する第4樹脂絶縁層140に形成された貫通孔145から露出した、いわゆるフリップチップパッドを構成している(図1,図2参照)。ゆえに、小径ビアランド部115bを介してIC等をフリップチップ実装するため、小径ビア凸部116bを含む小径ビアランド部115b上に図示しないハンダバンプを形成する際、ハンダボイドができにくく、ハンダバンプと小径ビアランド部115bとの接続性が良好となる。
【0029】
さらに、本実施形態の配線基板100では、図2に拡大して示すように、大径ビアランド部115cが周囲より窪んだ大径ビア凹部116cを有している。具体的には、大径ビア凹部116cの突出量Gは、平均して−約3.5μm(陥没)であった。このため、第4樹脂絶縁層140のうち大径ビアランド部115cを被覆する部分である大径ビアランド被覆部141の厚みJが、大径ビアランド部115cの絶縁性、耐湿性等を確保するのに十分な厚みとなっている。具体的には、大径ビアランド被覆部141の厚みJは15μm程度となっている。
【0030】
以上に説明した本実施形態の配線基板100は、次のようにして製造する。
まず、外側樹脂絶縁層形成工程において、図3に示すように、第2樹脂絶縁層120の外側面120b上に厚さ35μmのエポキシ樹脂フィルムを積層する。次いで、露光・現像して、所定の位置に小径ビアホール111b及び大径ビアホール111cを形成する。その後、加熱硬化して、第3樹脂絶縁層130を形成する。なお、この被覆樹脂絶縁層形成工程では、小径ビアホール111bの内径Dを85μm、大径ビアホール111cの内径Eを100μmとしている。さらに、小径ビアホール111bを密集して配置し、大径ビアホール111cを小径ビアホール111bに比して疎らに配置している。
【0031】
次に、充填ビア導体形成工程において、公知のセミアディティブ法により、無電解銅メッキ、メッキレジスト形成、電解銅メッキ、メッキレジスト除去、ソフトエッチング等の処理を行うことで、図4に示すように、小径ビアホール111bに、小径ビア充填部113b及び小径ビアランド部115bを有する小径充填ビア導体110bを形成する。これと同時に、大径ビアホール111cに、大径ビア充填部113c及び大径ビアランド部115cを有する大径充填ビア導体110cを形成する。なお、図4に拡大して示すように、本実施形態では、周囲より盛り上がった小径ビア凸部116bを有する小径ビアランド部115bを形成し、周囲より窪んだ大径ビア凹部116cを有する大径ビアランド部115cを形成する。具体的には、小径ビア凸部116bの突出量Fを平均して約7.3μm、大径ビア凹部116cの突出量Gを平均して−約3.5μm(陥没)としている。
【0032】
ところで、従来の充填ビア導体形成工程では、電解メッキ処理の際、図9に示すように、フリップチップとの接続性を良好とするために、ビア凸部516bを含むビアランド部515bを形成すると、図9に拡大して示すように、第4樹脂絶縁層に被覆されるビアランド部515cが大きく盛り上がってしまい、ビア凸部516cを含むビアランド部515cが形成されてしまった。これは、ビアホール511cがビアホール511bに比して疎らに配置されているため、無電解銅メッキ層及び所定パターンのメッキレジストを形成して電解銅メッキを行うと、ビアホール511cの部分に電界が集中し、ビアホール511bの部分に比して多量の銅が析出したためである。
【0033】
これに対し、本実施形態では、先の外側樹脂絶縁層形成工程において、小径ビアホール111bの内径D=85(μm)に対して大径ビアホール111cの内径Eを100μmと大きくしている。このため、後の充填ビア導体形成工程で、大径ビアホール111cを充填するために必要な銅が、小径ビアホール111bを充填するために必要な銅に比して多くなる。ゆえに、電解銅メッキの際、小径ビアホール111bの部分に比して大径ビアホール111cの部分に電界が集中しても、図4に拡大して示すように、小径ビア凸部116bを含む小径ビアランド部115bを形成すると共に、大径ビア凹部116cを含む大径ビアランド部115cを形成することができる。
【0034】
次いで、被覆樹脂絶縁層形成工程において、図5に示すように、第3樹脂絶縁層130の外側面130b上に厚さ21μmのエポキシ樹脂フィルムを積層する。次いで、露光・現像して、小径ビア凸部116bを含む小径ビアランド部115bを露出させる貫通孔145を形成する。その後、加熱硬化して、小径ビアランド部115bの一部、大径ビアランド部115c等を被覆する第4樹脂絶縁層140を形成する。
【0035】
ところで、充填ビア導体形成工程において、大径ビア凹部116cを含む大径ビアランド部115cを形成しているので、エポキシ樹脂フィルムを加熱硬化させる際、大径ビアランド部115cを被覆する部分の樹脂が周囲に拡がりにくくなる。このため、図5に示すように、第4樹脂絶縁層140の大径ビアランド被覆部141の厚みJについて、大径ビアランド部115cの絶縁性等を確保するのに十分な厚みにすることができる。具体的には、大径ビアランド被覆部141の厚みJを15μm程度にすることができた。
【0036】
以上のようにして、本実施形態の配線基板100が完成する。その後、本実施形態の配線基板100では、第4樹脂絶縁層140の貫通孔145から露出した小径ビアランド部115bを介してIC等をフリップチップ実装するため、この小径ビアランド部115b上に図示しないハンダバンプを形成する。このとき、本実施形態の配線基板100では、小径ビア凸部116bを含む小径ビアランド部115bを形成しているので、ハンダボイドができにくく、ハンダバンプと小径ビアランド部115bとの接続性が良好となる。
【0037】
(変形形態1)
次に、実施形態の配線基板100の第1の変形形態である配線基板200について説明する。本変形形態の配線基板200は、実施形態の配線基板100と比較して、大径ビアホールの内径、大径ビアランド部の形状が異なり、その他の部分についてはほぼ同様である。従って、実施形態の配線基板100と異なる部分を中心に説明し、その他の部分については説明を省略または簡略化する。
【0038】
まず、図1に本変形形態の配線基板200の上面図を示し、図6に図1のA−A断面図を示す。この配線基板200のうち第3樹脂絶縁層130には、実施形態の配線基板100と同等の小径ビアホール111b及び、この小径ビアホール111bより内径の大きい大径ビアホール211cが形成されている。具体的には、小径ビアホール111bの内径Dは、実施形態の配線基板100と同等の85μmとするが、大径ビアホール211cの内径Eは、実施形態の配線基板100より小さい95μmとしている。
【0039】
そして、本変形形態の配線基板200では、図6に拡大して示すように、小径ビアランド部115bは、実施形態の配線基板100と同様に、周囲より盛り上がった小径ビア凸部116bを有している。具体的には、小径ビア凸部116bの突出量Fは、平均して約7.3μmとなっている。さらに、図6に拡大して示すように、大径ビアランド部215は、実施形態の配線基板100と異なり、凹凸のない平坦部216cを有している。
【0040】
ところで、実施形態の配線基板100では、充填ビア導体形成工程において、大径ビア凹部116cを有する大径ビアランド部115cを形成した。このようにすることで、後の被覆樹脂絶縁層形成工程において、大径ビアランド部115cを被覆する大径ビアランド被覆部141の厚みJを大径ビアランド部115cの絶縁性、耐湿性等を確保するのに十分な厚みとすることができた。
これに対し、本変形形態の配線基板200では、充填ビア導体形成工程において、凹凸のない平坦部216cを有する大径ビアランド部215cを形成する。このようにすることで、後の被覆樹脂絶縁層形成工程において、エポキシ樹脂フィルムを加熱硬化する際、大径ビアランド部215cを被覆する部分の樹脂が周囲に拡がりにくくなる。このため、本変形形態の配線基板200でも、第4樹脂絶縁層140のうち大径ビアランド部215cを被覆する部分である大径ビアランド被覆部241の厚みJを、大径ビアランド部215cの絶縁性、耐湿性等を確保するのに十分な厚みとすることができる。具体的には、大径ビアランド被覆部241の厚みJは15μm程度となる。
【0041】
(変形形態2)
次に、実施形態の配線基板100の第2の変形形態である配線基板300について説明する。本変形形態の配線基板300は、実施形態の配線基板100と比較して、大径ビアホールの内径、大径ビアランド部の形状が異なり、その他の部分についてはほぼ同様である。従って、実施形態の配線基板100と異なる部分を中心に説明し、その他の部分については説明を省略または簡略化する。
【0042】
まず、図1に本変形形態の配線基板300の上面図を示し、図7に図1のA−A断面図を示す。この配線基板300のうち第3樹脂絶縁層130には、実施形態の配線基板100と同等の小径ビアホール111b及び、この小径ビアホール111bより内径の大きい大径ビアホール311cが形成されている。具体的には、小径ビアホール111bの内径Dは、実施形態の配線基板100と同等の85μmとするが、大径ビアホール311cの内径Eは、実施形態の配線基板100の大径ビアホール111cより小さく、さらに、変形形態1の配線基板200の大径ビアホール211cよりも小さい93μmとしている。
【0043】
そして、本変形形態の配線基板300では、図7に拡大して示すように、小径ビアランド部115bは、実施形態の配線基板100と同様に、周囲より盛り上がった小径ビア凸部116bを有している。具体的には、小径ビア凸部116bの突出量Fは、平均して約7.3μmとなっている。さらに、図7に拡大して示すように、大径ビアランド部315cは、実施形態の配線基板100と異なり、周囲より盛り上がった大径ビア凸部316cを有している。具体的には、大径ビア凸部316cの突出量Gは、平均して約3.3μm(突出)であった。
【0044】
ところで、実施形態の配線基板100では、充填ビア導体形成工程において、大径ビア凹部116cを有する大径ビアランド部115cを形成した。このようにすることで、後の被覆樹脂絶縁層形成工程において、大径ビアランド部115cを被覆する大径ビアランド被覆部141の厚みJを大径ビアランド部115cの絶縁性、耐湿性等を確保するのに十分な厚みとすることができた。
これに対し、本変形形態の配線基板300では、充填ビア導体形成工程において、大径ビア凸部316cを有する大径ビアランド部315cを形成する。しかし、大径ビア凸部316cの突出量Gは、従来の配線基板500のビア凸部516cの突出量Gに比して小さくしている。このようにすることで、後の被覆樹脂絶縁層形成工程において、エポキシ樹脂フィルムを加熱硬化する際、大径ビアランド部215cを被覆する部分の樹脂が周囲に拡がりにくくなる。このため、本変形形態の配線基板300でも、第4樹脂絶縁層140のうち大径ビアランド部315cを被覆する部分である大径ビアランド被覆部341の厚みJを、大径ビアランド部315cの絶縁性、耐湿性等を確保するのに十分な厚みとすることができる。具体的には、大径ビアランド被覆部341の厚みJは15μm程度となる。
【0045】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、実施形態では、小径ビアホール111bの内径Dを85μm、大径ビアホール111cの内径Eを100μmとすることで、小径ビア凸部116bを有する小径ビアランド部115c、及び大径ビア凹部116cを有する大径ビアランド部115cを形成した。しかし、E≧1.15Dの関係を満たすようにすれば、小径ビア凸部を有する小径ビアランド部、及び大径ビア凹部を有する大径ビアランド部を形成できる。
【図面の簡単な説明】
【図1】実施形態にかかる配線基板100、変形形態1にかかる配線基板200、及び変形形態2にかかる配線基板300の上面図である。
【図2】実施形態にかかる配線基板100を示す図であり、図1のA−A断面図である。
【図3】実施形態にかかる配線基板100の製造方法に関し、外側樹脂絶縁層形成工程を説明するための断面斜視図である。
【図4】実施形態にかかる配線基板100の製造方法に関し、充填ビア導体形成工程を説明するための断面斜視図である。
【図5】実施形態にかかる配線基板100の製造方法に関し、被覆樹脂絶縁層形成工程を説明するための断面斜視図である。
【図6】変形形態1にかかる配線基板200を示す図であり、図1のA−A断面図である。
【図7】変形形態2にかかる配線基板300を示す図であり、図1のA−A断面図である。
【図8】従来の配線基板500の上面図である。
【図9】従来の配線基板500を示す図であり、図8のL−L断面図である。
【符号の説明】
100,200,300,500 配線基板
110b 小径充填ビア導体
110c,210c,310c 大径充填ビア導体
111b 小径ビアホール
111c,211c,311c 大径ビアホール
113b 小径ビア充填部
113c,213c,313c 大径ビア充填部
115b 小径ビアランド部
115c,215c,315c 大径ビアランド部
116b 小径ビア凸部
116c 大径ビア凹部
216c 平坦部
316c 大径ビア凸部
120,520 第2樹脂絶縁層(基層)
130,530 第3樹脂絶縁層(外側樹脂絶縁層)
140,540 第4樹脂絶縁層(被覆樹脂絶縁層)
145,545 貫通孔
180,580 第1樹脂絶縁層(基層)
D 小径ビアホール111bの内径
E 大径ビアホール111c,211c,311cの内径
F 小径ビア凸部116b、またはビア凸部516bの突出量
G 大径ビア凹部116c、平坦部216c、大径ビア凸部316c、またはビア凸部516cの突出量[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board having a filled via conductor and a manufacturing method thereof.
[0002]
[Prior art]
FIG. 8 is a top view of a
[0003]
[Problems to be solved by the invention]
Further, in this
[0004]
By the way, in a general wiring board, like the
[0005]
For this reason, for example, when a thermosetting resin film is laminated and heat-cured to form the fourth
[0006]
The present invention has been made in view of such a situation, and has good connectivity with a flip chip. Further, the portion of the coating resin insulation layer that covers the via land portion is the insulating property and moisture resistance of the via land portion. An object of the present invention is to provide a wiring board having a sufficient thickness to ensure the above, and a manufacturing method thereof.
[0007]
[Means, actions and effects for solving the problems]
The solution includes a plurality of via holes penetrating through the base layer in the thickness direction, the small-diameter via hole having a small inner diameter, and the large-diameter via hole having a larger inner diameter than the small-diameter via hole. An outer resin insulating layer forming step of forming an outer resin insulating layer having a via hole including: a small diameter via filling portion located in the small diameter via hole, and a small diameter via filling portion in the small diameter via hole by a process including electrolytic plating; Forming a small-diameter filled via conductor having a small-diameter via land including a small-diameter via protrusion protruding from the periphery, and having a large diameter located in the large-diameter via hole. Than the via filling portion, and the small diameter via protrusion of the small diameter via land portion, located on the outer side in the thickness direction than the large diameter via filling portion Filled via conductor formation for forming a large-diameter filled via conductor having a large-diameter via convex portion having a low rising height, a flat portion without irregularities, and a large-diameter via land portion including a large-diameter via concave portion recessed from the periphery A coating resin insulation layer located on the outer surface of the outer resin insulation layer and covering the small-diameter via land portion and the large-diameter via land portion, penetrating the coating resin insulation layer in the thickness direction; A connecting resin insulating layer having a through-hole exposing at least the small-diameter via protrusion from the small-diameter via land is formed, and the small-diameter via land including the small-diameter via protrusion exposed from the through-hole is connected for flip chip mounting. And a covering resin insulation layer forming step as a terminal.
[0008]
In the method for manufacturing a wiring board according to the present invention, in the outer resin insulating layer forming step, a small diameter via hole having a small inner diameter and a large diameter via hole having a larger inner diameter than the small diameter via hole are formed. By doing so, in the filled via conductor forming step, the amount of conductor necessary for filling the large diameter via hole is larger than the amount of conductor necessary for filling the small diameter via hole. For this reason, in the filling via conductor forming step, a small-diameter via land including a small-diameter via convex is formed, and a large-diameter via convex having a raised height lower than the small-diameter via convex of the small-diameter via land, a flat portion without unevenness. , And a large-diameter via land portion including any of the large-diameter via recesses recessed from the periphery can be formed.
[0009]
Further, in the covering resin insulating layer forming step, for example, when the thermosetting resin film is heat-cured, the resin of the portion covering the large-diameter via land portion is difficult to spread around. Therefore, in the method for manufacturing a wiring board according to the present invention, the portion of the coating resin insulation layer that covers the large-diameter via land portion can have a thickness that can sufficiently ensure the insulation, moisture resistance, and the like of the large-diameter via land portion. . Further, in the coating resin insulation layer forming step of the present invention, a through-hole in which at least a small-diameter via convex portion is exposed is formed in the small-diameter via land portion, and the small-diameter via land portion including the small-diameter via convex portion exposed from the through-hole is flipped. It is a connection terminal for chip mounting. In this way, for example, when solder bumps are formed on small-diameter via lands including small-diameter via protrusions in order to flip-chip mount electronic components such as ICs and chip capacitors, solder voids are difficult to form. Good connectivity with small diameter via land.
[0010]
Furthermore, in the method for manufacturing a wiring board, in the outer resin insulating layer forming step, E ≧ 1.15D for an inner diameter D (μm) of the small-diameter via hole and an inner diameter E (μm) of the large-diameter via hole. A method of manufacturing a wiring board that satisfies the relationship is preferable.
[0011]
In the outer resin insulating layer forming step of the present invention, the inner diameter D (μm) of the small-sized via hole and the inner diameter E (μm) of the large-sized via hole are made to satisfy the relationship of E ≧ 1.15D. By making the inner diameters of both via holes in such a size relationship, the difference between the amount of conductor required to fill the large diameter via hole and the amount of conductor required to fill the small diameter via hole becomes large, and the small diameter via Even if a small-diameter via land portion having a convex portion is formed, it is possible to form a large-diameter via land portion having a large-diameter via recess recessed from the periphery. For this reason, in the covering resin insulation layer forming step of the present invention, for example, when the thermosetting resin film is heat-cured, the resin of the portion covering the large-diameter via land portion is more difficult to spread around. Accordingly, the portion of the coating resin insulation layer that covers the large-diameter via land portion can be made to have a thickness that can sufficiently ensure the insulation, moisture resistance, and the like of the large-diameter via land portion.
[0012]
Furthermore, in any one of the above-described method for manufacturing a wiring board, in the filling via conductor forming step, the wiring board for forming the large diameter filled via conductor having a large diameter via concave portion in which the large diameter via land portion is recessed from the periphery. It is good to use this manufacturing method.
[0013]
In the filled via conductor forming step of the present invention, a large-diameter via land portion having a large-diameter via recess recessed from the periphery is formed. By doing in this way, about the part which coat | covers a large diameter via land part among coating resin insulation layers, it can be set as the thickness which can fully ensure the insulation, moisture resistance, etc. of a large diameter via land part.
[0014]
Further, in any one of the above wiring board manufacturing methods, in the outer resin insulating layer forming step, the small-diameter via holes are densely arranged, and the large-diameter via holes are arranged sparsely as compared with the small-diameter via holes. This is effective in the case of a method for manufacturing a wiring board.
[0015]
In the outer resin insulation layer forming step of the present invention, small-diameter via holes for forming flip-chip mounting connection terminals (flip-chip pads) are densely arranged, and other large-diameter via holes are sparser than small-diameter via holes. Deploy.
In a wiring board having flip chip pads, generally, via land portions serving as flip chip pads are densely arranged, and other via land portions are often arranged sparsely. That is, in many cases, the filled via conductors having flip chip pads are formed densely, and the other filled via conductors are formed sparsely. However, these filled via conductors are formed by performing electroless copper plating, plating resist formation, electrolytic copper plating, and the like on the via holes by, for example, a semi-additive method. However, when electrolytic copper plating is performed, the electric field concentrates on the sparsely arranged via holes as compared to the densely arranged via holes, so that the densely arranged via lands, that is, flip chip pads are raised. When trying to do so, the other sparsely arranged via lands tended to swell even more.
[0016]
In contrast, in the method for manufacturing a wiring board according to the present invention, densely arranged via holes are small diameter via holes, and sparsely arranged via holes are large diameter via holes. For this reason, in the filled via conductor forming process, when electrolytic plating is performed, a small-diameter via land portion including a small-diameter via convex portion is formed even if an electric field is concentrated on the large-diameter via hole portion as compared with the small-diameter via hole portion. It is possible to form a large-diameter via land portion including a large-diameter via convex portion having a raised height lower than the small-diameter via convex portion of the small-diameter via land portion, a flat portion without unevenness, or a large-diameter via concave portion recessed from the periphery. Become.
[0017]
Therefore, in the covering resin insulation layer forming step of the present invention, for example, when the thermosetting resin film is heat-cured, the resin of the portion covering the large-diameter via land portion is difficult to spread around. Therefore, the portion of the coating resin insulating layer that covers the large-diameter via land portion that is not used as the flip chip pad can have a thickness that can sufficiently ensure the insulation and moisture resistance of the large-diameter via land portion. Further, in the coating resin insulation layer forming step of the present invention, a through-hole in which at least a small-diameter via convex portion is exposed is formed in the small-diameter via land portion, and the small-diameter via land portion including the small-diameter via convex portion exposed from the through-hole is flipped. It is a connection terminal for chip mounting. In this way, for example, when forming a solder bump on a small-diameter via land portion including a small-diameter via convex portion in order to flip-chip mount an IC or the like, it is difficult to form a solder void, and the solder bump and the small-diameter via land portion are connected. Property is improved.
[0018]
Another solution is a base layer, an outer resin insulating layer stacked on the outer side in the thickness direction of the base layer, and a plurality of via holes penetrating the outer resin insulating layer in the thickness direction. A small-diameter via hole having a small diameter and a large-diameter via hole having a larger inner diameter than the small-diameter via hole, and a plurality of filled via conductors filled in the via hole by electrolytic plating, the small-diameter being located in the small-diameter via hole A small-diameter filled via conductor including a via-filling portion, a small-diameter via land portion located outside the small-diameter via-filling portion, a large-diameter via-filling portion located in the large-diameter via hole, and the large-diameter via-filling portion A large-diameter via land portion located outside, a large-diameter filled via conductor including a filled via conductor, and laminated on the outer side in the thickness direction of the outer resin insulating layer, A coating resin insulation layer covering at least a part of the small-diameter via land part and the large-diameter via land part, a through hole penetrating the coating resin insulation layer in the thickness direction, and exposing a part of the small-diameter via land part, The small-diameter via land portion includes a small-diameter via protrusion raised from the periphery, and the large-diameter via land portion has a large diameter with a raised height lower than the small-diameter via protrusion of the small-diameter via land portion. Any one of a via convex part, a flat part without unevenness, and a large-diameter via concave part recessed from the periphery, and at least the small-diameter via convex part of the small-diameter via land part is exposed from the through-hole of the covering resin insulating layer. The small-diameter via land portion including the small-diameter via protrusion exposed from the through hole serves as a wiring board serving as a connection terminal for flip chip mounting.
[0019]
In the wiring board of the present invention, the small-diameter via land portion of the small-diameter filled via conductor includes a small-diameter via convex portion that rises from the surroundings. Of the small-diameter via land portions, at least the small-diameter via protrusions are exposed from the through-holes of the coating resin insulating layer, and serve as connection terminals for flip chip mounting. For this reason, when solder bumps are formed on the small-diameter via land portions including the small-diameter via protrusions in order to flip-chip mount ICs or the like via the small-diameter via land portions, it is difficult to form solder voids. Good connectivity.
[0020]
Further, in the wiring board of the present invention, the large-diameter via land portion of the large-diameter filled via conductor is larger than the small-diameter via convex portion of the small-diameter via land portion and has a lower height than the large-diameter via convex portion, the flat portion without unevenness, or the periphery. It has a recessed large-diameter via recess. For this reason, in the wiring board of the present invention, the portion of the coating resin insulation layer that covers the large-diameter via land portion is thick, and the insulation and moisture resistance of the large-diameter via land portion can be ensured.
[0021]
Further, in the above wiring board, the large-diameter via land portion may be a wiring substrate including a large-diameter via recess recessed from the periphery.
[0022]
In the rechargeable wiring board of the present invention, the large-diameter via land portion includes a large-diameter via recess recessed from the periphery. For this reason, the part which coat | covers a large diameter via land part among coating resin insulation layers becomes still thicker, and the insulation of a large diameter via land part, moisture resistance, etc. can fully be ensured.
[0023]
Further, it is effective in the case of any one of the above wiring boards, in which the small diameter via holes are densely arranged and the large diameter via holes are arranged sparsely as compared with the small diameter via holes.
[0024]
By the way, in a wiring board having flip chip pads, generally, via land portions serving as flip chip pads are densely arranged and other via land portions are often arranged sparsely. In contrast, in the wiring board of the present invention, small-diameter via holes having flip-chip mounting connection terminals (flip-chip pads) are densely arranged, and other large-diameter via holes are arranged sparsely as compared to small-diameter via holes. Has been. Since the small-diameter via land portion of the small-diameter filled via conductor used as the flip-chip pad has the small-diameter via protrusion protruding from the periphery, the connectivity with the flip chip is improved. Furthermore, the large-diameter via land portion of the large-diameter filled via conductor has a large-diameter via convex portion having a raised height lower than the small-diameter via convex portion of the small-diameter via land portion, a flat portion without unevenness, or a large-diameter via concave portion recessed from the periphery. Therefore, the portion of the coating resin insulation layer that covers the large-diameter via land portion becomes thick, and the insulation and moisture resistance of the large-diameter via land portion can be ensured.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment)
A
[0026]
Among these, in the third
[0027]
Further, as shown in FIG. 2, a small-diameter filled via
[0028]
Further, in the
[0029]
Furthermore, in the
[0030]
The
First, in the outer resin insulating layer forming step, as shown in FIG. 3, an epoxy resin film having a thickness of 35 μm is laminated on the
[0031]
Next, in the filled via conductor forming step, by performing a process such as electroless copper plating, plating resist formation, electrolytic copper plating, plating resist removal, and soft etching by a known semi-additive method, as shown in FIG. The small diameter filled via
[0032]
By the way, in the conventional filled via conductor forming step, as shown in FIG. 9, during the electrolytic plating process, in order to improve the connectivity with the flip chip, the via
[0033]
In contrast, in the present embodiment, in the previous outer resin insulation layer forming step, the inner diameter E of the large via
[0034]
Next, in the covering resin insulating layer forming step, as shown in FIG. 5, an epoxy resin film having a thickness of 21 μm is laminated on the
[0035]
By the way, in the filled via conductor forming step, since the large-diameter via
[0036]
As described above, the
[0037]
(Modification 1)
Next, a
[0038]
First, FIG. 1 shows a top view of a
[0039]
In the
[0040]
By the way, in the
On the other hand, in the
[0041]
(Modification 2)
Next, the
[0042]
First, FIG. 1 shows a top view of a
[0043]
In the
[0044]
By the way, in the
On the other hand, in the
[0045]
In the above, the present invention has been described with reference to the embodiments. However, the present invention is not limited to the above embodiments, and it is needless to say that the present invention can be appropriately modified and applied without departing from the gist thereof.
For example, in the embodiment, by setting the inner diameter D of the small-diameter via
[Brief description of the drawings]
FIG. 1 is a top view of a
FIG. 2 is a view showing a
FIG. 3 is a cross-sectional perspective view for explaining an outer resin insulating layer forming step in the method for manufacturing the
FIG. 4 is a cross-sectional perspective view for explaining a filling via conductor forming step in the manufacturing method of the
FIG. 5 is a cross-sectional perspective view for explaining a covering resin insulating layer forming step in the manufacturing method of the
6 is a view showing a
7 is a view showing a
FIG. 8 is a top view of a
9 is a view showing a
[Explanation of symbols]
100, 200, 300, 500 Wiring board
110b Small diameter filled via conductor
110c, 210c, 310c Large diameter filled via conductor
111b small diameter via hole
111c, 211c, 311c Large diameter via hole
113b Small diameter via filling part
113c, 213c, 313c Large diameter via filling part
115b Small-diameter via land part
115c, 215c, 315c Large diameter via land part
116b Small-diameter via protrusion
116c Large-diameter via recess
216c Flat part
316c Large diameter via protrusion
120,520 Second resin insulation layer (base layer)
130, 530 Third resin insulation layer (outer resin insulation layer)
140,540 Fourth resin insulation layer (covering resin insulation layer)
145,545 through hole
180, 580 First resin insulation layer (base layer)
D Inner diameter of small diameter via
E Inside diameter of large-diameter via
F Projection amount of small-diameter via
G Projection amount of large-diameter via
Claims (7)
自身を厚さ方向に貫通する複数のビアホールであって、
上記ビアホールのうち内径の小さい小径ビアホール、及び
上記小径ビアホールよりも内径の大きい大径ビアホールを含む
ビアホール
を有する外側樹脂絶縁層を形成する外側樹脂絶縁層形成工程と、
電解メッキを含む処理により
上記小径ビアホールに、
上記小径ビアホール内に位置する小径ビア充填部、及び
上記小径ビア充填部よりも厚さ方向外側に位置し、周囲より盛り上がった小径ビア凸部を含む小径ビアランド部、を有する
小径充填ビア導体を形成すると共に、
上記大径ビアホールに、
上記大径ビアホール内に位置する大径ビア充填部、及び
上記大径ビア充填部よりも厚さ方向外側に位置し、上記小径ビアランド部の上記小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含む大径ビアランド部、を有する
大径充填ビア導体を形成する
充填ビア導体形成工程と、
上記外側樹脂絶縁層の外側面上に位置し、上記小径ビアランド部及び上記大径ビアランド部を被覆する被覆樹脂絶縁層であって、
上記被覆樹脂絶縁層を厚さ方向に貫通し、上記小径ビアランド部のうち少なくとも上記小径ビア凸部が露出する貫通孔を有する被覆樹脂絶縁層を形成し、
上記貫通孔から露出する小径ビア凸部を含む小径ビアランド部を、フリップチップ実装用の接続端子とする
被覆樹脂絶縁層形成工程と、を備える
配線基板の製造方法。On the outside of the base layer in the thickness direction,
A plurality of via holes penetrating itself in the thickness direction,
Outer resin insulation layer forming step of forming an outer resin insulation layer having a small diameter via hole having a small inner diameter among the via holes, and a via hole including a large diameter via hole having a larger inner diameter than the small diameter via hole;
In the small diameter via hole by the process including electrolytic plating,
A small-diameter filled via conductor having a small-diameter via filling portion positioned in the small-diameter via hole and a small-diameter via land portion including a small-diameter via protrusion protruding from the periphery and positioned outside the small-diameter via-filling portion in the thickness direction is formed. As well as
In the large diameter via hole,
A large-diameter via filling portion located in the large-diameter via hole, and a large-diameter via located on the outer side in the thickness direction of the large-diameter via-filling portion and having a raised height lower than the small-diameter via convex portion of the small-diameter via land portion A filled via conductor forming step of forming a large diameter filled via conductor having a convex portion, a flat portion without unevenness, and a large diameter via land portion including any of a large diameter via recess recessed from the periphery,
A coating resin insulation layer that is located on the outer surface of the outer resin insulation layer and covers the small-diameter via land portion and the large-diameter via land portion,
Forming a coating resin insulation layer that penetrates the coating resin insulation layer in the thickness direction and has a through-hole in which at least the small-diameter via protrusion is exposed in the small-diameter via land portion,
A method of manufacturing a wiring board, comprising: a covering resin insulating layer forming step in which a small-diameter via land portion including a small-diameter via protrusion exposed from the through hole is used as a connection terminal for flip chip mounting.
前記外側樹脂絶縁層形成工程では、
前記小径ビアホールの内径D(μm)、及び前記大径ビアホールの内径E(μm)について、E≧1.15Dの関係を満たすようにする
配線基板の製造方法。It is a manufacturing method of the wiring board according to claim 1,
In the outer resin insulation layer forming step,
A method for manufacturing a wiring board, wherein an inner diameter D (μm) of the small diameter via hole and an inner diameter E (μm) of the large diameter via hole satisfy a relationship of E ≧ 1.15D.
前記充填ビア導体形成工程では、前記大径ビアランド部が周囲より窪んだ大径ビア凹部を有する前記大径充填ビア導体を形成する
配線基板の製造方法。It is a manufacturing method of the wiring board according to claim 1 or 2,
In the filling via conductor forming step, a method of manufacturing a wiring board, wherein the large diameter via land has a large diameter via recess having a large diameter via land portion recessed from the periphery.
前記外側樹脂絶縁層形成工程では、
前記小径ビアホールを密集して配置し、
前記大径ビアホールを上記小径ビアホールに比して疎らに配置する
配線基板の製造方法。It is a manufacturing method of the wiring board according to any one of claims 1 to 3,
In the outer resin insulation layer forming step,
The small diameter via holes are densely arranged,
A method of manufacturing a wiring board, wherein the large-diameter via holes are arranged sparsely as compared with the small-diameter via holes.
上記基層の厚さ方向外側に積層された外側樹脂絶縁層と、
上記外側樹脂絶縁層を厚さ方向に貫通する複数のビアホールであって、
上記ビアホールのうち内径の小さい小径ビアホール、及び
上記小径ビアホールよりも内径の大きい大径ビアホール、を有する
ビアホールと、
上記ビアホール内に電解メッキにより充填された複数の充填ビア導体であって、
上記小径ビアホール内に位置する小径ビア充填部と、
上記小径ビア充填部より外側に位置する小径ビアランド部と、を含む
小径充填ビア導体、及び
上記大径ビアホール内に位置する大径ビア充填部と、
上記大径ビア充填部より外側に位置する大径ビアランド部と、を含む
大径充填ビア導体、を有する
充填ビア導体と、
上記外側樹脂絶縁層の厚さ方向外側に積層され、上記小径ビアランド部の少なくとも一部及び上記大径ビアランド部を被覆する被覆樹脂絶縁層と、
上記被覆樹脂絶縁層を厚さ方向に貫通し、上記小径ビアランド部の一部が露出する貫通孔と、
を備える配線基板であって、
上記小径ビアランド部は、周囲より盛り上がった小径ビア凸部を含み、
上記大径ビアランド部は、上記小径ビアランド部の上記小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含み、
上記小径ビアランド部のうち少なくとも上記小径ビア凸部は、上記被覆樹脂絶縁層の上記貫通孔から露出し、
上記貫通孔から露出する小径ビア凸部を含む小径ビアランド部を、フリップチップ実装用の接続端子としてなる
配線基板。The base layer,
An outer resin insulating layer laminated on the outer side in the thickness direction of the base layer;
A plurality of via holes penetrating the outer resin insulating layer in the thickness direction;
A via hole having a small diameter via hole having a small inner diameter and a large diameter via hole having a larger inner diameter than the small diameter via hole;
A plurality of filled via conductors filled by electrolytic plating in the via holes,
A small-diameter via filling portion located in the small-diameter via hole;
A small-diameter via land including a small-diameter via land portion located outside the small-diameter via filling portion, and a large-diameter via filling portion located in the large-diameter via hole;
A filled via conductor having a large diameter filled via conductor including a large diameter via land portion located outside the large diameter via filled portion, and
A coating resin insulation layer that is laminated on the outside in the thickness direction of the outer resin insulation layer and covers at least a part of the small-diameter via land portion and the large-diameter via land portion;
A through-hole penetrating the coating resin insulation layer in the thickness direction and exposing a part of the small-diameter via land portion;
A wiring board comprising:
The small-diameter via land portion includes a small-diameter via protrusion raised from the surroundings,
The large-diameter via land portion includes any one of a large-diameter via convex portion having a raised height lower than the small-diameter via convex portion of the small-diameter via land portion, a flat portion without irregularities, and a large-diameter via concave portion depressed from the surroundings.
At least the small-diameter via convex portion of the small-diameter via land portion is exposed from the through hole of the coating resin insulating layer,
A wiring board having a small-diameter via land portion including a small-diameter via protrusion exposed from the through hole as a connection terminal for flip chip mounting.
前記大径ビアランド部は、周囲より窪んだ大径ビア凹部を含む
配線基板。The wiring board according to claim 5,
The large-diameter via land portion includes a large-diameter via recess recessed from the periphery.
前記小径ビアホールは密集して配置され、
前記大径ビアホールは上記小径ビアホールに比して疎らに配置されてなる
配線基板。The wiring board according to claim 5 or 6, wherein
The small diameter via holes are densely arranged,
The large-diameter via hole is a wiring board that is arranged sparsely as compared with the small-diameter via hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247482A JP3892777B2 (en) | 2002-08-27 | 2002-08-27 | Wiring board manufacturing method, wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247482A JP3892777B2 (en) | 2002-08-27 | 2002-08-27 | Wiring board manufacturing method, wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087837A JP2004087837A (en) | 2004-03-18 |
JP3892777B2 true JP3892777B2 (en) | 2007-03-14 |
Family
ID=32055115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247482A Expired - Fee Related JP3892777B2 (en) | 2002-08-27 | 2002-08-27 | Wiring board manufacturing method, wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3892777B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017108070A (en) * | 2015-12-11 | 2017-06-15 | 新光電気工業株式会社 | Wiring board, semiconductor device and wiring board manufacturing method |
-
2002
- 2002-08-27 JP JP2002247482A patent/JP3892777B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004087837A (en) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
JP3813402B2 (en) | Manufacturing method of semiconductor device | |
JP6752553B2 (en) | Wiring board | |
JP6462480B2 (en) | Wiring board and method of manufacturing wiring board | |
JP6247032B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
US20080102410A1 (en) | Method of manufacturing printed circuit board | |
US7908744B2 (en) | Method for fabricating printed circuit board having capacitance components | |
JP6550260B2 (en) | Wiring board and method of manufacturing wiring board | |
US9313894B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
JP5547615B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
JP6228785B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
KR100757910B1 (en) | Buried pattern substrate and manufacturing method thereof | |
TW201136466A (en) | Multilayer wiring substrate | |
JP6566879B2 (en) | Electronic component built-in substrate | |
US10879188B2 (en) | Wiring substrate | |
US7323762B2 (en) | Semiconductor package substrate with embedded resistors and method for fabricating the same | |
WO2004017689A1 (en) | Multilayer printed wiring board and production method therefor | |
JP7253946B2 (en) | Wiring board and its manufacturing method, semiconductor package | |
JP3892777B2 (en) | Wiring board manufacturing method, wiring board | |
JP6626687B2 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
JP7443092B2 (en) | wiring circuit board | |
JPH07335992A (en) | Interconnection board and production process thereof | |
JP3942168B2 (en) | Wiring board manufacturing method, wiring board | |
JP2014123592A (en) | Process of manufacturing printed wiring board and printed wiring board | |
JP3913632B2 (en) | Manufacturing method of build-up multilayer printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3892777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |