JP3890189B2

JP3890189B2 - Ripple filter

Info

Publication number: JP3890189B2
Application number: JP2000270089A
Authority: JP
Inventors: 敬三田中
Original assignee: Icom Inc
Current assignee: Icom Inc
Priority date: 2000-09-06
Filing date: 2000-09-06
Publication date: 2007-03-07
Anticipated expiration: 2020-09-06
Also published as: JP2002084737A

Description

【０００１】
【発明の属する技術分野】
本発明はリップルフィルタに関するものである。
【０００２】
【従来の技術】
従来例のリップルフィルタを図３に例示して説明する。
このリップルフィルタは直流電源用で入力端子１０１に入力電源のプラス側が接続され、出力端子１０２にはＶＣＯ等の負荷が接続される。抵抗器Ｒ３とコンデンサＣ３とによって時定数が決定されるローパスフィルタが構成されている。コンデンサＣ３の両端電圧は入力電源側のリップル成分が抑圧されており、この電圧によりエミッタフォロア接続のトランジスタＱ３が制御され、出力端子１０２からはリップル成分が抑圧された出力電圧が出力されるのである。
起動時には、入力電源がオンとなった瞬間にコンデンサＣ３には抵抗器Ｒ３を介して充電電流が流れ始め、コンデンサＣ３の両端電圧は、抵抗器Ｒ３の抵抗値ＲとコンデンサＣ３の容量値Ｃとによって決定される時定数で立ち上がることになる。
【０００３】
そして、コンデンサＣ３の両端電圧の立ち上がりの初期段階におけるコンデンサＣ３への充電時間を短縮するために、前記抵抗器Ｒ３にはダイオードＤ３が順方向に並列接続されている。
従って、前記ダイオードＤ３に順方向電流が流れている間は出力電圧は未だ安定していないことになる。
以上のような構成のリップルフィルタは、ＶＣＯの電源電圧を安定させるためにも用いられている。そして、このようなＶＣＯの出力電圧をシステムクロックとして用いるように構成されているデジタル式の周波数シンセサイザ（いわゆるＤＤＳ）においては、当該周波数シンセサイザからデータを送出させるためには前記ＶＣＯの起動が必須条件となる。また、前記デジタル式の周波数シンセサイザのようにゲートアレイ構成の回路においてはシステムクロックが入力されていないとデータを受け付けないように構成されている。
【０００４】
そのため、ＶＣＯの電源電圧が安定した後であって、且つ、ＶＣＯの発振起動時間が経過してから、前記周波数シンセサイザからの出力信号を有効とするようにタイミングを制御する必要がある。そのために、ＶＣＯの出力電圧の変化範囲の設定により、ＰＬＬ回路のキャプチャーレンジから外れる場合には起動時に強制的にＰＬＬ回路のロック電圧を一定の電圧とするための回路（通称キック回路と称される回路）が用いられている。
そして、ＶＣＯの電源電圧が安定するまで前記キック回路によってロック電圧を操作し続ける必要がある。
【０００５】
【発明が解決しようとする課題】
一方、従来のリップルフィルタにおいては、起動直後の状態において電源電圧が安定したか否かを知ることができないとともに、前記キック回路によるロック電圧の操作時間が短すぎると不具合が発生するので、前記キック回路によるロック電圧の操作時間は十分なマージンを見込んで長めに設定せざるをえなかった。
従って、前記周波数シンセサイザからの出力信号を有効とするまでの時間が無駄に長くなって起動時間が長くなるという問題があった。
また、以上のようなＶＣＯの例以外にも、低周波増幅装置等においても、電源電圧が安定するまでは出力にポップ音が出ることがあるという問題もあった。
【０００６】
そこで、本発明は、ＶＣＯや低周波増幅装置の電源に用いられるリップルフィルタを改善して、起動直後の状態において電源電圧が安定したタイミングを知ることのできる技術を提供して、ＶＣＯを用いた装置や低周波増幅装置の特性を改善することを目的としてなされたものである。
【０００７】
本発明の請求項１のリップルフィルタにおいては、抵抗器とコンデンサとが直列接続されたローパスフィルタを含み、入力電源に含まれるリップル成分を除去して出力するように構成されたリップルフィルタにおいて、前記ローパスフィルタの抵抗器の両端にトランジスタのエミッタとベースとを順方向に並列接続するとともに、前記トランジスタのコレクタから前記抵抗器と前記コンデンサとの接続点の電圧情報を出力するように構成したことを特徴としている。
【０００９】
【発明の実施の形態】
以下に、本発明にかかるリップルフィルタを、その実施の形態を示した図面に基づいて詳細に説明する。
【００１０】
図１は、本発明のリップルフィルタの実施の形態を電源回路に用いた周波数シンセサイザの構成図であり、電源装置１と、リップルフィルタ２と、ＶＣＯ３と、このＶＣＯ３を含んだＰＬＬ回路４と、デジタル式の周波数シンセサイザ（以後単にＤＤＳと略称する。）５と、これらの回路を制御するためのマイクロコンピュータ（以下単にＣＰＵと略称する。）６とから構成されている。
【００１１】
前記電源装置１は交流電源を整流して直流電圧を供給するものであるが、出力される直流電圧には若干のリップル成分が含まれている。
リップルフィルタ２は前記電源装置１から出力される直流電圧を入力電源として、リップル成分を除去して前記ＶＣＯ３の電源として供給するものであり、抵抗器Ｒ１とコンデンサＣ１とからなるローパスフィルタと、コレクタが電源入力端子ＩＮに接続され、エミッタが出力端子ＯＵＴに接続され、ベースが前記抵抗器Ｒ１とコンデンサＣ１の接続点Ｐ１に接続された第１のトランジスタＱ１と、ベースが抵抗器Ｒ２を介して前記抵抗器Ｒ１とコンデンサＣ１の接続点Ｐ１に接続され、エミッタが電源入力端子ＩＮに接続され、コレクタが検出端子ＤＥＴに接続された第２のトランジスタＱ２とから構成されている。なお、前記抵抗器Ｒ２の抵抗値は抵抗器Ｒ１の抵抗値より十分に小さい値としておく。
このリップルフィルタ２の検出端子ＤＥＴから出力される検出電圧もしくは変化するタイミングは、前記ＣＰＵ６によって監視されている。
【００１２】
ＶＣＯ３は前記出力端子ＯＵＴから直流電圧が供給されると作動する電圧制御発振器である。ＰＬＬ回路４は前記ＶＣＯ３を含んでＰＬＬ発振回路を構成し、その出力周波数をＤＤＳ５のシステムクロックとして出力する。
ＤＤＳ５は、前記ＶＣＯ３から出力されるシステムクロックに基づいて周波数データメモリをアクセスして所定の周波数を直接生成して出力するように構成されている。このＤＤＳ５の出力信号が有効とされるタイミングは前記ＣＰＵ６によって制御される。
以上の構成においては、トランジスタＱ２は、請求項１におけるトランジスタに相当する構成である。
【００１３】
上記構成において、
前記電源装置１から直流電圧が出力され始めた起動直後の状態においては、
コンデンサＣ１の両端電圧はほぼ０ボルトであるので、トランジスタＱ２はオンされてベース電流が流れる。従って、前記コンデンサＣ１には、前記抵抗器Ｒ１を介して充電が開始されるとともに、前記トランジスタＱ２と抵抗器Ｒ２からも充電電流が供給される。このとき、前記抵抗器Ｒ２の抵抗値は抵抗器Ｒ１の抵抗値より十分に小さい値とされているので、従来例の図３におけるダイオードＤ３と同様に充電時間が短縮される。
また、前記トランジスタＱ２がオンされている間は、前記検出端子ＤＥＴにはコレクタを介して検出電圧が出力されるので、ＣＰＵ６によってこの検出端子ＤＥＴを監視することによってリップルフィルタ２の出力電圧が安定するタイミングを知ることができる。リップルフィルタ２の出力電圧が安定すると、ＶＣＯ３の電源電圧も安定するのでＰＬＬ回路４から出力される発振周波数も安定する。従って、ＰＬＬ回路４から出力される発振周波数をシステムクロックとして作動するＤＤＳ５の動作も確実となる。
【００１４】
そして、コンデンサＣ１への充電が所定のレベルに達するとトランジスタＱ２はオフされて、検出端子ＤＥＴから検出電圧は出力されなくなる。
即ち、ＣＰＵ６によって前記検出端子ＤＥＴを監視することによってコンデンサＣ１の両端電圧、もしくは抵抗器Ｒ１とコンデンサＣ１との接続点Ｐ１の電圧情報を知ることができるのである。
そこで、起動直後の前記検出電圧が出力されている間はＣＰＵ６によって前記ＤＤＳ５の出力信号を無効にし、前記検出電圧が出力されなくなったタイミングでＤＤＳ５の出力を有効とするように制御することによって、無駄に長い時間待機することなく、必要にして十分に短い時間でＤＤＳ５の出力を有効とすることができるのである。
【００１５】
従って、図１の構成の周波数シンセサイザによれば、出力信号のＣ／Ｎ比が向上するとともに、起動後に短時間で電源電圧を安定させて出力信号のロックアップを高速化することができる。さらに、前記検出電圧によって出力信号を有効にするタイミングを制御するために確実な起動が実現できる。
なお、前記ＣＰＵ６を介しての制御に代えて、前記検出端子ＤＥＴの検出電圧によって直接ＤＤＳ５の出力信号の有効／無効を制御するように構成してもよい。
【００１６】
また、前記抵抗器Ｒ１とコンデンサＣ１の接続点Ｐ１の電圧情報を監視することは、抵抗器Ｒ１もしくはコンデンサＣ１の両端電圧を監視することや、抵抗器Ｒ１に並列接続したダイオードやトランジスタのオン／オフ状態を直接もしくは間接的に監視することによっても実現することができる。
請求項１にいうところの出力手段としては、図１に示したトランジスタＱ２に代えて、フォトカプラ等を用いることも可能である。
【００１７】
また、図２に示したように、本発明によるリップルフィルタ２を、電源装置１から低周波増幅回路７への電源ラインに挿入し、前記抵抗器Ｒ１とコンデンサＣ１の接続点Ｐ１の電圧情報によって、前記低周波増幅回路７の出力信号をミュートする等の制御を行うことによって、起動時の出力信号に含まれるポップ音の発生を防止することも可能になる。
【００１８】
【発明の効果】
本発明のリップルフィルタによれば、ローパスフィルタを構成する抵抗器とコンデンサとの接続点の電圧情報を出力するために、トランジスタを用いるので簡単な回路構成でリップルフィルタの出力電圧が安定するタイミングを知ることができる。
【図面の簡単な説明】
【図１】本発明にかかるリップルフィルタの実施の形態を電源回路に用いた周波数シンセサイザの構成図である。
【図２】本発明にかかるリップルフィルタの実施の形態を電源回路に用いた低周波増幅装置の構成図である。
【図３】従来例のリップルフィルタの構成図である。
【符号の説明】
１電源装置
２リップルフィルタ
３ＶＣＯ
４ＰＬＬ回路
５デジタル式の周波数シンセサイザ（ＤＤＳ）
６マイクロコンピュータ（ＣＰＵ）
Ｒ１抵抗器
Ｃ１コンデンサ
Ｐ１接続点
Ｑ１第１のトランジスタ
Ｑ２第２のトランジスタ、ダイオード、出力手段[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ripple filter.
[0002]
[Prior art]
A conventional ripple filter will be described with reference to FIG.
This ripple filter is for a DC power supply, and the positive side of the input power supply is connected to the input terminal 101, and a load such as a VCO is connected to the output terminal 102. The resistor R3 and the capacitor C3 constitute a low-pass filter whose time constant is determined. The ripple component on the input power supply side is suppressed in the voltage across the capacitor C3. The emitter follower-connected transistor Q3 is controlled by this voltage, and an output voltage in which the ripple component is suppressed is output from the output terminal 102. .
At the time of start-up, the charging current starts to flow to the capacitor C3 through the resistor R3 at the moment when the input power is turned on. The voltage across the capacitor C3 is the resistance value R of the resistor R3 and the capacitance value C of the capacitor C3. It rises with a time constant determined by.
[0003]
A diode D3 is connected in parallel in the forward direction to the resistor R3 in order to shorten the charging time for the capacitor C3 at the initial stage of the rise of the voltage across the capacitor C3.
Therefore, the output voltage is not yet stable while the forward current flows through the diode D3.
The ripple filter configured as described above is also used to stabilize the power supply voltage of the VCO. In a digital frequency synthesizer (so-called DDS) configured to use such an output voltage of the VCO as a system clock, the VCO must be started in order to send data from the frequency synthesizer. It becomes. Further, a circuit having a gate array configuration such as the digital frequency synthesizer is configured not to accept data unless a system clock is input.
[0004]
Therefore, it is necessary to control the timing so that the output signal from the frequency synthesizer is valid after the power supply voltage of the VCO is stabilized and after the oscillation start time of the VCO has elapsed. For this reason, a circuit for setting the lock voltage of the PLL circuit to a constant voltage at the time of start-up when it is out of the capture range of the PLL circuit due to the setting of the change range of the output voltage of the VCO (commonly called a kick circuit). Circuit).
It is necessary to continue to operate the lock voltage by the kick circuit until the power supply voltage of the VCO is stabilized.
[0005]
[Problems to be solved by the invention]
On the other hand, in the conventional ripple filter, it is not possible to know whether the power supply voltage is stable immediately after the start-up, and a malfunction occurs if the operation time of the lock voltage by the kick circuit is too short. The operation time of the lock voltage by the circuit had to be set longer with a sufficient margin.
Therefore, there is a problem that the time until the output signal from the frequency synthesizer is validated becomes unnecessarily long and the startup time becomes long.
In addition to the VCO example as described above, the low-frequency amplifier and the like also have a problem that a pop noise may be generated in the output until the power supply voltage is stabilized.
[0006]
Therefore, the present invention improves the ripple filter used for the power supply of the VCO and the low-frequency amplifier, and provides a technique that can know the timing when the power supply voltage is stabilized in the state immediately after startup, and uses the VCO. It was made for the purpose of improving the characteristics of the device and the low-frequency amplifier.
[0007]
The ripple filter according to claim 1 of the present invention includes a low-pass filter in which a resistor and a capacitor are connected in series, and the ripple filter is configured to output by removing a ripple component contained in an input power supply. together connected in parallel with the emitter and base of the transistor in the forward direction across the resistor of the low-pass filter, by being configured from the collector of the transistor so as to output the voltage information at the connection point between the capacitor and the resistor It is a feature.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a ripple filter according to the present invention will be described in detail based on the drawings showing embodiments thereof.
[0010]
FIG. 1 is a configuration diagram of a frequency synthesizer that uses a ripple filter according to an embodiment of the present invention for a power supply circuit. A power supply device 1, a ripple filter 2, a VCO 3, and a PLL circuit 4 including the VCO 3, It comprises a digital frequency synthesizer (hereinafter simply referred to as DDS) 5 and a microcomputer (hereinafter simply referred to as CPU) 6 for controlling these circuits.
[0011]
The power supply device 1 rectifies an AC power supply and supplies a DC voltage, but the output DC voltage contains a slight ripple component.
The ripple filter 2 uses a DC voltage output from the power supply device 1 as an input power supply, removes a ripple component and supplies it as a power supply for the VCO 3, and includes a low-pass filter comprising a resistor R1 and a capacitor C1, a collector Is connected to the power input terminal IN, the emitter is connected to the output terminal OUT, the base is connected to the connection point P1 of the resistor R1 and the capacitor C1, and the base is connected via the resistor R2. The second transistor Q2 is connected to the connection point P1 between the resistor R1 and the capacitor C1, the emitter is connected to the power input terminal IN, and the collector is connected to the detection terminal DET. The resistance value of the resistor R2 is set to a value sufficiently smaller than the resistance value of the resistor R1.
Detected voltage or varying the timing is output from the detection terminal DET of the ripple filter 2 is monitored by the CPU 6.
[0012]
VCO 3 is a voltage controlled oscillator that operates when a DC voltage is supplied from the output terminal OUT. The PLL circuit 4 includes the VCO 3 to constitute a PLL oscillation circuit, and outputs the output frequency as a system clock of the DDS 5.
The DDS 5 is configured to access the frequency data memory based on the system clock output from the VCO 3 to directly generate and output a predetermined frequency. The timing at which the output signal of the DDS 5 is validated is controlled by the CPU 6.
In the above configuration, the transistor Q2 has a configuration corresponding to the transistor of claim 1.
[0013]
In the above configuration,
In the state immediately after the start when the DC voltage starts to be output from the power supply device 1,
Since the voltage across the capacitor C1 is approximately 0 volts, the transistor Q2 is turned on and a base current flows. Accordingly, charging of the capacitor C1 is started via the resistor R1, and charging current is also supplied from the transistor Q2 and the resistor R2. At this time, since the resistance value of the resistor R2 is sufficiently smaller than the resistance value of the resistor R1, the charging time is shortened similarly to the diode D3 in FIG.
Since the detection voltage is output to the detection terminal DET through the collector while the transistor Q2 is on, the output voltage of the ripple filter 2 is stabilized by monitoring the detection terminal DET by the CPU 6. You can know when to do. When the output voltage of the ripple filter 2 is stabilized, the power supply voltage of the VCO 3 is also stabilized, so that the oscillation frequency output from the PLL circuit 4 is also stabilized. Therefore, the operation of the DDS 5 that operates using the oscillation frequency output from the PLL circuit 4 as a system clock is also ensured.
[0014]
When the charging of the capacitor C1 reaches a predetermined level, the transistor Q2 is turned off and the detection voltage is not output from the detection terminal DET.
That is, by monitoring the detection terminal DET by the CPU 6, it is possible to know the voltage across the capacitor C1 or the voltage information at the connection point P1 between the resistor R1 and the capacitor C1.
Therefore, by controlling the CPU 6 to invalidate the output signal of the DDS 5 while the detection voltage is output immediately after the start and to enable the output of the DDS 5 at the timing when the detection voltage is not output. The output of the DDS 5 can be validated in a sufficiently short time if necessary without waiting for an unnecessarily long time.
[0015]
Therefore, according to the frequency synthesizer having the configuration shown in FIG. 1, the C / N ratio of the output signal can be improved, and the power supply voltage can be stabilized in a short time after startup to speed up the output signal lockup. Furthermore, a reliable start-up can be realized in order to control the timing at which the output signal is validated by the detection voltage.
In place of the control via the CPU 6, the validity / invalidity of the output signal of the DDS 5 may be directly controlled by the detection voltage of the detection terminal DET.
[0016]
The voltage information at the connection point P1 between the resistor R1 and the capacitor C1 can be monitored by monitoring the voltage across the resistor R1 or the capacitor C1, or by turning on / off the diode or transistor connected in parallel to the resistor R1. It can also be realized by directly or indirectly monitoring the off state.
As the output means described in claim 1, a photocoupler or the like can be used instead of the transistor Q2 shown in FIG.
[0017]
Further, as shown in FIG. 2, the ripple filter 2 according to the present invention is inserted into the power supply line from the power supply device 1 to the low frequency amplifier circuit 7, and the voltage information of the connection point P1 between the resistor R1 and the capacitor C1 is used. By performing control such as muting the output signal of the low-frequency amplifier circuit 7, it is possible to prevent the pop sound included in the output signal at the start-up.
[0018]
【The invention's effect】
According to the ripple filter of the present invention , since a transistor is used to output voltage information at a connection point between a resistor and a capacitor constituting the low-pass filter, the timing at which the output voltage of the ripple filter is stabilized with a simple circuit configuration. I can know.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a frequency synthesizer in which an embodiment of a ripple filter according to the present invention is used in a power supply circuit.
FIG. 2 is a configuration diagram of a low-frequency amplifier using the ripple filter according to the embodiment of the present invention in a power supply circuit.
FIG. 3 is a configuration diagram of a conventional ripple filter.
[Explanation of symbols]
1 Power supply 2 Ripple filter 3 VCO
4 PLL circuit 5 Digital frequency synthesizer (DDS)
6 Microcomputer (CPU)
R1 Resistor C1 Capacitor P1 Connection point Q1 First transistor Q2 Second transistor, diode, output means

Claims

In a ripple filter that includes a low-pass filter in which a resistor and a capacitor are connected in series, and is configured to output by removing the ripple component contained in the input power supply,
While connecting the emitter and base of the transistor in parallel in the forward direction to both ends of the resistor of the low-pass filter,
A ripple filter configured to output voltage information of a connection point between the resistor and the capacitor from a collector of the transistor.