JP3885738B2

JP3885738B2 - Silicon carbide semiconductor device

Info

Publication number: JP3885738B2
Application number: JP2003013372A
Authority: JP
Inventors: 星　　正勝; トロンナムチャイクライソン; 林　　哲也; 佐一郎金子; 秀明田中
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2003-01-22
Filing date: 2003-01-22
Publication date: 2007-02-28
Anticipated expiration: 2023-01-22
Also published as: JP2004228287A

Description

【０００１】
【発明の属する技術分野】
この発明は、炭化珪素半導体装置に関する。
【０００２】
【従来の技術】
従来、ガードリング構造を備えた炭化珪素半導体装置としては、図８に示すようなものが知られている（例えば、特許文献１参照。）。図８に示すように、この炭化珪素半導体装置５０は、ｎ^＋型の炭化珪素からなる基板領域５１上に、ｎ⁻型のカソード領域５２が形成されている。このカソード領域５２の表層部には、ｐ型のアノード領域５３と、このアノード領域５３を取り囲むように環状をなしたｐ型のガードリング領域５４が形成されている。また、このアノード領域５３に接するようにアノード電極５５が形成されている。さらに、基板領域５１の裏面には、カソード電極５６が形成されている。なお、ガードリング領域５４は、アノード領域５３並びにアノード電極５５とは接しておらず、フローティング状態となっている。
【０００３】
次に、この炭化珪素半導体装置５０における周辺耐圧構造の機能について説明する。例えば、アノード電極５５を接地し、カソード電極５６に正電位を印加すると、ｐ型のアノード領域５３とｎ型のカソード領域５２の接合部に逆バイアスがかかり、高耐圧を得るために低不純物濃度で形成されているカソード領域５２に空乏層が広がる。
【０００４】
アノード領域５３とカソード領域５２との間に形成される接合面は、平坦な部分ばかりではなく、アノード領域５３の端部では、図８に示すように湾曲している。そのため、平面接合部よりも湾曲している接合部のほうが電界強度は高くなっており、仮にガードリング領域５４が無い場合、アノード領域５３の平坦な接合面で期待される降伏電圧より低い電圧で、アノード領域５３端部の湾曲している接合部においてアバランシェ降伏が起こる。
【０００５】
しかし、アノード領域５３の端部の隣にｐ型のガードリング領域５４を配置すると、カソード電位が上昇して、アノード領域５３から伸びた空乏層が隣接するｐ型のガードリング領域５４に達した時点でアノード領域５３の湾曲部の横方向の電界上昇が緩和される。カソード電位がさらに上昇すると、ガードリング領域５４から空乏層が伸び始める。このように、ガードリング領域５４が存在すると、アノード領域５３の端部への電界集中を防ぐことができ、耐圧を向上させることができる。
【０００６】
【特許文献１】
特開平１１−２６６０１４号公報（第１頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、図８に示すような従来構造では、カソード領域５２の所定の位置に、カソード領域５２とは異なる導電型のガードリング領域５４を有する構造であるため、製造時においてはカソード領域５２への局所的不純物ドーピングが必須となる。このとき、カソード領域５２の局所的不純物ドーピングには主にイオン注入法が用いられるが、カソード領域５２は結晶欠陥の回復がシリコン材料に比べて難しい炭化珪素材料からなるため、イオン注入時に発生する結晶欠陥を低減するために高温に加熱しながらのイオン注入となる。さらに、ドーピングした不純物の活性化には１５００℃前後の高温の熱処理工程を要するが、この高温の熱処理中にカソード領域５２の表面の劣化を招いてしまう。図８では、一例として、ＰＮダイオードの耐圧構造、つまり、主領域にアノード領域５３を配置し、それを取り囲むようにガードリング領域５４を環状に配置した場合について説明したが、例えばアノード領域５３の代わりに主領域にＭＯＳＦＥＴ、ＪＦＥＴ、若しくはバイポーラトランジスタなどを配置し、スイッチ素子の耐圧構造として機能している場合には、上記した高温の熱処理工程によってチャネル移動度の低下やゲート絶縁膜の信頼性の低下を招くことになる。
【０００８】
また、例えば図９に示すように、主領域構造として局所的不純物ドーピングを必要としない、アノード電極５５が直接カソード領域５２に接するショットキー・バリア・ダイオードのような構造では、アノード電極５５の端部の電界集中を回避するエッジ保護領域５７とガードリング領域５４とを形成するためだけに、局所的不純物ドーピングが必要となり、特性への影響だけでなく、プロセスが複雑になるという問題を有していた。
【０００９】
そこで、本発明は、上記のような従来の問題を解決するためになされたものであり、カソード領域に局所的な不純物ドーピングを必要とせず、製造工程が簡単であり、従来と同等の耐圧保持機能を有する耐圧構造を備えた炭化珪素半導体装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、炭化珪素半導体装置であって、ドリフト領域である第一導電型の炭化珪素半導体基体と、炭化珪素半導体基体の一主面に設けられたアノード電極と、炭化珪素半導体基体の一主面に対向する反対側の主面に設けられたカソード電極と、炭化珪素半導体基体の一主面にアノード電極と接しないようにアノード電極を取り囲む環状をなし、且つ炭化珪素半導体基体よりバンドギャップが小さい半導体材料で構成され、炭化珪素半導体基体とのヘテロ接合界面にエネルギー障壁を有する電界緩和領域とを有することを要旨とする。
【００１２】
請求項２記載の発明は、請求項１に記載された炭化珪素半導体装置であって、電界緩和領域が互いに接しないように同心円状に複数形成されていることを特徴とする。
【００１５】
請求項３記載の発明は、請求項１又は２に記載された炭化珪素半導体装置であって、電界緩和領域は、単結晶シリコン、アモルファスシリコン、多結晶シリコンのいずれかであることを特徴とする。
【００１７】
【発明の効果】
本発明によれば、カソード領域に接する電界緩和領域がカソード領域とはバンドギャップが異なる材料で構成されているため、カソード領域への不純物導入が不要となり、その製造工程が簡便となる。また、本発明では、不純物導入をイオン注入法を行う必要がないため、高温の熱処理工程が不要となる。このため、熱処理工程に伴うチャネル移動度の低下やゲート絶縁膜の信頼性の低下などの素子特性の低下を回避することができる。
【００１８】
【発明の実施の形態】
以下、本発明に係る炭化珪素半導体装置の詳細を図面に示す実施の形態に基づいて説明する。但し、図面は模式的なものであり、各層の厚みや厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。
【００１９】
（第１の実施の形態）
図１は、本発明に係る炭化珪素半導体装置の第１の実施の形態を示している。本実施の形態の炭化珪素半導体装置１０は、炭化珪素のポリタイプが例えば４Ｈタイプであり、第一導電型としてのｎ^＋型の炭化珪素からなる炭化珪素基板領域１１と、この炭化珪素基板領域１１の上（一主面側）に形成されたｎ⁻型の炭化珪素でなるカソード領域１２と、このカソード領域１２における炭化珪素基板領域１１との接合界面に対向する一主面に接しているアノード電極１３とを備えている。なお、炭化珪素基板領域１１とカソード領域１２とは、ドリフト領域としての炭化珪素半導体基体を構成している。また、炭化珪素基板領域１１の他の主面（裏面）には、カソード電極１４が形成されている。
【００２０】
なお、アノード電極１３とカソード領域１２との接合部（接合界面）はショットキー接続をしており、炭化珪素基板領域１１とカソード電極１４との接合部はオーミック接続している。すなわち、図１に示すように、本実施の形態は、主領域構造としてショットキー・バリア・ダイオードを形成した例である。
【００２１】
また、本実施の形態の炭化珪素半導体装置１０においては、ショットキー・バリア・ダイオードの周辺構造として、アノード電極１３の外周に接し、且つ環状をなすように配置されたエッジ保護領域１６と、アノード電極１３並びにエッジ保護領域１６と同心円状に、且つ互いに接しないように環状に配置された複数の電界緩和領域１７が形成されている。また、カソード領域１２の表面には、これらエッジ保護領域１６と電界緩和領域１７を覆うように絶縁膜１８が形成されている。
【００２２】
そして、エッジ保護領域１６並びに電界緩和領域１７は、例えばｎ⁻型の多結晶シリコンからなる。このように、カソード領域１２とエッジ保護領域１６並びに電界緩和領域１７のそれぞれの接合部は、バンドギャップが異なる材料（炭化珪素と多結晶シリコン）によるヘテロ接合を形成している。つまり、その接合界面には、所定のエネルギー障壁が存在している。
【００２３】
なお、本実施の形態では、図１に示すように、アノード電極１３と電界緩和領域１７との間にエッジ保護領域１６を有しているが、エッジ保護領域１６は省略してもよい。また、本実施の形態では、図１に示すように、アノード電極１３を囲む電界緩和領域１７を２本設けているが、この電界緩和領域１７の数は単数でも３以上の複数であってもよい。ここで、電界緩和領域１７の数を複数とすれば、耐圧構造機能をさらに容易に果たすことができる。
【００２４】
次に、本実施の形態で示す周辺構造の機能について説明する。
【００２５】
まず、アノード電極１３に接地電位を印加して、カソード電極１４に正電位を徐々に印加していくと、ショットキー接合を有するアノード電極１３とカソード領域１２との接合部に逆バイアスがかかり、高耐圧を得るために低不純物濃度で形成されているカソード領域１２には空乏層が広がる。そして、アノード電極１３の直下のカソード領域１２の部分から伸びた空乏層がアノード電極１３に最も近い最内周の電界緩和領域１７に伸びた時点で、カソード領域１２の横方向（カソード領域１２とカソード電極１４との接合面方位と直交する方向）の電界上昇は鈍化し、アノード電極１３端部における電界集中は緩和される。そして、アノード電極１３端部の電界集中が緩和される分、アノード電極１３とカソード電極１４との間に印加できる電位差、つまり、本実施の形態で主領域構造として例示しているショットキー・バリア・ダイオードの耐圧を向上することができる。
【００２６】
このとき、アノード電極１３との接合界面から伸びている空乏層は、カソード領域１２と電界緩和領域１７とのヘテロ接合界面に到達する。電界緩和領域１７とカソード電極１４との間には、所定の電位差が生じているが、この電位差は以下に示すようなヘテロ接合の特性により、ほぼカソード領域１２側で保持されるため、上記した耐圧は維持される。
【００２７】
次に、半導体のエネルギーバンド構造を図５〜図７に示すバンド構造図を用いて説明する。なお、図５〜図７において、左側に電界緩和領域１７に対応するｎ⁻型シリコンのエネルギーバンド構造を、右側にカソード領域１２に対応する４Ｈタイプのｎ⁻型炭化珪素のエネルギーバンド構造を示している。なお、本実施の形態においては電界緩和領域１７が多結晶シリコンからなる場合を説明するが、図５〜図７ではシリコンのエネルギーバンド構造を用いて説明する。また、この説明ではヘテロ接合の特性を理解し易くするため、ヘテロ接合界面に界面準位が存在しない場合の理想的な半導体ヘテロ接合のエネルギー準位について例示している。
【００２８】
図５はシリコン及び炭化珪素の両者が接触していない状態を示している。図５中のシリコンの電子親和力をχ１、仕事関数（真空準位からフェルミ準位までのエネルギー）をφ１、フェルミエネルギー（伝導帯からフェルミ準位までのエネルギー）をδ１、バンドギャップをＥｇ１としている。同様に、炭化珪素の電子親和力をχ２、仕事関数をφ２、フェルミエネルギーをδ２、バンドギャップをＥｇ２とする。図５に示すように、シリコンと炭化珪素との接合面には、両者の電子親和力χの違いからエネルギー障壁ΔＥｃが存在し、その関係は下式（１）のように示すことができる。
【００２９】
ΔＥｃ＝χ１−χ２…（１）
また、図６は、シリコン及び炭化珪素の両者を接触させ、シリコンと炭化珪素のヘテロ接合を形成したエネルギーバンド構造である。シリコン及び炭化珪素の両者を接触後も、エネルギー障壁ΔＥｃは接触前と同様に存在するため、シリコン側の接合界面には幅Ｗ１の電子の蓄積層が形成され、一方で炭化珪素側の接合界面には幅Ｗ２の空乏層が形成されると考えられる。ここで、両接合界面に生じる拡散電位をＶＤ、シリコン側の拡散電位成分をＶ１、炭化珪素側の拡散電位成分をＶ２とすると、ＶＤは両者のフェルミ準位のエネルギー差であるから、その関係は下式（２）〜（４）のように示される。
【００３０】
ＶＤ＝（δ１＋ΔＥｃ−δ２）／ｑ…（２）
ＶＤ＝Ｖ１＋Ｖ２…（３）
Ｗ２＝√（（２＊ε０＊ε２＊Ｖ２）／（ｑ＊Ｎ２））…（４）
ここで、ε０は真空中の誘電率、ε２は炭化珪素の比誘電率、Ｎ２は炭化珪素のイオン化不純物濃度を表す。なお、これらの式は、バンド不連続のモデルとしてAndersonの電子親和力に基づいており、理想的状態でさらに歪みの効果は考慮していない。
【００３１】
このように、図１に示した第１の実施の形態においては、図６に示すように電界緩和領域１７とカソード領域１２との接合界面にヘテロ障壁が存在しており、図７に示すように、カソード電極１４に所定の正電位が印加された状態では、ヘテロ接合界面のカソード領域１２側には印加したカソード電位に応じて空乏層が拡がる。それに対し、電界緩和領域１７側に存在する電子はヘテロ接合界面のエネルギー障壁ΔＥｃを越えることができず、その接合界面には電子が蓄積する。このことから、カソード電位に応じた電界がほとんどかからないため、多結晶シリコンからなる電界緩和領域１７側が先に臨界電界に達することが回避される。つまり、従来と同様に耐圧を維持することができる。
【００３２】
また、本実施の形態においては一例として、カソード領域１２としてｎ型の炭化珪素を、電界緩和領域１７としてのｎ型の多結晶シリコンを用いて説明しているが、ｎ型の炭化珪素とｐ型の多結晶シリコン、ｐ型の炭化珪素とｐ型の多結晶シリコン、ｐ型の炭化珪素とｎ型の多結晶シリコンの如何なる組み合わせでもよい。また、電界緩和領域１７の材料の一例として、多結晶シリコンを用いた例で説明したが、単結晶シリコン、アモルファスシリコンや、炭化珪素に比べてバンドギャップが小さい材料、ひいては炭化珪素とヘテロ接合を形成する材料であればどの材料でもよい。
【００３３】
さらに、本実施の形態においては、電界緩和領域１７の材料としてカソード領域１２とショットキー接合を形成する例えばニッケル（Ｎｉ）などの金属材料で形成してもよい。この場合、上記したヘテロ接合と類似した効果を奏し、同様の耐圧保持効果を容易に確保することができる。
【００３４】
このように、本実施の形態に係る炭化珪素半導体装置１０では、図１に示すような構成とすることにより、従来構造の炭化珪素半導体装置と同様の動作を実現することができ、しかも従来構造と比べて以下のような特徴を有する。
【００３５】
すなわち、本実施の形態においては、カソード領域１２に接する電界緩和領域１７がカソード領域１２とバンドギャップが異なる材料で構成されているため、従来構造では必須であった局所的不純物ドーピングが不要となる。このため、その製造工程が簡便であると同時に、高温の熱処理工程が不要となるため、この熱処理工程による主領域構造におけるチャネル移動度の低下やゲート絶縁膜の信頼性低下などの素子性能低下を回避することができる。また、電界緩和領域１７を所定の位置に所定の本数配置することで、カソード領域１２の横方向に拡がる電界分布を緩和することができ、容易に従来と同等の耐圧構造機能を実現することができる。
【００３６】
以上、第１の実施の形態について説明したが、主領域構造に限定されるものではない。つまり、例えば図２に示した本実施の形態の変形例のように、アノード電極１３とカソード領域１２との間に、ｐ型の炭化珪素からなるアノード領域１５を有するようなＰＮダイオードが主領域構造として形成されていてもよい。さらには、ＭＯＳＦＥＴ、ＪＦＥＴ、バイポーラトランジスタ、ＩＧＢＴなどのスイッチ構造が主領域構造として形成されていてもよい。
【００３７】
（第２の実施の形態）
図３は、本発明に係る炭化珪素半導体装置の第２の実施の形態を示している。
【００３８】
本実施の形態の炭化珪素半導体装置２０では、図１に示した第１の実施の形態の炭化珪素半導体装置１０におけるエッジ保護領域１６並びに電界緩和領域１７を形成する代わりに、例えば多結晶シリコンでなるｎ⁻型の抵抗性領域２５がアノード電極２３の外周部に接するように形成されている点が異なる。なお、本実施の形態に係る炭化珪素半導体装置２０における他の構成は、図１に示した第１の実施の形態と同様である。
【００３９】
すなわち、本実施の形態の炭化珪素半導体装置２０は、炭化珪素のポリタイプが例えば４Ｈタイプであり、第一導電型としてのｎ^＋型の炭化珪素からなる炭化珪素基板領域２１と、この炭化珪素基板領域２１の上に形成されたｎ⁻型のカソード領域２２と、このカソード領域２２における炭化珪素基板領域２１との接合界面に対向する一主面に接しているアノード電極２３とを備えている。また、炭化珪素基板領域２１の他の主面（裏面）には、カソード電極２４が形成されている。
【００４０】
なお、アノード電極２３とカソード領域２２との接合部はショットキー接続をしており、炭化珪素基板領域２１とカソード電極２４との接合部はオーミック接続している。本実施の形態においても、上記第１の実施の形態と同様に、主領域構造としてショットキー・バリア・ダイオードを形成している。
【００４１】
また、上記した抵抗性領域２５とカソード領域２２とが接する部分のうち、アノード電極２３から最も離れた部分の電位が少なくともカソード電極２４の電位とほぼ同電位となるように、抵抗性領域２５が所定値以上の幅を有している。つまり、アノード電極２３を接地電位として、カソード電極２４に正の電位を印加した場合に、少なくともアノード電極２３からカソード領域２２に伸びる空乏層幅よりも抵抗性領域２５の幅が大きくなっている。
【００４２】
このような構成にすることによって、カソード領域２２から横方向に広がる電位分布が抵抗性領域２５の抵抗広がりによって規定されるため、アノード電極２３端部の電界集中を緩和することができ、上記した第１の実施の形態と同様の耐圧を保持することができる。また、上記した第１の実施の形態においては、電界緩和領域同士もしくはエッジ保護領域との間隔を調整して所望の耐圧を得る必要があり、その間隔はフォトリソグラフィー工程における最小加工幅などの精度による制限を受けるのに対し、本実施の形態においては、抵抗性領域２５の不純物濃度を一義的に決めてしまえば、最適なカソード領域２２の電位分布が実現できるため、容易に所望の耐圧を得ることができる。
【００４３】
なお、第２の実施の形態においては、抵抗性領域２５に用いるヘテロ半導体材料として多結晶シリコンを用いた例で説明したが、単結晶シリコン、アモルファスシリコンや、炭化珪素に比べてバンドギャップが小さい材料、ひいては炭化珪素とヘテロ接合を形成する材料であれば他の材料を用いてもよい。
【００４４】
さらに、カソード領域２２としてｎ型の炭化珪素を、抵抗性領域２５としてｎ型の多結晶シリコンを用いて説明したが、ｎ型の炭化珪素とｐ型の多結晶シリコン、ｐ型の炭化珪素とｐ型の多結晶シリコン、ｐ型の炭化珪素とｎ型の多結晶シリコンの如何なる組み合わせでもよい。
【００４５】
（第３の実施の形態）
図４は本発明に係る炭化珪素半導体装置の第３の実施の形態を示す断面図である。
【００４６】
本実施の形態における炭化珪素半導体装置３０における上記した第２の実施の形態との相違点は、ｎ⁻型の抵抗性領域２５の一部に、不純物濃度の高いｎ^＋型の抵抗性領域２７が形成されており、且つこの抵抗性領域２７がカソード領域２２と接しないように、フィールド絶縁膜２８が形成されている。本実施の形態における他の構成は、上記した第２の実施の形態と同様である。なお、図４中、符号２６は抵抗領域２５、２７の上を覆う絶縁膜である。
【００４７】
このような構成にすることによって、カソード領域２２には接しない抵抗性領域２７の抵抗値を任意に変えることが可能となる。つまり、抵抗性領域２５とカソード領域２２とが接して形成されているヘテロ接合部の耐圧（ヘテロ障壁の高さ）を維持しながら、抵抗性領域２５の抵抗分布、すなわち、カソード領域２２に広がる電位分布を積極的に所望の値に設定することができるため、上記した第２の実施の形態で得られる効果に加えて、耐圧構造領域の設計自由度を高めることができる。
【００４８】
なお、第３の実施の形態においては、抵抗性領域２５に用いるヘテロ半導体材料として多結晶シリコンを用いて説明したが、炭化珪素に比べてバンドギャップが小さい材料、ひいては炭化珪素とヘテロ接合を形成する材料であれば他の材料を用いてもよい。
【００４９】
さらに、カソード領域２２としてｎ型の炭化珪素を、抵抗性領域２５としてｎ型の多結晶シリコンを用いて説明しているが、ｎ型の炭化珪素とｐ型の多結晶シリコン、ｐ型の炭化珪素とｎ型の多結晶シリコンの如何なる組み合わせでもよい。
【００５０】
以上、第１〜第３の実施の形態においては一例として、炭化珪素のポリタイプに４Ｈタイプを用いて説明したが、６Ｈ、３Ｃ等のその他のポリタイプを用いてもよい。さらに、本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【図面の簡単な説明】
【図１】本発明に係る炭化珪素半導体装置の第１の実施の形態を示す断面図である。
【図２】第１の実施の形態に係る炭化珪素半導体装置の変形例を示す断面図である。
【図３】本発明に係る炭化珪素半導体装置の第２の実施の形態を示す断面図である。
【図４】本発明に係る炭化珪素半導体装置の第３の実施の形態を示す断面図である。
【図５】本発明の動作原理を説明するシリコンと炭化珪素とが接触する前のエネルギーバンド構造図である。
【図６】本発明の動作原理を説明するシリコンと炭化珪素とが接触した後のエネルギーバンド構造図である。
【図７】本発明の動作原理を説明する電圧印加時のエネルギーバンド構造図である。
【図８】従来の炭化珪素半導体装置の断面図である。
【図９】従来の他の炭化珪素半導体装置の断面図である。
【符号の説明】
１０、２０、３０炭化珪素半導体装置
１１炭化珪素基板領域
１２カソード領域
１３アノード電極
１４カソード電極
１５アノード領域
１６エッジ保護領域
１７電界緩和領域
１８絶縁膜
２１炭化珪素基板領域
２２カソード領域
２３アノード電極
２４カソード電極
２５、２７抵抗性領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a silicon carbide semiconductor device.
[0002]
[Prior art]
Conventionally, a silicon carbide semiconductor device having a guard ring structure as shown in FIG. 8 is known (see, for example, Patent Document 1). As shown in FIG. 8, in this silicon carbide semiconductor device 50, an n ⁻ type cathode region 52 is formed on a substrate region 51 made of n ⁺ type silicon carbide. In the surface layer portion of the cathode region 52, a p-type anode region 53 and a p-type guard ring region 54 having an annular shape so as to surround the anode region 53 are formed. An anode electrode 55 is formed in contact with the anode region 53. Further, a cathode electrode 56 is formed on the back surface of the substrate region 51. The guard ring region 54 is not in contact with the anode region 53 and the anode electrode 55 and is in a floating state.
[0003]
Next, the function of the peripheral breakdown voltage structure in silicon carbide semiconductor device 50 will be described. For example, when the anode electrode 55 is grounded and a positive potential is applied to the cathode electrode 56, a reverse bias is applied to the junction between the p-type anode region 53 and the n-type cathode region 52, and a low impurity concentration is obtained in order to obtain a high breakdown voltage. A depletion layer spreads in the cathode region 52 formed in (1).
[0004]
The bonding surface formed between the anode region 53 and the cathode region 52 is curved not only at a flat portion but also at the end of the anode region 53 as shown in FIG. For this reason, the electric field strength is higher in the curved junction than in the planar junction, and if there is no guard ring region 54, the voltage is lower than the breakdown voltage expected on the flat junction surface of the anode region 53. The avalanche breakdown occurs at the curved junction at the end of the anode region 53.
[0005]
However, when the p-type guard ring region 54 is disposed next to the end of the anode region 53, the cathode potential rises and the depletion layer extending from the anode region 53 reaches the adjacent p-type guard ring region 54. At the time, the increase in the electric field in the lateral direction of the curved portion of the anode region 53 is alleviated. As the cathode potential further rises, the depletion layer begins to extend from the guard ring region 54. Thus, when the guard ring region 54 exists, electric field concentration at the end of the anode region 53 can be prevented, and the breakdown voltage can be improved.
[0006]
[Patent Document 1]
JP 11-266014 A (first page, FIG. 1)
[0007]
[Problems to be solved by the invention]
However, the conventional structure as shown in FIG. 8 has a structure having a guard ring region 54 of a conductivity type different from that of the cathode region 52 at a predetermined position of the cathode region 52. Local impurity doping is essential. At this time, an ion implantation method is mainly used for local impurity doping of the cathode region 52, but the cathode region 52 is made of a silicon carbide material in which recovery of crystal defects is difficult compared with a silicon material, and thus occurs during ion implantation. In order to reduce crystal defects, ion implantation is performed while heating to a high temperature. Furthermore, the activation of the doped impurities requires a high-temperature heat treatment step of about 1500 ° C., but the surface of the cathode region 52 is degraded during this high-temperature heat treatment. In FIG. 8, as an example, the breakdown voltage structure of the PN diode, that is, the case where the anode region 53 is disposed in the main region and the guard ring region 54 is annularly disposed so as to surround the anode region 53 has been described. Instead, when MOSFET, JFET, or bipolar transistor is arranged in the main region and functions as a withstand voltage structure of the switch element, the above-described high temperature heat treatment process reduces the channel mobility and the reliability of the gate insulating film. Will be reduced.
[0008]
For example, as shown in FIG. 9, in a structure such as a Schottky barrier diode in which the anode electrode 55 is in direct contact with the cathode region 52 that does not require local impurity doping as the main region structure, the end of the anode electrode 55 Local impurity doping is necessary only for forming the edge protection region 57 and the guard ring region 54 to avoid the electric field concentration in the portion, and this has a problem that not only the influence on the characteristics but also the process becomes complicated. It was.
[0009]
Therefore, the present invention has been made to solve the above-described conventional problems, does not require local impurity doping in the cathode region, has a simple manufacturing process, and maintains a withstand voltage equivalent to that of the prior art. It aims at providing the silicon carbide semiconductor device provided with the pressure | voltage resistant structure which has a function.
[0010]
[Means for Solving the Problems]
The invention according to claim 1 is a silicon carbide semiconductor device, a silicon carbide semiconductor substrate of a first conductivity type that is a drift region, an anode electrode provided on one main surface of the silicon carbide semiconductor substrate, and a silicon carbide A cathode electrode provided on the main surface opposite to one main surface of the semiconductor substrate, and an annular shape surrounding the anode electrode so as not to contact the anode electrode on one main surface of the silicon carbide semiconductor substrate, and a silicon carbide semiconductor The gist of the present invention is to have an electric field relaxation region made of a semiconductor material having a band gap smaller than that of the substrate and having an energy barrier at the heterojunction interface with the silicon carbide semiconductor substrate.
[0012]
The invention according to claim 2 is the silicon carbide semiconductor device according to claim 1, wherein a plurality of electric field relaxation regions are concentrically formed so as not to contact each other.
[0015]
A third aspect of the present invention is the silicon carbide semiconductor device according to the first or second aspect , wherein the electric field relaxation region is any one of single crystal silicon, amorphous silicon, and polycrystalline silicon. .
[0017]
【The invention's effect】
According to the present invention, since the electric field relaxation region in contact with the cathode region is made of a material having a band gap different from that of the cathode region, it is not necessary to introduce impurities into the cathode region, and the manufacturing process is simplified. Further, in the present invention, since it is not necessary to perform ion implantation for introducing impurities, a high-temperature heat treatment step is not necessary. For this reason, it is possible to avoid deterioration in device characteristics such as a decrease in channel mobility and a decrease in reliability of the gate insulating film accompanying the heat treatment process.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, details of a silicon carbide semiconductor device according to the present invention will be described based on embodiments shown in the drawings. However, it should be noted that the drawings are schematic, and the thicknesses and ratios of the layers are different from actual ones. Moreover, the part from which the relationship and ratio of a mutual dimension differ also in between drawings is contained. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description.
[0019]
(First embodiment)
FIG. 1 shows a first embodiment of a silicon carbide semiconductor device according to the present invention. Silicon carbide semiconductor device 10 of the present embodiment has a silicon carbide polytype of, for example, 4H type, silicon carbide substrate region 11 made of n ⁺ type silicon carbide as the first conductivity type, and this silicon carbide substrate region The cathode region 12 made of n ⁻ -type silicon carbide formed on (on one principal surface side) 11 is in contact with one principal surface facing the bonding interface between the cathode region 12 and the silicon carbide substrate region 11. And an anode electrode 13. Silicon carbide substrate region 11 and cathode region 12 constitute a silicon carbide semiconductor substrate as a drift region. A cathode electrode 14 is formed on the other main surface (back surface) of silicon carbide substrate region 11.
[0020]
The junction (junction interface) between anode electrode 13 and cathode region 12 has a Schottky connection, and the junction between silicon carbide substrate region 11 and cathode electrode 14 has an ohmic connection. That is, as shown in FIG. 1, this embodiment is an example in which a Schottky barrier diode is formed as a main region structure.
[0021]
In silicon carbide semiconductor device 10 of the present embodiment, as a peripheral structure of the Schottky barrier diode, edge protection region 16 arranged in contact with the outer periphery of anode electrode 13 and in an annular shape, anode A plurality of electric field relaxation regions 17 are formed concentrically with the electrode 13 and the edge protection region 16 and arranged annularly so as not to contact each other. An insulating film 18 is formed on the surface of the cathode region 12 so as to cover the edge protection region 16 and the electric field relaxation region 17.
[0022]
The edge protection region 16 and the electric field relaxation region 17 are made of, for example, n ⁻ type polycrystalline silicon. As described above, each junction of the cathode region 12, the edge protection region 16, and the electric field relaxation region 17 forms a heterojunction of materials (silicon carbide and polycrystalline silicon) having different band gaps. That is, a predetermined energy barrier exists at the junction interface.
[0023]
In this embodiment, as shown in FIG. 1, the edge protection region 16 is provided between the anode electrode 13 and the electric field relaxation region 17, but the edge protection region 16 may be omitted. In the present embodiment, as shown in FIG. 1, two electric field relaxation regions 17 surrounding the anode electrode 13 are provided. However, the number of the electric field relaxation regions 17 may be one or more than three. Good. Here, if the number of the electric field relaxation regions 17 is plural, the breakdown voltage structure function can be more easily achieved.
[0024]
Next, functions of the peripheral structure shown in this embodiment will be described.
[0025]
First, when a ground potential is applied to the anode electrode 13 and a positive potential is gradually applied to the cathode electrode 14, a reverse bias is applied to the junction between the anode electrode 13 having the Schottky junction and the cathode region 12, In order to obtain a high breakdown voltage, a depletion layer spreads in the cathode region 12 formed with a low impurity concentration. Then, when the depletion layer extending from the portion of the cathode region 12 is extended to the electric field relaxation region 1-7 innermost closest to the anode electrode 13 immediately below the anode electrode 13, the horizontal direction of the cathode region 12 (cathode region 12 The rise in the electric field in the direction orthogonal to the bonding surface orientation between the cathode electrode 14 and the cathode electrode 14 becomes dull, and the electric field concentration at the end of the anode electrode 13 is alleviated. Then, the potential difference that can be applied between the anode electrode 13 and the cathode electrode 14 corresponding to the relaxation of the electric field concentration at the end of the anode electrode 13, that is, the Schottky barrier exemplified as the main region structure in this embodiment. -The breakdown voltage of the diode can be improved.
[0026]
At this time, the depletion layer extending from the junction interface with the anode electrode 13 reaches the heterojunction interface between the cathode region 12 and the electric field relaxation region 17. A predetermined potential difference is generated between the electric field relaxation region 17 and the cathode electrode 14. This potential difference is substantially held on the cathode region 12 side due to the following heterojunction characteristics. The breakdown voltage is maintained.
[0027]
Next, the energy band structure of the semiconductor will be described with reference to the band structure diagrams shown in FIGS. 5 to 7, the n ⁻ type silicon energy band structure corresponding to the electric field relaxation region 17 is shown on the left side, and the 4H type n ⁻ type silicon carbide energy band structure corresponding to the cathode region 12 is shown on the right side. ing. In the present embodiment, the case where the electric field relaxation region 17 is made of polycrystalline silicon will be described. However, FIGS. 5 to 7 will be described using the energy band structure of silicon. Further, in this description, in order to facilitate understanding of the characteristics of the heterojunction, an ideal energy level of the semiconductor heterojunction when there is no interface state at the heterojunction interface is illustrated.
[0028]
FIG. 5 shows a state where neither silicon nor silicon carbide is in contact. In FIG. 5, the electron affinity of silicon is χ1, the work function (energy from the vacuum level to the Fermi level) is φ1, the Fermi energy (energy from the conduction band to the Fermi level) is δ1, and the band gap is Eg1. . Similarly, the electron affinity of silicon carbide is χ2, the work function is φ2, the Fermi energy is δ2, and the band gap is Eg2. As shown in FIG. 5, an energy barrier ΔEc exists on the bonding surface between silicon and silicon carbide due to the difference in electron affinity χ between the two, and the relationship can be expressed by the following equation (1).
[0029]
ΔEc = χ1-χ2 (1)
FIG. 6 shows an energy band structure in which both silicon and silicon carbide are brought into contact to form a heterojunction of silicon and silicon carbide. Even after both silicon and silicon carbide are contacted, the energy barrier ΔEc exists in the same manner as before contact, so that an electron accumulation layer having a width W1 is formed at the silicon-side bonding interface, while the silicon carbide-side bonding interface is formed. It is considered that a depletion layer having a width W2 is formed in Here, if the diffusion potential generated at the junction interface is VD, the diffusion potential component on the silicon side is V1, and the diffusion potential component on the silicon carbide side is V2, VD is the energy difference between the two Fermi levels. Is represented by the following equations (2) to (4).
[0030]
VD = (δ1 + ΔEc−δ2) / q (2)
VD = V1 + V2 (3)
W2 = √ ((2 * ε0 * ε2 * V2) / (q * N2)) (4)
Here, ε0 represents the dielectric constant in vacuum, ε2 represents the relative dielectric constant of silicon carbide, and N2 represents the ionized impurity concentration of silicon carbide. These equations are based on Anderson's electron affinity as a model of band discontinuity, and do not take into account the effect of distortion in an ideal state.
[0031]
As described above, in the first embodiment shown in FIG. 1, a hetero barrier exists at the junction interface between the electric field relaxation region 17 and the cathode region 12 as shown in FIG. In addition, when a predetermined positive potential is applied to the cathode electrode 14, a depletion layer spreads on the cathode region 12 side of the heterojunction interface according to the applied cathode potential. In contrast, electrons present on the electric field relaxation region 17 side cannot exceed the energy barrier ΔEc at the heterojunction interface, and electrons accumulate at the junction interface. Thus, since an electric field according to the cathode potential is hardly applied, it is avoided that the electric field relaxation region 17 side made of polycrystalline silicon first reaches the critical electric field. That is, the breakdown voltage can be maintained as in the conventional case.
[0032]
In the present embodiment, as an example, n-type silicon carbide is used as the cathode region 12 and n-type polycrystalline silicon is used as the electric field relaxation region 17, but n-type silicon carbide and p Any combination of type polycrystalline silicon, p-type silicon carbide and p-type polycrystalline silicon, p-type silicon carbide and n-type polycrystalline silicon may be used. In addition, as an example of the material of the electric field relaxation region 17, the example using polycrystalline silicon has been described. However, a material having a band gap smaller than that of single crystal silicon, amorphous silicon, or silicon carbide, and thus a heterojunction with silicon carbide. Any material can be used as long as it is formed.
[0033]
Further, in the present embodiment, the electric field relaxation region 17 may be formed of a metal material such as nickel (Ni) that forms a Schottky junction with the cathode region 12. In this case, an effect similar to that of the above-described heterojunction can be obtained, and a similar withstand voltage holding effect can be easily ensured.
[0034]
Thus, silicon carbide semiconductor device 10 according to the present embodiment can achieve the same operation as the conventional structure of silicon carbide semiconductor device by adopting the configuration as shown in FIG. Compared with the following features.
[0035]
That is, in the present embodiment, since the electric field relaxation region 17 in contact with the cathode region 12 is made of a material having a band gap different from that of the cathode region 12, local impurity doping that is essential in the conventional structure is not necessary. . This simplifies the manufacturing process and eliminates the need for a high-temperature heat treatment process, which reduces device performance such as a decrease in channel mobility in the main region structure and a decrease in gate insulating film reliability. It can be avoided. In addition, by arranging a predetermined number of electric field relaxation regions 17 at predetermined positions, the electric field distribution spreading in the lateral direction of the cathode region 12 can be relaxed, and a breakdown voltage structure function equivalent to the conventional one can be easily realized. it can.
[0036]
Although the first embodiment has been described above, it is not limited to the main region structure. That is, a PN diode having an anode region 15 made of p-type silicon carbide between the anode electrode 13 and the cathode region 12 as in a modification of the present embodiment shown in FIG. It may be formed as a structure. Furthermore, a switch structure such as a MOSFET, JFET, bipolar transistor, or IGBT may be formed as the main region structure.
[0037]
(Second Embodiment)
FIG. 3 shows a second embodiment of the silicon carbide semiconductor device according to the present invention.
[0038]
In silicon carbide semiconductor device 20 of the present embodiment, instead of forming edge protection region 16 and electric field relaxation region 17 in silicon carbide semiconductor device 10 of the first embodiment shown in FIG. The difference is that the n ⁻ -type resistive region 25 is formed so as to be in contact with the outer peripheral portion of the anode electrode 23. Other configurations of silicon carbide semiconductor device 20 according to the present embodiment are the same as those of the first embodiment shown in FIG.
[0039]
That is, silicon carbide semiconductor device 20 of the present embodiment has a silicon carbide polytype of, for example, 4H type, silicon carbide substrate region 21 made of n ⁺ type silicon carbide as the first conductivity type, and the silicon carbide. An n ⁻ -type cathode region 22 formed on substrate region 21 and an anode electrode 23 in contact with one main surface of the cathode region 22 facing the bonding interface with silicon carbide substrate region 21 are provided. . A cathode electrode 24 is formed on the other main surface (back surface) of silicon carbide substrate region 21.
[0040]
The junction between anode electrode 23 and cathode region 22 is in Schottky connection, and the junction between silicon carbide substrate region 21 and cathode electrode 24 is in ohmic connection. Also in the present embodiment, a Schottky barrier diode is formed as the main region structure, as in the first embodiment.
[0041]
In addition, the resistive region 25 is arranged so that the potential of the portion farthest from the anode electrode 23 in the portion where the resistive region 25 and the cathode region 22 are in contact with each other is at least substantially the same as the potential of the cathode electrode 24. It has a width greater than a predetermined value. That is, when the anode electrode 23 is set to the ground potential and a positive potential is applied to the cathode electrode 24, the width of the resistive region 25 is larger than at least the depletion layer width extending from the anode electrode 23 to the cathode region 22.
[0042]
By adopting such a configuration, the potential distribution spreading in the lateral direction from the cathode region 22 is defined by the resistance spread of the resistive region 25, so that the electric field concentration at the end of the anode electrode 23 can be reduced. The breakdown voltage similar to that of the first embodiment can be maintained. In the first embodiment described above, it is necessary to obtain a desired breakdown voltage by adjusting the interval between the electric field relaxation regions or the edge protection region, and the interval is an accuracy such as the minimum processing width in the photolithography process. However, in this embodiment, if the impurity concentration in the resistive region 25 is uniquely determined, the optimum potential distribution in the cathode region 22 can be realized, so that a desired breakdown voltage can be easily obtained. Obtainable.
[0043]
In the second embodiment, the example in which polycrystalline silicon is used as the hetero semiconductor material used for the resistive region 25 has been described. However, the band gap is smaller than that of single crystal silicon, amorphous silicon, or silicon carbide. Other materials may be used as long as the material forms a heterojunction with silicon carbide.
[0044]
Further, the n-type silicon carbide is used as the cathode region 22 and the n-type polycrystalline silicon is used as the resistive region 25. However, the n-type silicon carbide, the p-type polycrystalline silicon, the p-type silicon carbide, Any combination of p-type polycrystalline silicon, p-type silicon carbide and n-type polycrystalline silicon may be used.
[0045]
(Third embodiment)
FIG. 4 is a cross-sectional view showing a third embodiment of the silicon carbide semiconductor device according to the present invention.
[0046]
The difference between silicon carbide semiconductor device 30 in the present embodiment and the second embodiment described above is that n ⁺ -type resistive region 27 having a high impurity concentration is part of n ⁻ -type resistive region 25. The field insulating film 28 is formed so that the resistive region 27 does not contact the cathode region 22. Other configurations in the present embodiment are the same as those in the second embodiment described above. In FIG. 4, reference numeral 26 denotes an insulating film covering the resistance regions 25 and 27.
[0047]
With this configuration, the resistance value of the resistive region 27 that does not contact the cathode region 22 can be arbitrarily changed. That is, the resistance distribution of the resistive region 25, that is, the cathode region 22, spreads while maintaining the breakdown voltage (height of the heterobarrier) of the heterojunction formed by contacting the resistive region 25 and the cathode region 22. Since the potential distribution can be positively set to a desired value, in addition to the effects obtained in the second embodiment described above, the degree of freedom in designing the breakdown voltage structure region can be increased.
[0048]
In the third embodiment, polycrystalline silicon is used as the hetero semiconductor material used for the resistive region 25. However, a material having a band gap smaller than that of silicon carbide, and thus forming a heterojunction with silicon carbide. Other materials may be used as long as they are materials.
[0049]
Further, although n-type silicon carbide is used as the cathode region 22 and n-type polycrystalline silicon is used as the resistive region 25, n-type silicon carbide, p-type polycrystalline silicon, and p-type carbonized carbon are described. Any combination of silicon and n-type polycrystalline silicon may be used.
[0050]
As described above, in the first to third embodiments, as an example, the 4H type is used as the polytype of silicon carbide, but other polytypes such as 6H and 3C may be used. Furthermore, it goes without saying that modifications are included within the scope not departing from the gist of the present invention.
[Brief description of the drawings]
FIG. 1 is a cross sectional view showing a first embodiment of a silicon carbide semiconductor device according to the invention.
FIG. 2 is a cross sectional view showing a modification of the silicon carbide semiconductor device according to the first embodiment.
FIG. 3 is a cross sectional view showing a second embodiment of the silicon carbide semiconductor device according to the present invention.
FIG. 4 is a cross sectional view showing a third embodiment of the silicon carbide semiconductor device according to the present invention.
FIG. 5 is an energy band structure diagram before silicon and silicon carbide come into contact for explaining an operation principle of the present invention.
FIG. 6 is an energy band structure diagram after silicon and silicon carbide are in contact with each other for explaining the operating principle of the present invention.
FIG. 7 is an energy band structure diagram when a voltage is applied, explaining the operating principle of the present invention.
FIG. 8 is a cross-sectional view of a conventional silicon carbide semiconductor device.
FIG. 9 is a cross-sectional view of another conventional silicon carbide semiconductor device.
[Explanation of symbols]
10, 20, 30 Silicon carbide semiconductor device 11 Silicon carbide substrate region 12 Cathode region 13 Anode electrode 14 Cathode electrode 15 Anode region 16 Edge protection region 17 Electric field relaxation region 18 Insulating film 21 Silicon carbide substrate region 22 Cathode region 23 Anode electrode 24 Cathode Electrodes 25, 27 Resistive region

Claims

A silicon carbide semiconductor substrate of a first conductivity type that is a drift region;
An anode electrode provided on one main surface of the silicon carbide semiconductor substrate;
A cathode electrode provided on a main surface opposite to the one main surface of the silicon carbide semiconductor substrate;
The silicon carbide semiconductor substrate is formed of a semiconductor material having an annular shape surrounding the anode electrode so as not to contact the anode electrode and having a smaller band gap than the silicon carbide semiconductor substrate. An electric field relaxation region having an energy barrier at the heterojunction interface of
A silicon carbide semiconductor device comprising:

The silicon carbide semiconductor device according to claim 1, wherein a plurality of the electric field relaxation regions are concentrically formed so as not to contact each other.

The electric field relaxation region is single crystal silicon, amorphous silicon, silicon carbide semiconductor device according to claim 1 or 2, characterized in that either a polycrystalline silicon.