JP3882443B2 - Electro-optical panel, driving method thereof, scanning line driving circuit and data line driving circuit, electro-optical device, and electronic apparatus - Google Patents
Electro-optical panel, driving method thereof, scanning line driving circuit and data line driving circuit, electro-optical device, and electronic apparatus Download PDFInfo
- Publication number
- JP3882443B2 JP3882443B2 JP2000028370A JP2000028370A JP3882443B2 JP 3882443 B2 JP3882443 B2 JP 3882443B2 JP 2000028370 A JP2000028370 A JP 2000028370A JP 2000028370 A JP2000028370 A JP 2000028370A JP 3882443 B2 JP3882443 B2 JP 3882443B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electro
- image data
- value
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電気光学パネル、その駆動方法、走査線駆動回路及びデータ線駆動回路、電気光学装置、並びに電子機器に関する。
【0002】
【従来の技術】
一般に、液晶表示装置の画像表示部は、素子基板と、対向基板と、それらの基板間の間隙に封入された液晶によって構成される。素子基板には、複数の走査線、複数のデータ線、走査線とデータ線との交差に対応して設けられた複数のトランジスタ及び画素電極等が形成される。一方、対向基板には共通電極が形成される。また、トランジスタとして薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)が用いられる。
【0003】
TFTのゲートは1本の走査線と接続されており、そのソースは1本のデータ線と接続されており、そのドレインは画素電極に接続されている。
【0004】
この画像表示部の駆動方法としては、所定のタイミングで走査線を選択することによって、当該走査線に接続される複数のTFTを同時にオン状態にし、各データ線の電圧を同時に画素電極に印加する方法が一般的である。この場合には、各データ線に画像データに応じた電圧を給電し、画素電極と共通電極との間に印加される電圧に応じて、液晶の透過率を制御する。これにより、画像データの値に応じた階調表示が可能となる。
【0005】
ところで、液晶に印加される電圧と液晶の透過率の関係は、直線的な関係ではく、非線形の関係となる。このため、画像データの1階調毎に、液晶の透過率変化量を均一化する処理が必要となる。本願においては、この処理のことをγ補正という。
【0006】
図15は、1本のデータ線を駆動するデータ線駆動回路とその周辺回路とを示したブロック図である。この図において、データ線駆動回路は、第1ラッチ回路921、第2ラッチ回路922、及びDAコンバータ93から構成されている。また、このデータ線駆動回路の前段には、コントローラ6とγ補正回路91とが設けられている。
【0007】
コントローラ6は、6ビットの画像データDAを生成する。γ補正回路91は画像データDAにγ補正を施して、8ビットの画像データDB(Dγ1,Dγ2,…,Dγ8)を生成する。ここで、γ補正回路91は、RAMあるいはROMから構成されており、それらにはγ補正を施すためのテーブルが格納されている。このテーブルの内容は、DAコンバータ93の入出力特性、及び印加電圧に対する液晶の透過率特性に基づいて定められている。
【0008】
DAコンバータ93は、スイッチと容量とを用いた容量分割型DAコンバータである。DAコンバータ93は、並列に配置された8個の容量素子941〜948を有している。容量素子941の容量値をCとすると、容量素子942,943,…,948の各容量値は、2C,4C,…,128Cとなるように選ばれている。
【0009】
また、データ線99には、データ線容量940が寄生している。図15では、この寄生容量値をCsで示してある。データ線容量940の他端の電圧Vcomは、対向基板に配置される共通電極に印加される電圧である。
【0010】
DAコンバータ93には、2つの基準電圧Va及びVbが供給されている。容量素子941〜948の一方の各端子は、基準電圧Vaの供給端子Taに接続されている。一方、容量素子941〜948の他方の各端子は、それぞれリセット用スイッチ951〜958を介して、供給端子Taに接続されている。このスイッチ951〜958がオンすることで、各容量素子941〜948の両端子は短絡され、それぞれの充電電荷が放電される。また、他方の基準電圧Vbの供給端子Tbと、データ線99との間には、リセット用スイッチ910が接続されている。このスイッチ910がオンすることで、データ線99の電位は電圧Vbにリセットされる。
【0011】
くわえて、データ線99と、各容量素子941〜948との間には、画像データDγ1〜Dγ8の値に応じてオン・オフするスイッチ961〜968が設けられている。各スイッチ961〜968を選択的にオン状態とすることで、当該オン状態となったスイッチに接続されている容量素子は互いに並列接続される。これにより、データ線99に、画像データDB に応じた電圧が印加される。
【0012】
図16(A)は、画像データDAの10進値とDAコンバータ93の出力電圧Vcとの関係を示すグラフであり、図16(B)は、液晶の透過率SLPと、データ線を介して画素電極に印加される電圧VLPの関係を示すグラフである。
【0013】
図16(A)及び(B)を参照しつつ、駆動回路の動作原理を簡単に説明する。まず、γ補正回路91に、コントローラ6から6ビットの画像データDAが入力されると、γ補正回路91は、画像データDAを8ビットの画像データDBに変換する。ここで、上述したテーブルは、以下のようにして作成される。まず、256個の8ビットデータの中から、液晶画素の透過率特性にあわせて階調を均等に刻むことができる64個の8ビットデータを選び出しておく。そして、選ばれた64個の8ビットデータを画像データDBとして、6ビットの画像データDAと対応付けてテーブルに格納するのである。
【0014】
これにより、6ビットの画像データDA がγ補正回路91に入力されると、γ補正回路91は、画像データDAの値に対応するデータをテーブルから読み出し、これを画像データDBとして出力する。つまり、画像データDAの1階調毎に、液晶透過率の変化量ΔSLPが等しくなるように、画像データDBを8ビットで構成している。
【0015】
【発明が解決しようとする課題】
ところで、図15に示した駆動回路では、上述したようにγ補正を行っているため、γ補正回路91が必要となる。さらに、液晶パネルは大型化・高精細化する傾向にあるが、パネル規模が大きくなるほどまた画素数が多くなるほど、データ線99の長さが長くなる。このため、液晶パネルは大型化・高精細化に伴い、寄生容量値Csが大きくなる傾向にある。一方、DAコンバータ93は、寄生容量940と容量素子941〜948との間で、電荷の移動を行うことによって、データ線99に所望の電圧を印加する。したがって、寄生容量値Csが大きくなると、各容量素子941〜948の容量値を大きくする必要がある。一般に、容量素子は、集積回路の中で大きな面積を占める。このため、駆動回路の小型化の障害となる。
【0016】
また、データ線の寄生容量が大きくなった場合、DAコンバータ93を構成する容量素子941〜948のサイズを大きくする替わりに、各容量素子941〜948に供給する電圧を高くすることも考えられる。しかし、駆動回路を構成する素子としてTFTを使用する場合には、耐圧等の関係で電源電圧をそれほど高くすることはできずせいぜい20Vが限界である。
【0017】
一方、DAコンバータ93を用いずに、アンプを用いてデータ線の駆動回路を構成し、これにγ補正機能を持たすことも考えられる。しかし、アンプは消費電力が極めて大きいので、本来低消費電力を特長とする液晶表示装置の駆動回路に適さない。くわえてガラス基板にTFTからなるオペアンプを形成すると、オペアンプの動作特性にバラツキが生じ易くなる。
【0018】
本発明は上述した事情に鑑みてなされたものであり、回路の占有面積が小さく、しかも低消費電力で駆動可能な電気光学パネル及びその駆動方法を提供することにある。本発明の他の目的は、データ線駆動回路と走査線駆動回路を電気光学パネルに形成した場合であっても、駆動回路の出力特性にバラツキが少なくかつ信頼性が高いものを提供することにある。本発明の他の目的は、低電圧で駆動可能な電気光学パネルの駆動回路を提供することにある。本発明の他の目的は、そのような電気光学パネルを用いた電気光学装置及び電子機器を提供することにある。
【0019】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る電気光学パネルの駆動方法は、マトリクス状に配置された複数の画素の各々に、画素電極と、内部容量と、前記画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量とを備える電気光学パネルの駆動方法であって、前記内部容量と前記画素電極とを電気的に接続する第1状態と、前記内部容量と前記画素電極とを電気的に切り離した第2状態とすることが可能であり、前記第1状態とした後、前記電気光学容量及び前記内部容量にリセット電圧を充電し、前記第2状態とした後、前記内部容量にセット電圧を充電し、前記第1状態とすることにより、前記内部容量と前記電気光学容量との間で電荷の移動を行い、前記内部容量にセット電圧を充電する工程、及び前記電荷を移動する工程を、画像データの値に応じた回数だけ繰り返すことを特徴とする。
【0020】
この発明によれば、まず、電気光学容量にリセット電圧を充電することができる。リセット電圧として黒レベルまたは白レベルに相当する電圧を選んでおけば、電気光学容量に黒レベルまたは白レベルに相当する電圧まで急速に充電することができる。次に、内部容量にリセット電圧を充電し、内部容量と電気光学容量との間で電荷の移動を行うことによって、電気光学容量の充電電圧を調整することができる。充電及び電荷移動の回数は画像データの値に応じた回数だけ行われるから、画像データの値に応じた階調表示が可能となる。
【0021】
また、本発明に係る電気光学パネルの駆動方法は、マトリクス状に配置された複数の画素の各々に、画素電極と、内部容量と、前記画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量とを備える電気光学パネルの駆動方法であって、画像データの最上位ビットのデジットに応じて、黒側レベルに対応する第1リセット電圧または白側レベルに対応する第2リセット電圧のうちいずれか一方を選択して、選択された電圧を前記電気光学容量に給電し、前記最上位ビットのデジットに応じて、黒側レベルに対応する第1セット電圧または白側レベルに対応する第2セット電圧のうちいずれか一方を選択して、選択された電圧を前記内部容量に給電し、前記電気光学容量と前記内部容量との間で電荷の移動を行い、前記内部容量への給電工程及び前記電荷移動の工程を、前記画像データのうち前記最上位ビットを除いた下位ビット値に応じた回数だけ繰り返すことを特徴とする。
【0022】
電気光学装置に用いられる電気光学材料が、例えば、液晶である場合、印加電圧に対する液晶の透過率を表す透過率特性曲線は、印加電圧の増大に応じて特性曲線の勾配が大きくなり、また印加電圧が大きく透過率が低い領域では、印加電圧の減少に応じて特性曲線の勾配が大きくなる。そして、透過率特性曲線の勾配の変化は、透過率が高い領域と低い領域とで逆転する。すなわち、透過率特性曲線は、透過率50%の点を中心としてほぼ点対称である。したがって、γ補正特性も画像データ値の中心値の前後で点対称とする必要がある。このためには、画像データ値が中心値より大きいか小さいかを判別して、判別結果に応じて、リセット電圧とセット電圧の大小関係を逆転させる必要がある。この発明によれば、画像データの最上位ビットに応じて、リセット電圧とセット電圧とを選択するとともに下位ビット値に応じた回数だけ電荷の移動を実行するから、画像データにγ補正を施しつつDA変換を行うことができる。
【0023】
ここで、前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど暗い階調を指示するものであるならば、前記液晶がノーマリホワイトモードで動作する場合には、前記第1リセット電圧と前記第1セット電圧との間の第1差電圧を、前記第2リセット電圧と前記第2セット電圧との間の第2差電圧より大きくなるように設定することが好ましい。
【0024】
また、前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど明るい階調を指示するものであるならば、前記液晶がノーマリブラックモードで動作する場合には、前記第1リセット電圧と前記第1セット電圧との間の第1差電圧を、前記第2リセット電圧と前記第2セット電圧との間の第2差電圧より小さくなるように設定することが好ましい。
【0025】
液晶(特にTN液晶)の誘電率は、印加電圧が高くなるにつれて大きくなるといった性質がある。このため、印加電圧が高くなるに従って電気光学容量値は大きくなる。上述した2つの方法によれば、この容量値の変化を補償することができる。
【0026】
次に、本発明に係る電気光学パネルにあっては、クロック信号を供給する第1走査線、反転クロック信号を供給する第2走査線、黒側レベルに対する第1リセット電圧値または第1セット電圧値うちいずれか一方の電圧値となる黒レベル電圧を供給する第3走査線、および白側レベルに対する第2リセット電圧値または第2セット電圧値うちいずれか一方の電圧値となる白レベル電圧を供給する第4走査線を一組とする複数の走査線組と、黒レベル選択信号を供給する第1データ線、および白レベル選択信号を供給する第2データ線を一組とする複数のデータ線組と、前記走査線組と前記データ線組との交差に対応してマトリックス状に配置された各画素とを備え、前記画素は、画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量と、前記画素電極と内部容量との間に設けられ前記反転クロック信号に基づいてオン・オフが制御される第1スイッチ素子と、前記内部容量と一方の端子が接続され前記クロック信号に基づいてオン・オフが制御される第2スイッチ素子と、一方の端子が前記第2スイッチ素子の他方の端子に、他方の端子が前記第3走査線に各々接続されるとともに、前記黒レベル選択信号に基づいてオン・オフが制御される第3スイッチ素子と、一方の端子が前記第2スイッチ素子の他方の端子に、他方の端子が前記第4走査線に各々接続されるとともに、前記白レベル選択信号に基づいてオン・オフが制御される第4スイッチ素子とを備えることを特徴とする。
【0027】
この発明によれば、第1に、第3および第4スイッチ素子によって、黒レベル電圧または白レベル電圧のうちいずれか一方が選択される。第2に、選択された電圧が第2スイッチ素子及び第1スイッチ素子によって、内部容量および電気光学容量に印加される。このため、第3および第4スイッチ素子のオン・オフを制御するクロック信号及び反転クロック信号によって、内部容量と電気光学容量との間の電荷移動を制御することができる。また、第1及び第2スイッチ素子のオン・オフを制御する黒レベル選択信号と白レベル選択信号によって、内部容量に供給する電圧を制限することができる。したがって、黒レベル選択信号と白レベル選択信号のパルス幅を画像データのデータ値に応じたものにすれば、階調を表示することが可能となる。
【0028】
次に、本発明の走査線駆動回路は、上述した電気光学パネルに用いられ、複数の走査線組を駆動するものであって、垂直走査周期の転送パルスを順次シフトして各走査線組を選択する複数の走査線組選択信号を順次出力するシフトレジスタと、前記各走査線組毎に設けられ、前記各走査線組選択信号に基づいて、対応する各走査線組に、前記クロック信号、前記反転クロック信号、前記黒レベル電圧、および前記白レベル電圧を供給する複数の選択回路とを備えることを特徴とする。
【0029】
各走査線には寄生容量が付随するので、特に、高周波領域での負荷は重くなる。これらの信号を駆動する駆動回路の消費電力および回路規模は、負荷に応じて定まる。この発明によれば、クロック信号、反転クロック信号、黒レベル電圧、および白レベル電圧を選択的に走査線組に供給するので、総ての走査線組に各信号を供給する場合と比較して、駆動回路の消費電流を大幅に削減でき、さらに回路規模を小さくすることが可能となる。
【0030】
次に、本発明のデータ線駆動回路は、上述した電気光学パネルに用いられ、複数のデータ線組を駆動するものであって、水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第1ラッチ部と、前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第2ラッチ部と、前記各データ線組に各々対応した設けられた複数の制御ユニットを有する制御部とを備え、1つの制御ユニットは、前記線順次画像データのうち最上位ビットを除いた下位ビットのデータ値に応じてパルス幅変調されたパルス幅変調信号を生成するパルス幅変調信号生成部と、前記線順次画像データのうち最上位ビットのデジットに応じて、前記パルス幅変調信号を前記黒レベル選択信号として前記第1データ線に供給するか、前記白レベル選択信号として前記第2データ線に供給するかを選択する選択部とを備えることを特徴とする。
【0031】
この発明によれば、画像データの下位ビット値に応じた黒レベル選択信号または白レベル選択信号を各データ線に供給することができる。したがって、上述した電気光学パネルに画像データのデータ値に応じた階調表示をさせることができる。
【0032】
ここで、前記パルス幅変調信号生成部は、水平走査周期で計数値がリセットされ、マスタクロック信号をカウントして得たカウントデータと前記線順次画像データのうち最上位ビットを除いた下位ビットデータとを比較して、比較結果に基づいて前記パルス幅変調信号を生成する比較回路を備えることが望ましい。
【0033】
次に、本発明に係る電気光学装置は、上述した電気光学パネルと、上述そた走査線駆動回路と、上述したデータ線駆動回路と、前記クロック信号、前記反転クロック信号、前記黒レベル電圧、および前記白レベル電圧を生成して、前記走査線駆動回路に供給するタイミング信号生成回路とを備えることを特徴とする。
【0034】
ここで、前記タイミング生成回路は、水平走査期間の始まりの予め定められたリセット期間において、前記黒レベル電圧の値を第1リセット電圧値とする一方、その他の期間において黒レベル電圧の値を第1セット電圧値とするように前記黒レベル電圧を生成する黒レベル電圧生成部と、前記リセット期間において、前記白レベル電圧の値を第2リセット電圧値とする一方、その他の期間において白レベル電圧の値を第2セット電圧値とするように前記白レベル電圧を生成する白レベル電圧生成部とを備えることを特徴とする。
【0035】
この発明によれば、リセット期間において、第1リセット電圧値または第2リセット電圧値となる電圧を画素に供給するので、垂直走査期間の始まりで、電気光学容量をリセット電圧に充電することができる。そして、その他の期間にあっては、第1セット電圧値または第2セット電圧値となる電圧を画素に供給するので、内部容量にセット電圧を充電することができる。くわえて、クロック信号および反転クロック信号に基づいて第1及び第2スイッチ素子が動作するから、内部容量と電気光学容量との間で電荷の移動が行われる。これにより、γ補正を施しつつ、画像データのデータ値に応じた画像表示が可能となる。
【0036】
ここで、前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど暗い階調を指示するものであるならば、前記液晶がノーマリホワイトモードで動作する場合には、前記第1リセット電圧と前記第1セット電圧との間の第1差電圧を、前記第2リセット電圧と前記第2セット電圧との間の第2差電圧より大きくなるように設定することが好ましい。
【0037】
また、前記電気光学材料は液晶であり、前記画像データはデータ値が大きくなるほど明るい階調を指示するものであるならば、前記液晶がノーマリブラックモードで動作する場合には、前記第1リセット電圧と前記第1セット電圧との間の第1差電圧を、前記第2リセット電圧と前記第2セット電圧との間の第2差電圧より小さくなるように設定することが好ましい。
【0038】
液晶(特にTN液晶)の誘電率は、印加電圧が高くなるにつれて大きくなるといった性質があるので、印加電圧が高くなるに従って電気光学容量値は大きくなる。上述した2つの方法によれば、この容量値の変化を補償して、良好なγ補正を施すことができる。
【0039】
また、本発明の電気光学装置は、前記走査線駆動回路と前記データ線駆動回路とは電気光学パネルに内蔵され、当該電気光学パネルを構成する能動素子は薄膜トランジスタであることが望ましい。この場合には、各画素と走査線駆動回路及びデータ線駆動回路とを同一のプロセスで形成することができる。一般に、薄膜トランジスタの動作特性にバラツキが出る。しかし、各画素は、内部容量と電気光学容量との間で電荷の移動を行うことにより、電気光学容量に所望の電圧を印加することができるから、薄膜トランジスタを用いて画素やデータ線駆動回路を構成しても、正確にDA変換を行うことができる。
【0040】
次に、本発明の電子機器は、上述した電気光学装置を備え、前記電気光学パネルに画像を表示させることを特徴とする。これにより、低消費電力であるとともに、コンパクトな表示装置付き電子機器を提供できる。また、電子機器としては、例えば、エンジニアリング・ワークステーション、ページャ、携帯電話機、テレビ、ビューファインダ型またはモニタ直視型のビデオカメラ、カーナビゲーション装置等が該当する。
【0041】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0042】
<1.液晶表示装置の構成>
<1−1.液晶表示装置の全体構成>
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶表示装置を一例にとって説明する。液晶表示装置の主要部は、素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルAAから構成されている。ここで、素子基板には、スイッチング素子としてTFTが形成されている。なお、この例では、素子基板としてガラス基板を用いるが、それに半導体基板やプラスッチク基板を用いてもよいことは勿論である。
【0043】
図1は本実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネルAAと外部処理回路とから構成される。液晶パネルAAの素子基板上には、画像表示領域A、走査線駆動回路100、及びデータ線駆動回路200が形成されている。これらのうち、データ線駆動回路200は画像データDのデータ値に応じてパルス幅が変調された黒レベル選択信号CMPBKおよび白レベル選択信号CMPBKを生成する。なお、素子基板上の各回路を構成する能動素子は、TFTによって構成されている。
【0044】
また、液晶表示装置は、外部処理回路として、タイミング発生回路300、電源回路400、及び画像データ変換回路500を備えて構成されている。
【0045】
この液晶表示装置に供給される入力画像データDinは、例えば、パラレル形式であり、そのビット数は任意である。なお、シリアル形式であってもよいことは勿論であが、この例では、入力画像データDinを4ビット若しくは6ビットのパラレル形式として説明する。また、以下の説明を簡略化するため、入力画像データDinは1色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、RGBの3原色に対応するものであっても良いことは勿論である。
【0046】
まず、画像データ変換回路500は、入力画像データDinの最上位ビットのデジットに基づいて、最上位ビットを除く他の下位ビットを反転するか否かを制御する。具体的には、最上位ビットのデジットが“1”のとき他の下位ビットを反転して画像データDとして出力する一方、最上位ビットのデジットが“0”のとき入力画像データDinをそのまま画像データDとして出力する。画像データ変換回路500は、排他的倫理和回路を、最上位ビットを除いた他の下位ビットに対応して各々設け、各排他的論理和回路において最上位ビットと対応する各ビットの排他的論理和を算出するようにすればよい。このため、入力画像データDinのビット数が4ビットであるとすれば、画像データ変換回路500は3個の排他的論理和回路で構成することができる。画像データ変換回路500で入力画像データDinの変換を行うのは、後述するように画素DAC7において、最上位ビットのデジットに応じてリセット電圧Vr及びセット電圧Vaを切り換えて、γ補正を施しつつDA変換を行うためである。
【0047】
次に、タイミング発生回路300は、入力画像データDに同期してYクロックYCK、XクロックXCK、Y転送開始信号DY、X転送開始信号DX、ラッチパルスTRS等を生成する。また、タイミング発生回路300は、これらの信号を走査線駆動回路100及びデータ線駆動回路200に各々供給する。
【0048】
また、電源回路400は、定電圧回路から構成されており、液晶パネルAAの素子基板上に形成される各回路の電源電圧を生成する他、黒レベル電圧VBK、白レベル電圧VWTを生成する。なお、後述するように黒レベル電圧VBKは、黒側リセット電圧値Vr1と黒側セット電圧値Va1の2値のうちいずれか一方の電圧値となる。また、白レベル電圧VWTは白側リセット電圧値Vr2と白側セット電圧値Va2の2値のうちいずれか一方の電圧値となる。
【0049】
<1−2.画像表示領域>
画像表示領域Aには、図1に示されるように、4本の走査線3a1〜3a4を一組とし、これらがX方向に沿って平行に配列して形成されている。また、そこには、2本のデータ線6a1、6a2を一組とし、これらがY方向に沿って平行に配列して形成されている。ここで、走査線3a1はクロック信号CLKを、走査線3a2はクロック信号CLKを反転した反転クロック信号CLKBを、走査線3a3は黒レベル電圧VBKを、走査線3a4は白レベル電圧VWTを各々供給する。また、データ線6a1は黒レベル選択信号CMPBKを、データ線6a2は白レベル選択信号CMPBKを各々供給する。なお、これらの信号については後述するが、いずれもDA変換に用いられるものである。
【0050】
次に、走査線3a1〜3a4とデータ線6a1、6a2との交点付近においては、画素DAC7とこれに接続される画素電極9aが設けられている。
【0051】
そして、各画素は、画素DAC7および画素電極9aと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、各画素は、走査線3a1〜3a4とデータ線6a1、6a2との各交差に対応して、マトリクス状に配列することとなる。
【0052】
ここで、画素電極9aに印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和される。それゆえ液晶表示装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射され、所定の表示が可能となっているのである。なお、この例の画像表示領域Aはノーマリーホワイトモードで動作するよう構成されている。
【0053】
<1−3.画素DAC>
画素DAC7は、画像データDのデータ値に応じてパルス幅が変調された黒レベル選択信号CMPBKおよび白レベル選択信号CMPBKに、γ補正を施しつつ、これらの信号をデジタル信号からアナログ信号に変換する機能を有する。
【0054】
図2は、画素DACとその周辺構成を示す回路図である。この図に示すように画素DAC7は、スイッチ素子71〜74とDAC容量CDとを備えている。各スイッチ素子71〜74はTFTによって構成されており、各制御入力端子に供給される信号がハイレベル(アクティブ)のときオン状態となり、ローレベルのときオフ状態となる。また、DAC容量CDの一方の端子は、スイッチ素子73とスイッチ素子74との接続点に接続される一方、他方の端子は固定電位に接続されている。くわえて、スイッチ素子74の出力端子には画素電極9aが接続されている。この例では、画素電極9aと対向電極とが液晶を挟持して対向することにより発生する容量を液晶容量CXと称し、その容量値をCxで表すことにする。なお、保持された画像信号がリークするのを防ぐために、蓄積容量を、液晶容量CXとスイッチ素子74との間に液晶容量CXと並列に設けてもよい。この場合には、蓄積容量によって保持特性が改善される結果、液晶表示装置における高コントラスト比を実現することができる。
【0055】
図3は、DA変換の原理を説明するための概念図である。画素DAC7におけるDA変換においては、まずスイッチ素子74をオン状態として、DAC容量CDおよび液晶容量CXにリセット電圧Vrを充電する(第1工程)。このリセット電圧Vrは、液晶容量CXの電圧を初期化するために用いられる。
【0056】
次に、スイッチ素子74をオン状態からオフ状態にして、DAC容量CDにセット電圧Vaを充電する(第2工程)。
【0057】
ここで、走査線3a3を介して供給される黒レベル電圧VBKの電圧値も同様に、黒側リセット電圧値Vr1から黒側セット電圧値Va1に所定のタイミングで切り替わるようになっている。また、走査線3a4を介して供給される白レベル電圧VWTの電圧値も同様に、白側リセット電圧値Vr2から白側セット電圧値Va2に所定のタイミングで切り替わるようになっている。くわえて、第1工程および第2工程では、白レベル電圧VWTおよび黒レベル電圧VBKのいずれか一方が、スイッチ素子71および72によって選択され、選択された電圧がスイッチ素子73を介して与えられるようになっている。したがって、上述した第1工程のリセット電圧Vrの値はVr1またはVr2であり、第2工程のセット電圧Vaの値はVa1またはVa2である。リセット電圧Vrおよびセット電圧Vaを切り替えるのは、DA変換を行いつつγ補正を実行するためである。この点については後述する。
【0058】
次に、スイッチ素子73をオフ状態にする一方、スイッチ素子74をオン状態にする(第3工程)。すると、DAC容量CDと液晶容量CXとの間で電荷が移動する。図に示す例では、DAC容量CDから液晶容量CXに電荷が流れ込み、最終的にDAC容量CDの電圧値と液晶容量CXの電圧値とが等しくなる。次に、スイッチ素子74をオフ状態にする一方、スイッチ素子73をオン状態にして、再度、DAC容量CDにセット電圧Vaを充電する(第4工程)。これ以降、第3工程と第4工程とを繰り返すことによって、液晶容量CXの電圧値を所望の値にすることができる。
【0059】
ここで、スイッチ素子74がN回オン状態となった時の液晶容量CXの充電電圧をVc(N)とすると、Vc(N)は以下のようになる。
【0060】
N=0の場合、即ち、第1工程のみで液晶容量CXに対する充電を終了する場合には、Vc(N)=Vrとなる。
【0061】
Nが1以上の場合には、Vc(N)は以下に示す式で与えられる。
【0062】
N=1: Vc(1)={Cd/(Cd+Cx)}(Va-Vr)+Vr
N=2: Vc(2)={Cd/(Cd+Cx)}(Va- Vc(1))+Vc(1)
・・・
N=n: Vc(n)={Cd/(Cd+Cx)}(Va- Vc(n-1))+Vc(n-1)
ここで、液晶容量値Cxに対するDAC容量値Cdの容量比を、α(=Cd/Cx)とおくと、Vc(N)は、以下に示す式(1)で与えられる。
【0063】
Vc(n)={1/(1+1/α)}(Va−Vc(n−1))+Vc(n−1)…式(1)
式(1)より、Vc(N)はVa、Vr及びαによって定まり、特に、αが大きくなると、充電電圧Vc(N)の変化率が増加する。
【0064】
図4は、縦軸にVc(N)を横軸に充放電回数Nをとったグラフを示している。この図から明らかなように液晶容量CXの充電電圧Vc(N)は、リセット電圧Vrから始まって充放電回数Nが大きくなるつれ単調に増加し、やがてセット電圧Vaに漸近することが分かる。図4に示す例は、Va>Vrであったが、逆に、Vr>Vaの場合には、充電電圧Vc(N)と充放電回数Nの関係は、図5に示すものとなる。この場合には、充電電圧Vc(N)は、リセット電圧Vrから始まって充放電回数Nが大きくなるつれ単調に減少し、やがてセット電圧Vaに漸近することが分かる。また、式(1)よりαが大きくなる程、充電電圧Vc(N)は少ない充放電回数でセット電圧Vaに漸近する。したがって、Va、Vr、及びαを調整することによって、図4および図5に示す曲線形状を変更することができる。
【0065】
図6(B)は、入力画像データDinのビット数を6ビットととして横軸に液晶の透過率を縦軸に液晶の印加電圧VLPを示したグラフである。この図に示すように透過率特性曲線Yは、S字状の形状となる。一方、図6(A)は、透過率特性曲線Yを得るために必要な入力画像データDinと液晶の印加電圧VLPの関係を示したものである。すなわち、図6(B)示す透過率特性を有する液晶を用いて、画像データ値に応じた階調を表示させるためには、図6(A)に示す出力特性曲線にしたがって画像データ値に対応する電圧を液晶に印加する必要がある。これが可能であれば、理想的なγ補正を施すことができる。
【0066】
図6(A)に示す出力特性曲線を得るためには、図4に示す曲線と図5に示す曲線とを連結すればよい。また、図5に示す曲線と図6に示す曲線とを連結するためには、以下の条件が必要となる。第1に、図6(A)に示す範囲A1と範囲A2とで、Vr及びVaを切り替える必要がある。範囲A1に対応するセット電圧Vaとリセット電圧Vrの組がVa2,Vr2であり、範囲A2に対応するセット電圧Vaとリセット電圧Vrの組がVa1,Vr1である。第2に、範囲A1においては、画像データ値と充放電回数Nを一致させる一方、範囲A2においては、画像データ値を図6(A)に示すように変換して、充放電回数Nを定める必要がある。入力された入力画像データDinの値が、範囲A1にあるか範囲A2にあるかは、入力画像データDinの最上位ビットMSBのデジットによって区別することができる。
【0067】
前述した画像データ変換回路500は、最上位ビットMSBのデジットが“1”の場合に下位ビットを反転して画像データDを生成する一方、最上位ビットMSBが“0”の場合には入力画像データDinを画像データDとして出力する。したがって、画像データDのうち最上位ビットを除いた下位ビットデータの値は、充放電回数Nと一致する。本実施形態にあっては、後述するデータ線駆動回路200において、下位ビットデータ値に応じてパルス幅変調された信号を生成し、この信号を用いてスイッチ素子73及び74をオン・オフするように制御して、所望の充放電回数Nが得られるようにしている。
【0068】
ところで、液晶には印加電圧VLPが高くなるに従って誘電率が大きくなるという性質がある。すなわち、液晶の印加電圧VLPが高くなるほど、液晶容量値Cxが大きくなる。一方、DAC容量値Cdは一定である。したがって、液晶の印加電圧VLPが高くなるほど、容量比α(=Cd/Cx)が小さくなる。このことは、図6(A)に示す範囲A1と範囲A2において、範囲A2の方が容量比αが小さくなることを意味する。上述したように容量比αが小さくなると、充電電圧Vc(N)の変化率が減少するから、範囲A2の方が充電電圧Vc(N)の変化率が小さくなる。
【0069】
本実施形態にあっては、容量比αの変化を補償できるようにVa1,Vr1とVa2,Vr2を決定する。この点について、図7を参照しつつ具体的に説明する。図7は、Va1,Vr1とVa2,Vr2との関係を示すグラフである。なお、同図において縦軸は画素電極の電圧であり、横軸は画像データDのデータ値(階調)を示している。
【0070】
この図に示すように、黒側セット電圧値Va1と黒側リセット電圧値Vr1との差電圧値をV1、白側リセット電圧値Vr2と白側セット電圧値Va2との差電圧値をV2とすると、V1>V2となるようにVa1,Vr1の組とVr2,Va2の組を設定する。これにより、黒レベル側の範囲A2の方が充電電圧Vc(N)の変化率が小さくても、範囲A1と同等の透過率の変化範囲を得ることができる。
【0071】
<1−4.走査線駆動回路>
次に、走査線駆動回路100の構成を説明する。図8は、走査線駆動回路100の詳細な構成を示す回路図である。この図に示すように走査線駆動回路100は、Yシフトレジスタ110、クロック信号CLKを供給するクロック信号供給線CLKL、反転クロック信号CLKBを供給する反転クロック信号供給線CLKBL、黒レベル電圧VBKを供給する黒レベル電圧供給線VBKL、白レベル電圧VWTを供給する白レベル電圧供給線VWTL、および選択回路SWG1〜SWGmから構成されている。
【0072】
まず、Yシフトレジスタ110は、垂直走査期間の開始を示すY転送開始信号DYを水平走査期間毎に反転するYクロックYCKを用いてY方向に順次シフトして、走査信号Y1、Y2、…、Ymとして出力する。このため、各走査信号Y1、Y2、…、Ymは、水平走査期間毎にアクティブとなる信号が順次切り替わるようになっている。
【0073】
次に、各選択回路SWG1〜SWGmは、4個のスイッチSW1〜SW4を備えている。スイッチSW1の入出力端子はクロック信号供給線CLKLと走査線3a1とに接続され、スイッチSW2の入出力端子は反転クロック信号供給線CLKBLと走査線3a2とに接続され、スイッチSW3の入出力端子は黒レベル電圧供給線VBKLと走査線3a3とに接続され、スイッチSW4の入出力端子は白レベル電圧供給線VWTLと走査線3a4とに接続されている。くわえて、スイッチSW1〜SW4は、各選択回路SWG1〜SWGmに供給される各走査信号Y1、Y2、…、Ymがアクティブとなるときにオン状態となり、非アクティブとなるときオフ状態となるように構成されている。したがって、クロック信号CLK、反転クロック信号CLKB、黒レベル電圧VBKおよび白レベル電圧VWTは、ある1水平走査期間にある1行の各画素に供給され、次の水平走査期間に次行の各画素に供給される。
【0074】
ここで、これらの信号を常に総ての画素に供給し、走査信号Y1、Y2、…、Ymによってオン・オフが制御されるスイッチ素子を各画素に設けて、各信号を画素に取り込むことも可能である。しかしながら、本実施形態では、これらの信号を常に総ての画素に供給するのではなく、水平走査期間毎に選択された各行毎の画素に供給している。このようにしたのは以下の理由による。
【0075】
まず、各走査線3a1〜3a4は、素子基板上にX方向に沿って形成されている。各走査線3a1〜3a4には、データ線6a1および6a2との交差や液晶を介して対向電極と対向することに起因して、寄生容量が付随している。仮に、走査線3a1〜3a4をm組用いて、総ての画素にクロック信号CLK等を供給するものとすれば、大きな寄生容量が負荷として作用するため、クロック信号CLK等の供給回路の消費電力が大きくなってしまう。一方、各画素内の液晶へ印加する電圧の更新は各行毎に行えばよい。換言すれば、クロック信号CLK等を常に総ての画素に供給する必要はなく1行毎に供給すれば足りる。そこで、本実施形態にあっては、選択回路SW1〜SWmを用いてクロック信号CLK等を各行の画素に順次供給している。これにより、クロック信号CLK等を総ての画素に供給する場合と比較して、供給回路の消費電力を約1/mに削減することができる。
【0076】
<1−5.データ線駆動回路>
次に、データ線駆動回路200について説明する。図9は、データ線駆動回路200の構成を示すブロック図である。図に示すようにデータ線駆動回路200は、Xシフトレジスタ210、画像データD0〜D3が供給される画像データ供給線Ld0〜Ld3、スイッチSW10〜SWn3、第1ラッチ部220、第2ラッチ部230、およびPWM信号発生部240を備えている。
【0077】
画像データ供給線Ld0〜Ld3には、画像データDの各ビット値を示すデータD0〜D3が供給されるようになっている。
【0078】
Xシフトレジスタ210は、ラッチ回路を多段接続して構成されている。このXシフトレジスタ210は、XクロックXCKにしたがって、X転送開始信号DXを順次シフトしてサンプリングパルスSR1、SR2、…、SRnを順次生成する。
【0079】
次に、スイッチSW10〜SWn3はTFTにより構成されている。また、スイッチSW10〜SWn3は、スイッチSW10〜SW13、SW20〜SW23、…、SWn0〜SWn3といったように4個で1組の構成となっている。スイッチの組をスイッチ群と呼ぶことにする。スイッチ群の数は、画像表示領域Aの画素列の数に対応しており、“n”個ある。そして、各スイッチ群を構成する各スイッチは、画像データ供給線Ld0〜Ld3に各々接続されている。また、n個のサンプリングパルスSR1、SR2、…、SRnが各スイッチ群に供給されるようになっている。したがって、サンプリングパルスSR1、SR2、…、SRnに同期して、画像データD0〜D3が第1ラッチ部220に取り込まれる。
【0080】
次に、第1ラッチ部220は、n個のラッチユニットUA1〜UAnから構成されている。各ラッチユニットUA1〜UAnは、各スイッチ群から供給される画像データD0〜D3をラッチする。これにより、点順次で走査される画像データDが得られる。また、第2ラッチ部230は、n個のラッチユニットUB1〜UBnから構成されている。各ラッチユニットUB1〜UBn は、第1ラッチ部220の各出力データをラッチパルスTRSに同期してラッチするように構成されている。ラッチパルスTRSは1水平走査期間毎にアクティブとなる信号である。したがって、この第2ラッチ部230によって、点順次で出力される第1ラッチ部220の各データが、線順次の各データに変換される。換言すれば、スイッチSW10〜SWn3、第1ラッチ部220及び第2ラッチ部230を用いることによって、画像データD0〜D3を線順次データに変換している。
【0081】
次に、PWM信号発生部240は、カウンタ241と2n本のデータ線6aに対応したn個のPWM信号発生ユニットUC1〜UCnとを備えている。図10はPWM信号発生部とその周辺回路の構成を示すブロック図である。なお、クロック信号発生部310は、タイミング発生回路300に内蔵されており、白・黒レベル電圧発生部410は電源回路400に内蔵されているが、これらについてはPWM信号発生部240と併せて説明する。
【0082】
まず、カウンタ241は、3ビットのカウンタであって、マスタクロック信号CLKMをカウントしてカウントデータCNT0〜CNT2を生成する。カウントデータCNT0〜CNT2は、カウント結果を示す第1ビットから第3ビットの各ビットデータである。さらに、カウンタ241は、リセット信号RSTがアクティブになるとカウント値がリセットされるようになっている。リセット信号RSTは垂直走査期間を1周期とする信号で、タイミング発生回路300から供給される。
【0083】
次に、各PWM信号発生ユニットUC1〜UCnは、比較器CMP、インバータ242、およびアンド回路243,244を備えており、いずれも同一の構成である。ここでは、PWM信号発生ユニットUC1について説明する。
【0084】
まず、PWM信号発生ユニットUC1の比較器CMPは、カウントデータCNT0〜CNT2とラッチユニットUB1の出力データのうち下位3ビットのデータD0〜D2を比較して、前者の値が後者の値を上回る場合にアクティブ(ローレベル)となる比較結果信号CMPoutを生成する。
【0085】
次に、PWM信号発生ユニットUC1のアンド回路243は、比較結果信号CMPoutとラッチユニットUB1の出力データのうち最上位ビットMSBのデータD3との論理積を算出して、算出結果を黒レベル選択信号CMPBKとして出力する。このため、黒レベル選択信号CMPBKは、最上位ビットMSBのデータD3が“1”、かつ、カウントデータCNT0〜CNT2の値がデータD0〜D2の値以下である場合にハイレベル(アクティブ)となる。
【0086】
一方、アンド回路244は、比較結果信号CMPoutとインバータ242を介して反転したデータD3との論理積を算出して、算出結果を白レベル選択信号CMPWTとして出力する。このため、白レベル選択信号CMPWTは、最上位ビットMSBのデータD3が“0”、かつ、カウントデータCNT0〜CNT2の値がデータD0〜D2の値以下である場合にハイレベル(アクティブ)となる。したがって、白レベル選択信号CMPWTおよび黒レベル選択信号CMPBKのパルス幅は、画像データDの下位3ビット値に応じて定まる。
【0087】
次に、クロック信号発生部310は、インバータ311とナンド回路312,313から構成されている。ナンド回路312は、リセット信号RSTとマスタクロック信号CLKMの論理積を反転したものを反転クロック信号CLKBとして出力する。一方、ナンド回路313は、インバータ311を介して得たマスタクロック信号CLKMを反転したものとリセット信号RSTとの論理積を算出し、さらにこれを反転してクロック信号CLKとして出力する。
【0088】
次に、白・黒レベル電圧発生部410は、定電圧回路411及びスイッチSWa、SWbから構成されている。定電圧回路411は、電圧値が黒側リセット電圧値Vr1、黒側セット電圧値Va1、白側リセット電圧値Vr2、白側セット電圧値Va2となる各電圧を発生する。スイッチSWa,SWbはともにリセット信号RSTによって制御される。ここで、スイッチSWaはリセット信号RSTがアクティブのときVr1を選択する一方、非アクティブのときVa1を選択するように構成されている。また、スイッチSWbはリセット信号RSTがアクティブのときVr2を選択する一方、非アクティブのときVa2を選択するように構成されている。
【0089】
<2.液晶表示装置の動作>
次に、液晶表示装置の動作について説明する。図11は、液晶表示装置の動作を示すタイミングチャートである。
【0090】
まず、データ線駆動回路200の動作を説明する。画像データDがデータ線駆動回路200に供給されると、入力された画像データDは、第1ラッチ部220によって点順次データに変換され、さらに第2ラッチ部230によって点順次データが先順次データに変換される。図に示す例では、第2ラッチ部230のラッチユニットUC1から、第1フィールドでデータ値が(0101)2となる画像データDが出力され、第2フィールドでデータ値が(1010)2となる画像データDが出力される。
【0091】
この後、PWM信号発生部240は、第2ラッチ部230から供給される先順次の画像データDに基づいて、パルス幅変調された黒レベル選択信号CMPBKおよび白レベル選択信号CMPBKを生成する。まず、時刻t1から時刻t2までの期間において、リセット信号RSTがローレベルになると、PWM信号発生部240のカウンタ241(図10参照)はリセットされる。このため、同期間においてカウントデータCNT0〜CNT2は、いずれも“0”となる。第2フィールドの時刻t4から時刻t5までの期間についても同様にリセット信号RSTがローレベルとなり、カウントデータCNT0〜CNT2はいずれも“0”となる。以下、これらの期間をリセット期間Trstと称することにする。
【0092】
この後、マスタクロック信号CLKMがカウンタ241に供給されると、カウンタ241はマスタクロック信号CLKMの立ち上がりエッジをカウントして、カウンタデータCNT0〜CNT2を出力する。カウントデータCNT0〜CNT2は、PWM信号発生ユニットUC1の比較器CMPによって、第1フィールドの画像データDの下位ビット(データ値(101)2)と比較される。比較器CMPは、上述したようにカウントデータCNT0〜CNT2の値が画像データDの下位3ビット値を上回ると、比較結果信号CMPoutの論理レベルをローレベルにする。したがって、フィールドの開始からカウントデータCNT0〜CNT2の値が画像データDの下位3ビット値と一致するまでの期間において、比較結果信号CMPoutはハイレベルとなる。
【0093】
この例では、第1フィールドの画像データDの下位3ビット値は十進法で“5”であるから、カウントデータCNT0〜CNT2の値が、十進法で“0”(時刻t1)から“5”(時刻t3)までの期間においてハイレベルとなる。一方、第2フィールドにおいては、画像データDの下位3ビット値は十進法で“3”であるから、カウントデータCNT0〜CNT2の値が、十進法で“0”となる時刻t1から“3”となる時刻t3までの期間においてハイレベルとなる。
【0094】
また、この例では、第1フィールドにおいて画像データDの最上位ビットのビットデータD3は“1”であり、第2フィールドにあっては“0”である。このため、第1フィールドにあっては黒レベル選択信号CMPBKがアクティブ(ハイレベル)となる一方、第2フィールドにあっては白レベル選択信号CMPBKがアクティブとなる。
【0095】
次に、画素表示領域Aに設けられた各画素DAC7うち、1行,1列目の画素DAC7の動作について説明する。走査線3a3を介して画素DAC7に供給される黒レベル電圧VBK(実線で図示)の電圧値は、図11に示すように各フィールドのリセット期間Trstにおいて黒側リセット電圧値Vr1となり、それ以外の期間にあっては黒側セット電圧値Va1となる。一方、走査線3a4を介して画素DAC7に供給される白レベル電圧VWT(点線で図示)の電圧値は、リセット期間Trstにおいて白側リセット電圧値Vr2となり、それ以外の期間にあっては白側セット電圧値Va2となる。なお、図面上では作図の都合上、Vr1とVa2が近接し、またVr2とVa1が近接しているが、実際には離れている。
【0096】
この例では、第1フィールドのリセット期間Trstにおいて、黒レベル選択信号CMPBKがハイレベルとなる一方、白レベル選択信号CMPWTがローレベルとなるので、画素DAC7のスイッチ素子71はオフ状態となる一方、スイッチ素子72はオン状態となる。くわえて、当該期間において、クロック信号CLKと反転クロック信号CLKBとはハイレベルとなるから、スイッチ素子73とスイッチ素子74が同時にオン状態となる。この結果、DAC容量CDと液晶容量CXには黒側リセット電圧Vr1が充電される。
【0097】
この後、スイッチ素子73と74は、クロック信号CLKと反転クロック信号CLKBに基づいて、相補的にオン・オフを繰り返す。このとき、黒レベル電圧VBKの電圧値は黒側セット電圧値Va1となっているから、画素電極9aに印加される電圧Vcは黒側セット電圧値Va1に向けて次第に減少していく。そして、時刻t3に至ると、黒レベル選択信号CMPBKがハイレベルからローレベルに遷移して、スイッチ素子72がオフ状態となる。したがって、時刻t3から時刻t4までの期間においては、スイッチ素子73がオン状態になったとしてもDAC容量CDには黒側セット電圧Va1が給電されない。このため、画素電極9aに印加される電圧Vcは時刻t3から時刻t4までの期間変化しなくなる。ここで、時刻t1から時刻t3までの期間と時刻t3から時刻t4までの期間を比較すると、後者の期間の方が前者の期間よりも遙かに長い。したがって、第1フィールドにおける画素電極9aに印加される電圧Vcの平均値は、後者の期間における電圧Vcの値とほぼ一致する。この結果、液晶に印加される電圧は、画像データDの階調値に応じたものとなる。
【0098】
また、第2フィールドにあっては、そのリセット期間Trstにおいて、黒レベル選択信号CMPBKがローレベルとなる一方、白レベル選択信号CMPWTがハイレベルとなるので、DAC容量CDと液晶容量CXには白側リセット電圧Vr2が充電される。この後、スイッチ素子73と74は、第1フィールドの場合と同様に相補的にオン・オフを繰り返す。このとき、白レベル電圧VWTの電圧値は白側セット電圧値Va2となっているから、画素電極9aに印加される電圧Vcは白側セット電圧値Va2に向けて次第に上昇していく。そして、時刻t5に至ると、白レベル選択信号CMPWTがハイレベルからローレベルに遷移して、スイッチ素子72がオフ状態となる。画素電極9aに印加される電圧Vcは時刻t5から時刻t6までの期間変化しなくなるので、第2フィールドにおける画素電極9aに印加される電圧Vcの平均値は、時刻t5における電圧Vcの値とほぼ一致する。これにより、画像データDの階調値に応じた電圧を液晶に印加することができる。
【0099】
以上のように、本実施形態にあっては、各画素毎にDAC容量CDを設け、DAC容量CDと液晶容量CXとの間で電荷の移動を行うことにより、DA変換を行ったので、複数個の内部容量を用いてDA変換を行う容量配分型DA変換回路と比較して、DAC容量CDの値を大幅に減少させることができる。
【0100】
ところで、1行毎の画素に対して1個のDAC容量CDを設け、データ線の寄生容量との間で電荷の移動を行うことによって、液晶容量に印加すべき電圧を寄生容量に充電しておき、所定のタイミングでこの電圧を液晶容量に取り込むことも考えられる。しかしながら、液晶容量値Cxに対して、データ線の寄生容量値は遙かに大きい。このため、所望のγ特性を得ようとすると、DAC容量CDの値を大きくせざる得ない。
【0101】
しかしながら、本実施形態にあっては、各画素にDAC容量CDを設けたので、容量値の小さい液晶容量CXとの間で電荷移動を行えばよい。このため、DAC容量値Cxを小さくすることができる。この結果、液晶パネルAAの面積を縮小することができ、小型化及びコスト削減を図ることができる。
【0102】
また、DAC容量CDと液晶容量CXとの間で充放電動作を行うことにより、液晶容量CXの印加電圧を指数的に増加・減少させることができる。リセット電圧Vrを画像データの最上位ビットMSBのデータD3に応じて選択するとともに、他のビット値に応じて充放電回数Nを定めるようにした。このため、液晶の透過率特性に応じたγ補正を施しつつ、DA変換を行うことができる。したがって、データ線駆動回路の前段にγ補正回路を別個設ける必要が無くなるので、液晶表示装置全体の回路構成を大幅に削減することができる。この結果、データ線駆動回路の占有面積を、従来の容量配分型DA変換回路やオペアンプを使用したDA変換回路を使用したデータ線駆動回路に比べて大幅に減少させることができる。
【0103】
<3.実施形態の変形例>
<3−1:リセット電圧Vr1,Vr2の変更>
上述した実施形態における黒側リセット電圧値Vr1及び白側リセット電圧値Vr2を、それぞれ同一の値だけ正の側にシフトさせれば、画素における輝度(透過率)を高い方にシフトすることができる。一方、負の側にシフトさせれば、画素における輝度を低い方にシフトすることができる。また、予め、Vr1−Vr2の電圧差を大きく設定しておけば、コントラスト比を大きくできるし、小さくすればコントラスト比を小さくできる。そこで、電源回路400の内部に可変電圧発生回路を設け、これにより、リセット電圧Vr1,Vr2を調整できるようにすることが望ましい。
【0104】
<3−2:交流駆動>
上述した実施形態においては黒側リセット電圧値Vr1及び白側リセット電圧値Vr2、並びに黒側セット電圧値Va1及び白側セット電圧値Va2を対向電極の電圧を基準電圧としたとき正極性となる場合について説明したが、実際の液晶パネルでは液晶の劣化を防止するため画素の液晶を交流駆動することが行われる。したがって、黒レベル電圧VBK及び白レベル電圧VWTは、対向電極の電圧を基準として負極性の電圧を出力し、画素液晶に対して負極性の電圧を印加する必要がある。このため、白レベル・黒レベル電圧発生部410は、交流駆動の周期に応じて、正極性の電圧と負極性の電圧とを切り替えて黒レベル電圧VBK及び白レベル電圧VWTを生成する必要がある。
【0105】
そこで、電源回路400は、正極性用の各電圧を発生する正極性電源回路、負極性用の各電圧を発生する負極性電源回路、正極性電源回路及び負極性電源回路の各出力電圧を交流駆動の周期に応じて選択する選択回路を備えることが望ましい。
【0106】
セット電圧Va1,Va2、リセット電圧Vr1,Vr2の切り替え周期には、例えば、以下の態様がある。第1の態様は、印加電圧の極性を1垂直走査期間毎に切り替える。これは、液晶印加電圧を1垂直走査期間(1フィールド又は1フレーム)毎に極性反転する駆動方法である。第2の態様は、印加電圧の極性を水平走査期間毎に切り替える。さらに、第3の態様として、液晶印加電圧の極性を列ライン毎に反転(いわゆるソースライン反転)する場合や、液晶印加電圧の極性を画素毎に極性反転(いわゆるドット反転駆動)する場合がある。
【0107】
これらの場合には、隣接するDAユニット毎にVa1,Va2,Vr1,Vr2として与えられる電圧の極性が交互に異なっている必要がある。このため、電源回路400は、負極性電源回路及び正極性電源回路を備え、それらの出力電圧を走査線駆動回路100に供給する。
【0108】
<3−3:画像データと白・黒レベルとの関係>
上述した実施形態では、入力画像データDinが「1111」を黒レベル、「0000」を白レベルとして説明しているが、逆に「1111」が白レベル、「0000」が黒レベルであってもよい。また、実施形態は、液晶分子の配向方向と偏光軸の設定を変更して(ノーマリーブラックモードとして)、DAコンバータの出力電圧が低いときに低透過率、出力電圧が高いときに高透過率とする場合でも、同様に適用できる。
【0109】
<4.応用例>
次に、上述した実施形態及び変形例で説明した液晶表示装置の応用例について説明する。
【0110】
<4−1:プロジェクタ>
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図12は、プロジェクタの構成例を示す平面図である。
【0111】
この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。
【0112】
液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶パネルAAと同等であり、画像信号処理回路(図示省略)から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
【0113】
ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
【0114】
なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【0115】
<4−2:モバイル型コンピュータ>
次に、この液晶パネルAAを、モバイル型のパーソナルコンピュータに適用した例について説明する。図13は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶パネル1005の背面にバックライトを付加することにより構成されている。
【0116】
<4−3:携帯電話>
さらに、この液晶パネルAAを、携帯電話に適用した例について説明する。図14は、この携帯電話の構成を示す斜視図である。図において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶パネル1005を備えるものである。この反射型の液晶パネル100にあっては、必要に応じてその前面にフロントライトが設けられる。
【0117】
なお、図12〜図14を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【0118】
【発明の効果】
以上説明したように本発明よれば、画像データの最上位ビットに応じて、リセット電圧とセット電圧とを選択するとともに下位ビット値に応じた回数だけ電荷の移動を実行するから、回路の占有面積が小さくしかも低消費電力で画像データにγ補正を施しつつDA変換を行うことができる。
【図面の簡単な説明】
【図1】 本発明の一本実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図2】 同実施形態に用いられる画素DACとその周辺構成を示す回路図である。
【図3】 本発明のDA変換の原理を説明するための概念図である。
【図4】 Va>Vrとした場合における充電電圧値と充放電回数の関係を示すグラフである。
【図5】 Vr>Vaとした場合における充電電圧値と充放電回数の関係を示すグラフである。
【図6】 (A)は、透過率特性曲線Yを得るために必要な画像データDと液晶の印加電圧VLPの関係を示したグラフ、(B)は、画像データのビット数を6ビットととして横軸に液晶の透過率を縦軸に液晶の印加電圧VLPを示したグラフである。
【図7】 Va1,Vr1とVa2,Vr2との関係を示すグラフである。
【図8】 同実施形態に用いられる走査線駆動回路の詳細な構成を示す回路図である。
【図9】 同実施形態に用いられるデータ線駆動回路の構成を示すブロック図である。
【図10】 同実施形態に用いられるPWM信号発生部とその周辺回路の構成を示すブロック図である。
【図11】 同実施形態の液晶表示装置の動作を示すタイミングチャートである。
【図12】 液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図13】 液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図14】 液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図15】 1本のデータ線を駆動するデータ線駆動回路とその周辺回路とを示したブロック図である。
【図16】 (A)は、画像データDAの10進値とDAコンバータ93の出力電圧Vcとの関係を示すグラフである。(B)は、液晶の透過率SLPと、信号線を介して画素電極に印加される電圧VLPの関係を示すグラフである。
【符号の説明】
AA……電気光学パネル
CX……液晶容量(電気光学容量)
CD……DAC容量(内部容量)
D、D0〜D3……画像データ
9a……画素電極
3a1〜3a4……走査線(第1〜第4走査線)
6a1,6a2……データ線(第1データ線、第2データ線)
71〜74……スイッチ素子(第4〜第1スイッチ素子)
100……走査線駆動回路
110……Yシフトレジスタ
CMPBK,CNPWT……黒レベル選択信号,白レベル選択信号
CLK,CLKB……クロック信号,反転クロック信号
SW1〜SWm……選択回路
Y1〜Ym……走査信号(走査線組選択信号)
200……データ線駆動回路
210……Xシフトレジスタ
220……第1ラッチ部
230……第2ラッチ部
UC1〜UCn……PWM信号発生ユニット(制御ユニット)
CMPout……比較結果信号
CMP……比較器(比較回路)
300……タイミング信号生成回路
410……白・黒レベル電圧発生部(黒レベル電圧生成部、白レベル電圧生成部)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical panel, a driving method thereof, a scanning line driving circuit and a data line driving circuit, an electro-optical device, and an electronic apparatus.
[0002]
[Prior art]
In general, an image display unit of a liquid crystal display device includes an element substrate, a counter substrate, and liquid crystal sealed in a gap between the substrates. In the element substrate, a plurality of scanning lines, a plurality of data lines, a plurality of transistors and pixel electrodes provided corresponding to the intersections of the scanning lines and the data lines are formed. On the other hand, a common electrode is formed on the counter substrate. A thin film transistor (hereinafter referred to as “TFT”) is used as the transistor.
[0003]
The gate of the TFT is connected to one scanning line, the source is connected to one data line, and the drain is connected to the pixel electrode.
[0004]
As a driving method of the image display unit, by selecting a scanning line at a predetermined timing, a plurality of TFTs connected to the scanning line are simultaneously turned on, and the voltages of the data lines are simultaneously applied to the pixel electrodes. The method is common. In this case, a voltage corresponding to the image data is supplied to each data line, and the transmittance of the liquid crystal is controlled according to the voltage applied between the pixel electrode and the common electrode. Thereby, gradation display according to the value of the image data becomes possible.
[0005]
By the way, the relationship between the voltage applied to the liquid crystal and the transmittance of the liquid crystal is not a linear relationship but a non-linear relationship. For this reason, it is necessary to perform a process for equalizing the amount of change in transmittance of the liquid crystal for each gradation of the image data. In the present application, this processing is called γ correction.
[0006]
FIG. 15 is a block diagram showing a data line driving circuit for driving one data line and its peripheral circuits. In this figure, the data line driving circuit includes a
[0007]
The
[0008]
The
[0009]
Further, the
[0010]
Two reference voltages Va and Vb are supplied to the
[0011]
In addition, switches 961 to 968 that are turned on and off according to the values of the image data Dγ1 to Dγ8 are provided between the
[0012]
FIG. 16A is a graph showing the relationship between the decimal value of the image data DA and the output voltage Vc of the
[0013]
With reference to FIGS. 16A and 16B, the operation principle of the drive circuit will be briefly described. First, when 6-bit image data DA is input from the
[0014]
As a result, when 6-bit image data DA is input to the
[0015]
[Problems to be solved by the invention]
Incidentally, since the drive circuit shown in FIG. 15 performs the γ correction as described above, the
[0016]
In addition, when the parasitic capacitance of the data line increases, it is conceivable to increase the voltage supplied to each of the
[0017]
On the other hand, it is conceivable that a data line driving circuit is configured by using an amplifier without using the
[0018]
SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical panel that has a small circuit area and can be driven with low power consumption, and a driving method thereof. Another object of the present invention is to provide a device with little variation in output characteristics of the drive circuit and high reliability even when the data line drive circuit and the scanning line drive circuit are formed on the electro-optical panel. is there. Another object of the present invention is to provide a drive circuit for an electro-optical panel that can be driven at a low voltage. Another object of the present invention is to provide an electro-optical device and an electronic apparatus using such an electro-optical panel.
[0019]
[Means for Solving the Problems]
In order to achieve the above object, a driving method of an electro-optical panel according to the present invention includes a pixel electrode, an internal capacitor, and a pixel electrode and a counter electrode between each of a plurality of pixels arranged in a matrix. An electro-optical panel driving method including an electro-optical capacitor formed by sandwiching an electro-optical material, the first state in which the internal capacitor and the pixel electrode are electrically connected, the internal capacitor and the pixel It is possible to set the second state in which the electrode is electrically disconnected, and after setting the first state, charging the reset voltage to the electro-optic capacitor and the internal capacitor, and setting the second state, Charging the internal capacitor with a set voltage to be in the first state, thereby transferring charge between the internal capacitor and the electro-optic capacitor, and charging the set voltage to the internal capacitor; and Engineering to move charge And wherein the repeating number of times corresponding to the value of the image data.
[0020]
According to the present invention, first, the reset voltage can be charged to the electro-optical capacitor. If a voltage corresponding to the black level or the white level is selected as the reset voltage, the electro-optical capacitance can be rapidly charged to a voltage corresponding to the black level or the white level. Next, the charging voltage of the electro-optical capacitor can be adjusted by charging the internal capacitor with the reset voltage and moving the charge between the internal capacitor and the electro-optical capacitor. Since the number of times of charge and charge transfer is performed according to the value of the image data, gradation display according to the value of the image data is possible.
[0021]
In the electro-optical panel driving method according to the present invention, an electro-optical material is narrowed between each of a plurality of pixels arranged in a matrix, a pixel electrode, an internal capacitor, and the pixel electrode and the counter electrode. And a first reset voltage corresponding to the black side level or a first level corresponding to the white side level according to the digit of the most significant bit of the image data. And selecting either one of the two reset voltages, supplying the selected voltage to the electro-optic capacitance, and depending on the digit of the most significant bit, the first set voltage or white side level corresponding to the black side level And selecting one of the second set voltages corresponding to, supplying the selected voltage to the internal capacitor, performing charge transfer between the electro-optic capacitor and the internal capacitor, and The feeding step and the charge transfer process, and repeating for the number of times the corresponding to the lower bit value except the most significant bit of the image data.
[0022]
When the electro-optic material used in the electro-optic device is, for example, liquid crystal, the transmittance characteristic curve representing the transmittance of the liquid crystal with respect to the applied voltage has a gradient of the characteristic curve that increases as the applied voltage increases. In the region where the voltage is large and the transmittance is low, the slope of the characteristic curve increases as the applied voltage decreases. The change in the slope of the transmittance characteristic curve is reversed between the high transmittance region and the low transmittance region. That is, the transmittance characteristic curve is substantially point symmetric with respect to a point where the transmittance is 50%. Therefore, the γ correction characteristic also needs to be point-symmetric before and after the center value of the image data value. For this purpose, it is necessary to determine whether the image data value is larger or smaller than the center value, and to reverse the magnitude relationship between the reset voltage and the set voltage according to the determination result. According to the present invention, the reset voltage and the set voltage are selected according to the most significant bit of the image data, and the charge movement is executed a number of times according to the lower bit value, so that the image data is subjected to γ correction. DA conversion can be performed.
[0023]
Here, if the electro-optical material is a liquid crystal and the image data indicates a dark gradation as the data value increases, the first liquid crystal is used when the liquid crystal operates in a normally white mode. It is preferable that the first difference voltage between the reset voltage and the first set voltage is set to be larger than the second difference voltage between the second reset voltage and the second set voltage.
[0024]
In addition, if the electro-optic material is liquid crystal and the image data indicates a bright gradation as the data value increases, the first reset is performed when the liquid crystal operates in a normally black mode. It is preferable that the first difference voltage between the voltage and the first set voltage is set to be smaller than the second difference voltage between the second reset voltage and the second set voltage.
[0025]
The dielectric constant of liquid crystal (particularly TN liquid crystal) has the property that it increases as the applied voltage increases. For this reason, the electro-optical capacitance value increases as the applied voltage increases. According to the two methods described above, this change in capacitance value can be compensated.
[0026]
Next, in the electro-optical panel according to the present invention, the first scanning line for supplying the clock signal, the second scanning line for supplying the inverted clock signal, the first reset voltage value or the first set voltage for the black side level. A third scanning line that supplies a black level voltage that is one of the voltage values, and a white level voltage that is one of the second reset voltage value or the second set voltage value for the white side level. A plurality of scanning line sets including a fourth scanning line, a first data line supplying a black level selection signal, and a plurality of data line sets including a second data line supplying a white level selection signal And each pixel arranged in a matrix corresponding to the intersection of the scanning line set and the data line set, the pixel sandwiching an electro-optic material between the pixel electrode and the counter electrode Electricity A first switching element provided between the pixel capacitor and the internal capacitor and controlled to be turned on / off based on the inverted clock signal; and the internal capacitor and one terminal connected to the clock signal. A second switch element that is controlled to be turned on / off based on the second switch element; one terminal connected to the other terminal of the second switch element; the other terminal connected to the third scanning line; and the black level selection A third switch element that is controlled to be turned on / off based on a signal; one terminal connected to the other terminal of the second switch element; the other terminal connected to the fourth scanning line; And a fourth switch element that is controlled to be turned on / off based on a level selection signal.
[0027]
According to the present invention, first, either the black level voltage or the white level voltage is selected by the third and fourth switch elements. Second, the selected voltage is applied to the internal capacitor and the electro-optic capacitor by the second switch element and the first switch element. For this reason, the charge transfer between the internal capacitor and the electro-optic capacitor can be controlled by the clock signal and the inverted clock signal that control the on / off of the third and fourth switch elements. In addition, the voltage supplied to the internal capacitor can be limited by the black level selection signal and the white level selection signal that control ON / OFF of the first and second switch elements. Therefore, gradation can be displayed if the pulse widths of the black level selection signal and the white level selection signal are set in accordance with the data value of the image data.
[0028]
Next, the scanning line driving circuit of the present invention is used in the above-described electro-optical panel, and drives a plurality of scanning line sets. The scanning line sets are sequentially shifted by transferring transfer pulses in a vertical scanning period. A shift register that sequentially outputs a plurality of scanning line group selection signals to be selected, and provided for each of the scanning line groups, and based on each of the scanning line group selection signals, the clock signal, And a plurality of selection circuits for supplying the inverted clock signal, the black level voltage, and the white level voltage.
[0029]
Since each scanning line is accompanied by parasitic capacitance, the load in the high frequency region is particularly heavy. The power consumption and circuit scale of the drive circuit that drives these signals are determined according to the load. According to the present invention, the clock signal, the inverted clock signal, the black level voltage, and the white level voltage are selectively supplied to the scanning line groups, so that each signal is supplied to all the scanning line groups. The current consumption of the drive circuit can be greatly reduced, and the circuit scale can be further reduced.
[0030]
Next, the data line driving circuit of the present invention is used in the above-described electro-optical panel and drives a plurality of data line sets. The transfer pulse of the horizontal scanning cycle is sequentially shifted to sequentially select each selection signal. A shift register for outputting, a first latch for latching image data based on each selection signal and outputting a plurality of dot sequential image data, and a plurality of latches for latching each dot sequential image data at a horizontal scanning period. A second latch unit for outputting line sequential image data; and a control unit having a plurality of control units provided respectively corresponding to the data line sets, wherein one control unit includes the line sequential image data A pulse width modulation signal generator for generating a pulse width modulated signal that is pulse width modulated according to the data value of the lower bits excluding the most significant bit, and the most significant bit of the line sequential image data A selection unit that selects whether to supply the pulse width modulation signal as the black level selection signal to the first data line or as the white level selection signal to the second data line according to a digit; It is characterized by that.
[0031]
According to the present invention, a black level selection signal or a white level selection signal corresponding to the lower bit value of image data can be supplied to each data line. Therefore, gradation display according to the data value of the image data can be displayed on the electro-optical panel described above.
[0032]
Here, the pulse width modulation signal generation unit resets the count value in a horizontal scanning cycle, and count data obtained by counting the master clock signal and lower-order bit data excluding the most significant bit from the line-sequential image data It is desirable to provide a comparison circuit that generates the pulse width modulation signal based on the comparison result.
[0033]
Next, the electro-optical device according to the present invention includes the above-described electro-optical panel, the above-described scanning line driving circuit, the above-described data line driving circuit, the clock signal, the inverted clock signal, the black level voltage, And a timing signal generation circuit that generates the white level voltage and supplies the white level voltage to the scanning line driving circuit.
[0034]
Here, the timing generation circuit sets the value of the black level voltage as the first reset voltage value in a predetermined reset period at the beginning of the horizontal scanning period, and sets the value of the black level voltage in the other period as the first reset voltage value. A black level voltage generating unit that generates the black level voltage so as to have one set voltage value, and the white level voltage value as the second reset voltage value in the reset period, while the white level voltage in the other period. And a white level voltage generation unit that generates the white level voltage so that the value of the second value is a second set voltage value.
[0035]
According to the present invention, the voltage that becomes the first reset voltage value or the second reset voltage value is supplied to the pixel in the reset period, so that the electro-optic capacitance can be charged to the reset voltage at the beginning of the vertical scanning period. . In other periods, a voltage having the first set voltage value or the second set voltage value is supplied to the pixel, so that the set voltage can be charged in the internal capacitor. In addition, since the first and second switch elements operate based on the clock signal and the inverted clock signal, the charge is transferred between the internal capacitor and the electro-optic capacitor. This makes it possible to display an image according to the data value of the image data while performing γ correction.
[0036]
Here, if the electro-optical material is a liquid crystal and the image data indicates a dark gradation as the data value increases, the first liquid crystal is used when the liquid crystal operates in a normally white mode. It is preferable that the first difference voltage between the reset voltage and the first set voltage is set to be larger than the second difference voltage between the second reset voltage and the second set voltage.
[0037]
In addition, if the electro-optic material is liquid crystal and the image data indicates a bright gradation as the data value increases, the first reset is performed when the liquid crystal operates in a normally black mode. It is preferable that the first difference voltage between the voltage and the first set voltage is set to be smaller than the second difference voltage between the second reset voltage and the second set voltage.
[0038]
Since the dielectric constant of liquid crystal (particularly TN liquid crystal) has a property of increasing as the applied voltage increases, the electro-optic capacitance value increases as the applied voltage increases. According to the two methods described above, it is possible to compensate for the change in the capacitance value and perform good γ correction.
[0039]
In the electro-optical device according to the aspect of the invention, it is preferable that the scanning line driving circuit and the data line driving circuit are built in an electro-optical panel, and an active element constituting the electro-optical panel is a thin film transistor. In this case, each pixel, the scanning line driving circuit, and the data line driving circuit can be formed by the same process. In general, the operational characteristics of thin film transistors vary. However, each pixel can apply a desired voltage to the electro-optic capacitor by moving the charge between the internal capacitor and the electro-optic capacitor. Even if configured, DA conversion can be performed accurately.
[0040]
Next, an electronic apparatus according to an aspect of the invention includes the above-described electro-optical device, and displays an image on the electro-optical panel. Thereby, it is possible to provide a low-power consumption and compact electronic device with a display device. Examples of the electronic device include an engineering workstation, a pager, a mobile phone, a television, a viewfinder type or a monitor direct-view type video camera, a car navigation device, and the like.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0042]
<1. Configuration of liquid crystal display device>
<1-1. Overall configuration of liquid crystal display device>
First, a liquid crystal display device using liquid crystal as an electro-optical material will be described as an example of the electro-optical device according to the present invention. The main part of the liquid crystal display device is composed of a liquid crystal panel AA in which an element substrate and a counter substrate are attached to each other with their electrode formation surfaces facing each other and with a certain gap therebetween, and liquid crystal is sandwiched between the gaps. ing. Here, TFTs are formed on the element substrate as switching elements. In this example, a glass substrate is used as the element substrate, but it is needless to say that a semiconductor substrate or a plastic substrate may be used.
[0043]
FIG. 1 is a block diagram showing the overall configuration of the liquid crystal display device according to the present embodiment. This liquid crystal display device includes a liquid crystal panel AA and an external processing circuit. An image display area A, a scanning
[0044]
In addition, the liquid crystal display device includes a
[0045]
The input image data Din supplied to the liquid crystal display device is in a parallel format, for example, and the number of bits is arbitrary. Of course, the serial format may be used, but in this example, the input image data Din will be described as a 4-bit or 6-bit parallel format. In order to simplify the following description, the input image data Din is described as corresponding to one color. However, the present invention is not limited to this, and the input image data Din may correspond to three primary colors of RGB. Of course it is good.
[0046]
First, the image
[0047]
Next, the
[0048]
The
[0049]
<1-2. Image display area>
In the image display area A, as shown in FIG. 1, a set of four scanning lines 3a1 to 3a4 is formed and arranged in parallel along the X direction. In addition, there are two data lines 6a1 and 6a2 formed as a set, which are arranged in parallel along the Y direction. Here, the scanning line 3a1 supplies the clock signal CLK, the scanning line 3a2 supplies the inverted clock signal CLKB obtained by inverting the clock signal CLK, the scanning line 3a3 supplies the black level voltage VBK, and the scanning line 3a4 supplies the white level voltage VWT. . The data line 6a1 supplies a black level selection signal CMPBK, and the data line 6a2 supplies a white level selection signal CMPBK. Although these signals will be described later, both are used for DA conversion.
[0050]
Next, in the vicinity of the intersection between the scanning lines 3a1 to 3a4 and the data lines 6a1 and 6a2, a pixel DAC 7 and a
[0051]
Each pixel includes a pixel DAC 7 and a
[0052]
Here, since the orientation and order of the liquid crystal molecules change according to the voltage level applied to the
[0053]
<1-3. Pixel DAC>
The pixel DAC 7 converts these signals from a digital signal to an analog signal while performing γ correction on the black level selection signal CMPBK and the white level selection signal CMPBK whose pulse widths are modulated according to the data value of the image data D. It has a function.
[0054]
FIG. 2 is a circuit diagram showing the pixel DAC and its peripheral configuration. As shown in this figure, the pixel DAC 7 includes
[0055]
FIG. 3 is a conceptual diagram for explaining the principle of DA conversion. In the DA conversion in the pixel DAC 7, first, the
[0056]
Next, the
[0057]
Here, the voltage value of the black level voltage VBK supplied via the scanning line 3a3 is similarly switched from the black side reset voltage value Vr1 to the black side set voltage value Va1 at a predetermined timing. Similarly, the voltage value of the white level voltage VWT supplied via the scanning line 3a4 is switched from the white side reset voltage value Vr2 to the white side set voltage value Va2 at a predetermined timing. In addition, in the first step and the second step, one of the white level voltage VWT and the black level voltage VBK is selected by the
[0058]
Next, the
[0059]
Here, assuming that the charge voltage of the liquid crystal capacitor CX when the
[0060]
When N = 0, that is, when charging the liquid crystal capacitor CX is completed only in the first step, Vc (N) = Vr.
[0061]
When N is 1 or more, Vc (N) is given by the following equation.
[0062]
N = 1: Vc (1) = {Cd / (Cd + Cx)} (Va−Vr) + Vr
N = 2: Vc (2) = {Cd / (Cd + Cx)} (Va-Vc (1)) + Vc (1)
...
N = n: Vc (n) = {Cd / (Cd + Cx)} (Va−Vc (n−1)) + Vc (n−1)
Here, if the capacitance ratio of the DAC capacitance value Cd to the liquid crystal capacitance value Cx is α (= Cd / Cx), Vc (N) is given by the following equation (1).
[0063]
Vc (n) = {1 / (1 + 1 / α)} (Va−Vc (n−1)) + Vc (n−1) (1)
From equation (1), Vc (N) is determined by Va, Vr, and α. In particular, when α increases, the rate of change of the charging voltage Vc (N) increases.
[0064]
FIG. 4 shows a graph in which the vertical axis represents Vc (N) and the horizontal axis represents the number N of charge / discharge cycles. As can be seen from this figure, the charging voltage Vc (N) of the liquid crystal capacitor CX starts from the reset voltage Vr and increases monotonously as the charging / discharging number N increases, and then gradually approaches the set voltage Va. In the example shown in FIG. 4, Va> Vr. Conversely, when Vr> Va, the relationship between the charging voltage Vc (N) and the number N of charge / discharge is as shown in FIG. In this case, the charging voltage Vc (N) starts from the reset voltage Vr and decreases monotonously as the charging / discharging number N increases, and then gradually approaches the set voltage Va. Further, as α increases from the equation (1), the charging voltage Vc (N) gradually approaches the set voltage Va with a small number of charge / discharge cycles. Therefore, the curve shapes shown in FIGS. 4 and 5 can be changed by adjusting Va, Vr, and α.
[0065]
FIG. 6B is a graph showing the transmissivity of the liquid crystal on the horizontal axis and the applied voltage VLP of the liquid crystal on the vertical axis, where the number of bits of the input image data Din is 6 bits. As shown in this figure, the transmittance characteristic curve Y has an S-shape. On the other hand, FIG. 6A shows the relationship between the input image data Din necessary for obtaining the transmittance characteristic curve Y and the applied voltage VLP of the liquid crystal. That is, in order to display the gradation corresponding to the image data value using the liquid crystal having the transmittance characteristic shown in FIG. 6B, the image data value is supported according to the output characteristic curve shown in FIG. It is necessary to apply a voltage to the liquid crystal. If this is possible, ideal γ correction can be performed.
[0066]
In order to obtain the output characteristic curve shown in FIG. 6A, the curve shown in FIG. 4 may be connected to the curve shown in FIG. In order to connect the curve shown in FIG. 5 and the curve shown in FIG. 6, the following conditions are required. First, it is necessary to switch Vr and Va between the range A1 and the range A2 shown in FIG. A set of the set voltage Va and the reset voltage Vr corresponding to the range A1 is Va2 and Vr2, and a set of the set voltage Va and the reset voltage Vr corresponding to the range A2 is Va1 and Vr1. Second, in the range A1, the image data value is matched with the charge / discharge count N, while in the range A2, the image data value is converted as shown in FIG. There is a need. Whether the value of the inputted input image data Din is in the range A1 or the range A2 can be distinguished by the digit of the most significant bit MSB of the input image data Din.
[0067]
The image
[0068]
By the way, the liquid crystal has a property that the dielectric constant increases as the applied voltage VLP increases. That is, as the applied voltage VLP of the liquid crystal increases, the liquid crystal capacitance value Cx increases. On the other hand, the DAC capacitance value Cd is constant. Therefore, the higher the applied voltage VLP of the liquid crystal, the smaller the capacitance ratio α (= Cd / Cx). This means that in the range A1 and the range A2 shown in FIG. 6A, the capacity ratio α is smaller in the range A2. As described above, when the capacity ratio α decreases, the rate of change of the charging voltage Vc (N) decreases, so the rate of change of the charging voltage Vc (N) decreases in the range A2.
[0069]
In the present embodiment, Va1, Vr1 and Va2, Vr2 are determined so as to compensate for the change in the capacitance ratio α. This point will be specifically described with reference to FIG. FIG. 7 is a graph showing the relationship between Va1, Vr1 and Va2, Vr2. In the figure, the vertical axis represents the voltage of the pixel electrode, and the horizontal axis represents the data value (gradation) of the image data D.
[0070]
As shown in this figure, when the difference voltage value between the black side set voltage value Va1 and the black side reset voltage value Vr1 is V1, and the difference voltage value between the white side reset voltage value Vr2 and the white side set voltage value Va2 is V2. , A set of Va1, Vr1 and a set of Vr2, Va2 are set so that V1> V2. Thereby, even if the change rate of the charging voltage Vc (N) is smaller in the range A2 on the black level side, a change range of transmittance equivalent to the range A1 can be obtained.
[0071]
<1-4. Scan Line Drive Circuit>
Next, the configuration of the scanning
[0072]
First, the
[0073]
Next, each of the selection circuits SWG1 to SWGm includes four switches SW1 to SW4. The input / output terminal of the switch SW1 is connected to the clock signal supply line CLKL and the scanning line 3a1, the input / output terminal of the switch SW2 is connected to the inverted clock signal supply line CLKBL and the scanning line 3a2, and the input / output terminal of the switch SW3 is The black level voltage supply line VBKL is connected to the scanning line 3a3, and the input / output terminal of the switch SW4 is connected to the white level voltage supply line VWTL and the scanning line 3a4. In addition, the switches SW1 to SW4 are turned on when the scanning signals Y1, Y2,..., Ym supplied to the selection circuits SWG1 to SWGm are active, and are turned off when they are inactive. It is configured. Accordingly, the clock signal CLK, the inverted clock signal CLKB, the black level voltage VBK, and the white level voltage VWT are supplied to each pixel in one row in a certain horizontal scanning period, and are supplied to each pixel in the next row in the next horizontal scanning period. Supplied.
[0074]
Here, these signals are always supplied to all the pixels, and each pixel is provided with a switch element that is controlled to be turned on / off by the scanning signals Y1, Y2,..., Ym. Is possible. However, in this embodiment, these signals are not always supplied to all the pixels, but are supplied to the pixels for each row selected for each horizontal scanning period. The reason for this is as follows.
[0075]
First, the scanning lines 3a1 to 3a4 are formed on the element substrate along the X direction. Each of the scanning lines 3a1 to 3a4 is accompanied by parasitic capacitance due to the intersection with the data lines 6a1 and 6a2 and facing the counter electrode through the liquid crystal. If the clock signal CLK or the like is supplied to all the pixels using m scanning lines 3a1 to 3a4, a large parasitic capacitance acts as a load. Will become bigger. On the other hand, the voltage applied to the liquid crystal in each pixel may be updated for each row. In other words, it is not always necessary to supply the clock signal CLK or the like to all the pixels, and it is sufficient to supply them for each row. Therefore, in the present embodiment, the clock signal CLK and the like are sequentially supplied to the pixels in each row using the selection circuits SW1 to SWm. As a result, the power consumption of the supply circuit can be reduced to about 1 / m compared to the case where the clock signal CLK or the like is supplied to all the pixels.
[0076]
<1-5. Data line drive circuit>
Next, the data
[0077]
Data D0 to D3 indicating the bit values of the image data D are supplied to the image data supply lines Ld0 to Ld3.
[0078]
The
[0079]
Next, the switches SW10 to SWn3 are constituted by TFTs. The switches SW10 to SWn3 have a set of four switches SW10 to SW13, SW20 to SW23,..., SWn0 to SWn3. A set of switches is called a switch group. The number of switch groups corresponds to the number of pixel columns in the image display area A, and there are “n”. Each switch constituting each switch group is connected to the image data supply lines Ld0 to Ld3. In addition, n sampling pulses SR1, SR2,..., SRn are supplied to each switch group. Therefore, the image data D0 to D3 are taken into the first latch unit 220 in synchronization with the sampling pulses SR1, SR2,.
[0080]
Next, the first latch unit 220 includes n latch units UA1 to UAn. Each latch unit UA1 to UAn latches image data D0 to D3 supplied from each switch group. Thereby, image data D scanned in a dot sequential manner is obtained. The
[0081]
Next, the PWM
[0082]
First, the
[0083]
Next, each PWM signal generation unit UC1 to UCn includes a comparator CMP, an
[0084]
First, the comparator CMP of the PWM signal generation unit UC1 compares the count data CNT0 to CNT2 and the lower 3 bits of the data D0 to D2 of the output data of the latch unit UB1, and the former value exceeds the latter value. The comparison result signal CMPout which becomes active (low level) is generated.
[0085]
Next, the AND
[0086]
On the other hand, the AND
[0087]
Next, the clock
[0088]
Next, the white / black
[0089]
<2. Operation of liquid crystal display device>
Next, the operation of the liquid crystal display device will be described. FIG. 11 is a timing chart showing the operation of the liquid crystal display device.
[0090]
First, the operation of the data line driving
[0091]
Thereafter, the PWM
[0092]
Thereafter, when the master clock signal CLKM is supplied to the
[0093]
In this example, since the lower 3 bits of the image data D in the first field are “5” in decimal, the values of the count data CNT0 to CNT2 are changed from “0” (time t1) to “5” (time). It becomes a high level during the period up to t3). On the other hand, in the second field, since the lower 3 bits of the image data D are “3” in decimal, the value of the count data CNT0 to CNT2 is “3” from time t1 when the value is “0” in decimal. It becomes high level in the period up to time t3.
[0094]
In this example, the bit data D3 of the most significant bit of the image data D in the first field is “1”, and “0” in the second field. Therefore, the black level selection signal CMPBK is active (high level) in the first field, while the white level selection signal CMPBK is active in the second field.
[0095]
Next, the operation of the pixel DAC 7 in the first row and the first column among the pixel DACs 7 provided in the pixel display area A will be described. The voltage value of the black level voltage VBK (shown by a solid line) supplied to the pixel DAC 7 via the scanning line 3a3 becomes the black side reset voltage value Vr1 in the reset period Trst of each field as shown in FIG. In the period, the black side set voltage value Va1 is obtained. On the other hand, the voltage value of the white level voltage VWT (shown by a dotted line) supplied to the pixel DAC 7 via the scanning line 3a4 becomes the white side reset voltage value Vr2 in the reset period Trst, and in the other periods, the white side voltage VWT2 The set voltage value Va2. In the drawing, Vr1 and Va2 are close to each other for convenience of drawing, and Vr2 and Va1 are close to each other, but they are actually separated from each other.
[0096]
In this example, in the reset period Trst of the first field, the black level selection signal CMPBK becomes high level, while the white level selection signal CMPWT becomes low level, so that the
[0097]
Thereafter, the
[0098]
In the second field, in the reset period Trst, the black level selection signal CMPBK becomes low level, while the white level selection signal CMPWT becomes high level. Therefore, the DAC capacitor CD and the liquid crystal capacitor CX have white The side reset voltage Vr2 is charged. Thereafter, the
[0099]
As described above, in the present embodiment, the DA conversion is performed by providing the DAC capacitor CD for each pixel and transferring the charge between the DAC capacitor CD and the liquid crystal capacitor CX. The value of the DAC capacity CD can be greatly reduced as compared with a capacity distribution type DA conversion circuit that performs DA conversion using individual internal capacitors.
[0100]
By the way, one DAC capacitor CD is provided for each row of pixels, and the charge is transferred to and from the parasitic capacitance of the data line, thereby charging the parasitic capacitance with the voltage to be applied to the liquid crystal capacitance. It is also conceivable that this voltage is taken into the liquid crystal capacitor at a predetermined timing. However, the parasitic capacitance value of the data line is much larger than the liquid crystal capacitance value Cx. For this reason, in order to obtain a desired γ characteristic, the value of the DAC capacitance CD must be increased.
[0101]
However, in this embodiment, since the DAC capacitor CD is provided for each pixel, it is only necessary to perform charge transfer with the liquid crystal capacitor CX having a small capacitance value. For this reason, the DAC capacitance value Cx can be reduced. As a result, the area of the liquid crystal panel AA can be reduced, and downsizing and cost reduction can be achieved.
[0102]
Further, by performing a charge / discharge operation between the DAC capacitor CD and the liquid crystal capacitor CX, the applied voltage of the liquid crystal capacitor CX can be increased or decreased exponentially. The reset voltage Vr is selected according to the data D3 of the most significant bit MSB of the image data, and the charge / discharge number N is determined according to other bit values. Therefore, DA conversion can be performed while performing γ correction according to the transmittance characteristics of the liquid crystal. Therefore, it is not necessary to separately provide a γ correction circuit before the data line driving circuit, so that the circuit configuration of the entire liquid crystal display device can be greatly reduced. As a result, the area occupied by the data line driving circuit can be greatly reduced as compared with a data line driving circuit using a conventional capacitance distribution type DA conversion circuit or a DA conversion circuit using an operational amplifier.
[0103]
<3. Modification of Embodiment>
<3-1: Change of reset voltages Vr1 and Vr2>
If the black side reset voltage value Vr1 and the white side reset voltage value Vr2 in the above-described embodiment are shifted to the positive side by the same value, the luminance (transmittance) of the pixel can be shifted to the higher side. . On the other hand, if the pixel is shifted to the negative side, the luminance in the pixel can be shifted to the lower side. If the voltage difference of Vr1-Vr2 is set large in advance, the contrast ratio can be increased, and if it is decreased, the contrast ratio can be decreased. Therefore, it is desirable to provide a variable voltage generation circuit inside the
[0104]
<3-2: AC drive>
In the embodiment described above, when the black-side reset voltage value Vr1 and the white-side reset voltage value Vr2 and the black-side set voltage value Va1 and the white-side set voltage value Va2 are set to the reference voltage as the reference voltage, the positive polarity is obtained. However, in an actual liquid crystal panel, the liquid crystal of the pixel is AC driven in order to prevent the deterioration of the liquid crystal. Therefore, the black level voltage VBK and the white level voltage VWT need to output a negative voltage with reference to the voltage of the counter electrode, and apply a negative voltage to the pixel liquid crystal. For this reason, the white level / black
[0105]
Therefore, the
[0106]
Examples of the switching cycle of the set voltages Va1 and Va2 and the reset voltages Vr1 and Vr2 include the following modes. In the first aspect, the polarity of the applied voltage is switched every vertical scanning period. This is a driving method in which the polarity of the liquid crystal applied voltage is inverted every vertical scanning period (one field or one frame). In the second aspect, the polarity of the applied voltage is switched every horizontal scanning period. Further, as a third aspect, there is a case where the polarity of the liquid crystal applied voltage is inverted for each column line (so-called source line inversion), or the polarity of the liquid crystal applied voltage is inverted for each pixel (so-called dot inversion driving). .
[0107]
In these cases, the polarities of the voltages given as Va1, Va2, Vr1, and Vr2 need to be alternately different between adjacent DA units. For this reason, the
[0108]
<3-3: Relationship between image data and white / black level>
In the embodiment described above, the input image data Din is described as “1111” being a black level and “0000” being a white level. Conversely, even if “1111” is a white level and “0000” is a black level. Good. In the embodiment, the orientation of the liquid crystal molecules and the setting of the polarization axis are changed (as a normally black mode), and the transmittance is low when the output voltage of the DA converter is low, and the transmittance is high when the output voltage is high. Even in this case, the same applies.
[0109]
<4. Application example>
Next, application examples of the liquid crystal display device described in the above-described embodiments and modifications will be described.
[0110]
<4-1: Projector>
First, a projector using this liquid crystal display device as a light valve will be described. FIG. 12 is a plan view showing a configuration example of the projector.
[0111]
As shown in this figure, a
[0112]
The configuration of the
[0113]
Here, paying attention to the display images by the
[0114]
Note that since light corresponding to the primary colors R, G, and B is incident on the
[0115]
<4-2: Mobile computer>
Next, an example in which the liquid crystal panel AA is applied to a mobile personal computer will be described. FIG. 13 is a perspective view showing the configuration of the personal computer. In the figure, a
[0116]
<4-3: Mobile phone>
Further, an example in which the liquid crystal panel AA is applied to a mobile phone will be described. FIG. 14 is a perspective view showing the configuration of this mobile phone. In the figure, a
[0117]
In addition to the electronic devices described with reference to FIGS. 12 to 14, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Stations, videophones, POS terminals, devices with touch panels, etc. Needless to say, the present invention can be applied to these various electronic devices.
[0118]
【The invention's effect】
As described above, according to the present invention, the reset voltage and the set voltage are selected according to the most significant bit of the image data and the charge movement is executed a number of times according to the lower bit value. The DA conversion can be performed while performing γ correction on the image data with low power consumption and low power consumption.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a pixel DAC used in the embodiment and a peripheral configuration thereof.
FIG. 3 is a conceptual diagram for explaining the principle of DA conversion of the present invention.
FIG. 4 is a graph showing the relationship between the charge voltage value and the number of charge / discharge cycles when Va> Vr.
FIG. 5 is a graph showing the relationship between the charge voltage value and the number of charge / discharge cycles when Vr> Va.
6A is a graph showing a relationship between image data D necessary for obtaining a transmittance characteristic curve Y and an applied voltage VLP of a liquid crystal, and FIG. 6B is a graph showing that the number of bits of image data is 6 bits. The horizontal axis represents the transmittance of the liquid crystal, and the vertical axis represents the applied voltage VLP of the liquid crystal.
FIG. 7 is a graph showing the relationship between Va1, Vr1 and Va2, Vr2.
FIG. 8 is a circuit diagram showing a detailed configuration of a scanning line driving circuit used in the embodiment.
FIG. 9 is a block diagram showing a configuration of a data line driving circuit used in the embodiment.
FIG. 10 is a block diagram showing a configuration of a PWM signal generator and its peripheral circuits used in the same embodiment.
FIG. 11 is a timing chart showing the operation of the liquid crystal display device of the embodiment.
FIG. 12 is a cross-sectional view illustrating a configuration of a projector as an example of an electronic apparatus to which a liquid crystal display device is applied.
FIG. 13 is a perspective view illustrating a configuration of a personal computer as an example of an electronic apparatus to which a liquid crystal display device is applied.
FIG. 14 is a perspective view illustrating a configuration of a mobile phone as an example of an electronic apparatus to which the liquid crystal display device is applied.
FIG. 15 is a block diagram showing a data line driving circuit for driving one data line and its peripheral circuit.
16A is a graph showing the relationship between the decimal value of image data DA and the output voltage Vc of the
[Explanation of symbols]
AA …… Electro-optical panel
CX: Liquid crystal capacity (electro-optic capacity)
CD …… DAC capacity (internal capacity)
D, D0 to D3 …… Image data
9a: Pixel electrode
3a1 to 3a4... Scanning lines (first to fourth scanning lines)
6a1, 6a2... Data lines (first data line, second data line)
71-74 ...... Switch elements (fourth to first switch elements)
100: Scan line driving circuit
110 …… Y shift register
CMPBK, CNPWT …… Black level selection signal, white level selection signal
CLK, CLKB: Clock signal, inverted clock signal
SW1 to SWm ... selection circuit
Y1-Ym: Scanning signal (scanning line set selection signal)
200: Data line driving circuit
210 ... X shift register
220 …… First latch section
230 …… Second latch part
UC1 to UCn: PWM signal generation unit (control unit)
CMPout …… Comparison result signal
CMP …… Comparator (Comparator)
300 ... Timing signal generation circuit
410... White / black level voltage generator (black level voltage generator, white level voltage generator)
Claims (14)
前記内部容量と前記画素電極とを電気的に接続する第1状態と、前記内部容量と前記画素電極とを電気的に切り離した第2状態とすることが可能であり、
前記第1状態とした後、前記電気光学容量及び前記内部容量にリセット電圧を充電し、
前記第2状態とした後、前記内部容量にセット電圧を充電し、
前記第1状態とすることにより、前記内部容量と前記電気光学容量との間で電荷の移動を行い、
前記内部容量にセット電圧を充電する工程、及び前記電荷を移動する工程を、画像データの値に応じた回数だけ繰り返す
ことを特徴とする電気光学パネルの駆動方法。An electro-optical panel having a pixel electrode, an internal capacitor, and an electro-optical capacitor formed by sandwiching an electro-optical material between the pixel electrode and a counter electrode in each of a plurality of pixels arranged in a matrix. A driving method comprising:
A first state in which the internal capacitor and the pixel electrode are electrically connected; and a second state in which the internal capacitor and the pixel electrode are electrically disconnected.
After setting the first state, the electro-optic capacitor and the internal capacitor are charged with a reset voltage,
After the second state, the internal capacitor is charged with a set voltage,
By setting the first state, the charge is transferred between the internal capacitor and the electro-optic capacitor,
The method of driving an electro-optical panel, wherein the step of charging the internal capacitor with a set voltage and the step of moving the charge are repeated a number of times according to the value of image data.
画像データの最上位ビットのデジットに応じて、黒側レベルに対応する第1リセット電圧または白側レベルに対応する第2リセット電圧のうちいずれか一方を選択して、選択された電圧を前記電気光学容量に給電し、
前記最上位ビットのデジットに応じて、黒側レベルに対応する第1セット電圧または白側レベルに対応する第2セット電圧のうちいずれか一方を選択して、選択された電圧を前記内部容量に給電し、
前記電気光学容量と前記内部容量との間で電荷の移動を行い、
前記内部容量への給電工程及び前記電荷移動の工程を、前記画像データのうち前記最上位ビットを除いた下位ビット値に応じた回数だけ繰り返す
ことを特徴とする電気光学パネルの駆動方法。An electro-optical panel having a pixel electrode, an internal capacitor, and an electro-optical capacitor formed by sandwiching an electro-optical material between the pixel electrode and a counter electrode in each of a plurality of pixels arranged in a matrix. A driving method comprising:
In accordance with the digit of the most significant bit of the image data, either the first reset voltage corresponding to the black side level or the second reset voltage corresponding to the white side level is selected, and the selected voltage is selected as the electric voltage. Power the optical capacity,
Depending on the digit of the most significant bit, either the first set voltage corresponding to the black side level or the second set voltage corresponding to the white side level is selected, and the selected voltage is applied to the internal capacitor. Power
Performing charge transfer between the electro-optic capacitance and the internal capacitance;
The method of driving an electro-optical panel, wherein the power feeding step to the internal capacitor and the charge transfer step are repeated a number of times according to a lower bit value excluding the most significant bit in the image data.
前記液晶がノーマリホワイトモードで動作する場合には、前記第1リセット電圧と前記第1セット電圧との間の第1差電圧を、前記第2リセット電圧と前記第2セット電圧との間の第2差電圧より大きくなるように設定する
ことを特徴とする請求項2に記載の電気光学パネルの駆動方法。The electro-optical material is a liquid crystal, and the image data indicates a dark gradation as the data value increases,
When the liquid crystal operates in a normally white mode, a first difference voltage between the first reset voltage and the first set voltage is set between the second reset voltage and the second set voltage. The method of driving an electro-optical panel according to claim 2, wherein the driving voltage is set to be larger than the second differential voltage.
前記液晶がノーマリブラックモードで動作する場合には、前記第1リセット電圧と前記第1セット電圧との間の第1差電圧を、前記第2リセット電圧と前記第2セット電圧との間の第2差電圧より小さくなるように設定することを特徴とする請求項2に記載の電気光学パネルの駆動方法。The electro-optic material is a liquid crystal, and the image data indicates a brighter gradation as the data value increases,
When the liquid crystal operates in a normally black mode, a first difference voltage between the first reset voltage and the first set voltage is set between the second reset voltage and the second set voltage. 3. The method for driving an electro-optical panel according to claim 2, wherein the driving method is set to be smaller than the second differential voltage.
黒レベル選択信号を供給する第1データ線、および白レベル選択信号を供給する第2データ線を一組とする複数のデータ線組と、
前記走査線組と前記データ線組との交差に対応してマトリックス状に配置された各画素とを備え、
前記画素は、
画素電極と対向電極との間に電気光学材料を狭持してなる電気光学容量と、
前記画素電極と内部容量との間に設けられ前記反転クロック信号に基づいてオン・オフが制御される第1スイッチ素子と、
前記内部容量と一方の端子が接続され前記クロック信号に基づいてオン・オフが制御される第2スイッチ素子と、
一方の端子が前記第2スイッチ素子の他方の端子に、他方の端子が前記第3走査線に各々接続されるとともに、前記黒レベル選択信号に基づいてオン・オフが制御される第3スイッチ素子と、
一方の端子が前記第2スイッチ素子の他方の端子に、他方の端子が前記第4走査線に各々接続されるとともに、前記白レベル選択信号に基づいてオン・オフが制御される第4スイッチ素子と
を備えることを特徴とする電気光学パネル。A first scanning line that supplies a clock signal, a second scanning line that supplies an inverted clock signal, and a black level voltage that is one of the first reset voltage value and the first set voltage value for the black side level. A plurality of sets of a third scanning line to be supplied and a fourth scanning line to supply a white level voltage that is one of the second reset voltage value or the second set voltage value with respect to the white level. A scan line set;
A plurality of data line sets each including a first data line for supplying a black level selection signal and a second data line for supplying a white level selection signal;
Each pixel arranged in a matrix corresponding to the intersection of the scanning line set and the data line set,
The pixel is
An electro-optic capacitance formed by sandwiching an electro-optic material between the pixel electrode and the counter electrode;
A first switch element provided between the pixel electrode and an internal capacitor and controlled to be turned on / off based on the inverted clock signal;
A second switch element connected to the internal capacitor and one terminal and controlled to be turned on / off based on the clock signal;
A third switch element having one terminal connected to the other terminal of the second switch element, the other terminal connected to the third scanning line, and an ON / OFF control based on the black level selection signal When,
A fourth switch element having one terminal connected to the other terminal of the second switch element, the other terminal connected to the fourth scanning line, and controlled to be turned on / off based on the white level selection signal; And an electro-optical panel.
垂直走査周期の転送パルスを順次シフトして各走査線組を選択する複数の走査線組選択信号を順次出力するシフトレジスタと、
前記各走査線組毎に設けられ、前記各走査線組選択信号に基づいて、対応する各走査線組に、前記クロック信号、前記反転クロック信号、前記黒レベル電圧、および前記白レベル電圧を供給する複数の選択回路と
を備えることを特徴とする走査線駆動回路。A scanning line driving circuit that is used in the electro-optical panel according to claim 5 and drives a plurality of scanning line sets,
A shift register that sequentially outputs a plurality of scanning line set selection signals for sequentially selecting transfer line sets by sequentially shifting transfer pulses of a vertical scanning period;
Provided for each scanning line group, and supply the clock signal, the inverted clock signal, the black level voltage, and the white level voltage to each corresponding scanning line group based on each scanning line group selection signal A scanning line driving circuit comprising: a plurality of selection circuits.
水平走査周期の転送パルスを順次シフトして各選択信号を順次出力するシフトレジスタと、
前記各選択信号に基づいて画像データをラッチして複数の点順次画像データを出力する第1ラッチ部と、
前記各点順次画像データを水平走査周期でラッチして複数の線順次画像データを出力する第2ラッチ部と、
前記各データ線組に各々対応し設けられた複数の制御ユニットを有する制御部とを備え、
1つの制御ユニットは、
前記線順次画像データのうち最上位ビットを除いた下位ビットのデータ値に応じてパルス幅変調されたパルス幅変調信号を生成するパルス幅変調信号生成部と、
前記線順次画像データのうち最上位ビットのデジットに応じて、前記パルス幅変調信号を前記黒レベル選択信号として前記第1データ線に供給するか、前記白レベル選択信号として前記第2データ線に供給するかを選択する選択部と
を備えることを特徴とするデータ線駆動回路。A data line driving circuit used for the electro-optical panel according to claim 5 for driving a plurality of data line sets,
A shift register that sequentially shifts transfer pulses of a horizontal scanning period and sequentially outputs each selection signal;
A first latch unit that latches image data based on each selection signal and outputs a plurality of dot sequential image data;
A second latch unit that latches each point sequential image data in a horizontal scanning period and outputs a plurality of line sequential image data;
A control unit having a plurality of control units provided corresponding to each data line set,
One control unit is
A pulse width modulation signal generating unit that generates a pulse width modulation signal that is pulse width modulated according to a data value of a lower bit excluding the most significant bit in the line sequential image data;
The pulse width modulation signal is supplied to the first data line as the black level selection signal or the second data line as the white level selection signal according to the most significant bit digit of the line sequential image data. A data line driving circuit comprising: a selection unit that selects whether to supply.
水平走査周期で計数値がリセットされ、マスタクロック信号をカウントして得たカウントデータと前記線順次画像データのうち最上位ビットを除いた下位ビットデータとを比較して、比較結果に基づいて前記パルス幅変調信号を生成する比較回路を備える
ことを特徴とする請求項7に記載のデータ線駆動回路。The pulse width modulation signal generator is
The count value is reset in the horizontal scanning cycle, and the count data obtained by counting the master clock signal is compared with the lower-order bit data excluding the most significant bit in the line-sequential image data. The data line driving circuit according to claim 7, further comprising a comparison circuit that generates a pulse width modulation signal.
請求項6に記載の走査線駆動回路と、
請求項7に記載のデータ線駆動回路と、
前記クロック信号、前記反転クロック信号、前記黒レベル電圧、および前記白レベル電圧を生成して、前記走査線駆動回路に供給するタイミング信号生成回路と
を備えることを特徴とする電気光学装置。An electro-optical panel according to claim 5;
A scanning line driving circuit according to claim 6;
A data line driving circuit according to claim 7,
An electro-optical device comprising: a timing signal generation circuit that generates the clock signal, the inverted clock signal, the black level voltage, and the white level voltage and supplies the generated voltage to the scanning line driving circuit.
水平走査期間の始まりの予め定められたリセット期間において、前記黒レベル電圧の値を第1リセット電圧値とする一方、その他の期間において黒レベル電圧の値を第1セット電圧値とするように前記黒レベル電圧を生成する黒レベル電圧生成部と、
前記リセット期間において、前記白レベル電圧の値を第2リセット電圧値とする一方、その他の期間において白レベル電圧の値を第2セット電圧値とするように前記白レベル電圧を生成する白レベル電圧生成部と
を備えることを特徴とする請求項9に記載の電気光学装置。The timing generation circuit includes:
In the predetermined reset period at the beginning of the horizontal scanning period, the black level voltage value is set as the first reset voltage value, and the black level voltage value is set as the first set voltage value in the other periods. A black level voltage generator for generating a black level voltage;
A white level voltage that generates the white level voltage so that the value of the white level voltage is the second reset voltage value in the reset period and the value of the white level voltage is the second set voltage value in the other period. The electro-optical device according to claim 9, further comprising: a generation unit.
前記液晶がノーマリホワイトモードで動作する場合には、前記第1リセット電圧と前記第1セット電圧との間の第1差電圧を、前記第2リセット電圧と前記第2セット電圧との間の第2差電圧より大きくなるように設定する
ことを特徴とする請求項9に記載の電気光学装置。The electro-optical material is a liquid crystal, and the image data indicates a dark gradation as the data value increases,
When the liquid crystal operates in a normally white mode, a first difference voltage between the first reset voltage and the first set voltage is set between the second reset voltage and the second set voltage. The electro-optical device according to claim 9, wherein the electro-optical device is set to be larger than the second differential voltage.
前記液晶がノーマリブラックモードで動作する場合には、前記第1リセット電圧と前記第1セット電圧との間の第1差電圧を、前記第2リセット電圧と前記第2セット電圧との間の第2差電圧より小さくなるように設定することを特徴とする請求項9に記載の電気光学装置。The electro-optic material is a liquid crystal, and the image data indicates a brighter gradation as the data value increases,
When the liquid crystal operates in a normally black mode, a first difference voltage between the first reset voltage and the first set voltage is set between the second reset voltage and the second set voltage. The electro-optical device according to claim 9, wherein the electro-optical device is set to be smaller than the second differential voltage.
前記走査線駆動回路と前記データ線駆動回路とは電気光学パネルに内蔵され、当該電気光学パネルを構成する能動素子は薄膜トランジスタであることを特徴とする電気光学装置。The electro-optical device according to claim 9,
The electro-optical device, wherein the scanning line driving circuit and the data line driving circuit are built in an electro-optical panel, and an active element constituting the electro-optical panel is a thin film transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028370A JP3882443B2 (en) | 2000-02-04 | 2000-02-04 | Electro-optical panel, driving method thereof, scanning line driving circuit and data line driving circuit, electro-optical device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028370A JP3882443B2 (en) | 2000-02-04 | 2000-02-04 | Electro-optical panel, driving method thereof, scanning line driving circuit and data line driving circuit, electro-optical device, and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001215472A JP2001215472A (en) | 2001-08-10 |
JP3882443B2 true JP3882443B2 (en) | 2007-02-14 |
Family
ID=18553784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000028370A Expired - Fee Related JP3882443B2 (en) | 2000-02-04 | 2000-02-04 | Electro-optical panel, driving method thereof, scanning line driving circuit and data line driving circuit, electro-optical device, and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3882443B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3832240B2 (en) * | 2000-12-22 | 2006-10-11 | セイコーエプソン株式会社 | Driving method of liquid crystal display device |
JP3899817B2 (en) * | 2000-12-28 | 2007-03-28 | セイコーエプソン株式会社 | Liquid crystal display device and electronic device |
KR100769448B1 (en) | 2006-01-20 | 2007-10-22 | 삼성에스디아이 주식회사 | Digital-Analog Converter and Data driver, Flat Panel Display using thereof |
KR100776489B1 (en) * | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | Data driver and driving method thereof |
KR100776488B1 (en) | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | Data driver and Flat Panel Display device using thereof |
KR100805587B1 (en) | 2006-02-09 | 2008-02-20 | 삼성에스디아이 주식회사 | Digital-Analog Converter and Data driver, Flat Panel Display device using thereof |
JP5076934B2 (en) * | 2008-02-04 | 2012-11-21 | コニカミノルタホールディングス株式会社 | Information display device |
CN114023264B (en) * | 2021-11-29 | 2023-08-11 | 京东方科技集团股份有限公司 | Driving circuit, driving module, driving method and display device |
-
2000
- 2000-02-04 JP JP2000028370A patent/JP3882443B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001215472A (en) | 2001-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100478577B1 (en) | Driver circuit of electro-optical device, driving method, D/A converter, signal driver, electro-optical panel, projection display, and electronic device | |
US7330180B2 (en) | Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load | |
US20060022925A1 (en) | Grayscale voltage generation circuit, driver circuit, and electro-optical device | |
KR100517395B1 (en) | Display device, electronic device and driving method | |
KR100864495B1 (en) | A liquid crystal display apparatus | |
US6781565B2 (en) | Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus | |
JP3767315B2 (en) | ELECTRO-OPTICAL PANEL DRIVING METHOD, DATA LINE DRIVING CIRCUIT, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE | |
KR100463465B1 (en) | Electro-optical device drive circuit, electro-optical device and electronic equipment using the same | |
JP3882443B2 (en) | Electro-optical panel, driving method thereof, scanning line driving circuit and data line driving circuit, electro-optical device, and electronic apparatus | |
JP3661523B2 (en) | Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus | |
JP2001134249A (en) | Circuit and method for driving electrooptical device, da converter, signal line driving circuit, electrooptical panel, projection type display device, and electronic equipment | |
KR100480176B1 (en) | Liquid crystal display apparatus driven 2-dot inversion type and method of dirving the same | |
JP3659079B2 (en) | Electro-optical panel drive circuit, electro-optical panel, and electronic device | |
JP3775137B2 (en) | Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus | |
JP3832156B2 (en) | Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus | |
JP3931909B2 (en) | Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus | |
JP2002062857A (en) | Method and circuit for driving electro-optical device, electro-optical device, and electronic equipment | |
Tan et al. | P‐1: Generic Design of Silicon Backplane for LCoS Microdisplays | |
JPH11119191A (en) | Driving device for liquid crystal display panel, liquid crystal display device and electronic equipment | |
JPH1062755A (en) | Display device, electronic equipment, and driving method therefor | |
JPH10104581A (en) | Liquid crystal device and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |