JP3875832B2

JP3875832B2 - Electronic component and manufacturing method thereof

Info

Publication number: JP3875832B2
Application number: JP2000316946A
Authority: JP
Inventors: 真理宮内; 幸恵中野
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2000-10-17
Filing date: 2000-10-17
Publication date: 2007-01-31
Anticipated expiration: 2020-10-17
Also published as: JP2002124433A

Description

【０００１】
【発明の属する技術分野】
本発明は、単位体積当たりの取得静電容量が大きく、小型化しても大容量を有し、かつ信頼性の高い積層セラミックコンデンサなどの電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
電子部品の一例としての積層セラミックコンデンサの取得静電容量は、次式の関係にある。
【０００３】
Ｃ＝ε_０・ε_ｒ×ｎ×（Ｓ／ｄ）
（ただし、Ｃ：容量（Ｆ）、ε_０：真空の誘電率、ε_ｒ：誘電体材料の比誘電率、ｎ：層数、Ｓ：有効面積、ｄ：誘電体厚み）。
【０００４】
コンデンサの取得静電容量を増加させるためには、誘電体厚みｄを薄くする、誘電体材料の比誘電率ε_ｒを増加させる、有効面積Ｓを増加させる、誘電体層数ｎを増加させる、のいずれかの方法が考えられる。しかし、小型で大容量を得るために、有効面積を増加させるには限界があることから、一般に比誘電率を増加させる、あるいは誘電体厚みを薄層化するといった手法がとられている。誘電体厚みの薄層化は、厚みばらつき等の問題から、その限界は１０μｍとも５μｍともいわれてきたが、最近では、製造技術の開発によりその限界を超えた薄層品も開発されるようになってきた。
【０００５】
【発明が解決しようとする課題】
しかしながら、誘電体厚みが３μｍ以下というような極薄層のチップコンデンサが作製できても、誘電体の抵抗が低すぎて実用に耐えられない、といった問題が生じた。このため、誘電体層厚みの薄層化に歯止めがかけられつつあるのが現状であり、コンデンサの小型且つ大容量化の障害になってきた。
【０００６】
本発明の目的は、単位体積当たりの取得静電容量を向上でき、小型化しても大容量を有し、信頼性の高い積層セラミックコンデンサなどの電子部品およびその製造方法を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、第１の観点に係る電子部品は、
誘電体層と内部電極層とが交互に積層してある素子本体を有し、
前記誘電体層と前記内部電極層との境界付近の少なくとも一部には、所定厚みの異相が形成してあることを特徴とする。
【０００８】
前記異相は、前記誘電体層と前記内部電極層との境界付近の少なくとも一部に、形成してあればよく、境界付近の全域に形成してあってもよい。
【０００９】
本発明において、異相とは、誘電体層を構成する主成分と同じ組成であるが、その結晶格子が歪み、主成分の組成結晶格子と異なる相を意味している。
【００１０】
好ましくは、前記異相の厚みが、０．２〜０．８ｎｍである。
【００１１】
好ましくは、一対の内部電極層に挟まれる誘電体層に含まれる誘電体粒子の個数が、前記誘電体層の厚み方向に対して１個である。
【００１２】
好ましくは、前記誘電体層には、ＳｉＯ_２換算で５００ｐｐｍ以下のケイ素化合物が含有してある。
【００１３】
第２の観点に係る電子部品は、
誘電体層と、導電材粒子を含む内部電極層とが交互に積層してある素子本体を有し、
一対の誘電体層に挟まれる内部電極層に含まれる導電材粒子の個数が、前記内部電極層の厚み方向に対して１個であることを特徴とする。
【００１４】
好ましくは、前記導電材粒子が、１粒子あたり２つ以上の双晶が形成された、ニッケルおよび／またはニッケル合金で構成してある。
【００１５】
本発明に係る電子部品の製造方法は、誘電体層と内部電極層とを交互に積層して得られる素子本体を１２００〜１４００℃の温度で焼成して焼結体を得る工程と、
前記焼結体を８００〜１１００℃の温度でアニール処理してアニール処理済み焼結体を得る工程と、
前記アニール処理済み焼結体を、６００℃超１０００℃未満の保持温度および０．５〜１．５時間の保持時間で熱処理して熱処理後焼結体を得る工程とを有する。
【００１６】
好ましくは、前記熱処理工程における昇降温速度が、１０００℃／時間超である。
【００１７】
【作用】
本発明者らは、誘電体層と内部電極層との境界付近に特定の異相を存在させることにより、単位体積当たりの取得静電容量を増加できる（たとえば、１００Ｆ／ｍ^３以上という高いボリューム比の静電容量）ことを見出した。
【００１８】
また、一対の誘電体層に挟まれる内部電極層に含まれる導電材粒子の個数が、内部電極層の厚み方向に対して１個である場合に、多層化しても十分な静電容量を持つ電子部品が得られることを見出した。
【００１９】
すなわち、本発明では、単位体積当たりの取得静電容量が増加し、小型化しても大容量を有し、かつ信頼性の高い積層型セラミックコンデンサなどの電子部品を実現できる。
【００２０】
本発明に係る電子部品の製造方法では、グリーンチップなどの素子本体を焼成、アニール処理した後、特定の熱処理を行うことにより、誘電体層と内部電極層との境界付近に特定の異相を形成できる。このため、製造される電子部品の単位体積当たりの取得静電容量が増加し、その結果、小型化しても大容量を有し、かつ信頼性の高い積層型セラミックコンデンサなどの電子部品を実現できる。
【００２１】
電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品などが例示される。
【００２２】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００２３】
図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図、
図２（Ａ）は図１に示す誘電体層の要部拡大断面図、図２（Ｂ）は図２（Ａ）のIIB 部分の拡大図、
図３は実施例１のセラミック焼成体の透過型電子顕微鏡写真、
図４は図３の要部拡大写真、
図５は実施例１のセラミック焼成体の微細構造をＴＥＭにより観察した顕微鏡写真、
図６は比較例１のセラミック焼成体の透過型電子顕微鏡写真、
図７は図６の要部拡大写真である。
【００２４】
本実施形態では、電子部品として図１に示される積層セラミックコンデンサ１を例示し、その構造および製造方法を説明する。
【００２５】
積層セラミックコンデンサ
図１に示されるように、本発明の一実施形態に係る電子部品としての積層セラミックコンデンサ１は、誘電体層２と内部電極層３とが交互に積層されたコンデンサ素子本体１０を有する。コンデンサ素子本体１０の両端部には、素子本体１０の内部で交互に配置された内部電極層３と各々導通する一対の外部電極４が形成してある。コンデンサ素子本体１０の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、（０．６〜５．６ｍｍ）×（０．３〜５．０ｍｍ）×（０．３〜１．９ｍｍ）程度である。
【００２６】
内部電極層３は、各端面がコンデンサ素子本体１０の対向する２端部の表面に交互に露出するように積層してある。一対の外部電極４は、コンデンサ素子本体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。
【００２７】
誘電体層２
誘電体層２の組成は、本発明では特に限定されないが、たとえば以下の誘電体磁器組成物で構成される。
【００２８】
本実施形態の誘電体磁器組成物は、たとえば、組成式｛（Ｂａ_{（１−ｘ−ｙ）}Ｃａ_ｘＳｒ_ｙ）Ｏ｝_Ａ（Ｔｉ_{（１−ｚ）}Ｚｒ_ｚ）_ＢＯ_２で表される誘電体酸化物を含む主成分を有する。なお、Ａ，Ｂ，ｘ，ｙ，ｚは、いずれも任意の範囲であるが、たとえば０．９９０≦Ａ／Ｂ≦１．０１０、０≦ｘ≦０．８０、０≦ｙ≦０．５、０．０１≦ｚ≦０．９８であることが好ましい。
【００２９】
誘電体磁器組成物中に主成分と共に含まれる副成分としては、Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｓｎ，Ｗ，Ｃａ，Ｍｎ，Ｓｉ，およびＰの酸化物から選ばれる１種類以上を含む副成分が例示される。副成分を添加することにより、主成分の誘電特性を劣化させることなく低温焼成が可能となり、誘電体層を薄層化した場合の信頼性不良を低減でき、長寿命化を図ることができる。
【００３０】
本発明において、副成分の好ましい例としては、Ｓｉの化合物であり、こうしたＳｉの化合物を、ＳｉＯ_２換算で、好ましくは５００ｐｐｍ以下、より好ましくは２０〜１００ｐｐｍ含有する。Ｓｉの化合物を添加することにより、低温焼成が一層容易となる。ただし、Ｓｉの化合物を誘電体層中に含有させ過ぎると、比誘電率が低くなる傾向がある。このようなＳｉの化合物は、不純物や後述する誘電体ペースト中に含まれる程度の微量である。
【００３１】
なお、図１に示す誘電体層２の積層数や厚み等の諸条件は、目的や用途に応じ適宜決定すればよいが、本実施形態では、誘電体層の厚みｄ１は、６μｍ以下、好ましくは５μｍ以下、さらに好ましくは３μｍ未満である。
【００３２】
図２（Ａ）および図２（Ｂ）に示すように、誘電体層２は、誘電体粒子２ａと、粒界相２ｂと、異相２ｃとを少なくとも有する。誘電体層２の断面における粒界相２ｂの面積比は２％以下であることが好ましい。
【００３３】
本実施形態では、一対の内部電極層３，３に挟まれる誘電体層２に含まれる誘電体粒子２ａの個数は、該誘電体層２の厚み方向に対して１個である。誘電体層２の厚みを厚くすることにより、厚み方向に対する誘電体粒子２ａの個数を２個以上とすると、コンデンサとしての静電容量が十分に得られない傾向がある。一方、誘電体粒子２ａを小さくすることにより、誘電体粒子２ａの個数を２個以上にすると、誘電体層２自体の誘電率が低下し、その結果、コンデンサとしての静電容量が十分に得られない傾向がある。なお、誘電体粒子２ａの個数が誘電体層２の厚み方向に対して１個とは、１本の内部電極層３から、隣の内部電極層３に垂直に引いた直線が１個の誘電体粒子２ａを通ることを意味する。
【００３４】
粒界相２ｂは、通常、誘電体材料あるいは内部電極材料を構成する材質の酸化物や、別途添加された材質の酸化物、さらには工程中に不純物として混入する材質の酸化物を成分とし、通常ガラスないしガラス質で構成されている。粒界相２ｂには、Ｍｏ，Ｙ，Ｓｉ，Ｃａ，Ｖ，Ｗから選ばれる少なくとも二種以上の偏析物（偏析相（第２相））を含有することになる。
【００３５】
異相２ｃは、内部電極層３との境界付近に存在する。このような異相２ｃが存在することにより、単位体積当たりの取得静電容量を増加できる。異相２ｃは、誘電体層２を構成する主成分（本実施形態では、組成式｛（Ｂａ_{（１−ｘ−ｙ）}Ｃａ_ｘＳｒ_ｙ）Ｏ｝_Ａ（Ｔｉ_{（１−ｚ）}Ｚｒ_ｚ）_ＢＯ_２で表される誘電体酸化物）と同じ組成であるが、その結晶格子が歪み、主成分の組成結晶格子と異なる相を意味する。このような異相２ｃの幅Ｗは、特に限定されないが、好ましくは０．２〜０．８ｎｍ、より好ましくは０．２〜０．５ｎｍである。
【００３６】
内部電極層３
内部電極層３に含有される導電材は、特に限定されないが、誘電体層２の構成材料が耐還元性を有するため、卑金属を用いることができる。導電材として用いる卑金属としては、ＮｉまたはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ，Ｆｅ，Ｍｇ等の各種微量成分が０．１重量％程度以下含まれていてもよい。内部電極層の厚さｄ２は用途等に応じて適宜決定すればよいが、通常、０．５〜５μｍ、特に１〜２．５μｍ程度であることが好ましい。
【００３７】
本実施形態では、一対の誘電体層２，２に挟まれる内部電極層３に含まれる導電材粒子３ａの個数は、該内部電極層３の厚み方向に対して１個である。内部電極層３の厚みを厚くすることにより、導電材粒子３ａの個数を２個以上とすると、たとえば１００層以上、好ましくは５００層以上の多層化ができなくなる傾向がある。一方、導電材粒子３ａを小さくすることにより、導電材粒子３ａの個数を２個以上にすると、焼成温度が低くなり、誘電体層２自体の誘電率が十分に得られず、その結果、コンデンサとしての静電容量が十分に得られない傾向がある。なお、導電材粒子３ａの個数が内部電極層３の厚み方向に対して１個とは、１本の誘電体層２から、隣の誘電体層２に垂直に引いた直線が１個の導電材粒子３ａを通ることを意味する。
【００３８】
また内部電極層３を構成する導電材粒子３ａには、透過型電子顕微鏡で観察した場合において、好ましくは２つ以上の双晶が存在する。双晶が存在することにより、取得静電容量のさらなる向上が図られるものと考えられる。
【００３９】
外部電極４
外部電極４に含有される導電材は、特に限定されないが、通常、ＣｕやＣｕ合金あるいはＮｉやＮｉ合金等を用いる。なお、ＡｇやＡｇ−Ｐｄ合金等も、もちろん使用可能である。なお、本実施形態では、安価なＮｉ，Ｃｕや、これらの合金を用いる。外部電極の厚さは用途等に応じて適宜決定されればよいが、通常、１０〜５０μｍ程度であることが好ましい。
【００４０】
積層セラミックコンデンサの製造方法
次に、本発明の一実施形態に係る積層セラミックコンデンサの製造方法について説明する。
【００４１】
本実施形態では、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。
【００４２】
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。
【００４３】
誘電体原料には、前述した誘電体磁器組成物の組成に応じ、主成分を構成する原料と、副成分を構成する原料と、必要に応じて焼結助剤を構成する原料とが用いられる。主成分を構成する原料としては、Ｔｉ，Ｂａ，Ｓｒ，Ｃａ，Ｚｒの酸化物および／または焼成により酸化物になる化合物が用いられる。副成分を構成する原料としては、Ｓｒ，Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｔｉ，Ｃａ，Ｓｎ，Ｗ，Ｍｎ，ＳｉおよびＰの酸化物および／または焼成により酸化物になる化合物から選ばれる１種類以上、好ましくは３種類以上の単一酸化物または複合酸化物が用いられる。
【００４４】
本発明に係る製造方法では、誘電体原料には、必ずしも焼結助剤を含ませる必要はないが、焼結助剤を含ませる場合には、たとえばＳｉの化合物および／または焼成により酸化物になる化合物が用いられる。Ｓｉの化合物は、焼成後に、ＳｉＯ_２換算で５００ｐｐｍ以下含有することとなるよう添加することが好ましい。焼成により酸化物になる化合物としては、例えば炭酸塩、硝酸塩、シュウ酸塩、有機金属化合物等が例示される。もちろん、酸化物と、焼成により酸化物になる化合物とを併用してもよい。
【００４５】
これらの原料粉末は、通常、平均粒子径０．０００５〜５μｍ程度のものが用いられる。このような原料粉末から誘電体材料を得るには例えば下記のようにすればよい。
【００４６】
まず、出発原料を所定の量比に配合し、例えば、ボールミル等により湿式混合する。次いで、スプレードライヤー等により乾燥させ、その後仮焼し、主成分を構成する上記式の誘電体酸化物を得る。なお、仮焼は、通常５００〜１３００℃、好ましくは５００〜１０００℃、さらに好ましくは８００〜１０００℃にて、２〜１０時間程度、空気中にて行う。次いで、ジェットミルあるいはボールミル等にて所定粒径となるまで粉砕し、誘電体材料を得る。副成分と、焼結助剤（たとえばＳｉＯ_２など）とは、それぞれ主成分とは別に仮焼きし、得られた誘電体材料に混合される。この主成分の仮焼き時に、副成分も含めて行うと所望の特性が得られない傾向がある。
【００４７】
誘電体層用ペーストを調整する際に用いられる結合剤、可塑剤、分散剤、溶剤等の添加剤は種々のものであってよい。また、誘電体層用のペーストにはガラスフリットを添加してもよい。結合剤としては、例えばエチルセルロース、アビエチン酸レジン、ポリビニール・ブチラールなど、可塑剤としては、例えばアビエチン酸誘導体、ジエチル蓚酸、ポリエチレングリコール、ポリアルキレングリコール、フタール酸エステル、フタール酸ジブチルなど、分散剤としては、例えばグリセリン、オクタデシルアミン、トリクロロ酢酸、オレイン酸、オクタジエン、オレイン酸エチル、モノオレイン酸グリセリン、トリオレイン酸グリセリン、トリステアリン酸グリセリン、メンセーデン油など、溶剤としては、例えばトルエン、テルピネオール、ブチルカルビトール、メチルエチルケトンなどが挙げられる。このペーストを焼成する際に、誘電体材料がペースト全体に対して占める割合は５０〜８０重量％程度とし、その他、結合剤は２〜５重量％、可塑剤は０．０１〜５重量％、分散剤は０．０１〜５重量％、溶剤は２０〜５０重量％程度とする。そして、前記誘電体材料とこれら溶剤などとを混合し、例えば３本ロール等で混練してペースト（スラリー）とする。
【００４８】
なお、誘電体層用ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。
【００４９】
内部電極層用ペーストは、各種導電性金属や合金からなる導電体材料、あるいは焼成後に上記した導電体材料となる各種酸化物、有機金属化合物、レジネート等と、有機ビヒクルとを混練して調製する。
【００５０】
内部電極用のペーストを製造する際に用いる導体材料としては、ＮｉやＮｉ合金さらにはこれらの混合物を用いる。このような導体材料は、球状、リン片状等、その形状に特に制限はなく、また、これらの形状のものが混合したものであってもよい。また、導体材料の平均粒子径は、通常、０．１〜１０μｍ、好ましくは０．２〜１μｍ程度のものを用いればよい。
【００５１】
有機ビヒクルは、バインダーおよび溶剤を含有するものである。バインダーとしては、例えばエチルセルロース、アクリル樹脂、ブチラール樹脂等公知のものはいずれも使用可能である。バインダー含有量は１〜５重量％程度とする。溶剤としては、例えばテルピネオール、ブチルカルビトール、ケロシン等公知のものはいずれも使用可能である。溶剤含有量は、ペースト全体に対して、２０〜５５重量％程度とする。
【００５２】
このようにして得られた内部電極層用ペーストと誘電体層用ペーストとは、印刷法、転写法、グリーンシート法等により、それぞれ交互に積層される。印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストを、ＰＥＴ等の基板上に積層印刷し、所定形状に切断した後、基板から剥離して積層体とする。また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシート（焼結前誘電体層）を形成し、この上に内部電極層用ペーストから成る内部電極パターン（焼結前内部電極層）を印刷する。
【００５３】
内部電極パターンが印刷されたグリーンシートは、積層方向に多数積層されて積層体とされ、その積層方向上下端には、内部電極パターンが印刷されていない複数のグリーンシートも積層される。
【００５４】
次に、このようにして得られた積層体を、所定の積層体サイズに切断し、グリーンチップとした後、これを、脱バインダ処理、焼成および誘電体層２を再酸化させるためのアニール処理を行う。
【００５５】
脱バインダ処理は、通常の条件で行えばよいが、内部電極層の導電体材料にＮｉやＮｉ合金等の卑金属を用いる場合、特に以下の条件で行うことが好ましい。
昇温速度：５〜３００℃／時間、特に１０〜５０℃／時間、
保持温度：２００〜４００℃、特に２５０〜３５０℃、
保持時間：０．５〜２０時間、特に１〜１０時間、
雰囲気：加湿したＮ_２とＨ_２との混合ガス。
【００５６】
焼成は、下記の条件で行うことが好ましい。
昇温速度：５０〜５００℃／時間、特に２００〜３００℃／時間、
保持温度：１２００〜１４００℃、特に１２５０〜１３５０℃、
保持時間：０．５〜８時間、特に１〜３時間、
冷却速度：５０〜５００℃／時間、特に２００〜３００℃／時間、
雰囲気ガス：加湿したＮ_２とＨ_２との混合ガス等。
【００５７】
ただし、酸素分圧は、１０^−４Ｐａ以下、特に１０^−９〜１０^−４Ｐａにて行うことが好ましい。前記範囲を超えると、内部電極層が酸化する傾向にあり、また、酸素分圧があまり低すぎると、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。
【００５８】
このような焼成を行った後のアニール（再酸化）処理は、保持温度または最高温度を、好ましくは８００℃以上、さらに好ましくは８００〜１１００℃として行うことが好ましい。アニール処理時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のＮｉが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。アニール処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは１０^−４Ｐａ〜１Ｐａ、より好ましくは１０^−３Ｐａ〜１０^−１Ｐａである。前記範囲未満では、誘電体層２の再酸化が困難であり、前記範囲をこえると内部電極層３が酸化する傾向にある。
そして、そのほかのアニール処理条件は下記の条件が好ましい。
保持時間：０〜６時間、特に２〜５時間、
冷却速度：５０〜５００℃／時間、特に１００〜３００℃／時間、
雰囲気用ガス：加湿したＮ_２ガス等。
【００５９】
本発明では、アニール後のコンデンサチップの焼結体に熱処理を行う。熱処理を行うことにより、誘電体層２と内部電極層３との界面に異相２ｃを形成することが可能となり、これにより、コンデンサの容量を増加させることができる。
【００６０】
熱処理雰囲気の酸素分圧は、好ましくは１０^−６〜１０^４Ｐａ、より好ましくは１０^−６〜１０^−１Ｐａである。酸素分圧が低すぎると誘電体層２と内部電極層３との界面に異相２ｃを形成することが困難となり、酸素分圧が高すぎると内部電極層が酸化するおそれがある。
【００６１】
熱処理の保持温度は、６００℃超１０００℃未満が好ましく、より好ましくは７００〜９００℃、さらに好ましくは７００〜８００℃である。保持温度が低すぎても高すぎても、最終的に得られるコンデンサの容量上昇の効果が得られない傾向がある。このような温度の保持時間は、０．５〜１．５時間が好ましく、より好ましくは０．８〜１．２時間である。
【００６２】
熱処理時の昇降温速度は、好ましくは１０００℃／時間超、さらに好ましくは１５００℃／時間以上であり、上限は熱処理装置および熱処理方法の限界から３０００℃程度である。昇降温速度が１０００℃／時間以下であると、コンデンサの静電容量の上昇の効果が得られない傾向がある。
【００６３】
熱処理の雰囲気ガスとしては、たとえば、窒素ガスを加湿して用いることが望ましい。
【００６４】
なお、Ｎ_２ガスや混合ガス等を加湿するには、例えばウェッター等を使用すればよい。この場合、水温は０〜７５℃程度が好ましい。
【００６５】
上述した脱バインダ処理、焼成およびアニールは、それぞれを連続して行っても、独立に行ってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、アニールの保持温度に達したときに雰囲気を変更してアニールを行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までＮ_２ガスあるいは加湿したＮ_２ガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、アニール時の保持温度まで冷却した後は、再びＮ_２ガスあるいは加湿したＮ_２ガス雰囲気に変更して冷却を続けることが好ましい。また、アニールに際しては、Ｎ_２ガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、熱処理の全過程を加湿したＮ_２ガス雰囲気としてもよい。
これに対し、熱処理は、脱バインダ処理、焼成およびアニールとは独立させて単独で行うことが好ましい。
【００６６】
このようにして得られた焼結体（素子本体１０）には、例えばバレル研磨、サンドブラスト等にて端面研磨を施し、外部電極用ペーストを焼きつけて外部電極４を形成する。外部電極用ペーストの焼成条件は、例えば、加湿したＮ_２とＨ_２との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。そして、必要に応じ、外部電極４上にめっき等を行うことによりパッド層を形成する。なお、外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
【００６７】
このようにして製造された本実施形態の積層セラミックコンデンサ１は、静電容量が向上している。また本実施形態の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００６８】
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【００６９】
たとえば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては、積層セラミックコンデンサに限定されず、誘電体磁器組成物で構成してある誘電体層と内部電極層とが交互に積層してある素子本体を有するものであれば何でも良い。
【００７０】
【実施例】
本発明の実施の形態をより具体化した実施例を挙げ、本発明をさらに詳細に説明する。但し、本発明は、これらの実施例のみに限定されるものではない。
【００７１】
実施例１
下記の手順で、２個の積層セラミック焼成体を作製し、そのうちの１個を内部観察用に用いた。また、残りの１個を用いて積層セラミックコンデンサのサンプルを作製した。
【００７２】
積層セラミック焼成体の作製
出発原料として、水熱合成により生成された主成分原料としての（Ｂａ，Ｃａ）（Ｔｉ，Ｚｒ）Ｏ_３（平均粒径０．４μｍ、最大粒径１．５μｍ）と、副成分原料としてのＭｎＯ（ただし、原料として炭酸塩（ＭｎＣＯ_３）、ＳｉＯ_２およびＹ_２Ｏ_５とを用いた。そして、主成分原料１００モルに対して、ＭｎＣＯ_３０．４モルおよびＹ_２Ｏ_５０．２モルを秤量し、これらをボールミルで約１６時間湿式混合した後、乾燥することによって誘電体原料（誘電体磁器組成物）を得た。なお、この誘電体原料中には、ＳｉＯ_２が約１００ｐｐｍ程度含まれていた。得られた誘電体原料１００重量部と、アクリル系樹脂５．０重量部と、フタル酸ベンジルブチル２．５重量部と、ミネラルスピリット６．５重量部と、アセトン４重量部と、トリクロロエタン２０．５重量部と、塩化メチレン４１．５重量部とを、ボールミルで混合してペースト化し、誘電体層用ペーストを得た。
【００７３】
平均粒径０．２μｍのＮｉ粒子１００重量部と、有機ビヒクル（エチルセルロース８重量部をテルピネオール９２重量部に溶解したもの）５０重量部と、テルピネオール３５重量部とをポット混合により混練してペースト化し、内部電極層用ペーストを得た。
【００７４】
前記誘電体層用ペーストを用いてＰＥＴフィルム上に、厚さ５μｍのグリーンシートを形成し、この上に前記内部電極層用ペーストを印刷した後、前記グリーンシートをＰＥＴフィルムから剥離した。これらのグリーンシートと保護用グリーンシート（内部電極層用ペーストを印刷しないもの）とを積層し、圧着してグリーンチップを得た。誘電体層２の積層数は５００層であった。
【００７５】
得られたグリーンチップを、３．２ｍｍ×１．６ｍｍ×２．０ｍｍのサイズに切断し、脱バインダ処理、焼成処理、アニール（再酸化）処理および熱処理を行い、積層セラミック焼成体を２個得た。
【００７６】
脱バインダ処理は、昇温時間：２０℃／時間、保持温度：２６０℃、保持時間：８時間、雰囲気：加湿したＮ_２とＨ_２との混合ガス中、の条件で行った。焼成処理は、昇温速度：２００℃／時間、保持温度：１３００℃、保持時間：２時間、冷却速度：２００℃／時間、雰囲気：加湿したＮ_２＋Ｈ_２混合ガス中（酸素分圧＝約４．２×１０^−７Ｐａ）、の条件で行った。アニール処理は、保持温度：１０００℃、保持時間：３時間、冷却速度：２００℃／時間、雰囲気：加湿したＮ_２ガス中（酸素分圧は約６×１０^−２Ｐａ）、の条件で行った。熱処理は、昇温速度：１５００℃／時間、保持温度８００℃、保持時間：１時間、冷却速度：１５００℃／時間、雰囲気：加湿したＮ_２＋Ｈ_２混合ガス（酸素分圧＝約１０^−４Ｐａ）の、条件で行った。焼成処理、アニール処理および熱処理における雰囲気ガスの加湿には、水温を３５℃としたウェッターを用いた。
【００７７】
微細構造の観察
得られた積層セラミック焼成体のうちの１個を、厚み方向に沿って切断して、断面を露出させた後、高分解能透過型電子顕微鏡（商品番号：ＪＥＯＬ−ＪＥＭ−３０１０、日本電子社製）を用いて前記セラミック焼成体の断面を観察した。その結果を図３および図４に示す。また、ＴＥＭ（Transmission Electron Microscope）を用いて前記セラミック焼成体の断面を観察した。その結果を図５に示す。
【００７８】
図３および図４を見ると、誘電体層２と内部電極層３との境界には、異相が観察された。この異相の幅は、約０．４ｎｍであった。異相の組成を分析したところ、誘電体層２を構成する誘電体磁器組成物と同組成であることが確認できた。また、図３および図４を観察して分かるように、異相では、誘電体層２と結晶格子のズレが観察された。
【００７９】
図５を見ると、一対の内部電極層３の間に挟まれる誘電体層２の粒子が、厚み方向に１個であることが確認できた。また、一対の誘電体層２の間に挟まれる内部電極層３の粒子が、厚み方向に１個であることも確認でき、しかも１個の粒子あたりに、２以上の双晶が観察された。
【００８０】
コンデンササンプルの作製
平均粒径０．５μｍのＣｕ粒子１００重量部と、有機ビヒクル（アクリル系樹脂８重量部をテルピネオール９２重量部に溶解したもの）３５重量部およびテルピネオール７重量部とを混練してペースト化し、外部電極用ペーストを得た。
【００８１】
そして、残りの積層セラミック焼成体の端面をサンドブラストにて研磨した後、前記外部電極用ペーストを端面に転写し、加湿したＮ_２＋Ｈ_２雰囲気中において、８００℃にて１０分間焼成（端子焼き付け処理）して外部電極４を形成し、図１に示す積層セラミックコンデンサ１のサンプルを得た。得られたコンデンササンプルのサイズは、３．２ｍｍ×１．６ｍｍ×２．０ｍｍであり、誘電体層２の厚みは２．４μｍ、内部電極層３の厚みは２．１μｍであった。
【００８２】
静電容量の測定
得られたコンデンササンプルに対し、基準温度２５℃でデジタルＬＣＲメータ（ＹＨＰ社製４２７４Ａ）を用いて、周波数１ｋＨｚおよび入力信号レベル（測定電圧）１Ｖｒｍｓの条件下での静電容量を測定した結果、１００μＦであった。
【００８３】
比較例１
アニール処理後の熱処理を行わなかった以外は、実施例１と同様にして、２個の積層セラミック焼成体を作製し、そのうちの１個を用いて積層セラミックコンデンサのサンプルを作製した。
【００８４】
得られた積層セラミック焼成体を、実施例１と同様にして、厚み方向に沿って切断して、その断面を観察した。その結果を図６および図７に示す。
【００８５】
図６および図７を見ると、誘電体層２と内部電極層３との境界には、異相が観察されなかった。
【００８６】
一方、得られたコンデンササンプルの静電容量を、実施例１と同様にして測定した結果、８０μＦであり、実施例１の優位性が確認できた。
【００８７】
実施例２、比較例２〜３
熱処理における保持温度を８００℃に固定し、昇温速度および降温（冷却）速度を、表１に示すように変化させた以外は、実施例１と同様にして、セラミック焼成体の内部構造を観察し、コンデンササンプルの静電容量を測定した。結果を表１に示す。なお、参考までに、実施例１および比較例１の熱処理条件等も併せて記載する。
【００８８】
【表１】

【００８９】
表１に示すように、昇降温速度が１０００℃／時間以下である場合には、誘電体層２と内部電極層３との境界に異相が観察されず、しかもコンデンサの静電容量が１００μＦ未満であるのに対し、昇降温速度が１０００℃／時間超である場合には、誘電体層２と内部電極層３との境界に異相が観察され、しかもコンデンサの静電容量が１００μＦ以上となることが確認できた。
【００９０】
比較例４〜５
熱処理における昇降温速度を１５００℃／時間に固定し、保持温度を、表２に示すように変化させた以外は、実施例１と同様にして、セラミック焼成体の内部構造を観察し、コンデンササンプルの静電容量を測定した。結果を表２に示す。なお、参考までに、実施例１の熱処理条件等も併せて記載する。
【００９１】
【表２】

【００９２】
表２に示すように、保持温度が６００℃であると、あるいは１０００℃であると、誘電体層２と内部電極層３との境界に異相が観察されず、しかもコンデンサの静電容量が１００μＦ未満であるのに対し、保持温度が６００℃超１０００℃未満である場合には、誘電体層２と内部電極層３との境界に異相が観察され、しかもコンデンサの静電容量が１００μＦ以上となることが確認できた。
【００９３】
比較例６
積層セラミック焼成体を作製する際に、一対の誘電体層２，２に挟まれる内部電極層３の厚みを実施例１の約２倍である約４．２μｍにすることにより、前記内部電極層３に含まれる導電材粒子３ａの個数を該内部電極層３の厚み方向に対して２個となるように設計した以外には、実施例１と同様にして、コンデンササンプルを製造した。このコンデンササンプルの比誘電率および静電容量を測定した。静電容量は、実施例１と同様にして測定した。比誘電率は、得られた静電容量と、コンデンササンプルの電極寸法および電極間距離とから算出した。結果を表３に示す。
【００９４】
比較例７
積層セラミック焼成体を作製する際に、一対の誘電体層２，２に挟まれる内部電極層３に含まれる導電材粒子３ａの平均粒径を、実施例１の約１／２倍である約１．０μｍにすることにより、前記内部電極層３に含まれる導電材粒子３ａの個数を該内部電極層３の厚み方向に対して２個となるように設計した以外には、実施例１と同様にして、コンデンササンプルを製造した。このコンデンササンプルの比誘電率および静電容量を測定した。結果を表３に示す。
なお、実施例１のコンデンササンプルについても、同様にして比誘電率を算出し、この値とともに静電容量の値も合わせて表３に示す。
【００９５】
【表３】

【００９６】
表３の結果から、以下のことが理解される。
内部電極層３の厚みを約４．２μｍと厚くして導電材粒子３ａの個数を２個とすると、３．２ｍｍ×１．６ｍｍ×２．０ｍｍのサイズでは、一層あたりの内部電極層３の電極厚みが厚くなりすぎ、多層化ができない傾向があることが確認できた。一方、導電材粒子３ａの平均粒径を約１．０μｍと小さくして導電材粒子３ａの個数を２個とすると、焼成温度が低くなり（１３００℃未満）、誘電体層２自体の比誘電率が８０００と低く、その結果、コンデンササンプルの静電容量が４５μＦと低くなる傾向があることが確認できた。
【００９７】
参考例１
積層セラミック焼成体を作製する際に、一対の内部電極層３，３に挟まれる誘電体層２の厚みを実施例１の約２倍である約４．８μｍにすることにより、前記誘電体層２に含まれる誘電体粒子２ａの個数を該誘電体層２の厚み方向に対して２個となるように設計した以外には、実施例１と同様にして、コンデンササンプルを製造した。このコンデンササンプルの比誘電率および静電容量を、比較例６〜７と同様の方法で測定した。結果を表４に示す。
【００９８】
参考例２
積層セラミック焼成体を作製する際に、一対の内部電極層３，３に挟まれる誘電体層２に含まれる誘電体粒子２ａの平均粒径を実施例１の約１／２倍である約１．２μｍにすることにより、前記誘電体層２に含まれる誘電体粒子２ａの個数を該誘電体層２の厚み方向に対して２個となるように設計した以外には、実施例１と同様にして、コンデンササンプルを製造した。このコンデンササンプルの比誘電率および静電容量を、比較例６〜７と同様の方法で測定した。結果を表４に示す。
なお、実施例１のコンデンササンプルについても、同様にして比誘電率を算出し、この値とともに静電容量の値も合わせて表４に示す。
【００９９】
【表４】

【０１００】
表４の結果から、以下のことが理解される。
誘電体層２の厚みを約４．８μｍと厚くして誘電体粒子２ａの個数を２個とすると、コンデンササンプルの静電容量が４３μＦと低くなる傾向があることが確認できた。一方、誘電体粒子２ａの平均粒径を約１．２μｍと小さくして誘電体粒子２ａの個数を２個とすると、誘電体層２自体の比誘電率が８０００と低く、その結果、コンデンササンプルの静電容量が４５μＦと低くなる傾向があることが確認できた。
【０１０１】
【発明の効果】
以上説明してきたように、本発明によれば、単位体積当たりの取得静電容量を向上でき、小型化しても大容量を有し、信頼性の高い積層セラミックコンデンサなどの電子部品およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。
【図２】図２（Ａ）は図１に示す誘電体層の要部拡大断面図、図２（Ｂ）は図２（Ａ）のIIB 部分の拡大図である。
【図３】図３は実施例１のセラミック焼成体の透過型電子顕微鏡写真である。
【図４】図４は図３の要部拡大写真である。
【図５】図５は実施例１のセラミック焼成体の微細構造をＴＥＭにより観察した顕微鏡写真である。
【図６】図６は比較例１のセラミック焼成体の透過型電子顕微鏡写真である。
【図７】図７は図６の要部拡大写真である。
【符号の説明】
１… 積層セラミックコンデンサ
１０… 素子本体
２… 誘電体層
３… 内部電極層
４… 外部電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component such as a multilayer ceramic capacitor that has a large acquired capacitance per unit volume, has a large capacity even when miniaturized, and has high reliability, and a method for manufacturing the same.
[0002]
[Prior art]
The acquired capacitance of a multilayer ceramic capacitor as an example of an electronic component has a relationship of the following formula.
[0003]
C = ε₀・ Ε_r× n × (S / d)
(Where C: capacity (F), ε₀: Vacuum dielectric constant, ε_r: Relative dielectric constant of dielectric material, n: number of layers, S: effective area, d: dielectric thickness).
[0004]
In order to increase the acquired capacitance of the capacitor, the dielectric constant ε of the dielectric material is reduced by reducing the dielectric thickness d._rAny of the following methods is possible: increasing the effective area S, or increasing the number of dielectric layers n. However, since there is a limit to increasing the effective area in order to obtain a small size and a large capacity, generally, a method of increasing the relative dielectric constant or reducing the thickness of the dielectric is taken. Thinning dielectrics has been said to have a limit of 10 μm or 5 μm due to problems such as thickness variation, but recently, thin-layer products exceeding the limit have been developed by the development of manufacturing technology. It has become.
[0005]
[Problems to be solved by the invention]
However, even if an ultra-thin layer chip capacitor having a dielectric thickness of 3 μm or less can be produced, the dielectric resistance is too low to be practically used. For this reason, the current situation is that the reduction of the thickness of the dielectric layer is being stopped, which has been an obstacle to the reduction in size and capacity of the capacitor.
[0006]
An object of the present invention is to provide an electronic component such as a multilayer ceramic capacitor that can improve the acquired electrostatic capacity per unit volume, has a large capacity even when miniaturized, and has high reliability, and a method for manufacturing the same.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the electronic component according to the first aspect is
Having an element body in which dielectric layers and internal electrode layers are alternately laminated;
A heterogeneous phase having a predetermined thickness is formed in at least a part near the boundary between the dielectric layer and the internal electrode layer.
[0008]
The hetero phase may be formed at least in the vicinity of the boundary between the dielectric layer and the internal electrode layer, or may be formed in the entire region near the boundary.
[0009]
In the present invention, the different phase means a phase having the same composition as that of the main component constituting the dielectric layer, but having a crystal lattice that is distorted and different from the main component composition crystal lattice.
[0010]
Preferably, the thickness of the heterogeneous phase is 0.2 to 0.8 nm.
[0011]
Preferably, the number of dielectric particles contained in the dielectric layer sandwiched between the pair of internal electrode layers is one in the thickness direction of the dielectric layer.
[0012]
Preferably, the dielectric layer includes SiO.₂It contains 500 ppm or less of silicon compound in terms of conversion.
[0013]
The electronic component according to the second aspect is
It has an element body in which dielectric layers and internal electrode layers containing conductive material particles are alternately stacked,
The number of conductive material particles included in the internal electrode layer sandwiched between the pair of dielectric layers is one in the thickness direction of the internal electrode layer.
[0014]
Preferably, the conductive material particles are made of nickel and / or a nickel alloy in which two or more twins are formed per particle.
[0015]
The method for producing an electronic component according to the present invention includes a step of firing a device body obtained by alternately laminating dielectric layers and internal electrode layers at a temperature of 1200 to 1400 ° C. to obtain a sintered body,
Annealing the sintered body at a temperature of 800 to 1100 ° C. to obtain an annealed sintered body;
A step of heat-treating the annealed sintered body at a holding temperature of more than 600 ° C. and less than 1000 ° C. and a holding time of 0.5 to 1.5 hours to obtain a sintered body after the heat treatment.
[0016]
Preferably, the temperature raising / lowering rate in the heat treatment step is more than 1000 ° C./hour.
[0017]
[Action]
The present inventors can increase the acquired capacitance per unit volume (for example, 100 F / m) by causing a specific foreign phase to exist in the vicinity of the boundary between the dielectric layer and the internal electrode layer.³It was found that the capacitance of the volume ratio was high).
[0018]
In addition, when the number of conductive material particles contained in the internal electrode layer sandwiched between the pair of dielectric layers is one in the thickness direction of the internal electrode layer, sufficient capacitance is obtained even when the number of layers is increased. We have found that electronic parts can be obtained.
[0019]
That is, according to the present invention, an acquired electrostatic capacity per unit volume is increased, and an electronic component such as a multilayer ceramic capacitor having a large capacity and high reliability even when miniaturized can be realized.
[0020]
In the method of manufacturing an electronic component according to the present invention, a specific foreign phase is formed in the vicinity of the boundary between the dielectric layer and the internal electrode layer by firing and annealing a device body such as a green chip and then performing a specific heat treatment. it can. For this reason, the acquired electrostatic capacity per unit volume of the electronic component to be manufactured increases, and as a result, it is possible to realize an electronic component such as a multilayer ceramic capacitor having a large capacity and high reliability even if it is downsized. .
[0021]
Examples of the electronic component include, but are not limited to, a multilayer ceramic capacitor, a piezoelectric element, a chip inductor, a chip varistor, a chip thermistor, a chip resistor, and other surface mount (SMD) chip type electronic components.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
[0023]
FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.
2A is an enlarged cross-sectional view of the main part of the dielectric layer shown in FIG. 1, and FIG. 2B is an enlarged view of the IIB portion of FIG.
FIG. 3 is a transmission electron micrograph of the ceramic fired body of Example 1,
4 is an enlarged photograph of the main part of FIG.
FIG. 5 is a micrograph of the microstructure of the ceramic fired body of Example 1 observed by TEM.
FIG. 6 is a transmission electron micrograph of the ceramic fired body of Comparative Example 1,
FIG. 7 is an enlarged photograph of the main part of FIG.
[0024]
In the present embodiment, the multilayer ceramic capacitor 1 shown in FIG. 1 is exemplified as an electronic component, and the structure and manufacturing method thereof will be described.
[0025]
Multilayer ceramic capacitor
As shown in FIG. 1, a multilayer ceramic capacitor 1 as an electronic component according to an embodiment of the present invention includes a capacitor element body 10 in which dielectric layers 2 and internal electrode layers 3 are alternately stacked. At both ends of the capacitor element body 10, a pair of external electrodes 4 are formed which are electrically connected to the internal electrode layers 3 arranged alternately in the element body 10. The shape of the capacitor element body 10 is not particularly limited, but is usually a rectangular parallelepiped shape. Also, there is no particular limitation on the dimensions, and it may be an appropriate dimension according to the application. Usually, (0.6 to 5.6 mm) × (0.3 to 5.0 mm) × (0.3 ˜1.9 mm).
[0026]
The internal electrode layers 3 are laminated so that the end faces are alternately exposed on the surfaces of the two opposite ends of the capacitor element body 10. The pair of external electrodes 4 are formed at both ends of the capacitor element body 10 and are connected to the exposed end surfaces of the alternately arranged internal electrode layers 3 to constitute a capacitor circuit.
[0027]
Dielectric layer 2
The composition of the dielectric layer 2 is not particularly limited in the present invention. For example, it is composed of the following dielectric ceramic composition.
[0028]
The dielectric ceramic composition of the present embodiment has, for example, a composition formula {(Ba_(1-xy)Ca_x Sr_y) O}_A(Ti_(1-z)Zr_z)_BO₂ It has the main component containing the dielectric oxide represented by these. A, B, x, y, and z are all in an arbitrary range. For example, 0.990 ≦ A / B ≦ 1.010, 0 ≦ x ≦ 0.80, 0 ≦ y ≦ 0.5 0.01 ≦ z ≦ 0.98 is preferable.
[0029]
Subcomponents included with the main component in the dielectric ceramic composition are selected from oxides of Y, Gd, Tb, Dy, V, Mo, Zn, Cd, Sn, W, Ca, Mn, Si, and P. Subcomponents including one or more types are exemplified. By adding the subcomponent, low-temperature firing is possible without deteriorating the dielectric characteristics of the main component, reliability failure when the dielectric layer is thinned can be reduced, and the life can be extended.
[0030]
In the present invention, a preferred example of the accessory component is a Si compound.₂In terms of conversion, it is preferably 500 ppm or less, more preferably 20 to 100 ppm. By adding a Si compound, low-temperature firing is further facilitated. However, if the Si compound is excessively contained in the dielectric layer, the relative dielectric constant tends to decrease. Such a Si compound is a trace amount contained in impurities and a dielectric paste described later.
[0031]
The conditions such as the number and thickness of the dielectric layers 2 shown in FIG. 1 may be appropriately determined according to the purpose and application. In this embodiment, the thickness d1 of the dielectric layers is preferably 6 μm or less. Is 5 μm or less, more preferably less than 3 μm.
[0032]
As shown in FIGS. 2A and 2B, the dielectric layer 2 has at least dielectric particles 2a, a grain boundary phase 2b, and a different phase 2c. The area ratio of the grain boundary phase 2b in the cross section of the dielectric layer 2 is preferably 2% or less.
[0033]
In the present embodiment, the number of dielectric particles 2 a included in the dielectric layer 2 sandwiched between the pair of

internal electrode layers

3 and 3 is one in the thickness direction of the dielectric layer 2. If the number of dielectric particles 2a in the thickness direction is set to two or more by increasing the thickness of the dielectric layer 2, there is a tendency that a sufficient capacitance as a capacitor cannot be obtained. On the other hand, if the number of the dielectric particles 2a is reduced to 2 or more by reducing the size of the dielectric particles 2a, the dielectric constant of the dielectric layer 2 itself decreases, and as a result, a sufficient capacitance as a capacitor can be obtained. There is a tendency not to be able to. The number of dielectric particles 2a in the thickness direction of the dielectric layer 2 means that one straight line drawn perpendicularly from one internal electrode layer 3 to the adjacent internal electrode layer 3 is one dielectric. It means passing through the body particles 2a.
[0034]
The grain boundary phase 2b is generally composed of an oxide of a material constituting the dielectric material or the internal electrode material, an oxide of a material added separately, or an oxide of a material mixed as an impurity during the process, Usually composed of glass or glass. The grain boundary phase 2b contains at least two or more segregated substances (segregated phase (second phase)) selected from Mo, Y, Si, Ca, V, and W.
[0035]
The different phase 2 c exists in the vicinity of the boundary with the internal electrode layer 3. The presence of such a different phase 2c can increase the acquired capacitance per unit volume. The different phase 2c is a main component constituting the dielectric layer 2 (in this embodiment, the composition formula {(Ba_(1-xy)Ca_x Sr_y) O}_A(Ti_(1-z)Zr_z)_BO₂ However, it means that the crystal lattice is distorted and has a phase different from that of the main component composition crystal lattice. Although the width W of such a different phase 2c is not specifically limited, Preferably it is 0.2-0.8 nm, More preferably, it is 0.2-0.5 nm.
[0036]
Internal electrode layer 3
The conductive material contained in the internal electrode layer 3 is not particularly limited, but a base metal can be used because the constituent material of the dielectric layer 2 has reduction resistance. As the base metal used as the conductive material, Ni or Ni alloy is preferable. The Ni alloy is preferably an alloy of Ni and one or more elements selected from Mn, Cr, Co and Al, and the Ni content in the alloy is preferably 95% by weight or more. In addition, in Ni or Ni alloy, various trace components, such as P, Fe, and Mg, may be contained by about 0.1 wt% or less. The thickness d2 of the internal electrode layer may be appropriately determined according to the application and the like, but is usually 0.5 to 5 μm, particularly preferably about 1 to 2.5 μm.
[0037]
In the present embodiment, the number of conductive material particles 3 a included in the internal electrode layer 3 sandwiched between the pair of

dielectric layers

2 and 2 is one in the thickness direction of the internal electrode layer 3. If the number of the conductive material particles 3a is set to 2 or more by increasing the thickness of the internal electrode layer 3, there is a tendency that, for example, 100 layers or more, preferably 500 layers or more cannot be formed. On the other hand, if the number of the conductive material particles 3a is reduced to 2 or more by reducing the conductive material particles 3a, the firing temperature is lowered, and the dielectric constant of the dielectric layer 2 itself cannot be obtained sufficiently. There is a tendency that a sufficient electrostatic capacity cannot be obtained. The number of conductive material particles 3a in the thickness direction of the internal electrode layer 3 means that one straight line drawn perpendicularly to the adjacent dielectric layer 2 from one dielectric layer 2 is one conductive layer. It means passing through the material particles 3a.
[0038]
The conductive material particles 3a constituting the internal electrode layer 3 preferably have two or more twins when observed with a transmission electron microscope. The presence of twins is considered to further improve the acquired capacitance.
[0039]
External electrode 4
The conductive material contained in the external electrode 4 is not particularly limited, but usually Cu, Cu alloy, Ni, Ni alloy or the like is used. Of course, Ag, an Ag—Pd alloy, or the like can also be used. In the present embodiment, inexpensive Ni, Cu, and alloys thereof are used. The thickness of the external electrode may be appropriately determined according to the use, etc., but is usually preferably about 10 to 50 μm.
[0040]
Manufacturing method of multilayer ceramic capacitor
Next, a method for manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention will be described.
[0041]
In this embodiment, the green chip is manufactured by a normal printing method or a sheet method using a paste, fired, and then printed or transferred and fired by external electrodes. Hereinafter, the manufacturing method will be specifically described.
[0042]
The dielectric layer paste may be an organic paint obtained by kneading a dielectric material and an organic vehicle, or may be a water-based paint.
[0043]
As the dielectric material, a material that constitutes the main component, a material that constitutes the subcomponent, and a material that constitutes the sintering aid if necessary are used according to the composition of the dielectric ceramic composition described above. . As raw materials constituting the main component, Ti, Ba, Sr, Ca, Zr oxides and / or compounds that become oxides upon firing are used. The raw materials constituting the subcomponents include oxides of Sr, Y, Gd, Tb, Dy, V, Mo, Zn, Cd, Ti, Ca, Sn, W, Mn, Si and P and / or oxides by firing. One or more, preferably three or more single oxides or composite oxides selected from the compounds to be used are used.
[0044]
In the manufacturing method according to the present invention, the dielectric raw material does not necessarily include a sintering aid. However, when the sintering aid is included, the oxide is obtained by, for example, Si compound and / or firing. Is used. The Si compound is made of SiO2 after firing.₂It is preferable to add so that it may contain 500 ppm or less in conversion. Examples of compounds that become oxides upon firing include carbonates, nitrates, oxalates, organometallic compounds, and the like. Of course, you may use together an oxide and the compound which becomes an oxide by baking.
[0045]
As these raw material powders, those having an average particle diameter of about 0.0005 to 5 μm are usually used. In order to obtain a dielectric material from such raw material powder, for example, the following may be performed.
[0046]
First, the starting materials are blended in a predetermined quantitative ratio, and are wet mixed by, for example, a ball mill or the like. Next, it is dried by a spray dryer or the like, and then calcined to obtain a dielectric oxide of the above formula constituting the main component. In addition, calcination is normally performed at 500-1300 degreeC, Preferably it is 500-1000 degreeC, More preferably, it is 800-1000 degreeC in the air for about 2 to 10 hours. Next, the material is pulverized with a jet mill or a ball mill to a predetermined particle size to obtain a dielectric material. Minor components and sintering aids (eg SiO₂And the like) are calcined separately from the main component and mixed with the obtained dielectric material. When the main component is calcined and the subcomponents are included, desired characteristics tend not to be obtained.
[0047]
Various additives may be used such as a binder, a plasticizer, a dispersant, and a solvent used when preparing the dielectric layer paste. Further, glass frit may be added to the dielectric layer paste. Examples of the binder include ethyl cellulose, abietic resin, polyvinyl butyral, etc., and examples of the plasticizer include abietic acid derivatives, diethyl succinic acid, polyethylene glycol, polyalkylene glycol, polyalkylene glycol, phthalate, dibutyl phthalate, etc. For example, glycerin, octadecylamine, trichloroacetic acid, oleic acid, octadiene, ethyl oleate, glyceryl monooleate, glyceryl trioleate, glyceryl tristearate, menteden oil, and the like, for example, toluene, terpineol, butyl carbyl Tolu, methyl ethyl ketone and the like can be mentioned. When firing this paste, the ratio of the dielectric material to the entire paste is about 50 to 80% by weight, in addition, the binder is 2 to 5% by weight, the plasticizer is 0.01 to 5% by weight, The dispersant is about 0.01 to 5% by weight, and the solvent is about 20 to 50% by weight. Then, the dielectric material and these solvents are mixed and kneaded with, for example, three rolls to obtain a paste (slurry).
[0048]
In the case where the dielectric layer paste is used as a water-based paint, a water-based vehicle in which a water-soluble binder or dispersant is dissolved in water and a dielectric material may be kneaded. The water-soluble binder used for the water-based vehicle is not particularly limited, and for example, polyvinyl alcohol, cellulose, water-soluble acrylic resin, or the like may be used.
[0049]
The internal electrode layer paste is prepared by kneading a conductive material made of various conductive metals and alloys, or various oxides, organometallic compounds, resinates, and the like, which become the conductive material described above after firing, and an organic vehicle. .
[0050]
As a conductor material used when producing the paste for the internal electrode, Ni, Ni alloy, or a mixture thereof is used. There are no particular restrictions on the shape of such a conductive material, such as a spherical shape or a flake shape, or a mixture of these shapes may be used. Moreover, what is necessary is just to use what the average particle diameter of a conductor material is about 0.1-10 micrometers normally, Preferably it is about 0.2-1 micrometer.
[0051]
The organic vehicle contains a binder and a solvent. As the binder, any known binder such as ethyl cellulose, acrylic resin, butyral resin can be used. The binder content is about 1 to 5% by weight. As the solvent, any known solvents such as terpineol, butyl carbitol, and kerosene can be used. The solvent content is about 20 to 55% by weight with respect to the entire paste.
[0052]
The internal electrode layer paste and the dielectric layer paste thus obtained are alternately laminated by a printing method, a transfer method, a green sheet method, or the like. When using the printing method, the dielectric layer paste and the internal electrode layer paste are laminated and printed on a substrate such as PET, cut into a predetermined shape, and then peeled off from the substrate to obtain a laminated body. When using the sheet method, a dielectric layer paste is used to form a green sheet (pre-sintered dielectric layer), and an internal electrode pattern (internal electrode layer before sintering) made of the internal electrode layer paste is formed thereon. ).
[0053]
A large number of green sheets on which the internal electrode patterns are printed are stacked in the stacking direction to form a stacked body, and a plurality of green sheets on which the internal electrode patterns are not printed are stacked on the upper and lower ends of the stacking direction.
[0054]
Next, the laminated body thus obtained is cut into a predetermined laminated body size to obtain a green chip, which is then subjected to binder removal treatment, firing, and annealing treatment for reoxidizing the dielectric layer 2. I do.
[0055]
The binder removal treatment may be performed under normal conditions, but when a base metal such as Ni or Ni alloy is used as the conductor material of the internal electrode layer, it is particularly preferable to perform under the following conditions.
Temperature increase rate: 5 to 300 ° C./hour, particularly 10 to 50 ° C./hour,
Holding temperature: 200-400 ° C, especially 250-350 ° C,
Retention time: 0.5 to 20 hours, especially 1 to 10 hours,
Atmosphere: humidified N₂And H₂And mixed gas.
[0056]
Firing is preferably performed under the following conditions.
Temperature increase rate: 50 to 500 ° C./hour, particularly 200 to 300 ° C./hour,
Holding temperature: 1200-1400 ° C, especially 1250-1350 ° C,
Retention time: 0.5-8 hours, especially 1-3 hours,
Cooling rate: 50 to 500 ° C./hour, particularly 200 to 300 ° C./hour,
Atmospheric gas: humidified N₂And H₂And mixed gas etc.
[0057]
However, the oxygen partial pressure is 10^-4Pa or less, especially 10^-9-10^-4It is preferable to carry out at Pa. If the above range is exceeded, the internal electrode layer tends to oxidize, and if the oxygen partial pressure is too low, the electrode material of the internal electrode layer tends to abnormally sinter and tend to break.
[0058]
The annealing (reoxidation) treatment after such firing is preferably performed at a holding temperature or a maximum temperature of preferably 800 ° C. or higher, and more preferably 800 to 1100 ° C. If the holding temperature or maximum temperature during annealing is less than the above range, the dielectric material is insufficiently oxidized and the insulation resistance life tends to be shortened. Not only decreases, but also reacts with the dielectric substrate, and the lifetime tends to be shortened. The oxygen partial pressure during the annealing treatment is higher than that in the reducing atmosphere during firing, preferably 10^-4Pa to 1 Pa, more preferably 10^-3Pa-10^-1Pa. If it is less than the above range, it is difficult to reoxidize the dielectric layer 2, and if it exceeds the above range, the internal electrode layer 3 tends to be oxidized.
The other annealing conditions are preferably the following conditions.
Retention time: 0-6 hours, especially 2-5 hours,
Cooling rate: 50 to 500 ° C./hour, in particular 100 to 300 ° C./hour,
Atmospheric gas: humidified N₂Gas etc.
[0059]
In the present invention, the annealed capacitor chip sintered body is subjected to heat treatment. By performing the heat treatment, it is possible to form the heterogeneous phase 2c at the interface between the dielectric layer 2 and the internal electrode layer 3, thereby increasing the capacitance of the capacitor.
[0060]
The oxygen partial pressure in the heat treatment atmosphere is preferably 10^-6-10⁴Pa, more preferably 10^-6-10^-1Pa. If the oxygen partial pressure is too low, it is difficult to form the heterogeneous phase 2c at the interface between the dielectric layer 2 and the internal electrode layer 3, and if the oxygen partial pressure is too high, the internal electrode layer may be oxidized.
[0061]
The holding temperature of the heat treatment is preferably more than 600 ° C. and less than 1000 ° C., more preferably 700 to 900 ° C., further preferably 700 to 800 ° C. If the holding temperature is too low or too high, the effect of increasing the capacity of the finally obtained capacitor tends not to be obtained. The temperature holding time is preferably 0.5 to 1.5 hours, more preferably 0.8 to 1.2 hours.
[0062]
The temperature increasing / decreasing rate during the heat treatment is preferably more than 1000 ° C./hour, more preferably 1500 ° C./hour or more, and the upper limit is about 3000 ° C. due to the limit of the heat treatment apparatus and the heat treatment method. When the temperature raising / lowering speed is 1000 ° C./hour or less, there is a tendency that the effect of increasing the capacitance of the capacitor cannot be obtained.
[0063]
As the atmosphere gas for the heat treatment, for example, it is desirable to use a humidified nitrogen gas.
[0064]
N₂In order to humidify gas or mixed gas, for example, a wetter or the like may be used. In this case, the water temperature is preferably about 0 to 75 ° C.
[0065]
The above-described binder removal processing, firing and annealing may be performed continuously or independently. When these are performed continuously, after removing the binder, the atmosphere is changed without cooling, and then the temperature is raised to the holding temperature at the time of baking to perform baking, and then cooled to reach the annealing holding temperature. Sometimes it is preferable to perform annealing by changing the atmosphere. On the other hand, when these are performed independently, during firing, up to the holding temperature during the binder removal process, N₂Gas or humidified N₂After raising the temperature in a gas atmosphere, it is preferable to further raise the temperature by changing the atmosphere. After cooling to the holding temperature during annealing, N₂Gas or humidified N₂It is preferable to change to a gas atmosphere and continue cooling. In annealing, N₂After raising the temperature to the holding temperature in a gas atmosphere, the atmosphere may be changed, and the entire process of heat treatment is humidified N₂A gas atmosphere may be used.
On the other hand, the heat treatment is preferably performed independently from the binder removal processing, firing and annealing.
[0066]
The sintered body (element main body 10) thus obtained is subjected to end face polishing, for example, by barrel polishing, sand blasting, or the like, and the external electrode paste is baked to form the external electrode 4. The firing condition of the external electrode paste is, for example, humidified N₂And H₂In the mixed gas, it is preferable to set the temperature at 600 to 800 ° C. for about 10 minutes to 1 hour. Then, if necessary, a pad layer is formed on the external electrode 4 by plating or the like. The external electrode paste may be prepared in the same manner as the internal electrode layer paste described above.
[0067]
The multilayer ceramic capacitor 1 of the present embodiment manufactured in this way has an improved capacitance. The multilayer ceramic capacitor of this embodiment is mounted on a printed circuit board by soldering or the like and used for various electronic devices.
[0068]
As mentioned above, although embodiment of this invention was described, this invention is not limited to such embodiment at all, Of course, in the range which does not deviate from the summary of this invention, it can implement in various aspects. .
[0069]
For example, in the above-described embodiment, the multilayer ceramic capacitor is exemplified as the electronic component according to the present invention. However, the electronic component according to the present invention is not limited to the multilayer ceramic capacitor, and is composed of a dielectric ceramic composition. Any device having an element body in which dielectric layers and internal electrode layers are alternately laminated may be used.
[0070]
【Example】
The present invention will be described in more detail with reference to examples that further embody the embodiment of the present invention. However, the present invention is not limited to these examples.
[0071]
Example 1
Two multilayer ceramic fired bodies were produced by the following procedure, and one of them was used for internal observation. A sample of the multilayer ceramic capacitor was produced using the remaining one.
[0072]
Fabrication of multilayer ceramic fired body
(Ba, Ca) (Ti, Zr) O as a main component material produced by hydrothermal synthesis as a starting material₃(Average particle size 0.4 μm, maximum particle size 1.5 μm) and MnO as a secondary component raw material (however, carbonate (MnCO₃), SiO₂And Y₂O₅And were used. And with respect to 100 moles of the main component raw material, MnCO₃0.4 mol and Y₂O₅0.2 mol was weighed, and these were wet mixed in a ball mill for about 16 hours and then dried to obtain a dielectric material (dielectric ceramic composition). In this dielectric material, SiO₂About 100 ppm. 100 parts by weight of the obtained dielectric material, 5.0 parts by weight of acrylic resin, 2.5 parts by weight of benzyl butyl phthalate, 6.5 parts by weight of mineral spirit, 4 parts by weight of acetone, and 20.20 parts of trichloroethane. 5 parts by weight and 41.5 parts by weight of methylene chloride were mixed with a ball mill to form a paste, thereby obtaining a dielectric layer paste.
[0073]
100 parts by weight of Ni particles having an average particle size of 0.2 μm, 50 parts by weight of an organic vehicle (8 parts by weight of ethyl cellulose dissolved in 92 parts by weight of terpineol), and 35 parts by weight of terpineol are kneaded by pot mixing to form a paste. An internal electrode layer paste was obtained.
[0074]
A green sheet having a thickness of 5 μm was formed on the PET film using the dielectric layer paste, and the internal electrode layer paste was printed thereon, and then the green sheet was peeled from the PET film. These green sheets and protective green sheets (not printed with internal electrode layer paste) were stacked and pressed to obtain green chips. The number of laminated dielectric layers 2 was 500.
[0075]
The obtained green chip is cut into a size of 3.2 mm × 1.6 mm × 2.0 mm, and subjected to binder removal processing, firing processing, annealing (reoxidation) processing, and heat treatment to obtain two multilayer ceramic fired bodies. It was.
[0076]
The binder removal treatment is performed by heating time: 20 ° C./hour, holding temperature: 260 ° C., holding time: 8 hours, atmosphere: humidified N₂And H₂And in a mixed gas. The baking treatment is performed at a temperature rising rate of 200 ° C./hour, a holding temperature of 1300 ° C., a holding time of 2 hours, a cooling rate of 200 ° C./hour, and an atmosphere of humidified N₂+ H₂In mixed gas (oxygen partial pressure = about 4.2 × 10^-7Pa). Annealing is performed at a holding temperature of 1000 ° C., a holding time of 3 hours, a cooling rate of 200 ° C./hour, and an atmosphere of humidified N.₂In gas (oxygen partial pressure is about 6 × 10^-2Pa). Heat treatment is performed at a temperature rising rate of 1500 ° C./hour, a holding temperature of 800 ° C., a holding time of 1 hour, a cooling rate of 1500 ° C./hour, and an atmosphere of humidified N.₂+ H₂Mixed gas (oxygen partial pressure = about 10^-4Pa). A wetter with a water temperature of 35 ° C. was used for humidifying the atmospheric gas in the firing, annealing, and heat treatment.
[0077]
Observation of microstructure
One of the obtained multilayer ceramic fired bodies was cut along the thickness direction to expose the cross section, and then a high-resolution transmission electron microscope (product number: JEOL-JEM-3010, manufactured by JEOL Ltd.) ) Was used to observe the cross section of the ceramic fired body. The results are shown in FIGS. Moreover, the cross section of the said ceramic sintered compact was observed using TEM (Transmission Electron Microscope). The result is shown in FIG.
[0078]
3 and 4, a different phase was observed at the boundary between the dielectric layer 2 and the internal electrode layer 3. The width of this heterogeneous phase was about 0.4 nm. When the composition of the different phase was analyzed, it was confirmed that the composition was the same as that of the dielectric ceramic composition constituting the dielectric layer 2. Further, as can be seen by observing FIG. 3 and FIG. 4, in the different phase, a deviation between the dielectric layer 2 and the crystal lattice was observed.
[0079]
When FIG. 5 was seen, it has confirmed that the particle | grains of the dielectric material layer 2 pinched | interposed between a pair of internal electrode layers 3 were one piece in the thickness direction. It was also confirmed that the number of particles of the internal electrode layer 3 sandwiched between the pair of dielectric layers 2 was one in the thickness direction, and two or more twins were observed per particle. .
[0080]
Preparation of capacitor sample
100 parts by weight of Cu particles having an average particle diameter of 0.5 μm, 35 parts by weight of organic vehicle (8 parts by weight of acrylic resin dissolved in 92 parts by weight of terpineol) and 7 parts by weight of terpineol were kneaded to form a paste. An electrode paste was obtained.
[0081]
Then, after polishing the end face of the remaining multilayer ceramic fired body by sandblasting, the external electrode paste was transferred to the end face and humidified.₂+ H₂In the atmosphere, the external electrode 4 was formed by firing at 800 ° C. for 10 minutes (terminal baking treatment), and a sample of the multilayer ceramic capacitor 1 shown in FIG. 1 was obtained. The size of the obtained capacitor sample was 3.2 mm × 1.6 mm × 2.0 mm, the thickness of the dielectric layer 2 was 2.4 μm, and the thickness of the internal electrode layer 3 was 2.1 μm.
[0082]
Capacitance measurement
As a result of measuring the capacitance of the obtained capacitor sample under the conditions of a frequency of 1 kHz and an input signal level (measurement voltage) of 1 Vrms using a digital LCR meter (YHP 4274A) at a reference temperature of 25 ° C. 100 μF.
[0083]
Comparative Example 1
Two laminated ceramic fired bodies were produced in the same manner as in Example 1 except that the heat treatment after the annealing treatment was not performed, and a multilayer ceramic capacitor sample was produced using one of them.
[0084]
The obtained multilayer ceramic fired body was cut along the thickness direction in the same manner as in Example 1, and the cross section was observed. The results are shown in FIGS.
[0085]
6 and 7, no heterogeneous phase was observed at the boundary between the dielectric layer 2 and the internal electrode layer 3.
[0086]
On the other hand, the capacitance of the obtained capacitor sample was measured in the same manner as in Example 1. As a result, it was 80 μF, and the superiority of Example 1 was confirmed.
[0087]
Example 2, Comparative Examples 2-3
The internal structure of the ceramic fired body was observed in the same manner as in Example 1 except that the holding temperature in the heat treatment was fixed at 800 ° C., and the temperature raising rate and the temperature lowering (cooling) rate were changed as shown in Table 1. Then, the capacitance of the capacitor sample was measured. The results are shown in Table 1. For reference, the heat treatment conditions of Example 1 and Comparative Example 1 are also described.
[0088]
[Table 1]

[0089]
As shown in Table 1, when the temperature rising / falling speed is 1000 ° C./hour or less, no foreign phase is observed at the boundary between the dielectric layer 2 and the internal electrode layer 3, and the capacitance of the capacitor is less than 100 μF. On the other hand, when the temperature rising / falling speed exceeds 1000 ° C./hour, a different phase is observed at the boundary between the dielectric layer 2 and the internal electrode layer 3, and the capacitance of the capacitor is 100 μF or more. I was able to confirm.
[0090]
Comparative Examples 4-5
The internal structure of the ceramic fired body was observed in the same manner as in Example 1 except that the temperature increasing / decreasing rate in the heat treatment was fixed at 1500 ° C./hour and the holding temperature was changed as shown in Table 2. The electrostatic capacity of was measured. The results are shown in Table 2. For reference, the heat treatment conditions of Example 1 are also described.
[0091]
[Table 2]

[0092]
As shown in Table 2, when the holding temperature is 600 ° C. or 1000 ° C., no different phase is observed at the boundary between the dielectric layer 2 and the internal electrode layer 3, and the capacitance of the capacitor is 100 μF. When the holding temperature is higher than 600 ° C. and lower than 1000 ° C., a different phase is observed at the boundary between the dielectric layer 2 and the internal electrode layer 3, and the capacitance of the capacitor is 100 μF or more. It was confirmed that
[0093]
Comparative Example 6
When the multilayer ceramic fired body is manufactured, the internal electrode layer 3 sandwiched between the pair of

dielectric layers

2 and 2 has a thickness of about 4.2 μm, which is about twice that of the first embodiment. A capacitor sample was manufactured in the same manner as in Example 1 except that the number of conductive material particles 3a included in 3 was designed to be 2 in the thickness direction of the internal electrode layer 3. The relative permittivity and capacitance of this capacitor sample were measured. The capacitance was measured in the same manner as in Example 1. The relative dielectric constant was calculated from the obtained capacitance, the electrode dimensions of the capacitor sample, and the distance between the electrodes. The results are shown in Table 3.
[0094]
Comparative Example 7
When the multilayer ceramic fired body is manufactured, the average particle diameter of the conductive material particles 3a contained in the internal electrode layer 3 sandwiched between the pair of

dielectric layers

2 and 2 is about ½ times that of Example 1. Except that the number of conductive material particles 3a included in the internal electrode layer 3 is designed to be 2 with respect to the thickness direction of the internal electrode layer 3 by setting the thickness to 1.0 μm, Example 1 and Similarly, a capacitor sample was manufactured. The relative permittivity and capacitance of this capacitor sample were measured. The results are shown in Table 3.
The relative dielectric constant of the capacitor sample of Example 1 was calculated in the same manner, and the capacitance value is shown in Table 3 together with this value.
[0095]
[Table 3]

[0096]
From the results in Table 3, the following can be understood.
When the thickness of the internal electrode layer 3 is increased to about 4.2 μm and the number of the conductive material particles 3a is two, the size of the internal electrode layer 3 per layer is 3.2 mm × 1.6 mm × 2.0 mm. It was confirmed that the electrode thickness was too thick, and there was a tendency that multilayering was not possible. On the other hand, when the average particle diameter of the conductive material particles 3a is reduced to about 1.0 μm and the number of the conductive material particles 3a is two, the firing temperature is lowered (less than 1300 ° C.), and the dielectric constant of the dielectric layer 2 itself As a result, it was confirmed that the capacitance of the capacitor sample tends to be as low as 45 μF.
[0097]
Reference example 1
When the multilayer ceramic fired body is manufactured, the thickness of the dielectric layer 2 sandwiched between the pair of

internal electrode layers

3 and 3 is set to about 4.8 μm, which is about twice that of the first embodiment. A capacitor sample was manufactured in the same manner as in Example 1 except that the number of dielectric particles 2a contained in 2 was designed to be 2 in the thickness direction of the dielectric layer 2. The relative permittivity and capacitance of this capacitor sample were measured by the same method as in Comparative Examples 6-7. The results are shown in Table 4.
[0098]
Reference example 2
When the multilayer ceramic fired body is manufactured, the average particle diameter of the dielectric particles 2a included in the dielectric layer 2 sandwiched between the pair of

internal electrode layers

3 and 3 is about 1/2 that of the first embodiment. The same as in Example 1 except that the number of dielectric particles 2a included in the dielectric layer 2 is designed to be 2 with respect to the thickness direction of the dielectric layer 2 by setting the thickness to 2 μm. Thus, a capacitor sample was manufactured. The relative permittivity and capacitance of this capacitor sample were measured by the same method as in Comparative Examples 6-7. The results are shown in Table 4.
The relative permittivity of the capacitor sample of Example 1 was calculated in the same manner, and the capacitance value is shown in Table 4 together with this value.
[0099]
[Table 4]

[0100]
From the results in Table 4, the following can be understood.
It was confirmed that when the thickness of the dielectric layer 2 was increased to about 4.8 μm and the number of the dielectric particles 2a was two, the capacitance of the capacitor sample tended to be as low as 43 μF. On the other hand, when the average particle diameter of the dielectric particles 2a is reduced to about 1.2 μm and the number of the dielectric particles 2a is two, the relative dielectric constant of the dielectric layer 2 itself is as low as 8000. As a result, the capacitor sample It has been confirmed that the electrostatic capacity of the film tends to be as low as 45 μF.
[0101]
【The invention's effect】
As described above, according to the present invention, the obtained electrostatic capacity per unit volume can be improved, and even if it is downsized, it has a large capacity and is highly reliable, such as a multilayer ceramic capacitor, and its manufacturing method Can provide.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.
2A is an enlarged cross-sectional view of the main part of the dielectric layer shown in FIG. 1, and FIG. 2B is an enlarged view of the IIB portion of FIG. 2A.
FIG. 3 is a transmission electron micrograph of the ceramic fired body of Example 1.
FIG. 4 is an enlarged photograph of the main part of FIG. 3;
5 is a photomicrograph of the microstructure of the ceramic fired body of Example 1 observed by TEM. FIG.
6 is a transmission electron micrograph of the ceramic fired body of Comparative Example 1. FIG.
FIG. 7 is an enlarged photograph of the main part of FIG.
[Explanation of symbols]
1 ... Multilayer ceramic capacitor
10 ... Element body
2 ... Dielectric layer
3 ... Internal electrode layer
4 ... External electrode

Claims

Having an element body in which dielectric layers and internal electrode layers are alternately laminated;
At least part of the vicinity of the boundary between the dielectric layer and the internal electrode layer has a heterogeneous phase having a predetermined thickness,
The hetero phase is an electronic component having the same composition as that of the main component constituting the dielectric layer, but having a different crystal lattice.

The electronic component according to claim 1 , wherein the thickness of the heterogeneous phase is 0.2 to 0.8 nm.

The electronic component according to claim 1, wherein the number of dielectric particles included in the dielectric layer sandwiched between the pair of internal electrode layers is one in the thickness direction of the dielectric layer.

It has an element body in which dielectric layers and internal electrode layers containing conductive material particles are alternately stacked,
The electronic component according to claim 1, wherein the number of conductive material particles contained in the internal electrode layer sandwiched between the pair of dielectric layers is one in the thickness direction of the internal electrode layer.

The electronic component according to claim 4 , wherein the conductive material particles are made of nickel and / or a nickel alloy in which two or more twins are formed per particle.

The electronic component according to claim 1 , wherein the dielectric layer contains a silicon compound of 500 ppm or less in terms of SiO 2.

A method for manufacturing the electronic component according to claim 1,
Firing a device body obtained by alternately laminating dielectric layers and internal electrode layers at a temperature of 1200 to 1400 ° C. to obtain a sintered body;
Annealing the sintered body at a temperature of 800 to 1100 ° C. to obtain an annealed sintered body;
A method of manufacturing an electronic component, comprising: heat-treating the annealed sintered body at a holding temperature of 700 ° C. or higher and lower than 900 ° C. and a holding time of 0.5 to 1.5 hours to obtain a sintered body after the heat treatment .

The method for manufacturing an electronic component according to claim 7 , wherein a temperature raising / lowering rate in the heat treatment step is more than 1000 ° C./hour.