JP3871572B2 - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP3871572B2 JP3871572B2 JP2002007601A JP2002007601A JP3871572B2 JP 3871572 B2 JP3871572 B2 JP 3871572B2 JP 2002007601 A JP2002007601 A JP 2002007601A JP 2002007601 A JP2002007601 A JP 2002007601A JP 3871572 B2 JP3871572 B2 JP 3871572B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- magnetoresistive effect
- effect element
- interlayer insulating
- tunnel magnetoresistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 63
- 238000003860 storage Methods 0.000 title claims description 6
- 230000015654 memory Effects 0.000 claims description 59
- 230000000694 effects Effects 0.000 claims description 35
- 239000011159 matrix material Substances 0.000 claims description 8
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 151
- 239000011229 interlayer Substances 0.000 description 105
- 239000010410 layer Substances 0.000 description 74
- 239000002184 metal Substances 0.000 description 21
- 230000005294 ferromagnetic effect Effects 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 230000005415 magnetization Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000005290 antiferromagnetic effect Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052593 corundum Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910002546 FeCo Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子を用いて“１”、“０”情報の記憶を行う構造をメモリセルとして用いた磁気記憶装置に関する。
【０００２】
【従来の技術】
近年、情報記憶素子として、トンネル磁気抵抗効果素子（以下、ＴＭＲ（Tunneling Magneto Resistive）素子とも云う）をメモリセルに利用した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ（Magnetic Random Access Memory））が提案されている。このＭＲＡＭは、例えば、ISSCC2000 Technical Digest p.128「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」に、Roy Scheuerlein et.alによって開示されている。このＭＲＡＭは記憶セルアレイを有し、この記憶セルアレイは、マトリクス状に配置された複数の記憶セルを有し、各記憶セルはＴＭＲ素子と選択トランジスタとを備えている。
【０００３】
ＴＭＲ素子の一般的な構成を図８に示す。この図８に示すＴＭＲ素子３２は、下地層３２ａ上に形成された反強磁性層３２ｂと、この反強磁性層３２ｂ上に形成された強磁性層３２ｃと、この強磁性層３２ｃ上に形成されたトンネルバリア層３２ｄと、このトンネルバリア層３２ｄ上に形成された強磁性層３２ｅと、この極磁性層３２ｅ上に形成された保護層３２ｆとを備えている。すなわち、ＴＭＲ素子３２は、絶縁材からなるトンネルバリア層３２ｄが２枚の強磁性体の薄膜３２ｃ、３２ｅで挟まれた構造を有しており、トンネルバリア層３２ｄを挟む上下の強磁性層３２ｃ、３２ｅのスピンの向きが互いに平行になった場合と互いに反平行になった場合の２つの状態を作ることが可能である。
【０００４】
スピンの向きが上下の磁性体で互いに平行になった場合、強磁性層３２ｃ、３２ｅの間に挟まれた薄いトンネルバリア層３２ｄを流れるトンネル電流に対する抵抗は最も低くなり、この状態で“１”を記憶させることができる。一方、スピンの向きが上下の強磁性層３２ｃ、３２ｅで互いに反平行になった場合、強磁性層３２ｃ、３２ｅの間に挟まれた薄いトンネルバリア層３２ｄを流れるトンネル電流に対する抵抗は最も高くなり、この状態で“０”を記憶させることができる。
【０００５】
次に、このＴＭＲ素子と選択トランジスタを有する記憶セルの構成を図９を参照して説明する。基板に、ゲート電極２ａ、ドレイン領域２ｂ、ソース領域２ｃを有する選択トランジスタ（ＭＯＳトランジスタ）２が形成されている。この選択トランジスタ２は素子分離絶縁膜４に素子分離された領域に形成されている。ゲート電極２ａは読み出し用のワード線として用いられる。この選択トランジスタ２は層間絶縁膜６によって覆われている。この層間絶縁膜６にはソース領域２ｃに接続プラグ８を介して接続する配線１０が設けられている。この配線１０には所定の電位（例えば、接地電位）が印加される。また、層間絶縁膜６にはドレイン領域２ｂに接続する接続プラグ１２が設けられている。層間絶縁膜６は層間絶縁膜１４によって覆われており、この層間絶縁膜１４には接続プラグ１２に接続する接続プラグ１６が設けられている。層間絶縁膜１４は層間絶縁膜１８によって覆われており、この層間絶縁膜１８には接続プラグ１６に接続する接続プラグ２２と、書き込みワード線２０が設けられた構成となっている。書き込みワード線２０は、ゲート電極２ａ上に位置するように配置される。層間絶縁膜１８は層間絶縁膜２４によって覆われており、この層間絶縁膜２４には接続プラグ２２に接続するプラグ２６が設けられた構成となっている。また、層間絶縁膜２４上には接続プラグ２６に接続する下部電極３０が設けられている。この下部電極３０上にはＴＭＲ素子３２が形成され、このＴＭＲ素子上には上部電極３４が形成されている。この上部電極３４上にはビット線３６が接続されている。なお、このビット線３６と下部電極３０とは層間絶縁膜２８によって絶縁された構成となっている。
【０００６】
次に、上記記憶セルの動作原理に関して簡単に説明する。一般的にＴＭＲ素子はトンネルバリア層３２ｄを挟む上下の強磁性層３２ｃ、３２ｅのうちの一方のスピンの向きを外部磁界に対して固定しておく。スピンの向きを固定した強磁性層を磁化固着層という。なお、この磁化固着層のスピンの向きの固定は、反強磁性層３２ｂによって行う。２つ強磁性層のうちのもう一方の層を磁化自由層と呼ぶ。そうすることで、ＴＭＲ素子に“１”、“０”情報を書き込む場合は、書き込みワード線２０とビット線３６をそれぞれ選択し、これら選択された書き込みワード線２０とビット線３６の両方にそれぞれ所定の電流を流すことにより、書き込みワード線２０とビット線３６との交差部に位置している記憶セル内のＴＭＲ素子の磁化自由層の磁化の向きが、書き込もうとするデータに対応したものとなる。一方、ＴＭＲ素子３２に書き込まれた“１”、“０”情報を読み出す場合は、読み出し用ワード線２ａとビット線３６を選択し、選択されたビット線３６に所定の電流を流すことにより、選択されたビット線３６、上部電極３４、ＴＭＲ素子３２、下部電極３０、プラグ２６，２２，１６，１２、選択トランジスタ２のドレイン２ｂおよびソース２ｃに電流が流れる。このときのビット線３６に発生する電圧値が、上記選択された記憶セルに格納されていたデータに対応したものとなる。
【０００７】
【発明が解決しようとする課題】
しかし、上記ＴＭＲ素子３２を利用したＭＲＡＭにおいては、以下の問題がある。ワード線およびビット線にそれぞれ所定の電流を流すことにより電流磁界を発生し、ＴＭＲ素子３２にデータを書き込むが、書き込みに十分な磁界を得るためには、大きな電流を流さなければならない。このことは、ＴＭＲ素子３２の消費電力増大、また、電流を流すための記憶セル周辺の駆動回路が大きくなり、チップサイズが増大するといった問題に繋がる。
【０００８】
そこで、上記問題を克服するために、ＴＭＲ素子３２の書き込み磁界を低減する工夫が積極的になされている。通常は磁化自由層の材料を最適化し適切な書き込み磁界を有するＴＭＲ素子になるように工夫している。
【０００９】
しかしながら、ＴＭＲ素子の書き込み磁界はＴＭＲ素子のサイズの縮小とともに大きくなることがわかっている。例えば、集積度を上げるためにＴＭＲ素子のサイズを半分にすると、おおよそ書き込み磁界は２倍になることがわかっており、現状の材料系の工夫だけでは、高集積なＭＲＡＭは出来ない。
【００１０】
本発明は上記事情を考慮してなされたものであり、書き込みに要する電流を低減し、記憶セルの高密度化が可能な磁気記憶装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の第１の態様による磁気記憶装置は、磁気抵抗効果素子と、この磁気抵抗効果素子の一端と電気的に接続される電極とを有する記憶セルがマトリクス状に配列された記憶セルアレイと、前記記憶セル内の磁気抵抗効果素子に情報を書き込む際に選択されて所定の電流が流れる書き込みワード線と、前記磁気抵抗効果素子の他端に電気的に接続され前記磁気抵抗効果素子に情報を書き込むときおよび前記磁気抵抗効果素子から情報を読み出すときに選択されてそれぞれ所定の電流が流れるビット線と、前記電極と前記書き込みワード線とを電気的に絶縁する第１絶縁膜と、前記ビット線と前記電極とを電気的に絶縁する第２絶縁膜と、を備え、前記第１絶縁膜は、第２絶縁膜に比べて熱伝導率が高いことを特徴とする。
【００１２】
なお、前記第１絶縁膜は前記電極と同じ形状かまたはより大きな形状にパターニングされているように構成しても良い。
【００１３】
なお、前記第１絶縁膜は、Ａｌ２Ｏ３、ＳｉＮｘ、およびＡｌＮの内の一つから構成され、前記第２絶縁膜はＳｉＯ２から構成されていても良い。
【００１４】
また、本発明の第２の態様による磁気記憶装置は、磁気抵抗効果素子と、この磁気抵抗効果素子の一端と電気的に接続される電極とを有する記憶セルがマトリクス状に配列された記憶セルアレイと、前記記憶セル内の磁気抵抗効果素子に情報を書き込む際に選択されて所定の電流が流れる書き込みワード線と、
前記磁気抵抗効果素子の他端に電気的に接続され前記磁気抵抗効果素子に情報を書き込むときおよび前記磁気抵抗効果素子から情報を読み出すときに選択されてそれぞれ所定の電流が流れるビット線と、前記電極と前記書き込みワード線とを電気的に絶縁する第１絶縁膜と、を備え、前記第１絶縁膜の熱伝導率をＱ（Ｗ／（ｃｍ・ｄｅｇ））、前記第１絶縁膜の膜厚をｔ（ｎｍ）としたとき、熱伝導率Ｑと膜厚ｔとの比Ｑ／ｔが５．０×１０−４よりも大きいことを特徴とする。
【００１５】
なお、前記磁気抵抗効果素子はトンネル磁気抵抗効果素子であっても良い。
【００１６】
【発明の実施の形態】
本発明の実施の形態を説明する前に本発明に至った経緯について述べる。
【００１７】
本発明者がＭＲＡＭ内のＴＭＲ素子の図１０に示すアステロイド曲線を詳細に調べたところ、室温での書き込みに時に対して、５０℃での特性（図１０のグラフｇ１参照）は、室温での特性（図１０のグラフｇ２参照）に比べて、書き込みに要する磁場が小さくなることがわかった。なお、図１０は、ＦｅＣｏ系の強磁性薄膜を用いたＴＭＲ素子の、室温と５０℃時の、書き込みに要する磁場の変化を示すグラフである。図１０からわかるようにＴＭＲ素子の動作温度が上昇することにより、アステロイド曲線は縮小し、書き込みに要する磁界は小さくなることがわかる。
【００１８】
一方、ＴＭＲ素子は、従来の技術の項で図９を用いて説明したように、ＴＭＲ素子の上下に設置された配線、すなわち書き込みワード線２０とビット線３６に流した電流磁界によって書き込みされるが、このときに書き込みワード線２０は電流によって発熱する。そこで、書き込み時に、選択された書き込みワード線２０から発せられた熱を用いて、選択された記憶セルのＴＭＲ素子を他の選択されていない記憶セルのＴＭＲ素子に比べて温度が高くなるように構成すれば、書き込み磁界を低減することが可能となり、電流を小さくすることができることになると本発明者は考えた。
【００１９】
書き込み時に、選択された書き込みワード線２０から発せられた熱を用いて、選択された記憶セルのＴＭＲ素子を他の選択されていない記憶セルのＴＭＲ素子に比べて温度が高くなるようにした構成を本発明の実施形態として、以下説明する。
【００２０】
（第１実施形態）
本発明の第１実施形態による磁気記憶装置を、図１を参照して説明する。この実施形態の磁気記憶装置は、記憶セルアレイを備え、この記憶セルアレイは、マトリクス状に配列された複数の記憶セルを有し、各記憶セルは、ＴＭＲ素子と、選択トランジスタとを備えている。図１は、本実施形態による磁気記憶装置の記憶セルの概略の構成を示す断面図であり、ＴＭＲ素子２０が配置された近傍の断面を示し、選択トランジスタは図示していない。
【００２１】
本実施形態の磁気記憶装置に係る記憶セルは、図１に示すように、層間絶縁膜１４上に層間絶縁膜１８が形成され、この層間絶縁膜１８に、書き込みワード線２０と、接続プラグ２２が形成されている。なお、この接続プラグ２２は、図９に示す従来の磁気記憶装置の記憶セルと同様に、図１には示していない接続プラグを介して選択トランジスタのドレイン領域に接続された構成となっている。
【００２２】
これらの層間絶縁膜１８、書き込みワード線２０、および接続プラグ２２を覆うように層間絶縁膜２４が形成されている。そして、接続プラグ２２に接続するための開口部が層間絶縁膜２４に設けられ、上記開口部の底面および側面並びに上記層間絶縁膜２４上にＴＭＲ素子２０の下部電極３０が形成された構成となっている。この下部電極３０上の、上記書き込みワード線２０のほぼ真上の位置に、下部電極３０に電気的に接続されたＴＭＲ素子３２が設けられ、このＴＭＲ素子３２上には、ＴＭＲ素子３２に電気的に接続された上部電極３４が設けられた構成となっている。そして、上部電極３４にはビット線３６が接続された構成となっている。なお、下部電極３０とビット線３６は層間絶縁膜２８によって電気的に絶縁されている。なお、ＴＭＲ素子３２は、例えば図８に示す構成の積層膜を備えている。
【００２３】
次に、図１に示す本実施形態の磁気記憶装置の製造方法を図２および図３を参照して説明する。
【００２４】
まず、磁気記憶装置の駆動回路などが作りこまれた基板上に形成された絶縁膜１４上に、例えばＡｌからなる金属層を堆積し、この金属層をパターニングすることにより、書き込みワード線２０および、ＴＭＲ素子の下部電極と選択トランジスタをつなぐ接続プラグ２２を形成する（図２（ａ）参照）。
【００２５】
次に、図２（ｂ）に示すように、ＴＥＯＳ(Tetra-Etoxy-Ortho-Silicate)をプラズマ分解し、ＳｉＯ２からなる層間絶縁膜１８を、書き込みワード線２０の厚み以上に堆積する。
【００２６】
その後、例えば、ＣＭＰ（Chemical Mechanical Polishing)を用いて絶縁膜１８の表層から削り込み層間絶縁膜１８を平坦化し、書き込みワード線２０の上部に所定の膜厚の層間絶縁層１８が残るようにする（図２（ｃ）参照）。書き込みワード線２０上部に残された層間絶縁膜１８が図１に示す層間絶縁膜２４となる。すなわち、この製造方法においては、図１に示す層間絶縁膜１８と層間絶縁膜２４が同じ材料から形成されて、図２に示す層間絶縁膜１８となっている。
【００２７】
次に、図２（ｄ）に示すように、接続プラグ２２上の層間絶縁膜１８に開口部２３を形成する。その後、下部電極となる金属層３０、ＴＭＲ素子となる積層膜３２、上部電極となる金属層３４を連続的にスパッタ法で積層する。本実施形態においては、ＴＭＲ素子３２を構成する積層膜は、図８に示す構成の積層膜を有し、Ｔａからなるバリア層３２ａ、Ｉｒ−Ｍｎからなる反強磁性層３２ｂ、Ｃｏ６Ｆｅ４からなる強磁性層（磁化固着層）３２ｃ、Ａｌ２Ｏ３からなるトンネルバリア層３２ｄ、Ｃｏ３Ｆｅ４Ｎｉ３からなる強磁性層（磁化自由層）３２ｅ、Ｔａからなる保護膜３２ｆを順次積層した構成となっている。その後、金属層３４およびＴＭＲ素子３２の積層膜をＴＭＲ素子の形状となるようにパターニングし、上部電極３４およびＴＭＲ素子３２を形成する（図２（ｅ）参照）。
【００２８】
次に、図３（ａ）に示すように、金属層３０を所定の形状にパターニングし、下部電極３０を形成する。続いて、図３（ｂ）に示すように、下部電極３０、上部電極３４、ＴＭＲ素子３２を覆うように、層間絶縁膜２８を成膜した。層間絶縁膜２８の材質は熱伝導率の低い、ＴＥＯＳプラズマ分解したＳｉＯ２を用いた。その後、ＣＭＰを用いて、層間絶縁膜２８を平坦化し、上部電極３４を露出させる（図３（ｂ）参照）。
【００２９】
次に、例えばＡｌを主成分とする金属層を堆積し、所定の形状にパターニングすることによりビット線３６を形成する（図３（ｃ）参照）。一般的には、信頼性を向上させるために、この後、ＳｉＮ等の絶縁層を必要な部分に堆積させるが、本発明の趣旨には必須ではない。
【００３０】
次に、このように形成された記憶セルの層間絶縁膜１８の厚さｔを２０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍにそれぞれしたときのＴＭＲ素子３２を書き換えるのに必要な電流量を、書き換え時の電流パルス幅を一定として測定した場合の層間絶縁膜２４の厚さｔを横軸にプロットしたグラフを図４に示す。この図４に示す測定結果から層間絶縁膜２４の膜厚が薄いほど、電流量が少なくて済むことがわかる。実際、層間絶縁膜２４の膜厚によって、書き込みワード線２０とＴＭＲ素子３２との距離が変わってくるが、磁界の強さが上記距離に反比例する効果を差し引いても層間絶縁膜２４の膜厚が薄いほうが書き込みに要する電流量が減少していることが分かった。なお、図４において、実線で示したグラフは、層間絶縁膜２４の膜厚に対して、磁界の強さのみで見積もった場合の書き込みに必要な電流の大きさを示している。また、図４より分かるように、層間絶縁膜２４がＳｉＯ２から構成されている場合、層間絶縁膜２４の膜厚ｔがおおよそ３０ｎｍ以下であれば、書き込みに必要な電流量の低減を達成することが可能であることを確認できた。ＳｉＯ２の熱伝導率は他の測定から、おおよそ０．０１４（Ｗ／ｃｍ・ｄｅｇ）と分かっている。書き込みに必要な電流量を低減させる効果が顕著となる範囲は、書き込みの駆動方法によって多少変わるが、幾つかのサンプルから、
熱伝導率（Ｗ／ｃｍ・ｄｅｇ）／絶縁膜の厚み（ｎｍ）＞５．０×１０−４
であれば効果が顕著となることが分かった。
【００３１】
以上説明したように、書き込みワード線２０と、ＴＭＲ素子３２との間に形成される層間絶縁膜２４を構成する材料の熱伝導率（Ｗ／ｃｍ・ｄｅｇ）と、層間絶縁膜２４の厚さ（ｎｍ）との比が５．０×１０−４を越えるように、層間絶縁膜２４の材料と膜厚を選択して形成すれば、書き込みに必要な電流量を低減させることが可能となり、記憶セルの高密度化を達成することができる。
【００３２】
（第２実施形態）
次に、本発明の第２実施形態による磁気記憶装置を、図５を参照して説明する。この第２の実施形態の磁気記憶装置は、図１に示す第１実施形態の磁気記憶装置において、ＴＭＲ素子３２と書き込みワード線２０を絶縁している層間絶縁膜１８の材料として熱伝導率の良いＡｌＮを用いたものである。
【００３３】
この第２実施形態による磁気記憶装置の製造工程断面図を図５に示す。
【００３４】
まず、磁気記憶装置の駆動回路などが作りこまれた基板上に形成された絶縁膜１４上に、例えばＡｌからなる金属層を堆積し、この金属層をパターニングすることにより、書き込みワード線２０および、ＴＭＲ素子の下部電極と選択トランジスタをつなぐ接続プラグ２２を形成する（図５（ａ）参照）。続いて、図５（ａ）に示すように、ＴＥＯＳをプラズマ分解し、ＳｉＯ２からなる層間絶縁膜１８を、書き込みワード線２０の厚み以上に堆積する。その後、例えば、ＣＭＰを用いて絶縁膜１８の表層から削り込み層間絶縁膜１８を平坦化し、書き込みワード線２０および接続プラグ２２が露出するようにする（図５（ａ）参照）。
【００３５】
次に、図５（ｂ）に示すように、ＡｌＮを反応性スパッタ法を用いて１００ｎｍ堆積し、層間絶縁膜２４を形成する。続いて、接続プラグ２２上の層間絶縁膜２４に開口部２５を形成する。その後、下部電極となる金属層３０、ＴＭＲ素子となる積層膜３２、上部電極となる金属層３４を連続的にスパッタ法で積層する。本実施形態においては、ＴＭＲ素子３２を構成する積層膜は、図８に示す構成の積層膜を有し、Ｔａからなるバリア層３２ａ、Ｉｒ−Ｍｎからなる反強磁性層３２ｂ、Ｃｏ６Ｆｅ４からなる強磁性層（磁化固着層）３２ｃ、Ａｌ２Ｏ３からなるトンネルバリア層３２ｄ、Ｃｏ３Ｆｅ４Ｎｉ３からなる強磁性層（磁化自由層）３２ｅ、Ｔａからなる保護膜３２ｆを順次積層した構成となっている。その後、金属層３４およびＴＭＲ素子３２の積層膜をＴＭＲ素子の形状となるようにパターニングし、上部電極３４およびＴＭＲ素子３２を形成する（図５（ｃ）参照）。
【００３６】
次に、図５（ｄ）に示すように、金属層３０を所定の形状にパターニングし、下部電極３０を形成する。続いて、図５（ｅ）に示すように、下部電極３０、上部電極３４、ＴＭＲ素子３２を覆うように、層間絶縁膜２８を成膜した。層間絶縁膜２８の材質は熱伝導率の低い、ＴＥＯＳプラズマ分解したＳｉＯ２を用いた。その後、ＣＭＰを用いて、層間絶縁膜２８を平坦化し、上部電極３４を露出させる（図５（ｅ）参照）。
【００３７】
次に、例えばＡｌを主成分とする金属層を堆積し、所定の形状にパターニングすることによりビット線３６を形成する（図５（ｆ）参照）。
【００３８】
ＡｌＮはＳｉＯ２に比べ１桁程度熱導電率が高いので、書き込みワード線２０とＴＭＲ素子３２の電気的短絡を防止しながら、書き込みに必要とする電流を低減することが可能となる。このため、記憶セルの高密度化を達成することができる。また、上述の製造方法においては、書き込みワード線２０上の層間絶縁膜１８を一旦取り除いてから、新たに層間絶縁膜２４を成膜するため、精度良く、欠陥のない絶縁膜を形成することが出来、歩留まり向上に寄与する。
【００３９】
（第３実施形態）
次に、本発明の第３実施形態による磁気記憶装置を、図６を参照して説明する。この実施形態の磁気記憶装置に係る記憶セルの上面図を図６（ａ）に示し、図６（ａ）に示す切断線Ａ−Ａ’で切断したときの断面図を図６（ｂ）に示す。
【００４０】
上記の第１乃至第２実施形態の磁気記憶装置においては、書き込みワード線２０上の層間絶縁膜２４はパターニングされておらず、書き込みワード線２０の熱は比較的ＴＭＲ素子３２の無い部分にも逃げやすい。
【００４１】
そこで、本実施形態の磁気記憶装置は、図１に示す第１実施形態の磁気記憶装置において、層間絶縁膜２４を下部電極３０と同じパターンとなるように形成するとともに（図６参照）、層間絶縁膜２４の熱伝導率が層間絶縁膜１８および層間絶縁膜２８の熱伝導率よりも高くなるような材料を選択した構成となっている。具体的には、層間絶縁膜１８，２８を形成する材料としてＳｉＯ２を用い、層間絶縁膜２４を形成する材料としてＡｌ２Ｏ３、ＳｉＮｘ、またはＡｌＮを用いた構成となっている。
【００４２】
次に、この実施形態による磁気記憶装置の製造工程を、図６を参照して説明する。
【００４３】
まず、磁気記憶装置の駆動回路などが作りこまれた基板上に形成された絶縁膜１４上に、例えばＡｌからなる金属層を堆積し、この金属層をパターニングすることにより、書き込みワード線２０および、ＴＭＲ素子の下部電極と選択トランジスタをつなぐ接続プラグ２２を形成する。続いて、ＴＥＯＳをプラズマ分解し、ＳｉＯ２からなる層間絶縁膜１８を、書き込みワード線２０の厚み以上に堆積する。その後、例えば、ＣＭＰを用いて絶縁膜１８の表層から削り込み層間絶縁膜１８を平坦化し、書き込みワード線２０および接続プラグ２２が露出するようにする。
【００４４】
次に、ＡｌＮを反応性スパッタ法を用いて１００ｎｍ堆積し、層間絶縁膜２４を形成する。続いて、接続プラグ２２上の層間絶縁膜２４に開口部２５を形成する。その後、下部電極となる金属層３０、ＴＭＲ素子となる積層膜３２、上部電極となる金属層３４を連続的にスパッタ法で積層する。本実施形態においては、ＴＭＲ素子３２を構成する積層膜は、図８に示す構成の積層膜を有し、Ｔａからなるバリア層３２ａ、Ｉｒ−Ｍｎからなる反強磁性層３２ｂ、Ｃｏ６Ｆｅ４からなる強磁性層（磁化固着層）３２ｃ、Ａｌ２Ｏ３からなるトンネルバリア層３２ｄ、Ｃｏ３Ｆｅ４Ｎｉ３からなる強磁性層（磁化自由層）３２ｅ、Ｔａからなる保護膜３２ｆを順次積層した構成となっている。その後、金属層３４およびＴＭＲ素子３２の積層膜をＴＭＲ素子の形状となるようにパターニングし、上部電極３４およびＴＭＲ素子３２を形成する。
【００４５】
次に、フォトレジストパターンを形成し、このフォトレジストパターンをマスクとして、金属層３０をパターニングし、下部電極３０を形成する。続いて、同じマスクを用いて層間絶縁膜２４をパターニングする。その後、下部電極３０およびパターニングされた層間絶縁膜２４を覆うように、全面に、熱伝導率の低い材料、例えばＳｉＯ２からなる層間絶縁膜２８を成膜する。
【００４６】
次に、ＣＭＰを用いて、層間絶縁膜２８を平坦化し、上部電極３４を露出させる。続いて、例えばＡｌを主成分とする金属層を堆積し、所定の形状にパターニングすることによりビット線３６を形成する。
【００４７】
なお、本実施形態においては、層間絶縁膜２４をパターニングする際に、下部電極３０をパターニングするときのマスクと同じマスクを用いて行ったが、異なるマスクを用いてパターニングすれば、層間絶縁膜２４の一部のみが除去されて下部電極３０よりも大きなサイズの層間絶縁膜２４が残置される。
【００４８】
第１実施形態と比較して、駆動条件にもよるが、書き込み時の電流を低減させる効果が顕著の場合は、第１実施形態に比べて、書き込み電流を２割程度低減させることができた。
【００４９】
この実施形態も、書き込みに必要とする電流を低減することが可能となり、これにより記憶セルの高密度化を達成することができる。
【００５０】
（第４実施形態）
次に、本発明の第４実施形態による磁気記憶装置の書き込み方法を、図７を参照して説明する。
【００５１】
上記第１乃至第３実施形態の磁気記憶装置においては、書き込みワード線２０およびビット線３６の発生する熱をＴＭＲ素子３２へ伝えることにより、書き込みに必要とする電流を低減させており、書き込みワード線２０およびビット線３６の温度が上昇することが必要である。このため書き込みワード線２０およびビット線３６の温度を適当な温度まで上昇させることが必要である。実際にＭＲＡＭをメモリチップに実装した場合、書き込み用の配線に流せる電流は数Ｖ程度の駆動電流の場合、一般的に数ｍＡ程度のオーダとなる。ＴＭＲ素子は実際に書き込みに要する時間は非常に短くて済むが、パルス幅を極端に短くすると、上記実施形態による磁気記憶装置の場合、書き込みワード線２０およびビット線３６の温度が上昇せず、書き込み電流の低減が期待できない。
【００５２】
そこで、書き込みワード線２０およびビット線３６の内の一方に加えるパルス電流のパルス幅を長くしておくことで、温度の上昇を大きくすることが可能となる。しかしながら、単純にパルス幅を広くすると書き込みに要する時間が長くなるが、書き込みワード線２０およびビット線３６のどちらかの一方に印加されるパルスのパルス幅のみを長くすることで、複数行または列を連続的に書き込みする場合には、他の行または列を書いている間に、次に書き込みをする行または列に事前にパルスを加えることで、高速化が図れる。この結果、回路の制限等から書き込みに十分な電流を得ることができない場合にも、書き込み電流を低減させることのできるＭＲＡＭを実現することができる。
【００５３】
図７は、書き込みワード線２０およびビット線３６に印加されるそれぞれのパルスのタイミングを示す。図７（ａ）は単純にパルス幅を長くしているが、図７（ｂ）は電流方向を正負に反転させている。実験結果からは図７（ｂ）の方が配線の持つ寄生容量によって消費する電力が大きくなり効果が顕著だった。ＴＭＲ素子に”０”、”１”を書き込む際に電流方向を反転させる配線側で行ったほうが、回路規模が小さくなってよい。実際はこの実施形態にとらわれず、どちらのパルス幅を長くしてもよく、パルスを分断してもよい。
【００５４】
また、このとき周囲の温度をセンシングして、ＭＲＡＭの駆動電源電圧をセンシングした温度に応じて、例えば、温度が３０℃のときは３．３Ｖ、５０℃のときは３．０Ｖ、８０℃のときは２．７Ｖとすることで、書き込みワード線２０およびビット線３６に流れる電流値を変化させることができ、書き込み時の温度を一定にする方向に制御ができた。このような制御は本発明において有利である。
【００５５】
（第５実施形態）
本発明の第５実施形態による磁気記憶装置を、図１１を参照して説明する。この実施形態の磁気記憶装置は、記憶セルアレイを備え、この記憶セルアレイは、マトリクス状に配列された複数の記憶セルを有し、各記憶セルは、ＴＭＲ素子と、選択トランジスタとを備えている。図１１は、本実施形態による磁気記憶装置の記憶セルの概略の構成を示す断面図である。
【００５６】
この記憶セルは、図１１に示すように、基板に、ゲート電極２ａ、ドレイン領域２ｂ、ソース領域２ｃを有する選択トランジスタ（ＭＯＳトランジスタ）２が形成されている。この選択トランジスタ２は素子分離絶縁膜４に素子分離された領域に形成されている。ゲート電極２ａは読み出し用のワード線として用いられる。この選択トランジスタ２は層間絶縁膜６によって覆われている。
【００５７】
この層間絶縁膜６にはソース領域２ｃに接続プラグ８を介して接続する配線１０が設けられている。この配線１０には所定の電位（例えば、接地電位）が印加される。また、層間絶縁膜６にはドレイン領域２ｂに接続する接続プラグ１２が設けられている。層間絶縁膜６は層間絶縁膜１４によって覆われており、この層間絶縁膜１４には接続プラグ１２に接続する接続プラグ１６が設けられている。なお、接続プラグ１６は、図１１に示す断面には位置していず破線で示している。
【００５８】
層間絶縁膜１４上には、複数のビット線が形成され、図１１には１本のビット線３６のみを示している。また、層間絶縁膜１４上には、これらの複数のビット線間に層間絶縁膜（図示せず）が設けられている。この層間絶縁膜には接続プラグ１６に接続する破線で示す接続プラグ２２が設けられた構成となっている。なお、この図１１に示すビット線３６は、図１１に示す記憶セルに情報を書き込むときおよび上記記憶セルから情報を読み出すときに選択されて、それぞれ所定の電流が流れるように構成されている。
【００５９】
ビット線３６上には、このビット線３６に一端が電気的に接続するＴＭＲ素子３２が設けられている。すなわち、ビット線３６はＴＭＲ素子３２の下部電極の役割を果たしている。なお、このＴＭＲ素子３２は、ゲート電極２ａ上に位置するように配置される。またＴＭＲ素子３２上には導電材料からなるピラー部６２が設けられた構成となっている。このピラー部６２はＴＭＲ素子３２の他端と電気的に接続された構成となっている。これらのＴＭＲ素子３２、ピラー部６２は層間絶縁膜６０によって覆われている。なお、この層間絶縁膜６０には、接続プラグ２２に接続する接続プラグ２６が設けられている。この接続プラグ２６は図１１に示す断面には位置していないため、破線で示している。
【００６０】
層間絶縁膜６０上にはＴＭＲ素子３２の上部電極６４が設けられており、この上部電極６４はピラー部６２と接続プラグ２６とを電気的に接続するように構成されている。この上部電極６４を覆うように層間絶縁膜６６が形成され、この層間絶縁膜６６上には書き込みワード線２０が設けられた構成となっている。書き込みワード線２０は、ＴＭＲ素子３２上に位置するように配置される。
【００６１】
層間絶縁膜６０は、ビット線３６と上部電極６４とを電気的に絶縁し、層間絶縁膜６６は上部電極６４と書き込みワード線２０とを電気的に絶縁する構成となっている。
【００６２】
本実施形態においては、層間絶縁膜６６は、他の層間絶縁膜、例えば層間絶縁膜６０に比べて高い熱伝導率の材料からなっている。例えば、層間絶縁膜６０はＳｉＯ２から構成され、層間絶縁膜６６は、ＡｌＮ、Ａｌ２Ｏ３、またはＳｉＮｘから構成される。
【００６３】
以上説明したように、本実施形態においては、書き込みワード線２０と上部電極６４とを電気的に絶縁する層間絶縁膜６６は、ビット線３６と上部電極６４とを電気的に絶縁する層間絶縁膜６０よりも熱伝導率の高い材料から構成されているので、書き込み時に、選択されたワード線から発せられた熱は層間絶縁膜６６を介してＴＭＲ素子３２に伝えることが可能となり、選択された記憶セルのＴＭＲ素子を、他の選択されていない記憶セルのＴＭＲ素子に比べて温度を高くすることができる。これにより、書き込みに要する電流を低減することが可能となり、記憶セルの高密度化を実現することができる。
【００６４】
なお、第５実施形態においては、書き込みワード線２０下の層間絶縁膜６６はパターニングされておらず、書き込みワード線２０の熱は比較的ＴＭＲ素子３２の無い部分にも逃げやすい。そこで、図１２に示すように、上部電極６４を覆う所定の領域のみに形成すれば、第３実施形態の場合と同様に、書き込み時の電流を第５実施形態に比べて低減させることができる。また、この場合も、記憶セルの高密度化を達成することができる。
【００６５】
本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。
【００６６】
【発明の効果】
以上説明したように本発明によれば、書き込み時の電流を低減することが可能となり、記憶セルの高密度化を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気記憶装置の構成を示す断面図。
【図２】第１実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図３】第１実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図４】第１実施形態の効果を説明するグラフ。
【図５】本発明の第２実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図６】本発明の第３実施形態による磁気記憶装置の構成を示す図。
【図７】本発明の第４実施形態による磁気記憶装置の書き込み方法を説明するタイミングチャート。
【図８】ＴＭＲ素子を構成する積層膜の一具体例を示す図。
【図９】従来の磁気記憶装置の記憶セルの構成を示す断面図。
【図１０】ＴＭＲ素子のアステロイド曲線を示すグラフ。
【図１１】本発明の第５実施形態による磁気記憶装置の構成を示す断面図。
【図１２】第５実施形態の変形例による磁気記憶装置の構成を示す断面図。
【符号の説明】
２ 選択トランジスタ
２ａ ゲート電極（読み出し用ワード線）
２ｂ ドレイン領域
２ｃ ソース領域
４ 素子分離絶縁膜
６ 層間絶縁膜
８ 接続プラグ
１０ 配線
１２ 接続プラグ
１４ 層間絶縁膜
１６ 接続プラグ
１８ 接続プラグ
２０ 書き込みワード線
２２ 接続プラグ
２４ 層間絶縁膜
２６ 接続プラグ
２８ 層間絶縁膜
３０ 下部電極
３２ ＴＭＲ素子
３２ａ 下地層
３２ｂ 反強磁性層
３２ｃ 強磁性層
３２ｄ トンネルバリア層
３２ｅ 強磁性層
３２ｆ 保護層
３４ 上部電極
３６ ビット線
６０ 層間絶縁膜
６２ ピラー部
６４ 上部電極
６６ 層間絶縁膜
【発明の属する技術分野】
本発明は、磁気抵抗効果素子を用いて“１”、“０”情報の記憶を行う構造をメモリセルとして用いた磁気記憶装置に関する。
【０００２】
【従来の技術】
近年、情報記憶素子として、トンネル磁気抵抗効果素子（以下、ＴＭＲ（Tunneling Magneto Resistive）素子とも云う）をメモリセルに利用した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ（Magnetic Random Access Memory））が提案されている。このＭＲＡＭは、例えば、ISSCC2000 Technical Digest p.128「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」に、Roy Scheuerlein et.alによって開示されている。このＭＲＡＭは記憶セルアレイを有し、この記憶セルアレイは、マトリクス状に配置された複数の記憶セルを有し、各記憶セルはＴＭＲ素子と選択トランジスタとを備えている。
【０００３】
ＴＭＲ素子の一般的な構成を図８に示す。この図８に示すＴＭＲ素子３２は、下地層３２ａ上に形成された反強磁性層３２ｂと、この反強磁性層３２ｂ上に形成された強磁性層３２ｃと、この強磁性層３２ｃ上に形成されたトンネルバリア層３２ｄと、このトンネルバリア層３２ｄ上に形成された強磁性層３２ｅと、この極磁性層３２ｅ上に形成された保護層３２ｆとを備えている。すなわち、ＴＭＲ素子３２は、絶縁材からなるトンネルバリア層３２ｄが２枚の強磁性体の薄膜３２ｃ、３２ｅで挟まれた構造を有しており、トンネルバリア層３２ｄを挟む上下の強磁性層３２ｃ、３２ｅのスピンの向きが互いに平行になった場合と互いに反平行になった場合の２つの状態を作ることが可能である。
【０００４】
スピンの向きが上下の磁性体で互いに平行になった場合、強磁性層３２ｃ、３２ｅの間に挟まれた薄いトンネルバリア層３２ｄを流れるトンネル電流に対する抵抗は最も低くなり、この状態で“１”を記憶させることができる。一方、スピンの向きが上下の強磁性層３２ｃ、３２ｅで互いに反平行になった場合、強磁性層３２ｃ、３２ｅの間に挟まれた薄いトンネルバリア層３２ｄを流れるトンネル電流に対する抵抗は最も高くなり、この状態で“０”を記憶させることができる。
【０００５】
次に、このＴＭＲ素子と選択トランジスタを有する記憶セルの構成を図９を参照して説明する。基板に、ゲート電極２ａ、ドレイン領域２ｂ、ソース領域２ｃを有する選択トランジスタ（ＭＯＳトランジスタ）２が形成されている。この選択トランジスタ２は素子分離絶縁膜４に素子分離された領域に形成されている。ゲート電極２ａは読み出し用のワード線として用いられる。この選択トランジスタ２は層間絶縁膜６によって覆われている。この層間絶縁膜６にはソース領域２ｃに接続プラグ８を介して接続する配線１０が設けられている。この配線１０には所定の電位（例えば、接地電位）が印加される。また、層間絶縁膜６にはドレイン領域２ｂに接続する接続プラグ１２が設けられている。層間絶縁膜６は層間絶縁膜１４によって覆われており、この層間絶縁膜１４には接続プラグ１２に接続する接続プラグ１６が設けられている。層間絶縁膜１４は層間絶縁膜１８によって覆われており、この層間絶縁膜１８には接続プラグ１６に接続する接続プラグ２２と、書き込みワード線２０が設けられた構成となっている。書き込みワード線２０は、ゲート電極２ａ上に位置するように配置される。層間絶縁膜１８は層間絶縁膜２４によって覆われており、この層間絶縁膜２４には接続プラグ２２に接続するプラグ２６が設けられた構成となっている。また、層間絶縁膜２４上には接続プラグ２６に接続する下部電極３０が設けられている。この下部電極３０上にはＴＭＲ素子３２が形成され、このＴＭＲ素子上には上部電極３４が形成されている。この上部電極３４上にはビット線３６が接続されている。なお、このビット線３６と下部電極３０とは層間絶縁膜２８によって絶縁された構成となっている。
【０００６】
次に、上記記憶セルの動作原理に関して簡単に説明する。一般的にＴＭＲ素子はトンネルバリア層３２ｄを挟む上下の強磁性層３２ｃ、３２ｅのうちの一方のスピンの向きを外部磁界に対して固定しておく。スピンの向きを固定した強磁性層を磁化固着層という。なお、この磁化固着層のスピンの向きの固定は、反強磁性層３２ｂによって行う。２つ強磁性層のうちのもう一方の層を磁化自由層と呼ぶ。そうすることで、ＴＭＲ素子に“１”、“０”情報を書き込む場合は、書き込みワード線２０とビット線３６をそれぞれ選択し、これら選択された書き込みワード線２０とビット線３６の両方にそれぞれ所定の電流を流すことにより、書き込みワード線２０とビット線３６との交差部に位置している記憶セル内のＴＭＲ素子の磁化自由層の磁化の向きが、書き込もうとするデータに対応したものとなる。一方、ＴＭＲ素子３２に書き込まれた“１”、“０”情報を読み出す場合は、読み出し用ワード線２ａとビット線３６を選択し、選択されたビット線３６に所定の電流を流すことにより、選択されたビット線３６、上部電極３４、ＴＭＲ素子３２、下部電極３０、プラグ２６，２２，１６，１２、選択トランジスタ２のドレイン２ｂおよびソース２ｃに電流が流れる。このときのビット線３６に発生する電圧値が、上記選択された記憶セルに格納されていたデータに対応したものとなる。
【０００７】
【発明が解決しようとする課題】
しかし、上記ＴＭＲ素子３２を利用したＭＲＡＭにおいては、以下の問題がある。ワード線およびビット線にそれぞれ所定の電流を流すことにより電流磁界を発生し、ＴＭＲ素子３２にデータを書き込むが、書き込みに十分な磁界を得るためには、大きな電流を流さなければならない。このことは、ＴＭＲ素子３２の消費電力増大、また、電流を流すための記憶セル周辺の駆動回路が大きくなり、チップサイズが増大するといった問題に繋がる。
【０００８】
そこで、上記問題を克服するために、ＴＭＲ素子３２の書き込み磁界を低減する工夫が積極的になされている。通常は磁化自由層の材料を最適化し適切な書き込み磁界を有するＴＭＲ素子になるように工夫している。
【０００９】
しかしながら、ＴＭＲ素子の書き込み磁界はＴＭＲ素子のサイズの縮小とともに大きくなることがわかっている。例えば、集積度を上げるためにＴＭＲ素子のサイズを半分にすると、おおよそ書き込み磁界は２倍になることがわかっており、現状の材料系の工夫だけでは、高集積なＭＲＡＭは出来ない。
【００１０】
本発明は上記事情を考慮してなされたものであり、書き込みに要する電流を低減し、記憶セルの高密度化が可能な磁気記憶装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の第１の態様による磁気記憶装置は、磁気抵抗効果素子と、この磁気抵抗効果素子の一端と電気的に接続される電極とを有する記憶セルがマトリクス状に配列された記憶セルアレイと、前記記憶セル内の磁気抵抗効果素子に情報を書き込む際に選択されて所定の電流が流れる書き込みワード線と、前記磁気抵抗効果素子の他端に電気的に接続され前記磁気抵抗効果素子に情報を書き込むときおよび前記磁気抵抗効果素子から情報を読み出すときに選択されてそれぞれ所定の電流が流れるビット線と、前記電極と前記書き込みワード線とを電気的に絶縁する第１絶縁膜と、前記ビット線と前記電極とを電気的に絶縁する第２絶縁膜と、を備え、前記第１絶縁膜は、第２絶縁膜に比べて熱伝導率が高いことを特徴とする。
【００１２】
なお、前記第１絶縁膜は前記電極と同じ形状かまたはより大きな形状にパターニングされているように構成しても良い。
【００１３】
なお、前記第１絶縁膜は、Ａｌ２Ｏ３、ＳｉＮｘ、およびＡｌＮの内の一つから構成され、前記第２絶縁膜はＳｉＯ２から構成されていても良い。
【００１４】
また、本発明の第２の態様による磁気記憶装置は、磁気抵抗効果素子と、この磁気抵抗効果素子の一端と電気的に接続される電極とを有する記憶セルがマトリクス状に配列された記憶セルアレイと、前記記憶セル内の磁気抵抗効果素子に情報を書き込む際に選択されて所定の電流が流れる書き込みワード線と、
前記磁気抵抗効果素子の他端に電気的に接続され前記磁気抵抗効果素子に情報を書き込むときおよび前記磁気抵抗効果素子から情報を読み出すときに選択されてそれぞれ所定の電流が流れるビット線と、前記電極と前記書き込みワード線とを電気的に絶縁する第１絶縁膜と、を備え、前記第１絶縁膜の熱伝導率をＱ（Ｗ／（ｃｍ・ｄｅｇ））、前記第１絶縁膜の膜厚をｔ（ｎｍ）としたとき、熱伝導率Ｑと膜厚ｔとの比Ｑ／ｔが５．０×１０−４よりも大きいことを特徴とする。
【００１５】
なお、前記磁気抵抗効果素子はトンネル磁気抵抗効果素子であっても良い。
【００１６】
【発明の実施の形態】
本発明の実施の形態を説明する前に本発明に至った経緯について述べる。
【００１７】
本発明者がＭＲＡＭ内のＴＭＲ素子の図１０に示すアステロイド曲線を詳細に調べたところ、室温での書き込みに時に対して、５０℃での特性（図１０のグラフｇ１参照）は、室温での特性（図１０のグラフｇ２参照）に比べて、書き込みに要する磁場が小さくなることがわかった。なお、図１０は、ＦｅＣｏ系の強磁性薄膜を用いたＴＭＲ素子の、室温と５０℃時の、書き込みに要する磁場の変化を示すグラフである。図１０からわかるようにＴＭＲ素子の動作温度が上昇することにより、アステロイド曲線は縮小し、書き込みに要する磁界は小さくなることがわかる。
【００１８】
一方、ＴＭＲ素子は、従来の技術の項で図９を用いて説明したように、ＴＭＲ素子の上下に設置された配線、すなわち書き込みワード線２０とビット線３６に流した電流磁界によって書き込みされるが、このときに書き込みワード線２０は電流によって発熱する。そこで、書き込み時に、選択された書き込みワード線２０から発せられた熱を用いて、選択された記憶セルのＴＭＲ素子を他の選択されていない記憶セルのＴＭＲ素子に比べて温度が高くなるように構成すれば、書き込み磁界を低減することが可能となり、電流を小さくすることができることになると本発明者は考えた。
【００１９】
書き込み時に、選択された書き込みワード線２０から発せられた熱を用いて、選択された記憶セルのＴＭＲ素子を他の選択されていない記憶セルのＴＭＲ素子に比べて温度が高くなるようにした構成を本発明の実施形態として、以下説明する。
【００２０】
（第１実施形態）
本発明の第１実施形態による磁気記憶装置を、図１を参照して説明する。この実施形態の磁気記憶装置は、記憶セルアレイを備え、この記憶セルアレイは、マトリクス状に配列された複数の記憶セルを有し、各記憶セルは、ＴＭＲ素子と、選択トランジスタとを備えている。図１は、本実施形態による磁気記憶装置の記憶セルの概略の構成を示す断面図であり、ＴＭＲ素子２０が配置された近傍の断面を示し、選択トランジスタは図示していない。
【００２１】
本実施形態の磁気記憶装置に係る記憶セルは、図１に示すように、層間絶縁膜１４上に層間絶縁膜１８が形成され、この層間絶縁膜１８に、書き込みワード線２０と、接続プラグ２２が形成されている。なお、この接続プラグ２２は、図９に示す従来の磁気記憶装置の記憶セルと同様に、図１には示していない接続プラグを介して選択トランジスタのドレイン領域に接続された構成となっている。
【００２２】
これらの層間絶縁膜１８、書き込みワード線２０、および接続プラグ２２を覆うように層間絶縁膜２４が形成されている。そして、接続プラグ２２に接続するための開口部が層間絶縁膜２４に設けられ、上記開口部の底面および側面並びに上記層間絶縁膜２４上にＴＭＲ素子２０の下部電極３０が形成された構成となっている。この下部電極３０上の、上記書き込みワード線２０のほぼ真上の位置に、下部電極３０に電気的に接続されたＴＭＲ素子３２が設けられ、このＴＭＲ素子３２上には、ＴＭＲ素子３２に電気的に接続された上部電極３４が設けられた構成となっている。そして、上部電極３４にはビット線３６が接続された構成となっている。なお、下部電極３０とビット線３６は層間絶縁膜２８によって電気的に絶縁されている。なお、ＴＭＲ素子３２は、例えば図８に示す構成の積層膜を備えている。
【００２３】
次に、図１に示す本実施形態の磁気記憶装置の製造方法を図２および図３を参照して説明する。
【００２４】
まず、磁気記憶装置の駆動回路などが作りこまれた基板上に形成された絶縁膜１４上に、例えばＡｌからなる金属層を堆積し、この金属層をパターニングすることにより、書き込みワード線２０および、ＴＭＲ素子の下部電極と選択トランジスタをつなぐ接続プラグ２２を形成する（図２（ａ）参照）。
【００２５】
次に、図２（ｂ）に示すように、ＴＥＯＳ(Tetra-Etoxy-Ortho-Silicate)をプラズマ分解し、ＳｉＯ２からなる層間絶縁膜１８を、書き込みワード線２０の厚み以上に堆積する。
【００２６】
その後、例えば、ＣＭＰ（Chemical Mechanical Polishing)を用いて絶縁膜１８の表層から削り込み層間絶縁膜１８を平坦化し、書き込みワード線２０の上部に所定の膜厚の層間絶縁層１８が残るようにする（図２（ｃ）参照）。書き込みワード線２０上部に残された層間絶縁膜１８が図１に示す層間絶縁膜２４となる。すなわち、この製造方法においては、図１に示す層間絶縁膜１８と層間絶縁膜２４が同じ材料から形成されて、図２に示す層間絶縁膜１８となっている。
【００２７】
次に、図２（ｄ）に示すように、接続プラグ２２上の層間絶縁膜１８に開口部２３を形成する。その後、下部電極となる金属層３０、ＴＭＲ素子となる積層膜３２、上部電極となる金属層３４を連続的にスパッタ法で積層する。本実施形態においては、ＴＭＲ素子３２を構成する積層膜は、図８に示す構成の積層膜を有し、Ｔａからなるバリア層３２ａ、Ｉｒ−Ｍｎからなる反強磁性層３２ｂ、Ｃｏ６Ｆｅ４からなる強磁性層（磁化固着層）３２ｃ、Ａｌ２Ｏ３からなるトンネルバリア層３２ｄ、Ｃｏ３Ｆｅ４Ｎｉ３からなる強磁性層（磁化自由層）３２ｅ、Ｔａからなる保護膜３２ｆを順次積層した構成となっている。その後、金属層３４およびＴＭＲ素子３２の積層膜をＴＭＲ素子の形状となるようにパターニングし、上部電極３４およびＴＭＲ素子３２を形成する（図２（ｅ）参照）。
【００２８】
次に、図３（ａ）に示すように、金属層３０を所定の形状にパターニングし、下部電極３０を形成する。続いて、図３（ｂ）に示すように、下部電極３０、上部電極３４、ＴＭＲ素子３２を覆うように、層間絶縁膜２８を成膜した。層間絶縁膜２８の材質は熱伝導率の低い、ＴＥＯＳプラズマ分解したＳｉＯ２を用いた。その後、ＣＭＰを用いて、層間絶縁膜２８を平坦化し、上部電極３４を露出させる（図３（ｂ）参照）。
【００２９】
次に、例えばＡｌを主成分とする金属層を堆積し、所定の形状にパターニングすることによりビット線３６を形成する（図３（ｃ）参照）。一般的には、信頼性を向上させるために、この後、ＳｉＮ等の絶縁層を必要な部分に堆積させるが、本発明の趣旨には必須ではない。
【００３０】
次に、このように形成された記憶セルの層間絶縁膜１８の厚さｔを２０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍにそれぞれしたときのＴＭＲ素子３２を書き換えるのに必要な電流量を、書き換え時の電流パルス幅を一定として測定した場合の層間絶縁膜２４の厚さｔを横軸にプロットしたグラフを図４に示す。この図４に示す測定結果から層間絶縁膜２４の膜厚が薄いほど、電流量が少なくて済むことがわかる。実際、層間絶縁膜２４の膜厚によって、書き込みワード線２０とＴＭＲ素子３２との距離が変わってくるが、磁界の強さが上記距離に反比例する効果を差し引いても層間絶縁膜２４の膜厚が薄いほうが書き込みに要する電流量が減少していることが分かった。なお、図４において、実線で示したグラフは、層間絶縁膜２４の膜厚に対して、磁界の強さのみで見積もった場合の書き込みに必要な電流の大きさを示している。また、図４より分かるように、層間絶縁膜２４がＳｉＯ２から構成されている場合、層間絶縁膜２４の膜厚ｔがおおよそ３０ｎｍ以下であれば、書き込みに必要な電流量の低減を達成することが可能であることを確認できた。ＳｉＯ２の熱伝導率は他の測定から、おおよそ０．０１４（Ｗ／ｃｍ・ｄｅｇ）と分かっている。書き込みに必要な電流量を低減させる効果が顕著となる範囲は、書き込みの駆動方法によって多少変わるが、幾つかのサンプルから、
熱伝導率（Ｗ／ｃｍ・ｄｅｇ）／絶縁膜の厚み（ｎｍ）＞５．０×１０−４
であれば効果が顕著となることが分かった。
【００３１】
以上説明したように、書き込みワード線２０と、ＴＭＲ素子３２との間に形成される層間絶縁膜２４を構成する材料の熱伝導率（Ｗ／ｃｍ・ｄｅｇ）と、層間絶縁膜２４の厚さ（ｎｍ）との比が５．０×１０−４を越えるように、層間絶縁膜２４の材料と膜厚を選択して形成すれば、書き込みに必要な電流量を低減させることが可能となり、記憶セルの高密度化を達成することができる。
【００３２】
（第２実施形態）
次に、本発明の第２実施形態による磁気記憶装置を、図５を参照して説明する。この第２の実施形態の磁気記憶装置は、図１に示す第１実施形態の磁気記憶装置において、ＴＭＲ素子３２と書き込みワード線２０を絶縁している層間絶縁膜１８の材料として熱伝導率の良いＡｌＮを用いたものである。
【００３３】
この第２実施形態による磁気記憶装置の製造工程断面図を図５に示す。
【００３４】
まず、磁気記憶装置の駆動回路などが作りこまれた基板上に形成された絶縁膜１４上に、例えばＡｌからなる金属層を堆積し、この金属層をパターニングすることにより、書き込みワード線２０および、ＴＭＲ素子の下部電極と選択トランジスタをつなぐ接続プラグ２２を形成する（図５（ａ）参照）。続いて、図５（ａ）に示すように、ＴＥＯＳをプラズマ分解し、ＳｉＯ２からなる層間絶縁膜１８を、書き込みワード線２０の厚み以上に堆積する。その後、例えば、ＣＭＰを用いて絶縁膜１８の表層から削り込み層間絶縁膜１８を平坦化し、書き込みワード線２０および接続プラグ２２が露出するようにする（図５（ａ）参照）。
【００３５】
次に、図５（ｂ）に示すように、ＡｌＮを反応性スパッタ法を用いて１００ｎｍ堆積し、層間絶縁膜２４を形成する。続いて、接続プラグ２２上の層間絶縁膜２４に開口部２５を形成する。その後、下部電極となる金属層３０、ＴＭＲ素子となる積層膜３２、上部電極となる金属層３４を連続的にスパッタ法で積層する。本実施形態においては、ＴＭＲ素子３２を構成する積層膜は、図８に示す構成の積層膜を有し、Ｔａからなるバリア層３２ａ、Ｉｒ−Ｍｎからなる反強磁性層３２ｂ、Ｃｏ６Ｆｅ４からなる強磁性層（磁化固着層）３２ｃ、Ａｌ２Ｏ３からなるトンネルバリア層３２ｄ、Ｃｏ３Ｆｅ４Ｎｉ３からなる強磁性層（磁化自由層）３２ｅ、Ｔａからなる保護膜３２ｆを順次積層した構成となっている。その後、金属層３４およびＴＭＲ素子３２の積層膜をＴＭＲ素子の形状となるようにパターニングし、上部電極３４およびＴＭＲ素子３２を形成する（図５（ｃ）参照）。
【００３６】
次に、図５（ｄ）に示すように、金属層３０を所定の形状にパターニングし、下部電極３０を形成する。続いて、図５（ｅ）に示すように、下部電極３０、上部電極３４、ＴＭＲ素子３２を覆うように、層間絶縁膜２８を成膜した。層間絶縁膜２８の材質は熱伝導率の低い、ＴＥＯＳプラズマ分解したＳｉＯ２を用いた。その後、ＣＭＰを用いて、層間絶縁膜２８を平坦化し、上部電極３４を露出させる（図５（ｅ）参照）。
【００３７】
次に、例えばＡｌを主成分とする金属層を堆積し、所定の形状にパターニングすることによりビット線３６を形成する（図５（ｆ）参照）。
【００３８】
ＡｌＮはＳｉＯ２に比べ１桁程度熱導電率が高いので、書き込みワード線２０とＴＭＲ素子３２の電気的短絡を防止しながら、書き込みに必要とする電流を低減することが可能となる。このため、記憶セルの高密度化を達成することができる。また、上述の製造方法においては、書き込みワード線２０上の層間絶縁膜１８を一旦取り除いてから、新たに層間絶縁膜２４を成膜するため、精度良く、欠陥のない絶縁膜を形成することが出来、歩留まり向上に寄与する。
【００３９】
（第３実施形態）
次に、本発明の第３実施形態による磁気記憶装置を、図６を参照して説明する。この実施形態の磁気記憶装置に係る記憶セルの上面図を図６（ａ）に示し、図６（ａ）に示す切断線Ａ−Ａ’で切断したときの断面図を図６（ｂ）に示す。
【００４０】
上記の第１乃至第２実施形態の磁気記憶装置においては、書き込みワード線２０上の層間絶縁膜２４はパターニングされておらず、書き込みワード線２０の熱は比較的ＴＭＲ素子３２の無い部分にも逃げやすい。
【００４１】
そこで、本実施形態の磁気記憶装置は、図１に示す第１実施形態の磁気記憶装置において、層間絶縁膜２４を下部電極３０と同じパターンとなるように形成するとともに（図６参照）、層間絶縁膜２４の熱伝導率が層間絶縁膜１８および層間絶縁膜２８の熱伝導率よりも高くなるような材料を選択した構成となっている。具体的には、層間絶縁膜１８，２８を形成する材料としてＳｉＯ２を用い、層間絶縁膜２４を形成する材料としてＡｌ２Ｏ３、ＳｉＮｘ、またはＡｌＮを用いた構成となっている。
【００４２】
次に、この実施形態による磁気記憶装置の製造工程を、図６を参照して説明する。
【００４３】
まず、磁気記憶装置の駆動回路などが作りこまれた基板上に形成された絶縁膜１４上に、例えばＡｌからなる金属層を堆積し、この金属層をパターニングすることにより、書き込みワード線２０および、ＴＭＲ素子の下部電極と選択トランジスタをつなぐ接続プラグ２２を形成する。続いて、ＴＥＯＳをプラズマ分解し、ＳｉＯ２からなる層間絶縁膜１８を、書き込みワード線２０の厚み以上に堆積する。その後、例えば、ＣＭＰを用いて絶縁膜１８の表層から削り込み層間絶縁膜１８を平坦化し、書き込みワード線２０および接続プラグ２２が露出するようにする。
【００４４】
次に、ＡｌＮを反応性スパッタ法を用いて１００ｎｍ堆積し、層間絶縁膜２４を形成する。続いて、接続プラグ２２上の層間絶縁膜２４に開口部２５を形成する。その後、下部電極となる金属層３０、ＴＭＲ素子となる積層膜３２、上部電極となる金属層３４を連続的にスパッタ法で積層する。本実施形態においては、ＴＭＲ素子３２を構成する積層膜は、図８に示す構成の積層膜を有し、Ｔａからなるバリア層３２ａ、Ｉｒ−Ｍｎからなる反強磁性層３２ｂ、Ｃｏ６Ｆｅ４からなる強磁性層（磁化固着層）３２ｃ、Ａｌ２Ｏ３からなるトンネルバリア層３２ｄ、Ｃｏ３Ｆｅ４Ｎｉ３からなる強磁性層（磁化自由層）３２ｅ、Ｔａからなる保護膜３２ｆを順次積層した構成となっている。その後、金属層３４およびＴＭＲ素子３２の積層膜をＴＭＲ素子の形状となるようにパターニングし、上部電極３４およびＴＭＲ素子３２を形成する。
【００４５】
次に、フォトレジストパターンを形成し、このフォトレジストパターンをマスクとして、金属層３０をパターニングし、下部電極３０を形成する。続いて、同じマスクを用いて層間絶縁膜２４をパターニングする。その後、下部電極３０およびパターニングされた層間絶縁膜２４を覆うように、全面に、熱伝導率の低い材料、例えばＳｉＯ２からなる層間絶縁膜２８を成膜する。
【００４６】
次に、ＣＭＰを用いて、層間絶縁膜２８を平坦化し、上部電極３４を露出させる。続いて、例えばＡｌを主成分とする金属層を堆積し、所定の形状にパターニングすることによりビット線３６を形成する。
【００４７】
なお、本実施形態においては、層間絶縁膜２４をパターニングする際に、下部電極３０をパターニングするときのマスクと同じマスクを用いて行ったが、異なるマスクを用いてパターニングすれば、層間絶縁膜２４の一部のみが除去されて下部電極３０よりも大きなサイズの層間絶縁膜２４が残置される。
【００４８】
第１実施形態と比較して、駆動条件にもよるが、書き込み時の電流を低減させる効果が顕著の場合は、第１実施形態に比べて、書き込み電流を２割程度低減させることができた。
【００４９】
この実施形態も、書き込みに必要とする電流を低減することが可能となり、これにより記憶セルの高密度化を達成することができる。
【００５０】
（第４実施形態）
次に、本発明の第４実施形態による磁気記憶装置の書き込み方法を、図７を参照して説明する。
【００５１】
上記第１乃至第３実施形態の磁気記憶装置においては、書き込みワード線２０およびビット線３６の発生する熱をＴＭＲ素子３２へ伝えることにより、書き込みに必要とする電流を低減させており、書き込みワード線２０およびビット線３６の温度が上昇することが必要である。このため書き込みワード線２０およびビット線３６の温度を適当な温度まで上昇させることが必要である。実際にＭＲＡＭをメモリチップに実装した場合、書き込み用の配線に流せる電流は数Ｖ程度の駆動電流の場合、一般的に数ｍＡ程度のオーダとなる。ＴＭＲ素子は実際に書き込みに要する時間は非常に短くて済むが、パルス幅を極端に短くすると、上記実施形態による磁気記憶装置の場合、書き込みワード線２０およびビット線３６の温度が上昇せず、書き込み電流の低減が期待できない。
【００５２】
そこで、書き込みワード線２０およびビット線３６の内の一方に加えるパルス電流のパルス幅を長くしておくことで、温度の上昇を大きくすることが可能となる。しかしながら、単純にパルス幅を広くすると書き込みに要する時間が長くなるが、書き込みワード線２０およびビット線３６のどちらかの一方に印加されるパルスのパルス幅のみを長くすることで、複数行または列を連続的に書き込みする場合には、他の行または列を書いている間に、次に書き込みをする行または列に事前にパルスを加えることで、高速化が図れる。この結果、回路の制限等から書き込みに十分な電流を得ることができない場合にも、書き込み電流を低減させることのできるＭＲＡＭを実現することができる。
【００５３】
図７は、書き込みワード線２０およびビット線３６に印加されるそれぞれのパルスのタイミングを示す。図７（ａ）は単純にパルス幅を長くしているが、図７（ｂ）は電流方向を正負に反転させている。実験結果からは図７（ｂ）の方が配線の持つ寄生容量によって消費する電力が大きくなり効果が顕著だった。ＴＭＲ素子に”０”、”１”を書き込む際に電流方向を反転させる配線側で行ったほうが、回路規模が小さくなってよい。実際はこの実施形態にとらわれず、どちらのパルス幅を長くしてもよく、パルスを分断してもよい。
【００５４】
また、このとき周囲の温度をセンシングして、ＭＲＡＭの駆動電源電圧をセンシングした温度に応じて、例えば、温度が３０℃のときは３．３Ｖ、５０℃のときは３．０Ｖ、８０℃のときは２．７Ｖとすることで、書き込みワード線２０およびビット線３６に流れる電流値を変化させることができ、書き込み時の温度を一定にする方向に制御ができた。このような制御は本発明において有利である。
【００５５】
（第５実施形態）
本発明の第５実施形態による磁気記憶装置を、図１１を参照して説明する。この実施形態の磁気記憶装置は、記憶セルアレイを備え、この記憶セルアレイは、マトリクス状に配列された複数の記憶セルを有し、各記憶セルは、ＴＭＲ素子と、選択トランジスタとを備えている。図１１は、本実施形態による磁気記憶装置の記憶セルの概略の構成を示す断面図である。
【００５６】
この記憶セルは、図１１に示すように、基板に、ゲート電極２ａ、ドレイン領域２ｂ、ソース領域２ｃを有する選択トランジスタ（ＭＯＳトランジスタ）２が形成されている。この選択トランジスタ２は素子分離絶縁膜４に素子分離された領域に形成されている。ゲート電極２ａは読み出し用のワード線として用いられる。この選択トランジスタ２は層間絶縁膜６によって覆われている。
【００５７】
この層間絶縁膜６にはソース領域２ｃに接続プラグ８を介して接続する配線１０が設けられている。この配線１０には所定の電位（例えば、接地電位）が印加される。また、層間絶縁膜６にはドレイン領域２ｂに接続する接続プラグ１２が設けられている。層間絶縁膜６は層間絶縁膜１４によって覆われており、この層間絶縁膜１４には接続プラグ１２に接続する接続プラグ１６が設けられている。なお、接続プラグ１６は、図１１に示す断面には位置していず破線で示している。
【００５８】
層間絶縁膜１４上には、複数のビット線が形成され、図１１には１本のビット線３６のみを示している。また、層間絶縁膜１４上には、これらの複数のビット線間に層間絶縁膜（図示せず）が設けられている。この層間絶縁膜には接続プラグ１６に接続する破線で示す接続プラグ２２が設けられた構成となっている。なお、この図１１に示すビット線３６は、図１１に示す記憶セルに情報を書き込むときおよび上記記憶セルから情報を読み出すときに選択されて、それぞれ所定の電流が流れるように構成されている。
【００５９】
ビット線３６上には、このビット線３６に一端が電気的に接続するＴＭＲ素子３２が設けられている。すなわち、ビット線３６はＴＭＲ素子３２の下部電極の役割を果たしている。なお、このＴＭＲ素子３２は、ゲート電極２ａ上に位置するように配置される。またＴＭＲ素子３２上には導電材料からなるピラー部６２が設けられた構成となっている。このピラー部６２はＴＭＲ素子３２の他端と電気的に接続された構成となっている。これらのＴＭＲ素子３２、ピラー部６２は層間絶縁膜６０によって覆われている。なお、この層間絶縁膜６０には、接続プラグ２２に接続する接続プラグ２６が設けられている。この接続プラグ２６は図１１に示す断面には位置していないため、破線で示している。
【００６０】
層間絶縁膜６０上にはＴＭＲ素子３２の上部電極６４が設けられており、この上部電極６４はピラー部６２と接続プラグ２６とを電気的に接続するように構成されている。この上部電極６４を覆うように層間絶縁膜６６が形成され、この層間絶縁膜６６上には書き込みワード線２０が設けられた構成となっている。書き込みワード線２０は、ＴＭＲ素子３２上に位置するように配置される。
【００６１】
層間絶縁膜６０は、ビット線３６と上部電極６４とを電気的に絶縁し、層間絶縁膜６６は上部電極６４と書き込みワード線２０とを電気的に絶縁する構成となっている。
【００６２】
本実施形態においては、層間絶縁膜６６は、他の層間絶縁膜、例えば層間絶縁膜６０に比べて高い熱伝導率の材料からなっている。例えば、層間絶縁膜６０はＳｉＯ２から構成され、層間絶縁膜６６は、ＡｌＮ、Ａｌ２Ｏ３、またはＳｉＮｘから構成される。
【００６３】
以上説明したように、本実施形態においては、書き込みワード線２０と上部電極６４とを電気的に絶縁する層間絶縁膜６６は、ビット線３６と上部電極６４とを電気的に絶縁する層間絶縁膜６０よりも熱伝導率の高い材料から構成されているので、書き込み時に、選択されたワード線から発せられた熱は層間絶縁膜６６を介してＴＭＲ素子３２に伝えることが可能となり、選択された記憶セルのＴＭＲ素子を、他の選択されていない記憶セルのＴＭＲ素子に比べて温度を高くすることができる。これにより、書き込みに要する電流を低減することが可能となり、記憶セルの高密度化を実現することができる。
【００６４】
なお、第５実施形態においては、書き込みワード線２０下の層間絶縁膜６６はパターニングされておらず、書き込みワード線２０の熱は比較的ＴＭＲ素子３２の無い部分にも逃げやすい。そこで、図１２に示すように、上部電極６４を覆う所定の領域のみに形成すれば、第３実施形態の場合と同様に、書き込み時の電流を第５実施形態に比べて低減させることができる。また、この場合も、記憶セルの高密度化を達成することができる。
【００６５】
本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。
【００６６】
【発明の効果】
以上説明したように本発明によれば、書き込み時の電流を低減することが可能となり、記憶セルの高密度化を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気記憶装置の構成を示す断面図。
【図２】第１実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図３】第１実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図４】第１実施形態の効果を説明するグラフ。
【図５】本発明の第２実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図６】本発明の第３実施形態による磁気記憶装置の構成を示す図。
【図７】本発明の第４実施形態による磁気記憶装置の書き込み方法を説明するタイミングチャート。
【図８】ＴＭＲ素子を構成する積層膜の一具体例を示す図。
【図９】従来の磁気記憶装置の記憶セルの構成を示す断面図。
【図１０】ＴＭＲ素子のアステロイド曲線を示すグラフ。
【図１１】本発明の第５実施形態による磁気記憶装置の構成を示す断面図。
【図１２】第５実施形態の変形例による磁気記憶装置の構成を示す断面図。
【符号の説明】
２ 選択トランジスタ
２ａ ゲート電極（読み出し用ワード線）
２ｂ ドレイン領域
２ｃ ソース領域
４ 素子分離絶縁膜
６ 層間絶縁膜
８ 接続プラグ
１０ 配線
１２ 接続プラグ
１４ 層間絶縁膜
１６ 接続プラグ
１８ 接続プラグ
２０ 書き込みワード線
２２ 接続プラグ
２４ 層間絶縁膜
２６ 接続プラグ
２８ 層間絶縁膜
３０ 下部電極
３２ ＴＭＲ素子
３２ａ 下地層
３２ｂ 反強磁性層
３２ｃ 強磁性層
３２ｄ トンネルバリア層
３２ｅ 強磁性層
３２ｆ 保護層
３４ 上部電極
３６ ビット線
６０ 層間絶縁膜
６２ ピラー部
６４ 上部電極
６６ 層間絶縁膜
Claims (5)
- トンネル磁気抵抗効果素子と、このトンネル磁気抵抗効果素子の下端と電気的に接続される電極とを有する記憶セルがマトリクス状に配列された記憶セルアレイと、
前記記憶セル内のトンネル磁気抵抗効果素子の直下を通り、前記トンネル磁気抵抗効果素子に情報を書き込む際に選択されて所定の電流が流れる書き込みワード線と、
前記トンネル磁気抵抗効果素子の上端に電気的に接続され前記トンネル磁気抵抗効果素子に情報を書き込むときおよび前記トンネル磁気抵抗効果素子から情報を読み出すときに選択されてそれぞれ所定の電流が流れるビット線と、
前記電極と前記書き込みワード線とを電気的に絶縁する第１絶縁膜と、
前記ビット線と前記電極とを電気的に絶縁する第２絶縁膜と、
を備え、
前記第１絶縁膜は、前記第２絶縁膜に比べて熱伝導率が高いことを特徴とする磁気記憶装置。 - トンネル磁気抵抗効果素子と、このトンネル磁気抵抗効果素子の上端と電気的に接続される電極とを有する記憶セルがマトリクス状に配列された記憶セルアレイと、
前記記憶セル内のトンネル磁気抵抗効果素子の直上を通り、前記トンネル磁気抵抗効果素子に情報を書き込む際に選択されて所定の電流が流れる書き込みワード線と、
前記トンネル磁気抵抗効果素子の下端に電気的に接続され前記トンネル磁気抵抗効果素子に情報を書き込むときおよび前記トンネル磁気抵抗効果素子から情報を読み出すときに選択されてそれぞれ所定の電流が流れるビット線と、
前記電極と前記書き込みワード線とを電気的に絶縁する第１絶縁膜と、
前記ビット線と前記電極とを電気的に絶縁する第２絶縁膜と、
を備え、
前記第１絶縁膜は、第２絶縁膜に比べて熱伝導率が高いことを特徴とする磁気記憶装置。 - 前記第１絶縁膜は前記電極と同じ形状かまたはより大きな形状にパターニングされていることを特徴とする請求項１または２記載の磁気記憶装置。
- 前記第１絶縁膜は、Ａｌ２Ｏ３、ＳｉＮｘ、およびＡｌＮの内の一つから構成され、前記第２絶縁膜はＳｉＯ２から構成されていることを特徴とする請求項１乃至３のいずれかに記載の磁気記憶装置。
- トンネル磁気抵抗効果素子と、このトンネル磁気抵抗効果素子の下端と電気的に接続される電極とを有する記憶セルがマトリクス状に配列された記憶セルアレイと、
前記記憶セル内のトンネル磁気抵抗効果素子の直下を通り、前記トンネル磁気抵抗効果素子に情報を書き込む際に選択されて所定の電流が流れる書き込みワード線と、
前記トンネル磁気抵抗効果素子の上端に電気的に接続され前記トンネル磁気抵抗効果素子に情報を書き込むときおよび前記トンネル磁気抵抗効果素子から情報を読み出すときに選択されてそれぞれ所定の電流が流れるビット線と、
前記電極と前記書き込みワード線とを電気的に絶縁する第１絶縁膜と、
を備え、前記第１絶縁膜の熱伝導率をＱ（Ｗ／（ｃｍ・ｄｅｇ））、前記第１絶縁膜の膜厚をｔ（ｎｍ）としたとき、熱伝導率Ｑと膜厚ｔとの比Ｑ／ｔが５．０×１０−４よりも大きいことを特徴とする磁気記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007601A JP3871572B2 (ja) | 2002-01-16 | 2002-01-16 | 磁気記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007601A JP3871572B2 (ja) | 2002-01-16 | 2002-01-16 | 磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209225A JP2003209225A (ja) | 2003-07-25 |
| JP3871572B2 true JP3871572B2 (ja) | 2007-01-24 |
Family
ID=27646075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002007601A Expired - Fee Related JP3871572B2 (ja) | 2002-01-16 | 2002-01-16 | 磁気記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3871572B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2860910B1 (fr) * | 2003-10-10 | 2006-02-10 | Commissariat Energie Atomique | Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif |
| JP4590862B2 (ja) * | 2003-12-15 | 2010-12-01 | ソニー株式会社 | 磁気メモリ装置及びその製造方法 |
-
2002
- 2002-01-16 JP JP2002007601A patent/JP3871572B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209225A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7092283B2 (en) | Magnetic random access memory devices including heat generating layers and related methods | |
| US6670660B2 (en) | Semiconductor memory device utilizing tunnel magneto resistive effects and method for manufacturing the same | |
| US7307302B2 (en) | Magneto-resistive effect element and magnetic memory | |
| US7119410B2 (en) | Magneto-resistive effect element and magnetic memory | |
| US6914806B2 (en) | Magnetic memory device | |
| US6765821B2 (en) | Magnetic memory | |
| US6909129B2 (en) | Magnetic random access memory | |
| US6924520B2 (en) | MRAM including unit cell formed of one transistor and two magnetic tunnel junctions (MTJS) and method for fabricating the same | |
| US8796793B2 (en) | Magnetoresistive element, magnetic random access memory and method of manufacturing the same | |
| US6838721B2 (en) | Integrated circuit with a transitor over an interconnect layer | |
| US20030128580A1 (en) | High-density magnetic random access memory device and method of operating the same | |
| US7041603B2 (en) | Method for producing magnetic memory device | |
| EP1398789B1 (en) | Magnetic random access memory with soft magnetic reference layers | |
| US20060262597A1 (en) | Magnetic memory device and method for production thereof | |
| US20240257853A1 (en) | Transistorless memory cell | |
| JP3906172B2 (ja) | 磁気ランダムアクセスメモリおよびその製造方法 | |
| US20220246837A1 (en) | Nonvolatile memory devices having magnetic tunnel junction memory cells therein | |
| US20120068282A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2007258533A (ja) | 半導体記憶装置及びその駆動方法 | |
| US6839274B2 (en) | Magnetic random access memory | |
| US20050094456A1 (en) | Heating MRAM cells to ease state switching | |
| US6778428B2 (en) | Magnetic random access memory (MRAM) cells including an access transistor and a bit line that are connected to a terminal of a magnetic resistor, and methods of operating same | |
| JP3871572B2 (ja) | 磁気記憶装置 | |
| JP2009224477A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |