JP3870154B2 - 独立した検索線電圧を提供することによって連想メモリにおける電力を節約するためのシステムおよび方法 - Google Patents
独立した検索線電圧を提供することによって連想メモリにおける電力を節約するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP3870154B2 JP3870154B2 JP2002357731A JP2002357731A JP3870154B2 JP 3870154 B2 JP3870154 B2 JP 3870154B2 JP 2002357731 A JP2002357731 A JP 2002357731A JP 2002357731 A JP2002357731 A JP 2002357731A JP 3870154 B2 JP3870154 B2 JP 3870154B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- search
- cam
- search input
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は集積回路メモリに関し、より詳細には連想集積回路メモリに関する。
【０００２】
【従来の技術】
連想メモリ（ＣＡＭ）セルのすべての回路に電力を供給するために、すなわちＣＡＭ記憶素子にも、ＣＡＭセル内における一致データの存在を検索し、指示するためのＣＡＭ回路にも電力を供給するために、一般には単一の電源電圧が使用されてきた。ＣＡＭは検索操作に多くの電力を消費する。検索が通常は大きなメモリ・スペース上で行われ、かつ検索データ入力信号と一致線信号がしばしば異なる電圧間で駆動されるからである。
【０００３】
【発明が解決しようとする課題】
たえずより高いコンピューティング速度と集積密度が必要とされ、またより小型の、たとえばハンドヘルドのコンピューティング機器でより大きな機能を提供することも久しく以前から必要とされてきたことから、電力消費量の削減が必要になっている。米国特許第６１０１１１５号は、一致線をプリチャージするための電圧を低くした独立の電源を提供することによって電力消費量を削減するシステムを記載している。しかし、一致線プリチャージ電源電圧を削減するだけでは必要とされる電力削減に十分に対処できない。
【０００４】
【課題を解決するための手段】
したがって、本発明は、ＣＡＭの記憶素子の動作電力から実質上独立した入力電圧で検索信号を提供することにより、ＣＡＭでこれまでに得られたよりも大きな電力削減を提供する。したがって、検索線電源電圧はデータがＣＡＭの記憶素子内に格納される際の電源電圧より低い電圧であることが好ましい。検索線電源電圧を下げると、電力が節減される傾向がある。同時に、ＣＡＭ記憶素子に対して比較的高い電力を維持すると、良好な信号マージン、データ記憶および低いソフト・エラー率が保持される傾向がある。
【０００５】
検索入力電圧ＨＩＧＨは、ＣＡＭセルの検索入力デバイスの閾値電圧より上約０．２Ｖ以内になるように選択することが好ましい。検索入力デバイスは、ＣＡＭセル内で使用されている他のデバイスの閾値電圧に比べて低い閾値電圧をもつことが好ましい。このようにして、検索線電力消費量のさらなる削減が可能になる。
【０００６】
本発明の一態様においては、集積回路内の連想メモリ（ＣＡＭ）を動作させるための方法が提供される。この方法は、ＣＡＭセル内の記憶素子の動作電圧から実質上独立した検索入力電圧ＨＩＧＨでＣＡＭセルに検索信号を入力することを含む。検索信号と記憶素子に格納されたデータの間の一致条件が検出されたとき、一致信号が出力される。
【０００７】
本発明の他の態様においては、連想メモリ（ＣＡＭ）を含む集積回路が提供される。このＣＡＭは、連想メモリ（ＣＡＭ）セルを含み、各セルがＣＡＭの動作電圧で動作する１個または複数個の記憶素子を有し、ＣＡＭセルは動作電圧から実質上独立に選択された検索入力電圧を受け取るようになされた検索入力デバイスを含む。
【０００８】
【発明の実施の形態】
以下では、本発明を２値ＣＡＭではなく３値ＣＡＭに関して記載する。図１、図２、図３および図４に、３値連想メモリ（ＣＡＭ）のＣＡＭセルを示す。図１はダイナミック型記憶素子１２を使用する３値ＣＡＭのＤＲＡＭ実装を示す。図２、図３、図４は、データがクロス結合ＣＭＯＳインバータ対に格納されるスタティック型記憶素子１１２をもつ３値ＣＡＭを示す。３値ＣＡＭは以下の特徴をもつ。ＣＡＭセル当り２個の記憶素子がある。正常の動作では、２個の記憶素子は相補データを格納する。しかし、ＣＡＭセルは「０」、「０」格納ビット組合せでマスクできる。３値ＣＡＭは以下のように動作する。
【０００９】
【表１】
【００１０】
それとは対照的に、スタティック２値ＣＡＭは真ビット線と補ビット線によってアクセスされる相補状態をもつ単一のスタティック記憶素子で実装できる。この相違は本記載の目的にとって本質的でなく、本発明はここに記載する３値ＣＡＭで実装できるのと同様に２値ＣＡＭでも実装できる。当分野の技術者なら本発明を２値ＣＡＭで実装するのに必要な自明の相違点を知りかつ理解されよう。
【００１１】
図１に示すように、ダイナミック型３値ＣＡＭセル１０は、ダイナミック記憶素子１２（プレートが固定電位（アース）に結合されたキャパシタ）の対を含む。記憶素子１２は上記の表１に記載したように、データを表す電圧を格納する。これらの電圧は、真ビット線（ＢＬＴ）および補ビット線（ＢＬＣ）を介して動作電圧（ＨＩＧＨ）または接地電圧（ＬＯＷ）のいずれかを印加することにより、記憶素子１２に格納される。この例では、これは２サイクルで、ワード線ＷＬ１が活動状態となってＢＬＣを介してビットを格納するときと、ＷＬ２が活動状態となってＢＬＴを介してビットを格納するときに行われる。
【００１２】
データがＣＡＭセルに格納されると、その後、ＣＡＭセルに入力された検索データがそこに格納されているデータと一致するかどうか判定するために、検索を行うことができる。それぞれドライバ３２および３４を使用してＣＡＭセルに相補検索信号対ＳＥＡＲＣＨ＿ＴＲＵＥ（真検索）１４とＳＥＡＲＣＨ＿ＣＯＭＰ（補検索）１６を入力することにより検索が行われる。次にそこに結合された一致線１８の上に生じた効果が観察される。一致線１８は検索の直前に初期化（たとえば、プリチャージ）されている。検索信号１４、１６が記憶素子１２に格納されたデータに一致する場合、デバイス２０、２２のうち対応する方がオンになり、これは一致線１８の電圧を引下げる（あるいは、放電する）傾向がある。このようにして、個々のＣＡＭセルは検索信号入力に応答して一致条件を示す。ＣＡＭセルがマスクされている、すなわち両方の記憶素子１２に低電圧が格納されている場合は、検索中にどちらのデバイス２４、２６もオンにならず、したがって一致線１８上にいかなる効果も生じない。既存のＣＡＭでは、次の検索のための初期化には、両方の検索信号１４および１６の電圧を接地電圧まで下げる必要がある。ＣＡＭの大きな電力消費は、ＳＥＡＲＣＨ＿ＴＲＵＥ１４またはＳＥＡＲＣＨ＿ＣＯＭＰ１６信号のいずれかに与えられる検索入力電圧ＨＩＧＨと、同じ信号が各検索の間に初期化されるＬＯＷ電圧との間の一定の信号スイングから生じる。
【００１３】
図２、図３および図４はそれぞれスタティックＲＡＭ型３値ＣＡＭを表す。その内部のスタティック記憶素子を参照番号１１２で示す。これらの図面の実施形態は、スタティック記憶素子１１２がその中で使用され、別のレイアウトが使用されている点以外は図１と同様である。すなわち、図２において、１対のビット線と２本のワード線ＷＬ１、ＷＬ２が、ＣＡＭセル２０にアクセスするために使用される。
【００１４】
図３は図２と同じ構成であるが、加えて、ビット線ＢＬＴ＿ＳおよびＢＬＣ＿ＳＣがデータを格納しＣＡＭセル３０から取り出すためのビット線として動作し、かつ検索のための真検索線（ＢＬＴ＿Ｓ）および補検索線（ＢＬＣ＿ＳＣ）として動作する。検索線ドライバ３２および３５がこの場合もＢＬＴ＿ＳとＢＬＣ＿ＳＣに結合されているが、もう１対のドライバ４２、４４はビット線として使用されるときこれらの線上の信号をドライブする。これらの信号は記憶素子１１２の特定の動作要件によって制約されるからである。
【００１５】
図４は、１本のワード線ＷＬが使用されるが、別々の２対のビット線Ｂ／ＬとＢ／Ｌ２が必要とされる、さらに他の構成を示す。
【００１６】
本発明者らは、検索信号１４、１６が、記憶素子１２または１１２に供給される動作電圧から実質上独立している検索入力電圧によって電力供給される場合にＣＡＭへの大きな電力が節減されることを認識している。記憶素子１２または１１２に供給される動作電圧が、スタティック要素１１２内のデバイスの特性、デバイス２４および２６が誤ってオンになるのを避ける必要性、信号マージンを保持する必要性、特に記憶素子１２内のキャパシタの漏れ電流がオフであるにもかかわらずデータを保持する必要性を含めて、多くの要因によって制約されることを理解されたい。しかし、これらの制約は検索入力デバイス２０、２２には存在しない。本発明者らは、ＨＩＧＨ入力信号が検索入力デバイス２０、２２に与えられる検索入力電圧ＨＩＧＨ５０が、データを図１の記憶素子１２内または図２〜図４のいずれかの記憶素子１１２内に格納するために使用される動作電圧から実質上独立した低いレベルに設定できることを認識した。本発明者らは、検索入力電圧ＨＩＧＨ５０と検索入力電圧ＬＯＷ５２の間の全信号スイングが所望のレベルに抑制される場合に、追加の電力削減が達成できることを認識した。
【００１７】
したがって、検索入力電圧ＨＩＧＨ５０をＮＦＥＴの検索入力デバイス２０、２２の閾値電圧より上約０．２Ｖ以内の望ましいレベルに設定することが好ましい。このようなレベルは、デバイス２０、２２を完全にターンオンするのに十分である。検索入力デバイス２０、２２がＣＡＭの他のデバイス、たとえばデバイス２４、２６、２８または３０よりも低い閾値電圧をもつ場合、検索入力電圧ＨＩＧＨ５０をさらに下げることができる。たとえば、検索入力デバイス２０、２２の閾値電圧が０．５Ｖに設定されている場合、０．７Ｖの検索入力ＨＩＧＨ５０がこれらのデバイスを動作させるのに十分である。
【００１８】
一致線１８への検索入力デバイス２０、２２の特定の相互接続に注意すべきである。これらのデバイスを別のいくつかの構成におけるように大地ではなく一致線１８に接続したときにより優れた結果が得られる。
【００１９】
さらに、検索線電力消費の主要要因は初期化に使用されるＨＩＧＨレベル５０とＬＯＷレベル５２の間のその信号スイングであるため、特に検索線の信号スイングを最小限に抑えることに焦点を置くことが望ましい。したがって、検索線ＬＯＷレベル５２が接地電圧に維持されている場合、デバイス２０、２２の閾値電圧は、デバイス２０、２２を完全に空乏化するのに十分であるが、それでも測定可能な定常漏れ電流を生じる２００〜３００ｍＶの最低レベルに設定することもできる。最も重要な制約は、検索入力電圧が正しい一致検出を保証するのに十分なＬＯＷにドライブされるときである。そのような場合、検索線ＨＩＧＨ電圧５０を、たとえば閾値より上約２００〜３００ｍＶ以内でデバイスを確実にオンにするレベルにまでさらに下げることができる。検索線ＬＯＷ５２に対して特別な電源電圧を必要とせずに信号スイングを最小限に抑えるこのような構成は、いくつかの応用例ではもっとも望ましい。
【００２０】
他の例では、検索入力ＬＯＷ電圧レベル５２が接地電圧ではなく、検索入力デバイス２０、２２の閾値電圧に近い接地電圧より高い電圧である場合に、他の望ましい結果を得ることができる。理解できるように、このような場合には、検索入力ＬＯＷレベル５２を駆動するために第２の電源またはネットが必要となることもある。しかし、これが望ましいかもしれない。このような場合、望ましい電力節減を得るために、デバイス２０、２２の閾値電圧を特に変更する必要がないからである。この場合も、正しい一致検出を達成するために、検索入力ＬＯＷレベル５２は、検索入力デバイス２０、２２をオフにするのに十分でなければならない。たとえば、０．５Ｖの閾値電圧をもつ検索入力デバイスで検索入力電圧ＨＩＧＨ５０が０．７Ｖに設定されている場合、電力を節減するため、検索入力電圧ＬＯＷ５２を接地電圧よりかかる電圧だけ高い値に設定することができる。
【００２１】
他の例では、閾値電圧が０Ｖの検索入力デバイス２０、２２を使用することができる。このような場合、検索入力電圧ＨＩＧＨ５０は０．２Ｖなどのレベルに設定することができ、検索入力電圧ＬＯＷ５２は、正しい一致検索を達成するため、デバイス２０、２２の閾値電圧より十分低い負電圧に設定する。
【００２２】
検索入力電圧の信号スイングが本発明に従って抑制されるとき、大きな電力が節減される。たとえば、ＨＩＧＨ電圧とＬＯＷ電圧の間の信号スイングが１．２Ｖから０．７Ｖに低減した場合、信号スイングに関係する検索線電力消費量は電圧削減の二乗、すなわちＰ⊂Ｖ2だけ減る。この例では、電力は約３Ｗから約１Ｗに減り、約２／３の相対電力削減である。信号スイングがさらに０．４Ｖまで低下する場合、約０．３３Ｗしか消費されず、元の消費電力の僅か１／９となる。
【００２３】
本発明をいくつかの好ましい実施形態について説明してきたが、首記の特許請求の範囲に記載した本発明の範囲および精神から逸脱することなく多くの変更および改善が行えることが当技術分野の技術者には理解されよう。
【００２４】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００２５】
（１）集積回路内の連想メモリ（ＣＡＭ）を動作させる方法であって、
ＣＡＭセル内の記憶素子の動作電圧から実質上独立した検索入力電圧ＨＩＧＨで、ＣＡＭセルに検索信号を入力するステップと、
前記検索信号と前記記憶素子に格納されたデータの間の一致条件を検出したとき、一致信号を出力するステップと
を含む方法。
（２）前記検索入力電圧ＨＩＧＨが、前記ＣＡＭセルの検索入力デバイスの閾値電圧より上０．２Ｖ以内の値である、上記（１）に記載の方法。
（３）前記検索信号が前記ＣＡＭセルの検索入力デバイスで受け取られ、前記検索入力デバイスが、前記ＣＡＭセル内に含まれる他のデバイスの閾値電圧より低い閾値電圧をもつ、上記（２）に記載の方法。
（４）前記低い閾値電圧が接地電圧から０．５Ｖ以内となるように選択される、上記（３）に記載の方法。
（５）非接地電圧レベルに設定された検索電圧ＬＯＷで前記ＣＡＭセルの検索信号を入力するステップをさらに含む、上記（１）に記載の方法。
（６）連想メモリ（ＣＡＭ）を含む集積回路であって、前記ＣＡＭが、
それぞれ前記ＣＡＭの動作電圧で動作する１個または複数個の記憶素子をもつＣＡＭセルを備え、
前記ＣＡＭセルが、前記動作電圧から実質上独立に選択された検索入力電圧ＨＩＧＨを受け取るようになされた検索入力デバイスを含んでいる集積回路。
（７）検索線と、補検索線と、前記検索線および前記補検索線に結合されたドライバ対とをさらに備え、前記ドライバが前記検索線を前記動作電圧から実質上独立しているＨＩＧＨ電圧に駆動する、上記（６）に記載の集積回路。
（８）前記検索入力デバイスが低い閾値電圧をもち、前記低い閾値電圧が、前記メモリ・セル内に含まれる他のデバイスの閾値電圧より接地電圧に近い、上記（７）に記載の集積回路。
（９）前記検索入力デバイスがＮＦＥＴであり、前記低い閾値電圧が前記メモリ・セル内に含まれる他のＮＦＥＴデバイスの閾値電圧より低い正電圧である、上記（８）に記載の集積回路。
（１０）前記閾値電圧が接地電圧から０．５Ｖ以内となるように選択されている、上記（７）に記載の集積回路。
（１１）前記ドライバが前記検索線を非大地ＬＯＷ電圧にドライブするようになされている、上記（１０）に記載の集積回路。
【図面の簡単な説明】
【図１】ダイナミック型メモリ・セルを利用した本発明の好ましい実施形態を示す回路図である。
【図２】第１スタティック型メモリ・セルを利用する本発明の好ましい実施形態を示す回路図である。
【図３】第２スタティック型メモリ・セルを利用する本発明の好ましい実施形態を示す回路図である。
【図４】第３スタティック型メモリ・セルを利用する本発明の好ましい実施形態を示す回路図である。
【発明の属する技術分野】
本発明は集積回路メモリに関し、より詳細には連想集積回路メモリに関する。
【０００２】
【従来の技術】
連想メモリ（ＣＡＭ）セルのすべての回路に電力を供給するために、すなわちＣＡＭ記憶素子にも、ＣＡＭセル内における一致データの存在を検索し、指示するためのＣＡＭ回路にも電力を供給するために、一般には単一の電源電圧が使用されてきた。ＣＡＭは検索操作に多くの電力を消費する。検索が通常は大きなメモリ・スペース上で行われ、かつ検索データ入力信号と一致線信号がしばしば異なる電圧間で駆動されるからである。
【０００３】
【発明が解決しようとする課題】
たえずより高いコンピューティング速度と集積密度が必要とされ、またより小型の、たとえばハンドヘルドのコンピューティング機器でより大きな機能を提供することも久しく以前から必要とされてきたことから、電力消費量の削減が必要になっている。米国特許第６１０１１１５号は、一致線をプリチャージするための電圧を低くした独立の電源を提供することによって電力消費量を削減するシステムを記載している。しかし、一致線プリチャージ電源電圧を削減するだけでは必要とされる電力削減に十分に対処できない。
【０００４】
【課題を解決するための手段】
したがって、本発明は、ＣＡＭの記憶素子の動作電力から実質上独立した入力電圧で検索信号を提供することにより、ＣＡＭでこれまでに得られたよりも大きな電力削減を提供する。したがって、検索線電源電圧はデータがＣＡＭの記憶素子内に格納される際の電源電圧より低い電圧であることが好ましい。検索線電源電圧を下げると、電力が節減される傾向がある。同時に、ＣＡＭ記憶素子に対して比較的高い電力を維持すると、良好な信号マージン、データ記憶および低いソフト・エラー率が保持される傾向がある。
【０００５】
検索入力電圧ＨＩＧＨは、ＣＡＭセルの検索入力デバイスの閾値電圧より上約０．２Ｖ以内になるように選択することが好ましい。検索入力デバイスは、ＣＡＭセル内で使用されている他のデバイスの閾値電圧に比べて低い閾値電圧をもつことが好ましい。このようにして、検索線電力消費量のさらなる削減が可能になる。
【０００６】
本発明の一態様においては、集積回路内の連想メモリ（ＣＡＭ）を動作させるための方法が提供される。この方法は、ＣＡＭセル内の記憶素子の動作電圧から実質上独立した検索入力電圧ＨＩＧＨでＣＡＭセルに検索信号を入力することを含む。検索信号と記憶素子に格納されたデータの間の一致条件が検出されたとき、一致信号が出力される。
【０００７】
本発明の他の態様においては、連想メモリ（ＣＡＭ）を含む集積回路が提供される。このＣＡＭは、連想メモリ（ＣＡＭ）セルを含み、各セルがＣＡＭの動作電圧で動作する１個または複数個の記憶素子を有し、ＣＡＭセルは動作電圧から実質上独立に選択された検索入力電圧を受け取るようになされた検索入力デバイスを含む。
【０００８】
【発明の実施の形態】
以下では、本発明を２値ＣＡＭではなく３値ＣＡＭに関して記載する。図１、図２、図３および図４に、３値連想メモリ（ＣＡＭ）のＣＡＭセルを示す。図１はダイナミック型記憶素子１２を使用する３値ＣＡＭのＤＲＡＭ実装を示す。図２、図３、図４は、データがクロス結合ＣＭＯＳインバータ対に格納されるスタティック型記憶素子１１２をもつ３値ＣＡＭを示す。３値ＣＡＭは以下の特徴をもつ。ＣＡＭセル当り２個の記憶素子がある。正常の動作では、２個の記憶素子は相補データを格納する。しかし、ＣＡＭセルは「０」、「０」格納ビット組合せでマスクできる。３値ＣＡＭは以下のように動作する。
【０００９】
【表１】
それとは対照的に、スタティック２値ＣＡＭは真ビット線と補ビット線によってアクセスされる相補状態をもつ単一のスタティック記憶素子で実装できる。この相違は本記載の目的にとって本質的でなく、本発明はここに記載する３値ＣＡＭで実装できるのと同様に２値ＣＡＭでも実装できる。当分野の技術者なら本発明を２値ＣＡＭで実装するのに必要な自明の相違点を知りかつ理解されよう。
【００１１】
図１に示すように、ダイナミック型３値ＣＡＭセル１０は、ダイナミック記憶素子１２（プレートが固定電位（アース）に結合されたキャパシタ）の対を含む。記憶素子１２は上記の表１に記載したように、データを表す電圧を格納する。これらの電圧は、真ビット線（ＢＬＴ）および補ビット線（ＢＬＣ）を介して動作電圧（ＨＩＧＨ）または接地電圧（ＬＯＷ）のいずれかを印加することにより、記憶素子１２に格納される。この例では、これは２サイクルで、ワード線ＷＬ１が活動状態となってＢＬＣを介してビットを格納するときと、ＷＬ２が活動状態となってＢＬＴを介してビットを格納するときに行われる。
【００１２】
データがＣＡＭセルに格納されると、その後、ＣＡＭセルに入力された検索データがそこに格納されているデータと一致するかどうか判定するために、検索を行うことができる。それぞれドライバ３２および３４を使用してＣＡＭセルに相補検索信号対ＳＥＡＲＣＨ＿ＴＲＵＥ（真検索）１４とＳＥＡＲＣＨ＿ＣＯＭＰ（補検索）１６を入力することにより検索が行われる。次にそこに結合された一致線１８の上に生じた効果が観察される。一致線１８は検索の直前に初期化（たとえば、プリチャージ）されている。検索信号１４、１６が記憶素子１２に格納されたデータに一致する場合、デバイス２０、２２のうち対応する方がオンになり、これは一致線１８の電圧を引下げる（あるいは、放電する）傾向がある。このようにして、個々のＣＡＭセルは検索信号入力に応答して一致条件を示す。ＣＡＭセルがマスクされている、すなわち両方の記憶素子１２に低電圧が格納されている場合は、検索中にどちらのデバイス２４、２６もオンにならず、したがって一致線１８上にいかなる効果も生じない。既存のＣＡＭでは、次の検索のための初期化には、両方の検索信号１４および１６の電圧を接地電圧まで下げる必要がある。ＣＡＭの大きな電力消費は、ＳＥＡＲＣＨ＿ＴＲＵＥ１４またはＳＥＡＲＣＨ＿ＣＯＭＰ１６信号のいずれかに与えられる検索入力電圧ＨＩＧＨと、同じ信号が各検索の間に初期化されるＬＯＷ電圧との間の一定の信号スイングから生じる。
【００１３】
図２、図３および図４はそれぞれスタティックＲＡＭ型３値ＣＡＭを表す。その内部のスタティック記憶素子を参照番号１１２で示す。これらの図面の実施形態は、スタティック記憶素子１１２がその中で使用され、別のレイアウトが使用されている点以外は図１と同様である。すなわち、図２において、１対のビット線と２本のワード線ＷＬ１、ＷＬ２が、ＣＡＭセル２０にアクセスするために使用される。
【００１４】
図３は図２と同じ構成であるが、加えて、ビット線ＢＬＴ＿ＳおよびＢＬＣ＿ＳＣがデータを格納しＣＡＭセル３０から取り出すためのビット線として動作し、かつ検索のための真検索線（ＢＬＴ＿Ｓ）および補検索線（ＢＬＣ＿ＳＣ）として動作する。検索線ドライバ３２および３５がこの場合もＢＬＴ＿ＳとＢＬＣ＿ＳＣに結合されているが、もう１対のドライバ４２、４４はビット線として使用されるときこれらの線上の信号をドライブする。これらの信号は記憶素子１１２の特定の動作要件によって制約されるからである。
【００１５】
図４は、１本のワード線ＷＬが使用されるが、別々の２対のビット線Ｂ／ＬとＢ／Ｌ２が必要とされる、さらに他の構成を示す。
【００１６】
本発明者らは、検索信号１４、１６が、記憶素子１２または１１２に供給される動作電圧から実質上独立している検索入力電圧によって電力供給される場合にＣＡＭへの大きな電力が節減されることを認識している。記憶素子１２または１１２に供給される動作電圧が、スタティック要素１１２内のデバイスの特性、デバイス２４および２６が誤ってオンになるのを避ける必要性、信号マージンを保持する必要性、特に記憶素子１２内のキャパシタの漏れ電流がオフであるにもかかわらずデータを保持する必要性を含めて、多くの要因によって制約されることを理解されたい。しかし、これらの制約は検索入力デバイス２０、２２には存在しない。本発明者らは、ＨＩＧＨ入力信号が検索入力デバイス２０、２２に与えられる検索入力電圧ＨＩＧＨ５０が、データを図１の記憶素子１２内または図２〜図４のいずれかの記憶素子１１２内に格納するために使用される動作電圧から実質上独立した低いレベルに設定できることを認識した。本発明者らは、検索入力電圧ＨＩＧＨ５０と検索入力電圧ＬＯＷ５２の間の全信号スイングが所望のレベルに抑制される場合に、追加の電力削減が達成できることを認識した。
【００１７】
したがって、検索入力電圧ＨＩＧＨ５０をＮＦＥＴの検索入力デバイス２０、２２の閾値電圧より上約０．２Ｖ以内の望ましいレベルに設定することが好ましい。このようなレベルは、デバイス２０、２２を完全にターンオンするのに十分である。検索入力デバイス２０、２２がＣＡＭの他のデバイス、たとえばデバイス２４、２６、２８または３０よりも低い閾値電圧をもつ場合、検索入力電圧ＨＩＧＨ５０をさらに下げることができる。たとえば、検索入力デバイス２０、２２の閾値電圧が０．５Ｖに設定されている場合、０．７Ｖの検索入力ＨＩＧＨ５０がこれらのデバイスを動作させるのに十分である。
【００１８】
一致線１８への検索入力デバイス２０、２２の特定の相互接続に注意すべきである。これらのデバイスを別のいくつかの構成におけるように大地ではなく一致線１８に接続したときにより優れた結果が得られる。
【００１９】
さらに、検索線電力消費の主要要因は初期化に使用されるＨＩＧＨレベル５０とＬＯＷレベル５２の間のその信号スイングであるため、特に検索線の信号スイングを最小限に抑えることに焦点を置くことが望ましい。したがって、検索線ＬＯＷレベル５２が接地電圧に維持されている場合、デバイス２０、２２の閾値電圧は、デバイス２０、２２を完全に空乏化するのに十分であるが、それでも測定可能な定常漏れ電流を生じる２００〜３００ｍＶの最低レベルに設定することもできる。最も重要な制約は、検索入力電圧が正しい一致検出を保証するのに十分なＬＯＷにドライブされるときである。そのような場合、検索線ＨＩＧＨ電圧５０を、たとえば閾値より上約２００〜３００ｍＶ以内でデバイスを確実にオンにするレベルにまでさらに下げることができる。検索線ＬＯＷ５２に対して特別な電源電圧を必要とせずに信号スイングを最小限に抑えるこのような構成は、いくつかの応用例ではもっとも望ましい。
【００２０】
他の例では、検索入力ＬＯＷ電圧レベル５２が接地電圧ではなく、検索入力デバイス２０、２２の閾値電圧に近い接地電圧より高い電圧である場合に、他の望ましい結果を得ることができる。理解できるように、このような場合には、検索入力ＬＯＷレベル５２を駆動するために第２の電源またはネットが必要となることもある。しかし、これが望ましいかもしれない。このような場合、望ましい電力節減を得るために、デバイス２０、２２の閾値電圧を特に変更する必要がないからである。この場合も、正しい一致検出を達成するために、検索入力ＬＯＷレベル５２は、検索入力デバイス２０、２２をオフにするのに十分でなければならない。たとえば、０．５Ｖの閾値電圧をもつ検索入力デバイスで検索入力電圧ＨＩＧＨ５０が０．７Ｖに設定されている場合、電力を節減するため、検索入力電圧ＬＯＷ５２を接地電圧よりかかる電圧だけ高い値に設定することができる。
【００２１】
他の例では、閾値電圧が０Ｖの検索入力デバイス２０、２２を使用することができる。このような場合、検索入力電圧ＨＩＧＨ５０は０．２Ｖなどのレベルに設定することができ、検索入力電圧ＬＯＷ５２は、正しい一致検索を達成するため、デバイス２０、２２の閾値電圧より十分低い負電圧に設定する。
【００２２】
検索入力電圧の信号スイングが本発明に従って抑制されるとき、大きな電力が節減される。たとえば、ＨＩＧＨ電圧とＬＯＷ電圧の間の信号スイングが１．２Ｖから０．７Ｖに低減した場合、信号スイングに関係する検索線電力消費量は電圧削減の二乗、すなわちＰ⊂Ｖ2だけ減る。この例では、電力は約３Ｗから約１Ｗに減り、約２／３の相対電力削減である。信号スイングがさらに０．４Ｖまで低下する場合、約０．３３Ｗしか消費されず、元の消費電力の僅か１／９となる。
【００２３】
本発明をいくつかの好ましい実施形態について説明してきたが、首記の特許請求の範囲に記載した本発明の範囲および精神から逸脱することなく多くの変更および改善が行えることが当技術分野の技術者には理解されよう。
【００２４】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００２５】
（１）集積回路内の連想メモリ（ＣＡＭ）を動作させる方法であって、
ＣＡＭセル内の記憶素子の動作電圧から実質上独立した検索入力電圧ＨＩＧＨで、ＣＡＭセルに検索信号を入力するステップと、
前記検索信号と前記記憶素子に格納されたデータの間の一致条件を検出したとき、一致信号を出力するステップと
を含む方法。
（２）前記検索入力電圧ＨＩＧＨが、前記ＣＡＭセルの検索入力デバイスの閾値電圧より上０．２Ｖ以内の値である、上記（１）に記載の方法。
（３）前記検索信号が前記ＣＡＭセルの検索入力デバイスで受け取られ、前記検索入力デバイスが、前記ＣＡＭセル内に含まれる他のデバイスの閾値電圧より低い閾値電圧をもつ、上記（２）に記載の方法。
（４）前記低い閾値電圧が接地電圧から０．５Ｖ以内となるように選択される、上記（３）に記載の方法。
（５）非接地電圧レベルに設定された検索電圧ＬＯＷで前記ＣＡＭセルの検索信号を入力するステップをさらに含む、上記（１）に記載の方法。
（６）連想メモリ（ＣＡＭ）を含む集積回路であって、前記ＣＡＭが、
それぞれ前記ＣＡＭの動作電圧で動作する１個または複数個の記憶素子をもつＣＡＭセルを備え、
前記ＣＡＭセルが、前記動作電圧から実質上独立に選択された検索入力電圧ＨＩＧＨを受け取るようになされた検索入力デバイスを含んでいる集積回路。
（７）検索線と、補検索線と、前記検索線および前記補検索線に結合されたドライバ対とをさらに備え、前記ドライバが前記検索線を前記動作電圧から実質上独立しているＨＩＧＨ電圧に駆動する、上記（６）に記載の集積回路。
（８）前記検索入力デバイスが低い閾値電圧をもち、前記低い閾値電圧が、前記メモリ・セル内に含まれる他のデバイスの閾値電圧より接地電圧に近い、上記（７）に記載の集積回路。
（９）前記検索入力デバイスがＮＦＥＴであり、前記低い閾値電圧が前記メモリ・セル内に含まれる他のＮＦＥＴデバイスの閾値電圧より低い正電圧である、上記（８）に記載の集積回路。
（１０）前記閾値電圧が接地電圧から０．５Ｖ以内となるように選択されている、上記（７）に記載の集積回路。
（１１）前記ドライバが前記検索線を非大地ＬＯＷ電圧にドライブするようになされている、上記（１０）に記載の集積回路。
【図面の簡単な説明】
【図１】ダイナミック型メモリ・セルを利用した本発明の好ましい実施形態を示す回路図である。
【図２】第１スタティック型メモリ・セルを利用する本発明の好ましい実施形態を示す回路図である。
【図３】第２スタティック型メモリ・セルを利用する本発明の好ましい実施形態を示す回路図である。
【図４】第３スタティック型メモリ・セルを利用する本発明の好ましい実施形態を示す回路図である。
Claims (9)
- 集積回路内の連想メモリ（ＣＡＭ）を動作させる方法であって、
ＣＡＭセル内の記憶素子の動作電圧から実質上独立した検索入力電圧ＨＩＧＨで、ＣＡＭセルの検索入力デバイスに検索信号を入力するステップと、
前記検索入力デバイスの閾値電圧に近い非接地電圧レベルに設定された検索入力電圧ＬＯＷで前記ＣＡＭセルの検索入力デバイスに検索信号を入力するステップと、
前記検索信号と前記記憶素子に格納されたデータの間の一致条件を検出したとき、一致信号を出力するステップと
を含む方法。 - 前記検索入力電圧ＨＩＧＨが、前記ＣＡＭセルの検索入力デバイスの閾値電圧より上０．２Ｖ以内の値である、請求項１に記載の方法。
- 前記検索入力デバイスが、前記ＣＡＭセル内に含まれる他のデバイスの閾値電圧より低い閾値電圧をもつ、請求項２に記載の方法。
- 前記低い閾値電圧が接地電圧から０．５Ｖ以内となるように選択される、請求項３に記載の方法。
- 連想メモリ（ＣＡＭ）を含む集積回路であって、前記ＣＡＭが、
それぞれ前記ＣＡＭの動作電圧で動作する１個または複数個の記憶素子をもつＣＡＭセルを備え、
前記ＣＡＭセルが、前記動作電圧から実質上独立に選択された検索入力電圧ＨＩＧＨおよび非接地電圧レベルに設定された検索入力電圧ＬＯＷを受け取るようになされた検索入力デバイスを含み、前記非接地電圧レベルが前記探索入力デバイスの閾値電圧に近い集積回路。 - 検索線と、補検索線と、前記検索線および前記補検索線に結合されたドライバ対とをさらに備え、前記ドライバが前記検索線を前記動作電圧から実質上独立しているＨＩＧＨ電圧および前記非接地電圧レベルにドライブする、請求項５に記載の集積回路。
- 前記検索入力デバイスが低い閾値電圧をもち、前記低い閾値電圧が、前記メモリ・セル内に含まれる他のデバイスの閾値電圧より接地電圧に近い、請求項６に記載の集積回路。
- 前記検索入力デバイスがＮＦＥＴであり、前記低い閾値電圧が前記メモリ・セル内に含まれる他のＮＦＥＴデバイスの閾値電圧より低い正電圧である、請求項７に記載の集積回路。
- 前記閾値電圧が接地電圧から０．５Ｖ以内となるように選択されている、請求項６に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/016025 | 2001-12-12 | ||
| US10/016,025 US6442055B1 (en) | 2001-12-12 | 2001-12-12 | System and method for conserving power in a content addressable memory by providing an independent search line voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003208792A JP2003208792A (ja) | 2003-07-25 |
| JP3870154B2 true JP3870154B2 (ja) | 2007-01-17 |
Family
ID=21774967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002357731A Expired - Fee Related JP3870154B2 (ja) | 2001-12-12 | 2002-12-10 | 独立した検索線電圧を提供することによって連想メモリにおける電力を節約するためのシステムおよび方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6442055B1 (ja) |
| JP (1) | JP3870154B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891400B2 (en) * | 2003-04-30 | 2005-05-10 | Intel Corporation | Dual rail time borrowing multiplexer |
| JP2006059479A (ja) * | 2004-08-23 | 2006-03-02 | Renesas Technology Corp | 連想記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101115A (en) | 1998-08-07 | 2000-08-08 | Cisco Technology, Inc. | CAM match line precharge |
| CA2266062C (en) * | 1999-03-31 | 2004-03-30 | Peter Gillingham | Dynamic content addressable memory cell |
-
2001
- 2001-12-12 US US10/016,025 patent/US6442055B1/en not_active Expired - Lifetime
-
2002
- 2002-12-10 JP JP2002357731A patent/JP3870154B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6442055B1 (en) | 2002-08-27 |
| JP2003208792A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259986B2 (en) | Circuits and methods for providing low voltage, high performance register files | |
| US7203124B2 (en) | System and method for negative word line driver circuit | |
| US5848015A (en) | Bitline precharge halt access mode for low power operation of a memory device | |
| US20010000450A1 (en) | Semiconductor memory device with reduced power consumption and stable operation in data holding state | |
| KR19980080153A (ko) | 고속 기입 회복을 하는 메모리 장치 및 고속 기입회복 방법 | |
| US7969759B1 (en) | Method and apparatus for improving SRAM write operations | |
| WO2008144227A1 (en) | Junction field effect dynamic random access memory cell and content addressable memory cell | |
| US20060256630A1 (en) | Apparatus and method to reduce undesirable effects caused by a fault in a memory device | |
| KR100491578B1 (ko) | Srammos트랜지스터메모리셀의구동방법 | |
| US7327598B2 (en) | High performance, low leakage SRAM device and a method of placing a portion of memory cells of an SRAM device in an active mode | |
| US11430507B2 (en) | Memory device with enhanced access capability and associated method | |
| US6947342B2 (en) | Semiconductor storage device and information apparatus using the same | |
| JP3870154B2 (ja) | 独立した検索線電圧を提供することによって連想メモリにおける電力を節約するためのシステムおよび方法 | |
| US6201758B1 (en) | Semiconductor memory device permitting time required for writing data to be reduced | |
| US20060023487A1 (en) | Method of operating dynamic random access memory | |
| KR100357425B1 (ko) | 반도체기억장치 | |
| US11264081B1 (en) | Memory circuit, electronic device having the memory circuit, and method of operating memory circuit | |
| US7848130B1 (en) | Method and apparatus for improving SRAM write operations | |
| US6934213B2 (en) | Method and apparatus for reducing write power consumption in random access memories | |
| EP1460640A2 (en) | A content addressable memory (CAM) architecture providing improved speed | |
| US6643200B2 (en) | Sense amplifier having integrated y multiplexor and method therefor | |
| JP3256868B2 (ja) | スタティック形半導体メモリ | |
| US6094393A (en) | Stacked sense-amp cache memory system and method | |
| US6751112B2 (en) | Dense content addressable memory cell | |
| US6542399B2 (en) | Apparatus and method for pumping memory cells in a memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050530 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |