JP2003208792A - 独立した検索線電圧を提供することによって連想メモリにおける電力を節約するためのシステムおよび方法 - Google Patents
独立した検索線電圧を提供することによって連想メモリにおける電力を節約するためのシステムおよび方法Info
- Publication number
- JP2003208792A JP2003208792A JP2002357731A JP2002357731A JP2003208792A JP 2003208792 A JP2003208792 A JP 2003208792A JP 2002357731 A JP2002357731 A JP 2002357731A JP 2002357731 A JP2002357731 A JP 2002357731A JP 2003208792 A JP2003208792 A JP 2003208792A
- Authority
- JP
- Japan
- Prior art keywords
- search
- voltage
- cam
- integrated circuit
- search input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【課題】 連想メモリ（ＣＡＭ）の動作電圧から実質上
独立した検索入力電圧における検索信号を使用して集積
回路内のＣＡＭを動作させるためのシステムおよび方法
を提供すること。 【解決手段】 ＣＡＭセル内の記憶素子の動作電圧から
実質上独立している検索入力電圧で検索信号をＣＡＭセ
ルに入力する方法が記載される。検索信号と記憶素子に
格納されたデータの間で一致条件を検出したとき、一致
信号が出力される。検索入力電圧は、ＣＡＭセルの検索
入力デバイスの閾値電圧より上約０．２Ｖ以内とするこ
とができる。検索入力デバイスは、ＣＡＭセル内に含ま
れる他のデバイスより低い閾値電圧をもつように選択す
ることができる。
独立した検索入力電圧における検索信号を使用して集積
回路内のＣＡＭを動作させるためのシステムおよび方法
を提供すること。 【解決手段】 ＣＡＭセル内の記憶素子の動作電圧から
実質上独立している検索入力電圧で検索信号をＣＡＭセ
ルに入力する方法が記載される。検索信号と記憶素子に
格納されたデータの間で一致条件を検出したとき、一致
信号が出力される。検索入力電圧は、ＣＡＭセルの検索
入力デバイスの閾値電圧より上約０．２Ｖ以内とするこ
とができる。検索入力デバイスは、ＣＡＭセル内に含ま
れる他のデバイスより低い閾値電圧をもつように選択す
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路メモリに関
し、より詳細には連想集積回路メモリに関する。
し、より詳細には連想集積回路メモリに関する。
【０００２】
【従来の技術】連想メモリ（ＣＡＭ）セルのすべての回
路に電力を供給するために、すなわちＣＡＭ記憶素子に
も、ＣＡＭセル内における一致データの存在を検索し、
指示するためのＣＡＭ回路にも電力を供給するために、
一般には単一の電源電圧が使用されてきた。ＣＡＭは検
索操作に多くの電力を消費する。検索が通常は大きなメ
モリ・スペース上で行われ、かつ検索データ入力信号と
一致線信号がしばしば異なる電圧間で駆動されるからで
ある。
路に電力を供給するために、すなわちＣＡＭ記憶素子に
も、ＣＡＭセル内における一致データの存在を検索し、
指示するためのＣＡＭ回路にも電力を供給するために、
一般には単一の電源電圧が使用されてきた。ＣＡＭは検
索操作に多くの電力を消費する。検索が通常は大きなメ
モリ・スペース上で行われ、かつ検索データ入力信号と
一致線信号がしばしば異なる電圧間で駆動されるからで
ある。
【０００３】
【発明が解決しようとする課題】たえずより高いコンピ
ューティング速度と集積密度が必要とされ、またより小
型の、たとえばハンドヘルドのコンピューティング機器
でより大きな機能を提供することも久しく以前から必要
とされてきたことから、電力消費量の削減が必要になっ
ている。米国特許第６１０１１１５号は、一致線をプリ
チャージするための電圧を低くした独立の電源を提供す
ることによって電力消費量を削減するシステムを記載し
ている。しかし、一致線プリチャージ電源電圧を削減す
るだけでは必要とされる電力削減に十分に対処できな
い。
ューティング速度と集積密度が必要とされ、またより小
型の、たとえばハンドヘルドのコンピューティング機器
でより大きな機能を提供することも久しく以前から必要
とされてきたことから、電力消費量の削減が必要になっ
ている。米国特許第６１０１１１５号は、一致線をプリ
チャージするための電圧を低くした独立の電源を提供す
ることによって電力消費量を削減するシステムを記載し
ている。しかし、一致線プリチャージ電源電圧を削減す
るだけでは必要とされる電力削減に十分に対処できな
い。
【０００４】
【課題を解決するための手段】したがって、本発明は、
ＣＡＭの記憶素子の動作電力から実質上独立した入力電
圧で検索信号を提供することにより、ＣＡＭでこれまで
に得られたよりも大きな電力削減を提供する。したがっ
て、検索線電源電圧はデータがＣＡＭの記憶素子内に格
納される際の電源電圧より低い電圧であることが好まし
い。検索線電源電圧を下げると、電力が節減される傾向
がある。同時に、ＣＡＭ記憶素子に対して比較的高い電
力を維持すると、良好な信号マージン、データ記憶およ
び低いソフト・エラー率が保持される傾向がある。
ＣＡＭの記憶素子の動作電力から実質上独立した入力電
圧で検索信号を提供することにより、ＣＡＭでこれまで
に得られたよりも大きな電力削減を提供する。したがっ
て、検索線電源電圧はデータがＣＡＭの記憶素子内に格
納される際の電源電圧より低い電圧であることが好まし
い。検索線電源電圧を下げると、電力が節減される傾向
がある。同時に、ＣＡＭ記憶素子に対して比較的高い電
力を維持すると、良好な信号マージン、データ記憶およ
び低いソフト・エラー率が保持される傾向がある。
【０００５】検索入力電圧ＨＩＧＨは、ＣＡＭセルの検
索入力デバイスの閾値電圧より上約０．２Ｖ以内になる
ように選択することが好ましい。検索入力デバイスは、
ＣＡＭセル内で使用されている他のデバイスの閾値電圧
に比べて低い閾値電圧をもつことが好ましい。このよう
にして、検索線電力消費量のさらなる削減が可能にな
る。
索入力デバイスの閾値電圧より上約０．２Ｖ以内になる
ように選択することが好ましい。検索入力デバイスは、
ＣＡＭセル内で使用されている他のデバイスの閾値電圧
に比べて低い閾値電圧をもつことが好ましい。このよう
にして、検索線電力消費量のさらなる削減が可能にな
る。
【０００６】本発明の一態様においては、集積回路内の
連想メモリ（ＣＡＭ）を動作させるための方法が提供さ
れる。この方法は、ＣＡＭセル内の記憶素子の動作電圧
から実質上独立した検索入力電圧ＨＩＧＨでＣＡＭセル
に検索信号を入力することを含む。検索信号と記憶素子
に格納されたデータの間の一致条件が検出されたとき、
一致信号が出力される。
連想メモリ（ＣＡＭ）を動作させるための方法が提供さ
れる。この方法は、ＣＡＭセル内の記憶素子の動作電圧
から実質上独立した検索入力電圧ＨＩＧＨでＣＡＭセル
に検索信号を入力することを含む。検索信号と記憶素子
に格納されたデータの間の一致条件が検出されたとき、
一致信号が出力される。
【０００７】本発明の他の態様においては、連想メモリ
（ＣＡＭ）を含む集積回路が提供される。このＣＡＭ
は、連想メモリ（ＣＡＭ）セルを含み、各セルがＣＡＭ
の動作電圧で動作する１個または複数個の記憶素子を有
し、ＣＡＭセルは動作電圧から実質上独立に選択された
検索入力電圧を受け取るようになされた検索入力デバイ
スを含む。
（ＣＡＭ）を含む集積回路が提供される。このＣＡＭ
は、連想メモリ（ＣＡＭ）セルを含み、各セルがＣＡＭ
の動作電圧で動作する１個または複数個の記憶素子を有
し、ＣＡＭセルは動作電圧から実質上独立に選択された
検索入力電圧を受け取るようになされた検索入力デバイ
スを含む。
【０００８】
【発明の実施の形態】以下では、本発明を２値ＣＡＭで
はなく３値ＣＡＭに関して記載する。図１、図２、図３
および図４に、３値連想メモリ（ＣＡＭ）のＣＡＭセル
を示す。図１はダイナミック型記憶素子１２を使用する
３値ＣＡＭのＤＲＡＭ実装を示す。図２、図３、図４
は、データがクロス結合ＣＭＯＳインバータ対に格納さ
れるスタティック型記憶素子１１２をもつ３値ＣＡＭを
示す。３値ＣＡＭは以下の特徴をもつ。ＣＡＭセル当り
２個の記憶素子がある。正常の動作では、２個の記憶素
子は相補データを格納する。しかし、ＣＡＭセルは
「０」、「０」格納ビット組合せでマスクできる。３値
ＣＡＭは以下のように動作する。
はなく３値ＣＡＭに関して記載する。図１、図２、図３
および図４に、３値連想メモリ（ＣＡＭ）のＣＡＭセル
を示す。図１はダイナミック型記憶素子１２を使用する
３値ＣＡＭのＤＲＡＭ実装を示す。図２、図３、図４
は、データがクロス結合ＣＭＯＳインバータ対に格納さ
れるスタティック型記憶素子１１２をもつ３値ＣＡＭを
示す。３値ＣＡＭは以下の特徴をもつ。ＣＡＭセル当り
２個の記憶素子がある。正常の動作では、２個の記憶素
子は相補データを格納する。しかし、ＣＡＭセルは
「０」、「０」格納ビット組合せでマスクできる。３値
ＣＡＭは以下のように動作する。
【０００９】
【表１】
【００１０】それとは対照的に、スタティック２値ＣＡ
Ｍは真ビット線と補ビット線によってアクセスされる相
補状態をもつ単一のスタティック記憶素子で実装でき
る。この相違は本記載の目的にとって本質的でなく、本
発明はここに記載する３値ＣＡＭで実装できるのと同様
に２値ＣＡＭでも実装できる。当分野の技術者なら本発
明を２値ＣＡＭで実装するのに必要な自明の相違点を知
りかつ理解されよう。
Ｍは真ビット線と補ビット線によってアクセスされる相
補状態をもつ単一のスタティック記憶素子で実装でき
る。この相違は本記載の目的にとって本質的でなく、本
発明はここに記載する３値ＣＡＭで実装できるのと同様
に２値ＣＡＭでも実装できる。当分野の技術者なら本発
明を２値ＣＡＭで実装するのに必要な自明の相違点を知
りかつ理解されよう。
【００１１】図１に示すように、ダイナミック型３値Ｃ
ＡＭセル１０は、ダイナミック記憶素子１２（プレート
が固定電位（アース）に結合されたキャパシタ）の対を
含む。記憶素子１２は上記の表１に記載したように、デ
ータを表す電圧を格納する。これらの電圧は、真ビット
線（ＢＬＴ）および補ビット線（ＢＬＣ）を介して動作
電圧（ＨＩＧＨ）または接地電圧（ＬＯＷ）のいずれか
を印加することにより、記憶素子１２に格納される。こ
の例では、これは２サイクルで、ワード線ＷＬ１が活動
状態となってＢＬＣを介してビットを格納するときと、
ＷＬ２が活動状態となってＢＬＴを介してビットを格納
するときに行われる。
ＡＭセル１０は、ダイナミック記憶素子１２（プレート
が固定電位（アース）に結合されたキャパシタ）の対を
含む。記憶素子１２は上記の表１に記載したように、デ
ータを表す電圧を格納する。これらの電圧は、真ビット
線（ＢＬＴ）および補ビット線（ＢＬＣ）を介して動作
電圧（ＨＩＧＨ）または接地電圧（ＬＯＷ）のいずれか
を印加することにより、記憶素子１２に格納される。こ
の例では、これは２サイクルで、ワード線ＷＬ１が活動
状態となってＢＬＣを介してビットを格納するときと、
ＷＬ２が活動状態となってＢＬＴを介してビットを格納
するときに行われる。
【００１２】データがＣＡＭセルに格納されると、その
後、ＣＡＭセルに入力された検索データがそこに格納さ
れているデータと一致するかどうか判定するために、検
索を行うことができる。それぞれドライバ３２および３
４を使用してＣＡＭセルに相補検索信号対ＳＥＡＲＣＨ
＿ＴＲＵＥ（真検索）１４とＳＥＡＲＣＨ＿ＣＯＭＰ
（補検索）１６を入力することにより検索が行われる。
次にそこに結合された一致線１８の上に生じた効果が観
察される。一致線１８は検索の直前に初期化（たとえ
ば、プリチャージ）されている。検索信号１４、１６が
記憶素子１２に格納されたデータに一致する場合、デバ
イス２０、２２のうち対応する方がオンになり、これは
一致線１８の電圧を引下げる（あるいは、放電する）傾
向がある。このようにして、個々のＣＡＭセルは検索信
号入力に応答して一致条件を示す。ＣＡＭセルがマスク
されている、すなわち両方の記憶素子１２に低電圧が格
納されている場合は、検索中にどちらのデバイス２４、
２６もオンにならず、したがって一致線１８上にいかな
る効果も生じない。既存のＣＡＭでは、次の検索のため
の初期化には、両方の検索信号１４および１６の電圧を
接地電圧まで下げる必要がある。ＣＡＭの大きな電力消
費は、ＳＥＡＲＣＨ＿ＴＲＵＥ１４またはＳＥＡＲＣＨ
＿ＣＯＭＰ１６信号のいずれかに与えられる検索入力電
圧ＨＩＧＨと、同じ信号が各検索の間に初期化されるＬ
ＯＷ電圧との間の一定の信号スイングから生じる。
後、ＣＡＭセルに入力された検索データがそこに格納さ
れているデータと一致するかどうか判定するために、検
索を行うことができる。それぞれドライバ３２および３
４を使用してＣＡＭセルに相補検索信号対ＳＥＡＲＣＨ
＿ＴＲＵＥ（真検索）１４とＳＥＡＲＣＨ＿ＣＯＭＰ
（補検索）１６を入力することにより検索が行われる。
次にそこに結合された一致線１８の上に生じた効果が観
察される。一致線１８は検索の直前に初期化（たとえ
ば、プリチャージ）されている。検索信号１４、１６が
記憶素子１２に格納されたデータに一致する場合、デバ
イス２０、２２のうち対応する方がオンになり、これは
一致線１８の電圧を引下げる（あるいは、放電する）傾
向がある。このようにして、個々のＣＡＭセルは検索信
号入力に応答して一致条件を示す。ＣＡＭセルがマスク
されている、すなわち両方の記憶素子１２に低電圧が格
納されている場合は、検索中にどちらのデバイス２４、
２６もオンにならず、したがって一致線１８上にいかな
る効果も生じない。既存のＣＡＭでは、次の検索のため
の初期化には、両方の検索信号１４および１６の電圧を
接地電圧まで下げる必要がある。ＣＡＭの大きな電力消
費は、ＳＥＡＲＣＨ＿ＴＲＵＥ１４またはＳＥＡＲＣＨ
＿ＣＯＭＰ１６信号のいずれかに与えられる検索入力電
圧ＨＩＧＨと、同じ信号が各検索の間に初期化されるＬ
ＯＷ電圧との間の一定の信号スイングから生じる。
【００１３】図２、図３および図４はそれぞれスタティ
ックＲＡＭ型３値ＣＡＭを表す。その内部のスタティッ
ク記憶素子を参照番号１１２で示す。これらの図面の実
施形態は、スタティック記憶素子１１２がその中で使用
され、別のレイアウトが使用されている点以外は図１と
同様である。すなわち、図２において、１対のビット線
と２本のワード線ＷＬ１、ＷＬ２が、ＣＡＭセル２０に
アクセスするために使用される。
ックＲＡＭ型３値ＣＡＭを表す。その内部のスタティッ
ク記憶素子を参照番号１１２で示す。これらの図面の実
施形態は、スタティック記憶素子１１２がその中で使用
され、別のレイアウトが使用されている点以外は図１と
同様である。すなわち、図２において、１対のビット線
と２本のワード線ＷＬ１、ＷＬ２が、ＣＡＭセル２０に
アクセスするために使用される。
【００１４】図３は図２と同じ構成であるが、加えて、
ビット線ＢＬＴ＿ＳおよびＢＬＣ＿ＳＣがデータを格納
しＣＡＭセル３０から取り出すためのビット線として動
作し、かつ検索のための真検索線（ＢＬＴ＿Ｓ）および
補検索線（ＢＬＣ＿ＳＣ）として動作する。検索線ドラ
イバ３２および３５がこの場合もＢＬＴ＿ＳとＢＬＣ＿
ＳＣに結合されているが、もう１対のドライバ４２、４
４はビット線として使用されるときこれらの線上の信号
をドライブする。これらの信号は記憶素子１１２の特定
の動作要件によって制約されるからである。
ビット線ＢＬＴ＿ＳおよびＢＬＣ＿ＳＣがデータを格納
しＣＡＭセル３０から取り出すためのビット線として動
作し、かつ検索のための真検索線（ＢＬＴ＿Ｓ）および
補検索線（ＢＬＣ＿ＳＣ）として動作する。検索線ドラ
イバ３２および３５がこの場合もＢＬＴ＿ＳとＢＬＣ＿
ＳＣに結合されているが、もう１対のドライバ４２、４
４はビット線として使用されるときこれらの線上の信号
をドライブする。これらの信号は記憶素子１１２の特定
の動作要件によって制約されるからである。
【００１５】図４は、１本のワード線ＷＬが使用される
が、別々の２対のビット線Ｂ／ＬとＢ／Ｌ２が必要とさ
れる、さらに他の構成を示す。
が、別々の２対のビット線Ｂ／ＬとＢ／Ｌ２が必要とさ
れる、さらに他の構成を示す。
【００１６】本発明者らは、検索信号１４、１６が、記
憶素子１２または１１２に供給される動作電圧から実質
上独立している検索入力電圧によって電力供給される場
合にＣＡＭへの大きな電力が節減されることを認識して
いる。記憶素子１２または１１２に供給される動作電圧
が、スタティック要素１１２内のデバイスの特性、デバ
イス２４および２６が誤ってオンになるのを避ける必要
性、信号マージンを保持する必要性、特に記憶素子１２
内のキャパシタの漏れ電流がオフであるにもかかわらず
データを保持する必要性を含めて、多くの要因によって
制約されることを理解されたい。しかし、これらの制約
は検索入力デバイス２０、２２には存在しない。本発明
者らは、ＨＩＧＨ入力信号が検索入力デバイス２０、２
２に与えられる検索入力電圧ＨＩＧＨ５０が、データを
図１の記憶素子１２内または図２〜図４のいずれかの記
憶素子１１２内に格納するために使用される動作電圧か
ら実質上独立した低いレベルに設定できることを認識し
た。本発明者らは、検索入力電圧ＨＩＧＨ５０と検索入
力電圧ＬＯＷ５２の間の全信号スイングが所望のレベル
に抑制される場合に、追加の電力削減が達成できること
を認識した。
憶素子１２または１１２に供給される動作電圧から実質
上独立している検索入力電圧によって電力供給される場
合にＣＡＭへの大きな電力が節減されることを認識して
いる。記憶素子１２または１１２に供給される動作電圧
が、スタティック要素１１２内のデバイスの特性、デバ
イス２４および２６が誤ってオンになるのを避ける必要
性、信号マージンを保持する必要性、特に記憶素子１２
内のキャパシタの漏れ電流がオフであるにもかかわらず
データを保持する必要性を含めて、多くの要因によって
制約されることを理解されたい。しかし、これらの制約
は検索入力デバイス２０、２２には存在しない。本発明
者らは、ＨＩＧＨ入力信号が検索入力デバイス２０、２
２に与えられる検索入力電圧ＨＩＧＨ５０が、データを
図１の記憶素子１２内または図２〜図４のいずれかの記
憶素子１１２内に格納するために使用される動作電圧か
ら実質上独立した低いレベルに設定できることを認識し
た。本発明者らは、検索入力電圧ＨＩＧＨ５０と検索入
力電圧ＬＯＷ５２の間の全信号スイングが所望のレベル
に抑制される場合に、追加の電力削減が達成できること
を認識した。
【００１７】したがって、検索入力電圧ＨＩＧＨ５０を
ＮＦＥＴの検索入力デバイス２０、２２の閾値電圧より
上約０．２Ｖ以内の望ましいレベルに設定することが好
ましい。このようなレベルは、デバイス２０、２２を完
全にターンオンするのに十分である。検索入力デバイス
２０、２２がＣＡＭの他のデバイス、たとえばデバイス
２４、２６、２８または３０よりも低い閾値電圧をもつ
場合、検索入力電圧ＨＩＧＨ５０をさらに下げることが
できる。たとえば、検索入力デバイス２０、２２の閾値
電圧が０．５Ｖに設定されている場合、０．７Ｖの検索
入力ＨＩＧＨ５０がこれらのデバイスを動作させるのに
十分である。
ＮＦＥＴの検索入力デバイス２０、２２の閾値電圧より
上約０．２Ｖ以内の望ましいレベルに設定することが好
ましい。このようなレベルは、デバイス２０、２２を完
全にターンオンするのに十分である。検索入力デバイス
２０、２２がＣＡＭの他のデバイス、たとえばデバイス
２４、２６、２８または３０よりも低い閾値電圧をもつ
場合、検索入力電圧ＨＩＧＨ５０をさらに下げることが
できる。たとえば、検索入力デバイス２０、２２の閾値
電圧が０．５Ｖに設定されている場合、０．７Ｖの検索
入力ＨＩＧＨ５０がこれらのデバイスを動作させるのに
十分である。
【００１８】一致線１８への検索入力デバイス２０、２
２の特定の相互接続に注意すべきである。これらのデバ
イスを別のいくつかの構成におけるように大地ではなく
一致線１８に接続したときにより優れた結果が得られ
る。
２の特定の相互接続に注意すべきである。これらのデバ
イスを別のいくつかの構成におけるように大地ではなく
一致線１８に接続したときにより優れた結果が得られ
る。
【００１９】さらに、検索線電力消費の主要要因は初期
化に使用されるＨＩＧＨレベル５０とＬＯＷレベル５２
の間のその信号スイングであるため、特に検索線の信号
スイングを最小限に抑えることに焦点を置くことが望ま
しい。したがって、検索線ＬＯＷレベル５２が接地電圧
に維持されている場合、デバイス２０、２２の閾値電圧
は、デバイス２０、２２を完全に空乏化するのに十分で
あるが、それでも測定可能な定常漏れ電流を生じる２０
０〜３００ｍＶの最低レベルに設定することもできる。
最も重要な制約は、検索入力電圧が正しい一致検出を保
証するのに十分なＬＯＷにドライブされるときである。
そのような場合、検索線ＨＩＧＨ電圧５０を、たとえば
閾値より上約２００〜３００ｍＶ以内でデバイスを確実
にオンにするレベルにまでさらに下げることができる。
検索線ＬＯＷ５２に対して特別な電源電圧を必要とせず
に信号スイングを最小限に抑えるこのような構成は、い
くつかの応用例ではもっとも望ましい。
化に使用されるＨＩＧＨレベル５０とＬＯＷレベル５２
の間のその信号スイングであるため、特に検索線の信号
スイングを最小限に抑えることに焦点を置くことが望ま
しい。したがって、検索線ＬＯＷレベル５２が接地電圧
に維持されている場合、デバイス２０、２２の閾値電圧
は、デバイス２０、２２を完全に空乏化するのに十分で
あるが、それでも測定可能な定常漏れ電流を生じる２０
０〜３００ｍＶの最低レベルに設定することもできる。
最も重要な制約は、検索入力電圧が正しい一致検出を保
証するのに十分なＬＯＷにドライブされるときである。
そのような場合、検索線ＨＩＧＨ電圧５０を、たとえば
閾値より上約２００〜３００ｍＶ以内でデバイスを確実
にオンにするレベルにまでさらに下げることができる。
検索線ＬＯＷ５２に対して特別な電源電圧を必要とせず
に信号スイングを最小限に抑えるこのような構成は、い
くつかの応用例ではもっとも望ましい。
【００２０】他の例では、検索入力ＬＯＷ電圧レベル５
２が接地電圧ではなく、検索入力デバイス２０、２２の
閾値電圧に近い接地電圧より高い電圧である場合に、他
の望ましい結果を得ることができる。理解できるよう
に、このような場合には、検索入力ＬＯＷレベル５２を
駆動するために第２の電源またはネットが必要となるこ
ともある。しかし、これが望ましいかもしれない。この
ような場合、望ましい電力節減を得るために、デバイス
２０、２２の閾値電圧を特に変更する必要がないからで
ある。この場合も、正しい一致検出を達成するために、
検索入力ＬＯＷレベル５２は、検索入力デバイス２０、
２２をオフにするのに十分でなければならない。たとえ
ば、０．５Ｖの閾値電圧をもつ検索入力デバイスで検索
入力電圧ＨＩＧＨ５０が０．７Ｖに設定されている場
合、電力を節減するため、検索入力電圧ＬＯＷ５２を接
地電圧よりかかる電圧だけ高い値に設定することができ
る。
２が接地電圧ではなく、検索入力デバイス２０、２２の
閾値電圧に近い接地電圧より高い電圧である場合に、他
の望ましい結果を得ることができる。理解できるよう
に、このような場合には、検索入力ＬＯＷレベル５２を
駆動するために第２の電源またはネットが必要となるこ
ともある。しかし、これが望ましいかもしれない。この
ような場合、望ましい電力節減を得るために、デバイス
２０、２２の閾値電圧を特に変更する必要がないからで
ある。この場合も、正しい一致検出を達成するために、
検索入力ＬＯＷレベル５２は、検索入力デバイス２０、
２２をオフにするのに十分でなければならない。たとえ
ば、０．５Ｖの閾値電圧をもつ検索入力デバイスで検索
入力電圧ＨＩＧＨ５０が０．７Ｖに設定されている場
合、電力を節減するため、検索入力電圧ＬＯＷ５２を接
地電圧よりかかる電圧だけ高い値に設定することができ
る。
【００２１】他の例では、閾値電圧が０Ｖの検索入力デ
バイス２０、２２を使用することができる。このような
場合、検索入力電圧ＨＩＧＨ５０は０．２Ｖなどのレベ
ルに設定することができ、検索入力電圧ＬＯＷ５２は、
正しい一致検索を達成するため、デバイス２０、２２の
閾値電圧より十分低い負電圧に設定する。
バイス２０、２２を使用することができる。このような
場合、検索入力電圧ＨＩＧＨ５０は０．２Ｖなどのレベ
ルに設定することができ、検索入力電圧ＬＯＷ５２は、
正しい一致検索を達成するため、デバイス２０、２２の
閾値電圧より十分低い負電圧に設定する。
【００２２】検索入力電圧の信号スイングが本発明に従
って抑制されるとき、大きな電力が節減される。たとえ
ば、ＨＩＧＨ電圧とＬＯＷ電圧の間の信号スイングが
１．２Ｖから０．７Ｖに低減した場合、信号スイングに
関係する検索線電力消費量は電圧削減の二乗、すなわち
Ｐ⊂Ｖ2だけ減る。この例では、電力は約３Ｗから約１
Ｗに減り、約２／３の相対電力削減である。信号スイン
グがさらに０．４Ｖまで低下する場合、約０．３３Ｗし
か消費されず、元の消費電力の僅か１／９となる。
って抑制されるとき、大きな電力が節減される。たとえ
ば、ＨＩＧＨ電圧とＬＯＷ電圧の間の信号スイングが
１．２Ｖから０．７Ｖに低減した場合、信号スイングに
関係する検索線電力消費量は電圧削減の二乗、すなわち
Ｐ⊂Ｖ2だけ減る。この例では、電力は約３Ｗから約１
Ｗに減り、約２／３の相対電力削減である。信号スイン
グがさらに０．４Ｖまで低下する場合、約０．３３Ｗし
か消費されず、元の消費電力の僅か１／９となる。
【００２３】本発明をいくつかの好ましい実施形態につ
いて説明してきたが、首記の特許請求の範囲に記載した
本発明の範囲および精神から逸脱することなく多くの変
更および改善が行えることが当技術分野の技術者には理
解されよう。
いて説明してきたが、首記の特許請求の範囲に記載した
本発明の範囲および精神から逸脱することなく多くの変
更および改善が行えることが当技術分野の技術者には理
解されよう。
【００２４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２５】（１）集積回路内の連想メモリ（ＣＡＭ）
を動作させる方法であって、ＣＡＭセル内の記憶素子の
動作電圧から実質上独立した検索入力電圧ＨＩＧＨで、
ＣＡＭセルに検索信号を入力するステップと、前記検索
信号と前記記憶素子に格納されたデータの間の一致条件
を検出したとき、一致信号を出力するステップとを含む
方法。 （２）前記検索入力電圧ＨＩＧＨが、前記ＣＡＭセルの
検索入力デバイスの閾値電圧より上０．２Ｖ以内の値で
ある、上記（１）に記載の方法。 （３）前記検索信号が前記ＣＡＭセルの検索入力デバイ
スで受け取られ、前記検索入力デバイスが、前記ＣＡＭ
セル内に含まれる他のデバイスの閾値電圧より低い閾値
電圧をもつ、上記（２）に記載の方法。 （４）前記低い閾値電圧が接地電圧から０．５Ｖ以内と
なるように選択される、上記（３）に記載の方法。 （５）非接地電圧レベルに設定された検索電圧ＬＯＷで
前記ＣＡＭセルの検索信号を入力するステップをさらに
含む、上記（１）に記載の方法。 （６）連想メモリ（ＣＡＭ）を含む集積回路であって、
前記ＣＡＭが、それぞれ前記ＣＡＭの動作電圧で動作す
る１個または複数個の記憶素子をもつＣＡＭセルを備
え、前記ＣＡＭセルが、前記動作電圧から実質上独立に
選択された検索入力電圧ＨＩＧＨを受け取るようになさ
れた検索入力デバイスを含んでいる集積回路。 （７）検索線と、補検索線と、前記検索線および前記補
検索線に結合されたドライバ対とをさらに備え、前記ド
ライバが前記検索線を前記動作電圧から実質上独立して
いるＨＩＧＨ電圧に駆動する、上記（６）に記載の集積
回路。 （８）前記検索入力デバイスが低い閾値電圧をもち、前
記低い閾値電圧が、前記メモリ・セル内に含まれる他の
デバイスの閾値電圧より接地電圧に近い、上記（７）に
記載の集積回路。 （９）前記検索入力デバイスがＮＦＥＴであり、前記低
い閾値電圧が前記メモリ・セル内に含まれる他のＮＦＥ
Ｔデバイスの閾値電圧より低い正電圧である、上記
（８）に記載の集積回路。 （１０）前記閾値電圧が接地電圧から０．５Ｖ以内とな
るように選択されている、上記（７）に記載の集積回
路。 （１１）前記ドライバが前記検索線を非大地ＬＯＷ電圧
にドライブするようになされている、上記（１０）に記
載の集積回路。
を動作させる方法であって、ＣＡＭセル内の記憶素子の
動作電圧から実質上独立した検索入力電圧ＨＩＧＨで、
ＣＡＭセルに検索信号を入力するステップと、前記検索
信号と前記記憶素子に格納されたデータの間の一致条件
を検出したとき、一致信号を出力するステップとを含む
方法。 （２）前記検索入力電圧ＨＩＧＨが、前記ＣＡＭセルの
検索入力デバイスの閾値電圧より上０．２Ｖ以内の値で
ある、上記（１）に記載の方法。 （３）前記検索信号が前記ＣＡＭセルの検索入力デバイ
スで受け取られ、前記検索入力デバイスが、前記ＣＡＭ
セル内に含まれる他のデバイスの閾値電圧より低い閾値
電圧をもつ、上記（２）に記載の方法。 （４）前記低い閾値電圧が接地電圧から０．５Ｖ以内と
なるように選択される、上記（３）に記載の方法。 （５）非接地電圧レベルに設定された検索電圧ＬＯＷで
前記ＣＡＭセルの検索信号を入力するステップをさらに
含む、上記（１）に記載の方法。 （６）連想メモリ（ＣＡＭ）を含む集積回路であって、
前記ＣＡＭが、それぞれ前記ＣＡＭの動作電圧で動作す
る１個または複数個の記憶素子をもつＣＡＭセルを備
え、前記ＣＡＭセルが、前記動作電圧から実質上独立に
選択された検索入力電圧ＨＩＧＨを受け取るようになさ
れた検索入力デバイスを含んでいる集積回路。 （７）検索線と、補検索線と、前記検索線および前記補
検索線に結合されたドライバ対とをさらに備え、前記ド
ライバが前記検索線を前記動作電圧から実質上独立して
いるＨＩＧＨ電圧に駆動する、上記（６）に記載の集積
回路。 （８）前記検索入力デバイスが低い閾値電圧をもち、前
記低い閾値電圧が、前記メモリ・セル内に含まれる他の
デバイスの閾値電圧より接地電圧に近い、上記（７）に
記載の集積回路。 （９）前記検索入力デバイスがＮＦＥＴであり、前記低
い閾値電圧が前記メモリ・セル内に含まれる他のＮＦＥ
Ｔデバイスの閾値電圧より低い正電圧である、上記
（８）に記載の集積回路。 （１０）前記閾値電圧が接地電圧から０．５Ｖ以内とな
るように選択されている、上記（７）に記載の集積回
路。 （１１）前記ドライバが前記検索線を非大地ＬＯＷ電圧
にドライブするようになされている、上記（１０）に記
載の集積回路。
【図１】ダイナミック型メモリ・セルを利用した本発明
の好ましい実施形態を示す回路図である。
の好ましい実施形態を示す回路図である。
【図２】第１スタティック型メモリ・セルを利用する本
発明の好ましい実施形態を示す回路図である。
発明の好ましい実施形態を示す回路図である。
【図３】第２スタティック型メモリ・セルを利用する本
発明の好ましい実施形態を示す回路図である。
発明の好ましい実施形態を示す回路図である。
【図４】第３スタティック型メモリ・セルを利用する本
発明の好ましい実施形態を示す回路図である。
発明の好ましい実施形態を示す回路図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ロバート・イー・ブッシュ
アメリカ合衆国05452 バーモント州エセ
ックス・ジャンクション オールド・ステ
ージ・ロード 864
(72)発明者 ケビン・エイ・バツオン
アメリカ合衆国05495 バーモント州ウィ
リストン サンダウン・ドライブ 312
Claims (11)
- 【請求項１】集積回路内の連想メモリ（ＣＡＭ）を動作
させる方法であって、 ＣＡＭセル内の記憶素子の動作電圧から実質上独立した
検索入力電圧ＨＩＧＨで、ＣＡＭセルに検索信号を入力
するステップと、 前記検索信号と前記記憶素子に格納されたデータの間の
一致条件を検出したとき、一致信号を出力するステップ
とを含む方法。 - 【請求項２】前記検索入力電圧ＨＩＧＨが、前記ＣＡＭ
セルの検索入力デバイスの閾値電圧より上０．２Ｖ以内
の値である、請求項１に記載の方法。 - 【請求項３】前記検索信号が前記ＣＡＭセルの検索入力
デバイスで受け取られ、前記検索入力デバイスが、前記
ＣＡＭセル内に含まれる他のデバイスの閾値電圧より低
い閾値電圧をもつ、請求項２に記載の方法。 - 【請求項４】前記低い閾値電圧が接地電圧から０．５Ｖ
以内となるように選択される、請求項３に記載の方法。 - 【請求項５】非接地電圧レベルに設定された検索電圧Ｌ
ＯＷで前記ＣＡＭセルの検索信号を入力するステップを
さらに含む、請求項１に記載の方法。 - 【請求項６】連想メモリ（ＣＡＭ）を含む集積回路であ
って、前記ＣＡＭが、 それぞれ前記ＣＡＭの動作電圧で動作する１個または複
数個の記憶素子をもつＣＡＭセルを備え、 前記ＣＡＭセルが、前記動作電圧から実質上独立に選択
された検索入力電圧ＨＩＧＨを受け取るようになされた
検索入力デバイスを含んでいる集積回路。 - 【請求項７】検索線と、補検索線と、前記検索線および
前記補検索線に結合されたドライバ対とをさらに備え、
前記ドライバが前記検索線を前記動作電圧から実質上独
立しているＨＩＧＨ電圧にドライブする、請求項６に記
載の集積回路。 - 【請求項８】前記検索入力デバイスが低い閾値電圧をも
ち、前記低い閾値電圧が、前記メモリ・セル内に含まれ
る他のデバイスの閾値電圧より接地電圧に近い、請求項
７に記載の集積回路。 - 【請求項９】前記検索入力デバイスがＮＦＥＴであり、
前記低い閾値電圧が前記メモリ・セル内に含まれる他の
ＮＦＥＴデバイスの閾値電圧より低い正電圧である、請
求項８に記載の集積回路。 - 【請求項１０】前記閾値電圧が接地電圧から０．５Ｖ以
内となるように選択されている、請求項７に記載の集積
回路。 - 【請求項１１】前記ドライバが前記検索線を非大地ＬＯ
Ｗ電圧に駆動するようになされている、請求項１０に記
載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/016025 | 2001-12-12 | ||
| US10/016,025 US6442055B1 (en) | 2001-12-12 | 2001-12-12 | System and method for conserving power in a content addressable memory by providing an independent search line voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003208792A true JP2003208792A (ja) | 2003-07-25 |
| JP3870154B2 JP3870154B2 (ja) | 2007-01-17 |
Family
ID=21774967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002357731A Expired - Fee Related JP3870154B2 (ja) | 2001-12-12 | 2002-12-10 | 独立した検索線電圧を提供することによって連想メモリにおける電力を節約するためのシステムおよび方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6442055B1 (ja) |
| JP (1) | JP3870154B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891400B2 (en) * | 2003-04-30 | 2005-05-10 | Intel Corporation | Dual rail time borrowing multiplexer |
| JP2006059479A (ja) * | 2004-08-23 | 2006-03-02 | Renesas Technology Corp | 連想記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6101115A (en) | 1998-08-07 | 2000-08-08 | Cisco Technology, Inc. | CAM match line precharge |
| CA2266062C (en) * | 1999-03-31 | 2004-03-30 | Peter Gillingham | Dynamic content addressable memory cell |
-
2001
- 2001-12-12 US US10/016,025 patent/US6442055B1/en not_active Expired - Lifetime
-
2002
- 2002-12-10 JP JP2002357731A patent/JP3870154B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6442055B1 (en) | 2002-08-27 |
| JP3870154B2 (ja) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39227E1 (en) | Content addressable memory (CAM) arrays and cells having low power requirements | |
| US7259986B2 (en) | Circuits and methods for providing low voltage, high performance register files | |
| US8659953B2 (en) | Semiconductor memory device | |
| US6333874B2 (en) | Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit | |
| US6738283B2 (en) | Method of reading stored data and semiconductor memory device | |
| US7203124B2 (en) | System and method for negative word line driver circuit | |
| KR100574181B1 (ko) | 고속기입회복을갖춘메모리장치및그에관련된기입회복방법 | |
| US7633784B2 (en) | Junction field effect dynamic random access memory cell and content addressable memory cell | |
| US20010000450A1 (en) | Semiconductor memory device with reduced power consumption and stable operation in data holding state | |
| US6897684B2 (en) | Input buffer circuit and semiconductor memory device | |
| US7969759B1 (en) | Method and apparatus for improving SRAM write operations | |
| US6335895B1 (en) | Semiconductor storage device and system using the same | |
| US5274828A (en) | Computer including an integrated circuit having an on-chip high voltage source | |
| KR100491578B1 (ko) | Srammos트랜지스터메모리셀의구동방법 | |
| US6909660B2 (en) | Random access memory having driver for reduced leakage current | |
| US5761700A (en) | ROM mapping and inversion apparatus and method | |
| JPH08147973A (ja) | 半導体装置 | |
| US7173837B1 (en) | Content addressable memory (CAM) cell bit line architecture | |
| US5301160A (en) | Computer including an integrated circuit having a low power selection control arrangement | |
| US7489582B1 (en) | Low overhead switched header power savings apparatus | |
| JPS63149895A (ja) | 半導体メモリ | |
| JP3870154B2 (ja) | 独立した検索線電圧を提供することによって連想メモリにおける電力を節約するためのシステムおよび方法 | |
| US7848130B1 (en) | Method and apparatus for improving SRAM write operations | |
| US9691451B1 (en) | Write assist circuit and method therefor | |
| US7187570B2 (en) | Content addressable memory architecture providing improved speed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050530 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |