JP3868567B2 - 複合化回路の作製方法 - Google Patents
複合化回路の作製方法 Download PDFInfo
- Publication number
- JP3868567B2 JP3868567B2 JP1980297A JP1980297A JP3868567B2 JP 3868567 B2 JP3868567 B2 JP 3868567B2 JP 1980297 A JP1980297 A JP 1980297A JP 1980297 A JP1980297 A JP 1980297A JP 3868567 B2 JP3868567 B2 JP 3868567B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- thin film
- substrate
- insulating substrate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタとセラミックス素子やフェライト素子とを集積化した構成に関する。本明細書で開示する発明は、例えば、携帯電話で代表されるような小型軽量な情報端末に利用することができる。
【０００２】
【従来の技術】
近年、石英基板やガラス基板上に成膜された珪素薄膜を利用してトランジスタを作製する技術が研究されている。それらは、一部で商品化されている。このトランジスタは、薄膜トランジスタやＴＦＴと称されている。
【０００３】
ＴＦＴが研究されている主な目的は、液晶表示装置に利用することにある。これは、マトリクス状に配置された多数の画素の一つ一つにＴＦＴをスイッチング素子として配置し、画素電極に保持させる電荷をＴＦＴにより制御する構成を有している。
【０００４】
また、さらに進んだ構成として、アクティブマトリクス回路以外に該回路を駆動するための周辺駆動回路をもＴＦＴで構成し、さらに集積度を高めた構成も知られている。
【０００５】
また、周辺駆動回路以外に、画像情報取り扱う回路や外部との情報をやり取りするための回路を薄膜トランジスタで構成し、全体の構成をシステム化することも考えられている。
【０００６】
近年、いろいろな情報処理機能を有した情報処理端末が注目されている。この情報処理端末は、モバイルコンピュータと称されている。その機能としては、ＦＡＸ機能や電話機能等の通信機能、各種情報の記憶や演算処理機能がある。
【０００７】
この情報処理端末は、携帯できるような小型軽量であることが要求される。また、画像情報を取り扱うための薄膜ディスプレイ（フラットパネルディスプレイとも称される）を搭載することが要求される。
【０００８】
また、情報処理端末には、当然のことながら、外部との情報のやり取りをするための回路が必要になる。
【０００９】
今後情報伝達手段としてコードレス化が進行するのは必至である。具体的には、高密度な情報をやり取りできるＧＨｚ帯以上の電波を利用して、情報のやり取うを行う機能が要求される。
【００１０】
従って、上述したような情報処理端末には、軽量小型化された装置内にＧＨｚ帯の電波を発振及び受信できる機能を有する高周波回路が要求される。
【００１１】
一般に上記の高周波回路は、単結晶シリコンウエハーを利用したトランジスタや化合物半導体を利用したトランジスタと、チップ型のインダクタやコンデンサ、さらにＳＡＷ素子のようなフィルター素子とを集積化して構成されている。
【００１２】
しかし、今後ますます多機能化が要求され、さらに小型軽量化、薄型化、低コスト化が要求される技術傾向においては、その集積化をさらに高めることは困難であるのが現状である。
【００１３】
【発明が解決しようとする課題】
本明細書で開示する発明は、ＧＨｚ帯といような高い周波数を扱うことのできる高周波回路を集積化できる新規な構成を提供することを課題とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
絶縁表面上に薄膜トランジスタが形成された基板と、
前記薄膜トランジスタに接続され、前記基板を貫通して形成された端子と、
前記端子に接続された積層素子と、
を有することを特徴とする。
【００１５】
他の発明の構成は、
絶縁表面上に薄膜トランジスタが形成された第１の基板と、
積層素子が形成された第２の基板と、
が張り合わされた構造を有し、
前記第１の基板を貫通して形成された端子により前記薄膜トランジスタと前記積層素子とが接続されていることを特徴とする。
【００１６】
積層素子としては、磁性材料または誘電体材料を積層したものを用いることができる。磁性材料としては、セラミックス材料の一種であるフェライトを利用した構成のものを挙げることができる。
【００１７】
上記発明の実施態様としては、薄膜トランジスタでもって高周波回路が構成され、積層素子でもってフィルター回路が構成されている構成を挙げることができる。
【００１８】
また、薄膜トランジスタが発する熱を放熱するために第１の基板上に放熱層を形成することは有効である。放熱層としては、窒化アルミニウム等の熱伝導性の高い材料を用いることが望ましい。
【００１９】
他の発明の構成は、
絶縁表面上に薄膜トランジスタが形成された第１の基板と、
受動素子が形成された第２の基板と、
が張り合わされた構造を有し、
前記第１の基板を貫通して形成された端子により前記薄膜トランジスタと前記受動素子とが接続されていることを特徴とする。
【００２０】
放熱層を構成する材料としては、窒化アルミニウム（ＡｌＮ）以外に、窒化アルミニウムに酸素を添加した材料（ＡｌＯＮと表記される）、サイアロンと総称されるＳｉ、Ａｌ、Ｏ、Ｎの元素からなる結晶質化合物、ＡｌＯＮＣで示される材料を利用することもできる。
【００２１】
これらの材料は、基板との間や素子との間の応力緩和、熱伝導性の制御といった点で有用なものとなる。
【００２２】
また、これらの材料は、電気絶縁性、高熱伝導性、耐熱性、透光性等の特徴を有している。
【００２３】
【発明の実施の形態】
図３（Ａ）に示すように、石英基板３０１上に薄膜トランジスタを集積化し、他の基板３０１上にセラミックス素子（例えば、ＳＡＷフィルター等）を集積化し、この２つの基板を貼り合わせた構造とする。
【００２４】
そして、石英基板３０１に形成された開口を介して、コンタクト配線２０６を形成し、薄膜トランジスタとセラミックス素子とを連結した構成とする。
【００２５】
こうすることで、図３（Ｂ）に示すような薄膜トランジスタとセラミックスフィルタのような受動素子とを集積化したモジュールを構成することができる。
【００２６】
受動素子としては、インダクタやキャパシタ、さらに抵抗等を採用することができる。また、発振素子等を集積化することもできる。
【００２７】
石英基板上に薄膜トランジスタを集積化した構成を採用することは以下の有用性がある。
（１）基板の形状の選択性が高い。
（２）大面積化することができる。
（３）アクティブマトリクス型のディスプレイ等を同一基板上に集積化することができる。
（４）集積度を高めた場合における応力の発生の問題を緩和することができる。
【００２８】
【実施例】
〔実施例１〕
図１〜図３に本実施例の作製工程を示す。本実施例に示すのは、薄膜トランジスタ回路とＳＡＷフィルタ（表面弾性波フィルタ）とを集積化した構成である。ＳＡＷフィルタは、ＢＰＦ（バンドパスフィルター）機能を有している。
【００２９】
ここでは、ＣＭＯＳ回路とその出力に接続されたＳＡＷフィルタとでなる構成を示す。
【００３０】
まず、図１（Ａ）に示すように石英基板１０１上に結晶性珪素膜でなる薄膜トランジスタの活性層１０３と１０６を形成する。活性層の形成方法は後述する。
【００３１】
活性層１０３と１０６を形成したら、ゲイト絶縁膜１０８を形成する。ゲイト絶縁膜は、プラズマＣＶＤ法で成膜された酸化珪素膜とその後に成膜された熱酸化膜との積層膜とでなる。
【００３２】
ゲイト絶縁膜１０８を形成したら、アルミニウムでなるゲイト電極のもととなるパターンを形成する。そして、陽極酸化法により多孔質状の陽極酸化膜１０９、１１２をまず成膜する。さらに陽極酸化法により緻密なバリア型の膜質を有する陽極酸化膜１１１、１１３を成膜する。
【００３３】
この２種類の陽極酸化膜の膜質は、陽極酸化時に利用する電解溶液の種類を選択することによって決めることができる。
【００３４】
こうして図１（Ａ）に示す状態を得たる。次にソース及びドレイン領域を形成するための条件で不純物元素のドーピングを行う。
【００３５】
ここでは、左側にＰチャネル型のＴＦＴを形成し、右側にＮチャネル型のＴＦＴを形成する。
【００３６】
この工程は、プラズマドーピング法を用いて、レジストマスクでそれぞれのＴＦＴが形成される領域を選択的にマスクし、Ｐ及びＮ型を付与するためのドーパント元素を選択的にドーピングすることによって行われる。
【００３７】
この工程において、Ｐチャネル型のＴＦＴのソース領域１０２、ドレイン領域１０４が自己整合適に形成される。また、Ｎチャネル型のＴＦＴのソース領域１０７、ドレイン領域１０５が自己整合適に形成される。
【００３８】
次に多孔質状の陽極酸化膜１０９と１１２を選択的に除去する。こうして、図１（Ｂ）に示す状態を得る。
【００３９】
図１（Ｂ）に示す状態で再度のドーピングを行う。ここでは、先のドーピングよりも低ドーズ量でもって（即ちライトドーピングの条件でもって）ドーピングを行う。
【００４０】
この工程では、１１５、１１９、１２２、１２６の領域にライトドーピングが行われる。そして１１５と１１９の領域がＰチャネル型のＴＦＴの低濃度不純物領域となる。また、１２２と１２６の領域がＮチャネル型のＴＦＴの低濃度不純物領域となる。
【００４１】
こうして図１（Ｂ）に示す状態を得る。次に層間絶縁膜として窒化珪素膜１２８をプラズマＣＶＤ法でもって成膜する。さらにポリイミド樹脂膜１２９をスピンコート法でもって成膜する。
【００４２】
層間絶縁膜に樹脂材料を用いた場合、その表面を平坦にすることができ、後に配線等を形成する場合に有利となる。樹脂材料としては、ポリイミドの他にポリアミド、ポリイミドアミド、アクリル、エポキシ等を利用することができる。
【００４３】
こうして図１（Ｃ）に示す状態を得る。次にコンタクトホールの形成を行い、Ｐチャネル型のＴＦＴのソース電極（及びそこから延在したソース配線）１３０、Ｎチャネル型のＴＦＴのソース電極（及びそこから延在したソース配線）１３２、両ＴＦＴにおいて共通のドレイン電極（およびそこから延在したドレン配線）１３１を形成する。
【００４４】
こうして図１（Ｄ）に示す状態を得る。次に図２（Ａ）に示すように石英基板１０１の裏面側を研磨し、石英基板を薄くする。
【００４５】
次に図２（Ｂ）に示すように、開口２０１を形成する。この開口は、ドレイン電極（及びドレイン配線）２０３に達するものとして形成される。
【００４６】
図２（Ｂ）に示す状態を得たら、開口２０１を介して基板１０１の裏面側に貫通する電極端子２０６を形成する。（図２（Ｃ））
【００４７】
次に図２（Ｃ）に示すように窒化アルミニウム膜２０５を成膜する。この窒化アルミニウム膜は、ＴＦＴが発する熱を放熱させる機能を有している。
【００４８】
図２（Ｃ）に示す状態を得たら、図３（Ａ）に示すように石英基板３０６とＳＡＷフィルターを形成した石英基板３０１とを接着層３０６を介して接着する。
【００４９】
この接着層３０６としては、接着バインダ中に導電性を有する微粒子を分散させ、厚さ方向に導電性を有せしめたものを用いてもよい。
【００５０】
ＳＡＷフィルターは、石英基板３０１上にチタン酸バリウム膜３０２が成膜され、その上に上面から見ると図３（Ｃ）に示すパターンを有する櫛型の電極３０３と３０４とが形成された構造を有している。また、３０４で示すのは樹脂材料でなる層間絶縁膜である。
【００５１】
そしてＳＡＷフィルタを構成する一方の電極３０３には、コンタクト用の電極３０５が設けられ、この電極はＴＦＴが形成された石英基板３０６を貫通して設けられた電極端子２０６と接触するようになっている。
【００５２】
図３（Ａ）に示す構成は、図３（Ｂ）の等価回路で示される。この回路は、ＣＭＯＳ回路の出力にＳＡＷフィルターでなるバンドパスフィルターが配置された構成となる。
【００５３】
本実施例に示すような構成を採用することにより、トランジスタで構成される各種回路とフィルタ素子とを集積化しモジュールとすることができる。
【００５４】
このような構成とすることで、携帯電話や携帯型の情報処理端末に利用できる高周波モジュールを得ることができる。
【００５５】
そしてこのようなモジュール化された部品を利用することにより、携帯電話や携帯型の情報処理端末をより小型化し、また低コスト化することができる。
【００５６】
〔薄膜トランジスタの作製工程〕
図１（Ａ）に示す状態が得られるまでの薄膜トランジスタの作製工程を以下に示す。
【００５７】
まず図４（Ａ）に示すように石英ガラス基板１０１上に減圧熱ＣＶＤ法により、非晶質珪素膜４０２を５００Åの厚さに成膜する。なお、石英基板の表面は十分に平坦性を有していることが重要となる。
【００５８】
非晶質珪素膜を成膜したら、酸化珪素膜でなるマスク４０３を形成する。このマスク４０３は、４０４で示される部分に開口が形成されている。この開口４０４の部分において、非晶質珪素膜４０２が露呈する構造となっている。
【００５９】
この開口は、図面手前側から奥行き方向に長手状を有したものとして形成される。
【００６０】
次にスピンコート法により、１００ｐｐｍ（重量換算）のニッケル元素を含んだ酢酸ニッケル塩溶液を塗布する。こうして、４０５で示されるようにニッケル元素が表面に接して保持された状態が得られる。（図４（Ａ））
【００６１】
ニッケル元素の導入方法としては、ＣＶＤ法、スパッタ法、プラズマ処理、イオン注入法等の方法を用いることができる。
【００６２】
またニッケル元素以外に、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれたものを用いることができる。
【００６３】
次に常圧の窒素雰囲気中において６００℃、８時間の加熱処理を施す。この工程では、４０５で示されるように基板に平行な方向への結晶成長が進行する。（図４（Ｂ））
【００６４】
この加熱処理は電気炉において行う。この加熱処理を行うことによって、数十ｎｍ〜数百ｎｍ程度の径を有する円柱状の結晶構造体が多数平行に配列した状態が得られる。この結晶構造体の長手方向は、４０５で示される結晶成長方向に一致する。この結晶構造体はその延在する方向に延在する結晶粒界によって仕切られている。また、この結晶粒界は不活性なものであることが確かめられている。
【００６５】
上記の加熱処理は、その温度を４５０℃〜１１００℃程度の間から選択することができる。
【００６６】
結晶化を行うための加熱処理が終了したら、酸化珪素膜でなるマスク４０３を除去する。そして、ＨＣｌを３体積％含んだ酸素雰囲気中において、９５０℃、２０分の加熱処理を行う。この工程においては、熱酸化膜が２００Åの厚さに成膜れる。そして、珪素膜の厚さは、５００Åから４００Åへと減少する。
【００６７】
この工程においては、熱酸化膜の形成に伴って、珪素原子の不対結合手が減少し、膜中の欠陥が大きく減少する。この熱酸化膜の形成工程は重要であり、この工程を経ることによって、最終的に得られる薄膜トランジスタの高い特性が保証される。
【００６８】
この熱酸化膜中には、珪素膜中に比較して、含まれているニッケル元素が比較的高濃度なものとなる。
【００６９】
この熱酸化膜の形成を行うことによって、円柱状の結晶構造体が顕著な形で得られるようになる。このことは、電子顕微鏡による観察で確認されている。
【００７０】
上記熱酸化膜の成膜が終了したら、その熱酸化膜を除去する。こうすることにより、ニッケル元素を排除することができる。
【００７１】
次に得られた結晶性珪素膜に対してパターニングを行うことにより、図４（Ｃ）の１０３と１０６とで示されるパターンを得る。
【００７２】
ここで、パターン１０３はＰチャネル型の薄膜トランジスタの活性層となるパターンである。また、１０６はＰチャネル型の薄膜トランジスタの活性層となるパターンである。
【００７３】
活性層を形成したら、ゲイト絶縁膜４０９を形成するためにまずプラズマＣＶＤ法により酸化珪素膜（ＣＶＤ酸化膜）を２００Åの厚さに成膜する。ＣＶＤ酸化膜を成膜したら、再度の熱酸化を行い熱酸化膜を成膜する。
【００７４】
この熱酸化膜を成膜する工程では、ＨＣｌを３体積％含有した酸素雰囲気中において、９５０℃、２０分の加熱処理を行う。この工程において、２００Åの厚さに熱酸化膜を成膜する。
【００７５】
この熱酸化膜は、先に成膜したＣＶＤ酸化膜の内側、即ち活性層との界面付近に成膜される。こうして、内側から順に積層された熱酸化膜とＣＶＤ酸化膜とでなるゲイト絶縁膜４０９が形成される。そして、最終的な活性層の厚さは３００Åとなる。（図４（Ｃ））
【００７６】
図４（Ｃ）に示す状態を得たら、スカンジウムを微量に含有させたアルミニウム膜をスパッタ法によって４００ｎｍ（４０００Å）の厚さに成膜する。そしてこれをパターニングすることにより、図４（Ｄ）の４１０、４１１で示されるアルミニウムパターンを形成する。このアルミニウムパターンがゲイト電極のもととなるパターンとなる。こうして図４（Ｄ）に示す状態を得る。
【００７７】
ここで示すような薄膜トランジスタは、単結晶シリコンウエハーを利用したＭＯＳ型トランジスタと同等以上の特性を示す。
【００７８】
図８の実線で示されるのは、ここで示す作製方法に従って得た、ゲイト絶縁膜の厚さが３０ｎｍ（３００Å）、チャネル長が0.6 μｍの薄膜トランジスタの特性の一例を示すものである。
【００７９】
この薄膜トランジスタは、２μｍルールの作製工程でもって、作製したものである。また、チャネル長を短くする方法として、ゲイト電極の側面を陽極酸化する技術を利用している。
【００８０】
図の横軸は電源電圧であり、縦軸はDelay Time（遅延時間）である。Delay Timeは、動作速度の逆数に対応するものであり、その値が小さい程、高速動作が可能であることを示すものである。
【００８１】
図８において点線で示される他のデータは、単結晶シリコンウエハーを利用したＭＯＳ型トランジスタのものを示す比較データである。
【００８２】
図８に示す比較データは、スケーリング則と呼ばれるＭＯＳ型トランジスタの寸法（チャネル長とゲイト絶縁膜の厚さ）とDelay Time（遅延時間）との関係を示すものである。
【００８３】
スケーリング則は、ＭＯＳ型トランジスタの寸法を小さくしていくと、特定の法則に従って、その高周波特性が高くなるという考え方である。（勿論厳密なものではない）
【００８４】
図８の点線で示すプロット点は、概略ではあるがスケーリング則に従ったものとなっている。
【００８５】
その中で、本明細書で開示する作製方法で得られた薄膜トランジスタは、従来のスケーリング則から予測される高周波特性よりも数ランク高いものとなっていることが見て取れる。
【００８６】
単結晶シリコンウエハーを利用したＭＯＳ型トランジスタのスケーリング則に従うならば、実線で示されるＴＦＴのプロット点は、もっとDelay Time（遅延時間）が大きな値となる。
【００８７】
例えば、従来のスケーリング則に従うならば、チャネル長が0.6 μｍでゲイト絶縁膜の厚さ（tox)が30nmのＭＯＳ型トランジスタのDelay Time（遅延時間）は、少なくともチャネル長が0.5 μｍ、ゲイト絶縁膜の厚さ（tox)が11nmのプロット点よりも大きなものとなるはずである。
【００８８】
このように、本明細書で開示する薄膜トランジスタは、従来のＭＯＳ型トランジスタを凌駕する特性を示す。
【００８９】
〔実施例２〕
本実施例は、図３（Ａ）に示すような構成において、基板としてセラッミクス基板を利用する場合の例である。
【００９０】
この場合、
（１）基板の全てをセラミックス基板とする。
（２）ＴＦＴ基板あるいはＳＡＷ素子が形成された基板をセラミックス基板とする。
という選択肢がある。
【００９１】
セラミックス基板を利用する場合、材料の選択の自由度が高くなり、生産性やコスト点で有利となる。
【００９２】
なお、基板としてセラミックス基板を利用する場合には、表面の平坦性の優れたものを選択することが重要となる。特に、ＴＦＴが形成される基板（ＴＦＴ基板）は、表面の平坦性が優れていることに加えて、ピンホールのないものを選択することが重要となる。
【００９３】
〔実施例３〕
本実施例は、図３に示す構成において、ＳＡＷフィルターでなるＢＰＦ（バンドパスフィルター）の代わりにインダクダを配置する場合の例である。
【００９４】
図５に本実施例の概略の構成を示す。図３と同じ部分は、図３に示すのと同じ構造を有している。
【００９５】
図５において、５０２がインダクタを構成する導電パターンである。５０１が導電パターン間に存在する誘電体である。５０４は、インダクタの一方の端子パターンであり、Ｐチャネル型のＴＦＴとＮチャネル型のＴＦＴとでなるインバータの出力に接続されている。５０３は、インダクタの他方の端子パターンであり、図示しない他の素子や配線に延在している。５００はセラミックス材料でなる基板である。
【００９６】
ここではインダクタを配置する例を示したが、他に、
（１）チップコンデンサー
（２）圧電材料を利用した素子。（例えば電圧制御発振器（ＶＣＯ））
（３）フェライトを利用した素子。
等の素子を配置することができる。
【００９７】
〔実施例４〕
本実施例は、図３に示す構成の変形例である。図６に本実施例の概略の構成を示す。本実施例で特徴とするのは、窒化アルミニウム膜６０１上にさらにアルミニウム膜を成膜したことである。
【００９８】
こうすることで、ＴＦＴが発する熱をさらに高い効率でもって放熱させることができる。これは、ＴＦＴを高速動作させる場合に有用な構成となる。
【００９９】
〔実施例５〕
本実施例は、実施例４に示す構成をさらに改良した例である。本実施例の概略の構成を図７に示す。
【０１００】
本実施例に示す構成が特徴とするのは、石英基板６０１上に窒化アルミニウム膜６０２を設けたことである。こうすることで、ＴＦＴの活性層で発生する熱を効果的に放熱することができる。
【０１０１】
〔実施例６〕
本実施例は、図３（Ａ）に示すような構成におけるモジュール端部の構成に関する。即ち、本実施例は、図３（Ａ）に示すようなモジュールを装置に利用する場合におけるモジュールの装着方法に関する。
【０１０２】
図９に図３（Ａ）に示すようなモジュールの端部の様子を示す。図９に示される構成では、ＴＦＴのソース（またはドレイン）から延在した配線１３０が外部への引き出し電極（引き出し端子）９０１に接続されている。
【０１０３】
また、セラミックス素子等が形成された基板３０１上に形成された配線９０３が外部への引き出し電極（引き出し端子）９０２に接続されている。
【０１０４】
配線９０３は、基板３０１上に形成されたＳＡＷ素子やインダクタに接続されている。
【０１０５】
このような構成とすることにより、モジュール化された基板を装置に設けられた接続端子に直接差し込むことができる。
【０１０６】
このような構成とすることにより、装置の汎用性を高めることができ、また生産コストを低減することができる。
【０１０７】
〔実施例７〕
本実施例は、図７に示す構成において、石英基板６０１の研摩を完全に行い、窒化アルミニウム膜６０２をＴＦＴ基板とした場合の例を示す。この場合、窒化アルミニウム膜６０２に単体として基板となりうる強度（少なくとも基板３０１と貼り合わせる段階まで）が要求される。
【０１０８】
このような構成とした場合、ＴＦＴが発する熱の放熱効果を高めることができる。
【０１０９】
〔実施例８〕
本実施例は、図３（Ａ）に示すような構成を採用した場合において、図示しない他の部分にアクティブマトリクス型の液晶表示装置を集積化した場合の例を示す。
【０１１０】
この場合、図３（Ａ）の石英基板１０１上にの他部に図示しないアクティブマトリクス回路を形成し、さらにこの石英基板をＴＦＴ側基板とし、図示しない他の透光性基板を対向基板とする。そして、この２つの基板を液晶層を介して貼り合わせることにより、アクティブマトリクス型の液晶表示装置を構成することができる。
【０１１１】
このような構成を採用することにより、高周波回路に加えて、ディスプレイをもモジュール化した構成を得ることができる。
【０１１２】
〔実施例９〕
本実施例では、図３に示すような薄膜トランジスタ回路と受動素子やセラミックス素子とを複合化した複合化回路を利用した電子装置の例を示す。
【０１１３】
（Ａ）に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有している。
【０１１４】
この電子装置は、本明細書で開示する複合化回路でなる集積化回路２００６を本体２００１の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ２００５、画像を取り込むカメラ部２００２、さらに操作スイッチ２００４を備えている。
【０１１５】
図１０（Ｂ）に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。この装置は、頭に装着して、疑似的に目の前に画像を表示する機能を有している。この電子装置は、バンド２１０３によって、本体２１０１を頭に装着する。画像は、左右の目に対応した液晶表示装置２１０２によって作成される。
【０１１６】
このような電子装置は、小型軽量なものとしなければならので、本明細書で開示する複合化回路を利用するのに好適なものとなる。
【０１１７】
図１０（Ｃ）に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機能を有している。アンテナ２２０４で捉えた衛星からの情報は、本体２２０１内部に備えた電子回路で処理され、液晶表示装置２２０２に必要な情報が表示される。
【０１１８】
装置の操作は、操作スイッチ２２０３によって行われる。このような装置においても全体の構成を小型化するための工夫が必要とされる。そして、そのために本明細書で開示する複合化回路を利用することが有用となる。
【０１１９】
図１０（Ｄ）に示すのは、携帯電話である。この電子装置は、本体２３０１にアンテナ２３０６、音声出力部２３０２、液晶表示装置２３０４、操作スイッチ２３０５、音声入力部２３０３を備えている。
【０１２０】
このような電子装置においても全体の構成を小型化するために本明細書で開示する複合化回路を利用することが有用となる。
【０１２１】
図１１に図１０（Ｄ）に示すような電子装置のブロック構成図を示す。例えば、受信状態においては、アンテナ２００２で受けた電波は、無線入出力部２００３に送られる。そして、無線制御部２００７及びＣＰＵ２００８で制御される辺復調部２００４及びチャンネルコーデック部２００５を通って、音声処理部２００６に送られる。そして、音声処理部２００６で駆動されるスピーカ２０１０から音声情報として出力される。
【０１２２】
発振状態においては、マイク２００９から音声情報が入力され、上記とは逆の経路を経て、アンテナ２００２から電波として出力される。
【０１２３】
図１０（Ｅ）に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。この電子装置は、本体２４０１に開閉部材に取り付けられた液晶ディスプレイ２４０２、開閉部材に取り付けられた操作スイッチ２４０４を備えている。
【０１２４】
さらにまた、本体２４０１には、画像の受像部２４０６、集積化回路２４０７、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５が備えられている。
【０１２５】
このような電子装置においても全体の構成を小型化するために本明細書で開示する複合化回路を利用することが有用となる。
【０１２６】
特に通信機能等の負荷機能が追加されたものとなると、そのための高周波回路を組み込むこと、即ち集積化することが必要となる。
【０１２７】
このためには、本明細書で開示する発明を利用することは有用である。
【０１２８】
図１０（Ｆ）に示す電子装置は、投射型の液晶表示装置である。この装置は、本体２５０１に光源２５０２、液晶表示装置２５０３、光学系２５０４備え、スクリンー２５０５に画像を投影する機能を有している。
【０１２９】
投影型の表示装置も小型軽量化が求められている。従って、そのために本明細書で開示する発明を利用することは有用である。
【０１３０】
また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいずれでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型軽量化を追求する場合には、反射型が有利である。
【０１３１】
また、表示装置として、アクティブマトリクス型のＥＬディスプレイやプラズマディスプレイ等のフラットパネルディスプレイを利用することができる。
【０１３２】
〔実施例１０〕
本実施例は、実施例１に示す構成において、基板として多結晶シリコンウエハーを利用する場合の例を示す。
【０１３３】
多結晶シリコンウエハーは、石英基板に比較して数分の１以下のコストで入手することができる。従って、回路および装置のコストを低減することに大きな寄与をすることができる。
【０１３４】
本実施例においては、まず多結晶シリコンウエハー上にプラズマＣＶＤ法により、酸化珪素膜を１μｍの厚さに成膜する。次に熱酸化を行い熱酸化膜を５０ｎｍ（５００Å）の厚さに成膜する。
【０１３５】
こうすることで、表面が平坦でまた界面特性の優れた酸化珪素膜を多結晶シリコンウエハー上に形成することができる。
【０１３６】
そしてこの酸化珪素膜を下地膜（基体）として、その上にＴＦＴを作製する。
【０１３７】
なお、多結晶シリコンウエハー上に直接熱酸化膜を成膜し、この熱酸化膜を下地膜として用いることは好ましくない。この場合、基板の多結晶構造を反映して、熱酸化膜の表面が凹凸状になり、ＴＦＴの作製、さらにはその特性に悪影響を与えてしまう。
【０１３８】
また、多結晶シリコンウエハーの代わりに単結晶シリコンウエハーを利用することもできるが、その場合には、低コスト性という利点は小さくなる。
【０１３９】
【発明の効果】
本明細書で開示する発明を利用することにより、ＧＨｚ帯というような高い周波数を扱うことのできる高周波回路を集積化できる新規な構成を提供することができる。
【０１４０】
即ち、ＴＦＴが形成された基板を貫通して接続端子（接続配線）を設け、他の基板上に形成された積層素子とこの接続端子を連結することにより、小型に集積化された高周波用モジュールを得ることができる。
【０１４１】
本明細書で開示する発明を利用したモジュールを利用することで、携帯型の情報端末をより小型軽量化することができる。さらにまた、低コスト化することができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタとＳＡＷフォルタとを複合化した構成、及びその細部、及びその等価回路を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタとインダクタとを複合化した構成を示す図。
【図６】 薄膜トランジスタとＳＡＷフォルタとを複合化した構成を示す図。
【図７】 薄膜トランジスタとＳＡＷフォルタとを複合化した構成を示す図。
【図８】 ＭＯＳ型トランジスタの寸法と特性との関係を示す図。
【図９】 複合化されたモジュールの端部の構成を示す図。
【図１０】薄膜トランジスタの複合化回路を内蔵した電子装置。
【図１１】携帯電話の構成を示すブロック図。
【符号の説明】
１０１ 石英基板
１０２ ソース領域
１０３ 活性層
１０４ ドレイン領域
１０５ ドレイン領域
１０６ 活性層
１０７ ソース領域
１０８ ゲイト絶縁膜
１０９ 多孔質状の陽極酸化膜（酸化アルミニウム膜）
１１０ アルミニウムでなるゲイト電極
１１１ 緻密な膜質を有する陽極酸化膜（酸化アルミニウム膜）
１１２ 多孔質状の陽極酸化膜（酸化アルミニウム膜）
１１３ 緻密な膜質を有する陽極酸化膜（酸化アルミニウム膜）
１１４ アルミニウムでなるゲイト電極
１１５ 低濃度不純物領域
１１６ オフセットゲイト領域
１１７ チャンネル形成領域
１１８ オフセットゲイト領域
１１９ 低濃度不純物領域
１２２ 低濃度不純物領域
１２３ オフセットゲイト領域
１２４ チャネル形成領域
１２５ オフセットゲイト領域
１２６ 低濃度不純物領域
１２８ 窒化珪素膜
１２９ ポリイミド樹脂膜
１３０ ソース電極（ソース配線）
１３１ ドレイン電極（ドレイン配線）
１３２ ソース電極（ソース配線）
２０１ コンタクト用の開口
２０５ 窒化アルミニウム膜
２０６ コンタクト用の電極
３０１ 石英基板
３０２ 誘電物
３０３ ＳＡＷフィルターを構成する電極
３０４ ＳＡＷフィルターを構成する電極
３０５ コンタクト用の電極
３０６ 接着層
４０２ 非晶質珪素膜
４０３ 酸化珪素膜でなるマスク
４０４ 開口
４００ 表面に接して保持されたニッケル元素
４０５ 結晶成長方向
４０６ 結晶性珪素膜
４０９ ゲイト絶縁膜
４１０ ゲイト電極の基となるアルミニウムパターン
４１１ ゲイト電極の基となるアルミニウムパターン
５００ 基板
５０１ 誘電体
５０２ インダクタを構成する導電パターン
５０３ インダクタの他方の配線
５０４ インダクタの一方の配線
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタとセラミックス素子やフェライト素子とを集積化した構成に関する。本明細書で開示する発明は、例えば、携帯電話で代表されるような小型軽量な情報端末に利用することができる。
【０００２】
【従来の技術】
近年、石英基板やガラス基板上に成膜された珪素薄膜を利用してトランジスタを作製する技術が研究されている。それらは、一部で商品化されている。このトランジスタは、薄膜トランジスタやＴＦＴと称されている。
【０００３】
ＴＦＴが研究されている主な目的は、液晶表示装置に利用することにある。これは、マトリクス状に配置された多数の画素の一つ一つにＴＦＴをスイッチング素子として配置し、画素電極に保持させる電荷をＴＦＴにより制御する構成を有している。
【０００４】
また、さらに進んだ構成として、アクティブマトリクス回路以外に該回路を駆動するための周辺駆動回路をもＴＦＴで構成し、さらに集積度を高めた構成も知られている。
【０００５】
また、周辺駆動回路以外に、画像情報取り扱う回路や外部との情報をやり取りするための回路を薄膜トランジスタで構成し、全体の構成をシステム化することも考えられている。
【０００６】
近年、いろいろな情報処理機能を有した情報処理端末が注目されている。この情報処理端末は、モバイルコンピュータと称されている。その機能としては、ＦＡＸ機能や電話機能等の通信機能、各種情報の記憶や演算処理機能がある。
【０００７】
この情報処理端末は、携帯できるような小型軽量であることが要求される。また、画像情報を取り扱うための薄膜ディスプレイ（フラットパネルディスプレイとも称される）を搭載することが要求される。
【０００８】
また、情報処理端末には、当然のことながら、外部との情報のやり取りをするための回路が必要になる。
【０００９】
今後情報伝達手段としてコードレス化が進行するのは必至である。具体的には、高密度な情報をやり取りできるＧＨｚ帯以上の電波を利用して、情報のやり取うを行う機能が要求される。
【００１０】
従って、上述したような情報処理端末には、軽量小型化された装置内にＧＨｚ帯の電波を発振及び受信できる機能を有する高周波回路が要求される。
【００１１】
一般に上記の高周波回路は、単結晶シリコンウエハーを利用したトランジスタや化合物半導体を利用したトランジスタと、チップ型のインダクタやコンデンサ、さらにＳＡＷ素子のようなフィルター素子とを集積化して構成されている。
【００１２】
しかし、今後ますます多機能化が要求され、さらに小型軽量化、薄型化、低コスト化が要求される技術傾向においては、その集積化をさらに高めることは困難であるのが現状である。
【００１３】
【発明が解決しようとする課題】
本明細書で開示する発明は、ＧＨｚ帯といような高い周波数を扱うことのできる高周波回路を集積化できる新規な構成を提供することを課題とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
絶縁表面上に薄膜トランジスタが形成された基板と、
前記薄膜トランジスタに接続され、前記基板を貫通して形成された端子と、
前記端子に接続された積層素子と、
を有することを特徴とする。
【００１５】
他の発明の構成は、
絶縁表面上に薄膜トランジスタが形成された第１の基板と、
積層素子が形成された第２の基板と、
が張り合わされた構造を有し、
前記第１の基板を貫通して形成された端子により前記薄膜トランジスタと前記積層素子とが接続されていることを特徴とする。
【００１６】
積層素子としては、磁性材料または誘電体材料を積層したものを用いることができる。磁性材料としては、セラミックス材料の一種であるフェライトを利用した構成のものを挙げることができる。
【００１７】
上記発明の実施態様としては、薄膜トランジスタでもって高周波回路が構成され、積層素子でもってフィルター回路が構成されている構成を挙げることができる。
【００１８】
また、薄膜トランジスタが発する熱を放熱するために第１の基板上に放熱層を形成することは有効である。放熱層としては、窒化アルミニウム等の熱伝導性の高い材料を用いることが望ましい。
【００１９】
他の発明の構成は、
絶縁表面上に薄膜トランジスタが形成された第１の基板と、
受動素子が形成された第２の基板と、
が張り合わされた構造を有し、
前記第１の基板を貫通して形成された端子により前記薄膜トランジスタと前記受動素子とが接続されていることを特徴とする。
【００２０】
放熱層を構成する材料としては、窒化アルミニウム（ＡｌＮ）以外に、窒化アルミニウムに酸素を添加した材料（ＡｌＯＮと表記される）、サイアロンと総称されるＳｉ、Ａｌ、Ｏ、Ｎの元素からなる結晶質化合物、ＡｌＯＮＣで示される材料を利用することもできる。
【００２１】
これらの材料は、基板との間や素子との間の応力緩和、熱伝導性の制御といった点で有用なものとなる。
【００２２】
また、これらの材料は、電気絶縁性、高熱伝導性、耐熱性、透光性等の特徴を有している。
【００２３】
【発明の実施の形態】
図３（Ａ）に示すように、石英基板３０１上に薄膜トランジスタを集積化し、他の基板３０１上にセラミックス素子（例えば、ＳＡＷフィルター等）を集積化し、この２つの基板を貼り合わせた構造とする。
【００２４】
そして、石英基板３０１に形成された開口を介して、コンタクト配線２０６を形成し、薄膜トランジスタとセラミックス素子とを連結した構成とする。
【００２５】
こうすることで、図３（Ｂ）に示すような薄膜トランジスタとセラミックスフィルタのような受動素子とを集積化したモジュールを構成することができる。
【００２６】
受動素子としては、インダクタやキャパシタ、さらに抵抗等を採用することができる。また、発振素子等を集積化することもできる。
【００２７】
石英基板上に薄膜トランジスタを集積化した構成を採用することは以下の有用性がある。
（１）基板の形状の選択性が高い。
（２）大面積化することができる。
（３）アクティブマトリクス型のディスプレイ等を同一基板上に集積化することができる。
（４）集積度を高めた場合における応力の発生の問題を緩和することができる。
【００２８】
【実施例】
〔実施例１〕
図１〜図３に本実施例の作製工程を示す。本実施例に示すのは、薄膜トランジスタ回路とＳＡＷフィルタ（表面弾性波フィルタ）とを集積化した構成である。ＳＡＷフィルタは、ＢＰＦ（バンドパスフィルター）機能を有している。
【００２９】
ここでは、ＣＭＯＳ回路とその出力に接続されたＳＡＷフィルタとでなる構成を示す。
【００３０】
まず、図１（Ａ）に示すように石英基板１０１上に結晶性珪素膜でなる薄膜トランジスタの活性層１０３と１０６を形成する。活性層の形成方法は後述する。
【００３１】
活性層１０３と１０６を形成したら、ゲイト絶縁膜１０８を形成する。ゲイト絶縁膜は、プラズマＣＶＤ法で成膜された酸化珪素膜とその後に成膜された熱酸化膜との積層膜とでなる。
【００３２】
ゲイト絶縁膜１０８を形成したら、アルミニウムでなるゲイト電極のもととなるパターンを形成する。そして、陽極酸化法により多孔質状の陽極酸化膜１０９、１１２をまず成膜する。さらに陽極酸化法により緻密なバリア型の膜質を有する陽極酸化膜１１１、１１３を成膜する。
【００３３】
この２種類の陽極酸化膜の膜質は、陽極酸化時に利用する電解溶液の種類を選択することによって決めることができる。
【００３４】
こうして図１（Ａ）に示す状態を得たる。次にソース及びドレイン領域を形成するための条件で不純物元素のドーピングを行う。
【００３５】
ここでは、左側にＰチャネル型のＴＦＴを形成し、右側にＮチャネル型のＴＦＴを形成する。
【００３６】
この工程は、プラズマドーピング法を用いて、レジストマスクでそれぞれのＴＦＴが形成される領域を選択的にマスクし、Ｐ及びＮ型を付与するためのドーパント元素を選択的にドーピングすることによって行われる。
【００３７】
この工程において、Ｐチャネル型のＴＦＴのソース領域１０２、ドレイン領域１０４が自己整合適に形成される。また、Ｎチャネル型のＴＦＴのソース領域１０７、ドレイン領域１０５が自己整合適に形成される。
【００３８】
次に多孔質状の陽極酸化膜１０９と１１２を選択的に除去する。こうして、図１（Ｂ）に示す状態を得る。
【００３９】
図１（Ｂ）に示す状態で再度のドーピングを行う。ここでは、先のドーピングよりも低ドーズ量でもって（即ちライトドーピングの条件でもって）ドーピングを行う。
【００４０】
この工程では、１１５、１１９、１２２、１２６の領域にライトドーピングが行われる。そして１１５と１１９の領域がＰチャネル型のＴＦＴの低濃度不純物領域となる。また、１２２と１２６の領域がＮチャネル型のＴＦＴの低濃度不純物領域となる。
【００４１】
こうして図１（Ｂ）に示す状態を得る。次に層間絶縁膜として窒化珪素膜１２８をプラズマＣＶＤ法でもって成膜する。さらにポリイミド樹脂膜１２９をスピンコート法でもって成膜する。
【００４２】
層間絶縁膜に樹脂材料を用いた場合、その表面を平坦にすることができ、後に配線等を形成する場合に有利となる。樹脂材料としては、ポリイミドの他にポリアミド、ポリイミドアミド、アクリル、エポキシ等を利用することができる。
【００４３】
こうして図１（Ｃ）に示す状態を得る。次にコンタクトホールの形成を行い、Ｐチャネル型のＴＦＴのソース電極（及びそこから延在したソース配線）１３０、Ｎチャネル型のＴＦＴのソース電極（及びそこから延在したソース配線）１３２、両ＴＦＴにおいて共通のドレイン電極（およびそこから延在したドレン配線）１３１を形成する。
【００４４】
こうして図１（Ｄ）に示す状態を得る。次に図２（Ａ）に示すように石英基板１０１の裏面側を研磨し、石英基板を薄くする。
【００４５】
次に図２（Ｂ）に示すように、開口２０１を形成する。この開口は、ドレイン電極（及びドレイン配線）２０３に達するものとして形成される。
【００４６】
図２（Ｂ）に示す状態を得たら、開口２０１を介して基板１０１の裏面側に貫通する電極端子２０６を形成する。（図２（Ｃ））
【００４７】
次に図２（Ｃ）に示すように窒化アルミニウム膜２０５を成膜する。この窒化アルミニウム膜は、ＴＦＴが発する熱を放熱させる機能を有している。
【００４８】
図２（Ｃ）に示す状態を得たら、図３（Ａ）に示すように石英基板３０６とＳＡＷフィルターを形成した石英基板３０１とを接着層３０６を介して接着する。
【００４９】
この接着層３０６としては、接着バインダ中に導電性を有する微粒子を分散させ、厚さ方向に導電性を有せしめたものを用いてもよい。
【００５０】
ＳＡＷフィルターは、石英基板３０１上にチタン酸バリウム膜３０２が成膜され、その上に上面から見ると図３（Ｃ）に示すパターンを有する櫛型の電極３０３と３０４とが形成された構造を有している。また、３０４で示すのは樹脂材料でなる層間絶縁膜である。
【００５１】
そしてＳＡＷフィルタを構成する一方の電極３０３には、コンタクト用の電極３０５が設けられ、この電極はＴＦＴが形成された石英基板３０６を貫通して設けられた電極端子２０６と接触するようになっている。
【００５２】
図３（Ａ）に示す構成は、図３（Ｂ）の等価回路で示される。この回路は、ＣＭＯＳ回路の出力にＳＡＷフィルターでなるバンドパスフィルターが配置された構成となる。
【００５３】
本実施例に示すような構成を採用することにより、トランジスタで構成される各種回路とフィルタ素子とを集積化しモジュールとすることができる。
【００５４】
このような構成とすることで、携帯電話や携帯型の情報処理端末に利用できる高周波モジュールを得ることができる。
【００５５】
そしてこのようなモジュール化された部品を利用することにより、携帯電話や携帯型の情報処理端末をより小型化し、また低コスト化することができる。
【００５６】
〔薄膜トランジスタの作製工程〕
図１（Ａ）に示す状態が得られるまでの薄膜トランジスタの作製工程を以下に示す。
【００５７】
まず図４（Ａ）に示すように石英ガラス基板１０１上に減圧熱ＣＶＤ法により、非晶質珪素膜４０２を５００Åの厚さに成膜する。なお、石英基板の表面は十分に平坦性を有していることが重要となる。
【００５８】
非晶質珪素膜を成膜したら、酸化珪素膜でなるマスク４０３を形成する。このマスク４０３は、４０４で示される部分に開口が形成されている。この開口４０４の部分において、非晶質珪素膜４０２が露呈する構造となっている。
【００５９】
この開口は、図面手前側から奥行き方向に長手状を有したものとして形成される。
【００６０】
次にスピンコート法により、１００ｐｐｍ（重量換算）のニッケル元素を含んだ酢酸ニッケル塩溶液を塗布する。こうして、４０５で示されるようにニッケル元素が表面に接して保持された状態が得られる。（図４（Ａ））
【００６１】
ニッケル元素の導入方法としては、ＣＶＤ法、スパッタ法、プラズマ処理、イオン注入法等の方法を用いることができる。
【００６２】
またニッケル元素以外に、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれたものを用いることができる。
【００６３】
次に常圧の窒素雰囲気中において６００℃、８時間の加熱処理を施す。この工程では、４０５で示されるように基板に平行な方向への結晶成長が進行する。（図４（Ｂ））
【００６４】
この加熱処理は電気炉において行う。この加熱処理を行うことによって、数十ｎｍ〜数百ｎｍ程度の径を有する円柱状の結晶構造体が多数平行に配列した状態が得られる。この結晶構造体の長手方向は、４０５で示される結晶成長方向に一致する。この結晶構造体はその延在する方向に延在する結晶粒界によって仕切られている。また、この結晶粒界は不活性なものであることが確かめられている。
【００６５】
上記の加熱処理は、その温度を４５０℃〜１１００℃程度の間から選択することができる。
【００６６】
結晶化を行うための加熱処理が終了したら、酸化珪素膜でなるマスク４０３を除去する。そして、ＨＣｌを３体積％含んだ酸素雰囲気中において、９５０℃、２０分の加熱処理を行う。この工程においては、熱酸化膜が２００Åの厚さに成膜れる。そして、珪素膜の厚さは、５００Åから４００Åへと減少する。
【００６７】
この工程においては、熱酸化膜の形成に伴って、珪素原子の不対結合手が減少し、膜中の欠陥が大きく減少する。この熱酸化膜の形成工程は重要であり、この工程を経ることによって、最終的に得られる薄膜トランジスタの高い特性が保証される。
【００６８】
この熱酸化膜中には、珪素膜中に比較して、含まれているニッケル元素が比較的高濃度なものとなる。
【００６９】
この熱酸化膜の形成を行うことによって、円柱状の結晶構造体が顕著な形で得られるようになる。このことは、電子顕微鏡による観察で確認されている。
【００７０】
上記熱酸化膜の成膜が終了したら、その熱酸化膜を除去する。こうすることにより、ニッケル元素を排除することができる。
【００７１】
次に得られた結晶性珪素膜に対してパターニングを行うことにより、図４（Ｃ）の１０３と１０６とで示されるパターンを得る。
【００７２】
ここで、パターン１０３はＰチャネル型の薄膜トランジスタの活性層となるパターンである。また、１０６はＰチャネル型の薄膜トランジスタの活性層となるパターンである。
【００７３】
活性層を形成したら、ゲイト絶縁膜４０９を形成するためにまずプラズマＣＶＤ法により酸化珪素膜（ＣＶＤ酸化膜）を２００Åの厚さに成膜する。ＣＶＤ酸化膜を成膜したら、再度の熱酸化を行い熱酸化膜を成膜する。
【００７４】
この熱酸化膜を成膜する工程では、ＨＣｌを３体積％含有した酸素雰囲気中において、９５０℃、２０分の加熱処理を行う。この工程において、２００Åの厚さに熱酸化膜を成膜する。
【００７５】
この熱酸化膜は、先に成膜したＣＶＤ酸化膜の内側、即ち活性層との界面付近に成膜される。こうして、内側から順に積層された熱酸化膜とＣＶＤ酸化膜とでなるゲイト絶縁膜４０９が形成される。そして、最終的な活性層の厚さは３００Åとなる。（図４（Ｃ））
【００７６】
図４（Ｃ）に示す状態を得たら、スカンジウムを微量に含有させたアルミニウム膜をスパッタ法によって４００ｎｍ（４０００Å）の厚さに成膜する。そしてこれをパターニングすることにより、図４（Ｄ）の４１０、４１１で示されるアルミニウムパターンを形成する。このアルミニウムパターンがゲイト電極のもととなるパターンとなる。こうして図４（Ｄ）に示す状態を得る。
【００７７】
ここで示すような薄膜トランジスタは、単結晶シリコンウエハーを利用したＭＯＳ型トランジスタと同等以上の特性を示す。
【００７８】
図８の実線で示されるのは、ここで示す作製方法に従って得た、ゲイト絶縁膜の厚さが３０ｎｍ（３００Å）、チャネル長が0.6 μｍの薄膜トランジスタの特性の一例を示すものである。
【００７９】
この薄膜トランジスタは、２μｍルールの作製工程でもって、作製したものである。また、チャネル長を短くする方法として、ゲイト電極の側面を陽極酸化する技術を利用している。
【００８０】
図の横軸は電源電圧であり、縦軸はDelay Time（遅延時間）である。Delay Timeは、動作速度の逆数に対応するものであり、その値が小さい程、高速動作が可能であることを示すものである。
【００８１】
図８において点線で示される他のデータは、単結晶シリコンウエハーを利用したＭＯＳ型トランジスタのものを示す比較データである。
【００８２】
図８に示す比較データは、スケーリング則と呼ばれるＭＯＳ型トランジスタの寸法（チャネル長とゲイト絶縁膜の厚さ）とDelay Time（遅延時間）との関係を示すものである。
【００８３】
スケーリング則は、ＭＯＳ型トランジスタの寸法を小さくしていくと、特定の法則に従って、その高周波特性が高くなるという考え方である。（勿論厳密なものではない）
【００８４】
図８の点線で示すプロット点は、概略ではあるがスケーリング則に従ったものとなっている。
【００８５】
その中で、本明細書で開示する作製方法で得られた薄膜トランジスタは、従来のスケーリング則から予測される高周波特性よりも数ランク高いものとなっていることが見て取れる。
【００８６】
単結晶シリコンウエハーを利用したＭＯＳ型トランジスタのスケーリング則に従うならば、実線で示されるＴＦＴのプロット点は、もっとDelay Time（遅延時間）が大きな値となる。
【００８７】
例えば、従来のスケーリング則に従うならば、チャネル長が0.6 μｍでゲイト絶縁膜の厚さ（tox)が30nmのＭＯＳ型トランジスタのDelay Time（遅延時間）は、少なくともチャネル長が0.5 μｍ、ゲイト絶縁膜の厚さ（tox)が11nmのプロット点よりも大きなものとなるはずである。
【００８８】
このように、本明細書で開示する薄膜トランジスタは、従来のＭＯＳ型トランジスタを凌駕する特性を示す。
【００８９】
〔実施例２〕
本実施例は、図３（Ａ）に示すような構成において、基板としてセラッミクス基板を利用する場合の例である。
【００９０】
この場合、
（１）基板の全てをセラミックス基板とする。
（２）ＴＦＴ基板あるいはＳＡＷ素子が形成された基板をセラミックス基板とする。
という選択肢がある。
【００９１】
セラミックス基板を利用する場合、材料の選択の自由度が高くなり、生産性やコスト点で有利となる。
【００９２】
なお、基板としてセラミックス基板を利用する場合には、表面の平坦性の優れたものを選択することが重要となる。特に、ＴＦＴが形成される基板（ＴＦＴ基板）は、表面の平坦性が優れていることに加えて、ピンホールのないものを選択することが重要となる。
【００９３】
〔実施例３〕
本実施例は、図３に示す構成において、ＳＡＷフィルターでなるＢＰＦ（バンドパスフィルター）の代わりにインダクダを配置する場合の例である。
【００９４】
図５に本実施例の概略の構成を示す。図３と同じ部分は、図３に示すのと同じ構造を有している。
【００９５】
図５において、５０２がインダクタを構成する導電パターンである。５０１が導電パターン間に存在する誘電体である。５０４は、インダクタの一方の端子パターンであり、Ｐチャネル型のＴＦＴとＮチャネル型のＴＦＴとでなるインバータの出力に接続されている。５０３は、インダクタの他方の端子パターンであり、図示しない他の素子や配線に延在している。５００はセラミックス材料でなる基板である。
【００９６】
ここではインダクタを配置する例を示したが、他に、
（１）チップコンデンサー
（２）圧電材料を利用した素子。（例えば電圧制御発振器（ＶＣＯ））
（３）フェライトを利用した素子。
等の素子を配置することができる。
【００９７】
〔実施例４〕
本実施例は、図３に示す構成の変形例である。図６に本実施例の概略の構成を示す。本実施例で特徴とするのは、窒化アルミニウム膜６０１上にさらにアルミニウム膜を成膜したことである。
【００９８】
こうすることで、ＴＦＴが発する熱をさらに高い効率でもって放熱させることができる。これは、ＴＦＴを高速動作させる場合に有用な構成となる。
【００９９】
〔実施例５〕
本実施例は、実施例４に示す構成をさらに改良した例である。本実施例の概略の構成を図７に示す。
【０１００】
本実施例に示す構成が特徴とするのは、石英基板６０１上に窒化アルミニウム膜６０２を設けたことである。こうすることで、ＴＦＴの活性層で発生する熱を効果的に放熱することができる。
【０１０１】
〔実施例６〕
本実施例は、図３（Ａ）に示すような構成におけるモジュール端部の構成に関する。即ち、本実施例は、図３（Ａ）に示すようなモジュールを装置に利用する場合におけるモジュールの装着方法に関する。
【０１０２】
図９に図３（Ａ）に示すようなモジュールの端部の様子を示す。図９に示される構成では、ＴＦＴのソース（またはドレイン）から延在した配線１３０が外部への引き出し電極（引き出し端子）９０１に接続されている。
【０１０３】
また、セラミックス素子等が形成された基板３０１上に形成された配線９０３が外部への引き出し電極（引き出し端子）９０２に接続されている。
【０１０４】
配線９０３は、基板３０１上に形成されたＳＡＷ素子やインダクタに接続されている。
【０１０５】
このような構成とすることにより、モジュール化された基板を装置に設けられた接続端子に直接差し込むことができる。
【０１０６】
このような構成とすることにより、装置の汎用性を高めることができ、また生産コストを低減することができる。
【０１０７】
〔実施例７〕
本実施例は、図７に示す構成において、石英基板６０１の研摩を完全に行い、窒化アルミニウム膜６０２をＴＦＴ基板とした場合の例を示す。この場合、窒化アルミニウム膜６０２に単体として基板となりうる強度（少なくとも基板３０１と貼り合わせる段階まで）が要求される。
【０１０８】
このような構成とした場合、ＴＦＴが発する熱の放熱効果を高めることができる。
【０１０９】
〔実施例８〕
本実施例は、図３（Ａ）に示すような構成を採用した場合において、図示しない他の部分にアクティブマトリクス型の液晶表示装置を集積化した場合の例を示す。
【０１１０】
この場合、図３（Ａ）の石英基板１０１上にの他部に図示しないアクティブマトリクス回路を形成し、さらにこの石英基板をＴＦＴ側基板とし、図示しない他の透光性基板を対向基板とする。そして、この２つの基板を液晶層を介して貼り合わせることにより、アクティブマトリクス型の液晶表示装置を構成することができる。
【０１１１】
このような構成を採用することにより、高周波回路に加えて、ディスプレイをもモジュール化した構成を得ることができる。
【０１１２】
〔実施例９〕
本実施例では、図３に示すような薄膜トランジスタ回路と受動素子やセラミックス素子とを複合化した複合化回路を利用した電子装置の例を示す。
【０１１３】
（Ａ）に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有している。
【０１１４】
この電子装置は、本明細書で開示する複合化回路でなる集積化回路２００６を本体２００１の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ２００５、画像を取り込むカメラ部２００２、さらに操作スイッチ２００４を備えている。
【０１１５】
図１０（Ｂ）に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。この装置は、頭に装着して、疑似的に目の前に画像を表示する機能を有している。この電子装置は、バンド２１０３によって、本体２１０１を頭に装着する。画像は、左右の目に対応した液晶表示装置２１０２によって作成される。
【０１１６】
このような電子装置は、小型軽量なものとしなければならので、本明細書で開示する複合化回路を利用するのに好適なものとなる。
【０１１７】
図１０（Ｃ）に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機能を有している。アンテナ２２０４で捉えた衛星からの情報は、本体２２０１内部に備えた電子回路で処理され、液晶表示装置２２０２に必要な情報が表示される。
【０１１８】
装置の操作は、操作スイッチ２２０３によって行われる。このような装置においても全体の構成を小型化するための工夫が必要とされる。そして、そのために本明細書で開示する複合化回路を利用することが有用となる。
【０１１９】
図１０（Ｄ）に示すのは、携帯電話である。この電子装置は、本体２３０１にアンテナ２３０６、音声出力部２３０２、液晶表示装置２３０４、操作スイッチ２３０５、音声入力部２３０３を備えている。
【０１２０】
このような電子装置においても全体の構成を小型化するために本明細書で開示する複合化回路を利用することが有用となる。
【０１２１】
図１１に図１０（Ｄ）に示すような電子装置のブロック構成図を示す。例えば、受信状態においては、アンテナ２００２で受けた電波は、無線入出力部２００３に送られる。そして、無線制御部２００７及びＣＰＵ２００８で制御される辺復調部２００４及びチャンネルコーデック部２００５を通って、音声処理部２００６に送られる。そして、音声処理部２００６で駆動されるスピーカ２０１０から音声情報として出力される。
【０１２２】
発振状態においては、マイク２００９から音声情報が入力され、上記とは逆の経路を経て、アンテナ２００２から電波として出力される。
【０１２３】
図１０（Ｅ）に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。この電子装置は、本体２４０１に開閉部材に取り付けられた液晶ディスプレイ２４０２、開閉部材に取り付けられた操作スイッチ２４０４を備えている。
【０１２４】
さらにまた、本体２４０１には、画像の受像部２４０６、集積化回路２４０７、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５が備えられている。
【０１２５】
このような電子装置においても全体の構成を小型化するために本明細書で開示する複合化回路を利用することが有用となる。
【０１２６】
特に通信機能等の負荷機能が追加されたものとなると、そのための高周波回路を組み込むこと、即ち集積化することが必要となる。
【０１２７】
このためには、本明細書で開示する発明を利用することは有用である。
【０１２８】
図１０（Ｆ）に示す電子装置は、投射型の液晶表示装置である。この装置は、本体２５０１に光源２５０２、液晶表示装置２５０３、光学系２５０４備え、スクリンー２５０５に画像を投影する機能を有している。
【０１２９】
投影型の表示装置も小型軽量化が求められている。従って、そのために本明細書で開示する発明を利用することは有用である。
【０１３０】
また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいずれでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型軽量化を追求する場合には、反射型が有利である。
【０１３１】
また、表示装置として、アクティブマトリクス型のＥＬディスプレイやプラズマディスプレイ等のフラットパネルディスプレイを利用することができる。
【０１３２】
〔実施例１０〕
本実施例は、実施例１に示す構成において、基板として多結晶シリコンウエハーを利用する場合の例を示す。
【０１３３】
多結晶シリコンウエハーは、石英基板に比較して数分の１以下のコストで入手することができる。従って、回路および装置のコストを低減することに大きな寄与をすることができる。
【０１３４】
本実施例においては、まず多結晶シリコンウエハー上にプラズマＣＶＤ法により、酸化珪素膜を１μｍの厚さに成膜する。次に熱酸化を行い熱酸化膜を５０ｎｍ（５００Å）の厚さに成膜する。
【０１３５】
こうすることで、表面が平坦でまた界面特性の優れた酸化珪素膜を多結晶シリコンウエハー上に形成することができる。
【０１３６】
そしてこの酸化珪素膜を下地膜（基体）として、その上にＴＦＴを作製する。
【０１３７】
なお、多結晶シリコンウエハー上に直接熱酸化膜を成膜し、この熱酸化膜を下地膜として用いることは好ましくない。この場合、基板の多結晶構造を反映して、熱酸化膜の表面が凹凸状になり、ＴＦＴの作製、さらにはその特性に悪影響を与えてしまう。
【０１３８】
また、多結晶シリコンウエハーの代わりに単結晶シリコンウエハーを利用することもできるが、その場合には、低コスト性という利点は小さくなる。
【０１３９】
【発明の効果】
本明細書で開示する発明を利用することにより、ＧＨｚ帯というような高い周波数を扱うことのできる高周波回路を集積化できる新規な構成を提供することができる。
【０１４０】
即ち、ＴＦＴが形成された基板を貫通して接続端子（接続配線）を設け、他の基板上に形成された積層素子とこの接続端子を連結することにより、小型に集積化された高周波用モジュールを得ることができる。
【０１４１】
本明細書で開示する発明を利用したモジュールを利用することで、携帯型の情報端末をより小型軽量化することができる。さらにまた、低コスト化することができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタとＳＡＷフォルタとを複合化した構成、及びその細部、及びその等価回路を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタとインダクタとを複合化した構成を示す図。
【図６】 薄膜トランジスタとＳＡＷフォルタとを複合化した構成を示す図。
【図７】 薄膜トランジスタとＳＡＷフォルタとを複合化した構成を示す図。
【図８】 ＭＯＳ型トランジスタの寸法と特性との関係を示す図。
【図９】 複合化されたモジュールの端部の構成を示す図。
【図１０】薄膜トランジスタの複合化回路を内蔵した電子装置。
【図１１】携帯電話の構成を示すブロック図。
【符号の説明】
１０１ 石英基板
１０２ ソース領域
１０３ 活性層
１０４ ドレイン領域
１０５ ドレイン領域
１０６ 活性層
１０７ ソース領域
１０８ ゲイト絶縁膜
１０９ 多孔質状の陽極酸化膜（酸化アルミニウム膜）
１１０ アルミニウムでなるゲイト電極
１１１ 緻密な膜質を有する陽極酸化膜（酸化アルミニウム膜）
１１２ 多孔質状の陽極酸化膜（酸化アルミニウム膜）
１１３ 緻密な膜質を有する陽極酸化膜（酸化アルミニウム膜）
１１４ アルミニウムでなるゲイト電極
１１５ 低濃度不純物領域
１１６ オフセットゲイト領域
１１７ チャンネル形成領域
１１８ オフセットゲイト領域
１１９ 低濃度不純物領域
１２２ 低濃度不純物領域
１２３ オフセットゲイト領域
１２４ チャネル形成領域
１２５ オフセットゲイト領域
１２６ 低濃度不純物領域
１２８ 窒化珪素膜
１２９ ポリイミド樹脂膜
１３０ ソース電極（ソース配線）
１３１ ドレイン電極（ドレイン配線）
１３２ ソース電極（ソース配線）
２０１ コンタクト用の開口
２０５ 窒化アルミニウム膜
２０６ コンタクト用の電極
３０１ 石英基板
３０２ 誘電物
３０３ ＳＡＷフィルターを構成する電極
３０４ ＳＡＷフィルターを構成する電極
３０５ コンタクト用の電極
３０６ 接着層
４０２ 非晶質珪素膜
４０３ 酸化珪素膜でなるマスク
４０４ 開口
４００ 表面に接して保持されたニッケル元素
４０５ 結晶成長方向
４０６ 結晶性珪素膜
４０９ ゲイト絶縁膜
４１０ ゲイト電極の基となるアルミニウムパターン
４１１ ゲイト電極の基となるアルミニウムパターン
５００ 基板
５０１ 誘電体
５０２ インダクタを構成する導電パターン
５０３ インダクタの他方の配線
５０４ インダクタの一方の配線
Claims (3)
- 絶縁性基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜に第１のコンタクトホールを形成し、
前記第１のコンタクトホールにおいて前記薄膜トランジスタと接続する配線を前記層間絶縁膜上に形成し、
前記絶縁性基板の裏面から前記絶縁性基板及び前記層間絶縁膜を貫通し、前記配線が露呈する第２のコンタクトホールを形成し、
前記第２のコンタクトホールにおいて前記配線と接続する端子を形成し、
コンタクト用の電極を有する積層素子を形成し、
前記絶縁性基板と前記積層素子とを前記絶縁性基板の裏面から接着することにより前記端子と前記コンタクト用の電極を電気的に接続することを特徴とする、高周波を扱う機能を有する複合化回路の作製方法。 - 第１の絶縁性基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜に第１のコンタクトホールを形成し、
前記第１のコンタクトホールにおいて前記薄膜トランジスタと接続する配線を前記層間絶縁膜上に形成し、
前記第１の絶縁性基板の裏面から前記第１の絶縁性基板及び前記層間絶縁膜を貫通し、前記配線が露呈する第２のコンタクトホールを形成し、
前記第２のコンタクトホールにおいて前記配線と接続する端子を形成し、
第２の絶縁性基板上にコンタクト用の電極を有する積層素子を形成し、
前記第１の絶縁性基板と前記積層素子とを前記第１の絶縁性基板の裏面から接着することにより前記端子と前記コンタクト用の電極を電気的に接続することを特徴とする、高周波を扱う機能を有する複合化回路の作製方法。 - 第１の絶縁性基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタ上に層間絶縁膜を形成し、
前記層間絶縁膜に第１のコンタクトホールを形成し、
前記第１のコンタクトホールにおいて前記薄膜トランジスタと接続する配線を前記層間絶縁膜上に形成し、
前記第１の絶縁性基板の裏面から前記第１の絶縁性基板及び前記層間絶縁膜を貫通し、前記配線が露呈する第２のコンタクトホールを形成し、
前記第２のコンタクトホールにおいて前記配線と接続する端子を形成し、
第２の絶縁性基板上にコンタクト用の電極を有する受動素子を形成し、
前記第１の絶縁性基板と前記受動素子とを前記第１の絶縁性基板の裏面から接着することにより前記端子と前記コンタクト用の電極を電気的に接続することを特徴とする、高周波を扱う機能を有する複合化回路の作製方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980297A JP3868567B2 (ja) | 1997-01-18 | 1997-01-18 | 複合化回路の作製方法 |
| US09/008,098 US6331722B1 (en) | 1997-01-18 | 1998-01-16 | Hybrid circuit and electronic device using same |
| US09/916,916 US6515334B2 (en) | 1997-01-18 | 2001-07-26 | Hybrid circuit and electronic device using same |
| US10/353,164 US6710410B2 (en) | 1997-01-18 | 2003-01-27 | Hybrid circuit and electronic device using same |
| US10/799,722 US7154148B2 (en) | 1997-01-18 | 2004-03-15 | Hybrid circuit and electronic device using same |
| US11/276,439 US7619282B2 (en) | 1997-01-18 | 2006-02-28 | Hybrid circuit and electronic device using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980297A JP3868567B2 (ja) | 1997-01-18 | 1997-01-18 | 複合化回路の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005298617A Division JP4368840B2 (ja) | 2005-10-13 | 2005-10-13 | 半導体装置、半導体装置を内蔵した電子装置及び半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209464A JPH10209464A (ja) | 1998-08-07 |
| JP3868567B2 true JP3868567B2 (ja) | 2007-01-17 |
Family
ID=12009485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980297A Expired - Lifetime JP3868567B2 (ja) | 1997-01-18 | 1997-01-18 | 複合化回路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868567B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5121103B2 (ja) * | 2000-09-14 | 2013-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置の作製方法及び電気器具 |
| SG143972A1 (en) * | 2000-09-14 | 2008-07-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US7230316B2 (en) | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
| WO2012137574A1 (ja) | 2011-04-01 | 2012-10-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法ならびに携帯電話機 |
| CN109427975B (zh) * | 2017-08-23 | 2021-01-22 | 京东方科技集团股份有限公司 | 柔性基板及其制备方法、检测弯曲的方法以及柔性显示装置 |
| CN115332290B (zh) * | 2022-07-18 | 2024-05-28 | 之江实验室 | 一种集成声流控saw器件与薄膜晶体管器件的传感器及其制备方法、应用 |
-
1997
- 1997-01-18 JP JP1980297A patent/JP3868567B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209464A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331722B1 (en) | Hybrid circuit and electronic device using same | |
| JP6549272B2 (ja) | 半導体装置の作製方法 | |
| US8026152B2 (en) | Separation method of semiconductor device | |
| KR100549353B1 (ko) | 액티브 매트릭스 디스플레이 및 반도체 디바이스 | |
| EP1383165B1 (en) | Method of fabricating a semiconductor device | |
| US20090111247A1 (en) | Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device | |
| JP5119020B2 (ja) | スイッチ素子及びその作製方法並びに当該スイッチ素子を有する表示装置 | |
| JPH10214974A (ja) | 半導体装置およびその作製方法 | |
| TWI227940B (en) | Semiconductor device and optoelectronic device | |
| JP4671600B2 (ja) | 半導体装置の作製方法 | |
| JP3868567B2 (ja) | 複合化回路の作製方法 | |
| JP4836445B2 (ja) | 半導体装置の作製方法 | |
| JP4368840B2 (ja) | 半導体装置、半導体装置を内蔵した電子装置及び半導体装置の作製方法 | |
| JP2003195787A (ja) | 発光装置の作製方法 | |
| JP4739510B2 (ja) | 半導体装置およびその作製方法 | |
| JP5089652B2 (ja) | 複合化回路及び複合化回路を有する電子装置 | |
| JP2007073996A (ja) | 複合化回路及びその作製方法 | |
| JPH10209466A (ja) | 複合化回路及び複合化回路を内蔵した電子装置 | |
| EP1469490B1 (en) | Audio signal processing circuit, display device and electronic equipment incorporating the circuit | |
| JP5046445B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |