JP3867124B2 - 撮像素子及び該撮像素子を備える撮影装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、高速現象の連続撮影に適する撮像素子及びこの撮像素子を備える撮影装置に関するものである。
【０００２】
【従来の技術】
通常のビデオカメラでは、撮像素子から画像信号を読み出すとき、数万〜数１０万の画素で生じた電気信号を１列の画素ごとに走査し、１本の電気信号読み出し線から逐次読み出す。このため読み出しに時間がかかり、撮影速度の高速化が困難である。
【０００３】
一方、通常の高速ビデオカメラでは、撮像素子に多数の読み出し線を設け、一度に複数の画素列を走査して読み出すことにより、撮影速度の高速化を達成している。
【０００４】
撮影速度をさらに高速化するには、全画素並列処理とすればよい。すなわち、各画素全ての近傍に数個〜数１０個の電気信号蓄積要素を設け、全画素一斉にフォトダイオードで生じた電気信号を、電気信号蓄積要素に順次移送すれば撮影速度を一層高速化ができる。
【０００５】
例えば、米国特許５，３５５，１６５号には、図１９に示すように、各画素１毎に縦長のフォトダイオ−ド３が１個と、水平転送ＣＣＤ５とメモリー用垂直並列ＣＣＤ７とからなる５列６行の電気信号蓄積要素を備えるＣＣＤ型メモリーと、水平読み出しＣＣＤ９とを備える撮像素子が記載されている。この撮像素子は、連続３０枚の画像を数１０万枚／秒の撮影速度で撮影可能である。
【０００６】
しかし、上記図１６の撮像素子では、連続撮影枚数を増やすためには、各画素１が多数の電気信号蓄積要素を持つ必要があり、電気信号蓄積要素の数を増やすと画素サイズが大きくなる。撮像素子のチップ面積には限界があるため、画素サイズが大きくなると画素数が減り、空間分解能が低下する。この問題を解決するには、各画素からなる撮像面とは直角方向の下方に延びる多数の電気信号蓄積要素を設けることが考えられる。しかし、このような空間３次元の立体的な構造を有する撮像素子を単体、すなわち１枚のチップで製作することは現在の技術では不可能である。
【０００７】
これに対して、フォトダイオードのアレイを形成した１枚の平板状のチップと、それぞれ多数の電気信号蓄積要素を形成した多数枚の平面状のチップを貼り合わせ、フォトダイオードで発生した電荷を縦方向（チップの厚み方向）に移送するようにした撮像素子が提案されている。
【０００８】
また、特開平３−５０９７３号公報には、図２０に示すように、各チップ１１の１つの端面に、フォトダイオード１３の列を作り、各フォトダイオード１３に対して１本づつデジタルの記録要素１５を設け、これらのチップ１１を貼り合わせた撮像素子が記載されている。この撮像素子における１枚のチップ１１は数１００時点分連続して輝度情報を蓄積できるリニアセンサーとなる。従って、このリニアセンサーであるチップ１１を多数枚貼り合わせた撮像素子は、連続数１００枚の画像が超高速で撮影できる撮像素子となる。光線１７は、チップ面と直交する方向から、貼り合わせられたチップ１１の端面のフォトダイオード１３に対して入射する。
【０００９】
【発明が解決しようとする課題】
しかし、上記フォトダイオードのアレイを形成した１枚の平板状のチップと、電気信号蓄積要素を形成した多数枚の平面状のチップを貼り合わせた撮像素子におて、低ノイズでチップとチップの間を縦方向に電荷を輸送することは現在の技術では困難である。
【００１０】
上記図２０に示す撮像素子については、チップ面と直交する方向からチップ１１の端面から入射する光線１７に応答する低ノイズ、高精度のフォトダイオードを作製することは困難である。また、図２０の撮像素子では、十分な面積の受光面ないしは十分な数の画素を設けるには非常に多くの枚数のチップが必要である。
【００１１】
そこで、本発明は、十分な連続撮影枚数を実現可能であって、低ノイズ、高精度の高速撮影可能な撮像素子を提供することを課題としている。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、第１の発明は、第１の端部近傍に１列又は複数列を構成するように配置され、入射線を電気信号に変換する複数の変換部と、各変換部から上記第１の端部とは反対の第２の端部側へ延び、上記変換部で発生した上記電気信号を蓄積して上記第２の端部側へ順次移送する複数の電気信号蓄積部とを少なくとも有する複数のチップを備え、これら複数のチップを重ね合わせてなり、各チップの変換部の列が露出して階段状の入射面を形成するように、各チップの上記第１の端部を隣接するチップの第１の端部に対してずらしてなり、上記各チップは、上記第２の端部近傍に入出力部を備え、かつ
各チップの入出力部が階段状に露出するように、各チップの上記第２の端部を、隣接するチップの第２の端部に対してずらしてなる撮像素子を提供するものである。
また、第２の発明は、第１の端部近傍に１列又は複数列を構成するように配置され、入射線を電気信号に変換する複数の変換部と、各変換部から上記第１の端部とは反対の第２の端部側へ延び、上記変換部で発生した上記電気信号を蓄積して上記第２の端部側へ順次移送する複数の電気信号蓄積部とを少なくとも有する複数のチップを備え、これら複数のチップを重ね合わせてなり、各チップの変換部の列が露出して階段状の入射面を形成するように、各チップの上記第１の端部を隣接するチップの第１の端部に対してずらしてなり、かつ平面状の入射面と、各チップの上記変換部の列が形成する上記入射面と密接する階段状の出射面とを有するファイバーガラスを備える撮像素子を提供するものである。
【００１３】
本発明の撮像素子では、上記変換部が１列を構成する場合には、階段状に露出している変換部の列に対してチップ面と直交する方向から入射線を入射させることができる。
【００１４】
また、変換部が２列を構成する場合には、チップの枚数が同じ場合には、変換部が１列の場合と比較して総画素数が２倍となる。逆に、同じ総画素数に対しては、変換部が１列を構成する場合と比較して必要なチップの枚数が２分の１となる。
【００１５】
さらに、変換部が３列以上の場合には、チップの枚数が同じ場合には、変換部が１列を構成する場合と比較して画素数が３倍以上となる。逆に、同じ総画素数に対しては、変換部が１列を構成する場合と比較して必要なチップの枚数が３分の１以下となる。
【００１６】
本発明の撮像素子は、現状の技術で容易に製作可能であり、高い画質を持ち、かつチップの枚数を増やすことにより、数１００枚以上の画像を高速で連続撮影可能である。
【００１７】
上記入射線は、可視光線であってもよく、赤外線、紫外線、Ｘ線、電子線、イオン線、中性子線又は超音波であってもよい。すなわち変換部は、可視光線像以外の赤外線像、Ｘ線像、電子線像、イオン線像、中性子線像、超音波像等を電気信号に変換するものであってもよい。
【００１８】
上記各チップは、上記第２の端部近傍に入出力部を備え、かつ、各チップの入出力部が階段状に露出するように、各チップの上記第２の端部を、隣接するチップの第２の端部に対してずらしているので、入出力部と外部機器とを簡易かつ低ノイズで接続することができる。
【００１９】
平面状の入射面と、各チップの上記変換部の列が形成する入射面と密接する階段状の出射面とを有するファイバーガラスを設けた場合、ファイバーガラスの入射面に結像した平面画像を段階状に露出している変換部に対して直角に入射させることができる。なお、ファイバーガラスの出射面と階段状に露出した変換部とは、例えば、光学のりまたは光学オイルにより接合することができる。
【００２０】
また、上記露出した各チップの変換部の列は、上記入射線の入射方向に対して傾斜していてもよい。
【００２１】
第３の発明は、上記撮像素子を備える撮影装置を提供するものである。
【００２４】
【発明の実施の形態】
次に、図面に示す本発明の実施形態について詳細に説明する。
（第１実施形態）
図１は、本発明の第１実施形態の撮像素子２１を備える撮像装置を示しており、レンズ２３、撮像素子２１の制御装置２５、メモリ２７及びモニタ２９を備えている。
【００２５】
図２から図４に示すように、撮像素子２１は、平板状のチップ３１を多数枚重ね合わせてなり、後述するようにこの撮像素子２１を２個互いに付き合わせて１個の撮像素子としている。なお、これらの図面では、チップ３１の積層枚数、ＣＣＤの要素数等は概略的に示している。
【００２６】
各チップ３１の一辺（第１の端部３１ａ）に沿って、変換部であるフォトダイオード３３が１列に並設されている。各フォトダイオード３３には、電気信号蓄積部である直線状の垂直ＣＣＤ転送路３５が接続されている。各垂直ＣＣＤ転送路３５は、複数のＣＣＤ要素３５ａを備えている。これらフォトダイオード３３及び垂直ＣＣＤ転送路３５は並列処理部６０を構成している。
【００２７】
各チップ３１の上記フォトダイオード３３の列が設けられた第１の端部３１ａとは反対側の端部（第２の端部３１ｂ）の近傍には、１本の水平ＣＣＤ転送路３７、読み出しゲート３９、読み出しターミナル４１、ドレン線４３及びドレンターミナル４５が設けられている。本実施形態では、読み出しターミナル４１及びドレーンターミナル４５はチップ３１ａの側方の端面に設けられている。また、各チップ３１の側方の端面には、垂直ＣＣＤ転送路３５への駆動電圧供給等のための他のターミナル４７が設けられている。これらの水平ＣＣＤ転送路３７、読み出しゲート３９、読み出しターミナル４１、ドレン線４３、ドレンターミナル４５及び他のターミナル４７は、入出力部６１を構成している。
【００２８】
これらのチップ３１は、図２及び図４に示すように、各チップ３１のフォトダイオード３３の列が露出して階段状の受光面を形成するように貼り合わせてある。具体的には、各チップ３１の第１の端部３１ａを、図２において上方で隣接するチップ３１の第１の端部３１ａに対して図２において左側にずらして配置させ、それによって各チップ３１のフォトダイオード３３の列を階段状に露出させている。
【００２９】
上記階段状の受光面には光線１７の入射面４９ａが平面で、出射面４９ｂが階段状のファイバーガラス４９が取り付けられている。ファイバーガラス４９の出射面４９ｂと受光面は光学のり、光学オイル等の手段により接続され、互いに密接している。
【００３０】
各チップ３１は、フォトダイオード３３の部分を除いて図示しない遮光層により被覆されている。本実施形態では、画素ピッチは４０ミクロン、ＣＣＤピッチは水平方向に４０ミクロンで、垂直方向に１０ミクロンである。１枚のチップ３１におけるフォトダイオード３３の数は２５６個である。チップ３１の枚数は１２８枚である。この撮像素子２１を図５に示すように２個突き合わせて１個の撮像素子としている。従って、画素数は２５６×２５６（＝６５５３６）個である。また受光面サイズは１０．２４ミリメートル×１０．２４ミリメートルとなる。連続撮影枚数は２５６の４倍で１０２４枚である。
【００３１】
各チップ３１の厚みは２００ミクロンであり、チップ３１を接合して出来上がった撮像素子の最小ターミナル間隔は、２００ミクロンとなる。
【００３２】
チップ３１には、図３に示すように左側の端部に読み出しゲート３９、読み出しターミナル４１、ドレン線４３、ドレンターミナル４５が設けられているものと、右側の端部にこれら読み出しゲート３９等の要素が設けられているもの２種類があり、これら２種類のチップ３１を交互に重ね合わせている。従って、読み出しターミナル４１のピッチは４００ミクロンである。この程度のターミナルピッチがあれば、パッケージ（図示せず）とのボンディングが容易である。各読み出しターミナル４１に接続された読み出し線（図示せず）は、各チップ３１の画像信号が混じらないように１本１本別々に引き出している。他のターミナル４７については、各チップ３１上の同一位置にあるものは接続し、まとめて１本にして素子外に引き出している。これは例えば垂直ＣＣＤ転送路３５に供給する駆動電圧パターンは、全てのチップ３１について同じだからである。
【００３３】
撮影中は、ファイバーガラス４９の入射面４９ａで結像した画像がフォトダイオード３３に入射する。フォトダイオード３３で発生した電子は、垂直ＣＣＤ転送路３５上を移送される。
【００３４】
電子は、垂直ＣＣＤ転送路３５の下端まで移送されると、水平ＣＣＤ転送路３７に移送され、さらにもう１段下に設けられたドレン５１に輸送されて、ドレン線４３を経由して、ドレンターミナル４５から素子外に排出される。
【００３５】
各垂直ＣＣＤ転送路３５上には、図３では１９個のＣＣＤ要素３５ａがあり、その下に水平ＣＣＤ転送路３７があるので、常時２０枚分の最新の画像信号が上書き保存される。
【００３６】
撮影対象とする現象が生起すると、垂直転送を停止し、水平ＣＣＤ５上に蓄積されている画像信号を、水平方向に輸送して、読み出し回路から１つづつ素子外に読み出す。
【００３７】
以下、通常のＣＣＤ型撮像素子と同様に、垂直転送を１回行う毎に水平転送を行い、垂直転送路上の全ての画像信号を読み出す。
【００３８】
（第２実施形態）
図６及び図７は、本発明の第２実施形態を示している。
この第２実施形態では、チップ３１は積層型ＣＣＤ素子であり、垂直ＣＣＤ転送路３５の端部の上面に４列のフォトダイオード３３を設け、インプットゲート５５を通じて下部のＣＣＤ面に入力している。従って、第１実施形態と同一の総画素数とするために必要なチップ３１の枚数は１２８枚の４分の１、すなわち３２枚である。また、読み出し線は左右から各１６本で合計３２本である。画素ピッチは４０ミクロンでＣＣＤピッチは画素方向に見て垂直、水平とも１０ミクロンである。連続撮影枚数は１０２４枚である。第２実施形態のその他の構成及び作用は上記第１実施形態と同様である。
【００３９】
図８及び図９は、第２実施形態の変形例を示している。
この変形例では、画素配列の軸線と垂直ＣＣＤ転送路３５の軸線は平行ではなく、斜めに交差している。そのため、光電変換面とＣＣＤ上への入力ゲートの位置関係は全ての画素について同一である。このため、正方画素配置を保ちながら、疑似信号の生成などを最少限に低減することができる。図８ではインプットゲート５５は、フォトダイオード３３の平面視での図心付近に設けられている。一方、図９ではフォトダイオード３３の一側部近傍にインプットゲート５５を設けている。
【００４０】
（第３実施形態）
図１０及び図１１は、本発明の第３実施形態を示している。
この第３実施形態では、チップ３１はインターライン型であり、垂直ＣＣＤ転送路３５の端部に、一対のフォトダイオード３３を６列設け、各フォトダイオード３３の対はインプットゲート５５を介して垂直ＣＣＤ転送路３５に接続されている。
【００４１】
この第３実施形態では、第１実施形態と同一の総画素数とするために必要なチップ３１の枚数は６分の１となる。画素ピッチは３５ミクロンでＣＣＤピッチは画素方向に見て垂直、水平とも５ミクロンである。第３実施形態のその他の構成及び作用は上記第１実施形態と同様である。
【００４２】
（第４実施形態）
図１２及び図１３は、本発明の第４実施形態を示している。
この第４実施形態では、チップ３１はインターライン型であり、垂直ＣＣＤ転送路３５の上部に、フォトダイオード３３を１０列設け、図１３において縦方向の列を構成する１０個のフォトダイオード３３は、それぞれインプットゲート５５を介して１本の垂直ＣＣＤ転送路３５に接続されている。図１３において、上記１０列のフォトダイオード３３の下方側には、上記フォトダイオード３３に接続された垂直ＣＣＤ転送路３５の間にもそれぞれ３本づつ垂直ＣＣＤ転送路３５が設けられている。
【００４３】
また、図１３において下方側にドレン、右側に読み出し用のＣＣＤ転送路（図示せず）が設けられている。
【００４４】
本実施形態では、チップ３１の枚数は１００枚である。また、画素ピッチは２０ミクロンである。さらに、フォトダイオード３３は縦２０ミクロン、横１５ミクロンである。垂直ＣＣＤ転送路３５のピッチは５ミクロンである。
【００４５】
撮影時には、２００万分の１秒間、図１３において縦方向に並んだ１０個のフォトダイオード３３で光電変換しつつ、インプットゲート５５を２００万分の１秒間開き、各フォトダイオード３３から対応する垂直ＣＣＤ転送路３５へ電荷を移送する。また、この光電変換と同時に、各垂直ＣＣＤ転送路３５では、２０ＭＨｚ（２０００万分の１秒で１ステップ進む。）で１０ステップ電荷を移送する。この１０ステップの移送には２００万分の１秒要する。従って、１００万分の１秒毎にゲーティングした連続画像が蓄積され、撮影速度は１００万枚／秒である。第４実施形態のその他の構成及び作用は上記第１実施形態と同様である。
【００４６】
（第５実施形態）
図１４及び図１５は、本発明の第５実施形態を示している。
この第５実施形態では、読み出しターミナル４１、ドレンターミナル４５及び他のターミナル４７はチップ３１の端面ではなく、チップ３１のフォトダイオード３３が設けられた面と同一のチップ面の第２の端部３１ｂ近傍に設けられている。また、チップ３１の第１の端部３１ａから第２の端部３１ｂまでの長さは光線１７の入射側（図１４において上層側）のものほど長く設定している。そして、チップ３１の長さを異ならせることにより、各チップ３１の第２の端部３１ｂは、上層側の隣接するチップ３１の第２の端部３１ｂに対して図２において右側にずれており、各チップ３１の読み出しターミナル４１、ドレンターミナル４５及び他のターミナル４７を含む入出力部６１が階段状に露出している。
【００４７】
このように入出力部６１が階段状に露出していれば、上記読み出しターミナル４１、ドレンターミナル４５及び他のターミナル４７へ電気信号出力用の電線や駆動電圧供給用の電線の接続が容易になる。
【００４８】
チップ３１の端面は通常ウェハの切断部分であるため、結晶配列が乱れている場合がある。そのため、チップ３１の端面に、上記読み出しターミナル４１、ドレンターミナル４５、他のターミナル４７等を設けていると、特に、アナログ信号が入出力される場合にこれらのターミナルでノイズが発生しやすい。これに対して第５実施形態では、読み出しターミナル４１、ドレンターミナル４５及び他のターミナル４７はチップ３１の端面ではなく一方のチップ面に設けられているため、これらのターミナルで発生するノイズを低減することができる。第５実施形態のその他の構成及び作用は上記第１実施形態と同様である。
【００４９】
なお、図１６及び図１７に示すように、読み出しターミナル４１、ドレンターミナル４５及び他のターミナル４７を含む入出力部６１を、上記フォトダイオード３３を設けた面とは反対側のチップ面における第２の端部３１ｂ近傍に設け、下層側のチップ３１ほど長さを短く設定することにより、各チップ３１の第２の端部３１ｂを下層側に隣接するチップ３１の第２の端部３１ｂに対して図２において右側にずらしてもよい。この場合も、入出力部６１が階段状に露出するため、読み出しターミナル４１、ドレンターミナル４５及び他のターミナル４７への各種の線の接続が容易になると共に、これらのターミナルで発生するノイズを低減することができる。
【００５０】
本発明は、上記実施形態に限定されず、種々の変形が可能である。例えば、変換部はフォトダイオード以外の赤外線、紫外線、Ｘ線、電子線、イオン線、中性子線、超音波等の入射線を電気信号に変換するものであってもよい。この場合、赤外線像、紫外線像、Ｘ線像、電子線像、イオン線像、中性子線像、超音波像等を超高速で連続撮影することができる。
【００５１】
ファイバーガラスの結像面にマイクロレンズアレイを接着してもよい。
【００５２】
ファイバーガラスの結像面にも短時間応答Ｘ線蛍光面等、光以外の像を光線像に変換する膜を接着しても良い。
【００５３】
並列処理部は上記実施形態のようにフォトダイオードと電気信号蓄積用のＣＣＤに限定されない。例えば、フォトダイオード等の変換部と電気信号蓄積部の間にＡＤ変換器を設け、電気信号蓄積部をデジタル式としてもよい。また、並列処理部は、デジタル信号やアナログ信号の演算処理機能を備えていてもよい。
【００５４】
フォトダイオード等の変換手段上にオンチップマイクロレンズを取り付けてもよい。この場合、各オンチップマイクロレンズの焦点距離を調節することにより、変換手段が階段状に配置されていることの影響を補正してもよい。
【００５５】
上記ファイバーガラスを設けない場合には、図１８に示すように、撮像素子２１を取り付けるパッケージ６５の取付面６５ａを光線１７の入射方向に対して傾斜させ、それによって、階段状に露出したフォトダイオード３３の列からなる受光面を光線１７の入射方向に対して傾斜させてもよい。この場合、フォトダイオード３３の各列の側方から見た図心Ｇを結ぶ線Ｌが光線１７の入射方向に対して直角となるように配置することが好ましい。この場合、受光面を光線１７の入射方向に対して直交させた場合と比較して、レンズ２１（図１参照）等の光学系から各フォトダイオード３３までの距離が均一になるため、フォトダイオード３３が階段状に配置されていることによる影響を補正することができる。
【００５６】
なお、上記パッケージ６５を撮影装置本体に対して傾斜して取り付けることにより、フォトダイオード３３の列を光線１７の入射方向に対して傾斜させてもよい。
【００５７】
撮像素子を冷却してもよい。この場合、ノイズを低減することができると共に、蓄積された電気信号を保持可能な時間が延びる。
【００５８】
本発明の撮像素子を備える撮影装置は、高速撮影に限定されず、電気信号蓄積手段に多数の静止画像を記録させるようにしてもよい。
【００５９】
本発明における撮像素子の複数枚のチップを重ね合わせた構造は、並列処理を行う各種の回路素子に適用できる。すなわち、第１の端部近傍からこの第１の端部とは反対側の第２の端部に向けて設けられた並列処理部と、上記第２の端部近傍に設けられた入出力部とをそれぞれ有する複数のチップを重ね合わせて回路素子を構成する。そして、各チップの並列処理部の一部が階段状に露出するように、各チップの上記第１の端部を隣接するチップの第１の端部に対してずらし、かつ、各チップの入出力部が階段状に露出するように、各チップの上記第２の端部を隣接するチップの第２の端部に対してずらす。かかる回路素子であれば、各チップの入出力部が階段状に露出しているため、外部回路と回路素子とを低ノイズで接続することができる。
この種の回路素子としては、例えば、人間の眼の網膜から脳に至るまでの機能を模したセンサが考えられる。網膜に結像した像を脳が認識するまでには複数段階の処理が介在している。そして、これらの処理のうち初歩的ないしは簡易な処理にはセンサ自体で行うことが好ましい。本発明のチップを重ね合わせた構造であれば、並列処理部でこれらの処理を実行することができる。
【００６０】
【発明の効果】
以上の説明から明らかなように、本発明の撮像素子は、光等を電気信号に変換する１列または複数列の変換部を備える平板状のチップを、各チップの変換部の列が階段状に露出するようにずらして重ねている。よって、チップの枚数を増やすことにより十分な連続撮影枚数を実現可能であって、低ノイズ、高精度の高速撮影可能が可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の撮像素子を備える撮影装置を示す概略図である。
【図２】 第１実施形態の撮像素子の半側部を示す概略部分側面図である。
【図３】 第１実施形態の撮像素子が備える１枚のチップを示す平面図である。
【図４】 第１実施形態の撮像素子を示す部分斜視図である。
【図５】 第１実施形態の撮像素子を示す概略部分側面図である。
【図６】 第２実施形態の撮像素子を示す概略側面図である。
【図７】 第２実施形態の撮像素子が備える１枚のチップを示す部分平面図である。
【図８】 第２実施形態の変形例を示す部分平面図である。
【図９】 第２実施形態の変形例を示す部分平面図である。
【図１０】 第３実施形態の撮像素子を示す概略側面図である。
【図１１】 第３実施形態の撮像素子を示す概略平面図である。
【図１２】 第４実施形態の撮像素子を示す概略側面図である。
【図１３】 第４実施形態の撮像素子を示す部分平面図である。
【図１４】 第５実施形態の撮像素子を示す概略側面図である。
【図１５】 第５実施形態の撮像素子の１枚のチップを示す部分平面図である。
【図１６】 第５実施形態の変形例の撮像素子を示す概略側面図である。
【図１７】 第５実施形態の変形例の撮像素子が備える１枚のチップを示す部分平面図である。
【図１８】 光線の入射方向に対して傾斜させた撮像素子を示す部分側面図である。
【図１９】 従来の撮像素子の一例を示す部分平面図である。
【図２０】 従来の撮像素子の他の例を示す概略側面図である。
【符号の説明】
３１ チップ
３１ａ 第１の端部
３１ｂ 第２の端部
３３ フォトダイオード（変換部）
３５ 垂直ＣＣＤ転送路（電気信号蓄積部）
３７ 水平ＣＣＤ転送路（電気信号蓄積部）
４１ 読み出しターミナル
４３ ドレン線
４５ ドレンターミナル
４９ ファイバーガラス
５５ インプットゲート
６０ 並列処理部
６１ 入出力部

Claims (6)

1. 第１の端部近傍に１列又は複数列を構成するように配置され、入射線を電気信号に変換する複数の変換部と、各変換部から上記第１の端部とは反対の第２の端部側へ延び、上記変換部で発生した上記電気信号を蓄積して上記第２の端部側へ順次移送する複数の電気信号蓄積部とを少なくとも有する複数のチップを備え、
   これら複数のチップを重ね合わせてなり、
   各チップの変換部の列が露出して階段状の入射面を形成するように、各チップの上記第１の端部を隣接するチップの第１の端部に対してずらしてなり、
   上記各チップは、上記第２の端部近傍に入出力部を備え、かつ
   各チップの入出力部が階段状に露出するように、各チップの上記第２の端部を、隣接するチップの第２の端部に対してずらしてなる撮像素子。
2. 第１の端部近傍に１列又は複数列を構成するように配置され、入射線を電気信号に変換する複数の変換部と、各変換部から上記第１の端部とは反対の第２の端部側へ延び、上記変換部で発生した上記電気信号を蓄積して上記第２の端部側へ順次移送する複数の電気信号蓄積部とを少なくとも有する複数のチップを備え、
   これら複数のチップを重ね合わせてなり、
   各チップの変換部の列が露出して階段状の入射面を形成するように、各チップの上記第１の端部を隣接するチップの第１の端部に対してずらしてなり、かつ
   平面状の入射面と、各チップの上記変換部の列が形成する上記入射面と密接する階段状の出射面とを有するファイバーガラスを備える撮像素子。
3. 上記入射線は、可視光線である請求項１又は請求項２に記載の撮像素子。
4. 上記入射線は、赤外線、紫外線、Ｘ線、電子線、イオン線、中性子線又は超音波である請求項１又は請求項２に記載の撮像素子。
5. 上記階段状に露出した各チップの変換部の列が形成する上記入射面は、上記入射線の入射方向に対して傾斜していることを特徴とする請求項１に記載の撮像素子。
6. 請求項１から請求項５のいずれか１項に記載の撮像素子を備える撮影装置。

Images