JP3864494B2 - Image signal converter and television receiver using the same - Google Patents

Description

【００４２】
そして、動きクラス決定回路１２６では、上述したように算出された平均値ＡＶが１個または複数個のしきい値と比較されてクラス情報ＭＶが得られる。例えば、３個のしきい値ｔｈ₁，ｔｈ₂，ｔｈ₃（ｔｈ₁＜ｔｈ₂＜ｔｈ₃）が用意され、４つの動きクラスを決定する場合、ＡＶ≦ｔｈ₁のときはＭＶ＝０、ｔｈ₁＜ＡＶ≦ｔｈ₂のときはＭＶ＝１、ｔｈ₂＜ＡＶ≦ｔｈ₃のときはＭＶ＝２、ｔｈ₃＜ＡＶのときはＭＶ＝３とされる。
【００４３】
また、ビデオ信号変換部１１１は、ＡＤＲＣ回路１２４より出力される空間クラスのクラス情報としての再量子化コードｑiと、動きクラス決定回路１２６より出力される動きクラスの情報ＭＶに基づき、推定しようとするＨＤ画素データが属するクラスを示すクラスコードＣＬを得るためのクラスコード発生回路１２７を有している。クラスコード発生回路１２７では、（３）式によって、クラスコードＣＬの演算が行われる。なお、（３）式において、Ｎａは領域切り出し回路１２３で切り出されるＳＤ画素データの個数、ｐはＡＤＲＣ回路１２４における再量子化ビット数を示している。
【００４４】
【数２】

【００４５】
また、ビデオ信号変換部１１１は、後述する推定演算回路で使用される線形推定式の係数データが各クラス毎に記憶されている３個のＲＯＭテーブル１２８ａ，１２８ｂ，１２８ｃを有している。ＲＯＭテーブル１２８ａには、ビデオ信号ＶＳＤの信号源がチューナである場合に対応した係数データが記憶されている。ＲＯＭテーブル１２８ｂには、ビデオ信号ＶＳＤの信号源がビデオテープレコーダである場合に対応した係数データが記憶されている。ＲＯＭテーブル１２８ｃには、ビデオ信号ＶＳＤの信号源がディジタルビデオディスク装置である場合に対応した係数データが記憶されている。ＲＯＭテーブル１２８ａ〜１２８ｃにはクラスコード発生回路１２７より出力されるクラスコードＣＬが読み出しアドレス情報として供給され、これらＲＯＭテーブル１２８ａ〜１２８ｃからはクラスコードＣＬに対応した係数データＣａ，Ｃｂ，Ｃｃが読み出される。
【００４６】
また、ビデオ信号変換部１１１は、ＲＯＭテーブル１２８ａ，１２８ｂ，１２８ｃより出力される係数データＣａ，Ｃｂ，Ｃｃのいずれかを選択的に取り出すためのスイッチ回路１２９を有している。ＲＯＭテーブル１２８ａ，１２８ｂ，１２８ｃの出力側は、それぞれスイッチ回路１２９のａ側、ｂ側、ｃ側の固定端子に接続される。
【００４７】
スイッチ回路１２９の切り換えはシステムコントローラ１０１より供給される係数データの切換信号ＣＳＷ（図１参照）によって制御され、スイッチ回路１２９より、ビデオ信号ＶＳＤが得られる信号源（チューナ、ビデオテープレコーダ、ディジタルビデオディスク装置）に対応した係数データｗiが取り出されるようにされる。
【００４８】
すなわち、チューナ１０５より出力されるビデオ信号ＳＶａに対応する画像表示を行う第１のモードが選択され、ビデオ信号ＶＳＤがビデオ信号ＳＶａに対応したものとなる場合、スイッチ回路１２９はａ側に接続される。入力端子１０６に供給されるビデオテープレコーダの再生信号であるビデオ信号ＳＶｂに対応する画像表示を行う第２のモードが選択され、ビデオ信号ＶＳＤがビデオ信号ＳＶｂに対応したものとなる場合、スイッチ回路１２９はｂ側に接続される。さらに入力端子１０９に供給されるディジタルビデオディスク装置の再生信号であるビデオ信号ＳＶｅに対応する画像表示を行う第３のモードが選択され、ビデオ信号ＶＳＤがビデオ信号ＳＶｅに対応したものとなる場合、スイッチ回路１２９はｃ側に接続される。
【００４９】
また、ビデオ信号変換部１１１は、Ａ／Ｄコンバータ１２２より出力されるＳＤ画素データより、ハイビジョンのビデオ信号ＶＨＤを構成するＨＤ画素データのうち推定しようとする所定のＨＤ画素データに対応した領域のＳＤ画素データを切り出す領域切り出し回路１３０と、この領域切り出し回路１３０で切り出されたＳＤ画素データと上述したスイッチ回路１２９で取り出される係数データｗiとから、推定しようとするＨＤ画素データを演算する推定演算回路１３１とを有している。
【００５０】
領域切り出し回路１３０では、例えば図７に示すように、ＨＤ画素データｙを推定しようとする場合、これらＨＤ画素データｙの近傍に位置するＳＤ画素データｘ₁〜ｘ₂₅が切り出される。推定演算回路１３１では、領域切り出し回路１３０で切り出されたＳＤ画素データｘiと、スイッチ回路１２９で取り出された係数データｗiとから、（４）式の線形推定式によって、推定しようとするＨＤ画素データｙが演算される。領域切り出し回路１３０で、例えば上述したように２５個のＳＤ画素データｘ₁〜ｘ₂₅が切り出されるとき、（４）式におけるｎ、つまりタップ数は２５である。
【００５１】
【数３】

【００５２】
また、ビデオ信号変換部１１１は、推定演算回路１３１より順次出力されるＨＤ画素データをアナログ信号に変換してハイビジョンのビデオ信号ＶＨＤを得るＤ／Ａコンバータ１３２と、このビデオ信号ＶＨＤを導出する出力端子１３３とを有している。
【００５３】
図２に示すビデオ信号変換部１１１の動作を説明する。ＮＴＳＣ方式のビデオ信号ＶＳＤがＡ／Ｄコンバータ１２２でディジタル信号に変換されてＳＤ画素データが形成される。ハイビジョンビデオ信号ＶＨＤを構成するＨＤ画素データのうち推定しようとする所定のＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１２２より出力されるＳＤ画素データより領域切り出し回路１２３で所定領域のＳＤ画素データｋiが切り出され、この切り出された各ＳＤ画素データｋiに対してＡＤＲＣ回路１２４でＡＤＲＣ処理が施されて空間クラス（主に空間内の波形表現のためのクラス分類）のクラス情報としての再量子化コードｑiが得られる。
【００５４】
また、上述した推定しようとするＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１２２より出力されるＳＤ画素データより領域切り出し回路１２５で所定領域のＳＤ画素データｍi，ｎiが切り出され、この切り出された各ＳＤ画素データｍi，ｎiより動きクラス決定回路１２６で動きクラス（主に動きの程度を表すためのクラス分類）を示すクラス情報ＭＶが得られる。
【００５５】
この動きクラス情報ＭＶと上述したＡＤＲＣ回路１２４で得られる再量子化コードｑiとからクラスコード発生回路１２７で推定しようとするＨＤ画素データｙが属するクラスを示すクラス情報としてのクラスコードＣＬが得られ、このクラスコードＣＬがＲＯＭテーブル１２８ａ〜１２８ｃに読み出しアドレス情報として供給され、これらＲＯＭテーブル１２８ａ〜１２８ｃより推定しようとするＨＤ画素データｙが属するクラスに対応した係数データＣａ〜Ｃｃが読み出される。そして、スイッチ回路１２９の切り換えはシステムコントローラ１０１より供給される係数データの切換信号ＣＳＷによって制御され、スイッチ回路１２９からは入力端子１２１に供給されるビデオ信号ＶＳＤが得られる信号源に対応した係数データｗiが取り出される。
【００５６】
また、上述した推定しようとするＨＤ画素データｙに対応して、Ａ／Ｄコンバータ１２２より出力されるＳＤ画素データより領域切り出し回路１３０で所定領域のＳＤ画素データｘiが切り出される。そして、推定演算回路１３１では、その切り出されたＳＤ画素データｘiと、上述したようにスイッチ回路１２９で取り出された係数データｗiとから、線形推定式を使用して、推定しようとするＨＤ画素データｙが演算される。そして、推定演算回路１３１より順次出力されるＨＤ画素データｙがＤ／Ａコンバータ１３２によってアナログ信号に変換されてハイビジョンのビデオ信号ＶＨＤが得られ、このビデオ信号ＶＨＤが出力端子１３３に導出される。
【００５７】
図２に示すビデオ信号変換部１１１においては、入力端子１２１に供給されるビデオ信号ＶＳＤが得られる信号源に対応した係数データｗiがスイッチ回路１２９より取り出され、推定しようとするＨＤ画素データｙを求めるための線形推定式に用いられるようにしているので、ＮＴＳＣ方式のビデオ信号ＶＳＤからハイビジョンのビデオ信号ＶＨＤへの変換処理を常に適切に行うことができる利益がある。なお、領域切り出し回路１２３および領域切り出し回路１２５が共通に構成され、ｋiとｘiを同じとすることも考えられる。
【００５８】
ところで、ＲＯＭテーブル１２８ａ〜１２８ｃには、上述したように各クラスに対応した線形推定式の係数データが記憶されている。この係数データは、予め学習によって生成されたものである。まず、この学習方法について説明する。（４）式の線形推定式に基づく係数データｗi（ｉ＝１〜ｎ）を最小自乗法により求める例を示すものとする。一般化した例として、Ｘを入力データ、Ｗを予測係数、Ｙを予測値として、（５）式の観測方程式を考える。この（５）式において、ｍは学習データ数を示し、ｎは予測タップの数を示している。
【００５９】
【数４】

【００６０】
（５）式の観測方程式により収集されたデータに最小自乗法を適用する。この（５）式の観測方程式をもとに、（６）式の残差方程式を考える。
【００６１】
【数５】

【００６２】
（６）式の残差方程式から、各ｗiの最確値は、（７）式のｅ²を最小にする条件が成り立つ場合と考えられる。すなわち、（８）式の条件を考慮すればよいわけである。
【００６３】
【数６】

【００６４】
つまり、（８）式のｉに基づくｎ個の条件を考え、これを満たすｗ₁，ｗ₂，・・・，ｗ_nを算出すればよい。そこで、（６）式の残差方程式から、（９）式が得られる。さらに、（９）式と（５）式とから、（１０）式が得られる。
【００６５】
【数７】

【００６６】
そして、（６）式と（１０）式とから、（１１）式の正規方程式が得られる。
【００６７】
【数８】

【００６８】
（１１）式の正規方程式は、未知数の数ｎと同じ数の方程式を立てることが可能であるので、各ｗiの最確値を求めることができる。この場合、掃き出し法（Gauss-Jordanの消去法）等を用いて連立方程式を解くことになる。
【００６９】
図８は、上述した予測係数の学習フローを示している。学習を行うためには、入力信号と予測対象となる教師信号を用意しておく。
【００７０】
まず、ステップＳＴ１で、教師信号より得られる予測対象画素値と入力信号より得られる予測タップのｎ個の画素値との組み合わせを学習データとして生成する。次に、ステップＳＴ２で、学習データの生成が終了したか否かを判定し、学習データの生成が終了していないときは、ステップＳＴ３でその学習データにおける予測対象画素値が属するクラスを決定する。このクラスの決定は、予測対象画素値に対応して入力信号より得られる所定数の画素値とに基づいて行われ、上述したＡＤＲＣ処理による空間クラス等が決定される。
【００７１】
そして、ステップＳＴ４で、各クラス毎に、ステップＳＴ１で生成された学習データ、すなわち予測対象画素値と予測タップのｎ個の画素値とを使用して、（１１）式に示すような正規方程式の生成をする。ステップＳＴ１〜ステップＳＴ３の動作は、学習データの生成が終了するまで繰り返され、多くの学習データが登録された正規方程式が生成される。
【００７２】
ステップＳＴ２で学習データの生成が終了したときは、ステップＳＴ５で、各クラス毎に生成された正規方程式を解き、各クラス毎のｎ個の予測係数ｗiを求める。そして、ステップＳＴ６で、クラス別にアドレス分割されたＲＯＭ等の記憶手段に予測係数ｗiを登録して、学習フローを終了する。
【００７３】
次に、図２に示したビデオ信号変換部１１１のＲＯＭテーブル１２８ａ〜１２８ｃに記憶されている各クラス毎の係数データｗiを、上述した学習の原理によって予め生成する係数データ生成装置１５０の詳細を説明する。図９は、係数データ生成装置１５０の構成例を示している。
【００７４】
この係数データ生成装置１５０は、教師信号としてのハイビジョンのビデオ信号を構成するＨＤ画素データＨＤ-ＤＡが供給される入力端子１５１と、このＨＤ画素データＨＤ-ＤＡに対して水平および垂直の間引きフィルタ処理を行って、入力信号としてのＮＴＳＣ方式のビデオ信号を構成するＳＤ画素データＳＤ-ＤＡを得る信号処理部１５２とを有している。信号処理部１５２では、ＨＤ画素データＨＤ-ＤＡに対して、垂直間引きフィルタによってフィールド内の垂直方向のライン数が１／２となるように間引き処理されると共に、さらに水平間引きフィルタによって水平方向の画素数が１／２となるように間引き処理される。したがって、ＳＤ画素とＨＤ画素の位置関係は、図３および図４に示すようになる。
【００７５】
図１０は、垂直間引きフィルタ１５３の構成例を示している。この垂直間引きフィルタ１５３は、折り返し歪みを防止するための帯域制限用のトランスバーサルフィルタ１５３ｂとラインの間引きを行うための間引き回路１５３ｃとが直列接続されて構成されている。トランスバーサルフィルタ１５３ｂはラインレベルの４個の遅延素子Ｄの直列回路と、入力データおよび遅延データに対してフィルタ係数ａ₀〜ａ₄を乗算する５個の乗算器と、この５個の乗算器の出力データを加算する加算器とを有してなり、係数ａ₀〜ａ₄を変更することでフィルタ特性を変化させることができる。間引き回路１５３ｃでは、２ラインに１ラインの割合でラインの間引きが行われる。以上の構成において、入力端子１５３ａに供給される入力データはトランスバーサルフィルタ１５３ｂで垂直方向の帯域が制限され、その後に間引き回路１５３ｃで２ラインに１ラインの割合で間引きが行われる。したがって、出力端子１５３ｄには、入力データに対して垂直方向のライン数が１／２とされた出力データが得られる。
【００７６】
図１１は、水平間引きフィルタ１５４の構成例を示している。この水平間引きフィルタ１５４は、折り返し歪みを防止するための帯域制限用のトランスバーサルフィルタ１５４ｂと画素の間引きを行うための間引き回路１５４ｃとが直列接続されて構成されている。トランスバーサルフィルタ１５４ｂはクロックレベルの４個の遅延素子Ｄの直列回路と、入力データおよび遅延データに対してフィルタ係数ｂ₀〜ｂ₄を乗算する５個の乗算器と、この５個の乗算器の出力データを加算する加算器とを有してなり、係数ｂ₀〜ｂ₄を変更することでフィルタ特性を変化させることができる。間引き回路１５４ｃでは、２画素に１画素の割合で画素の間引きが行われる。以上の構成において、入力端子１５４ａに供給される入力データはトランスバーサルフィルタ１５４ｂで水平方向の帯域が制限され、その後に間引き回路１５４ｃで２画素に１画素の割合で間引きが行われる。したがって、出力端子１５４ｄには、入力データに対して水平方向の画素数が１／２とされた出力データが得られる。
【００７７】
また、図９に戻って、係数データ生成装置１５０は、入力端子１５１に供給されるＨＤ画素データＨＤ-ＤＡより得られる予測対象画素値としての複数個のＨＤ画素データにそれぞれ対応して、信号処理部１５２より出力されるＳＤ画素データＳＤ-ＤＡより所定領域のＳＤ画素データを順次切り出す領域切り出し回路１５５と、この領域切り出し回路１５５で順次切り出されたＳＤ画素データに対してＡＤＲＣ処理を適用して、主に空間内の波形を表すクラス（空間クラス）を決定してクラス情報を出力するＡＤＲＣ回路１５６とを有している。
【００７８】
領域切り出し回路１５５は、上述したビデオ信号変換部１１１の領域切り出し回路１２３と同様に構成される。この領域切り出し回路１５５からは、例えば図５に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置するＳＤ画素データｋ₁〜ｋ ₅ が切り出される。また、ＡＤＲＣ回路１５６も、上述したビデオ信号変換部１１１のＡＤＲＣ回路１２４と同様に構成される。このＡＤＲＣ回路１５６からは、予測対象値としての各ＨＤ画素データにそれぞれ対応して切り出された所定領域のＳＤ画素データ毎に再量子化コードｑiが空間クラスを示すクラス情報として出力される。
【００７９】
また、係数データ生成装置１５０は、上述した予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、信号処理部１５２より出力されるＳＤ画素データＳＤ-ＤＡより所定領域のＳＤ画素データを順次切り出す領域切り出し回路１５７と、この領域切り出し回路１５７で切り出されたＳＤ画素データより、主に動きの程度を表すためのクラス（動きクラス）を決定してクラス情報を出力する動きクラス決定回路１５８とを有している。
【００８０】
領域切り出し回路１５７は、上述したビデオ信号変換部１１１の領域切り出し回路１２５と同様に構成される。この領域切り出し回路１５７からは、例えば図６に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置する１０個のＳＤ画素データｍ₁〜ｍ₅，ｎ₁〜ｎ₅が切り出される。また、動きクラス決定回路１５８も、上述したビデオ信号変換部１１１の動きクラス決定回路１２６と同様に構成される。この動きクラス決定回路１５８からは、予測対象画素値としての各ＨＤ画素データにそれぞれ対応して切り出された所定領域のＳＤ画素データ毎に動きの指標である動きクラスのクラス情報ＭＶが出力される。
【００８１】
また、係数データ生成装置１５０は、ＡＤＲＣ回路１５６より出力される空間クラスのクラス情報としての再量子化コードｑiと、動きクラス決定回路１５８より出力される動きクラスのクラス情報ＭＶに基づいてクラスコードＣＬを得るためのクラスコード発生回路１５９を有している。このクラスコード発生回路１５９は、上述したビデオ信号変換部１１１のクラスコード発生回路１２７と同様に構成される。このクラスコード発生回路１２７からは、予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、そのＨＤ画素データが属するクラスを示すクラスコードＣＬが出力される。
【００８２】
また、係数データ生成装置１５０は、上述した予測対象画素値としての各ＨＤ画素データにそれぞれ対応して、信号処理部１５２より出力されるＳＤ画素データＳＤ-ＤＡより予測タップ値としての所定領域のＳＤ画素データを順次切り出す領域切り出し回路１６０を有している。領域切り出し回路１６０は、上述したビデオ信号変換部１１１の領域切り出し回路１３０と同様に構成される。この領域切り出し回路１６０からは、例えば図７に示すように、予測対象画素値としてのＨＤ画素データｙに対応して、このＨＤ画素データｙの近傍に位置する２５個のＳＤ画素データｘ₁〜ｘ₂₅が切り出される。
【００８３】
また、係数データ生成装置１５０は、入力端子１５１に供給されるＨＤ画素データＨＤ-ＤＡより得られる予測対象画素値としての各ＨＤ画素データｙと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して領域切り出し回路１６０で順次切り出された予測タップ画素値としてのＳＤ画素データｘiと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応してクラスコード発生回路１５９より出力されるクラスコードＣＬとから、各クラス毎に、ｎ個の係数データｗiを生成するための正規方程式（（１１）式参照）を生成する正規方程式生成回路１６１を有している。
【００８４】
この場合、１個のＨＤ画素データｙとそれに対応するｎ個の予測タップ画素値との組み合わせで上述した学習データが生成され、従って生成回路１６１では多くの学習データが登録された正規方程式が生成される。なお、図示しないが、領域切り出し回路１６０の前段に時間合わせ用の遅延回路を配置することで、領域切り出し回路１６０から正規方程式生成回路１６１に供給されるＳＤ画素データｘiのタイミング合わせを行うことができる。
【００８５】
また、係数データ生成装置１５０は、正規方程式生成回路１６１で各クラス毎に生成された正規方程式のデータが供給され、各クラス毎に生成された正規方程式を解いて、各クラス毎の係数データ（予測係数）ｗiを求める予測係数決定回路１６２と、この求められた係数データｗiを記憶するメモリ１６３とを有している。予測係数決定回路１６２では、正規方程式が例えば掃き出し法などによって解かれて、係数データｗiが求められる。
【００８６】
図９に示す係数データ生成装置１５０の動作を説明する。入力端子１５１には教師信号としてのハイビジョンのビデオ信号を構成するＨＤ画素データＨＤ-ＤＡが供給され、そしてこのＨＤ画素データＨＤ-ＤＡに対して信号処理部１５２で水平および垂直の間引き処理等が行われて入力画像信号としてのＮＴＳＣ方式のビデオ信号を構成するＳＤ画素データＳＤ-ＤＡが得られる。
【００８７】
また、入力端子１５１に供給されるＨＤ画素データＨＤ-ＤＡより得られる予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、信号処理部１５２より出力されるＳＤ画素データから領域切り出し回路１５５で所定領域のＳＤ画素データｋiが順次切り出され、この切り出された各ＳＤ画素データｋiに対してＡＤＲＣ回路１５６でＡＤＲＣ処理が施されて空間クラス（主に空間内の波形表現のためのクラス分類）のクラス情報としての再量子化コードｑiが得られる。
【００８８】
また、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、信号処理部１５２より出力されるＳＤ画素データから領域切り出し回路１５７で所定領域のＳＤ画素データｍi，ｎiが順次切り出され、この切り出された各ＳＤ画素データｍi，ｎiより動きクラス決定回路１５８で動きクラス（主に動きの程度を表すためのクラス分類）を示すクラス情報ＭＶが得られる。そして、このクラス情報ＭＶと上述したＡＤＲＣ回路１５６で得られる再量子化コードｑiとからクラスコード発生回路１５９で、予測対象画素値としての各ＨＤ画素データｙが属するクラスを示すクラス情報としてのクラスコードＣＬが得られる。
【００８９】
また、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して、信号処理部１５２より出力されるＳＤ画素データから領域切り出し回路１６０で所定領域のＳＤ画素データｘiが順次切り出される。そして、入力端子１５１に供給されるＨＤ画素データＨＤ-ＤＡより得られる予測対象画素値としての各ＨＤ画素データｙと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応して領域切り出し回路１６０で順次切り出された予測タップ画素値としてのＳＤ画素データｘiと、予測対象画素値としての各ＨＤ画素データｙにそれぞれ対応してクラスコード発生回路１５９より出力されるクラスコードＣＬとから、正規方程式生成回路１６１では、各クラス毎に、ｎ個の係数データｗiを生成するための正規方程式が生成される。そして、予測係数決定回路１６２でその正規方程式が解かれ、各クラス毎の係数データｗiが求められ、その係数データｗiはクラス別にアドレス分割されたメモリ１６３に記憶される。
【００９０】
このように、図９に示す係数データ生成装置１５０においては、信号処理部１５２より出力されるＳＤ画素データＳＤ-ＤＡに対応した係数データｗiを生成することができる。上述したように、ビデオ信号変換部１１１（図２参照）のＲＯＭテーブル１２８ａには、入力端子１２１に供給されるビデオ信号ＶＳＤの信号源がチューナである場合に対応した係数データが記憶されているが、このような係数データを得るためには、信号処理部１５２より出力されるＳＤ画素データＳＤ-ＤＡを、チューナ出力に対応したものとすればよい。
【００９１】
この場合、信号処理部１５２を、図１２に示すように構成することが考えられる。すなわち、輝度信号、赤色差信号、青色差信号よりなるコンポーネント方式のビデオ信号を構成するＨＤ画素データＨＤ-ＤＡが、垂直間引きフィルタ１５３（図１０参照）に供給されてライン数が１／２とされ、その後に水平間引きフィルタ１５４（図１１参照）に供給されて水平方向の画素数が１／２とされ、ＮＴＳＣ方式のビデオ信号を構成するＳＤ画素データに変換される。
【００９２】
また、水平間引きフィルタ１５４より出力されるＳＤ画素データは色変調・ＹＣ合成回路１７１に供給され、色変調処理、輝度信号と搬送色信号との合成処理等によりコンポジット方式のビデオ信号に変換される。そして、このコンポジット方式のビデオ信号はＲＦ変調回路１７２で変調されてテレビ放送信号と同等の信号に変換される。
【００９３】
また、ＲＦ変調回路１７２の出力信号はＲＦ復調回路１７３で復調されてコンポジット方式のビデオ信号に変換される。そして、このコンポジット方式のビデオ信号がＹＣ分離・色復調１７４に供給され、輝度信号と搬送色信号との分離処理、色復調処理等によりコンポーネント方式のビデオ信号を構成するＳＤ画素データＳＤ-ＤＡが得られる。このＳＤ画素データＳＤ-ＤＡは、ＲＦの変復調を介したものであるため、チューナ出力に対応したものとなる。
【００９４】
また、ビデオ信号変換部１１１のＲＯＭテーブル１２８ｂには、入力端子１２１に供給されるビデオ信号ＶＳＤの信号源がビデオテープレコーダである場合に対応した係数データが記憶されているが、このような係数データを得るためには、信号処理部１５２より出力されるＳＤ画素データＳＤ-ＤＡを、ビデオテープレコーダの再生出力に対応したものとすればよい。
【００９５】
この場合、信号処理部１５２を、図１３に示すように構成することが考えられる。すなわち、ＨＤ画素データＨＤ-ＤＡが、垂直間引きフィルタ１５３に供給されてライン数が１／２とされ、その後に水平間引きフィルタ１５４に供給されて水平方向の画素数が１／２とされ、ＮＴＳＣ方式のビデオ信号を構成するＳＤ画素データに変換される。そして、この水平間引きフィルタ１５４より出力されるＳＤ画素データがＶＴＲ（ビデオテープレコーダ）録再処理部１７５に供給され、ビデオテープへの記録再生が行われて、ＳＤ画素データＳＤ-ＤＡが得られる。このＳＤ画素データＳＤ-ＤＡは、ビデオテープに対する記録再生を介したものであるため、ビデオテープレコーダの再生出力に対応したものとなる。
【００９６】
また、ビデオ信号変換部１１１のＲＯＭテーブル１２８ｃには、入力端子１２１に供給されるビデオ信号ＶＳＤの信号源がディジタルビデオディスク装置である場合に対応した係数データが記憶されているが、このような係数データを得るためには、信号処理部１５２より出力されるＳＤ画素データＳＤ-ＤＡを、ディジタルビデオディスク装置の再生出力に対応したものとすればよい。
【００９７】
この場合、信号処理部１５２を、図１４に示すように構成することが考えられる。すなわち、ＨＤ画素データＨＤ-ＤＡが、垂直間引きフィルタ１５３に供給されてライン数が１／２とされ、その後に水平間引きフィルタ１５４に供給されて水平方向の画素数が１／２とされ、ＮＴＳＣ方式のビデオ信号を構成するＳＤ画素データに変換される。
【００９８】
また、水平間引きフィルタ１５４より出力されるＳＤ画素データがＭＰＥＧ（Moving Picture Experts Group ）エンコーダ１７６に供給され、ディジタルビデオディスクに記録されているビデオデータと同様のデータ圧縮処理が施される。そして、このＭＰＥＧエンコーダ１７６より出力されるビデオデータがＭＰＥＧデコーダ１７７に供給され、データ伸長処理が施されてＳＤ画素データＳＤ-ＤＡが得られる。このＳＤ画素データＳＤ-ＤＡは、ディジタルビデオディスク装置で採用されるデータ圧縮再生の処理を介したものであるため、ディジタルビデオディスク装置の再生出力に対応したものとなる。
【００９９】
なお、上述した信号処理部１５２の構成例の他にも、この信号処理部１５２を所定の信号源に対応した構成とすることで、ＳＤ画素データＳＤ-ＤＡをその所定の信号源に対応したものとでき、その所定の信号源に対応した係数データｗiを得ることが可能となる。また、間引きフィルタ１５３，１５４のフィルタ特性を変化させることで、ＳＤ画素データＳＤ-ＤＡの周波数特性を変化させることができ、図９に示す係数データ生成装置１５０で、周波数特性を異にするビデオ信号に対応した係数データｗiを得ることができる。さらに、入力端子１５１に供給されるＨＤ画素データＨＤ-ＤＡとして、文字画や自然画等の表示内容を異にするものを使用することで、図９に示す係数データ生成装置１５０で、表示内容を異にするビデオ信号に対応した係数データｗiを得ることもできる。
【０１００】
次に、この発明の第２の実施の形態について説明する。図１５は、第２の実施の形態としてのテレビ受信機２００の構成を示している。この図１５において、図１と対応する部分には同一符号を付し、その詳細説明は省略する。
【０１０１】
このテレビ受信機２００は、図１に示すテレビ受信機１００におけるスイッチ回路１０７，１１０が取り除かれた構成とされている。また、このテレビ受信機２００は、システムコントローラ１０１Ａよりビデオ信号変換部１１１Ａに、ユーザのリモコン送信機１０３の操作に基づいて係数データの切換信号ＣＳＷａが供給されるように構成されている。つまり、ユーザは、リモコン送信機１０３を操作して、ビデオ信号変換部１１１Ａで使用される係数データを任意に切り換えることが可能とされている。
【０１０２】
図１６は、ビデオ信号変換部１１１Ａの構成例を示している。この図１６において、図２と対応する部分には同一符号を付して示している。このビデオ信号変換部１１１Ａは、ＲＯＭテーブル１２８ａ，１２８ｂ，１２８ｃの部分を除き、図２に示すビデオ信号変換部１１１と同様に構成されている。図２に示すビデオ信号変換部１１１のＲＯＭテーブル１２８ｄ，１２８ｅ，１２８ｆには、それぞれ信号源を異にするビデオ信号に対応した係数データが記憶されていたが、ビデオ信号変換部１１１ＡのＲＯＭテーブル１２８ｄ，１２８ｅ，１２８ｆには、それぞれ表示内容を異にするビデオ信号に対応した係数データが記憶されている。
【０１０３】
例えば、ＲＯＭテープル１２８ｄには、文字画を表示するビデオ信号に対応した係数データが記憶され、ＲＯＭテーブル１２８ｆには自然画を表示するビデオ信号に対応した係数データが記憶され、さらにＲＯＭテーブル１２８ｅには文字画と自然画とが混合した画像を表示するビデオ信号に対応した係数データが記憶されている。
【０１０４】
図１５に示すテレビ受信機２００の動作を説明する。チューナ１０５より出力されるＮＴＳＣ方式のコンポジットビデオ信号ＳＶａはＹＣ分離・色復調回路１０８に供給され、このＹＣ分離・色復調回路１０８からはコンポーネント方式のビデオ信号ＶＳＤが得られる。このビデオ信号ＶＳＤがビデオ信号変換部１１１でハイビジョンのビデオ信号ＶＨＤに変換される。そして、このビデオ信号ＶＨＤはマトリックス回路１１２で３原色信号に変換されて受像管１１３に供給され、受像管１１３の画面上にはビデオ信号ＳＶａに対応するハイビジョン方式の画像が表示される。
【０１０５】
この場合、ユーザは、リモコン送信機１０３を操作して、ビデオ信号変換部１１１Ａで使用される係数データを切り換えることができる。したがって、ビデオ信号ＶＳＤが文字画を表示するビデオ信号であるときはＲＯＭテーブル１２８ｄより読み出される係数データＣｄに切り換え、ビデオ信号ＶＳＤが自然画を表示するビデオ信号であるときはＲＯＭテーブル１２８ｆより読み出される係数データＣｆに切り換え、さらにビデオ信号ＶＳＤが文字画および自然画の混合画像を表示するビデオ信号であるときはＲＯＭテーブル１２８ｅより読み出される係数データＣｅに切り換えることで、ビデオ信号変換部１１１Ａにおける変換処理を適切に行わせることが可能となる。
【０１０６】
なお、第２の実施の形態において、ビデオ信号変換部１１１ＡのＲＯＭテーブル１２８ｄ，１２８ｅ，１２８ｆにそれぞれ表示内容を異にするビデオ信号に対応した係数データを記憶する代わりに、それぞれ周波数特性を異にするビデオ信号に対応した係数データを記憶させ、ユーザが任意に切り換え可能にしてもよい。また、第１の実施の形態において、係数データＣａ〜Ｃcの切り換えを、第２の実施の形態のように、ユーザが任意に切り換えできるようにしてもよい。
【０１０７】
また、上述実施の形態においては、空間波形を少ないビット数でパターン化する情報圧縮手段として、ＡＤＲＣ回路１２４を設けることにしたが、これはほんの一例であり、信号波形のパターンの少ないクラスで表現できるような情報圧縮手段であれば何を設けるかは自由であり、例えばＤＰＣＭ（Differential Pulse Code Modulation）やＶＱ（Vector Quantization ）等の圧縮手段を用いてもよい。
【０１０８】
また、上述実施の形態においては、ＮＴＳＣ方式のビデオ信号をハイビジョンのビデオ信号に変換する例を示したが、この発明はそれに限定されるものでなく、線形推定式を使用して第１の画像信号をこの第１の画像信号より画素数の多い第２の画像信号に変換する場合に適用できることは勿論である。
【０１０９】
【発明の効果】
この発明によれば、第１の画像信号を第２の画像信号に変換する際に、画像信号出力器およびクラス情報が示すクラスに対応した予測係数を用いるものであり、変換処理を適切に行わせることができる。例えば、複数種類の係数データより第１の画像信号が得られる信号源に応じた係数データが自動的に選択されて使用されるようにすることで、第１の画像信号に応じた適切な変換処理が行われる。
【図面の簡単な説明】
【図１】第１の実施の形態としてのテレビ受信機の構成を示すブロック図である。
【図２】図１に示すテレビ受信機のビデオ信号変換部の構成例を示すブロック図である。
【図３】ＳＤ画素とＨＤ画素の位置関係を説明するための略線図である。
【図４】ＳＤ画素とＨＤ画素の位置関係を説明するための略線図である。
【図５】空間クラス分類に使用するＳＤ画素データを説明するための略線図である。
【図６】動きクラス分類に使用するＳＤ画素データを説明するための略線図である。
【図７】推定演算に使用するＳＤ画素データを説明するための略線図である。
【図８】予測係数の学習フローを示すフローチャートである。
【図９】係数データ生成装置の構成例を示すブロック図である。
【図１０】係数データ生成装置に使用される垂直間引きフィルタの構成例を示すブロック図である。
【図１１】係数データ生成装置に使用される水平間引きフィルタの構成例を示すブロック図である。
【図１２】係数データ生成装置の信号処理部の構成例（チューナ対応）を示すブロック図である。
【図１３】係数データ生成装置の信号処理部の構成例（ビデオテープレコーダ対応）を示すブロック図である。
【図１４】係数データ生成装置の信号処理部の構成例（ディジタルビデオディスク装置対応）を示すブロック図である
【図１５】第２の実施の形態としてのテレビ受信機の構成例を示すブロック図である。
【図１６】図１５に示すテレビ受信機のビデオ信号変換部の構成例を示すブロック図である。
【符号の説明】
１００，２００・・・テレビ受信機、１０１，１０１Ａ・・・システムコントローラ、１０２・・・リモコン受信部、１０３・・・リモコン送信機、１０４・・・受信アンテナ、１０５・・・チューナ、１０６，１０９・・・入力端子、１０７，１１０・・・スイッチ回路、１０８・・・ＹＣ分離・色復調回路、１１１，１１１Ａ・・・ビデオ信号変換部、１１２・・・マトリックス回路、１１３・・・受像管、１２１・・・入力端子、１２２・・・Ａ／Ｄコンバータ、１２３，１２５，１３０・・・領域切り出し回路、１２４・・・ＡＤＲＣ回路、１２６・・・動きクラス決定回路、１２７・・・クラスコード発生回路、１２８ａ〜１２８ｆ・・・ＲＯＭテーブル、１２９・・・スイッチ回路、１３１・・・推定演算回路、１３２・・・Ｄ／Ａコンバータ、１３３・・・出力端子、１５０・・・係数データ生成装置、１５１・・・入力端子、１５２・・・信号処理部、１５３・・・垂直間引きフィルタ、１５４・・・水平間引きフィルタ、１５５，１５７，１６０・・・領域切り出し回路、１５６・・・ＡＤＲＣ回路、１５８・・・動きクラス決定回路、１５９・・・クラスコード発生回路、１６１・・・正規方程式生成回路、１６２・・・予測係数決定回路、１６３・・・メモリ、１７１・・・色変調・ＹＣ合成回路、１７２・・・ＲＦ変調回路、１７３・・・ＲＦ復調回路、１７４・・・ＹＣ分離・色復調回路、１７５・・・ＶＴＲ録再処理部、１７６・・・ＭＰＥＧエンコーダ、１７７・・・ＭＰＥＧデコーダ[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an image signal converter for converting, for example, an NTSC video signal into a high-definition video signal and a television receiver using the image signal converter. Specifically, when the first image signal is converted into the second image signal using the estimation formula, the image signal output unit andclassThe present invention relates to an image signal conversion device or the like that can appropriately perform conversion processing by using coefficient data corresponding to the above.
[0002]
[Prior art]
In recent years, the development of television receivers capable of obtaining higher-resolution images has been desired due to the increase in audio / visual orientation, and so-called high-vision has been developed in response to this demand. The number of high-definition scanning lines is 1125, which is more than twice that of 525 scanning lines in the NTSC system. The aspect ratio of the high-definition television is 9:16, whereas the aspect ratio of the NTSC system is 3: 4. For this reason, high-definition images can be displayed with a higher resolution and presence than in the NTSC system.
[0003]
Although HDTV has such excellent characteristics, even if an NTSC video signal is supplied as it is, image display using the HDTV system cannot be performed. This is because the standards differ between the NTSC system and the high vision as described above.
[0004]
Therefore, in order to display an image corresponding to the NTSC video signal in the high-definition system, the present applicant has previously proposed a conversion device for converting an NTSC video signal into a high-definition video signal (Japanese Patent Application). No. 6-205934). In this conversion apparatus, the signal of each pixel constituting the high-definition video signal is obtained from the signal of the pixel in a predetermined area of the NTSC system and coefficient data (prediction coefficient value) using a linear estimation formula. Here, the coefficient data is acquired in advance by learning and stored in coefficient data storage means such as a ROM (read only memory).
[0005]
[Problems to be solved by the invention]
In the conversion device described above, there is only one type of coefficient data stored in the coefficient data storage means. Therefore, a signal source (for example, a tuner, a video tape recorder, a digital video disk device, etc.) from which an NTSC video signal is output, the frequency characteristics of the NTSC video signal, and the display content (character image) of the NTSC video signal. In some cases, the coefficient data stored in the coefficient data storage means is not appropriate, and appropriate conversion processing cannot be performed.
[0006]
Accordingly, an object of the present invention is to provide an image signal conversion device or the like that can appropriately perform conversion processing.
[0007]
  The image signal conversion apparatus according to the present invention is an image signal conversion apparatus configured to convert a first image signal into a second image signal, and a predetermined image signal constituting the second image signal from the first image signal. PixelLocated in the vicinity ofFirst pixel cutting means for cutting out signals of pixels in the first region;Detect a signal distribution pattern of the pixels in the first region cut out by the first pixel cutout means, determine a class to which the signal of the predetermined pixel belongs based on the distribution pattern, and output class information Class decision means toThe first image signal generated by learning using an input signal corresponding to the first image signal and a teacher signal corresponding to the second image signalFromThe second image signalIs obtained by predictionEstimation formulaUsed forCoefficient data is output for each of a plurality of image signal output units that output image signals corresponding to the first image signal and that output image signals in different ways.And for each class combinationAn image signal output device for outputting the first image signalAnd the class indicated by the class information output by the class determination meansSelect the coefficient data of the above estimation formula corresponding toBy readingThe coefficient data generating means for generating and the second image signal are composed of the first image signal.the abovePredetermined pixelThe same or different from the first region located in the vicinity ofFirst2The pixel signal in the area of2Pixel extraction means, coefficient data of the estimation formula generated by the coefficient data generation means,2Cut out by the pixel cutout means2Image signal output means for outputting the signal of the predetermined pixel constituting the second image signal by calculation using the estimation formula from the signal of the pixel in the region.
[0008]
  An image signal output device for outputting a first image signal; andTo the class indicated by the class information output by the class decision meansCorresponding estimation formula coefficient data is selectively generated. Further, the first image signal corresponding to the predetermined pixel constituting the second image signal from the first image signal.2A pixel signal in the region is cut out. And the signal of the predetermined pixel which comprises a 2nd image signal is output by the calculation using the estimation formula from the coefficient data and the signal of the 1st field. Image signal output device andClass indicated by the class information output by the class decision meansThe coefficient data corresponding to is used, and the conversion process is appropriately performed.
[0012]
  The television receiver according to the present invention further includes a video signal conversion unit that converts the first video signal into a second video signal, and an image display unit that displays an image based on the second video signal. And the video signal converting means includes predetermined pixels constituting the second video signal from the first video signal.Located in the vicinity ofFirst pixel cutting means for cutting out signals of pixels in the first region;Detect a signal distribution pattern of the pixels in the first region cut out by the first pixel cutout means, determine a class to which the signal of the predetermined pixel belongs based on the distribution pattern, and output class information Class decision means toThe first video signal generated by learning using an input signal corresponding to the first video signal and a teacher signal corresponding to the second video signalFromThe second video signalIs obtained by predictionEstimation formulaUsed forCoefficient data is output for each of a plurality of video signal output units that output video signals corresponding to the first video signal and that output video signals differently.And for each class combinationA video signal output device for outputting the first video signalAnd the class indicated by the class information output by the class determination meansSelect the coefficient data of the above estimation formula corresponding toBy readingCoefficient data generating means for generating and the second video signal from the first video signal.the abovePredetermined pixelThe same or different from the first region located in the vicinity ofFirst2The pixel signal in the area of2Pixel extraction means, coefficient data of the estimation formula generated by the coefficient data generation means,2Cut out by the pixel cutout means2Video signal output means for outputting a signal of the predetermined pixel constituting the second video signal by a calculation using the estimation formula from the signal of the pixel in the region.
[0013]
  First1 video signalFor example, NTSC video signalIs supplied to the video signal converting means, and this first video signalIs first2 video signals, for example, high-definition video signals. Then, an image by the second video signal is displayed on the image display means.
[0014]
  In the video signal conversion means, a video signal output from which the first video signal is outputThe class indicated by the class information output by theThe coefficient data of the corresponding estimation formula isBy being readGenerated. In addition, the first video signal corresponds to a predetermined pixel that constitutes the second video signal from the first video signal.2The pixels in the area are cut out. And the prediction coefficient and the2A signal of a predetermined pixel constituting the second video signal is output by a calculation based on the signal of the pixel in the region. Video signal output from which the first video signal is outputThe class indicated by the class information output by theCorresponding prediction coefficients are used, and conversion processing is appropriately performed.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration of a television receiver 100 as the first embodiment. The television receiver 100 receives an NTSC video signal, converts the NTSC video signal into a high-definition video signal, and obtains a high-definition display image.
[0024]
The television receiver 100 includes a microcomputer, and includes a system controller 101 for controlling the operation of the entire system, and a remote control receiving unit 102 that receives a remote control signal. The remote control receiving unit 102 is connected to the system controller 101, receives a remote control signal RM output from the remote control transmitter 103 according to a user operation, and supplies an operation signal corresponding to the signal RM to the system controller 101. It is configured as follows.
[0025]
The television receiver 100 is supplied with a receiving antenna 104 and a television broadcast signal (RF modulation signal) captured by the receiving antenna 104, and performs a channel selection process, an intermediate frequency amplification process, a detection process, etc. Tuner 105 for obtaining a composite video signal SVa, an input terminal 106 to which an NTSC composite video signal SVb reproduced by a video tape recorder (not shown) is supplied, and a video signal SVa output from the tuner 105 or an input And a switch circuit 107 for selectively outputting the video signal SVb supplied to the terminal 106. The switching operation of the switch circuit 107 is controlled by the system controller 101.
[0026]
Also, the television receiver 100 is supplied with the video signal SVc output from the switch circuit 107, performs a separation process of the luminance signal Y and the carrier color signal C, a color demodulation process for the carrier color signal C, and the like, and a component video signal YC separation / color demodulation circuit 108 for obtaining SVd, an input terminal 109 to which an NTSC component video signal SVe reproduced by a digital video disk device (not shown) is supplied, and an output from the YC separation / color demodulation circuit 108 And a switch circuit 110 for selectively outputting the video signal SVd or the video signal SVe supplied to the input terminal 109. The switching operation of the switch circuit 110 is controlled by the system controller 101. The component video signal described above includes a luminance signal Y, a red color difference signal RY, and a blue color difference signal BY.
[0027]
The television receiver 100 also converts the NTSC component video signal VSD output from the switch circuit 110 into a high-definition video signal VHD, and the video signal output from the video signal converter 111. It has a matrix circuit 112 that converts VHD into three primary color signals of red, green, and blue, and a picture tube 113 for displaying a high-definition image based on the three primary color signals. Here, in the video signal conversion unit 111, as will be described later, the signal of each pixel constituting the video signal VHD is obtained using a linear estimation equation.
[0028]
The operation of the television receiver 100 shown in FIG. 1 will be described. When the first mode for displaying an image corresponding to the video signal SVa output from the tuner 105 by the user's operation of the remote control transmitter 103 is selected, the video signal SVa is output from the switch circuit 107 under the control of the system controller 101. And the switch circuit 110 outputs a video signal SVd. Therefore, the video signal VSD supplied to the video signal converter 111 corresponds to the video signal SVa, and the video signal VSD is converted into a high-definition video signal VHD by the video signal converter 111. Although not described above, the video signal conversion unit 111 is supplied with the coefficient data switching signal CSW from the system controller 101, and when the first mode is selected, it is output from the tuner as coefficient data of the linear estimation formula. The coefficient data corresponding to the video signal is used. The video signal VHD output from the video signal converter 111 is converted into three primary color signals by the matrix circuit 112 and supplied to the picture tube 113. On the screen of the picture tube 113, a high-definition image corresponding to the video signal SVa is displayed. Is displayed.
[0029]
When the second mode for displaying an image corresponding to the video signal SVb, which is a playback signal of the video tape recorder supplied to the input terminal 106 by the user's operation of the remote control transmitter 103, is selected, the system controller 101 Under the control, the switch circuit 107 outputs the video signal SVb, and the switch circuit 110 outputs the video signal SVd. For this reason, the video signal VSD supplied to the video signal converter 111 corresponds to the video signal SVb, and the video signal VSD is converted into a high-definition video signal VHD by the video signal converter 111. In this case, coefficient data corresponding to the video signal reproduced from the video tape recorder is used as coefficient data of the linear estimation formula. The video signal VHD output from the video signal conversion unit 111 is converted into three primary color signals by the matrix circuit 112 and supplied to the picture tube 113, and a high-definition image corresponding to the video signal SVb is displayed on the screen of the picture tube 113. Is displayed.
[0030]
When the third mode for displaying an image corresponding to the video signal SVe that is a reproduction signal of the digital video disk device supplied to the input terminal 109 by the user's operation of the remote control transmitter 103 is selected, the system controller 101 By this control, the video signal SVe is output from the switch circuit 110. Therefore, the video signal VSD supplied to the video signal conversion unit 111 corresponds to the video signal SVe, and this video signal VSD is converted into a high-definition video signal VHD by the video signal conversion unit 111. In this case, coefficient data corresponding to a video signal reproduced from the digital video disk device is used as coefficient data of the linear estimation formula. The video signal VHD output from the video signal converter 111 is converted into three primary color signals by the matrix circuit 112 and supplied to the picture tube 113. On the screen of the picture tube 113, a high-definition image corresponding to the video signal SVe is displayed. Is displayed.
[0031]
Next, details of the video signal converter 111 will be described. FIG. 2 shows a configuration example of the video signal converter 111. The video signal converter 111 includes an input terminal 121 to which an NTSC video signal VSD is supplied, and an A / D converter 122 that converts the video signal VSD into a digital signal (hereinafter referred to as “SD pixel data”). Have.
[0032]
Also, the video signal conversion unit 111 is a predetermined one to be estimated from among the pixel data (hereinafter referred to as “HD pixel data”) constituting the high-definition video signal VHD from the SD pixel data output from the A / D converter 122. A region cutout circuit 123 that cuts out SD pixel data in a region corresponding to the HD pixel data, and ADRC (Adaptive Dynamic Range Coding) processing is applied to the SD pixel data cut out by the region cutout circuit 123 mainly. An ADRC circuit 124 that determines a class (space class) representing a waveform in the space and outputs class information.
[0033]
3 and 4 show the positional relationship between the SD pixel and the HD pixel. For example, as shown in FIG. 5, in the region cutout circuit 123, when the HD pixel data y is to be estimated, the SD pixel data k positioned in the vicinity of the HD pixel data y₁~ K _Five Is cut out.
[0034]
In the ADRC circuit 124, for the purpose of patterning the level distribution of the SD pixel data cut out by the area cut-out circuit 123, an operation is performed to compress each SD pixel data from, for example, 8-bit data to 2-bit data. The ADRC circuit 124 outputs compressed data (requantized code) qi corresponding to each SD pixel data as class information of the space class.
[0035]
ADRC is originally an adaptive requantization method developed for high-performance coding for VTR (Video Tape Recorder), but it can efficiently represent local patterns of signal level with a short word length. In the embodiment, it is used for patterning the level distribution of the SD pixel data cut out by the area cut-out circuit 123.
[0036]
In the ADRC circuit 124, when the maximum value of the SD pixel data in the region is MAX, the minimum value is MIN, the dynamic range in the region is DR (= MAX−MIN + 1), and the number of requantization bits is p, For each SD pixel data ki, a requantization code qi is obtained by the calculation of the equation (1). However, in the expression (1), [] means a truncation process. When Na pieces of SD pixel data are cut out by the area cutout circuit 123, i = 1 to Na.
qi = [(ki-MIN + 0.5) .2^p / DR] (1)
[0037]
Further, the video signal conversion unit 111 uses the SD pixel data output from the A / D converter 122 to store a region corresponding to predetermined HD pixel data to be estimated from among the HD pixel data constituting the high-definition video signal VHD. An area extraction circuit 125 for extracting SD pixel data, and a motion class for determining class (motion class) mainly representing the degree of movement from the SD pixel data extracted by the area extraction circuit 125 and outputting class information And a determination circuit 126.
[0038]
For example, as shown in FIG. 6, in the region cutout circuit 125, when the HD pixel data y is to be estimated, ten SD pixel data m positioned in the vicinity of the HD pixel data y₁~ M_Five, N₁~ N_FiveIs cut out.
[0039]
In the motion class determination circuit 126, the inter-frame difference is calculated from the SD pixel data mi, ni cut out by the region cut-out circuit 125, and the threshold value processing is performed on the average value of the absolute value of the difference to perform motion. The class information MV of the motion class that is the index of is output.
[0040]
That is, in the motion class determination circuit 126, the average value AV of the absolute value of the difference is calculated by the equation (2). Area extraction circuit 125For example, as described above, ten SD pixel data m₁~ M_Five, N₁~ N_FiveIs cut out, Nb in the equation (2) is 5.
[0041]
[Expression 1]

[0042]
In the motion class determination circuit 126, the average value AV calculated as described above is compared with one or a plurality of threshold values to obtain class information MV. For example, three thresholds th₁, Th₂, Th_Three(Th₁<Th₂<Th_Three) And four motion classes are determined, AV ≦ th₁When MV = 0, th₁<AV ≦ th₂When MV = 1, th₂<AV ≦ th_ThreeWhen MV = 2, th_ThreeWhen AV, MV = 3.
[0043]
Also, the video signal conversion unit 111 tries to estimate based on the requantization code q i as the class information of the spatial class output from the ADRC circuit 124 and the motion class information MV output from the motion class determination circuit 126. A class code generation circuit 127 for obtaining a class code CL indicating a class to which the HD pixel data belongs. In the class code generation circuit 127, the calculation of the class code CL is performed by the expression (3). In Equation (3), Na represents the number of SD pixel data cut out by the region cutout circuit 123, and p represents the number of requantization bits in the ADRC circuit 124.
[0044]
[Expression 2]

[0045]
In addition, the video signal conversion unit 111 includes three ROM tables 128a, 128b, and 128c in which coefficient data of a linear estimation formula used in an estimation calculation circuit described later is stored for each class. The ROM table 128a stores coefficient data corresponding to the case where the signal source of the video signal VSD is a tuner. The ROM table 128b stores coefficient data corresponding to the case where the signal source of the video signal VSD is a video tape recorder. The ROM table 128c stores coefficient data corresponding to the case where the signal source of the video signal VSD is a digital video disk device. A class code CL output from the class code generation circuit 127 is supplied to the ROM tables 128a to 128c as read address information, and these ROM tables 128a to 128c are supplied.FromThe coefficient data Ca, Cb, Cc corresponding to the class code CL is read out.
[0046]
Further, the video signal converter 111 has a switch circuit 129 for selectively extracting any one of the coefficient data Ca, Cb, Cc output from the ROM tables 128a, 128b, 128c. The output sides of the ROM tables 128a, 128b, and 128c are connected to fixed terminals on the a side, b side, and c side of the switch circuit 129, respectively.
[0047]
Switching of the switch circuit 129 is controlled by a coefficient data switching signal CSW (see FIG. 1) supplied from the system controller 101, and a signal source (tuner, video tape recorder, digital video) from which the video signal VSD is obtained from the switch circuit 129. The coefficient data wi corresponding to the disk device is taken out.
[0048]
That is, when the first mode for displaying an image corresponding to the video signal SVa output from the tuner 105 is selected and the video signal VSD corresponds to the video signal SVa, the switch circuit 129 is connected to the a side. The When the second mode for displaying an image corresponding to the video signal SVb which is a playback signal of the video tape recorder supplied to the input terminal 106 is selected, and the video signal VSD corresponds to the video signal SVb, the switch circuit 129 is connected to the b side. Further, when the third mode for displaying an image corresponding to the video signal SVe that is a reproduction signal of the digital video disk device supplied to the input terminal 109 is selected, and the video signal VSD corresponds to the video signal SVe, The switch circuit 129 is connected to the c side.
[0049]
Further, the video signal conversion unit 111 uses the SD pixel data output from the A / D converter 122 to store a region corresponding to predetermined HD pixel data to be estimated from among the HD pixel data constituting the high-definition video signal VHD. An area extraction circuit 130 for extracting SD pixel data, an estimation operation for calculating HD pixel data to be estimated from the SD pixel data extracted by the area extraction circuit 130 and the coefficient data wi extracted by the switch circuit 129 described above. Circuit 131.
[0050]
In the area cutout circuit 130, for example, as shown in FIG.ySD pixel data x located in the vicinity of the HD pixel data y₁~ X_{twenty five}Is cut out. In the estimation calculation circuit 131, the HD pixel data to be estimated from the SD pixel data xi extracted by the region extraction circuit 130 and the coefficient data wi extracted by the switch circuit 129, using the linear estimation equation (4). y is calculated. In the area cutout circuit 130, for example, as described above, 25 pieces of SD pixel data x₁~ X_{twenty five}Is cut out, n in equation (4), that is, the number of taps is 25.
[0051]
[Equation 3]

[0052]
The video signal converter 111 converts the HD pixel data sequentially output from the estimation arithmetic circuit 131 into an analog signal to obtain a high-definition video signal VHD, and an output for deriving the video signal VHD. Terminal 133.
[0053]
The operation of the video signal converter 111 shown in FIG. 2 will be described. The NTSC video signal VSD is converted into a digital signal by the A / D converter 122 to form SD pixel data. Corresponding to the predetermined HD pixel data y to be estimated among the HD pixel data constituting the high-definition video signal VHD, the region extraction circuit 123 uses the SD pixel data output from the A / D converter 122 to generate SD pixels in a predetermined region. The data ki is cut out, and the ADRC circuit 124 applies ADRC processing to each piece of the extracted SD pixel data ki, and the data is re-classified as class information of a space class (mainly class classification for waveform expression in space). A quantization code q i is obtained.
[0054]
Corresponding to the HD pixel data y to be estimated, the SD pixel data mi, ni in a predetermined area is cut out by the area cutout circuit 125 from the SD pixel data output from the A / D converter 122, and this cut out. The class information MV indicating the motion class (mainly class classification for representing the degree of motion) is obtained from the respective SD pixel data mi, ni by the motion class determining circuit 126.
[0055]
A class code CL as class information indicating a class to which the HD pixel data y to be estimated by the class code generation circuit 127 belongs is obtained from the motion class information MV and the requantization code q i obtained by the ADRC circuit 124 described above. The class code CL is supplied as read address information to the ROM tables 128a to 128c, and the coefficient data Ca to Cc corresponding to the class to which the HD pixel data y to be estimated belongs are read from the ROM tables 128a to 128c. The switching of the switch circuit 129 is controlled by a coefficient data switching signal CSW supplied from the system controller 101, and the coefficient data corresponding to the signal source from which the video signal VSD supplied to the input terminal 121 is obtained from the switch circuit 129. wi is taken out.
[0056]
Corresponding to the above-described HD pixel data y to be estimated, the SD pixel data xi in a predetermined area is extracted by the area extraction circuit 130 from the SD pixel data output from the A / D converter 122. The estimation calculation circuit 131 uses the linear estimation equation to estimate the HD pixel data to be estimated from the extracted SD pixel data xi and the coefficient data wi extracted by the switch circuit 129 as described above. y is calculated. Then, the HD pixel data y sequentially output from the estimation arithmetic circuit 131 is converted into an analog signal by the D / A converter 132 to obtain a high-definition video signal VHD, and this video signal VHD is derived to the output terminal 133.
[0057]
In the video signal converter 111 shown in FIG. 2, the coefficient data w i corresponding to the signal source from which the video signal VSD supplied to the input terminal 121 is obtained is extracted from the switch circuit 129, and the HD pixel data y to be estimated is obtained. Since it is used in the linear estimation equation for obtaining, there is an advantage that the conversion process from the NTSC video signal VSD to the high-definition video signal VHD can always be appropriately performed. It is also conceivable that the area cutout circuit 123 and the area cutout circuit 125 are configured in common, and ki and xi are the same.
[0058]
By the way, the ROM tables 128a to 128c store coefficient data of linear estimation equations corresponding to the respective classes as described above. This coefficient data is generated in advance by learning. First, this learning method will be described. An example in which coefficient data wi (i = 1 to n) based on the linear estimation formula (4) is obtained by the method of least squares will be shown. As a generalized example, consider the observation equation (5), where X is input data, W is a prediction coefficient, and Y is a predicted value. In this equation (5), m represents the number of learning data, and n represents the number of prediction taps.
[0059]
[Expression 4]

[0060]
The least square method is applied to data collected by the observation equation (5). Based on the observation equation (5), the residual equation (6) is considered.
[0061]
[Equation 5]

[0062]
From the residual equation of equation (6), the most probable value of each w i is e in equation (7).²It is considered that the condition for minimizing is satisfied. That is, the condition of equation (8) should be considered.
[0063]
[Formula 6]

[0064]
That is, w conditions satisfying n conditions based on i in equation (8) are considered.₁, W₂, ..., w_nMay be calculated. Therefore, Equation (9) is obtained from the residual equation of Equation (6). Furthermore, the equation (10) is obtained from the equations (9) and (5).
[0065]
[Expression 7]

[0066]
And the normal equation of (11) Formula is obtained from (6) Formula and (10) Formula.
[0067]
[Equation 8]

[0068]
Since the number of equations equal to the number n of unknowns can be established as the normal equation of equation (11), the most probable value of each wi can be obtained. In this case, simultaneous equations are solved using a sweeping method (Gauss-Jordan elimination method) or the like.
[0069]
FIG. 8 shows the learning flow of the prediction coefficient described above. In order to perform learning, an input signal and a teacher signal to be predicted are prepared.
[0070]
First, in step ST1, a combination of a prediction target pixel value obtained from a teacher signal and n pixel values of prediction taps obtained from an input signal is generated as learning data. Next, in step ST2, it is determined whether the generation of learning data has been completed. If the generation of learning data has not ended, the class to which the prediction target pixel value in the learning data belongs is determined in step ST3. . This class is determined based on a predetermined number of pixel values obtained from the input signal corresponding to the prediction target pixel value, and the space class or the like by the above-described ADRC processing is determined.
[0071]
Then, in step ST4, for each class, using the learning data generated in step ST1, that is, the prediction target pixel value and the n pixel values of the prediction tap, a normal equation as shown in equation (11) Generate. The operations from step ST1 to step ST3 are repeated until generation of learning data is completed, and a normal equation in which a lot of learning data is registered is generated.
[0072]
When the generation of learning data is completed in step ST2, in step ST5, the normal equation generated for each class is solved, and n prediction coefficients wi for each class are obtained. In step ST6, the prediction coefficient wi is registered in a storage unit such as a ROM that is divided into addresses by class, and the learning flow is terminated.
[0073]
Next, details of the coefficient data generation device 150 that generates the coefficient data wi for each class stored in the ROM tables 128a to 128c of the video signal converter 111 shown in FIG. explain. FIG. 9 shows a configuration example of the coefficient data generation device 150.
[0074]
The coefficient data generation device 150 includes an input terminal 151 to which HD pixel data HD-DA constituting a high-definition video signal as a teacher signal is supplied, and horizontal and vertical thinning filters for the HD pixel data HD-DA. And a signal processing unit 152 that performs processing to obtain SD pixel data SD-DA constituting an NTSC video signal as an input signal. In the signal processing unit 152, the HD pixel data HD-DA is thinned out by the vertical thinning filter so that the number of lines in the vertical direction in the field is halved, and further, the horizontal thinning filter is used in the horizontal direction. Thinning-out processing is performed so that the number of pixels becomes 1/2. Therefore, the positional relationship between the SD pixel and the HD pixel is as shown in FIGS.
[0075]
FIG. 10 shows a configuration example of the vertical thinning filter 153. The vertical thinning filter 153 is configured by connecting a band limiting transversal filter 153b for preventing aliasing distortion and a thinning circuit 153c for performing line thinning in series. The transversal filter 153b is a series circuit of four delay elements D at the line level, and a filter coefficient a for input data and delay data.₀~ A_Four, And an adder for adding output data of the five multipliers, and a coefficient a₀~ A_FourBy changing the filter characteristics can be changed. In the thinning circuit 153c, line thinning is performed at a rate of one line per two lines. In the above configuration, the vertical band of the input data supplied to the input terminal 153a is limited by the transversal filter 153b, and then the thinning is performed at a rate of one line per two lines by the thinning circuit 153c. Therefore, output data in which the number of lines in the vertical direction is halved with respect to the input data is obtained at the output terminal 153d.
[0076]
FIG. 11 shows a configuration example of the horizontal thinning filter 154. The horizontal thinning filter 154 is configured by connecting in series a band limiting transversal filter 154b for preventing aliasing distortion and a thinning circuit 154c for performing pixel thinning. The transversal filter 154b includes a serial circuit of four delay elements D at the clock level, and a filter coefficient b for input data and delay data.₀~ B_Four, And an adder for adding the output data of the five multipliers, and a coefficient b₀~ B_FourBy changing the filter characteristics can be changed. In the thinning circuit 154c, pixel thinning is performed at a rate of one pixel per two pixels. In the above configuration, the horizontal band of the input data supplied to the input terminal 154a is limited by the transversal filter 154b, and then the thinning circuit 154c performs thinning at a rate of one pixel per two pixels. Therefore, output data in which the number of pixels in the horizontal direction is halved with respect to the input data is obtained at the output terminal 154d.
[0077]
Returning to FIG. 9, the coefficient data generation device 150 also outputs a signal corresponding to each of a plurality of HD pixel data as prediction target pixel values obtained from the HD pixel data HD-DA supplied to the input terminal 151. An area extraction circuit 155 that sequentially extracts SD pixel data of a predetermined area from the SD pixel data SD-DA output from the processing unit 152, and the ADRC process is applied to the SD pixel data sequentially extracted by the area extraction circuit 155. The ADRC circuit 156 mainly determines a class (space class) representing a waveform in the space and outputs class information.
[0078]
The area cutout circuit 155 is configured in the same manner as the area cutout circuit 123 of the video signal converter 111 described above. For example, as shown in FIG. 5, the region cutout circuit 155 corresponds to the HD pixel data y as the prediction target pixel value, and the SD pixel data k located in the vicinity of the HD pixel data y.₁~ K _Five Is cut out. The ADRC circuit 156Is configured in the same manner as the ADRC circuit 124 of the video signal converter 111 described above. This ADRC circuit 156The re-quantization code qi is output as class information indicating a spatial class for each SD pixel data of a predetermined area cut out corresponding to each HD pixel data as a prediction target value.
[0079]
In addition, the coefficient data generation device 150 sequentially applies SD pixel data in a predetermined area from the SD pixel data SD-DA output from the signal processing unit 152 in correspondence with the respective HD pixel data as the prediction target pixel values described above. A region cutout circuit 157 to be cut out, and a motion class determination circuit 158 that determines a class (motion class) mainly representing the degree of movement from the SD pixel data cut out by the region cutout circuit 157 and outputs class information have.
[0080]
The area cutout circuit 157 is configured in the same manner as the area cutout circuit 125 of the video signal converter 111 described above. For example, as shown in FIG. 6, the area cutout circuit 157 corresponds to the HD pixel data y as the prediction target pixel value, and the 10 SD pixel data m positioned in the vicinity of the HD pixel data y.₁~ M_Five, N₁~ N_FiveIs cut out. The motion class determination circuit 158 is also configured in the same manner as the motion class determination circuit 126 of the video signal conversion unit 111 described above. The motion class determination circuit 158 outputs motion class class information MV that is a motion index for each SD pixel data of a predetermined area cut out corresponding to each HD pixel data as a prediction target pixel value. .
[0081]
The coefficient data generation device 150 also classifies the re-quantization code q i as the class information of the space class output from the ADRC circuit 156 and the class code MV of the motion class output from the motion class determination circuit 158. A class code generation circuit 159 for obtaining CL is provided. The class code generation circuit 159 is configured in the same manner as the class code generation circuit 127 of the video signal conversion unit 111 described above. The class code generation circuit 127 outputs a class code CL indicating the class to which the HD pixel data belongs, corresponding to each HD pixel data as the prediction target pixel value.
[0082]
Further, the coefficient data generation device 150 corresponds to each of the HD pixel data as the prediction target pixel value described above, and generates a predetermined area as a prediction tap value from the SD pixel data SD-DA output from the signal processing unit 152. An area cut-out circuit 160 that cuts out SD pixel data sequentially is provided. The area cutout circuit 160 is configured in the same manner as the area cutout circuit 130 of the video signal converter 111 described above. For example, as shown in FIG. 7, the region cutout circuit 160 corresponds to the HD pixel data y as the prediction target pixel value and corresponds to 25 SD pixel data x located in the vicinity of the HD pixel data y.₁~ X_{twenty five}Is cut out.
[0083]
Also, the coefficient data generation device 150 applies each HD pixel data y as a prediction target pixel value obtained from the HD pixel data HD-DA supplied to the input terminal 151 and each HD pixel data y as a prediction target pixel value. The class code generation circuit 159 outputs the SD pixel data xi as the predicted tap pixel value sequentially extracted by the region extraction circuit 160 and the HD pixel data y as the prediction target pixel value, respectively. A normal equation generation circuit 161 that generates a normal equation (see equation (11)) for generating n coefficient data wi for each class from the class code CL is provided.
[0084]
In this case, the learning data described above is generated by a combination of one HD pixel data y and n prediction tap pixel values corresponding thereto, and thus the generation circuit 161 generates a normal equation in which a large amount of learning data is registered. Is done. Although not shown, it is possible to perform timing adjustment of the SD pixel data xi supplied from the region cutout circuit 160 to the normal equation generation circuit 161 by arranging a time adjustment delay circuit before the region cutout circuit 160. it can.
[0085]
Further, the coefficient data generation device 150 is supplied with the data of the normal equation generated for each class by the normal equation generation circuit 161, solves the normal equation generated for each class, and generates coefficient data ( A prediction coefficient determination circuit 162 for obtaining a prediction coefficient (wi) and a memory 163 for storing the obtained coefficient data wi are provided. In the prediction coefficient determination circuit 162, the normal equation is solved by, for example, a sweeping out method or the like, and the coefficient data wi is obtained.
[0086]
The operation of the coefficient data generation device 150 shown in FIG. 9 will be described. The input terminal 151 is supplied with HD pixel data HD-DA constituting a high-definition video signal as a teacher signal. The HD pixel data HD-DA is subjected to horizontal and vertical thinning processing by the signal processing unit 152. As a result, SD pixel data SD-DA constituting an NTSC video signal as an input image signal is obtained.
[0087]
Further, an area extraction circuit is formed from the SD pixel data output from the signal processing unit 152 in correspondence with each HD pixel data y as a prediction target pixel value obtained from the HD pixel data HD-DA supplied to the input terminal 151. In step 155, SD pixel data k i in a predetermined area are sequentially cut out, and each cut out SD pixel data k i is subjected to ADRC processing in the ADRC circuit 156 to obtain a space class (mainly a class for waveform expression in space). A requantized code qi is obtained as class information.
[0088]
Also, corresponding to each HD pixel data y as a prediction target pixel value, SD pixel data mi, ni of a predetermined region is sequentially cut out from the SD pixel data output from the signal processing unit 152 by the region cutout circuit 157, The class information MV indicating the motion class (mainly class classification for representing the degree of motion) is obtained from the extracted SD pixel data mi, ni by the motion class determination circuit 158. Then, from the class information MV and the requantized code q i obtained by the above-described ADRC circuit 156, the class code generation circuit 159 uses the class information as the class information indicating the class to which each HD pixel data y as the prediction target pixel value belongs. A code CL is obtained.
[0089]
Also, corresponding to each HD pixel data y as a prediction target pixel value, SD pixel data x i of a predetermined region is sequentially cut out from the SD pixel data output from the signal processing unit 152 by the region cut-out circuit 160. Then, an area extraction circuit corresponding to each HD pixel data y as the prediction target pixel value obtained from the HD pixel data HD-DA supplied to the input terminal 151 and each HD pixel data y as the prediction target pixel value, respectively. From the SD pixel data xi as the prediction tap pixel value sequentially cut out at 160 and the class code CL output from the class code generation circuit 159 corresponding to each HD pixel data y as the prediction target pixel value, The equation generation circuit 161 generates a normal equation for generating n pieces of coefficient data wi for each class. The normal coefficient is solved by the prediction coefficient determination circuit 162 to obtain coefficient data w i for each class, and the coefficient data w i is stored in the memory 163 that is divided into addresses for each class.
[0090]
As described above, the coefficient data generation device 150 shown in FIG. 9 can generate coefficient data wi corresponding to the SD pixel data SD-DA output from the signal processing unit 152. As described above, the ROM table 128a of the video signal converter 111 (see FIG. 2) stores coefficient data corresponding to the case where the signal source of the video signal VSD supplied to the input terminal 121 is a tuner. However, in order to obtain such coefficient data, the SD pixel data SD-DA output from the signal processing unit 152 may correspond to the tuner output.
[0091]
In this case, it is conceivable to configure the signal processing unit 152 as shown in FIG. That is, the HD pixel data HD-DA constituting the component-type video signal composed of the luminance signal, the red color difference signal, and the blue color difference signal is supplied to the vertical thinning filter 153 (see FIG. 10) and the number of lines is halved. Then, it is supplied to a horizontal thinning filter 154 (see FIG. 11), the number of pixels in the horizontal direction is halved, and converted into SD pixel data constituting an NTSC video signal.
[0092]
The SD pixel data output from the horizontal thinning filter 154 is supplied to a color modulation / YC synthesis circuit 171 and converted into a composite video signal by color modulation processing, luminance signal and carrier color signal synthesis processing, and the like. . The composite video signal is modulated by the RF modulation circuit 172 and converted into a signal equivalent to a television broadcast signal.
[0093]
The output signal of the RF modulation circuit 172 is demodulated by the RF demodulation circuit 173 and converted into a composite video signal. The composite video signal is supplied to the YC separation / color demodulation 174, and the SD pixel data SD-DA constituting the component video signal is separated by the separation process of the luminance signal and the carrier color signal, the color demodulation process, and the like. can get. Since this SD pixel data SD-DA is obtained through RF modulation / demodulation, it corresponds to the tuner output.
[0094]
The ROM table 128b of the video signal converter 111 stores coefficient data corresponding to the case where the signal source of the video signal VSD supplied to the input terminal 121 is a video tape recorder. In order to obtain data, the SD pixel data SD-DA output from the signal processing unit 152 may correspond to the playback output of the video tape recorder.
[0095]
In this case, it is conceivable to configure the signal processing unit 152 as shown in FIG. That is, the HD pixel data HD-DA is supplied to the vertical decimation filter 153 to reduce the number of lines to ½, and then is supplied to the horizontal decimation filter 154 to reduce the number of pixels in the horizontal direction to ½. Is converted into SD pixel data constituting a video signal of the system. Then, the SD pixel data output from the horizontal thinning filter 154 is supplied to a VTR (video tape recorder) recording / playback processing unit 175, and recording / reproduction to / from the video tape is performed to obtain SD pixel data SD-DA. . Since the SD pixel data SD-DA is obtained through recording / reproduction with respect to the video tape, it corresponds to the reproduction output of the video tape recorder.
[0096]
The ROM table 128c of the video signal converter 111 stores coefficient data corresponding to the case where the signal source of the video signal VSD supplied to the input terminal 121 is a digital video disk device. In order to obtain coefficient data, the SD pixel data SD-DA output from the signal processing unit 152 may correspond to the reproduction output of the digital video disk device.
[0097]
In this case, it is conceivable to configure the signal processing unit 152 as shown in FIG. That is, the HD pixel data HD-DA is supplied to the vertical decimation filter 153 to reduce the number of lines to ½, and then is supplied to the horizontal decimation filter 154 to reduce the number of pixels in the horizontal direction to ½. Is converted into SD pixel data constituting a video signal of the system.
[0098]
Further, the SD pixel data output from the horizontal thinning filter 154 is supplied to an MPEG (Moving Picture Experts Group) encoder 176 and subjected to the same data compression processing as the video data recorded on the digital video disc. The video data output from the MPEG encoder 176 is supplied to the MPEG decoder 177 and subjected to data expansion processing to obtain SD pixel data SD-DA. Since the SD pixel data SD-DA is obtained through the data compression / reproduction process employed in the digital video disk apparatus, it corresponds to the reproduction output of the digital video disk apparatus.
[0099]
In addition to the configuration example of the signal processing unit 152 described above, the signal processing unit 152 is configured to correspond to a predetermined signal source, so that the SD pixel data SD-DA corresponds to the predetermined signal source. The coefficient data w i corresponding to the predetermined signal source can be obtained. Further, the frequency characteristics of the SD pixel data SD-DA can be changed by changing the filter characteristics of the thinning filters 153 and 154, and the coefficient data generating apparatus 150 shown in FIG. Coefficient data wi corresponding to the signal can be obtained. Further, the display contents of the coefficient data generation device 150 shown in FIG. 9 can be obtained by using the HD pixel data HD-DA supplied to the input terminal 151 that has different display contents such as character images and natural images. It is also possible to obtain coefficient data wi corresponding to video signals having different values.
[0100]
Next explained is the second embodiment of the invention. FIG. 15 shows a configuration of a television receiver 200 as the second embodiment. In FIG. 15, portions corresponding to those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0101]
The television receiver 200 has a configuration in which the switch circuits 107 and 110 in the television receiver 100 shown in FIG. 1 are removed. Further, the television receiver 200 is configured such that the switching signal CSWa of coefficient data is supplied from the system controller 101A to the video signal conversion unit 111A based on the user's operation of the remote control transmitter 103. That is, the user can arbitrarily switch the coefficient data used in the video signal conversion unit 111A by operating the remote control transmitter 103.
[0102]
FIG. 16 shows a configuration example of the video signal converter 111A. In FIG. 16, portions corresponding to those in FIG. The video signal converter 111A is configured in the same manner as the video signal converter 111 shown in FIG. 2 except for the ROM tables 128a, 128b, and 128c. The ROM tables 128d, 128e, and 128f of the video signal converter 111 shown in FIG. 2 store coefficient data corresponding to video signals with different signal sources, but the ROM table 128d of the video signal converter 111A. 128e and 128f store coefficient data corresponding to video signals having different display contents.
[0103]
For example, coefficient data corresponding to a video signal for displaying a character image is stored in the ROM table 128d, coefficient data corresponding to a video signal for displaying a natural image is stored in the ROM table 128f, and further the ROM table 128e. Stores coefficient data corresponding to a video signal for displaying an image in which a character image and a natural image are mixed.
[0104]
The operation of the television receiver 200 shown in FIG. 15 will be described. The NTSC composite video signal SVa output from the tuner 105 is supplied to a YC separation / color demodulation circuit 108, and a component-type video signal VSD is obtained from the YC separation / color demodulation circuit 108. This video signal VSD is converted into a high-definition video signal VHD by the video signal converter 111. The video signal VHD is converted into the three primary color signals by the matrix circuit 112 and supplied to the picture tube 113, and a high-definition image corresponding to the video signal SVa is displayed on the screen of the picture tube 113.
[0105]
In this case, the user can switch the coefficient data used in the video signal conversion unit 111A by operating the remote control transmitter 103. Accordingly, when the video signal VSD is a video signal for displaying a character image, the coefficient data Cd is read out from the ROM table 128d, and when the video signal VSD is a video signal for displaying a natural image, it is read out from the ROM table 128f. Switching to the coefficient data Cf, and when the video signal VSD is a video signal for displaying a mixed image of a character image and a natural image, switching to the coefficient data Ce read from the ROM table 128e allows conversion processing in the video signal conversion unit 111A. Can be performed appropriately.
[0106]
In the second embodiment, instead of storing coefficient data corresponding to video signals having different display contents in the ROM tables 128d, 128e, and 128f of the video signal conversion unit 111A, the frequency characteristics are different from each other. The coefficient data corresponding to the video signal to be stored may be stored so that the user can arbitrarily switch. In the first embodiment, the coefficient data Ca to Cc may be switched arbitrarily by the user as in the second embodiment.
[0107]
In the above-described embodiment, the ADRC circuit 124 is provided as an information compression means for patterning a spatial waveform with a small number of bits. However, this is only an example, and it is expressed by a class having a small pattern of signal waveforms. Any information compression means can be provided as long as possible, and compression means such as DPCM (Differential Pulse Code Modulation) and VQ (Vector Quantization) may be used.
[0108]
In the above-described embodiment, an example in which an NTSC video signal is converted into a high-definition video signal has been described. However, the present invention is not limited to this, and the first image using a linear estimation equation is used. Of course, the present invention can be applied to the case where the signal is converted into a second image signal having a larger number of pixels than the first image signal.
[0109]
【The invention's effect】
  According to the present invention, when the first image signal is converted into the second image signal, the image signal output unit andClass indicated by class informationTherefore, the conversion process can be appropriately performed. For example, coefficient data corresponding to a signal source from which a first image signal can be obtained from a plurality of types of coefficient data is automatically selected and used, so that appropriate conversion according to the first image signal is performed. Processing is performed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a television receiver as a first embodiment.
2 is a block diagram illustrating a configuration example of a video signal conversion unit of the television receiver illustrated in FIG. 1. FIG.
FIG. 3 is a schematic diagram for explaining a positional relationship between SD pixels and HD pixels.
FIG. 4 is a schematic diagram for explaining a positional relationship between SD pixels and HD pixels.
FIG. 5 is a schematic diagram for explaining SD pixel data used for space class classification.
FIG. 6 is a schematic diagram for explaining SD pixel data used for motion class classification;
FIG. 7 is a schematic diagram for explaining SD pixel data used for estimation calculation;
FIG. 8 is a flowchart showing a learning flow of a prediction coefficient.
FIG. 9 is a block diagram illustrating a configuration example of a coefficient data generation apparatus.
FIG. 10 is a block diagram illustrating a configuration example of a vertical decimation filter used in the coefficient data generation apparatus.
FIG. 11 is a block diagram illustrating a configuration example of a horizontal thinning filter used in the coefficient data generation apparatus.
FIG. 12 is a block diagram illustrating a configuration example (corresponding to a tuner) of a signal processing unit of a coefficient data generation apparatus.
FIG. 13 is a block diagram illustrating a configuration example (compatible with a video tape recorder) of a signal processing unit of the coefficient data generation device.
FIG. 14 is a block diagram showing a configuration example (corresponding to a digital video disk device) of a signal processing unit of a coefficient data generation device
FIG. 15 is a block diagram illustrating a configuration example of a television receiver according to a second embodiment.
16 is a block diagram illustrating a configuration example of a video signal conversion unit of the television receiver illustrated in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100,200 ... Television receiver, 101, 101A ... System controller, 102 ... Remote control receiver, 103 ... Remote control transmitter, 104 ... Receiving antenna, 105 ... Tuner, 106, 109: input terminal, 107, 110 ... switch circuit, 108 ... YC separation / color demodulation circuit, 111, 111A ... video signal converter, 112 ... matrix circuit, 113 ... image receiving Pipe 121, input terminal 122, A / D converter 123, 125, 130 ... area extraction circuit 124 ... ADRC circuit 126 ... motion class determination circuit 127 ... Class code generation circuit, 128a to 128f ... ROM table, 129 ... switch circuit, 131 ... estimation operation circuit, 132 ... D A converter, 133 ... output terminal, 150 ... coefficient data generator, 151 ... input terminal, 152 ... signal processing unit, 153 ... vertical thinning filter, 154 ... horizontal thinning filter, 155, 157, 160 ... area extraction circuit, 156 ... ADRC circuit, 158 ... motion class determination circuit, 159 ... class code generation circuit, 161 ... normal equation generation circuit, 162 ... Prediction coefficient determination circuit, 163... Memory, 171... Color modulation / YC synthesis circuit, 172... RF modulation circuit, 173... RF demodulation circuit, 174. ... VTR recording / playback unit, 176 ... MPEG encoder, 177 ... MPEG decoder

Claims (3)

In the image signal conversion apparatus configured to convert the first image signal into the second image signal,
First pixel cutout means for cutting out a signal of a pixel in a first region located in the vicinity of a predetermined pixel constituting the second image signal from the first image signal;
Detect a signal distribution pattern of the pixels in the first region cut out by the first pixel cutout means, determine a class to which the signal of the predetermined pixel belongs based on the distribution pattern, and output class information Class decision means to
The second image signal is obtained by prediction from the first image signal generated by learning using an input signal corresponding to the first image signal and a teacher signal corresponding to the second image signal. The coefficient data used in the estimation formula is output for each of a plurality of image signal output devices and combinations of the above classes , each of which outputs an image signal corresponding to the first image signal, and which outputs the image signal differently. And a coefficient data generating means that is generated by selectively reading out the coefficient data of the estimation formula corresponding to the class indicated by the class information output from the class signal output means and the image signal output device for outputting the first image signal. When,
Second pixel clipping means for cutting the signal of a pixel of the same or different second region and the first region located in the vicinity of the predetermined pixels constituting the second image signal from said first image signal When,
The calculation is performed using the estimation formula from the coefficient data of the estimation formula generated by the coefficient data generation means and the signal of the pixel in the second region cut out by the second pixel cut-out means. An image signal converter comprising: an image signal output unit that outputs a signal of the predetermined pixel constituting the second image signal. The coefficient data generating means is
Comprising user operation means for accepting a selection operation of an image signal output device for outputting the first image signal of the user;
Characterized in that generated by based on the user's selection operation accepted by the user operation unit reads the coefficient data of the estimation equation corresponding to the image signal output unit selectively outputs the first image signal The image signal converter according to claim 1. Video signal converting means for converting the first video signal into a second video signal;
Image display means for displaying an image based on the second video signal,
The video signal converting means is
First pixel cutout means for cutting out a signal of a pixel in a first region located in the vicinity of a predetermined pixel constituting the second video signal from the first video signal;
Detect a signal distribution pattern of the pixels in the first region cut out by the first pixel cutout means, determine a class to which the signal of the predetermined pixel belongs based on the distribution pattern, and output class information Class decision means to
The second video signal is obtained by prediction from the first video signal generated by learning using an input signal corresponding to the first video signal and a teacher signal corresponding to the second video signal. The coefficient data used in the estimation formula is output for each of a plurality of video signal output devices and combinations of the above classes , each of which outputs a video signal corresponding to the first video signal, and which outputs video signals differently. And a coefficient data generating means that is generated by selectively reading out the coefficient data of the estimation formula corresponding to the class indicated by the class information output by the class determining means output from the video signal output device for outputting the first video signal. When,
The first second pixel clipping means for cutting the signal of a pixel of the same or different second region and the first region located in the vicinity of the predetermined pixels constituting the second video signal from a video signal When,
The calculation is performed using the estimation formula from the coefficient data of the estimation formula generated by the coefficient data generation means and the signal of the pixel in the second region cut out by the second pixel cut-out means. And a video signal output means for outputting a signal of the predetermined pixel constituting the video signal.

Images