JP3862252B2 - アクティブ型力率改善回路 - Google Patents
アクティブ型力率改善回路 Download PDFInfo
- Publication number
- JP3862252B2 JP3862252B2 JP2000342495A JP2000342495A JP3862252B2 JP 3862252 B2 JP3862252 B2 JP 3862252B2 JP 2000342495 A JP2000342495 A JP 2000342495A JP 2000342495 A JP2000342495 A JP 2000342495A JP 3862252 B2 JP3862252 B2 JP 3862252B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter element
- voltage
- comparator
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチングレギュレータ電源装置の入力段に設けられＡＣラインに対する雑音低減と負荷側に対し力率を改善するアクティブ型力率改善回路に関する。
【０００２】
【従来の技術】
従来、スイッチングレギュレータ電源装置の入力段に配置されるアクティブ型力率改善回路としては例えば図３に示す昇圧チョッパ回路を用いたものがある。
【０００３】
図３において、昇圧チョッパ回路は、入力側に設けた昇圧チョークコイルＬ１、ＭＯＳＦＥＴ等を用いたインバータ素子２、整流ダイオードＤ１、及び出力側に設けた平滑コンデンサＣ１で構成される。
【０００４】
インバータ素子２はＰＷＭ制御されており、そのため三角波発生回路５、出力電圧制御回路６、ＰＷＭコンパレータ４及びアンドゲート７が設けられている。また過電流保護のため電流検出コイル８、チョーク電流検出回路９及び基準電圧源１３により基準点厚Ｖref2を設定した過電流保護用コンパレータ１０が設けられる。更に、過電圧保護用コンパレータ１２が設けられ、基準電圧源１４の基準電圧Vref1 と、抵抗Ｒ１，Ｒ２及びコンデンサＣを備えた回路で分圧した出力電圧を比較している。
【０００５】
過電流保護及び過電圧保護は、セット・リセット・フリップフロップ（以下「ＲＳ−ＦＦ」という）１１により行われ、そのセット入力Ｓに過電流保護用コンパレータ１０及び過電圧保護用コンパレータ１２の出力が接続されている。またリセット入力Ｒには三角波発生回路５の出力が同期をとるために加えられる。
【０００６】
ＲＳ−ＦＦ１１は、その反転出力Ｑをアンドゲート７に入力し、通常時はリセット状態にあって反転出力ＱをＨレベルとすることでアンドゲート７を許容状態にしてインバータ素子２をＰＷＭ制御させ、保護動作時はセット状態となって反転出力ＱをＬレベルとし、アンドゲート７を禁止状態にしてオン状態にあるインバータ素子２を強制的にオフさせている。
【０００７】
この昇圧チョッパ回路を使用したアクティブ型力率改善回路は、交流電圧Ｅｉを入力端子１ａ，１ｂ入力し、昇圧した直流電圧Ｅｏを出力端子２ａ，２ｂから次段のスイッチングレギュレータ電源装置に出力する。
【０００８】
ＰＷＭコンパレータ４によりインバータ素子２がオンすると、入力交流電圧Ｅｉにより昇圧チョークコイルＬ１に電流を流してエネルギーを蓄積し、続いてインバータ素子２がオフすると、昇圧チョークコイルＬ１に蓄積したエネルギーにより電流を昇圧整流ダイオードＤ１を通して整流し、平滑用コンデンサＣ１にエネルギーを移り、これを繰り返している。
【０００９】
このためインバータ素子２をオンした時に図４（Ｂ）のように、インバータ電流ｉＱが流れ、次にインバータ素子２をオフした時に図４（Ｃ）のように整流電流ｉＤが流れ、そのため昇圧チョークコイルＬ１には両方を剛性したチョーク電流ｉＬが図４（Ａ）のように流れ、これが繰り返される。
【００１０】
このためインバータ素子２のオン、オフ制御によって入力交流電圧Ｅｉの電圧波形に比例したピーク値をもつチョーク電流ｉＬが昇圧チョークコイルＬ１に流れ、この場合、チョーク電流ｉＬの平均電流ｉＬave は、交流電圧波形Ｅｉに近い入力電流波形となり、これによって交流電圧波形と交流電流波形の位相をほぼ同相にして力率を１に近づけている。
【００１１】
図５は通常時におけるインバータ素子のＰＷＭ制御のタイミングチャートである。図５（Ａ）のように、ＰＷＭコンパレータ４は三角波信号と出力電圧Ｅｏに対応した入力電圧Ｅref を比較し、図５（Ｂ）のコンパレータ出力信号をインバータ素子２に印加して図５（Ｃ）のようにオン、オフ制御し、図５（Ｄ）（Ｅ）（Ｆ）のインバータ電流ｉＱ、整流電流ｉＤ及びチョーク電流ｉＬをを得ている。
【００１２】
この場合、過電流及び過電圧の保護動作は行われていないため、リセット状態にあるＲＳ−ＦＦ１１の反転出力ＱはＨレベルにあり、アンドゲート７を許容状態としている。
【００１３】
図６は図３において負荷電流が増加して過電流動作が行われた状態のタイミングチャートである。時刻ｔｏからのインバータ素子２のオン期間に、図６（Ｃ）の過電流保護用コンパレータ１０に入力しているチョーク電流検出信号（マイナスの値）が過電流によって基準電圧Ｖref2を越えると、図６（Ｄ）のように過電流保護用コンパレータ１０の出力がＨレベルとなり、ある遅延時間Ｔmin を経過した後に、図６（Ｆ）のようにインバータ素子２を強制的にオフさせる過電流保護動作が行なわれる。
【００１４】
【発明が解決しようとする課題】
しかしながら、このような従来の過電流保護回路にあっては、過電流保護用コンパレータ１０による過電流検出でＲＳ−ＦＦ１１をセットしてインバータ素子を強制的にオフさせようとしても、インバータ素子２をオン状態からオフ状態に移行させるためには、必ずある遅延時間Tminが存在し、このため過電流保護動作が遅れ、その間に多大な過電流が昇圧チョークコイルに流れ、周辺半導体へも多大な損傷を与えてしまう問題点があった。
【００１５】
図７は、過大な電流が流れた時の過電流保護動作のタイミングチャートである。時刻ｔｏからのインバータ素子２のオンにより過大なチョーク電流が流れると、図７（Ｃ）のようにチョーク電流検出信号も急俊に変化して基準電圧Ｖref2を越え、過電流保護用コンパレータ１０の出力は図７（Ｄ）のようにインバータ素子２のオンからＴ１時間を経過した直後にＨレベルに立ち上がり、図７（Ｅ）のようにＲＳ−ＦＦ１１をセットし、反転し出力ＱをＬレベルとする。
【００１６】
しかし、インバータ素子２をオフするまでにある遅延時間Ｔmin を必要とするため、その間にチョーク電流は過大な電流まで増加し、その後にインバータ素子２が強制的にオフされる。
【００１７】
このためインバータ素子２を強制的にオフした場合、次のインバータ素子２をオフするまでの間に昇圧チョークコイルｌ１の蓄積エネルギーによる整流電流が流し切れず、昇圧チョークコイルＬ１のリセット完了前にインバータ素子２がオンを開始してしまい、結果として、過電流保護回路が動作しているに関わらず、電流が増加し続け、多大な電流が昇圧チョークに流れ、周辺半導体へも多大な損傷を与えてしまう問題点があった。
【００１８】
本発明は、インバータ素子にある遅れ時間があっても、過電流保護動作を確実に行って多大なチョーク電流が流れないようにするアクティブ型力率改善回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この目的を達成するため、本発明は次のように構成する。本発明は、入力交流電圧の正弦波形に比例してピーク値が変化するスイッチング電流を昇圧チョークコイルに流すように制御回路によりインバータ素子をオン、オフ制御し、チョークコイルに流れた電流を整流素子で整流した後にコンデンサで平滑して直流電圧を出力する昇圧チョッパ回路を備えたアクティブ型力率改善回路を対象とする。
【００２０】
このようなアクティブ型力率改善回路につき本発明は、インバータ素子のオン期間に流れる昇圧チョークコイルの検出電流が所定値を越えた場合に動作し、インバータ素子の複数回のオン・オフ期間の間、インバータ素子のオフ状態を維持する過電流保護回路を設けたことを特徴とする。
【００２１】
これによって、過電流検出からインバータ素子を強制的にオフするまでにある遅延時間が存在しても、複数サイクルに亘ってインバータ素子のオフ状態が強制的に維持されることで、インバータ素子のオン期間に過大な電流により昇圧チョークコイルに蓄積されたエネルギーは、その後の複数サイクルに亘るオフ期間の間に負荷側に電流を流すことで完全に昇圧チョークコイルをリセットし、多大なチョーク電流か流れることを確実に防止する過電流保護動作が行われる。
【００２２】
ここで、アクティブ型力率改善回路の過電流保護回路は、昇圧チョークコイルの検出電流が所定値を越えた場合にオンするスイッチ素子と、スイッチ素子のオンによりコンデンサを規定電圧に急速充電し、充電後に前記コンデンサを緩速放電させる充放電回路と、充放電回路のコンザンサ電圧を入力して所定の基準電圧と比較し、コンデンサ電圧が基準電圧を上回っている間、Ｈレベル信号を出力するコンパレータと、コンパレータのＨレベル信号によりセットされると共に前記インバータ素子のオフ制御に同期してリセットされ、その反転出力によりセット期間の間、インバータ素子に対する制御回路の出力を禁止してオフ状態を維持させるセット・リセット・フリップフロップとを備える。
【００２３】
また過電流保護回路のコンパレータとして、インバータ素子のオン期間における出力電圧の過電圧を検出してインバータ素子を強制的にオフする過電圧保護用のコンパレータと兼用することで、回路を簡単にする。
【００２４】
【発明の実施の形態】
図１は本発明によるアクティブ型力率改善回路の実施形態を示した回路図である。図１において、本発明のアクティブ型力率改善回路は、スイッチング制御を行うための回路として昇圧チョーク回路を使用している。
【００２５】
昇圧チョーク回路は、交流電圧Ｅｉが入力される入力端子１ａ，１ｂと、次段に配置されるスイッチングレギュレータ電源装置を接続する出力端子２ａ，２ｂを有し、入力端子１ａ，１ｂ間に昇圧チョークコイルＬ１とＭＯＳ−ＦＥＴを用いたインバータ素子２を直列接続している。
【００２６】
また昇圧チョークコイルＬ１とインバータ素子２の間より整流ダイオードＤ１を介して出力端子２ａに接続し、また出力端子２ａと２ｂ間に平滑コンデンサＣ１を接続している。
【００２７】
インバータ素子２はＰＷＭ制御によりオン，オフされる。このＰＷＭ制御のため、三角波発生回路５、出力電圧制御回路６、ＰＷＭ用コンパレータ４、アンドゲート７を設けている。
【００２８】
このＰＷＭ制御によるインバータ素子２のオン、オフによる通常時の動作は、図４及び図５のタイミングチャートに示したのと同じであり、入力端子１ａ，１ｂに対する交流電圧の正弦波形に比例したパルス状電流をインバータ素子２のＰＷＭ制御により昇圧チョークコイルＬ１に流し、電圧波形と電流波形の位相をほぼ一致させることで力率を１に近付けている。
【００２９】
また、出力電圧制御回路６によって次段のスイッチングレギュレータに対する出力電圧Ｅ０を規定電圧に保つ規定電圧制御も同時に行っている。
【００３０】
また過電流保護を行うため、電流検出コイル８、チョーク電流検出回路９、基準電圧源１３を備えた過電流保護用コンパレータ１０が設けられる。また過電圧保護のため過電圧保護用コンパレータ１２が設けられ、基準電圧源１４と出力電圧Ｅ０を抵抗Ｒ１，Ｒ２及びコンデンサＣ２でなる回路で分圧した電圧を入力している。
【００３１】
過電流保護用コンパレータ１０の出力及び過電圧保護用コンパレータ１２の出力は、ＲＳ−ＦＦ１１のセット入力Ｓにそれぞれ接続される。ＲＳ−ＦＦ１１はリセット入力Ｒに三角波発生回路５の出力を接続している。ＲＳ−ＦＦは反転出力Ｑをアンドゲート７に入力している。過電圧または過電流のない通常の動作状態にあっては、ＲＳ−ＦＦ１１は三角波発生回路５からの三角波信号によるインバータ素子２のオフタイミングに同期してリセットされている。
【００３２】
このため反転出力ＱはＨレベルに維持され、アンドゲート７を許容状態としてＰＷＭコンパレータ４からの制御信号によってインバータ素子２をオン，オフ制御している。過電流保護用コンパレータ１０または過電圧保護用コンパレータ１２がＨレベル出力を生ずると、ＲＳ−ＦＦ１１はセット状態となり、反転出力ＱがＨレベルからＬレベルに下がり、アンドゲート７を禁止状態とする。この保護動作は三角波発生回路５からの三角波信号によるインバータ素子２のオン，オフサイクルごとに繰り返される。
【００３３】
このようなアクティブ型昇圧回路の構成は図３に示した従来回路と同じであるが、これに加えて本発明にあっては、新たに過電流保護用の回路部として過電流保護制御回路１５を設けており、この過電流保護制御回路１５に対し、既存の回路を利用した充放電回路１６と過電圧保護用コンパレータ１２を利用した過電流保護用コンパレータ回路を組み合わせている。
【００３４】
過電流保護制御回路１５は、チョーク電流検出回路９の出力をツェナーダイオードＺＤ１を介してトランジスタＴｒ１のベースに接続している。トランジスタＴｒ１はエミッタに規定電圧Ｖｃｃを供給する基準電圧源１７を接続し、コレクタをコンデンサＣ２及び抵抗Ｒ２を並列接続した充放電回路１６におけるコンデンサのプラス側、即ち過電流保護用としても機能する過電圧保護用コンパレータ１２の入力端子に接続している。
【００３５】
またトランジスタＴｒ１はベース，エミッタ間にコンデンサＣ３を接続しており、ツェナーダイオードＺＤ１への導通でベース電流が流れてトランジスタＴｒ１がオンした際に、一定時間トランジスタＴｒ１をオンさせるようにしている。
【００３６】
ここで過電流保護制御回路１５に設けているツェナーダイオードＺＤ１のツェナー電圧Ｖｚは、過電流保護用コンパレータ１０に対し基準電圧源１３で設定している基準電圧Ｖｒｅｆ２に等しい値とする。即ち基準電圧Ｖｒｅｆ２とツェナー電圧Ｖｚが等しければ、過電流保護動作は過電流保護制御回路１５の動作によって行われる。
【００３７】
尚、ツェナー電圧Ｖｚを基準電圧Ｖｒｅｆ２より大きく設定してもよく、この場合は、過電流が少ないうちは過電流保護コンパレータ１０による過電流保護動作が行われ、多大な電流が流れると過電流保護制御回路１５が動作して過電流保護動作を行うようになる。
【００３８】
次に図１の実施形態における多大な電流が流た場合の過電流保護動作を説明する。図２のタイミングチャートにおいて、図２（Ａ）の三角波信号と出力電圧Ｅｏに対応した基準電圧Ｅｒｅｆとの比較により、ＰＷＭコンパレータ４が図２（Ｂ）のようにオン，オフ制御信号を出力しており、これによってインバータ素子２がオン，オフしている。
【００３９】
即ちインバータ素子２がオンすると、チョークコイルＬ１を通ってインバータ電流が流れ、昇圧チョークコイルＬ１に電磁的なエネルギーを蓄積する。次にインバータ素子２がオフすると、昇圧チョークコイルＬ１に蓄積されたエネルギーによって整流ダイオードＤ１から平滑コンデンサＣ１に整流電流が流れる。
【００４０】
したがって昇圧チョークコイルＬ１には、インバータ素子２のオンによるインバータ電流とインバータ素子２のオフによる整流電流を合成した急峻な三角波状のチョーク電流が流れる。このチョーク電流は電流検出コイル８により検出され、チョーク電流検出回路９より図２（Ｃ）のようなチョーク電流検出信号として過電流保護用コンパレータ１０及び過電流保護制御回路１５に出力されている。
【００４１】
ここでチョーク電流検出信号はマイナスの値を持っているが、図２（Ｃ）にあっては説明を分かり易くするためマイナス側を上側として反転して示している。
【００４２】
このような昇圧チョッパ回路におけるスイッチング動作に伴い、図２の時刻ｔ０からのインバータ素子２のオンタイミングにおいて、例えば交流電圧Ｅｉの入力波形が高い位置となって急激に電流が増加して過電流となり、チョーク電流検出信号がこれに伴って急激に増加したとする。このチョーク電流検出信号が増加すると、即ちマイナス側に大きく引き込まれると、ツェナー電圧Ｖｚを越えた時に過電流保護制御回路１５に設けているツェナダイオードＺＤ１が導通する。
【００４３】
ツェナーダイオードＺＤ１が導通するとトランジスタＴｒ１のエミッタからベースにベース電流が流れ、これによってトランジスタＴｒ１がオンし、基準電圧源１７の基準電圧Ｖｃｃによって充放電回路１６に設けているコンデンサＣ２が急速充電される。
【００４４】
コンデンサＣ２の急速充電が終了してトランジスタＴｒ１がオフになると、コンデンサＣ２の電荷は並列接続した抵抗Ｒ２を通してゆっくりと放電される。このときの充放電回路１６のコンデンサＣ２の充放電電圧は、図２（Ｆ）に示すように変化する。
【００４５】
コンデンサＣ２を急速充電する時のコンデンサ電圧は、図２（Ｆ）のように、コンパレータ１２に対する基準電圧源１４によるＶref1を上回り、これによって図２（Ｇ）のように過電圧保護用コンパレータ１２から過電流保護のためのＨレベル出力がＲＳ−ＦＦ１１に出力され、ＲＳ−ＦＦ１１がセット状態に切り替えられる。
【００４６】
このＲＳ−ＦＦ１１のセット状態によって反転出力ＱがＬレベルとなり、アンドゲート７を禁止することでインバータ素子２に対するＰＷＭコンパレータ４の出力を禁止する。図２（Ｆ）のように、急速充電されたコンデンサＣ２の電圧は、その後、抵抗Ｒ２を通じてゆっくり放電され、コンパレータ１２の基準電圧Ｖref1に下がるまでにはＰＷＭコンパレータ４の出力信号による複数サイクルの時間を必要とする。
【００４７】
従って、過電流保護動作によるＲＳ−ＦＦ１１のセット状態の保持によってインバータ素子２は、複数サイクルに亘ってオフ状態を継続する。このため時刻ｔ０のオンタイミングにおける過大な電流が流れることで昇圧チョークコイルＬ１に蓄積されたエネルギーは、その後のインバータ素子２の継続したオフ状態の維持を通じて整流ダイオードＤ１から平滑用コンデンサＣ１に整流電流を流れて放出され、昇圧チョークコイルＬ１が完全にリセットされる。
【００４８】
そしてコンデンサＣ２の電圧が放電によって基準電圧Ｖref1を下回った時、コンパレータ１２がＨレベルからＬレベル出力となってＲＳ−ＦＦ１１をリセット状態とし、アンドゲート７の禁止状態を解除して再びＰＷＭ制御によるインバータ素子２のスイッチングに戻ることになる。
【００４９】
このため図２（Ｃ）に破線で示すように、従来の過電流動作にあっては昇圧チョークコイルＬ１が完全にリセットされずに過大な電流が流れ、周辺の半導体に悪影響を及ぼしていたが、本発明の過電流動作により多大な電流が流れたとしても確実にインバータ素子２をオフ状態に固定して保護を図ることができる。
【００５０】
なお、上記の実施形態にあっては、インバータ素子２のスイッチング制御としてＰＷＭ制御方式を例にとるものであったが、本発明はこれに限定されず、周波数変調方式など他の制御方式であっても同様な作用が得られる。
【００５１】
また図１の実施形態にあっては、過電流保護用コンパレータ１０による過電流保護と過電流保護制御回路１５による過電流保護の両方を行っているが、本発明による過電流保護制御回路１５のみとし、過電流保護用コンパレータ１０は取り除くようにしてもよい。
【００５２】
更に図１の実施形態にあっては、過電流保護制御回路１５による過電流保護のため、電圧保護用コンパレータ１２やその入力側の回路を兼用しているが、専用の過電流保護回路を設けても良い。
【００５３】
【発明の効果】
以上説明してきたように本発明によれば、昇圧チョッパ回路を備えたアクティブ型力率改善回路につき、インバータ素子のオン期間に流れる昇圧チョークコイルの検出電流が所定値を越えた場合に動作し、インバータ素子の複数回のオン，オフ期間の間、インバータ素子のオフ状態を維持する過電流保護回路を設けたため、入力交流電圧波形が高いタイミングでのインバータ素子のオンにより多大な電流が流れた場合、複数サイクルに亘ってインバータ素子のオン，オフ制御を禁止してオフ状態に固定することで、インバータ素子をオフするまでの遅れ時間によって過大なチョーク電流が流れて過電流保護動作ができなくなってしまうことを確実に防止し、昇圧チョークコイルに多大な電流が流れることによって周辺の半導体素子に故障を起こすことを確実に防止し、信頼性の高いアクティブ型力率改善回路を実現できる。
【図面の簡単な説明】
【図１】本発明によるアクティブ型力率改善回路の実施形態を示した回路図
【図２】図１の過電流保護動作を示したタイミングチャート
【図３】従来のアクティブ型力率改善回路を示した回路図
【図４】図３における力率改善のための電圧及び電流波形のタイミングチャート
【図５】図３の通常時のＰＷＭ制御のタイミングチャート
【図６】図３の交流電圧波形が低い段階での過電流保護動作のタイミングチャート
【図７】図３の交流電圧波形が高くなったい段階での過電流保護動作のタイミングチャート
【符号の説明】
１ａ，１ｂ：入力端子
２ａ，２ｂ：出力端子
３：インバータ素子
４：ＰＷＭコンパレータ
５：三角波発生回路
６：出力電圧制御回路
７：アンドゲート
８：電流検出コイル
９：チューク電流検出回路
１０：過電流保護用コンパレータ
１１：ＲＳ−ＦＦ（セット・リセット・フリップフロップ）
１２：過電圧保護用コンパレータ
１３，１４：基準電圧源
１５：過電流保護制御回路
１６：充放電回路
Ｌ１：昇圧チョークコイル
Ｄ１：整流タイオード
Ｃ１：平滑コンデンサ
ＺＤ１：ツェナーダイオード
Ｔｒ１：トランジスタ
【発明の属する技術分野】
本発明は、スイッチングレギュレータ電源装置の入力段に設けられＡＣラインに対する雑音低減と負荷側に対し力率を改善するアクティブ型力率改善回路に関する。
【０００２】
【従来の技術】
従来、スイッチングレギュレータ電源装置の入力段に配置されるアクティブ型力率改善回路としては例えば図３に示す昇圧チョッパ回路を用いたものがある。
【０００３】
図３において、昇圧チョッパ回路は、入力側に設けた昇圧チョークコイルＬ１、ＭＯＳＦＥＴ等を用いたインバータ素子２、整流ダイオードＤ１、及び出力側に設けた平滑コンデンサＣ１で構成される。
【０００４】
インバータ素子２はＰＷＭ制御されており、そのため三角波発生回路５、出力電圧制御回路６、ＰＷＭコンパレータ４及びアンドゲート７が設けられている。また過電流保護のため電流検出コイル８、チョーク電流検出回路９及び基準電圧源１３により基準点厚Ｖref2を設定した過電流保護用コンパレータ１０が設けられる。更に、過電圧保護用コンパレータ１２が設けられ、基準電圧源１４の基準電圧Vref1 と、抵抗Ｒ１，Ｒ２及びコンデンサＣを備えた回路で分圧した出力電圧を比較している。
【０００５】
過電流保護及び過電圧保護は、セット・リセット・フリップフロップ（以下「ＲＳ−ＦＦ」という）１１により行われ、そのセット入力Ｓに過電流保護用コンパレータ１０及び過電圧保護用コンパレータ１２の出力が接続されている。またリセット入力Ｒには三角波発生回路５の出力が同期をとるために加えられる。
【０００６】
ＲＳ−ＦＦ１１は、その反転出力Ｑをアンドゲート７に入力し、通常時はリセット状態にあって反転出力ＱをＨレベルとすることでアンドゲート７を許容状態にしてインバータ素子２をＰＷＭ制御させ、保護動作時はセット状態となって反転出力ＱをＬレベルとし、アンドゲート７を禁止状態にしてオン状態にあるインバータ素子２を強制的にオフさせている。
【０００７】
この昇圧チョッパ回路を使用したアクティブ型力率改善回路は、交流電圧Ｅｉを入力端子１ａ，１ｂ入力し、昇圧した直流電圧Ｅｏを出力端子２ａ，２ｂから次段のスイッチングレギュレータ電源装置に出力する。
【０００８】
ＰＷＭコンパレータ４によりインバータ素子２がオンすると、入力交流電圧Ｅｉにより昇圧チョークコイルＬ１に電流を流してエネルギーを蓄積し、続いてインバータ素子２がオフすると、昇圧チョークコイルＬ１に蓄積したエネルギーにより電流を昇圧整流ダイオードＤ１を通して整流し、平滑用コンデンサＣ１にエネルギーを移り、これを繰り返している。
【０００９】
このためインバータ素子２をオンした時に図４（Ｂ）のように、インバータ電流ｉＱが流れ、次にインバータ素子２をオフした時に図４（Ｃ）のように整流電流ｉＤが流れ、そのため昇圧チョークコイルＬ１には両方を剛性したチョーク電流ｉＬが図４（Ａ）のように流れ、これが繰り返される。
【００１０】
このためインバータ素子２のオン、オフ制御によって入力交流電圧Ｅｉの電圧波形に比例したピーク値をもつチョーク電流ｉＬが昇圧チョークコイルＬ１に流れ、この場合、チョーク電流ｉＬの平均電流ｉＬave は、交流電圧波形Ｅｉに近い入力電流波形となり、これによって交流電圧波形と交流電流波形の位相をほぼ同相にして力率を１に近づけている。
【００１１】
図５は通常時におけるインバータ素子のＰＷＭ制御のタイミングチャートである。図５（Ａ）のように、ＰＷＭコンパレータ４は三角波信号と出力電圧Ｅｏに対応した入力電圧Ｅref を比較し、図５（Ｂ）のコンパレータ出力信号をインバータ素子２に印加して図５（Ｃ）のようにオン、オフ制御し、図５（Ｄ）（Ｅ）（Ｆ）のインバータ電流ｉＱ、整流電流ｉＤ及びチョーク電流ｉＬをを得ている。
【００１２】
この場合、過電流及び過電圧の保護動作は行われていないため、リセット状態にあるＲＳ−ＦＦ１１の反転出力ＱはＨレベルにあり、アンドゲート７を許容状態としている。
【００１３】
図６は図３において負荷電流が増加して過電流動作が行われた状態のタイミングチャートである。時刻ｔｏからのインバータ素子２のオン期間に、図６（Ｃ）の過電流保護用コンパレータ１０に入力しているチョーク電流検出信号（マイナスの値）が過電流によって基準電圧Ｖref2を越えると、図６（Ｄ）のように過電流保護用コンパレータ１０の出力がＨレベルとなり、ある遅延時間Ｔmin を経過した後に、図６（Ｆ）のようにインバータ素子２を強制的にオフさせる過電流保護動作が行なわれる。
【００１４】
【発明が解決しようとする課題】
しかしながら、このような従来の過電流保護回路にあっては、過電流保護用コンパレータ１０による過電流検出でＲＳ−ＦＦ１１をセットしてインバータ素子を強制的にオフさせようとしても、インバータ素子２をオン状態からオフ状態に移行させるためには、必ずある遅延時間Tminが存在し、このため過電流保護動作が遅れ、その間に多大な過電流が昇圧チョークコイルに流れ、周辺半導体へも多大な損傷を与えてしまう問題点があった。
【００１５】
図７は、過大な電流が流れた時の過電流保護動作のタイミングチャートである。時刻ｔｏからのインバータ素子２のオンにより過大なチョーク電流が流れると、図７（Ｃ）のようにチョーク電流検出信号も急俊に変化して基準電圧Ｖref2を越え、過電流保護用コンパレータ１０の出力は図７（Ｄ）のようにインバータ素子２のオンからＴ１時間を経過した直後にＨレベルに立ち上がり、図７（Ｅ）のようにＲＳ−ＦＦ１１をセットし、反転し出力ＱをＬレベルとする。
【００１６】
しかし、インバータ素子２をオフするまでにある遅延時間Ｔmin を必要とするため、その間にチョーク電流は過大な電流まで増加し、その後にインバータ素子２が強制的にオフされる。
【００１７】
このためインバータ素子２を強制的にオフした場合、次のインバータ素子２をオフするまでの間に昇圧チョークコイルｌ１の蓄積エネルギーによる整流電流が流し切れず、昇圧チョークコイルＬ１のリセット完了前にインバータ素子２がオンを開始してしまい、結果として、過電流保護回路が動作しているに関わらず、電流が増加し続け、多大な電流が昇圧チョークに流れ、周辺半導体へも多大な損傷を与えてしまう問題点があった。
【００１８】
本発明は、インバータ素子にある遅れ時間があっても、過電流保護動作を確実に行って多大なチョーク電流が流れないようにするアクティブ型力率改善回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この目的を達成するため、本発明は次のように構成する。本発明は、入力交流電圧の正弦波形に比例してピーク値が変化するスイッチング電流を昇圧チョークコイルに流すように制御回路によりインバータ素子をオン、オフ制御し、チョークコイルに流れた電流を整流素子で整流した後にコンデンサで平滑して直流電圧を出力する昇圧チョッパ回路を備えたアクティブ型力率改善回路を対象とする。
【００２０】
このようなアクティブ型力率改善回路につき本発明は、インバータ素子のオン期間に流れる昇圧チョークコイルの検出電流が所定値を越えた場合に動作し、インバータ素子の複数回のオン・オフ期間の間、インバータ素子のオフ状態を維持する過電流保護回路を設けたことを特徴とする。
【００２１】
これによって、過電流検出からインバータ素子を強制的にオフするまでにある遅延時間が存在しても、複数サイクルに亘ってインバータ素子のオフ状態が強制的に維持されることで、インバータ素子のオン期間に過大な電流により昇圧チョークコイルに蓄積されたエネルギーは、その後の複数サイクルに亘るオフ期間の間に負荷側に電流を流すことで完全に昇圧チョークコイルをリセットし、多大なチョーク電流か流れることを確実に防止する過電流保護動作が行われる。
【００２２】
ここで、アクティブ型力率改善回路の過電流保護回路は、昇圧チョークコイルの検出電流が所定値を越えた場合にオンするスイッチ素子と、スイッチ素子のオンによりコンデンサを規定電圧に急速充電し、充電後に前記コンデンサを緩速放電させる充放電回路と、充放電回路のコンザンサ電圧を入力して所定の基準電圧と比較し、コンデンサ電圧が基準電圧を上回っている間、Ｈレベル信号を出力するコンパレータと、コンパレータのＨレベル信号によりセットされると共に前記インバータ素子のオフ制御に同期してリセットされ、その反転出力によりセット期間の間、インバータ素子に対する制御回路の出力を禁止してオフ状態を維持させるセット・リセット・フリップフロップとを備える。
【００２３】
また過電流保護回路のコンパレータとして、インバータ素子のオン期間における出力電圧の過電圧を検出してインバータ素子を強制的にオフする過電圧保護用のコンパレータと兼用することで、回路を簡単にする。
【００２４】
【発明の実施の形態】
図１は本発明によるアクティブ型力率改善回路の実施形態を示した回路図である。図１において、本発明のアクティブ型力率改善回路は、スイッチング制御を行うための回路として昇圧チョーク回路を使用している。
【００２５】
昇圧チョーク回路は、交流電圧Ｅｉが入力される入力端子１ａ，１ｂと、次段に配置されるスイッチングレギュレータ電源装置を接続する出力端子２ａ，２ｂを有し、入力端子１ａ，１ｂ間に昇圧チョークコイルＬ１とＭＯＳ−ＦＥＴを用いたインバータ素子２を直列接続している。
【００２６】
また昇圧チョークコイルＬ１とインバータ素子２の間より整流ダイオードＤ１を介して出力端子２ａに接続し、また出力端子２ａと２ｂ間に平滑コンデンサＣ１を接続している。
【００２７】
インバータ素子２はＰＷＭ制御によりオン，オフされる。このＰＷＭ制御のため、三角波発生回路５、出力電圧制御回路６、ＰＷＭ用コンパレータ４、アンドゲート７を設けている。
【００２８】
このＰＷＭ制御によるインバータ素子２のオン、オフによる通常時の動作は、図４及び図５のタイミングチャートに示したのと同じであり、入力端子１ａ，１ｂに対する交流電圧の正弦波形に比例したパルス状電流をインバータ素子２のＰＷＭ制御により昇圧チョークコイルＬ１に流し、電圧波形と電流波形の位相をほぼ一致させることで力率を１に近付けている。
【００２９】
また、出力電圧制御回路６によって次段のスイッチングレギュレータに対する出力電圧Ｅ０を規定電圧に保つ規定電圧制御も同時に行っている。
【００３０】
また過電流保護を行うため、電流検出コイル８、チョーク電流検出回路９、基準電圧源１３を備えた過電流保護用コンパレータ１０が設けられる。また過電圧保護のため過電圧保護用コンパレータ１２が設けられ、基準電圧源１４と出力電圧Ｅ０を抵抗Ｒ１，Ｒ２及びコンデンサＣ２でなる回路で分圧した電圧を入力している。
【００３１】
過電流保護用コンパレータ１０の出力及び過電圧保護用コンパレータ１２の出力は、ＲＳ−ＦＦ１１のセット入力Ｓにそれぞれ接続される。ＲＳ−ＦＦ１１はリセット入力Ｒに三角波発生回路５の出力を接続している。ＲＳ−ＦＦは反転出力Ｑをアンドゲート７に入力している。過電圧または過電流のない通常の動作状態にあっては、ＲＳ−ＦＦ１１は三角波発生回路５からの三角波信号によるインバータ素子２のオフタイミングに同期してリセットされている。
【００３２】
このため反転出力ＱはＨレベルに維持され、アンドゲート７を許容状態としてＰＷＭコンパレータ４からの制御信号によってインバータ素子２をオン，オフ制御している。過電流保護用コンパレータ１０または過電圧保護用コンパレータ１２がＨレベル出力を生ずると、ＲＳ−ＦＦ１１はセット状態となり、反転出力ＱがＨレベルからＬレベルに下がり、アンドゲート７を禁止状態とする。この保護動作は三角波発生回路５からの三角波信号によるインバータ素子２のオン，オフサイクルごとに繰り返される。
【００３３】
このようなアクティブ型昇圧回路の構成は図３に示した従来回路と同じであるが、これに加えて本発明にあっては、新たに過電流保護用の回路部として過電流保護制御回路１５を設けており、この過電流保護制御回路１５に対し、既存の回路を利用した充放電回路１６と過電圧保護用コンパレータ１２を利用した過電流保護用コンパレータ回路を組み合わせている。
【００３４】
過電流保護制御回路１５は、チョーク電流検出回路９の出力をツェナーダイオードＺＤ１を介してトランジスタＴｒ１のベースに接続している。トランジスタＴｒ１はエミッタに規定電圧Ｖｃｃを供給する基準電圧源１７を接続し、コレクタをコンデンサＣ２及び抵抗Ｒ２を並列接続した充放電回路１６におけるコンデンサのプラス側、即ち過電流保護用としても機能する過電圧保護用コンパレータ１２の入力端子に接続している。
【００３５】
またトランジスタＴｒ１はベース，エミッタ間にコンデンサＣ３を接続しており、ツェナーダイオードＺＤ１への導通でベース電流が流れてトランジスタＴｒ１がオンした際に、一定時間トランジスタＴｒ１をオンさせるようにしている。
【００３６】
ここで過電流保護制御回路１５に設けているツェナーダイオードＺＤ１のツェナー電圧Ｖｚは、過電流保護用コンパレータ１０に対し基準電圧源１３で設定している基準電圧Ｖｒｅｆ２に等しい値とする。即ち基準電圧Ｖｒｅｆ２とツェナー電圧Ｖｚが等しければ、過電流保護動作は過電流保護制御回路１５の動作によって行われる。
【００３７】
尚、ツェナー電圧Ｖｚを基準電圧Ｖｒｅｆ２より大きく設定してもよく、この場合は、過電流が少ないうちは過電流保護コンパレータ１０による過電流保護動作が行われ、多大な電流が流れると過電流保護制御回路１５が動作して過電流保護動作を行うようになる。
【００３８】
次に図１の実施形態における多大な電流が流た場合の過電流保護動作を説明する。図２のタイミングチャートにおいて、図２（Ａ）の三角波信号と出力電圧Ｅｏに対応した基準電圧Ｅｒｅｆとの比較により、ＰＷＭコンパレータ４が図２（Ｂ）のようにオン，オフ制御信号を出力しており、これによってインバータ素子２がオン，オフしている。
【００３９】
即ちインバータ素子２がオンすると、チョークコイルＬ１を通ってインバータ電流が流れ、昇圧チョークコイルＬ１に電磁的なエネルギーを蓄積する。次にインバータ素子２がオフすると、昇圧チョークコイルＬ１に蓄積されたエネルギーによって整流ダイオードＤ１から平滑コンデンサＣ１に整流電流が流れる。
【００４０】
したがって昇圧チョークコイルＬ１には、インバータ素子２のオンによるインバータ電流とインバータ素子２のオフによる整流電流を合成した急峻な三角波状のチョーク電流が流れる。このチョーク電流は電流検出コイル８により検出され、チョーク電流検出回路９より図２（Ｃ）のようなチョーク電流検出信号として過電流保護用コンパレータ１０及び過電流保護制御回路１５に出力されている。
【００４１】
ここでチョーク電流検出信号はマイナスの値を持っているが、図２（Ｃ）にあっては説明を分かり易くするためマイナス側を上側として反転して示している。
【００４２】
このような昇圧チョッパ回路におけるスイッチング動作に伴い、図２の時刻ｔ０からのインバータ素子２のオンタイミングにおいて、例えば交流電圧Ｅｉの入力波形が高い位置となって急激に電流が増加して過電流となり、チョーク電流検出信号がこれに伴って急激に増加したとする。このチョーク電流検出信号が増加すると、即ちマイナス側に大きく引き込まれると、ツェナー電圧Ｖｚを越えた時に過電流保護制御回路１５に設けているツェナダイオードＺＤ１が導通する。
【００４３】
ツェナーダイオードＺＤ１が導通するとトランジスタＴｒ１のエミッタからベースにベース電流が流れ、これによってトランジスタＴｒ１がオンし、基準電圧源１７の基準電圧Ｖｃｃによって充放電回路１６に設けているコンデンサＣ２が急速充電される。
【００４４】
コンデンサＣ２の急速充電が終了してトランジスタＴｒ１がオフになると、コンデンサＣ２の電荷は並列接続した抵抗Ｒ２を通してゆっくりと放電される。このときの充放電回路１６のコンデンサＣ２の充放電電圧は、図２（Ｆ）に示すように変化する。
【００４５】
コンデンサＣ２を急速充電する時のコンデンサ電圧は、図２（Ｆ）のように、コンパレータ１２に対する基準電圧源１４によるＶref1を上回り、これによって図２（Ｇ）のように過電圧保護用コンパレータ１２から過電流保護のためのＨレベル出力がＲＳ−ＦＦ１１に出力され、ＲＳ−ＦＦ１１がセット状態に切り替えられる。
【００４６】
このＲＳ−ＦＦ１１のセット状態によって反転出力ＱがＬレベルとなり、アンドゲート７を禁止することでインバータ素子２に対するＰＷＭコンパレータ４の出力を禁止する。図２（Ｆ）のように、急速充電されたコンデンサＣ２の電圧は、その後、抵抗Ｒ２を通じてゆっくり放電され、コンパレータ１２の基準電圧Ｖref1に下がるまでにはＰＷＭコンパレータ４の出力信号による複数サイクルの時間を必要とする。
【００４７】
従って、過電流保護動作によるＲＳ−ＦＦ１１のセット状態の保持によってインバータ素子２は、複数サイクルに亘ってオフ状態を継続する。このため時刻ｔ０のオンタイミングにおける過大な電流が流れることで昇圧チョークコイルＬ１に蓄積されたエネルギーは、その後のインバータ素子２の継続したオフ状態の維持を通じて整流ダイオードＤ１から平滑用コンデンサＣ１に整流電流を流れて放出され、昇圧チョークコイルＬ１が完全にリセットされる。
【００４８】
そしてコンデンサＣ２の電圧が放電によって基準電圧Ｖref1を下回った時、コンパレータ１２がＨレベルからＬレベル出力となってＲＳ−ＦＦ１１をリセット状態とし、アンドゲート７の禁止状態を解除して再びＰＷＭ制御によるインバータ素子２のスイッチングに戻ることになる。
【００４９】
このため図２（Ｃ）に破線で示すように、従来の過電流動作にあっては昇圧チョークコイルＬ１が完全にリセットされずに過大な電流が流れ、周辺の半導体に悪影響を及ぼしていたが、本発明の過電流動作により多大な電流が流れたとしても確実にインバータ素子２をオフ状態に固定して保護を図ることができる。
【００５０】
なお、上記の実施形態にあっては、インバータ素子２のスイッチング制御としてＰＷＭ制御方式を例にとるものであったが、本発明はこれに限定されず、周波数変調方式など他の制御方式であっても同様な作用が得られる。
【００５１】
また図１の実施形態にあっては、過電流保護用コンパレータ１０による過電流保護と過電流保護制御回路１５による過電流保護の両方を行っているが、本発明による過電流保護制御回路１５のみとし、過電流保護用コンパレータ１０は取り除くようにしてもよい。
【００５２】
更に図１の実施形態にあっては、過電流保護制御回路１５による過電流保護のため、電圧保護用コンパレータ１２やその入力側の回路を兼用しているが、専用の過電流保護回路を設けても良い。
【００５３】
【発明の効果】
以上説明してきたように本発明によれば、昇圧チョッパ回路を備えたアクティブ型力率改善回路につき、インバータ素子のオン期間に流れる昇圧チョークコイルの検出電流が所定値を越えた場合に動作し、インバータ素子の複数回のオン，オフ期間の間、インバータ素子のオフ状態を維持する過電流保護回路を設けたため、入力交流電圧波形が高いタイミングでのインバータ素子のオンにより多大な電流が流れた場合、複数サイクルに亘ってインバータ素子のオン，オフ制御を禁止してオフ状態に固定することで、インバータ素子をオフするまでの遅れ時間によって過大なチョーク電流が流れて過電流保護動作ができなくなってしまうことを確実に防止し、昇圧チョークコイルに多大な電流が流れることによって周辺の半導体素子に故障を起こすことを確実に防止し、信頼性の高いアクティブ型力率改善回路を実現できる。
【図面の簡単な説明】
【図１】本発明によるアクティブ型力率改善回路の実施形態を示した回路図
【図２】図１の過電流保護動作を示したタイミングチャート
【図３】従来のアクティブ型力率改善回路を示した回路図
【図４】図３における力率改善のための電圧及び電流波形のタイミングチャート
【図５】図３の通常時のＰＷＭ制御のタイミングチャート
【図６】図３の交流電圧波形が低い段階での過電流保護動作のタイミングチャート
【図７】図３の交流電圧波形が高くなったい段階での過電流保護動作のタイミングチャート
【符号の説明】
１ａ，１ｂ：入力端子
２ａ，２ｂ：出力端子
３：インバータ素子
４：ＰＷＭコンパレータ
５：三角波発生回路
６：出力電圧制御回路
７：アンドゲート
８：電流検出コイル
９：チューク電流検出回路
１０：過電流保護用コンパレータ
１１：ＲＳ−ＦＦ（セット・リセット・フリップフロップ）
１２：過電圧保護用コンパレータ
１３，１４：基準電圧源
１５：過電流保護制御回路
１６：充放電回路
Ｌ１：昇圧チョークコイル
Ｄ１：整流タイオード
Ｃ１：平滑コンデンサ
ＺＤ１：ツェナーダイオード
Ｔｒ１：トランジスタ
Claims (2)
- 入力交流電圧の正弦波形に比例してピーク値が変化するスイッチング電流を昇圧チョークコイルに流すように制御回路によりインバータ素子をオン、オフ制御し、前記チョークコイルに流れた電流を整流素子で整流した後にコンデンサで平滑して直流電圧を出力する昇圧チョッパ回路を備えたアクティブ型力率改善回路に於いて、
前記インバータ素子のオン期間に流れる前記昇圧チョークコイルの検出電流が所定値を越えた場合に動作し、前記インバータ素子の複数回のオン・オフ期間の間、前記インバータ素子のオフ状態を維持する過電流保護回路を設け、
該過電流保護回路は、前記昇圧チョークコイルの検出電流が所定値を越えた場合にオンするスイッチ素子と、
前記スイッチ素子のオンによりコンデンサを規定電圧に急速充電し、充電後に前記コンデンサを緩速放電させる充放電回路と、
前記充放電回路のコンザンサ電圧を入力して所定の基準電圧と比較し、コンデンサ電圧が基準電圧を上回っている間、Ｈレベル信号を出力するコンパレータと、
前記コンパレータのＨレベル信号によりセットされると共に前記インバータ素子のオフ制御に同期してリセットされ、その反転出力によりセット状態のあいだ前記インバータ素子に対する前記制御回路の出力を禁止してオフ状態を維持させるセット・リセット・フリップフロップと、
を備えたことを特徴とするアクティブ型力率改善回路。 - 請求項１記載のアクティブ型力率改善回路に於いて、前記コンパレータは、前記インバータ素子のオン期間における出力電圧の過電圧を検出して前記インバータ素子を強制的にオフする過電圧保護用のコンパレータを兼用したことを特徴とするアクティブ型力率改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342495A JP3862252B2 (ja) | 2000-11-09 | 2000-11-09 | アクティブ型力率改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000342495A JP3862252B2 (ja) | 2000-11-09 | 2000-11-09 | アクティブ型力率改善回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002153065A JP2002153065A (ja) | 2002-05-24 |
| JP3862252B2 true JP3862252B2 (ja) | 2006-12-27 |
Family
ID=18817038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000342495A Expired - Fee Related JP3862252B2 (ja) | 2000-11-09 | 2000-11-09 | アクティブ型力率改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3862252B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101510181B1 (ko) * | 2010-09-06 | 2015-04-10 | 삼성전자 주식회사 | 전원공급회로 |
-
2000
- 2000-11-09 JP JP2000342495A patent/JP3862252B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002153065A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6903536B2 (en) | PFC-PWM controller having interleaved switching | |
| KR100704119B1 (ko) | 전류 제어 스위칭 모드 전력 공급기 | |
| JP3962466B2 (ja) | スイッチング型直流電源装置 | |
| JPS6356166A (ja) | 制御回路 | |
| US6137702A (en) | Circuit and method of activating and de-activating a switching regulator at any point in a regulation cycle | |
| US6738266B2 (en) | Switching power supply unit | |
| JP2004535150A (ja) | 電力コンバータの同期整流器を制御するための方法及び装置 | |
| US6034487A (en) | Lighting circuit for discharge lamp | |
| US20160126846A1 (en) | Control device for a quasi-resonant switching converter, and corresponding control method | |
| JP2010124573A (ja) | スイッチング電源装置、及びそれに用いる半導体装置 | |
| US6922346B2 (en) | System and method to limit maximum duty cycle and/or provide a maximum volt-second clamp | |
| JP3862252B2 (ja) | アクティブ型力率改善回路 | |
| JPH11332220A (ja) | 直流電源回路 | |
| JPH1080135A (ja) | 交流−直流変換装置 | |
| TW202241022A (zh) | 恒流開關電源及其控制晶片 | |
| JP3033085B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP4784153B2 (ja) | 電源装置 | |
| JP3872172B2 (ja) | 電力変換装置 | |
| JP7224953B2 (ja) | スイッチング電源装置、電源制御回路、及び、スイッチング電源装置の制御方法 | |
| JP3634062B2 (ja) | スイッチモード電源のスタートアップ保護回路 | |
| JP4359973B2 (ja) | 電源回路 | |
| JP2000133488A (ja) | 放電灯点灯装置 | |
| JP3610383B2 (ja) | フライバック形コンバータ | |
| JP3509567B2 (ja) | 電源装置 | |
| JPH09266673A (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060925 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3862252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141006 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |