JP3860574B2 - データをバッファから抽出し且つバッファへロードする装置及び方法 - Google Patents
データをバッファから抽出し且つバッファへロードする装置及び方法 Download PDFInfo
- Publication number
- JP3860574B2 JP3860574B2 JP2003527586A JP2003527586A JP3860574B2 JP 3860574 B2 JP3860574 B2 JP 3860574B2 JP 2003527586 A JP2003527586 A JP 2003527586A JP 2003527586 A JP2003527586 A JP 2003527586A JP 3860574 B2 JP3860574 B2 JP 3860574B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- data storage
- buffer
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、一般的には、コンテンツの符号化及び復号の分野に関連する。解くに、本発明は、データをバッファから抽出し且つバッファへロードすることに関連する。
メディア応用は、10年以上もの間マイクロプロセッサの開発を駆り立ててきた。実際には、近年の多くの計算的な向上は、民生用部分内で支配的に、しかし、娯楽の企業部分、向上された教育及び通信目的でも、メディア応用により駆り立てられてきている。それにも関わらず、将来のメディア応用は、より高い計算の要求を、要求する。この結果、今日のパーソナルコンピュータ(PC)体験は、使用するのが簡単であると共にオーディオ−ビジュアル効果が豊かであり、そして、更に重要なことに、計算は通信を併合する。
データをバッファから抽出し且つバッファへロードする方法及び装置が開示される。本方法は、データロード命令の実行に応じてビットアクセス可能なデータバッファからのデータの選択を含む。データが選択されるデータバッファは、複数のデータ記憶装置を含み、その1つ又はそれ以上は初期的に選択されたデータを有する。従って、複数のデータ記憶装置はビットレベルでアドレス可能な単一のアドレス空間を構成する。選択されたデータがデータバッファのソースデータ記憶装置から次のデータ記憶装置に及ぶときには、ソースデータ記憶装置からからの選択されたデータの一部分は、次のデータ記憶装置からの選択されたデータの一部分と連結され、隣接するユニットとして選択されたデータを構成する。最後に、一旦、選択されたデータが形成されると、選択されたデータは宛先データ記憶装置内に記憶される。
図1を参照すると、本発明の記憶フォーマットが実行されるコンピュータシステム200の主な構成要素を示すブロック図が記載されている。コンピュータシステム200は、ディスプレイコントローラ220を有する。ディスプレイコントローラ220は、例えば、ビデオグラフィックアダプタ(VGA)、スーパーVGA(SVGA)等である。ディスプレイコントローラ120は、例えば、CRT、フラットパネルディスプレイ等である、ディスプレイ290のための画素データを発生する。画素データは、ディスプレイ290のリフレッシュの特徴のレート(例えば、60Hz、72Hz、75Hz等)及び表示画像の水平及び垂直解像度(例えば、640x480画素、1024x768画素、800x600等)で発生される。ディスプレイコントローラ220は、ディスプレイ290の特徴レートで画素データの連続するストリームを発生する。
図8を参照すると、図8は、例えば図3Aに示された、ビットレベルアドレス可能なバッファ302からデータを検索する方法500を示すフローチャートを示す。処理ブロック520で、データロード命令が実行されるかどうかが決定される。データロード命令の実行に応じて、処理ブロック522で、データがデータバッファ302から選択される。次に、処理ブロック524で、データは、データバッファ302内のソースデータ記憶装置304−1から次のデータ記憶装置304−2に及ぶかどうかが決定される(図5C参照)。データの範囲が検出されたときに、処理ブロック538が実行される。そのようでない場合には、制御フローは処理ブロック560へ進む。処理ブロック538で、ソースデータ記憶装置304−1から選択されたデータの部分と次のデータ記憶装置304−2から選択されたデータの部分は、連結されて隣接するユニットとして選択されたデータを構成する。最後に、処理ブロック560で、選択されたデータは、宛先データ記憶装置342内に記憶される。
改善されたエントロピー符号化/復号を提供するビットレベルアドレス可能なデータバッファの一実行の幾つかの面が、記載された。しかしながら、ビットレベルアドレス可能なデータバッファの種々の実行は、多くの特徴を、補完する、補足する、及び/又は、置きかえる、こと含む多くの特徴を提供する。特徴は、画像処理システムの一部として、又は、異なる実行のハードウェア/ソフトウェア、符号化器/復号器の一部として、実行されうる。更に、前述の記載は、説明のために、本発明徹底的な理解を提供するために、特定の述語を使用した。しかしながら、当業者には、特定の詳細は本発明を実施するために要求されないことは明らかである。
Claims (33)
- 可変ビット長データをデータバッファから抽出する方法であって、
データロード命令を実行するのに応じて、データバッファから要求データを識別する工程を備え、
前記データバッファは、前記要求データを含む入力データを初期的に含む複数のデータ記憶装置を有し、
前記方法は更に、
前記要求データが前記データバッファのソースデータ記憶装置から次のデータ記憶装置に及ぶということを、前記データバッファがビットレベルでアドレス指定可能であるように前記データロード命令のビットアドレスオペランド及びビット長オペランドによって検出する工程と、
前記ソースデータ記憶装置から選択された前記要求データの一部分と前記次のデータ記憶装置からの前記要求データの残りの部分とを連結して、連続するユニットとして前記要求データを構成する工程と、
前記要求データを宛先データ記憶装置内に前記データロード命令によって記憶する工程とを備えることを特徴とする方法。 - データを選択する前に、前記方法は更に、
データロード命令の実行に応じて、前記データバッファ内の前記複数のデータ記憶装置に及ぶ入力データストリームからの前記入力データを前記データバッファにロードし、
データ変換命令が受信されたときには、データ変換命令の実行に応じて、前記データバッファ内にロードされた前記入力データの順序を逆転させる、請求項1に記載の方法。 - 連結することは更に、
前記データバッファの1つ又はそれ以上のデータ記憶装置内の前記入力データの各部分がアクセスされたときには、完全にアクセスされたデータを有する各データ記憶装置についてのデータアクセスフラグを更新し、
前記データバッファの複数のデータ記憶装置から1つのデータ記憶装置を選択し、
前記データ記憶装置のデータアクセスフラグがセットされているときには、前記選択されたデータ記憶装置に入力データストリームからの追加のデータをロードし、
一旦、前記データ記憶装置のロードが完了すると、前記選択されたデータ記憶装置についてのデータアクセスフラグを更新し、
前記データバッファの各データ記憶装置について、選択、ロード及び更新を繰返す、請求項1に記載の方法。 - 更に、
前記宛先データ記憶装置に含まれるデータを復号し、
前記宛先データ記憶装置内の前記データを復号されたデータで上書きする、
請求項1に記載の方法。 - データを復号することは、更に、
データ検出命令を実行するのに応じて、前記宛先データ記憶装置内の先導するものの位置を決定し、
インデックスとして、前記先導するものの位置を使用してシフト値を決定するシフトテーブルを読出し、
前記シフト値に基づいて前記宛先データ記憶装置をシフトし、
インデックスとして、シフトされた宛先データ記憶装置の値を使用して、ルックアップテーブルから復号シンボルを読出し、
インデックスとして、前記シフトされた宛先データ記憶装置の値を使用して、シンボルルックアップテーブル内の復号シンボル長を読み出す、
ことを含む、請求項4に記載の方法。 - 選択することは、
前記データバッファ内の前記ソースデータ記憶装置を示す装置値オペランドを受信することを更に備え、
前記ビットアドレスオペランドは、前記ソースデータ記憶装置内で前記要求データの第1ビットが配置される場所を示し、
前記ビット長オペランドは、前記ソースデータ記憶装置から読み出されるべきビットの数を示し、
データが前記データバッファの1つ又はそれ以上のデータ記憶装置に及ぶかどうかが、前記データの最後のビットが前記ソースデータ記憶装置から次のデータ記憶装置内であるときには、データは前記次のデータ記憶装置に及ぶように、前記ソースデータ記憶装置内の前記ビットアドレスオペランドによって示される前記第1ビットのビットアドレスと、前記要求データの前記ビット長オペランドの値とに基づいて決定される、請求項1に記載の方法。 - 前記選択されたデータを宛先データ記憶装置内に記憶することは、更に、
前記宛先データ記憶装置のアドレスを受信し、
前記宛先記憶装置の最下位位置で開始するデータを記憶し、
空の位置のビットがゼロに設定されるように、前記宛先記憶装置の空の位置を、ゼロ伸張する、
ことを含む、請求項1に記載の方法。 - データバッファにロードすることは、更に、
入力データストリームデータが配置される、メモリ装置内のデータのアドレスを受信し、
前記受信されたメモリアドレスから前記入力データストリームデータをアクセスする、
ことを含む、請求項1に記載の方法。 - 更に、
任意の一時点で前記データバッファからアクセスされるビットの最大の数により割られた、データバッファレスのものにより使用されている複数のデータ記憶装置の数に基づいて、予め定められた回数、前記データバッファを展開することを含む、請求項1に記載の方法。 - データバッファ内に可変ビット長入力データをロードする方法であって、
データ記憶命令の実行に応じて、ソースデータ記憶装置から前記データバッファ内にデータを記憶する工程を備え、
前記データバッファは複数の宛先データ記憶装置を有し、
前記方法は更に、
前記入力データのサイズが宛先データ記憶装置の残りの容量を超えるということを、前記データバッファがビットレベルでアドレス指定可能であるように前記データ記憶命令のビットアドレスオペランド及びビット長オペランドによって検出する工程と、
前記入力データを第1の部分と第2の部分とに分割する工程と、
前記宛先データ記憶装置内にデータの前記第1の部分を記憶する工程と、
前記データバッファの、1つ又は複数の次の宛先データ記憶装置内にデータの前記第2の部分を記憶する工程と、
一旦、前記データバッファ装置内に前記データの記憶が完了すると、前記データバッファ内に記憶される前記データをメモリ装置へ移動する工程とを備えることを特徴とする方法。 - 記憶する前に、この方法は更に、
符号化を要求する内容データを選択し、
符号化されたデータを構成するために選択データを符号化し、
前記ソースデータ記憶装置内に前記符号化されたデータを記憶し、
前記データバッファの前記宛先データ記憶装置内で符号化されたデータのデータロード命令を実行する、請求項10に記載の方法。 - 記憶することは、
前記データが初期的に含まれる、前記ソースデータ記憶装置のアドレスを受信する工程を更に備え、
前記ビットアドレスオペランドは、前記入力データが記憶されるべき、前記データバッファの宛先データ記憶装置内の開始位置を示し、
前記ビット長オペランドは、前記データのビット数を示す、請求項10に記載の方法。 - データを分割することは更に、
宛先データ記憶装置の残りの容量を決定し、
受信されたデータサイズに対して、宛先データ記憶装置の残りの容量を比較し、
データサイズが選択されたデータ記憶装置の残りの容量を超えるときには、データを、宛先データ記憶装置の残りの容量に等しいサイズを有する第1の部分とデータの残りの部分を含む第2の部分に分割する、請求項10に記載の方法。 - 前記データバッファは、前記複数のデータ記憶装置としてデータ記憶レジスタとデータロードレジスタを有し、更に、
前記データ記憶レジスタが追加の容量を含みながら、データを前記ソースデータ記憶装置から前記データ記憶レジスタへ記憶し、
データが前記データ記憶レジスタへ記憶されながら、データロードレジスタ内のデータを前記メモリ装置へロードし、
一旦、前記メモリ装置へのデータのロードが完了すると、ソースデータ記憶装置からデータをデータロードレジスタ内に記憶し、
一旦、前記データ記憶レジスタが充満すると、前記データロードレジスタが前記ソースデータ記憶装置からのデータを記憶するためにデータ記憶レジスタとして機能するように改名され、且つ前記データ記憶レジスタは記憶されたデータを前記メモリ装置にロードするためにデータロードレジスタとして機能するために改名され、前記データ記憶レジスタ内のデータを前記メモリ装置へロードする、請求項10に記載の方法。 - 符号化することは更に、
前記選択された内容データの各データ要素のデータ頻度値を決定し、
それぞれのデータ頻度値に基づいて、各データ要素についてのそれぞれの符号化シンボル長を選択し、
符号化されたデータとして1つ又はそれ以上の符号語を構成するために、各データ要素のそれぞれのシンボル長に基づいて、選択された内容データの各データ要素についてのそれぞれの符号化シンボルを選択し、
前記ソースデータ記憶装置を1つ又はそれ以上の符号語で上書きする、
請求項11に記載の方法。 - 機械によってアクセスされると、該機械に、
データロード命令を実行するのに応じて、要求データを、該要求データを含む入力データを初期的に含む複数のデータ記憶装置を含むデータバッファから選択する工程と、
前記要求データが前記データバッファのソースデータ記憶装置から次のデータ記憶装置に及ぶということを、前記データバッファがビットレベルでアドレス指定可能であるように前記データロード命令のビットアドレスオペランド及びビット長オペランドによって検出する工程と、
前記ソースデータ記憶装置から選択されたデータの一部分と前記次のデータ記憶装置からの前記要求データの残りの部分とを連結して、連続するユニットとして選択されたデータを構成する工程と、
前記要求データを宛先データ記憶装置内に記憶する工程とを備える動作を行わせるデータを含む機械読出し可能な記憶媒体。 - データを選択する前に、前記動作は更に、
データロード命令の実行に応じて、前記データバッファ内の前記複数のデータ記憶装置に及ぶ入力データストリームからの前記入力データを前記データバッファにロードし、
データ変換命令が受信されたときには、データ変換命令の実行に応じて、前記データバッファ内にロードされたデータの順序を逆転させる、請求項16に記載の機械読出し可能な記憶媒体。 - 連結することは更に、
前記データバッファの1つ又はそれ以上のデータ記憶装置内の入力データの各部分がアクセスされたときには、完全にアクセスされたデータを有する各データ記憶装置についてのデータアクセスフラグを更新し、
前記データバッファの複数のデータ記憶装置から1つのデータ記憶装置を選択し、
前記データ記憶装置のデータアクセスフラグがセットされているときには、前記選択されたデータ記憶装置に前記入力データストリームからの追加のデータをロードし、
一旦、前記データ記憶装置のロードが完了すると、前記選択されたデータ記憶装置についてのデータアクセスフラグを更新し、
前記データバッファの各データ記憶装置について、選択、ロード及び更新を繰返す、請求項16に記載の機械読出し可能な記憶媒体。 - 前記動作が更に、
前記宛先データ記憶装置に含まれるデータを復号する工程と、
前記宛先データ記憶装置内の前記データを復号されたデータで上書きする工程とを備える、請求項16に記載の機械読出し可能な記憶媒体。 - データを復号することは、
データ検出命令を実行するのに応じて、前記宛先データ記憶装置内の先導するものの位置を決定し、
インデックスとして、前記先導するものの位置を使用してシフト値を決定するシフトテーブルを読出し、
前記シフト値に基づいて前記宛先データ記憶装置をシフトし、
インデックスとして、シフトされた宛先データ記憶装置の値を使用して、ルックアップテーブルから復号シンボルを読出し、
インデックスとして、前記シフトされた宛先データ記憶装置の値を使用して、シンボルルックアップテーブル内の復号シンボル長を読み出す、
ことを備える動作を更に含む、請求項19に記載の機械読出し可能な記憶媒体。 - 選択することは、
前記データバッファ内のソースデータ記憶装置を示す装置値を受信する工程を備える動作を更に含み、
前記ビットアドレスオペランドは、前記ソースデータ記憶装置内で、前記要求データの第1ビットが配置される場所を示し、
前記ビット長オペランドは、前記ソースデータ記憶装置から読み取られるべきビットの数を示し、
データが前記データバッファの1つ又はそれ以上のデータ記憶装置に及ぶかどうかが、前記データの最後のビットが前記ソースデータ記憶装置から次のデータ記憶装置内であるときには、データは前記次のデータ記憶装置に及ぶように、前記ソースデータ記憶装置内の前記ビットアドレスオペランドによって示される前記第1ビットのビットアドレスと、前記要求データの前記ビット長オペランドの値とに基づいて決定される、請求項16に記載の機械読出し可能な記憶媒体。 - 前記選択されたデータを宛先データ記憶装置内に記憶することは、
前記宛先データ記憶装置のアドレスを受信し、
前記宛先記憶装置の最下位位置で開始するデータを記憶し、
空の位置のビットがゼロに設定されるように、前記宛先記憶装置の空の位置を、ゼロ伸張する、
ことを備える動作を更に含む、請求項16に記載の機械読出し可能な記憶媒体。 - データバッファにロードすることは、
入力データストリームデータが配置される、メモリ装置内のデータのアドレスを受信し、
前記受信されたメモリアドレスから前記入力データストリームデータをアクセスする、
ことを備える動作を更に含む、請求項16に記載の機械読出し可能な記憶媒体。 - 前記動作は、
ループ展開命令実行するのに応じて、任意の一時点で前記データバッファからアクセスされるビットの最大の数により割られた、データバッファレスのものにより使用されている複数のデータ記憶装置の数に基づいて、予め定められた回数、前記データバッファを展開することを更に備える、請求項16に記載の機械読出し可能な記憶媒体。 - 機械によってアクセスされると該機械に動作を行わせるデータを含む機械読出し可能な記憶媒体であって、前記動作は、
データ記憶命令の実行に応じて、ソースデータ記憶装置からデータバッファ内に入力データを記憶する工程を備え、
前記データバッファは複数のデータ記憶装置を有し、
前記動作は更に、
前記データのサイズが前記データバッファ内の宛先データ記憶装置の残りの容量を超えるということを、前記データバッファがビットレベルでアドレス指定可能であるように前記データ記憶命令のビットアドレスオペランド及びビット長オペランドによって検出する工程と、
前記データを第1の部分と第2の部分に分割する工程と、
前記宛先データ記憶装置内にデータの第1の部分を記憶し、
前記データバッファの、1つ又は複数の次のデータ記憶装置内にデータの第2の部分を記憶する工程と、
一旦、前記データバッファ内に前記データの記憶が完了すると、前記宛先データ記憶装置内からメモリ装置へデータを移動する工程とを備える、
機械読出し可能な記憶媒体。 - 記憶する前に、前記動作が、
符号化を要求する内容データを選択し、
符号化されたデータを構成するために選択データを符号化し、
前記ソースデータ記憶装置内に前記符号化されたデータを記憶し、
前記データバッファの前記宛先データ記憶装置内で符号化されたデータのデータロード命令を実行することを更に備える、請求項25に記載の機械読出し可能な記憶媒体。 - 記憶することは、
前記データが初期的に含まれる、前記ソースデータ記憶装置のアドレスを受信する工程を備える動作を更に含み、
前記ビットアドレスオペランドは、前記データが記憶されるべき前記データバッファの宛先データ記憶装置内の開始位置を示し、
前記ビット長オペランドは、前記データのビットの数を示す、請求項25に記載の機械読出し可能な記憶媒体。 - 前記データを符号化することは、
前記選択された内容データの各データ要素のデータ頻度値を決定し、
それぞれのデータ頻度値に基づいて、各データ要素についてのそれぞれの符号化シンボル長を選択し、
符号化されたデータとして1つ又はそれ以上の符号語を構成するために、各データ要素のそれぞれのシンボル長に基づいて、選択された内容データの各データ要素についてのそれぞれの符号化シンボルを選択し、
前記ソースデータ記憶装置を1つ又はそれ以上の符号語で上書きすることを更に備える動作を含む、請求項26に記載の機械読出し可能な記憶媒体。 - 前記データバッファは、前記複数のデータ記憶装置としてデータ記憶レジスタとデータロードレジスタを有し、前記動作は、
前記データ記憶レジスタが追加の容量を含みながら、データを前記ソースデータ記憶装置から前記データ記憶レジスタへ記憶し、
データが前記データ記憶レジスタへ記憶されながら、データロードレジスタ内のデータを前記メモリ装置へロードし、
一旦、前記メモリ装置へのデータのロードが完了すると、ソースデータ記憶装置からデータをデータロードレジスタ内に記憶し、
一旦、前記データ記憶レジスタが充満すると、前記データロードレジスタが前記ソースデータ記憶装置からのデータを記憶するためにデータ記憶レジスタとして機能するように改名され、且つ前記データ記憶レジスタは記憶されたデータを前記メモリ装置にロードするためにデータロードレジスタとして機能するために改名され、前記データ記憶レジスタ内のデータを前記メモリ装置へロードすることを更に備える、請求項25に記載の機械読出し可能な記憶媒体。 - 命令を実行する回路を有するプロセッサと、
複数のソースデータ記憶装置がビットレベルでアドレス指定可能な空間を構成するような、複数のデータ記憶装置を有するデータバッファと、
そこに記憶された命令のシーケンスを有する、前記プロセッサに結合された記憶装置を有し、前記命令のシーケンスは、前記プロセッサにより実行されたときに、前記プロセッサに、
データロード命令を実行するのに応じて、データバッファのソースデータ記憶装置からデータを選択し、
要求データが、前記データバッファのソースデータ記憶装置から次のデータ記憶装置に及ぶということを前記データロード命令のビットアドレスオペランド及びビット長オペランドによって検出し、
前記ソースデータ記憶装置から選択されたデータの一部分と前記次のデータ記憶装置からの前記要求データの残りの部分とを連結して、連続するユニットとして前記要求データを構成し、
前記要求データを宛先データ記憶装置内に記憶する、
ことを行わせる、装置。 - 前記プロセッサに、更に、
データロード命令の実行に応じて、ソースデータ記憶装置からデータバッファの宛先データ記憶装置内に入力データを記憶し、
前記データのサイズが、前記宛先データ記憶装置の残りの容量を超えたときに、前記データを第1の部分と第2の部分に分割し、
前記宛先データ記憶装置内にデータの第1の部分を記憶し、
前記データバッファの次のデータ記憶装置内にデータの第2の部分を記憶し、
一旦、前記データバッファ内に前記データの記憶が完了すると、前記宛先データ記憶装置内からメモリ装置へデータを移動する、
ことを行わせる、請求項30に記載の装置。 - 前記データバッファは、前記複数のデータ記憶装置としてデータ記憶レジスタとデータロードレジスタを有し、更に、前記プロセッサに、
前記データ記憶レジスタが追加の容量を含みながら、データを前記ソースデータ記憶装置から前記データ記憶レジスタへ記憶し、
データが前記データ記憶レジスタへ記憶されながら、データロードレジスタ内のデータを前記メモリ装置へロードし、
一旦、前記メモリ装置へのデータのロードが完了すると、ソースデータ記憶装置からデータをデータロードレジスタ内に記憶し、
一旦、前記データ記憶レジスタが充満すると、前記データロードレジスタが前記ソースデータ記憶装置からのデータを記憶するためにデータ記憶レジスタとして機能するように改名され、且つ前記データ記憶レジスタは記憶されたデータを前記メモリ装置にロードするためにデータロードレジスタとして機能するために改名され、前記データ記憶レジスタ内のデータをメモリへロードする、
ことを行わせる、請求項31に記載の装置。 - 前記データバッファは、前記複数のソースデータ記憶装置が単一のビットレベルアドレス可能なアドレス空間を構成するように、ビットレベルアドレス能力を有する、請求項30に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/948,333 US6781589B2 (en) | 2001-09-06 | 2001-09-06 | Apparatus and method for extracting and loading data to/from a buffer |
PCT/US2002/027725 WO2003023600A2 (en) | 2001-09-06 | 2002-08-30 | An apparatus and method for extracting and loading data to/from a buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005502955A JP2005502955A (ja) | 2005-01-27 |
JP3860574B2 true JP3860574B2 (ja) | 2006-12-20 |
Family
ID=25487674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003527586A Expired - Fee Related JP3860574B2 (ja) | 2001-09-06 | 2002-08-30 | データをバッファから抽出し且つバッファへロードする装置及び方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6781589B2 (ja) |
EP (1) | EP1430388B1 (ja) |
JP (1) | JP3860574B2 (ja) |
KR (1) | KR100806435B1 (ja) |
CN (1) | CN100357879C (ja) |
AT (1) | ATE464597T1 (ja) |
AU (1) | AU2002332759A1 (ja) |
DE (1) | DE60236000D1 (ja) |
RU (1) | RU2265879C2 (ja) |
WO (1) | WO2003023600A2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7818356B2 (en) | 2001-10-29 | 2010-10-19 | Intel Corporation | Bitstream buffer manipulation with a SIMD merge instruction |
CN1582465B (zh) * | 2001-11-01 | 2013-07-24 | 伊梅森公司 | 输入设备以及包含该输入设备的移动电话 |
US7263128B2 (en) * | 2002-11-13 | 2007-08-28 | Sony Corporation | Triple-buffering method for overlapped motion compensation in a video decoder |
KR20050084256A (ko) * | 2002-12-11 | 2005-08-26 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 재구성 가능한 멀티-프로세서 시스템에서의 디자인 설명을인코딩하는 방법 및 장치 |
US6867715B2 (en) * | 2003-06-25 | 2005-03-15 | Broadcom Corporation | System, method, and apparatus for variable length decoder |
US7334116B2 (en) * | 2004-10-06 | 2008-02-19 | Sony Computer Entertainment Inc. | Bit manipulation on data in a bitstream that is stored in a memory having an address boundary length |
US7428619B2 (en) | 2005-01-18 | 2008-09-23 | Sony Computer Entertainment Inc. | Methods and apparatus for providing synchronization of shared data |
US7586425B2 (en) * | 2006-07-11 | 2009-09-08 | Nokia Corporation | Scalable video coding and decoding |
WO2010092483A1 (en) * | 2009-02-13 | 2010-08-19 | Alexey Raevsky | Devices and methods for optimizing data-parallel processing in multi-core computing systems |
KR20120108564A (ko) * | 2011-03-24 | 2012-10-05 | 삼성전자주식회사 | 데이터 처리 시스템 및 그 동작 방법 |
WO2014202129A1 (en) | 2013-06-19 | 2014-12-24 | Huawei Technologies Co., Ltd. | Memory aggregation device |
RU2557579C1 (ru) * | 2014-02-12 | 2015-07-27 | Закрытое акционерное общество "Электронно-вычислительные информационные и инструментальные системы" (ЗАО "ЭЛВИИС") | Способ и система обработки изображения |
RU2598323C1 (ru) * | 2015-03-26 | 2016-09-20 | Общество с ограниченной ответственностью "Научно-производственное предприятие "Цифровые решения" | Способ адресации кольцевого буфера в памяти микропроцессора |
GB2544083B (en) * | 2015-11-05 | 2020-05-20 | Advanced Risc Mach Ltd | Data stream assembly control |
CN106909460B (zh) * | 2017-01-24 | 2018-06-05 | 广东德诚科教有限公司 | 数据缓冲方法、装置及存储介质 |
CN109614362A (zh) * | 2019-03-07 | 2019-04-12 | 深兰人工智能芯片研究院(江苏)有限公司 | 一种数据交换方法及电子设备 |
CN114598893B (zh) * | 2020-11-19 | 2024-04-30 | 京东方科技集团股份有限公司 | 文字的视频实现方法及系统、电子设备、存储介质 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105128A (ja) * | 1993-10-07 | 1995-04-21 | Mitsubishi Electric Corp | データ転送装置 |
JP2715871B2 (ja) | 1993-12-20 | 1998-02-18 | 日本電気株式会社 | 可変長符号化方法 |
KR0160193B1 (ko) * | 1995-12-30 | 1998-12-15 | 김광호 | 직접메모리접근 제어장치 |
US6052522A (en) | 1997-10-30 | 2000-04-18 | Infineon Technologies North America Corporation | Method and apparatus for extracting data stored in concatenated registers |
JP3570188B2 (ja) * | 1997-12-25 | 2004-09-29 | 富士通株式会社 | 可変長符号処理機構を有するデータ処理装置 |
US6247112B1 (en) | 1998-12-30 | 2001-06-12 | Sony Corporation | Bit manipulation instructions |
US6542541B1 (en) * | 2000-01-12 | 2003-04-01 | Sony Corporation | Method and apparatus for decoding MPEG video signals using multiple data transfer units |
CA2406679A1 (en) | 2000-01-18 | 2001-07-26 | Mips Technologies, Inc. | Method and apparatus for improved computer load and store operations |
US6621428B1 (en) | 2000-05-04 | 2003-09-16 | Hewlett-Packard Development Company, L.P. | Entropy codec for fast data compression and decompression |
US20020144027A1 (en) * | 2001-03-27 | 2002-10-03 | Schmisseur Mark A. | Multi-use data access descriptor |
-
2001
- 2001-09-06 US US09/948,333 patent/US6781589B2/en not_active Expired - Lifetime
-
2002
- 2002-08-30 CN CNB028174933A patent/CN100357879C/zh not_active Expired - Fee Related
- 2002-08-30 AT AT02798099T patent/ATE464597T1/de not_active IP Right Cessation
- 2002-08-30 RU RU2004110227/09A patent/RU2265879C2/ru not_active IP Right Cessation
- 2002-08-30 WO PCT/US2002/027725 patent/WO2003023600A2/en active Application Filing
- 2002-08-30 DE DE60236000T patent/DE60236000D1/de not_active Expired - Lifetime
- 2002-08-30 AU AU2002332759A patent/AU2002332759A1/en not_active Abandoned
- 2002-08-30 KR KR1020047003422A patent/KR100806435B1/ko not_active IP Right Cessation
- 2002-08-30 EP EP02798099A patent/EP1430388B1/en not_active Expired - Lifetime
- 2002-08-30 JP JP2003527586A patent/JP3860574B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1430388A2 (en) | 2004-06-23 |
CN1552016A (zh) | 2004-12-01 |
DE60236000D1 (de) | 2010-05-27 |
EP1430388B1 (en) | 2010-04-14 |
JP2005502955A (ja) | 2005-01-27 |
WO2003023600A3 (en) | 2004-04-15 |
RU2265879C2 (ru) | 2005-12-10 |
WO2003023600A2 (en) | 2003-03-20 |
US6781589B2 (en) | 2004-08-24 |
KR100806435B1 (ko) | 2008-02-21 |
US20030043156A1 (en) | 2003-03-06 |
AU2002332759A1 (en) | 2003-03-24 |
ATE464597T1 (de) | 2010-04-15 |
RU2004110227A (ru) | 2005-03-10 |
KR20040039335A (ko) | 2004-05-10 |
CN100357879C (zh) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3860574B2 (ja) | データをバッファから抽出し且つバッファへロードする装置及び方法 | |
US7132963B2 (en) | Methods and apparatus for processing variable length coded data | |
US6959348B1 (en) | Method and system for accessing data | |
US7403564B2 (en) | System and method for multiple channel video transcoding | |
US7286066B1 (en) | Acceleration of bitstream decoding | |
US7965773B1 (en) | Macroblock cache | |
US7439883B1 (en) | Bitstream generation for VLC encoded data | |
US10681363B2 (en) | Lossless compression method and system applied to hardware video decoding | |
US7885336B2 (en) | Programmable shader-based motion compensation apparatus and method | |
US20140219361A1 (en) | Image data encoding for access by raster and by macroblock | |
US20060133512A1 (en) | Video decoder and associated methods of operation | |
US20050047510A1 (en) | Data processing device for MPEG | |
US6820087B1 (en) | Method and apparatus for initializing data structures to accelerate variable length decode | |
US6313766B1 (en) | Method and apparatus for accelerating software decode of variable length encoded information | |
JP4891335B2 (ja) | ハードウェア多標準対応ビデオデコーダ装置 | |
US7675972B1 (en) | System and method for multiple channel video transcoding | |
EP2464117A1 (en) | Method for the optimization of memory access in a video processing device supporting multiple video codecs | |
US7075462B2 (en) | Speeding up variable length code decoding on general purpose processors | |
US20090201989A1 (en) | Systems and Methods to Optimize Entropy Decoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051206 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |