JP3859324B2 - Carrier recovery device - Google Patents

Description

【０００７】
上記式から明らかなように、出力雑音電力が一定であれば、入力雑音電力が小さければ小さいほど、収束時間は短くなる。しかしながら、この入力雑音は伝送路上で付加されるものが殆どであり、特に衛星通信等のように入力雑音が非常に大きい場合には、短い収束時間の実現は困難であった。このため、図１０に示した狭帯域ろ波回路９２ｂを用いた搬送波再生回路９２では、入力時に付加される雑音電力の大きいシステムには使用できない問題があった。
【０００８】
本発明の課題は、入力雑音電力の低減を行ってＡＬＥ回路における収束時間を短縮し、搬送波の再生を高速化する技術を提供する。
【０００９】
【課題を解決するための手段】
請求項１記載の発明は搬送波再生装置であって、送信データにその遅延反転データが付加された信号を変調して送出する多重送信手段と、前記多重送信手段から受信した信号を遅延する遅延回路と、この遅延回路の出力データと前記多重送信手段からの信号との差分をとる減算器と、この減算器の出力データのうち信号成分を強調するデータを抽出する論理回路と、この論理回路で抽出されたデータを入力データとする搬送波再生回路とを有することを特徴とする。
【００１０】
請求項２記載の発明は搬送波再生装置であって、単位データ長毎に同一内容の送信データを送出する多重送信手段と、前記多重送信手段から受信した送信データを遅延する遅延回路と、同一内容の受信データを複数回蓄積して単位データ長毎に平均化する平均化回路と、この平均化回路の出力データのうち信号成分を強調するデータを抽出する論理回路と、この論理回路で抽出されたデータを入力データとする搬送波再生回路とを有することを特徴とする。
【００１１】
請求項３記載の発明は前記搬送波再生回路が、搬送波成分を含む入力データを周波数逓倍する逓倍回路と、この逓倍回路で周波数逓倍されたデータから搬送波成分が強調されたデータを抽出するＡＬＥ回路と、このＡＬＥ回路で抽出されたデータを周波数分周して前記搬送波を再生する分周回路とを備えることを特徴とする。
【００１２】
請求項１記載の発明によれば、受信側で、送信データにその１ビット遅延反転データを付加した多重送信データとその遅延データを減算して信号成分のみを抽出することにより、入力雑音電力が低減される一方、信号成分が強調された信号を搬送波再生回路に入力することができ、搬送波の再生を高速化することが可能となる。
【００１３】
請求項２記載の発明によれば、受信側で、送信側から単位データ長毎に複数回送出される同一内容の送信データを平均化することにより、数ビットまとめて送信する場合でも、入力雑音電力が低減された信号を搬送波再生回路に入力することができ、搬送波の再生を高速化することが可能となる。
【００１４】
請求項３記載の発明によれば、不要な信号成分が低減されるため、搬送波の再生をより高速化することが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る搬送波再生装置のブロック構成図である。図１（ａ）は送信側の多重送信部を示しており、入力端子１から入力したデータは多重合成回路３および反転回路２に入力され、送信データと反転データとが多重されたのち変調器４において変調がかけられる。この多重されたデータを図３（ａ）に示す。
【００１６】
ここに示される多重送信データは、送信側で送信データに１シンボル毎に反転データを１回多重したデータである。
【００１７】
図１（ｂ）は受信側の多重送信搬送波再生部のブロック図であり、多重送信搬送波再生部の入力端子１１には、例えば、図３（ａ）に示すデータフォーマットの多重送信データが入力される。以下にその動作詳細を説明する。
【００１８】
入力された多重送信データは、遅延回路１２を通じて減算器１３に入力される。減算器１３には、遅延回路１２を通った多重送信データと入力端子１１から直接導かれた多重送信データの双方が入力され、多重送信データから遅延回路１２の出力データが減算される。この減算器１３の出力に現れたデータ状態を示したものが図３（ｂ）である。減算器１３の出力は、フリップフロップ１４に入力され、ここで必要なデータ、すなわち逆位相の信号成分を減算するデータＡｎ−［Ａｎ］（ｎは整数であり、括弧内は反転を意味する）だけが、図３（ｃ）に示すように抜き出される。抜き出されたデータＡｎ−［Ａｎ］は、雑音成分が相殺される一方、信号成分が強調されたものとなる。これにより、搬送波再生回路１５に入力される雑音電力が低減する。
【００１９】
図２は、図１（ｂ）の多重送信搬送波再生部の搬送波再生回路１５の一例を示めすブロック構成図である。図２において、逓倍回路２１は、入力された変調波を逓倍するのものであり、これにより変調波成分が低減され搬送波成分が抽出される。逓倍回路２１の出力データは、ＡＬＥ回路２２で雑音電力が低減されている。ＡＬＥ回路２２の出力は、分周回路２３に入力され、ここで逓倍回路２１で逓倍された搬送波が本来の搬送波周波数に戻される。
【００２０】
このような構成の搬送波再生回路を用いることにより、多重送信搬送波再生部における収束時間が短くなるので、雑音のない搬送波の再生が高速になる。
【００２１】
なお、以上の説明は、送信側で１シンボル遅延させて反転させる、いわゆる１シンボル遅延の例についてであるが、数ビットまとめて送信する場合でも同様の手順で入力雑音電力を低減させることができる。また、多重送信する回数が３回以上に設定することにより、さらに入力雑音を低減させることができる。この結果、ＡＬＥ回路２２における収束時間が短縮される。
【００２２】
次に、上述の多重搬送波再生部ないし搬送波再生回路で使用されるＡＬＥ回路での多重送信の効果について、より詳細に説明する。
【００２３】
上述の説明は、１ビット遅延の例であったが、以後、１０ビット遅延を例に挙げて説明する。ここで、送信データが「０１００１１０１１」であるとする。ディジタル通信なので個々の送信データは、「０」または「１」のどちらかとなる。ところが、復調後の信号は、帯域制限の影響で、受信データは図４に示すように歪んだものとなる。これは主として伝送路中に付加される雑音電力に起因する。
【００２４】
一般に、伝送路で付加される雑音電力はランダム雑音電力なので、例えば１ビット目の“０”を何回か送信すると、図５に曲線で示すように種々のパターンが生じる。このようなパターンの変動幅は、一般にＳ／Ｎ比で決定される。ここで同じパターンを繰り返し送信し、図示しない平均化回路で平均をとると、図６（ａ）〜（ｃ）に示すように、受信側では雑音電力の無い、正しい波形に近付いて行く。
【００２５】
図６（ａ）〜（ｃ）はアナログ信号の例であるが、アナログ信号では、正確な遅延回路や平均化回路の実現が非常に難しい上に、回路規模が大きくなってしまう欠点があるため実現が難しかった。ところが、近年のディジタル信号処理の発展に伴い、多重送信が実現可能となり、図７に示すようなアナログ信号が存在する範囲を２５６段階に分解（８ビットの場合）し、その値を読めば良いことになった。ちなみに図７では“６４”付近になる。これを上記の例の１０ビットで考えると、図８（ａ）〜（ｃ）のようになる。
【００２６】
図８（ａ）は、１回目の受信データのパターン、図８（ｂ）は２回目の受信データのパターン、図８（ｃ）は両者の平均をとった後のデータのパターンである。
このように、平均化回路を用いると雑音成分が低減し、Ｓ／Ｎ比が向上することがわかる。
【００２７】
なお、１ビット遅延では、送信側で送信データにその遅延データを反転して付加するとともに、受信側で減算を行っているのに対し、１０ビット遅延では平均化回路を用いているので、この点について説明する。
【００２８】
１ビット遅延の場合に、反転を加えないで１ビット遅延をして加えることは、同じ信号を２回続けることと等価となる。このような信号では、受信側では、正しく再生ができない。そのため、１ビット遅延の場合には、送信側で遅延信号を反転して多重化するとともに受信側でこれを減算する必要がある。これに対し、２ビット以上（少ない遅延は相関が出やすいためにあまり好ましくない）の遅延の場合は減算することができないので、送信側では反転せず、受信側で平均化回路を用いることになる。この平均化回路は、複数のデータを蓄積してその平均値を出力するものであり、それ自体は公知の手法を採用することができる。
【００２９】
【発明の効果】
請求項１記載の発明によれば、入力雑音電力を低減するとともに信号成分が強調された信号を搬送波再生回路に入力することができ、搬送波の再生を高速化することができる。
【００３０】
請求項２記載の発明によれば、数ビットまとめて送信する場合でも、入力雑音電力を低減することができ、搬送波の再生を高速化することができる。
【００３１】
請求項３記載の発明によれば、搬送波再生回路内で不要な信号成分を低減することができ、搬送波の再生をより高速にすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態となる搬送波再生装置のブロック構成図であり、（ａ）は送信側の多重送信部、（ｂ）は受信側の多重送信搬送波再生部を示す。
【図２】本発明の搬送波再生回路の一例を示すブロック構成図である。
【図３】本実施形態において使用されるデータフォーマットであり、（ａ）は多重送信データ、（ｂ）は減算器から出力されるデータ、（ｃ）はフリップフロップより選択的に出力されるデータの例を示す。
【図４】復調後の受信データの説明図。
【図５】伝送路中に雑音があったときのパターン説明図。
【図６】同じパターンの繰り返しを平均した場合のパターン説明図。
【図７】ディジタル信号処理の内容説明図。
【図８】１０ビットの場合におけるディジタル信号処理したときのパターン説明図。
【図９】従来の一般的な復調器のブロック構成図。
【図１０】従来の搬送波再生回路のブロック構成図。
【符号の説明】
２ 反転回路
３ 多重合成回路
４ 変調器
１２ 遅延回路
１３ 減算器
１４ フリップフロップ
１５ 搬送波再生回路
２１ 逓倍回路
２２ ＡＬＥ回路
２３ 分周回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a carrier recovery apparatus used for a demodulator, and more particularly to a carrier recovery apparatus in which means for reducing input noise power is added to a preceding stage of a carrier recovery circuit.
[0002]
[Prior art]
As a demodulator used for wireless communication, for example, one having the configuration shown in FIG. 9 is known. In the illustrated demodulator, a modulated wave input from the outside is input to the demodulation circuit 91 and also input to the carrier wave recovery circuit 92. The demodulating circuit 91 demodulates the data component from the carrier wave reproduced by the carrier wave reproducing circuit 92. The demodulated data is output at the timing of the demodulated clock recovered by the clock recovery circuit 93.
[0003]
As shown in FIG. 10, the carrier recovery circuit 92 includes a modulation component removal circuit 92a including an inverse modulator and a frequency M multiplier circuit, a narrow line including an ALE (Adaptive Line Enhancer) circuit and a PLL circuit. And a band-pass filter circuit 92b. The ALE circuit used in the narrow-band filtering circuit 92b is an application circuit of an adaptive filter that changes the filter coefficient in accordance with the signal characteristics by digital signal processing, and is mixed into a sine wave signal having a line spectrum. Noise and the like are removed to enhance the sine wave signal. For the ALE circuit, the description of “B. Widrow and SDStearners.“ Adaptive Signal Processing ”. Prentice-Hall. Inc .. NJ. 1975” is helpful.
[0004]
The modulated wave input to the carrier recovery circuit 92 having the narrow band filtering circuit 92b formed of the ALE circuit is input to the modulation component removing circuit 92a to remove the modulated wave component and extract the unmodulated wave component. Is done. Since the extracted unmodulated wave component is mixed with noise power added in the transmission path, it is not preferable to output it as a reproduced carrier wave as it is. For this reason, the extracted unmodulated wave component is input to the narrow-band filtering circuit 92b, where the noise component and the like are reduced and the sine wave component is emphasized to obtain a reproduced carrier wave.
[0005]
[Problems to be solved by the invention]
In the ALE circuit used for the narrow-band filtering circuit 92b described above, the convergence time (Ta) is determined by the input noise power (Ni) and the output noise power (No). The convergence time (Ta) is approximately determined by the following equation.
[0006]
[Expression 1]

[0007]
As is clear from the above equation, if the output noise power is constant, the convergence time is shorter as the input noise power is smaller. However, most of the input noise is added on the transmission line. In particular, when the input noise is very large such as in satellite communication, it is difficult to realize a short convergence time. For this reason, the carrier recovery circuit 92 using the narrow-band filtering circuit 92b shown in FIG. 10 has a problem that it cannot be used for a system with a large noise power added at the time of input.
[0008]
An object of the present invention is to provide a technique for reducing the input noise power, shortening the convergence time in the ALE circuit, and speeding up the reproduction of the carrier wave.
[0009]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a carrier recovery device, a multiplex transmission means for modulating and transmitting a signal in which the delay inversion data is added to transmission data, and a delay circuit for delaying a signal received from the multiplex transmission means. A subtractor that takes the difference between the output data of the delay circuit and the signal from the multiplex transmission means, a logic circuit that extracts data that emphasizes the signal component from the output data of the subtractor, and the logic circuit And a carrier wave recovery circuit using the extracted data as input data.
[0010]
The invention according to claim 2 is a carrier recovery apparatus, wherein a multiplex transmission means for transmitting transmission data having the same content for each unit data length, a delay circuit for delaying transmission data received from the multiplex transmission means, and the same content The received data is accumulated a plurality of times and averaged for each unit data length, a logic circuit for extracting data emphasizing the signal component from the output data of the averaging circuit, and the logic circuit. And a carrier wave recovery circuit using the received data as input data.
[0011]
According to a third aspect of the present invention, the carrier recovery circuit frequency-multiplies input data including the carrier component, and an ALE circuit that extracts data in which the carrier component is emphasized from the data frequency-multiplied by the multiplier circuit; And a frequency dividing circuit for frequency dividing the data extracted by the ALE circuit to reproduce the carrier wave.
[0012]
According to the first aspect of the present invention, on the receiving side, by multiplying the transmission data obtained by adding the 1-bit delay inverted data to the transmission data and the delay data, and extracting only the signal component, the input noise power is reduced. On the other hand, a signal whose signal component is emphasized can be input to the carrier wave reproducing circuit, and the carrier wave can be reproduced at high speed.
[0013]
According to the second aspect of the present invention, even when several bits are transmitted collectively by averaging the transmission data of the same content transmitted a plurality of times per unit data length from the transmission side on the reception side, the input noise The signal with reduced power can be input to the carrier wave recovery circuit, and the carrier wave can be reproduced at high speed.
[0014]
According to the third aspect of the present invention, since unnecessary signal components are reduced, the carrier wave can be reproduced more quickly.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a carrier recovery apparatus according to an embodiment of the present invention. FIG. 1A shows a multiplex transmission unit on the transmission side. Data input from an input terminal 1 is input to a multiplexing / combining circuit 3 and an inverting circuit 2, and after the transmission data and the inverted data are multiplexed, the modulator 4 is modulated. This multiplexed data is shown in FIG.
[0016]
The multiplexed transmission data shown here is data obtained by multiplexing the inverted data once for each symbol on the transmission data on the transmission side.
[0017]
FIG. 1B is a block diagram of a multiplex transmission carrier recovery unit on the receiving side. For example, multiplex transmission data having the data format shown in FIG. 3A is input to the input terminal 11 of the multiplex transmission carrier recovery unit. The Details of the operation will be described below.
[0018]
The input multiplex transmission data is input to the subtractor 13 through the delay circuit 12. Both the multiplex transmission data passed through the delay circuit 12 and the multiplex transmission data directly derived from the input terminal 11 are input to the subtracter 13, and the output data of the delay circuit 12 is subtracted from the multiplex transmission data. FIG. 3B shows the data state appearing at the output of the subtracter 13. The output of the subtractor 13 is input to the flip-flop 14 where necessary data, that is, data An- [An] for subtracting the signal component of the opposite phase (n is an integer, and the parentheses indicate inversion) Only is extracted as shown in FIG. In the extracted data An- [An], the noise component is canceled and the signal component is emphasized. Thereby, the noise power input to the carrier wave recovery circuit 15 is reduced.
[0019]
FIG. 2 is a block diagram showing an example of the carrier recovery circuit 15 of the multiplex transmission carrier recovery unit of FIG. In FIG. 2, a multiplier circuit 21 multiplies an input modulated wave, whereby the modulated wave component is reduced and a carrier wave component is extracted. The output power of the multiplier circuit 21 is reduced in noise power by the ALE circuit 22. The output of the ALE circuit 22 is input to the frequency divider circuit 23, where the carrier wave multiplied by the multiplier circuit 21 is returned to the original carrier frequency.
[0020]
By using the carrier recovery circuit having such a configuration, the convergence time in the multiplex transmission carrier recovery unit is shortened, so that the carrier-free playback without noise becomes faster.
[0021]
The above description is about an example of so-called one symbol delay, which is delayed by one symbol on the transmission side, but the input noise power can be reduced by the same procedure even when several bits are transmitted together. . Moreover, the input noise can be further reduced by setting the number of times of multiplex transmission to 3 or more. As a result, the convergence time in the ALE circuit 22 is shortened.
[0022]
Next, the effect of multiple transmission in the ALE circuit used in the above-described multiple carrier recovery unit or carrier recovery circuit will be described in more detail.
[0023]
Although the above description is an example of a 1-bit delay, a 10-bit delay will be described below as an example. Here, it is assumed that the transmission data is “010011011”. Since it is digital communication, each transmission data is either “0” or “1”. However, the demodulated signal is distorted as shown in FIG. 4 due to the band limitation. This is mainly due to noise power added in the transmission line.
[0024]
In general, the noise power added in the transmission line is random noise power, and therefore, for example, when “0” of the first bit is transmitted several times, various patterns are generated as shown by curves in FIG. The variation range of such a pattern is generally determined by the S / N ratio. Here, if the same pattern is repeatedly transmitted and averaged by an averaging circuit (not shown), as shown in FIGS. 6A to 6C, the receiving side approaches a correct waveform without noise power.
[0025]
FIGS. 6A to 6C are examples of analog signals. However, it is very difficult to realize an accurate delay circuit and averaging circuit, and there is a drawback that the circuit scale becomes large. It was difficult to realize. However, with the recent development of digital signal processing, multiplex transmission can be realized, and the range in which an analog signal as shown in FIG. 7 exists is divided into 256 stages (in the case of 8 bits), and the value can be read. is what happened. By the way, in FIG. Considering this with 10 bits in the above example, the result is as shown in FIGS.
[0026]
FIG. 8A shows the pattern of the first received data, FIG. 8B shows the pattern of the second received data, and FIG. 8C shows the pattern of the data after taking the average of the two.
Thus, it can be seen that the use of the averaging circuit reduces the noise component and improves the S / N ratio.
[0027]
In the 1-bit delay, the transmission side inverts and adds the delay data to the transmission data, and the reception side performs subtraction, whereas the 10-bit delay uses an averaging circuit. The point will be described.
[0028]
In the case of 1-bit delay, adding a 1-bit delay without adding inversion is equivalent to continuing the same signal twice. Such a signal cannot be correctly reproduced on the receiving side. Therefore, in the case of 1-bit delay, it is necessary to invert and multiplex the delayed signal on the transmission side and to subtract it on the reception side. On the other hand, in the case of a delay of 2 bits or more (small delay is not preferable because it is easy to correlate), subtraction cannot be performed. Become. This averaging circuit accumulates a plurality of data and outputs the average value, and a publicly known method can be adopted in itself.
[0029]
【The invention's effect】
According to the first aspect of the present invention, the input noise power can be reduced and the signal whose signal component is emphasized can be input to the carrier wave reproduction circuit, and the carrier wave reproduction can be speeded up.
[0030]
According to the second aspect of the present invention, even when several bits are transmitted together, the input noise power can be reduced and the reproduction of the carrier wave can be speeded up.
[0031]
According to the third aspect of the present invention, unnecessary signal components can be reduced in the carrier wave reproducing circuit, and the carrier wave can be reproduced at a higher speed.
[Brief description of the drawings]
FIG. 1 is a block diagram of a carrier recovery apparatus according to an embodiment of the present invention, where (a) shows a multiplex transmission unit on the transmission side, and (b) shows a multiplex transmission carrier recovery unit on the reception side.
FIG. 2 is a block diagram showing an example of a carrier recovery circuit of the present invention.
FIG. 3 is a data format used in the present embodiment, where (a) is multiplex transmission data, (b) is data output from a subtractor, and (c) is data selectively output from a flip-flop. An example of
FIG. 4 is an explanatory diagram of received data after demodulation.
FIG. 5 is an explanatory diagram of a pattern when there is noise in the transmission path.
FIG. 6 is an explanatory diagram of patterns when the same pattern repetition is averaged.
FIG. 7 is a diagram for explaining the contents of digital signal processing.
FIG. 8 is an explanatory diagram of a pattern when digital signal processing is performed in the case of 10 bits.
FIG. 9 is a block diagram of a conventional general demodulator.
FIG. 10 is a block diagram of a conventional carrier recovery circuit.
[Explanation of symbols]
2 Inverting circuit 3 Multiplex synthesis circuit 4 Modulator 12 Delay circuit 13 Subtractor 14 Flip-flop 15 Carrier recovery circuit 21 Multiplication circuit 22 ALE circuit 23 Dividing circuit

Claims (3)

Multiplex transmission means for modulating and transmitting a signal in which the delay inversion data is added to transmission data, a delay circuit for delaying a signal received from the multiple transmission means, output data of the delay circuit, and the multiple transmission means A subtractor that takes a difference from the signal, a logic circuit that extracts data that emphasizes the signal component of the output data of the subtractor, and a carrier recovery circuit that uses the data extracted by the logic circuit as input data A carrier wave reproducing apparatus comprising: Multiplex transmission means for sending transmission data with the same content for each unit data length, delay circuit for delaying transmission data received from the multiple transmission means, and reception data with the same content are accumulated multiple times for each unit data length An averaging circuit for averaging, a logic circuit for extracting data that emphasizes signal components from output data of the averaging circuit, and a carrier recovery circuit that uses the data extracted by the logic circuit as input data A carrier wave reproducing device characterized by the above. The carrier recovery circuit frequency-multiplies input data including a carrier component, an ALE circuit that extracts data in which the carrier component is emphasized from data frequency-multiplied by the multiplier circuit, and is extracted by the ALE circuit. 3. A carrier recovery apparatus according to claim 1, further comprising a frequency dividing circuit for frequency dividing the received data to reproduce the carrier wave.

Images