JP3185716B2 - Demodulation device - Google Patents

Demodulation device

Info

Publication number
JP3185716B2
JP3185716B2 JP17793697A JP17793697A JP3185716B2 JP 3185716 B2 JP3185716 B2 JP 3185716B2 JP 17793697 A JP17793697 A JP 17793697A JP 17793697 A JP17793697 A JP 17793697A JP 3185716 B2 JP3185716 B2 JP 3185716B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
output
unique word
input signal
signal
frequency error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17793697A
Other languages
Japanese (ja)
Other versions
JPH10155004A (en )
Inventor
玄弥 岩崎
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【発明の属する技術分野】本発明は、ユニークワードを用いて同期検波を行う復調装置に関し、特にユニークワードが挿入して位相変調(PSK)または周波数変調(FSK)された信号を復調する搬送波再生及びクロック再生方式に関する。 The present invention relates to relates to a demodulating apparatus for performing synchronous detection using the unique word, a carrier wave to demodulate the particular unique word inserted phase modulation (PSK) or frequency modulation (FSK) signal reproduced and a clock recovery system.

【0001】 [0001]

【従来の技術】従来の復調装置に関して図を用いて説明する。 It will be described with reference to FIG respect Conventional demodulator.

【0002】ユニークワードが挿入された受信信号を検出してフレーム同期や信号検出を行い復調する技術は従来より知られている。 [0002] unique word to demodulate performs detection to a frame sync and a signal detecting the received signal inserted techniques are conventionally known. 例えば、特開平5−167630 For example, JP-A-5-167630
号公報に記載された「ユニークワード検出器」は、入力信号が周波数誤差を持っているときでも、比較的小さな回路でユニークワードが検出できる回路を提供している。 "Unique word detector" described in Japanese Patent, even when the input signal has a frequency error, provides a circuit that can be detected unique word relatively small circuit.

【0003】上記公報に記載されたユニークワード検出器の構成を図9に示す。 [0003] FIG. 9 a configuration of a unique word detector disclosed in the above publication.

【0004】ここで、図8に示されるように、データ部の先頭には、プリアンブルとユニークワード(固定語) [0004] Here, as shown in FIG. 8, the head of the data part, a preamble and a unique word (fixed words)
が、定期的に挿入されたフレーム構成を持った信号を入力信号R(t)とする。 But the signal with regularly inserted frame structure of the input signal R (t). 通常、プリアンブル長は、約8 Normally, the preamble length, about 8
0シンボルあり、ユニークワードは20シンボル程度が用いられる。 0 There symbol, unique word about 20 symbol is used. この入力信号R(t)をまず第1の遅延検波器25で遅延検波し検波出力D(t)を得る。 The input signal R (t) is first delay detection by the first differential detector 25 to obtain a detection output D (t).

【0005】 [0005]

【0006】ここで、τは、遅延検波器25の遅延時間、R* (t)はR(t)の共役複素数である。 [0006] Here, tau, the delay time of the delay detector 25, R * (t) is the complex conjugate of R (t).

【0007】次に、ユニークワード発生器21よりユニークワードパターンU(t)を第2の遅延検波器26で遅延検波したパターンW(t)との相互相関C(t)を次式により相互相関器22で算出する。 [0007] Next, cross-correlating the cross-correlation C (t) with the unique word generator 21 from the unique word pattern U (t) a second delay detector 26 delayed detection pattern W (t) by the following formula calculated in vessel 22.

【0008】 [0008]

【0009】その絶対値の2乗|C(t)|2 が閾値を越えたのをレベル検出器23で検出してユニークワードの検出を行う。 Performing 2 detection of the unique word is detected from exceeding a threshold level detector 23 | [0009] The square of the absolute value | C (t). 本構成によって入力信号を遅延検波しているので、入力信号に含まれる周波数オフセットが除去される。 Since the differential detection of the input signal by this configuration, the frequency offset included in the input signal is removed.

【0010】次に、搬送波成分抽出回路の従来技術としては図10に示される構成が知られている。 [0010] Next, the configuration shown in FIG. 10 has been known as a prior art carrier component extraction circuit.

【0011】即ち、入力信号(Ri)中の固定語(ユニークワード)部分に対しては、固定語テーブル32の出力Ruを複素共役化した信号Rsと乗算器36にて逆変調をかけ、変調成分を除去した後、適応輝線強調器31 [0011] That is, with respect to the fixed word (unique word) portions of the input signal (Ri), subjected to inverse modulation in the multiplier 36 the output Ru fixed word table 32 and complex conjugate of the signal Rs, modulation after removal of the component, the adaptive line enhancer 31
に入力する。 Input to. 適応輝線強調器31はこの逆変調された信号中の輝線成分に適応し、搬送波成分を抽出するので、 Adaptive line enhancer 31 adapts the emission line spectrum in the reverse modulated signal, since to extract the carrier component,
この再生された搬送波により入力信号を復調出力Roを得る。 An input signal by the regenerated carrier wave to obtain a demodulated output Ro. その後、入力信号のユニークワード部分が終わりランダムデータになったら、切替スイッチ34を硬判定器33に切替える。 Thereafter, the end is the unique word portion of the input signal When turned random data, switches the switch 34 to the hard decision unit 33. 硬判定器33は、復調信号Roから整数(固定語)を推定するので、この推定値で逆変調をかけることにより、入力信号Riから変調成分を除去して、復調を持続することができる。 Hard decision unit 33, since the estimated integer (fixed words) from the demodulated signal Ro, by applying the inverse modulation in this estimate, by removing a modulation component from the input signal Ri, it is possible to sustain the demodulation. 以上の動作の詳細については、特開平5−63743号公報に記載されている。 More details of the operation of, are described in JP-A-5-63743.

【0012】従来より、復調装置として構成する場合に、前述した特開平5−167630号公報記載の技術により、入力信号中のユニークワード位置を検出し、その情報に従って、特開平5−63743号公報記載の技術に基づき、ユニークワード部分に対してはユニークワードテーブルで逆変調をかけ、それ以外の部分では復調器出力によって逆変調をかけることにより復調処理が行われていた。 [0012] Conventionally, when configured as a demodulator, by the JP 5-167630 JP previously described techniques, to detect the unique word position in the input signal, according to the information, JP-A-5-63743 JP based on the technology described, subjected to inverse modulation in the unique word table for the unique word portion, demodulation processing is carried out by the other portions applying an inverse modulation by the demodulator output.

【0013】即ち、図9のレベル検出器23の出力によって図10の切替スイッチ34を駆動してユニークワードテーブル32による逆変調か、復調出力信号Roに基づく逆変調かを制御していた。 [0013] That is, the inverse modulation or by a unique word table 32 by driving the switch 34 of FIG. 10 by the output of level detector 23 of Figure 9, has been controlled or inverse modulation based on the demodulated output signal Ro.

【0014】 [0014]

【発明が解決しようとする課題】前述した復調装置の構成においては、特開平5−167630号公報の技術では、ユニークワードを検出する際、相関器出力が閾値を越えた時点で検出パルスを出力するため、入力信号のクロック位相まで精度よく推定することができないため、 [0005] In the configuration of the above-described demodulating apparatus, in JP-A 5-167630 discloses a technology, when detecting the unique word, outputs a detection pulse when the correlator output exceeds the threshold to, can not be estimated accurately to the input signal clock phase,
それ以降の復調器の引き込み特性が劣化してしまう問題があった。 Entrainment characteristics of subsequent demodulator has a problem that deteriorates. 具体的には、上記クロック位相の推定精度は、閾値の決め方に依存するが約±1/2クロックもの範囲内にあり大きなバラツキを有していた。 Specifically, the estimation accuracy of the clock phase will depend on the method of determining the threshold had large variations in the range of about ± 1/2 clocks.

【0015】また、特開平5−63743号公報に記載された従来技術では引き込み周波数範囲(確率95%以上の高い確率で引き込める範囲)はシンボル周波数の約±1/8しかなく、この範囲を越えた入力周波数オフセットを有する入力信号は復調できないという問題を有していた。 [0015] (range retract a high probability of more than 95% probability) frequency acquisition range in the prior art described in Japanese Patent Laid-Open No. 5-63743 is only about ± 1/8 of the symbol frequency, the range an input signal having an input frequency offset beyond had the problem of not be demodulated.

【0016】以上説明した各従来技術の問題を鑑み、本発明の復調装置の目的は、入力信号に含まれているユニークワードを利用して、クロックの位相をより精度良く推定し、それ以降の復調器の引き込み特性を劣化させないことにある。 [0016] In view of the respective prior art problems described above, an object of the demodulator of the present invention utilizes a unique word contained in the input signal, and more accurately estimate the clock phase, subsequent It lies in not to deteriorate the entrainment characteristics of the demodulator. また、同時に周波数オフセットも推定し、引き込み周波数範囲を拡大させることのできる復調装置を提供することにある。 Another object is to provide a demodulation apparatus capable of simultaneously frequency offset is also estimated, thereby expanding the pull-in frequency range.

【0017】また、本発明の復調装置の他の目的は、雑音成分の多い受信信号に対しても周波数推定精度を高めるとともに、復調器について引き込み範囲の狭いPLL [0017] It is another object of the demodulator of the present invention, to increase the frequency estimation accuracy even for large received signals noise components, a narrow pull-in range for the demodulator PLL
型復調器が使用できる復調装置を提供することにある。 And to provide a demodulating apparatus type demodulator can be used.

【0018】 [0018]

【課題を解決するための手段】本発明の復調装置は、ユニークワードの挿入された入力信号を遅延検波し、前記遅延検波出力と前記ユニークワードを遅延検波したデータテーブルとの相関をとり、前記相関値の電力が閾値を越えた際の極大となる時刻を検出し、前記時刻に基づき、前記入力信号を蓄積したバッファにより前記ユニークワードの先頭から読み出し、前記極大となった相関値の位相より前記入力信号の周波数誤差を推定し、前記読み出された信号から前記周波数誤差を除去した信号を得て、前記周波数誤差の除去された信号内のユニークワード部をユニークワードテーブルのデータに従って逆変調した後、搬送波再生を行うことを特徴とする。 Demodulator of the present invention SUMMARY OF THE INVENTION may, the inserted input signal unique word delayed detection, correlates with the data table differential detection the unique word and the differential detection output, the than it detect the maximum and becomes the time when the power of the correlation value exceeds the threshold value, based on the time, reading from the beginning of the unique word by a buffer that accumulates the input signal, the phase of the maximum and become correlation values estimating a frequency error of the input signal to obtain a signal obtained by removing the frequency error from said read signal, the inverse modulation in accordance with data of the unique word table a unique word portion in the filtered signal to the frequency error after, and performs carrier recovery.

【0019】また、本発明の復調装置は、ユニークワードの挿入されている入力信号を遅延検波する遅延検波回路と、前記遅延回路出力と前記ユニークワードを遅延検波したパターンとの相関をとる相関器と、前記相関器出力の電力が予め定められた閾値を越えたとき、その前後で最大となる時刻を検出するピーク検出器と、前記ピーク検出器出力の検出時刻における前記相関器の出力値の位相を求め、それを前記遅延検波回路の遅延時間で除算して入力信号の周波数誤差を推定する周波数誤差推定回路と、前記入力信号を蓄積し、前記ピーク検出器出力の時刻に基づいて入力信号のユニークワード先頭部から出力するバッファと、前記バッファ出力を前記周波数誤差推定回路出力に従って周波数変換を行う周波数シフタと、前記周波数シフ Further, the demodulation apparatus of the present invention includes a delay detection circuit for delay detection input signal inserted in the unique word correlator for taking a correlation between the delay circuit and outputs the unique word differential detection pattern If, when the power of the correlator output exceeds a predetermined threshold value, a peak detector for detecting a time at which a maximum at its front and rear, of the output values ​​of the correlator in the detection time of the peak detector output obtains a phase, it and a frequency error estimation circuit for estimating a frequency error of the division to an input signal by the delay time of the delay detection circuit, the accumulated input signal, the input signal based on the time of the peak detector output unique a buffer for output from the word head portion, and a frequency shifter for frequency conversion according to the frequency error estimation circuit outputs said buffer output, said frequency shift of 出力のユニークワード部分に対して予め記憶したユニークワードのパターンを用いて逆変調をかける第1の逆変調器と、前記逆変調器出力を搬送波再生して復調された信号を出力する搬送波再生回路とを備えることを特徴とする。 Carrier recovery circuit for outputting a first inverse modulator for applying a reverse modulated using the pattern of the unique word which was previously stored for the unique word portion of the output, the signal demodulated to the reverse modulator output and carrier recovery characterized in that it comprises and.

【0020】また、前記搬送波再生は、前記ユニークワード部が入力している間は、前記第1の逆変調器の出力を、前記ユニークワード部以外は、復調信号に基づき逆変調する第2の逆変調器の出力を選択する切換スイッチと、前記切換スイッチの出力を入力し輝線成分に適応し、搬送波を抽出する適応輝線強調器と、前記適応輝線強調器の出力を複素共役値に変換する複素共役器と、前記複素共役器の出力と前記第1の逆変調器の出力とを乗算して前記復調信号を出力する乗算器からなることを特徴とする。 Further, the carrier wave reproduction, while the unique word portion is entered, the output of the first inverse modulator, the except unique word portion, the second to inverse modulation based on the demodulated signal a selector switch for selecting the output of the inverse modulator, adapted to the input emission line spectrum of the output of the changeover switch, converting the adaptive line enhancer for extracting a carrier wave, the output of the adaptive line enhancer to a complex conjugate value a complex conjugate unit, characterized by comprising the said complex conjugator and output the first inverse modulator output and the multiplier for outputting the demodulated signal by multiplying the.

【0021】次に、本発明の原理について説明する。 [0021] Next, a description will be given of the principle of the present invention.

【0022】入力信号r(t)に含まれるユニークワード(固定語)部分は、固定語部をU(t)、周波数誤差をfd とすると以下の式で表わされる。 The unique word (fixed words) portion included in the input signal r (t) is a fixed word portion U (t), is expressed by the following equation and a frequency error and fd. ここで時間to Here, time to
〜(to +tu )はユニークワード部の時間を表わす。 ~ (To + tu) represents the time of the unique word part.

【0023】 [0023]

【0024】これを時間τで遅延検波したときの信号をd(t)とすると、 [0024] The signal when it was delayed detection time τ When d (t),

【0025】 [0025]

【0026】となる。 The [0026]. ここで、U* (t)はU(t)の共役複素数である。 Here, U * (t) is the complex conjugate of U (t).

【0027】また、相関基準信号をw(t)とすると、 [0027] In addition, when the correlation reference signal and w (t),

【0028】 [0028]

【0029】で表わされる。 Represented by [0029].

【0030】信号d(t)は信号w(t)と相互相関をとることにより信号c(t)が得られる。 The signal d (t) is the signal c (t) is obtained by cross-correlating the signal w (t).

【0031】 [0031]

【0032】この場合の相関値は(7)式で表わされる。 The correlation value in this case is represented by equation (7).

【0033】 [0033]

【0034】ここで、Aは実数、位相θは2πΔfτである。 [0034] In this case, A is a real number, the phase θ is 2πΔfτ. 従って、位相θを求めると、 Therefore, when determining the phase θ,

【0035】 [0035]

【0036】となる。 [0036] to become. ここで、推定周波数をfe とすると Here, if the estimated frequency is fe

【0037】 [0037]

【0038】であるため、 Because of the [0038],

【0039】 [0039]

【0040】と表わされ、τは既知であるので、fe の値を求めることができる。 [0040] and represented, tau since is known, it is possible to determine the value of fe.

【0041】この推定値fe を用いて入力信号の周波数誤差を除去すれば、入力信号の周波数誤差が、特開平5 [0041] By removing the frequency error of the input signal using the estimated value fe, of the input signal frequency error, JP-5
−63743号公報の従来技術では復調が不可能であった引き込み範囲を越えている場合でも復調することができる。 In the prior art -63743 discloses can be demodulated even if it exceeds the pull-in range demodulation is impossible.

【0042】また、相関器出力が閾値を越えた後のピークを検出するので、クロック位相が高精度に推定することができる。 Further, since detecting the peak after the correlator output exceeds the threshold value, it is possible to clock phase is estimated with high accuracy.

【0043】 [0043]

【発明の実施の形態】次に本発明の実施の形態について図面を参照して説明する。 DETAILED DESCRIPTION OF THE INVENTION Next embodiment of the present invention will be described with reference to drawings.

【0044】図1は本発明の復調装置100の実施の形態を表わすブロック図である。 [0044] Figure 1 is a block diagram representing an embodiment of demodulator 100 of the present invention. 本発明の復調装置100 Demodulator of the present invention 100
は大きく周波数誤差除去回路20と搬送波再生回路40 Large frequency error elimination circuit 20 and the carrier recovery circuit 40
に分けられる。 It is divided into.

【0045】まず、最初に周波数誤差除去回路20について説明する。 [0045] First, a description will be given first to the frequency error removal circuit 20. 入力信号r(t)は図2に示すように、 Input signal r (t), as shown in FIG. 2,
ユニークワード部とデータ信号部を前後にフレーム配置した構成をしており、プリアンブルは除かれている。 The unique word section and a data signal unit has a configuration in which a frame arranged back and forth, the preamble has been removed. 図8で示したプリアンブルを有する入力信号と比較するとユニークワード長が約24〜40シンボルと少々長くなっているが、プリアンブルが不要なためフレーム長全体が同一であるならばデータ長を長くすることができる。 Although the unique word length becomes slightly long as about 24 to 40 symbols when compared with the input signal having a preamble as shown in FIG. 8, a preamble entire frame length because it unnecessary to increase the data length if the same that can.

【0046】この入力信号は最初に遅延器1で時間幅t [0046] The input signal is first in the delay device 1 time width t
c だけ遅延され複素共役器2で複素共役がとられる。 Complex conjugate is taken by c only delayed complex conjugate unit 2. その後、乗算器3で、遅延器1、複素共役器2を通らない入力信号と複素乗算され出力d(t)が得られる。 Then, the multiplier 3, the delay device 1, the input signal does not pass through the complex conjugate 2 and the complex multiplication is output d (t) is obtained. d
(t)は、相関器4にて遅延ユニークワードテーブル5 (T) is delayed unique word table 5 at the correlator 4
に蓄えられている遅延検波したユニークワードパターンとの相互相関をとられる。 It is cross-correlated with the unique word pattern in which the delay detection stored in. 相関器4の出力c(t)はまず電力変換器6でパワーに変換され比較器7で閾値を越えたことが検出されたら、ピーク検出器8でその前後1 The output c of the correlator 4 (t) When the first power converter 6 that exceeds the threshold value by the comparator 7 is converted into power is detected, the before and after the peak detector 8 1
クロック程度の間で最大となる時刻TMAX を検出する。 Detecting the maximum to become time TMAX between about clock.
この時刻TMAX における相関4の出力がラッチ回路9でラッチされた後、位相検出器10にて位相θに変換され、除算器11で時間tc で除算され周波数誤差fe が求められる。 After the output of the correlation 4 in this time TMAX is latched by the latch circuit 9 are converted by the phase detector 10 to the phase theta, divider 11 is divided by the time tc frequency error fe is calculated.

【0047】一方、入力信号r(t)はバッファ12でユニークワード長程度分蓄積させておき、ピーク検出器8の出力に従って、ユニークワード先頭部より逐次読み出し、周波数シフタ13にて除算器11の出力の周波数誤差fe を用いて周波数誤差fe を除去する。 Meanwhile, the input signal r (t) is allowed to accumulate unique word length about content in the buffer 12, according to the output of the peak detector 8, sequentially read from the unique word beginning portion, of the divider 11 at a frequency shifter 13 removing the frequency error fe using the frequency error fe output. この周波数誤差の除去された入力信号は、ユニークワード区間の間はピーク検出器8出力のタイミングに従ってユニークワードテーブル14出力のユニークワード値を用いて逆変調器15にて変調成分を除去された信号として、ユニークワード区間以外ではそのまま搬送波再生回路40に入力し、復調された信号となって出力される。 Removing input signal of the frequency error signal between the unique word section is removed modulated components by the inverse modulator 15 using the unique word value of the unique word table 14 output according to the timing of the peak detector 8 outputs as, except in the unique word section and directly input to the carrier reproducing circuit 40 is output as a demodulated signal.

【0048】次に、本発明の周波数誤差除去回路20の実施の形態の動作について図1及び図3を参照して詳細に説明する。 Next, operation of the embodiment of the frequency error removing circuit 20 of the present invention with reference to FIGS. 1 and 3 will be described in detail.

【0049】入力信号r(t)は、定められた固定パターンであるユニークワードu(t)を含み周波数誤差f The input signal r (t) is the frequency comprises the unique word u (t) is a fixed pattern defined error f
d を持っており、非同期に直交検波された2系列の信号として、複素数で表現される。 It has a d, as a signal of the quadrature-detected two series asynchronously, is represented by a complex number.

【0050】 [0050]

【0051】ここで、to はユニークワードの先頭の時刻、tu はユニークワード長、P(t)はユニークワード部以外のランダムなデータを表わしている。 [0051] In this case, to the beginning of the time of the unique word, tu is unique word length, P (t) represents the random data other than the unique word part.

【0052】このr(t)が、図1の遅延器1、複素共役器2、乗算器3で構成される遅延検波回路に入力すると、その出力d(t)は、ユニークワード区間では次のようになる。 [0052] The r (t) is the delay device 1 of FIG. 1, the complex conjugator 2, the input to the configured delay detection circuit in the multiplier 3, the output d (t) is the next unique word interval so as to.

【0053】 [0053]

【0054】ここで* は複素共役を表している。 [0054] Here * represents the complex conjugate. また Also

【0055】 [0055]

【0056】である。 [0056] a. このd(t)と、ユニークワードパターンを遅延検波した波形u'(t)との相関値c This d (t), the waveform of the unique word pattern and differential detection u '(t) correlation value between c
(t)が相関器4により出力される。 (T) is output by the correlator 4. この相関器4の出力c(t)を示したのが図3(a)である。 Shown output c of the correlator 4 (t) is a diagram 3 (a).

【0057】 [0057]

【0058】(15)式より時刻t=to +tu つまりユニークワードの最後尾において相関が完全に一致するので電力変換器6の出力で得られるc(t)の電力|c [0058] (15) the power of c (t) obtained at the output of the power converter 6 the correlation in the end of the time t = to + tu clogging unique word matches perfectly from the equation | c
(t)|2 は極大(ピーク)となる。 (T) | 2 is the maximum (peak). 電力変換器6の出力|c(t)|2 は図3(b)に示されている。 The output of the power converter 6 | c (t) | 2 is shown in FIG. 3 (b). 従って、比較器7で電力変換器6の出力が閾値を越えた後、 Thus, after the output of the power converter 6 exceeds the threshold value by the comparator 7,
その前後1クロック程度でのピークを検出するピーク検出器8の出力は、図3(b)に示されるように時刻t= The output of the peak detector 8 for detecting a peak in the before and after about 1 clock, the time as shown in FIG. 3 (b) t =
to +tu で出力されることになる。 And it will be output to + tu.

【0059】従ってラッチ回路9ではt=to +tu におけるc(t)の値がラッチされる。 [0059] Therefore, the value of c (t) in the latch circuit 9, t = to + tu is latched.

【0060】 [0060]

【0061】この値は位相検出器10でその位相θに変換され、除算器11で2πtc で除算することにより次式のように周波数誤差fd が得られる。 [0061] This value is converted to the phase θ in the phase detector 10, the frequency error fd is obtained as follows by dividing the 2πtc in divider 11.

【0062】 [0062]

【0063】実際にはfe =fd なる関係は式(19) [0063] In fact fe = fd the relationship of the formula (19)
の通り近似式であり、ノイズ等の影響により位相θは2 Of is as approximate equation, the phase θ due to the influence of noise or the like 2
πfd tc と完全には一致しないので、除算器11出力をfeと表わすことにする。 Since Paifd tc and do not match exactly, the divider 11 outputs to be expressed as fe.

【0064】次に入力信号の一方はバッファ12に逐次蓄積されているので、それをユニークワードの先頭から読出す。 [0064] Next Since one of the input signals are sequentially stored in the buffer 12, reads it from the beginning of the unique word. ピーク検出器でユニークワード末尾の時刻to Time to the unique word end at the peak detector
+tu が検出されているので、それよりバッファデータ中の時刻to を知ることができるので、そこから逐次読み出す。 Since the + tu has been detected, it is possible to know it from time to in the buffer data, read sequentially from there. そして周波数シフタ13で、除算器11出力の周波数誤差推定値fe を用いて周波数シフトすると出力S(t)は次のようになる。 And a frequency shifter 13, the output to the frequency shift using the frequency error estimate fe divider 11 outputs S (t) is as follows.

【0065】 [0065]

【0066】ここでΔf=fd −fe で、fe の推定誤差、tb はデータバッファによる遅延時間である。 [0066] In this case Δf = fd -fe, estimation error, tb of fe is the delay time due to the data buffer. このS(t)をユニークワードテーブル14の内容u(t) The S content of the unique word table 14 (t) u (t)
を用いて逆変調器15で逆変調すると、その出力は When inverse modulation in the inverse modulator 15 with its output

【0067】 [0067]

【0068】となり信号中のユニークワード部が無変調信号で周波数誤差がΔfに圧縮された信号となる。 [0068] unique word portion in the next signal is a signal whose frequency error has been compressed into Δf in unmodulated signal. 従って、この信号は16の搬送波再生回路で容易に復調できる。 Therefore, this signal can be easily demodulated by carrier recovery circuit 16.

【0069】次に、図1の搬送波再生回路40の具体的な構成を図4に示す。 Next, FIG. 4 shows a specific configuration of a carrier recovery circuit 40 of FIG. 1.

【0070】図4において、周波数誤差除去回路20内の逆変調器14からの出力は、まずスイッチ41で、ユニークワード区間は入力信号がそのまま、それ以外のときは逆変調器42の出力が選択され、次の適応輝線強調器43に入力される。 [0070] In FIG. 4, the output from the inverse modulator 14 in the frequency error elimination circuit 20 first switches 41, the unique word section input signal as it is, the output of the inverse modulator 42 is selected in other cases is inputted to the next adaptive line enhancer 43. 43の出力は入力信号の搬送波成分となるので、複素共役器44で共役値に変換した後乗算器45で入力信号に乗算し復調信号を得る一方、この信号は逆変調器45に入力して入力信号を逆変調するのに用いられる。 Since the output of the 43 becomes the carrier component of the input signal, while obtaining the multiplied demodulated signal to the input signal by the multiplier 45 after conversion to the conjugated value by the complex conjugate 44, this signal is input to the inverse modulator 45 It is used to inverse modulation input signal.

【0071】次に、搬送波再生回路40の動作について図を用いて説明する。 Next, it will be described with reference to FIG. The operation of the carrier recovery circuit 40.

【0072】図4において、スイッチ41では、ユニークワード区間は周波数誤差除去回路20からの入力信号が適応輝線強調器43に入力されるよう選択する。 [0072] In FIG. 4, the switch 41, the unique word section is selected as the input signal from the frequency error elimination circuit 20 is inputted to the adaptive line enhancer 43. この信号は、式(21)に示される信号である。 This signal is the signal shown in Equation (21). 43の適応輝線強調器は、入力信号中の輝線成分に適応し、その周波数を中心とする狭帯域の帯域ろ波器(BPF)へと成長する適応フィルタなので、その出力は入力信号中の輝線成分、即ち、搬送波成分が強調された信号a(t)となる。 43 adaptive line enhancer of adapts the emission line spectrum of the input signal, since adaptive filter that grows with the frequency narrowband band-pass filter device of centered to (BPF), the output emission lines in the input signal component, i.e., a signal a (t) the carrier component is emphasized.

【0073】 [0073]

【0074】複素共役器44は、このa(t)の共役値b(t)を出力する。 [0074] complex conjugate unit 44 outputs the conjugate value b (t) of the a (t).

【0075】 [0075]

【0076】従ってこれを乗算器45で入力信号w [0076] Thus this in the multiplier 45 input signal w
(t)に乗ずるとその出力y(t)は (T) to multiply and the output y (t) is

【0077】 [0077]

【0078】となり復調された信号が得られる。 [0078] next demodulated signal is obtained.

【0079】ユニークワード区間以外のときは、この復調信号P(t)を用いて周波数誤差除去回路20からの入力を逆変調器で除算すると、その出力g(t)は The [0079] When other than the unique word interval, dividing the input from the frequency error removing circuit 20 by using the demodulated signal P (t) by the inverse modulator, the output g (t) is

【0080】 [0080]

【0081】となり、やはり入力信号から変調成分の除去された信号となりスイッチ41を介して適応輝線強調器43に入力し、搬送波成分が抽出される。 [0081] next, again via the switch 41 becomes canceled signal modulated component from the input signal input to the adaptive line enhancer 43, the carrier component is extracted.

【0082】以上説明した本発明の実施の形態においては、遅延器1において、1シンボル遅延する構成について説明した。 [0082] In an embodiment of the present invention described above, the delay device 1 has been described configuration in which one symbol delay.

【0083】しかし、本発明は、この遅延時間に限定されるものではない。 [0083] However, the present invention is not limited to this delay.

【0084】以下、他の実施の形態として、他の遅延時間を有する場合の復調装置について説明する。 [0084] Hereinafter, as another embodiment will be described demodulation device in the case with other delay time.

【0085】図5は、本発明の復調装置100の他の実施の形態を表わすブロック図である。 [0085] Figure 5 is a block diagram illustrating another embodiment of demodulator 100 of the present invention.

【0086】ここで、復調装置100は、主に周波数誤差除去回路70と搬送波再生回路50とに分けられる。 [0086] Here, the demodulation apparatus 100 is mainly divided into a frequency error removing circuit 70 and the carrier recovery circuit 50.

【0087】この周波数誤差除去回路70は、遅延回路60と除算器61を除いて周波数誤差除去回路20と同等の構成をしている。 [0087] The frequency error elimination circuit 70 is the same structure as the frequency error removing circuit 20 except for divider 61 and the delay circuit 60.

【0088】従って、主に遅延回路60と除算器61を説明し、他の構成については説明を省略する。 [0088] Therefore, mainly describes the delay circuit 60 and the divider 61, will not be described other configurations.

【0089】前述したように式(7)で与えられる相関値は、雑音成分がない理想的な場合について示したものである。 [0089] Correlation value given in equation (7) as described above, illustrates the case where there is no noise component ideal.

【0090】しかし、実際の受信信号には、雑音信号θ [0090] However, in the actual received signal, noise signal θ
n が含まれているため、この場合の相関値は以下の様に表わされる。 Since n is included, the correlation value in this case is expressed as follows.

【0091】 [0091]

【0092】従って、推定周波数fe は、 [0092] Therefore, the estimated frequency fe is,

【0093】 [0093]

【0094】式(28)において、推定周波数fe の周波数誤差は [0094] In the formula (28), frequency error of the estimated frequency fe is

【0095】 [0095]

【0096】で表わされる。 Represented by [0096]. この値は遅延時間τを大きくすることにより小さくすることができる。 This value can be reduced by increasing the delay time tau. しかし、τ However, τ
が大きくなりすぎると、2πfd τの値がπを越えることになる。 Is too large, the value of 2Paifd tau exceeds [pi. この場合には、正しい周波数推定ができなくなってしまう。 In this case, it becomes impossible correct frequency estimation.

【0097】上記のように、τには、次式で示されるように上限を有している。 [0097] As described above, the tau, has an upper limit as shown by the following equation.

【0098】 [0098]

【0099】遅延回路60の遅延時間τは式(30)の条件を満足する範囲で式(29)の周波数誤差が無視できるような値に設定されている。 [0099] The delay time of the delay circuit 60 tau is set to a value such that the frequency error is negligible formula (29) in a range satisfying the condition of Equation (30).

【0100】このようにして、式(29)の周波数誤差が小さな値となるため、 [0100] In this manner, since the frequency error of the formula (29) becomes a small value,

【0101】 [0101]

【0102】とすることができる。 It can be a [0102].

【0103】この遅延回路60の具体的な構成としては、種々の回路が適用できるが、例えば図6に示すように、図1の遅延器1をN個(Nは1以上の自然数)縦続接続したものでもよい。 [0103] As a specific configuration of the delay circuit 60, various circuit can be applied, for example, as shown in FIG. 6, the delay device 1 to N (N is a natural number of 1 or more) FIG cascaded it may be obtained by.

【0104】この場合に、Nは式(30)を満足するよう選括される。 [0104] In this case, N is the is Senkuku to satisfy equation (30).

【0105】次に、除算器61は、遅延回路60の遅延時間τに対応して Next, the divider 61, corresponding to the delay time of the delay circuit 60 tau

【0106】 [0106]

【0107】によって除算される。 It is divided by the [0107].

【0108】一方、搬送波再生回路50については、図1に示した搬送波再生回路40がそのまま適用することができる。 [0108] On the other hand, the carrier recovery circuit 50, may be a carrier recovery circuit 40 shown in FIG. 1 is applied as it is. しかし、搬送波再生回路40は、許容できる入力信号の周波数誤差範囲が広い反面、回路構成が複雑となる欠点もある。 However, the carrier regenerating circuit 40, while the frequency error range of acceptable input signal is wide, there is a disadvantage that the circuit configuration becomes complicated.

【0109】このため、遅延回路60の遅延時間τを大きくして周波数誤差の推定精度を高くするならば、搬送波再生回路40を用いなくても、例えば構成の比較的簡単なフェーズロックループ(PLL)型の復調器を搬送波再生回路50に用いることができる。 [0109] Therefore, if by increasing the delay time of the delay circuit 60 tau increasing the estimation accuracy of the frequency error, even without using a carrier recovery circuit 40, for example, construction of relatively simple phase locked loop (PLL ) the type of the demodulator can be used for carrier recovery circuit 50.

【0110】図7は、上記の様に適切な遅延時間τを設定した場合の、搬送波再生回路50のブロック図を示した図であり、PLL型の復調器を示している。 [0110] Figure 7, in the case of setting an appropriate delay time τ as described above, is a diagram showing a block diagram of a carrier reproducing circuit 50, it shows a PLL type demodulator.

【0111】本図において、入力信号w(t)は、VC [0111] In this figure, the input signal w (t) is, VC
O52の出力と乗算器51にて乗算されて、復調出力y The output of O52 is multiplied by the multiplier 51, the demodulated output y
(t)を得る。 Get a (t). 復調出力y(t)は位相誤差検波器54 Demodulated output y (t) is the phase error detector 54
にて、基準信号と位相比較された後、ループフィルタ5 At the reference signal and after the phase comparison, the loop filter 5
3を通って、VCO52を制御している。 3 through, and controls the VCO52.

【0112】 [0112]

【発明の効果】本発明の構成を用いてシミュレーションした結果によると、図4及び図5を用いて説明した従来の復調装置に対してクロック位相の推定精度が約±1/ According to using the configuration of the present invention the simulation result according to the present invention, FIGS. 4 and 5 the clock phase estimation accuracy of the conventional demodulating apparatus described with reference to about ± 1 /
2クロックから±1/8クロックまで改善し、その後の復調器の引き込み特性を殆んど劣化させない効果を有することが判明した。 Improved from 2 clock to ± 1/8 clock, it was found to have a subsequent demodulator entrainment characteristics not throat degrade N 殆 effect.

【0113】さらに、本発明は十分高い確率(95%以上)で引き込むことのできる周波数範囲が、従来の復調装置に対してシンボル周波数の約±1/8から±1/2 [0113] Further, the present invention is sufficiently high probability frequency range which can be drawn in (or 95%), ± approximately ± 1/8 symbol frequency for conventional demodulator 1/2
まで大幅に拡大することができる効果を有することも判明した。 It was also found to have effects which can be greatly expanded to.

【0114】この結果、従来衛星通信では信号の先頭にプリアンブルを設けるのが通常であったが、本願発明の技術を利用してプリアンブルを廃止してユニークワードを長めにすることにより十分高速で広い周波数レンジの特性を有するプリアンブルレス復調器が提供できる効果を有している。 [0114] As a result, although the provision of the preamble to the beginning of the signal was usually broad fast enough by the long unique words abolished the preamble by using the technique of the present invention in a conventional satellite communications preambleless demodulator having a characteristic frequency range has the effect of providing.

【0115】また、入力信号の周波数オフセットがあまり大きくない場合には遅延検波器の遅延量を大きくすることによって周波数推定精度を高めることができる。 [0115] Also, when the frequency offset of the input signal is not so large it can increase the frequency estimation accuracy by increasing the delay amount of the delay detector. このことによりPLL型の復調器を用いることができるため、回路規模を小さくし、小型、低消費電力化を図ることができる効果も有している。 It is possible to use a PLL type demodulator Thus, to reduce the circuit scale small, also has the effect that it is possible to reduce power consumption.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の復調装置の実施の形態を示すブロック図である。 1 is a block diagram showing an embodiment of demodulation apparatus of the present invention.

【図2】図1の入力信号r(t)を説明する図である。 Figure 2 is a diagram illustrating an input signal r (t) in FIG.

【図3】図1の相関器出力と電力変換器出力を示す図である。 3 is a graph showing the correlation output and the power converter output in Figure 1.

【図4】図1の搬送波再生回路40を示すブロック図である。 4 is a block diagram illustrating a carrier recovery circuit 40 of FIG. 1.

【図5】本発明の復調装置の他の実施の形態を示すブロック図である。 5 is a block diagram showing another embodiment of a demodulation apparatus of the present invention.

【図6】図5の遅延回路60のブロック図である。 6 is a block diagram of a delay circuit 60 of FIG. 5.

【図7】図5の搬送波再生回路50を示すブロック図である。 7 is a block diagram illustrating a carrier recovery circuit 50 of FIG. 5.

【図8】従来の入力信号r(t)を説明する図である。 8 is a diagram for explaining a conventional input signal r (t).

【図9】従来のユニークワード検出器のブロック図である。 9 is a block diagram of a conventional unique word detector.

【図10】従来の搬送波再生回路のブロック図である。 Figure 10 is a block diagram of a conventional carrier recovery circuit.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 遅延器 2,44 複素共役器 3,45 複素乗算器 4 相関器 5 遅延ユニークワードテーブル 6 電力化 7 比較器 8 ピーク検出器 9 ラッチ 10 位相検出器 11 除算器 12 バッファ 13 周波数シフタ 14,42 逆変調器 15 ユニークワードテーブル 20 周波数誤差除去回路 40 搬送波再生回路 41 切換スイッチ 43 適応輝線強調器 100 復調装置 1 delayer 2,44 complex conjugate unit 3,45 complex multiplier 4 correlator 105 delays a unique word table 6 power 7 comparator 8 peak detector 9 latch 10 the phase detector 11 divider 12 buffer 13 frequency shifter 14, 42 Conversely modulator 15 unique word table 20 frequency error removing circuit 40 carrier regenerating circuit 41 the change-over switch 43 adaptive line enhancer 100 demodulator

フロントページの続き (58)調査した分野(Int.Cl. 7 ,DB名) H04L 27/227 H04J 3/06 H04L 7/08 H04L 27/14 Following (58) investigated the field of front page (Int.Cl. 7, DB name) H04L 27/227 H04J 3/06 H04L 7/08 H04L 27/14

Claims (7)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 ユニークワードの挿入された入力信号を遅延検波し、 前記遅延検波出力と前記ユニークワードを遅延検波したデータテーブルとの相関をとり、 前記相関の出力電力が閾値を越えた際の極大となる時刻を検出し、 前記時刻に基づき、前記入力信号を蓄積したバッファにより前記ユニークワードの先頭から読み出し、 前記極大となった相関出力の位相に基づき前記入力信号の周波数誤差を推定し、 前記読み出された信号から前記周波数誤差を除去した信号を得て、 前記周波数誤差の除去された信号内のユニークワード部をユニークワードテーブルのデータに従って逆変調した後、搬送波再生を行うことを特徴とする復調装置。 1. A inserted input signal unique word delayed detection, taking a correlation between the differential detection output and the unique word differential detection data table, when the output power of the correlation exceeds a threshold value detecting a time at which a local maximum, based on the time, reading from the beginning of the unique word by accumulated buffer the input signal, the frequency error of the input signal is estimated based on the maximum and becomes the correlation output of the phase, to obtain a signal obtained by removing the frequency error from said read signal, after reversed modulating the unique word portion of the filtered signal to the frequency error according to the unique word table of data, characterized in that the carrier recovery a demodulating device.
  2. 【請求項2】 ユニークワードの挿入されている入力信号を遅延検波する遅延検波回路と、前記遅延回路出力と前記ユニークワードを遅延検波したパターンとの相関をとる相関器と、前記相関器出力の電力が予め定められた閾値を越えたとき、その前後で最大となる時刻を検出するピーク検出器と、前記ピーク検出器出力の検出時刻における前記相関器の出力値の位相を求め、それを前記遅延検波回路の遅延時間で除算して入力信号の周波数誤差を推定する周波数誤差推定回路と、前記入力信号を蓄積し、前記ピーク検出器出力の時刻に基づいて入力信号のユニークワード先頭部から出力するバッファと、前記バッファ出力を前記周波数誤差推定回路出力に従って周波数変換を行う周波数シフタと、前記周波数シフタ出力のユニークワード部分 A delay detection circuit wherein inserting has been that delays the input signal detection of the unique word, a correlator correlating the said delay circuit and outputs the unique word differential detection pattern, the correlator output when exceeding the threshold power is predetermined, and a peak detector for detecting a time at which a maximum at its front and rear, determined the phase of the output values ​​of the correlator in the detection time of the peak detector output, said it a frequency error estimation circuit for estimating a frequency error of the input signal divided by the delay time of the delay detection circuit, and storing said input signal, output from the unique word beginning portion of the input signal based on the time of the peak detector output a buffer for a frequency shifter for frequency conversion according to the frequency error estimation circuit outputs said buffer output, the unique word portion of said frequency shifter output に対して予め記憶したユニークワードのパターンを用いて逆変調をかける第1の逆変調器と、前記逆変調器出力を搬送波再生して復調された信号を出力する搬送波再生回路とを備えることを特徴とする復調装置。 A first inverse modulator for applying a reverse modulated using the pattern of the unique word stored in advance with respect, in that the reverse modulator output and a carrier recovery circuit for outputting a carrier recovery to the demodulated signal demodulating apparatus characterized.
  3. 【請求項3】 前記搬送波再生は、前記ユニークワード部が入力している間は、前記第1の逆変調器の出力を、 Wherein the carrier reproduction, while the unique word portion is entered, the output of the first inverse modulator,
    前記ユニークワード部以外は、復調信号に基づき逆変調する第2の逆変調器の出力を選択する切換スイッチと、 前記切換スイッチの出力を入力し輝線成分に適応し、搬送波を抽出する適応輝線強調器と、 前記適応輝線強調器の出力を複素共役値に変換する複素共役器と、 前記複素共役器の出力と前記第1の逆変調器の出力とを乗算して前記復調信号を出力する乗算器からなることを特徴とする請求項1,2記載の復調装置。 Other than the above unique word portion, and a selector switch for selecting the output of the second inverse modulator for inverse modulation based on the demodulated signal, inputs the output of the changeover switch adapted to emission line spectrum, adaptive line enhancer for extracting a carrier vessels and the complex conjugate for converting an output of said adaptive line enhancer to a complex conjugate value, multiplication for outputting the demodulated signal by multiplying the output of said first inverse modulator and the output of the complex conjugator demodulator of claim 1, wherein the consist vessel.
  4. 【請求項4】 前記入力信号は、前記ユニークワード部と受信データ部を前後に配置し、プリアンブルを有さないことを特徴とする請求項1,2,3記載の復調装置。 Wherein said input signal is a reception data unit as said unique word portion is disposed before and after, demodulation apparatus according to claim 1, 2, 3, wherein the no preamble.
  5. 【請求項5】 前記遅延検波における遅延時間τは、周波数誤差をfd とすると、 τ<fd /2 の範囲で大きくすることにより周波数誤差の推定精度を高くすることを特徴とする請求項1,2記載の復調装置。 Is 5. A delay time in the delay detection tau, when the frequency error and fd, claim 1, characterized in that to increase the estimation accuracy of the frequency error by increasing the range of τ <fd / 2, 2 demodulating apparatus according.
  6. 【請求項6】 前記遅延時間を増大して周波数誤差の推定精度を高くした場合に、前記搬送波再生をPLL型復調器を使用することを特徴とする請求項5記載の復調装置。 When the 6. to increase the estimation accuracy of the frequency error increases the delay time, the demodulation device according to claim 5, characterized in that said carrier recovery using a PLL type demodulator.
  7. 【請求項7】 前記PLL型復調器は、入力信号とVC Wherein said PLL type demodulator input signal and VC
    O出力と乗算して復調する乗算器と、前記乗算器出力を復調基準位相と比較して位相誤差検出器と、前記位相誤差検出器出力をフィルタリングするループフィルタと、 O output and a multiplier multiplied by demodulating, a loop filter for filtering the phase error detector, the phase error detector outputs the multiplier output as compared to the demodulation reference phase,
    前記ループフィルタ出力に応じた周波数の再生搬送波を出力するVCOとからなることを特徴とする請求項6記載の復調装置。 Demodulating apparatus according to claim 6, characterized in that comprising a VCO that outputs a reproduced carrier wave of the frequency corresponding to said loop filter output.
JP17793697A 1996-09-27 1997-07-03 Demodulation device Expired - Fee Related JP3185716B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8-255978 1996-09-27
JP25597896 1996-09-27
JP17793697A JP3185716B2 (en) 1996-09-27 1997-07-03 Demodulation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17793697A JP3185716B2 (en) 1996-09-27 1997-07-03 Demodulation device

Publications (2)

Publication Number Publication Date
JPH10155004A true JPH10155004A (en) 1998-06-09
JP3185716B2 true JP3185716B2 (en) 2001-07-11

Family

ID=26498287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17793697A Expired - Fee Related JP3185716B2 (en) 1996-09-27 1997-07-03 Demodulation device

Country Status (1)

Country Link
JP (1) JP3185716B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681913B2 (en) 2010-11-19 2014-03-25 Renesas Electronics Corporation Reception circuit
US9587310B2 (en) 2001-03-02 2017-03-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542384A4 (en) * 2002-08-28 2007-06-20 Fujitsu Ltd Transmission/reception apparatus and transmission/reception method
JP4486950B2 (en) 2005-11-30 2010-06-23 三星電機株式会社 Oqpsk demodulator timing estimator
CN101291310B (en) * 2007-04-18 2011-04-13 富士通株式会社 Frame synchronizing device and method in broadband wireless communication system
JP4424378B2 (en) 2007-06-13 2010-03-03 ソニー株式会社 Frame synchronization device and a control method thereof
JP2009283992A (en) 2008-05-19 2009-12-03 Nec Corp Radio communication unit and method for calculating frequency shift
JP5380186B2 (en) * 2009-07-15 2014-01-08 日本無線株式会社 Frequency correction apparatus and control method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9587310B2 (en) 2001-03-02 2017-03-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US8681913B2 (en) 2010-11-19 2014-03-25 Renesas Electronics Corporation Reception circuit

Also Published As

Publication number Publication date Type
JPH10155004A (en) 1998-06-09 application

Similar Documents

Publication Publication Date Title
US5276705A (en) CCD demodulator/correlator
US5675608A (en) Synchronous transmitter and receiver of spread spectrum communication method
US6061406A (en) Multichannel time shared demodulator and method
US5170415A (en) Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols
US6074086A (en) Synchronization of OFDM signals with improved windowing
US5608764A (en) OFDM synchronization demodulation circuit
US6373861B1 (en) Frequency synchronizing device for OFDM/CDMA system
US5475684A (en) Time-division multiplex communication transmission apparatus
EP0653858A2 (en) OFDM Synchronization demodulation circuit
US20030026360A1 (en) Method and system for timing recovery and delay spread estimation in a communication system
US6038275A (en) Digital broadcasting receiver
EP0526833A2 (en) Carrier frequency error detector capable of accurately detecting a carrier frequency error
US5732114A (en) Method of detecting reference symbols for a digital data receiver
US6108353A (en) Demodulating apparatus
US4926440A (en) Spread-spectrum communication apparatus
US7006587B1 (en) Preamble aided synchronization
GB2307155A (en) Synchronisation of OFDM signals
US6215819B1 (en) Receiving apparatus and receiving method
JPH09233047A (en) Orthogonal frequency division multiplex signal transmission system
EP0772332A2 (en) Synchronisation of OFDM signals
US6993083B1 (en) Apparatus and method of OFDM demodulation
EP0727885A2 (en) OFDM broadcast wave receiver
JP2001069119A (en) Device and method for ofdm demodulation
US5995572A (en) Method for measuring frequency shift in digital communications using synchronization sequence and channel step response
JP2001308821A (en) Demodulator and demodulation method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees