JP3855358B2 - Information reproducing apparatus and reproducing method - Google Patents

Description

従って、再生信号ｃ〔ｊ〕の値は、上述の（２）式に従って、次のように計算される。
【００５７】

また、次の時点ｊ＋１での状態Ｓnlm については、ｎ＝ｂ〔ｊ＋１〕，ｌ＝ｂ〔ｊ〕，ｍ＝ｂ〔ｊ−１〕である。そして、上述したようにｂ〔ｊ＋１〕＝１，ｂ〔ｊ〕＝０，ｂ〔ｊ−１〕＝０となるので、次の時点ｊ＋１における状態は、Ｓ１００である。従って、ａ〔ｊ＋１〕＝１の場合には、Ｓ０００→Ｓ１００という遷移が生じることが特定できる。
【００５８】
〔ａ〔ｊ＋１〕＝０の時〕
この時、（１）式に従って、ｂ〔ｊ＋１〕は、以下のように計算される。
【００５９】

従って、再生信号ｃ〔ｊ＋１〕の値は、上述の（２）式に従って、次のように計算される。
【００６０】

また、次の時点ｊ＋１における状態Ｓnlm については、ｎ＝ｂ〔ｊ＋１〕，ｌ＝ｂ〔ｊ〕，ｍ＝ｂ〔ｊ−１〕である。そして、上述したようにｂ〔ｊ＋１〕＝０，ｂ〔ｊ〕＝０，ｂ〔ｊ−１〕＝０となるので、次の時点における状態は、Ｓ０００である。従って、ａ〔ｊ＋１〕＝０の場合には、Ｓ０００→Ｓ０００という遷移が生じることが特定できる。
【００６１】
このようにして、時点ｊにおけるＳ０００以外の各状態についても、それらを起点として次の時点ｊ＋１において生じ得る状態遷移と、そのような各状態遷移が生じる時の記録データ値ａ〔ｊ＋１〕および再生信号値ｃ〔ｊ＋１〕との対応を求めることができる。
【００６２】
上述したようにして、各状態について、それらを起点として生じ得る状態遷移と、各状態遷移が生じる時の記録データの値および再生信号の値との対応を求め、図の形式に表したものが図６である。上述の時点ｊおよびｊ＋１は、特別の時点ではない。従って、上述したようにして求まる、生じ得る状態遷移とそれらに伴う記録データの値および再生信号の値との対応は、任意の時点において適用することができる。このため、図６においては、任意の時点ｋにおいて生じる状態遷移に伴う記録データの値をａ〔ｋ〕と表記し、再生信号の値をｃ〔ｋ〕と表記する。
【００６３】
図６において、状態遷移は、矢印によって表される。また、各矢印に付した符号が〔記録データ値ａ〔ｋ〕／再生信号値ｃ〔ｋ〕〕を示している。状態Ｓ０００，Ｓ００１，Ｓ１１１およびＳ１１０を起点とする状態遷移は、２通り有るのに対して、状態Ｓ０１１およびＳ１００を起点として生じ得る遷移は１通りのみである。
【００６４】
さらに、図６においてＳ０００とＳ００１は、何れもａ〔ｋ〕＝１に対しては、ｃ〔ｋ〕＝−Ａという値を取り、Ｓ１００に遷移している。一方、ａ〔ｋ〕＝０に対しては、ｃ〔ｋ〕＝−Ａ−Ｂという値を取り、Ｓ０００に遷移している。また、Ｓ１１１とＳ１１０も同様に、同じａ〔ｋ＋１〕の値について同じｃ〔ｋ＋１〕の値を取り、且つ、同じ状態に遷移している。従って、Ｓ０００とＳ００１をまとめてＳ０と表現し、Ｓ１１１とＳ１１０をまとめてＳ２と表現することができる。さらに、Ｓ０１１をＳ３とし、Ｓ１００をＳ１と表現することにして、整理したものが図７である。
【００６５】
上述したように、図７が４値４状態ビタビ復号方法に用いられる状態遷移図である。図７中には、Ｓ０〜Ｓ３の４個の状態、および再生信号ｃ〔ｋ＋１〕の値としての−Ａ−Ｂ，−Ａ，Ａ，Ａ＋Ｂの４個の値が示されている。状態Ｓ０およびＳ２を起点とする状態遷移は、２通り有るのに対して、状態Ｓ１およびＳ３を起点とする状態遷移は、１通りのみである。
【００６６】
一方、状態遷移を時間に沿って表現する形式として、図８に示すようなトレリス線図が用いられる。図８では、２個の時点間の遷移を示しているが、さらに多数の時点間の遷移を示すこともできる。時間経過に伴い、順次右の時点に遷移していく様子が表現される。従って、水平な矢印は、例えばＳ０→Ｓ０等の同じ状態への遷移を表し、斜めの矢印は、例えばＳ１→Ｓ２等の異なる状態への遷移を表すことになる。
【００６７】
上述したビタビ復号方法のステップ▲３▼、すなわち図７に示した状態遷移図を前提として、ノイズを含む実際の再生信号ｚ〔ｋ〕から最尤な状態遷移を選択する方法について以下に説明する。
【００６８】
最尤な状態遷移を選択するためには、まず、ある時点ｋにおける状態について、その状態に至る過程において経由してきた複数時点間の状態遷移の尤度の和を計算し、さらに、計算された尤度の和を比較して、最尤の復号系列を選択することが必要である。このような尤度の和をパスメトリックと称する。
【００６９】
パスメトリックを計算するためには、まず、隣接する時点間の状態遷移の尤度を計算することが必要となる。このような尤度の計算は、上述の状態遷移図を参照して、再生信号ｚ〔ｋ〕の値に基づいて以下のようになされる。まず、一般的な説明として、時点ｋ−１において、状態Ｓａである場合について考える。この時、ビタビ復号器３１に再生信号ｚ〔ｋ〕が入力された場合に、状態Ｓｂへの状態遷移が生じる尤度が次式に従って計算される。但し、状態Ｓａおよび状態Ｓｂは、図７の状態遷移図に記載されている４個の状態の何れかとする。
【００７０】
（ｚ〔ｋ〕−ｃ（Ｓａ，Ｓｂ））² （１２）
上式において、ｃ（Ｓａ，Ｓｂ）は、状態Ｓａから状態Ｓｂへの状態遷移について、図７の状態遷移図に記載されている再生信号の値である。すなわち、上述の図７において、例えば状態遷移Ｓ０→Ｓ１について、−Ａと算出されている値である。従って、式（１２）は、ノイズを含む実際の再生信号ｚ〔ｋ〕の値と、ノイズを考慮せずに計算された再生信号ｃ（Ｓａ，Ｓｂ）の値の間のユークリッド距離となる。ある時点におけるパスメトリックは、その時点に至るまでのこのような隣接時点間の状態遷移の尤度の総和として定義される。
【００７１】
ところで、時点ｋにおいて状態Ｓａである場合を考える。この場合に、時点ｋ−１において状態Ｓａに遷移し得る状態をＳｐとすれば、パスメトリックＬ（Ｓａ，ｋ）は、時点ｋ−１におけるパスメトリックを用いて次式のように計算される。
【００７２】
Ｌ（Ｓａ，ｋ）
＝Ｌ（Ｓｐ，ｋ−１）＋（ｚ〔ｋ〕−ｃ（Ｓｐ，Ｓａ））² （１３）
すなわち、時点ｋ−１において状態Ｓｐに至った場合のパスメトリックＬ（Ｓｐ，ｋ−１）と、時点ｋ−１と時点ｋの間で生じるＳｐ→Ｓａなる状態遷移の尤度（ｚ〔ｋ〕−ｃ（Ｓｐ，Ｓａ））² とを加算することによって、パスメトリックＬ（Ｓａ，ｋ）が計算される。この（ｚ〔ｋ〕−ｃ（Ｓｐ，Ｓａ））² のような、最新の状態遷移の尤度は、ブランチメトリックと称される。但し、ここでのブランチメトリックは、後述するビタビ復号器１３中のブランチメトリック計算回路（ＢＭＣ）２０によって計算されるブランチメトリック、すなわち、規格化メトリックに対応するブランチメトリックとは、別のものであることに注意が必要である。
【００７３】
また、時点ｋにおいて状態Ｓａである場合に、時点ｋ−１において状態Ｓａに遷移し得る状態が複数個存在することがある。図７においては、状態Ｓ０およびＳ２がこのような場合である。すなわち時点ｋにおいて状態Ｓ０である場合に、時点ｋ−１において状態Ｓ０に遷移し得る状態は、Ｓ０とＳ３の２個である。また、時点ｋにおいて状態Ｓ２である場合に、時点ｋ−１において状態Ｓ２に遷移し得る状態は、Ｓ１とＳ２の２個である。一般的な説明として、時点ｋにおいて状態Ｓａであり、且つ、時点ｋ−１において状態Ｓａに遷移し得る状態がＳｐおよびＳｑの２個である場合に、パスメトリックＬ（Ｓａ，ｋ）は、次式のように計算される。
【００７４】

すなわち、時点ｋ−１において状態Ｓｐであり、Ｓｐ→Ｓａなる状態遷移によって状態Ｓａに至った場合と、時点ｋ−１において状態Ｓｑであり、Ｓｑ→Ｓａなる状態遷移によって状態Ｓａに至った場合の各々について、尤度の和を計算する。そして、各々の計算値を比較し、より小さい値を時点ｋにおける状態Ｓａに関するパスメトリックＬ（Ｓａ，ｋ）とする。
【００７５】
このようなパスメトリックの計算を、図７を用いて上述した４値４状態について具体的に適用すると、時点ｋにおける各状態Ｓ０，Ｓ１，Ｓ２およびＳ３についてのパスメトリックＬ（０，ｋ），Ｌ（１，ｋ），Ｌ（２，ｋ）およびＬ（３，ｋ）は、時点ｋ−１における各状態Ｓ０〜Ｓ３についてのパスメトリックＬ（０，ｋ−１）〜Ｌ（３，ｋ−１）を用いて以下のように計算できる。
【００７６】

上述したように、このようにして計算されるパスメトリックの値を比較して、最尤な状態遷移が選択されれば良い。ところで、最尤な状態遷移を選択するためには、パスメトリックの値そのものを計算しなくても、パスメトリックの値の比較ができれば良い。そこで、実際の４値４状態ビタビ復号方法においては、パスメトリックの代わりに以下に定義するような規格化パスメトリックを用いることにより、各時点ｋにおけるｚ〔ｋ〕に基づく計算を容易なものとするようになされる。
【００７７】
ｍ（ｉ，ｋ）
＝〔Ｌ（ｉ，ｋ）−ｚ〔ｋ〕² −（Ａ＋Ｂ）² 〕／２／（Ａ＋Ｂ）（１９）
式（１９）をＳ０〜Ｓ３の各状態に適用すると、具体的な規格化パスメトリックは、以下のように２乗計算を含まないものとなる。このため、後述する、加算、比較、選択回路（ＡＣＳ）２１における計算を容易なものとすることができる。
【００７８】

但し、式（２０）〜（２３）中のαおよびβは、以下のようなものである。
【００７９】
α＝Ａ／（Ａ＋Ｂ） （２４）
β＝Ｂ×（Ｂ＋２×Ａ）／２／（Ａ＋Ｂ） （２５）
このような規格化パスメトリックに基づく４値４状態ビタビ復号方法における状態遷移の条件について図９に示す。上述の４個の規格化パスメトリックの内に、２個から１個を選択する式が２つあるので、２×２＝４通りの条件がある。
【００８０】
〔４値４状態ビタビ復号器の概要〕
上述した４値４状態ビタビ復号方法を実現するビタビ復号器１３について以下に説明する。図１０にビタビ復号器１３の全体構成を示す。ビタビ復号器１３は、ブランチメトリック計算回路（以下、ＢＭＣと表記する）２０、加算、比較および選択回路（以下、ＡＣＳと表記する）２１、圧縮およびラッチ回路２２およびパスメモリユニット（以下、ＰＭＵと表記する）２３から構成される。これらの各構成要素に対して上述のリードクロックＤＣＫ（以下の説明においては、単にクロックと表記する）が供給されることにより、ビタビ復号器１３全体の動作タイミングが合わされる。以下、各構成要素について説明する。
【００８１】
ＢＭＣ２０は、入力される再生信号ｚ〔ｋ〕に基づいて、規格化パスメトリックに対応するブランチメトリックの値ＢＭ０，ＢＭ１，ＢＭ２およびＢＭ３を計算する。ＢＭ０〜ＢＭ３は、上述の式（２０）〜（２３）の規格化パスメトリックを計算するために必要とされる、以下のようなものである。
【００８２】
ＢＭ０＝ｚ（ｋ） （２６）
ＢＭ１＝α×ｚ〔ｋ〕−β （２７）
ＢＭ２＝−ｚ（ｋ） （２８）
ＢＭ３＝−α×ｚ〔ｋ〕−β （２９）
この計算に必要なαおよびβは、上述の式（２４）および（２５）に従ってＢＭＣ２０によって計算される基準値である。かかる計算は、例えば再生信号ｚ〔ｋ〕に基づくエンベロープ検出等の方法で検出され、ＢＭＣ２０に供給される識別点−Ａ−Ｂ，−Ａ，ＡおよびＡ＋Ｂの値に基づいてなされる。
【００８３】
ＢＭ０〜ＢＭ３の値は、ＡＣＳ２１に供給される。一方、ＡＣＳ２１は、後述するような圧縮およびラッチ回路２２から、１クロック前の規格化パスメトリックの値（但し、後述するように圧縮のなされたもの）Ｍ０，Ｍ１，Ｍ２およびＭ３を供給される。そして、Ｍ０〜Ｍ３と、ＢＭ０〜ＢＭ３とを加算して、後述するようにして、最新の規格化パスメトリックの値Ｌ０，Ｌ１，Ｌ２およびＬ３を計算する。Ｍ０〜Ｍ３が圧縮のなされたものであるため、Ｌ０〜Ｌ３を計算する際のオーバーフローを避けることができる。
【００８４】
さらに、ＡＣＳ２１は、最新の規格化パスメトリックの値Ｌ０〜Ｌ３に基づいて、後述するように、最尤な状態遷移を選択し、また、選択結果に対応して、パスメモリ２３に供給される選択信号ＳＥＬ０およびＳＥＬ２を'High'または'Low' とする。
【００８５】
また、ＡＣＳ２１は、Ｌ０〜Ｌ３を圧縮およびラッチ回路２２に供給する。圧縮およびラッチ回路２２は、供給されるＬ０〜Ｌ３を圧縮した後にラッチする。その後、１クロック前の規格化パスメトリックＭ０〜Ｍ３としてＡＣＳ２１に供給する。
【００８６】
この際の圧縮の方法としては、例えば以下に示すように、最新の規格化パスメトリックＬ０〜Ｌ３から、そのうちの１個、例えばＬ０を一律に差し引く等の方法が用いられる。
【００８７】
Ｍ０＝Ｌ０−Ｌ０ （３０）
Ｍ１＝Ｌ１−Ｌ０ （３１）
Ｍ２＝Ｌ２−Ｌ０ （３２）
Ｍ３＝Ｌ３−Ｌ０ （３３）
この結果として、Ｍ０が常に０の値をとることになるが、以下の説明においては、一般性を損なわないために、このままＭ０と表記する。式（３０）〜（３３）によって計算されるＭ０〜Ｍ３の値の差は、Ｌ０〜Ｌ３の値の差と等しいものとなる。上述したように、最尤な状態遷移の選択においては、規格化パスメトリック間の値の差のみが問題となる。従って、このような圧縮方法は、最尤な状態遷移の選択結果に影響せずに規格化パスメトリックの値を圧縮し、オーバーフローを防止する方法として有効である。このように、ＡＣＳ２１と圧縮およびラッチ回路２２は、規格化パスメトリックの計算に関するループを構成する。
【００８８】
上述のＡＣＳ２１について、図１１を参照してより詳細に説明する。ＡＣＳ２１は、６個の加算器５１、５２、５３、５４、５６、５８および２個の比較器５５、５７から構成される。一方、上述したようにＡＣＳ２１には、１クロック前の圧縮された規格化パスメトリックの値Ｍ０〜Ｍ３および規格化パスメトリックに対応するブランチメトリックの値ＢＭ０〜ＢＭ３が供給される。
【００８９】
加算器５１には、Ｍ０およびＢＭ０が供給される。加算器５１は、これらを加算して以下のようなＬ００を算出する。
【００９０】
Ｌ００＝Ｍ０＋ＢＭ０ （３４）
上述したように、Ｍ０は、時点ｋ−１において状態Ｓ０に至った場合に、経由してきた状態遷移の総和に対応する圧縮された規格化パスメトリックである。また、ＢＭ０は、時点ｋにおいて入力される再生信号ｚ〔ｋ〕に基づいて上述の（２６）式に従って計算されるもの、すなわちｚ〔ｋ〕の値そのものである。従って、式（３４）の値は、上述したような圧縮の作用の下に、上述の式（２０）中のｍ（０，ｋ−１）＋ｚ〔ｋ〕の値を計算したものとなる。すなわち、時点ｋ−１において状態Ｓ０であり、時点ｋにおける状態遷移Ｓ０→Ｓ０によって最終的に状態遷移Ｓ０に至った場合に対応する計算値である。
【００９１】
一方、加算器５２には、Ｍ３およびＢＭ１が供給される。加算器５１は、これらを加算して以下のようなＬ３０を算出する。
【００９２】
Ｌ３０＝Ｍ３＋ＢＭ１ （３５）
上述したように、Ｍ３は、時点ｋ−１において状態Ｓ３に至った場合に、経由してきた状態遷移の総和に対応する、圧縮された規格化パスメトリックである。また、ＢＭ１は、時点ｋにおいて入力される再生信号ｚ〔ｋ〕に基づいて上述の（２７）式に従って計算されるもの、すなわちα×ｚ〔ｋ〕−βである。従って、式（３５）の値は、上述したような圧縮の作用の下に、上述の式（２０）中のｍ（３，ｋ−１）＋α×ｚ〔ｋ〕−βの値を計算したものとなる。すなわち、時点ｋ−１において状態Ｓ３であり、時点ｋにおける状態遷移Ｓ３→Ｓ０によって最終的に状態遷移Ｓ０に至った場合に対応する計算値である。
【００９３】
上述のＬ００およびＬ３０は、比較器５５に供給される。比較器５５は、Ｌ００およびＬ３０の値を比較し、小さい方を最新の規格化パスメトリックＬ０とすると供に、選択結果に応じて、上述したように選択信号ＳＥＬ０の極性を切替える。このような構成は、式（２０）において、最小値が選択されることに対応するものである。すなわち、Ｌ００＜Ｌ３０の場合（この時は、Ｓ０→Ｓ０が選択される）に、Ｌ００をＬ０として出力し、且つ、ＳＥＬ０を例えば、'Low' とする。また、Ｌ３０＜Ｌ００の場合（この時は、Ｓ３→Ｓ０が選択される）には、Ｌ３０をＬ０として出力し、且つ、ＳＥＬ０を例えば'High'とする。ＳＥＬ０は、後述するように、状態Ｓ０に対応するＡ型パスメモリ２４に供給される。
【００９４】
このように、加算器５１、５２および比較器５５は、上述の式（２０）に対応して、Ｓ０→Ｓ０とＳ３→Ｓ０の内から、時点ｋにおける状態遷移として最尤なものを選択する動作を行う。そして、選択結果に応じて、最新の規格化パスメトリックＬ０および選択信号ＳＥＬ０を出力する。
【００９５】
また、加算器５６には、Ｍ０およびＢＭ１が供給される。加算器５１は、これらを加算して以下のようなＬ１を算出する。
【００９６】
Ｌ１＝Ｍ０＋ＢＭ１ （３６）
上述したように、Ｍ０は、時点ｋ−１において状態Ｓ０に至った場合に、経由してきた状態遷移の総和に対応する圧縮された規格化パスメトリックである。また、ＢＭ１は、時点ｋにおいて入力される再生信号ｚ〔ｋ〕に基づいて上述の（２７）式に従って計算されるもの、すなわちα×ｚ〔ｋ〕−βである。従って、式（３６）の値は、上述したような圧縮の作用の下に、上述の式（２１）の右辺ｍ（０，ｋ−１）＋α×ｚ〔ｋ〕−βの値を計算したものとなる。すなわち、時点ｋ−１において状態Ｓ０であり、時点ｋにおける状態遷移Ｓ０→Ｓ１によって最終的に状態遷移Ｓ１に至った場合に対応する計算値である。式（２１）が値の選択を行わないことに対応して、加算器５６の出力がそのまま最新の規格化パスメトリックＬ１とされる。
【００９７】
加算器５３には、Ｍ２およびＢＭ２が供給される。加算器５３は、これらを加算して以下のようなＬ２２を算出する。
【００９８】
Ｌ２２＝Ｍ２＋ＢＭ２ （３７）
上述したように、Ｍ２は、時点ｋ−１において状態Ｓ２に至った場合に、経由してきた状態遷移の総和に対応する圧縮された規格化パスメトリックである。また、ＢＭ０は、時点ｋにおいて入力される再生信号ｚ〔ｋ〕に基づいて上述の（２８）式に従って計算されるもの、すなわち−ｚ〔ｋ〕である。従って、式（３７）の値は、上述したような圧縮の作用の下に、上述の式（２２）中のｍ（２，ｋ−１）−ｚ〔ｋ〕の値を計算したものとなる。すなわち、時点ｋ−１において状態Ｓ２であり、時点ｋにおける状態遷移Ｓ２→Ｓ２によって最終的に状態遷移Ｓ２に至った場合に対応する計算値である。
【００９９】
一方、加算器５４には、Ｍ１およびＢＭ３が供給される。加算器５３は、これらを加算して以下のようなＬ１２を算出する。
【０１００】
Ｌ１２＝Ｍ１＋ＢＭ３ （３８）
上述したように、Ｍ１は、時点ｋ−１において状態Ｓ１に至った場合に、経由してきた状態遷移の総和に対応する圧縮された規格化パスメトリックである。また、ＢＭ３は、時点ｋにおいて入力される再生信号ｚ〔ｋ〕に基づいて上述の（２９）式に従って計算されるもの、すなわち−α×ｚ〔ｋ〕−β である。従って、式（３８）の値は、上述したような圧縮の作用の下に、上述の式（２２）中のｍ（１，ｋ−１）−α×ｚ〔ｋ〕−βの値を計算したものとなる。すなわち、時点ｋ−１において状態Ｓ１であり、時点ｋにおける状態遷移Ｓ１→Ｓ２によって最終的に状態遷移Ｓ２に至った場合に対応する計算値である。
【０１０１】
上述のＬ２２およびＬ１２は、比較器５７に供給される。比較器５７は、Ｌ２２およびＬ１２の値を比較し、小さい方を最新の規格化パスメトリックＬ２とすると共に、選択結果に応じて、上述したように選択信号ＳＥＬ２の極性を切替える。このような構成は、式（２２）において、最小値が選択されることに対応するものである。すなわち、Ｌ２２＜Ｌ１２の場合（この時は、Ｓ２→Ｓ２が選択される）に、Ｌ２２をＬ２として出力し、且つ、ＳＥＬ２を例えば、'Low' とする。また、Ｌ１２＜Ｌ２２の場合（この時は、Ｓ１→Ｓ２が選択される）には、Ｌ１２をＬ２として出力し、且つ、ＳＥＬ２を例えば'High'とする。ＳＥＬ２は、後述するように、状態Ｓ２に対応するＡ型パスメモリ２６に供給される。
【０１０２】
このように、加算器５３、５４および比較器５７は、上述の式（２２）に対応して、Ｓ１→Ｓ２とＳ２→Ｓ２の内から、時点ｋにおける状態遷移として最尤なものを選択する。そして、選択結果に応じて、最新の規格化パスメトリックＬ２および選択信号ＳＥＬ２を出力する。
【０１０３】
また、加算器５８には、Ｍ２およびＢＭ３が供給される。加算器５８は、これらを加算して以下のようなＬ３を算出する。
【０１０４】
Ｌ３＝Ｍ２＋ＢＭ３ （３９）
上述したように、Ｍ２は、時点ｋ−１において状態Ｓ２に至った場合に、経由してきた状態遷移の総和に対応する圧縮された規格化パスメトリックである。また、ＢＭ３は、時点ｋにおいて入力される再生信号ｚ〔ｋ〕に基づいて上述の（２９）式に従って計算されるもの、すなわち−α×ｚ〔ｋ〕−βである。従って、式（３９）の値は、上述したような圧縮の作用の下に、上述の式（２３）の右辺ｍ（２，ｋ−１）＋α×ｚ〔ｋ〕−βの値を計算したものとなる。すなわち、時点ｋ−１において状態Ｓ０であり、時点ｋにおける状態遷移Ｓ２→Ｓ３によって最終的に状態遷移Ｓ３に至った場合に対応する計算値である。式（２３）が値の選択を行わないことに対応して、加算器５８の出力がそのまま最新の規格化パスメトリックＬ３とされる。
【０１０５】
上述したようにして, ＡＣＳ２１が出力するＳＥＬ０およびＳＥＬ２に従って、パスメモリユニット（以下、ＰＭＵと表記する）２３が動作することによって、記録データａ〔ｋ〕に対する最尤復号系列としての復号データａ’〔ｋ〕が生成される。ＰＭＵ２３は、図７に示した４個の状態間の状態遷移に対応するために、２個のＡ型パスメモリおよび２個のＢ型パスメモリから構成される。
【０１０６】
Ａ型パスメモリは、その状態に至る遷移として２つの遷移（すなわち、自分自身からの遷移と、他の１個の状態からの遷移）を有し、且つ、その状態を起点とする２つの遷移（すなわち、自分自身に至る遷移と他の１個の状態に至る遷移）を有する状態に対応するための構成とされる。従って、Ａ型パスメモリは、図７に示した４個の状態の内、Ｓ０およびＳ２に対応するものである。
【０１０７】
一方、Ｂ型パスメモリは、その状態に至る遷移が１つのみであり、且つ、その状態を起点とする遷移が１つのみである状態に対応するための構成とされる。従って、Ｂ型パスメモリは、図７に示した４個の状態の内、Ｓ１およびＳ３に対応するものである。
【０１０８】
これら２個のＡ型パスメモリおよび２個のＢ型パスメモリが図７に示した状態遷移図に従う動作を行うために、ＰＭＵ２３において、図１０に示すような復号データの受渡しがなされるように構成される。すなわち、Ａ型パスメモリ２４がＳ０に対応し、Ａ型パスメモリ２６がＳ２に対応する。また、Ｂ型パスメモリ２５がＳ１に対応し、また、Ｂ型パスメモリ２７がＳ３に対応する。このように構成すれば、Ｓ０を起点として生じ得る状態遷移がＳ０→Ｓ０およびＳ０→Ｓ１であり、Ｓ２を起点として生じ得る状態遷移がＳ２→Ｓ２およびＳ２→Ｓ３であることに合致する。また、Ｓ１を起点として生じ得る状態遷移がＳ１→Ｓ２のみであり、Ｓ３を起点として生じ得る状態遷移がＳ３→Ｓ０のみであることにも合致する。
【０１０９】
Ａ型パスメモリ２４について、その詳細な構成を図１２に示す。Ａ型パスメモリ２４は、パスメモリ長に対応する個数のフリップフロップとセレクタを、交互に接続したものである。図１０には、１４ビットのデコードデータ長に対応する構成を示した。すなわち、１４個のセレクタ３１₁ 〜３１₁₄および１５個のフリップフロップ３０₀ 〜３０₁₄を有するものである。セレクタ３１₁ 〜３１₁₄は、何れも２個のデータを受取り、その内の１個を選択的に後段に供給するものである。また、フリップフロップ３０₀ 〜３０₁₄にクロックが供給されることにより、Ａ型パスメモリ２４全体の動作タイミングが合わされる。
【０１１０】
図７を用いて上述したように、状態Ｓ０に至る遷移は、Ｓ０→Ｓ０すなわち自分自身から継承する遷移、およびＳ３→Ｓ０である。このような状況に対応する構成として、各セレクタは、前段のフリップフロップから供給されるデータすなわちＳ０→Ｓ０に対応する復号データと、状態Ｓ３に対応するＢ型パスメモリ２７から供給されるデータすなわちＳ３→Ｓ０に対応する復号データＰＭ３とを受取る。さらに、各セレクタは、ＡＣＳ２１からＳＥＬ０を供給される。そして、ＳＥＬ０の極性に応じて、供給される２個の復号データの内の一方を後段のフリップフロップに供給する。また、このようにして後段のフリップフロップに供給される復号データは、状態Ｓ１に対応するＢ型パスメモリ２５にもＰＭ０として供給される。
【０１１１】
すなわち、例えばセレクタ３１₁₄は、前段のフリップフロップ３０₁₃から供給されるデータと、Ｂ型パスメモリ２７から供給される１４ビットからなるＰＭ３の１４番目のビット位置のデータとを受取る。そして、これら２個のデータの内から以下のようにして選択したデータを、後段のフリップフロップ３０₁₄に供給する。上述したようにＳＥＬ０は、選択結果に応じて、'Low' または'High'とされる。ＳＥＬ０が例えば'Low' の時は、前段のフリップフロップ３０₁₃からのデータが選択されるようになされる。また、ＳＥＬ０が例えば'High'の時は、ＰＭ３の１４番目のビット位置のデータが選択されるようになされる。選択されたデータは、後段のフリップフロップ３０₁₄に供給され、また、ＰＭ０の１４番目のビット位置のデータとして、状態Ｓ１に対応するＢ型パスメモリ２５に供給される。
【０１１２】
Ａ型パスメモリ２４中の他のセレクタ３１₁ 〜３１₁₃においても、ＳＥＬ０の極性に応じて、同様な動作が行われる。従って、Ａ型パスメモリ２４全体としては、ＳＥＬ０が例えば'Low' の時は、Ａ型パスメモリ２４中で、各々のフリップフロップがその前段に位置するフリップフロップのデータを継承するシリアルシフトを行う。また、ＳＥＬ０が例えば'High'の時は、Ｂ型パスメモリ２７から供給される１４ビットからなる復号データＰＭ３を継承するパラレルロードを行う。何れの場合にも、継承される復号データは、Ｂ型パスメモリ２５に１４ビットの復号データＰＭ０として供給される。
【０１１３】
また、最初の処理段となるフリップフロップ３０₀ には、クロックに同期して常に'0' が入力される。かかる動作は、Ｓ０に至る状態遷移Ｓ０→Ｓ０とＳ２→Ｓ０の何れにおいても、図７に示すように、復号データが'0' なので、最新の復号データは、常に'0' となることに対応している。
【０１１４】
上述したように、Ｓ２に対応するＡ型パスメモリ２６についても、構成自体は、Ａ型パスメモリ２４と全く同様である。但し、ＡＣＳ２１から入力される選択信号は、ＳＥＬ２である。また、図６に示すように状態Ｓ２に至る遷移としては、Ｓ２→Ｓ２すなわち自分自身から継承する遷移と、Ｓ１→Ｓ２とがある。このため、状態Ｓ１に対応するＢ型パスメモリ２５からＰＭ１を供給される。さらに、状態Ｓ２を起点として生じ得る状態がＳ２すなわち自分自身と、Ｓ３であることに対応して、状態Ｓ３に対応するＢ型パスメモリ２７にＰＭ２を供給する。
【０１１５】
また、Ｓ２に対応するＡ型パスメモリ２６においても、最初の処理段となるフリップフロップには、クロックに同期して常に'0' が入力される。かかる動作は、Ｓ２に至る状態遷移Ｓ２→Ｓ２とＳ１→Ｓ０の何れにおいても、図７に示すように、復号データが'0' なので、最新の復号データは、常に'0' となることに対応している。
【０１１６】
他方、Ｂ型パスメモリ２５について、その詳細な構成を図１３に示す。Ｂ型パスメモリ２５は、パスメモリ長に対応する個数のフリップフロップを接続したものである。図１３には、１４ビットのデコードデータ長に対応する構成を示した。すなわち、１５個のフリップフロップ３２₀ 〜３２₁₄を有するものである。フリップフロップ３２₀ 〜３２₁₄にクロックが供給されることにより、Ｂ型パスメモリ２５全体の動作タイミングが合わされる。
【０１１７】
各フリップフロップ３２₁ 〜３２₁₄には、状態Ｓ０に対応するＡ型パスメモリ２４から、１４ビットの復号データがＰＭ０として供給される。例えば、フリップフロップ３２₁ には、ＰＭ０の１ビット目が供給される。各フリップフロップ３２₁ 〜３２₁₄は、供給された値を１クロックの間保持する。そして、状態Ｓ２に対応するＡ型パスメモリ２６に、１４ビットの復号データＰＭ１として出力する。例えば、フリップフロップ３２₁ は、ＰＭ１の２ビット目を出力する。
【０１１８】
Ｂ型パスメモリ２５中の他のセレクタ３２₁ 〜３２₁₃においても、同様な動作が行われる。従って、Ｂ型パスメモリ２５全体としては、Ａ型パスメモリ２４から供給される１４ビットからなる復号データＰＭ０を受取り、またＡ型パスメモリ２６に１４ビットからなる復号データＰＭ１を供給する。
【０１１９】
また、フリップフロップ３２₀ には、クロックに同期して常に'1' が入力される。かかる動作は、図７に示したように、最新の状態遷移がＳ０→Ｓ１である場合に復号データが'1' であることに対応している。
【０１２０】
また、上述のように、状態Ｓ３に対応するＢ型パスメモリ２７についても、Ｂ型パスメモリ２５と全く同様な構成とされる。但し、図７に示すように状態Ｓ３に至る遷移は、Ｓ２→Ｓ３なので、状態Ｓ２に対応するＡ型パスメモリ２６からＰＭ２を供給される。さらに、状態Ｓ３を起点として生じ得る状態がＳ０であることに対応して、状態Ｓ０に対応するＡ型パスメモリ２４にＰＭ３を供給するようになされる。Ｂ型パスメモリ２７においても、最初の処理段となるフリップフロップには、クロックに同期して常に'1' が入力される。かかる動作は、図７に示したように、最新の状態遷移がＳ２→Ｓ３である場合に復号データが'1' であることに対応している。
【０１２１】
上述したようにして、ＰＭＵ２３中の４個のパスメモリは、各々復号データを生成する。このようにして生成される４個の復号データは、常に正確なビタビ復号動作がなされる場合には、互いに一致することになる。ところで、実際のビタビ復号動作においては、４個の復号データに不一致が生じることも起こり得る。このような不一致は、再生信号に含まれるノイズの影響等により、上述の識別点ＡおよびＢを検出する際に誤差が生じる等の要因により、ビタビ復号動作が不正確なものとなることによって生じる。
【０１２２】
一般に、このような不一致が生じる確率は、再生信号の品質に対応してパスメモリの処理段数を充分に大きく設定することによって減少させることができる。すなわち、再生信号のＣ／Ｎ等の品質が良い場合には、パスメモリの処理段数が比較的小さくても復号データ間の不一致が生じる確率は小さい。これに対して、再生信号の品質が良くない場合には、上述の不一致が生じる確率を小さくするためには、パスメモリの処理段数を大きくする必要がある。再生信号の品質に対してパスメモリの処理段数が比較的小さくて、復号データ間の不一致が生じる確率を充分に低くすることができない場合には、４個の復号データから、例えば多数決等の方法によって、より的確なものを選択するような、図示しない構成がＰＭＵ２３中の４個のパスメモリの後段に設けられる。
【０１２３】
〔４値４状態ビタビ復号方法以外のビタビ復号方法〕
上述した４値４状態ビタビ復号方法は、フィルタ部１１において用いられる波形等化特性がＰＲ（１，２，１）であり、且つ、記録データとしてＲＬＬ（１，７）符号が採用される場合に用いられる。例えば、記録線密度０．４０μｍ，レーザ波長６８５ｎｍ，ＮＡ＝０．５５の場合には、波形等化特性をＰＲ（１，２，１）とし、４値４状態ビタビ復号方法を用いることが最適となる。他方、波形等化特性または記録データを生成するための符号化方法に応じて、他の種類のビタビ復号方法が用いられることもある。
【０１２４】
例えば、波形等化特性がＰＲ（１，１）であり、且つ、記録データとしてＲＬＬ（１，７）符号が用いられる場合には、３値４状態ビタビ復号方法が用いられる。また、波形等化特性がＰＲ（１，３，３，１）であり、且つ、記録データとしてＲＬＬ（１，７）符号が用いられる場合には、７値６状態ビタビ復号方法が用いられる。このようなビタビ復号方法の内、何れを用いるかを選択するための要素の１つとなる波形等化特性は、再生信号上の符号間干渉に適合する程度が良いものが採用される。従って、上述したように、線記録密度およびＭＴＦを考慮して最適なものとされる。
【０１２５】
また、波形等化特性の理論値からのずれ、および再生信号の振幅変動、非対称歪等によって、識別点の値が理論と異なる場合もある。このような場合を考慮して、ビタビ復号方法を修正して用いることも行われる。例えば４値４状態ビタビ復号方法において、波形等化特性を正確にＰＲ（１，２，１）とすることは困難である点を考慮して、後述するように６個の識別点を前提とした６値４状態ビタビ復号方法が用いられることもある。
【０１２６】
この発明は、上述したような光磁気ディスク装置の一例に対して適用できる。すなわち、この発明は、ビタビ復号器の動作によって選択される状態遷移に基づいてリードクロック毎に振幅基準値の更新を行うことによって振幅基準値を再生信号に適応化させ、また、かかる適応化の開始点がリードクロックが再生信号にロックした時点以降となるように制御するものである。
【０１２７】
振幅基準値をビタビ復号器の動作によって選択される状態遷移に基づいて更新するためには、かかる状態遷移に対応する復号データ値の系列としての復号データではなく、状態遷移そのものを表現するデータが必要となる。そこで、以下に説明するこの発明の実施の一形態中のビタビ復号器においては、復号データ値の代わりに状態そのものを表現する状態データ値を用いることによって、選択される状態遷移そのものを表現する状態データを生成するようになされる。このため、上述の光磁気ディスク装置の一例におけるパスメモリユニットＰＭＵの代わりに、後述するようにして状態データ値の系列を生成するステータスメモリユニット（以下、ＳＭＵと表記する）が用いられる。
【０１２８】
例えば４値４状態ビタビ復号方法等の４個の状態を有する場合には、かかる４個の状態を２ビットで表現できるので、このような２ビットのデータを状態データ値として用いることができる。そこで、図７中のＳ０，Ｓ１，Ｓ２，Ｓ３を、それぞれ２ビットの状態データ値、００，０１，１１，１０を用いて表現することができる。そこで、以下の説明においては、図７中のＳ０，Ｓ１，Ｓ２，Ｓ３をそれぞれＳ００，Ｓ０１，Ｓ１１，Ｓ１０と表記することにする。
【０１２９】
また、以下の説明においては、波形等化特性として、上述のＰＲ（Ｂ，２Ａ，Ｂ）の代わりに、ＰＲ（α，β，γ）を前提とする。このような前提は、実際の光磁気ディスク装置等においては、理想通りのパーシャルレスポンス特性を得ることが難しく、波形等化特性が非対称なものとなることが多いことを考慮したものである。
【０１３０】
理想通りのパーシャルレスポンス特性を得ることが難しい原因としては、波形等化器の動作精度の限界、記録時のレーザパワーが過大または過小であることに起因するアシンメトリ（波形の非対称性）および再生信号からＡ／Ｄ変換器によるサンプリングを行う際に用いられるリードクロックの位相誤差等がある。
【０１３１】
上述した４値４状態ビタビ復号方法の場合と同様に考えると、記録時にＲＬＬ（１，７）符号化等のＲＬｍｉｎ＝２となる符号化を行い、且つ、再生時のパーシャルレスポンス特性がＰＲ（α，β，γ）である場合には、６値４状態となることがわかる。すなわち、ＲＬｍｉｎ＝２という条件によって除かれる２個の状態以外の２³ −２＝６個の｛ｂ〔ｊ−１〕，ｂ〔ｊ〕，ｂ〔ｊ＋１〕｝の組の各々のついて、識別点の値すなわちノイズが無い理想的な場合における波形等化後の再生信号値ｃ〔ｊ＋１〕が異なる値をとる。
【０１３２】
このような６個の識別点の値をｃｐｑｒと表記する。ここでｐ，ｑ，ｒは、それぞれｂ〔ｊ−１〕，ｂ〔ｊ〕，ｂ〔ｊ＋１〕を表現している。従って、定義通りのブランチメトリックは、以下のようになる。ここで、ＲＬｍｉｎ＝２であるため、ｃ０１０およびｃ１０１が無いことに注意が必要である。各識別点の値と状態遷移の関係を図１４に示す。以下の説明は、図１４の状態遷移図に従う６値４状態を前提として行う。
【０１３３】
また、図１４中の６個の状態遷移に対応して計算されるブランチメトリックを以下のように表記する。まず、遷移前の状態と遷移後の状態を表記するそれぞれ２ビットの状態データ値を書き並べて４個の数字の列とする。次に、中央寄りの２個の（すなわち２番目と３番目の）数字を１個の数字とすることによって、３個の数字の列として、１リードクロックの間に生じ得るブランチメトリックを表記する。例えば状態遷移Ｓ１１→Ｓ１０に伴うブランチメトリックは、ｂｍ１１０と表記される。このようにして、図１４中の６種類の状態遷移に対応するブランチメトリックを、図１５に示すように表記できる。
【０１３４】
さらに、リードクロックに従って動作するＡ／Ｄ変換器によってサンプリングされる実際の再生信号値ｚ〔ｋ〕と各識別点の値のユークリッド距離として定義されるブランチメトリックは、以下のように計算される。
【０１３５】
ｂｍ０００＝（ｚ〔ｋ〕−ｃ０００）² （４０）
ｂｍ００１＝（ｚ〔ｋ〕−ｃ００１）² （４１）
ｂｍ０１１＝（ｚ〔ｋ〕−ｃ０１１）² （４２）
ｂｍ１１１＝（ｚ〔ｋ〕−ｃ１１１）² （４３）
ｂｍ１１０＝（ｚ〔ｋ〕−ｃ１１０）² （４４）
ｂｍ１００＝（ｚ〔ｋ〕−ｃ１００）² （４５）
ブランチメトリックをこのように計算する場合には、各識別点の値がそのまま振幅基準値とされる。２乗計算を避ける等の目的で規格化パスメトリックを用いる場合には、規格化パスメトリックに対応するブランチメトリックは、式（４０）〜（４５）に従うものとは異なる。このような場合には、振幅基準値として各識別点の値をそのまま用いることはできないが、この発明を適用することは可能である。
【０１３６】
このようなブランチメトリックの値を用いて、時点ｋにおける状態Ｓｉｊのパスメトリックｍｉｊ〔ｋ〕が以下のように計算される。これらの式は、４値４状態ビタビ復号方法における上述の（１５）〜（１８）に相当するものである。
【０１３７】

図１６を参照して、この発明の実施の一形態の全体構成について説明する。この発明の実施の一形態は、光磁気ディスク装置に対してこの発明を適用したものである。図１等を参照して上述した光磁気ディスク装置の一例と同様の構成要素には、同一の符号を付した。図示しないサーボ系等については、上述した光磁気ディスク装置の一例と同様である。
【０１３８】
記録系についても上述した光磁気ディスク装置の一例と同様である。但し、ＬＰＣ４に対し、装置制御部（以下、ＣＰＵと表記する）１０３から供給されるレーザパワーを制御する信号を図示した。ＣＰＵ１０３は、記録系および再生系中の構成要素の動作パラメータ等を制御する機能を有するものであり、上述の光磁気ディスク装置の一例においても設けられている。図１においては図示を省略したが、この発明の実施の一形態についての説明を明確なものとするために図１６中に図示した。また、かかるＣＰＵ１０３は、再生系内のアンプ８および９に、ゲインを制御する信号を供給する。
【０１３９】
再生系について説明する。光ピックアップ７からＡ／Ｄ変換器１２までの構成および動作は、上述の光磁気ディスク装置の一例と同様である。但し、Ａ／Ｄ変換器１２の出力は、ビタビ復号器１３０に供給されると共に、シフトレジスタ１００にも供給される。また、リードクロックＤＣＫを生成するＰＬＬ１４についても上述した光磁気ディスク装置の一例と同様である。
【０１４０】
ビタビ復号器１３０は、Ａ／Ｄ変換器１２から供給される再生信号値ｚ〔ｋ〕に基づいて、後述するようにして最尤な状態遷移を選択し、選択される状態遷移そのものを表現する状態データを生成する。そして、状態データを後述する振幅基準値適応化ブロック（以下、ＲＡＡと表記する）１０１に供給する。また、かかる状態データに基づいて、後述するようにして復号データを生成し、コントローラ２に供給する。
【０１４１】
一方、シフトレジスタ１００は、供給される再生信号値ｚ〔ｋ〕を所定時間遅延させて、ＲＡＡ１０１に供給する。かかる遅延は、ビタビ復号器１３０によって生成される状態データが再生信号値ｚ〔ｋ〕に対して後述するようにｎリードクロックの遅延時間を有することを補償するためになされるものである。
【０１４２】
ＲＡＡ１０１は、各時点において供給される状態データ値ｓｍ〔ｋ＋ｎ〕および遅延させられた再生信号値に基づいて、後述するようにして新たな振幅基準値を算出する。そして、新たな振幅基準値をビタビ復号器１３０中のＢＭＣ１３２に供給する。このようにして、リードクロック毎に振幅基準値が更新されることによって、振幅基準値が適応化される。
【０１４３】
但し、ＲＡＡ１０１が適応化動作を行うか否かは、レジスタ１０２から供給されるＡＧＡＴＥ信号によって指令される。後述するように、かかるＡＧＡＴＥ信号は、コントローラ２によって生成される再生動作を指令するリードゲート信号を、レジスタ１０２が所定時間遅延させることによって生成されるものである。
【０１４４】
ビタビ復号器１３０についてより詳細に説明する。ビタビ復号器１３０は、ＢＭＣ１３２，ＡＣＳ１３３、ＳＭＵ１３４およびマージブロック１３５から構成される。そして、これらの各構成要素には、ＰＬＬ１４からリードクロックＤＣＫ（以下、クロックと表記する）が供給され、動作タイミングが合わされる。
【０１４５】
ＢＭＣ１３２は、再生信号値ｚ〔ｋ〕に基づいて、上述の６個の振幅基準値ｃ０００〜ｃ１１１の下で式（４０）〜（４５）に従ってブランチメトリックｂｍ０００〜ｂｍ１１１の値を計算し、計算したブランチメトリックの値をＡＣＳ１３３に供給する。
【０１４６】
ＡＣＳ１３３は、供給されるブランチメトリックの値に基づいて、上述の式（４６）〜（４９）に従ってパスメトリックの値を計算し、計算値を比較することによって最尤な状態遷移を選択する。そして、選択信号ＳＥＬ００およびＳＥＬ１１をＳＭＵ１３４に供給する。
【０１４７】
ＳＭＵ１３４について説明する。上述した光磁気ディスク装置の一例中のＰＭＵ２３が１ビットの復号データ値を単位とする処理を行うものであるのに対し、ＳＭＵ１３４は、２ビットの状態データ値を単位とする処理を行うものである。かかる処理によって、状態データ値ｓｍ〔ｋ＋ｎ〕の系列としての状態データが生成される。
【０１４８】
図１７に示すように、ＳＭＵ１３４は、２個のＡ型ステータスメモリ１５０および１５１、並びに２個のＢ型ステータスメモリ１５２および１５３を有している。さらにセレクト信号ＳＥＬ００およびＳＥＬ１１、クロック、並びに他のステータスメモリとの状態データの受渡し等のための信号線を接続されて構成される。Ａ型ステータスメモリ１５０と１５１は、それぞれ、状態Ｓ００とＳ１１に対応する。また、Ｂ型ステータスメモリ１５２と１５３は、それぞれ状態Ｓ０１とＳ１０に対応する。これら４個のステータスメモリ相互の接続は、図１４の状態遷移図に従うものとされる。
【０１４９】
さらに、図１８を参照して、状態Ｓ００に対応するＡ型ステータスメモリ１５０についてより詳細に説明する。Ａ型ステータスメモリ１５０は、ｎ個の処理段を有する。すなわち、ｎ個のセレクタ２０１₀ ・・・２０１_n-1 と、ｎ個のレジスタ２０２₀ ・・・２０２_n-1 とが交互に接続されている。各セレクタ２０１₀ 〜２０１_n-1 には、セレクト信号ＳＥＬ００が供給される。さらに、各セレクタには、上述したように、Ｓ１０に対応するＢ型ステータスメモリ１５３から継承する状態データがｎビットからなるＳＭｉｎとして供給される。また、各レジスタには、上述したように、Ｓ０１に対応するＢ型ステータスメモリ１５２に継承される状態データがｎ−１個の状態データ値からなるＳＭｏｕｔとして出力される。また、各レジスタ２０２₀ 〜２０２_n-1 には、クロックが供給される。
【０１５０】
各セレクタの動作について説明する。図１４に示すように、Ｓ００に遷移し得る１クロック前の状態は、Ｓ００およびＳ１０の何れかである。１クロック前の状態がＳ００である時は、自身を継承する遷移がなされることになる。このため、１段目のセレクタ２０１₀ には、シリアルシフトによって生成される状態データ中の最新の状態データ値として、'00'が入力される。また、セレクタ２０１₀ には、パラレルロードとして、Ｂ型ステータスメモリ１５３から供給される状態データ中の最新の状態データ値ＳＭｉｎ〔１〕が供給される。セレクタ２０１₀ は、上述の選択信号ＳＥＬ００に従って、これら２個の状態データ値の内の１個を後段のレジスタ２０２₀ に供給する。
【０１５１】
また、２段目以降の各セレクタ２０１₁ 〜２０１_n-1 は、パラレルロードとしてＳ１０に対応するＢ型ステータスメモリ１５３から供給される１個の状態データ値と、シリアルシフトとして前段のレジスタから供給される１個の状態データ値とを受取る。そして、これら２個の状態データ値の内から、選択信号ＳＥＬ００に従って、最尤なものと判断された状態データ値を後段のレジスタに供給する。セレクタ２０１₀ 〜２０１_n-1 が全て同一の選択信号ＳＥＬ００に従うので、ＡＣＳ１３３が選択する最尤な状態データ値の系列としての状態データが継承される。
【０１５２】
さらに、各レジスタ２０２₀ 〜２０２_n-1 は、上述したように供給される状態データ値をクロックに従って取込むことによって、保持している状態データ値を更新する。また、上述したように、各レジスタの出力は、１クロック後に遷移し得る状態に対応するステータスメモリに供給される。すなわち、Ｓ００自身に遷移し得るので、シリアルシフトとして後段のセレクタに供給される。また、パラレルロードとして、Ｓ０１に対応するＢ型ステータスメモリ１５２に供給される。最終段のレジスタ２０２_n-1 から、状態データ値ＶＭ００が出力される。状態データ値ＶＭ００がクロックに従って出力されることにより、全体として状態データが生成される。
【０１５３】
状態Ｓ１１に対応するＡ型ステータスメモリ１５１は、Ａ型ステータスメモリ１５０と同様に構成される。但し、図１４中の状態遷移Ｓ０１→Ｓ１１に対応するパラレルロードとして、Ｓ０１に対応するＢ型ステータスメモリ１５２から状態データを供給される。また、図１４中の状態遷移Ｓ１１→Ｓ１０に対応するパラレルロードとして、Ｓ１０に対応するＢ型ステータスメモリ１５３に状態データを供給する。
【０１５４】
一方、図１９を参照して、状態Ｓ０１に対応するＢ型ステータスメモリ１５２についてより詳細に説明する。Ｂ型ステータスメモリは、図１４において自身を継承せず、且つ、１クロック後に遷移し得る状態が１個だけである状態に対応するものである。このため、シリアルシフトを行わず、且つ、セレクタが設けられていない。従って、ｎ個のレジスタ２１２₀ ，２１２₁ ，・・・２１２_n-1 が設けられ、各レジスタにクロックが供給されて動作タイミングが合わされる。
【０１５５】
各レジスタ２１２₀ ，２１２₁ ，・・・２１２_n-1 には、Ｓ００に対応するＡ型ステータスメモリ１５０から継承する状態データがｎ−１個の状態データ値からなるＳＭｉｎとして供給される。但し、最初の処理段となるレジスタ２１２₀ には、クロックに同期して常に'00'が入力される。かかる動作は、図１４に示されるように、Ｓ０１に遷移し得る最新の状態遷移が常にＳ００であることに対応している。各レジスタ２１２₀ 〜２１２_n-1 は、供給される状態データ値をクロックに従って取込むことによって、保持している状態データ値を更新する。また、クロックに従ってなされる各レジスタの出力は、ｎ−１個の状態データ値からなる状態データＳＭｏｕｔとして，１クロック後に遷移し得る状態Ｓ１１に対応するＡ型ステータスメモリ１５１に供給される。最終段のレジスタ２１２_n-1 から、状態データ値ＶＭ０１が出力される。状態データ値ＶＭ０１がクロックに従って出力されることにより、全体として状態データが生成される。
【０１５６】
状態Ｓ１０に対応するＢ型ステータスメモリ１５３は、Ｂ型ステータスメモリ１５２と同様に構成される。但し、図１４中の状態遷移Ｓ１１→Ｓ１０に対応するパラレルロードとして、Ｓ１１に対応するＡ型ステータスメモリ１５１から状態データを供給される。また、図１４中の状態遷移Ｓ１０→Ｓ００に対応するパラレルロードとして、Ｓ００に対応するＡ型ステータスメモリ１５０に状態データを供給する。また、最初の処理段となるレジスタには、クロックに同期して、常に'11'が入力される。かかる動作は、図１４に示すように、Ｓ１０に遷移し得る１クロック前の状態がＳ１１であることに対応するものである。
【０１５７】
ところで、ビタビ復号方法においては、各ステータスメモリが生成する状態データ値ＶＭ００，ＶＭ１１，ＶＭ０１およびＶＭ１０は、ステータスメモリのメモリ長ｎを充分大きくとれば互いに一致する。このような場合には、４個のステータスメモリが生成する状態データ値の内の何れをｓｍ〔ｋ＋ｎ〕として後段に出力しても良い。メモリ長ｎは、再生信号のＣ／Ｎおよび周波数特性等を考慮して決められる。
【０１５８】
次に、マージブロック１３５について説明する。マージブロック１３５は、ＲＯＭ等の手段に図２０に示す復号マトリクスのテーブルを記憶している。そして、かかる復号マトリクスを参照して、状態データに基づく復号データを生成し、コントローラ２に供給する。図１４の状態遷移図から、復号データ値は、連続する２個の状態データ値に対応していることがわかる。すなわち、再生信号値ｚ〔ｋ〕に対応して生成される状態データ値ｓｍ〔ｋ＋ｎ〕と、その１クロック前に、再生信号値ｚ〔ｋ−１〕に対応して生成される状態データ値ｓｍ〔ｋ＋ｎ−１〕に基づいて、時点ｋ＋ｎにおける復号データ値を決めることができる。
【０１５９】
例えば、ｓｍ〔ｋ＋ｎ〕が'01'で、ｓｍ〔ｋ＋ｎ−１〕が'00'である場合には、図１４から、復号データ値として'1' が対応することがわかる。このような対応をまとめたものが図２０の復号マトリクスのテーブルである。
【０１６０】
上述したように、ＳＭＵ１３４によって生成される状態データに基づいて、ＲＡＡ１０１が振幅基準値を更新するための計算をクロック毎に行う。このような計算について説明する。再生信号値ｚ〔ｋ〕に対応して生成される状態データ値ｓｍ〔ｋ＋ｎ〕と、その１クロック前に生成された状態データ値ｓｍ〔ｋ＋ｎ−１〕とから、図１４に従って、これら２個の状態データ値間に生じた状態遷移およびかかる状態遷移に対応する振幅基準値を特定することができる。このようにして特定された振幅基準値のその時点での値と、再生信号値ｚ〔ｋ〕とから、新たな振幅基準値を計算する。
【０１６１】
このような振幅基準値の計算について、ｓｍ〔ｋ＋ｎ〕＝０１、およびｓｍ〔ｋ＋ｎ−１〕＝１１である場合を例として具体的に説明する。この場合には、図１４から状態遷移Ｓ０１→Ｓ１１が生じることがわかる。また、かかる状態遷移に対応する振幅基準値がｃ０１１であることも図１４からわかる。従って、ＲＡＡ１０１は、振幅基準値ｃ０１１を更新する計算を行う。この計算には、更新前の（すなわちｓｍ〔ｋ＋ｎ〕＝'01'が生成された時点での）ｃ０１１と、再生信号値ｚ〔ｋ〕とに基づいて以下のようになされる。
【０１６２】
ｃ０１１（新）＝δ×ｚ〔ｋ〕＋（１−δ）×ｃ０１１（旧） （５０）
ここで、ｃ０１１（新）が新たな値である。また、ｃ０１１（旧）が更新前の値である。
【０１６３】
図１４に基づいて一般の場合について考慮すれば、ｓｍ〔ｋ＋ｎ〕＝ｐｑ、およびｓｍ〔ｋ＋ｎ−１〕＝ｑｒである場合ｃｐｑｒの新たな値の計算が以下のようになされる。
【０１６４】
ｃｐｑｒ（新）＝δ×ｚ〔ｋ〕＋（１−δ）×ｃｐｑｒ（旧） （５１）
ここで、ｃｐｑｒ（新）が新たな値である。また、ｃｐｑｒ（旧）が更新前の値である。
【０１６５】
ここで、δは、修正係数である。δの値を設定するに際しては、再生信号の振幅およびその変動、アシンメトリー等の歪み、波形等化器の動作における誤差等の記録系および再生系の比較的継続的な特性、並びに記録媒体上の欠陥等に起因するイレギュラーな特性を考慮する必要がある。
【０１６６】
すなわち、δの値が大きい程、式（５１）に従ってなされる更新によって、振幅基準値が再生信号の再生信号の振幅変動、アシンメトリー、波形等化器の動作における誤差等をより強く反映するものとなる。反面、振幅基準値が記録媒体上の欠陥等に起因するイレギュラーな信号によっても影響され易い。一方、δの値を小さくすると、振幅基準値がイレギュラーな信号に影響される程度を小さくすることができるが、反面、振幅基準値の再生信号に対する追従が緩やかなものとなるため、式（５１）に従ってなされる更新による適応化の効果が逓減する。
【０１６７】
上述したような振幅基準値の更新を行うＲＡＡ１０１について図２１を参照して説明する。ＲＡＡ１０１は、６個の振幅基準値ｃ０００，ｃ００１，ｃ０１１，ｃ１００，ｃ１１０，ｃ１１１にそれぞれ対応する６個のレジスタ１６１、１６２、１６３、１６４、１６５および１６６を有している。また、各レジスタの後段には、それぞれ出力の可否を制御する出力ゲート１７１、１７２、１７３、１７４、１７５および１７６が設けられている。記載が煩雑となるのを避けるため、図２１中には図示を省略したが、６個のレジスタ１６１〜１６６および後述するレジスタ１８０には、クロックが供給される。
【０１６８】
各レジスタの記憶値は、クロックに従ってＢＭＣ１３２および後段の各出力ゲートに出力される。ＢＭＣ１３２は、このようにして出力される各レジスタの最新の記憶値を、振幅基準値として用いるようになされる。
【０１６９】
一方、各レジスタおよびその後段の各出力ゲートには、後述するように、セレクタ１８１からイネーブル信号が供給される。例えばレジスタ１６１とその後段の出力ゲート１７１には、イネーブル信号Ｔ０００が供給される。このイネーブル信号Ｔ０００がアクティブとされる時に、出力ゲート１７１がレジスタ１６０の記憶値を後段に出力し、且つ、レジスタ１６１が加算器１８３の出力を取込むようになされる。
【０１７０】
同様に、レジスタ１６２と出力ゲート１７２、レジスタ１６３と出力ゲート１７３、レジスタ１６４と出力ゲート１７４、レジスタ１６５と出力ゲート１７５およびレジスタ１６６と出力ゲート１７６は、それぞれイネーブル信号Ｔ００１，Ｔ００１，Ｔ０１１，Ｔ１１０およびＴ１１１を供給され、供給される各イネーブル信号に従う動作を行う。
【０１７１】
イネーブル信号に従って供給されるレジスタ１６１〜１６６の内の１個の記憶値が乗算器１８２に供給される。乗算器１８２は、供給される記憶値に（１−δ）を乗じる計算を行い、計算値を加算器１８３に供給する。
【０１７２】
一方、上述のシフトレジスタ１００によって遅延時間を補償された再生信号値が乗算器１８４に供給される。乗算器１８４は、供給される記憶値にδを乗じる計算を行い、計算値を加算器１８３に供給する。また、乗算器１８２および１８４には、レジスタ１０２からＡＧＡＴＥ信号が供給される。後述するように、乗算器１８２および１８４が動作する際のδの値は、このＡＧＡＴＥ信号によって制御される。
【０１７３】
加算器１８３は、乗算器１８２と乗算器１８４から供給される計算値を加算する。そして計算結果を６個のレジスタ１６１〜１６６に出力する。上述したように、６個のレジスタ１６１〜１６６は、イネーブル信号Ｔ０００〜Ｔ１１１に従ってかかる計算結果を取込む。後述するように、どの時点においても、イネーブル信号Ｔ０００〜Ｔ１１１の内の１個だけがアクティブとされて取込みを指令するので、何れか１個のレジスタだけが計算結果を取込むことになる。
【０１７４】
上述の６個のイネーブル信号Ｔ０００〜Ｔ１１１は、セレクタ１８１によって生成される。セレクタ１８１には、ＳＭＵ１３４から状態データ値ｓｍ〔ｋ＋ｎ〕が供給される。また、ＳＭＵ１３４の出力を１クロック遅延させるレジスタ１８０が設けられ、かかるレジスタ１８０によって、セレクタ１８１に状態データ値ｓｍ〔ｋ＋ｎ−１〕が供給される。セレクタ１８１は、かかる２個の状態データ値に基づいて、ＲＯＭ等の手段に記憶されている図２２に示すようなマトリックスを参照して、６個のイネーブル信号Ｔ０００〜Ｔ１１１の内の１個をアクティブとする。
【０１７５】
以上のようなＲＡＡ１０１によって、上述の式（５１）に従う振幅基準値の更新が実現される。このような更新について、マージブロック１３５の動作についての上述の説明と同様に、状態データ値がｓｍ〔ｋ＋ｎ〕＝０１、且つ、ｓｍ〔ｋ＋ｎ−１〕＝１１である場合を例として具体的に説明する。すなわち、上述の式（５０）に従う振幅基準値ｃ０１１の更新について説明する。
【０１７６】
図２２から、かかる場合には、イネーブル信号Ｔ０１１がアクティブとされることがわかる。このため、レジスタ１６１に取込みが指令され、また、出力ゲート１７１に出力が指令される。従って、更新前のｃ０１１の値すなわちその時点におけるレジスタ１６３の記憶値が乗算器１８２に供給される。乗算器１８２が供給される値に（１−δ）を乗ずることにより、式（５０）中の（１−δ）×ｃ０１１が計算されることになる。
【０１７７】
一方、シフトレジスタ１００によってなされる遅延により、ＳＭＵ１３４の動作による遅延時間を補償された再生信号値ｚ〔ｋ〕が乗算器１８４に供給される。乗算器１８４が供給される値にδを乗ずることにより、式（５０）中のδ×ｚ〔ｋ〕が計算されることになる。
【０１７８】
そして、乗算器１８２によって計算される（１−δ）×ｃ０１１の値と、乗算器１８４によって計算されるδ×ｚ〔ｋ〕の値とが加算器１８３によって加算されることにより、ｃ０１１の新たな値すなわち式（）の右辺の値が計算されることになる。このｃ０１１の新たな値がレジスタ１６１〜１６６に供給される。ところで、上述したように、イネーブル信号Ｔ０１１のみがアクティブとされることによってレジスタ１６３のみに取込みが指令されているので、レジスタ１６３のみにｃ０１１の新たな値が取込まれる。このようにしてｃ０１１の値すなわちレジスタ１６３の記憶値が更新される。
【０１７９】
ｓｍ〔ｋ＋ｎ〕およびｓｍ〔ｋ＋ｎ−１〕が他の値をとる場合にも、図２２に従ってアクティブとされるイネーブル信号が選択されることによって、新たな値の取込みを行うレジスタと、かかるレジスタのその時点での（すなわち更新前の）記憶値を出力する出力ゲートが選択されることにより、同様な動作が行われる。
【０１８０】
上述したようなＲＡＡ１０１の動作によって、位相誤差が無い場合、すなわち再生信号とクロックの位相が合っている場合には、振幅基準値を式（５１）に従って正しく更新することができる。
【０１８１】
これに対して、ＰＬＬがロックする以前には、クロックの位相および発振周波数は、再生データの位相および発振周波数とはずれている。このため、ＰＬＬがロックする以前にＡ／Ｄ変換器１２によってサンプリングされるサンプリング値は、再生信号中の何れの位相位置の値であるか正しく特定することができない。このようなサンプリング値を上述したような振幅基準値の更新に用いると、振幅基準値が再生信号の特性を反映しない値に適応化されるおそれがある。
【０１８２】
そこで、振幅基準値の適応化をＰＬＬがロックした時点以降に開始するように制御する必要がある。以下このような制御について説明する。図１６を参照して上述した全体構成において、ＣＰＵ１０３によって予めレジスタ１０２に所定値を設定する。そして、リードゲートがアクティブとされる時点から、かかる所定値によって指示される時間分遅延した時点を振幅基準値の適応化動作の開始時点とする。このようにして設定される開始時点において、上述したＡＧＡＴＥ信号がアクティブとされる。
【０１８３】
開始時点の設定に用いられる遅延時間は、ＰＬＬのロックが完了するまでの所要時間に、ある程度の余裕分を加えることによって設定される。また、ＰＬＬのロックが完了するまでの所要時間は、実験データおよびシミュレーションの結果等に基づいて決められる。
【０１８４】
具体的には、図２１を参照して上述したように、ＲＡＡ１０１中の乗算器１８２および１８４において、ＡＧＡＴＥ信号がアクティブでない時にはδの値が０とされ、ＡＧＡＴＥ信号がアクティブとされる時点以降に、δの値が予め設定された値とされる等の制御が行われる。上述の式（５１）において、δ＝０ならば常にｃｐｑｒ（新）＝ｃｐｑｒ（旧）となる。このようにして、ＡＧＡＴＥ信号がアクティブでない時に振幅基準値の更新が行われないようにすることができる。
【０１８５】
また、ＡＧＡＴＥ信号がアクティブでない時にはＲＡＡ１０１からＢＭＣ１３２に対して６個の振幅基準値ｃ０００〜ｃ１１１の供給を行わず、ＡＧＡＴＥ信号がアクティブとされる時点以降において、かかる供給を行うようにしても良い。
【０１８６】
さらに、このようにして適応化が開始される時点での振幅基準値の初期値としては、例えば、（ａ）予め設定される所定値、または、（ｂ）前セクタの再生が終了した時点での振幅基準値、等を用いるようになされる。（ｂ）の設定方法は、前セクタの再生が行われる期間に行われた適応化の結果を活用するための設定である。または、セクタ毎の信号品質の差異または復号エラーレート等に応じて、再生動作中に初期値の設定方法を切替えるようにしても良い。初期値の設定方法は、セクタ毎の信号品質の差異等を考慮して選択すれば良い。
【０１８７】
ところで、光磁気ディスク６上のディフェクト等に起因するイレギュラーな信号には様々な種類があるので、どの程度イレギュラーな信号に対して、振幅基準値が追従するようにするかを一意的に決めるのは難しいという問題がある。
【０１８８】
そこで、所定のスレッショルドを予め設定し、上述したような適応化の結果としてかかるスレッショルドを越える値が算出された時に以下のような処理を行うようになされることが多い。このような時には、イレギュラーな信号に対する追従がなされたとの判断の下に、算出された値を採用せず、振幅基準値として初期値を設定する。このような処理によって初期値とされた振幅基準値は、適応化がなされていないので、最適な値ではないが、イレギュラーな信号に対する追従によって算出される異常な値に比べれば、より妥当なものである。
【０１８９】
ところで、上述したように、４個のステータスメモリのメモリ長が大きい程、状態データ値ＶＭ００，ＶＭ１１，ＶＭ０１およびＶＭ１０が一致する確率を大きくすることができるが、反面、ＳＭＵの動作によって生じる遅延時間が増大する等の問題も生じるため、ステータスメモリのメモリ長をあまり大きく設定することは現実的でない。このため、例えば再生系の動作条件が適当でない等の原因で再生ＲＦ信号の信号品質が低下する場合には、４個の状態データ値ＶＭ００，ＶＭ１１，ＶＭ０１およびＶＭ１０が互いに不一致となることがある。このような場合に備えて、状態データ値間の不一致が生じた時に最も的確な状態データ値を選択する構成が設けられることがある。
【０１９０】
かかる構成は、４個のステータスメモリの後段となる位置に設けることができる。例えばＳＭＵ１３４内の４個のステータスメモリの後段に設けるようにしても良いし、また、状態データに基づいて復号データを生成するマージブロック１３５内等に設けるようにしても良い。
【０１９１】
再生信号の信号品質が充分良好なためにかかる構成を設ける必要がない場合、およびかかる構成がＳＭＵ１３４内に設けられる場合には、図１６に示したように、ＲＡＡ１０１には、ＳＭＵ１３４の出力としての状態データ値が供給される。一方、以下に説明するように、かかる構成がマージブロック１３５内に設けられる場合には、最も的確な状態データ値として選択された値がＲＡＡ１０１に供給されるようになされる。
【０１９２】
かかる構成を有するマージブロック１３５の一例について、図２３を参照して説明する。この場合には、マージブロック１３５は、ＶＭ００，ＶＭ１１，ＶＭ０１およびＶＭ１０から的確なものを選択する状態選択回路２５０、状態選択回路２５０の出力を１クロック遅延させるレジスタ２５１、復号マトリクス部２５２、および状態データ値ＶＭ００，ＶＭ１１，ＶＭ０１およびＶＭ１０の不一致を検出する不一致検出回路２５３を有している。
【０１９３】
状態選択回路２５０は、クロック毎にＡＣＳ１３３から供給される２ビットの信号ＭＳを参照して、ＶＭ００，ＶＭ１１，ＶＭ０１およびＶＭ１０の内から最も的確なものを選択し、選択される状態データ値をＶＭとして出力する。かかる信号ＭＳは、各時点において、Ｓ００，Ｓ１１，Ｓ０１およびＳ１０の内のどの状態に至る場合のパスメトリックの値が最小となるかを示す２ビットの信号である。信号ＭＳは、例えばＡＣＳ１３５等によって生成するようになされる。このようにして、最も正しい状態データ値が選択される確率を高くすることができる。
【０１９４】
上述したようにして選択されるＶＭは、レジスタ２５１および復号マトリクス部２５２に供給される。レジスタ２５１は、供給されるＶＭを１クロック遅延させて復号マトリクス部２５２に供給する。以下の説明においては、レジスタ２５１の出力をＶＭＤと表記する。従って、復号マトリクス部２５２には、状態データ値ＶＭおよびその１クロック前の状態データ値ＶＭＤが供給される。復号マトリクス部２５２は、図２０に示した復号マトリクスのテーブルをＲＯＭ等の手段に記憶しており、かかる復号マトリクスのテーブルを参照して、ＶＭＤおよびＶＭに基づいて復号データ値を出力する。
【０１９５】
一方、不一致検出回路２５３は、例えば排他的論理和回路を用いて構成することができる。不一致検出回路２５３には、ＶＭ００，ＶＭ１１，ＶＭ０１およびＶＭ１０が供給され、これら４個の状態データ値の間の不一致が検出される。検出結果が不一致検出信号ＮＭとして出力される。不一致検出信号ＮＭは、４個の状態データ値が全て一致する場合以外は、イネーブルまたはアクティブとされる。かかる不一致検出信号は、復号データおよび再生信号の品質の評価に用いることができる。すなわち、不一致検出信号に基づいて、復号データからユーザデータ等を復号化する復号化手段、または再生系の動作条件等を制御するようにすることができる。不一致検出回路２５３は、４個の状態データ値を供給されることが可能な位置であれば、何処に設けても良く、必ずしもマージブロック１３５内に設けなくても良い。
【０１９６】
以上のようなマージブロック１３５の構成は、再生信号の信号品質があまり良好でないこと等に起因して状態データ値間に不一致が生じる場合に備えるためのものである。従って、再生信号の信号品質が良好なため、状態データ値間の不一致が生じる確率が充分小さく、状態データ値間の不一致に対処する必要が無い場合には、マージブロック１３５は、レジスタ２５１および復号マトリクス部２５２を有するものであれば良い。
【０１９７】
マージブロック１３５が状態選択回路２５０を有するものである場合には、状態選択回路２５０の出力ＶＭを各時点における状態データ値ｓｍ〔ｋ＋ｎ〕としてＲＡＡ１０１に供給するようになされる。
【０１９８】
上述したこの発明の実施の一形態は、６値４状態ビタビ復号方法を行う光磁気ディスク装置にこの発明を適用したものである。これに対し、上述したような４値４状態ビタビ復号方法、３値４状態ビタビ復号方法、および７値６状態ビタビ復号方法等の他の種類のビタビ復号方法を行う光磁気ディスク装置にも、この発明を適用することができる。
【０１９９】
また、この発明は、記録媒体に記録されたデータから再生される再生信号から、リードデータを復号するためにビタビ復号方法を用いることができる情報再生装置に適用することができる。すなわち、光磁気ディスク（ＭＯ）以外にも、例えば相変化型ディスクＰＤ、ＣＤ−Ｅ（CD-Erasable ）等の書き換え可能ディスク、ＣＤ−Ｒ等の追記型ディスク、ＣＤ−ＲＯＭ等の読み出し専用ディスク等の光ディスク装置に適用することが可能である。
【０２００】
また、この発明は、この実施例に限定されることなく、この発明の要旨を逸脱しない範囲で種々の応用および変形が考えられる。
【０２０１】
【発明の効果】
上述したように、この発明は、ビタビ復号方法においてブランチメトリックの値を計算する際に参照される振幅基準値を、再生信号値に基づいてクロック毎に更新することによって、振幅基準値を再生信号の特性に追従して適応化する場合に、適応化開始時点がＰＬＬがロックした時点以降となるように制御するものである。
【０２０２】
従って、ＰＬＬがロックする以前において、Ａ／Ｄ変換器によって誤ったサンプリングがなされることに起因して誤った状態データが生成されても、かかる誤った状態データに基づく誤った適応化が行われることが防止できる。このため、例えばアシンメトリーまたはＤＣ成分の影響等による再生信号の特性を正確に反映する適応化を行うことができる。
【図面の簡単な説明】
【図１】４値４状態ビタビ復号方法を行う光磁気ディスク装置の一例の全体構成を示すブロック図である。
【図２】マーク位置記録方法およびマークエッジ記録方法について説明するための略線図である。
【図３】光磁気ディスクのセクタフォーマットの一例について説明するための略線図である。
【図４】ＲＬＬ（１，７）符号化方法において、最小磁化反転幅が２であることを示す略線図である。
【図５】ＲＬＬ（１，７）符号とマークエッジ記録方法の組合わせによって記録されたデータから再生される再生信号を、パーシャルレスポンス特性ＰＲ（１，２，１）の下で波形等化した時のアイ・パターンについて説明するための略線図である。
【図６】４値４状態ビタビ復号方法の状態遷移図を作成する過程について説明するための略線図である。
【図７】４値４状態ビタビ復号方法の状態遷移図の一例を示す略線図である。
【図８】４値４状態ビタビ復号方法におけるトレリス線図の一例を示す略線図である。
【図９】４値４状態ビタビ復号方法において、規格化メトリックに基づく状態遷移の条件を示す略線図である。
【図１０】４値４状態ビタビ復号を行うビタビ復号器の全体構成を示すブロック図である。
【図１１】図１０に示したビタビ復号器の一部分の構成を詳細に示すブロック図である。
【図１２】図１０に示したビタビ復号器の他の一部分の構成を詳細に示すブロック図である。
【図１３】図１０に示したビタビ復号器のさらに他の一部分の構成を詳細に示すブロック図である。
【図１４】６値４状態ビタビ復号方法の状態遷移図の一例を示す略線図である。
【図１５】ブランチメトリックの表記方法について説明するための略線図である。
【図１６】この発明の実施の一形態の全体構成を示すブロック図である。
【図１７】この発明の実施の一形態に用いられるステータスメモリユニット（ＳＭＵ）の構成の一例を示すブロック図である。
【図１８】図１７に示したＳＭＵの一部の構成について説明するためのブロック図である。
【図１９】図１７に示したＳＭＵの他の一部の構成について説明するためのブロック図である。
【図２０】この発明の実施の一形態中のマージブロックにおいて参照されるマトリクスのテーブルの一例を示す略線図である。
【図２１】この発明の実施の一形態に用いられる振幅基準値適応化ブロック（ＲＡＡ）の構成の一例について説明するためのブロック図である。
【図２２】この発明の実施の一形態中のＲＡＡにおいて参照されるマトリクスのテーブルの一例を示す略線図である。
【図２３】この発明の実施の一形態中に用いることが可能なマージブロックの構成の一例について説明するためのブロック図である。
【符号の説明】
２・・・コントローラ、１２・・・Ａ／Ｄ変換器、１３０・・・ビタビ復号器、１３２・・・ブランチメトリック計算回路（ＢＭＣ）、１３３・・・加算、比較、選択回路（ＡＣＳ）、１３４・・・ステ−タスメモリユニット（ＳＭＵ）、１３５・・・マージブロック、１００・・・シフトレジスタ、１０１・・・振幅基準値適応化ブロック（ＲＡＡ）、１０２・・・レジスタ、１０３・・・装置制御部（ＣＰＵ），１６１〜１６６・・・レジスタ、１７１〜１７６・・・出力ゲート、１８０・・・レジスタ、１８１・・・セレクタ、１８２・・・乗算器、１８３・・・加算器、１８４・・・乗算器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an information reproducing apparatus such as a magneto-optical disk apparatus, and more particularly to an information reproducing apparatus and reproducing method using a PRML (Pertial Response Maximum Likelihood) method.
[0002]
[Prior art]
In an information reproducing apparatus such as a magneto-optical disk apparatus, a Viterbi decoding method is frequently used as a method for decoding a reproduction signal reproduced from a recording medium. The Viterbi decoding method is a decoding method that can reduce the bit error rate when decoding a reproduction signal including white noise.
[0003]
The outline of the Viterbi decoding method is as follows. A plurality of states are specified in advance according to the recording method for the recording medium, and the maximum likelihood is obtained at each time point according to the read clock by a calculation process performed at a timing according to the read clock based on a reproduction signal reproduced from the recording medium. Select a state transition. Corresponding to the result of such selection, decoded data is generated as a sequence of decoded data values of “1” or “0”.
[0004]
The calculation process based on the reproduction signal is performed with reference to the amplitude reference value determined by the type of Viterbi decoding method. When the reproduction signal is an ideal value that is not affected by amplitude fluctuation or the like, a value that is theoretically determined from the type of Viterbi decoding method may be used. However, in the general case where the reproduction signal is not ideal, it is necessary to update the amplitude reference value according to the amplitude variation or the like applied to the reproduction signal.
[0005]
As such a method, generally, the amplitude of the reproduction signal is detected by means such as an envelope detector, and the amplitude reference value is updated at a predetermined time interval based on the detected value.
[0006]
[Problems to be solved by the invention]
In the adaptation as described above, an abnormal amplitude reference value may occur. One of the causes is a phase error of the read clock. That is, if the read clock has a phase error with respect to the reproduction signal, erroneous sampling is performed. As a result, an erroneous sampling state is selected by supplying an erroneous sampling value to the Viterbi decoder. An abnormal amplitude reference value may be generated by performing the above-described adaptation based on such an erroneous state transition.
[0007]
Accordingly, an object of the present invention is to provide an information reproducing apparatus and a reproducing apparatus capable of preventing an abnormal amplitude reference value from being generated as a result of adaptation when using a Viterbi decoding method for adapting an amplitude reference value. To provide a method.
[0008]
[Means for Solving the Problems]
  According to a first aspect of the present invention, there is provided an information reproducing apparatus in which a reproduction signal reproduced from a recording medium is decoded by a Viterbi decoding method.
  A PLL that generates a clock synchronized with the reproduction signal;
  The amplitude reference value used as a reference value when calculating the branch metric value based on the reproduction signal,Start from the initial valueAmplitude reference value adaptation means adapted to be updated for each clock based on the reproduced signal value sampled by the clock and the state data representing the most likely state transition selected by the Viterbi decoding method;
  Operation start command means for instructing the amplitude reference value adaptation means to start operation after elapse of a time obtained by adding a predetermined margin to the time required from completion of the reproduction operation start to completion of PLL locking. HaveAnd
  When an amplitude reference value exceeding a predetermined threshold is calculated as a result of the operation by the amplitude reference value adapting means, an initial value is set instead of the calculated amplitude reference value.The information reproducing apparatus is characterized in that:
[0009]
  According to a sixth aspect of the present invention, there is provided an information reproduction method in which a reproduction signal reproduced from a recording medium is Viterbi-decoded.
  A clock generation step of generating a clock synchronized with the reproduction signal by a PLL;
  The amplitude reference value used as a reference value when calculating the branch metric value based on the reproduction signal,Start from the initial valueAn amplitude reference value adaptation step for updating each clock based on the reproduced signal value sampled by the clock and the state data representing the most likely state transition itself selected by the Viterbi decoding method;
  There is a step for instructing the start of the amplitude reference value adaptation step after elapse of a time obtained by adding a predetermined margin to the time required from the time when the start of the regenerating operation is commanded until the PLL is lockedAnd
  When an amplitude reference value that exceeds a predetermined threshold is calculated as a result of the operation in the amplitude reference value adaptation step, an initial value is set instead of the calculated amplitude reference value.This is an information reproducing method.
[0010]
According to the invention as described above, it is possible to control to start optimization after the read clock is locked to the reproduction signal.
[0011]
Therefore, it is possible to perform control to start adaptation in a situation where the read clock does not have a phase error with respect to the reproduction signal.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
In order to facilitate understanding of the present invention, an example of a recording / playback apparatus having a playback system for performing the Viterbi decoding method will be described below. The overall configuration of the apparatus, the sector format of the recording medium, and the 4-value 4-state Viterbi decoding method The configuration and operation of a Viterbi decoder that realizes the four-value four-state Viterbi decoding method and the Viterbi decoding method other than the four-value four-state Viterbi decoding method will be described in this order.
[0013]
[Outline of disc recording / playback device]
Hereinafter, an example of a recording / reproducing apparatus having a reproducing system for performing the Viterbi decoding method will be described. FIG. 1 is a block diagram showing an overall configuration of an example of a magneto-optical disk apparatus having a reproduction system for performing a Viterbi decoding method. At the time of recording, the controller 2 receives user data to be recorded in accordance with a command from the host computer 1, performs encoding based on the user data as an information word, and generates an RLL (1, 7) code as a code word. This code word is supplied as recording data to a laser power control unit (hereinafter referred to as LPC) 4. In addition to such processing, the controller 2 performs operations such as decoding processing, which will be described later, control of each mode such as recording, reproduction, and deletion, and communication with the host computer 1.
[0014]
The LPC 4 performs recording by controlling the laser power of the optical pickup 7 to form pit rows having magnetic polarity on the magneto-optical disk 6 in accordance with the supplied recording data. During this recording, the magnetic head 5 applies a bias magnetic field to the magneto-optical disk 6. Actually, mark edge recording as described later is performed in accordance with a precode output generated as described later based on the recording data.
[0015]
As will be described later, the recording position, that is, the pit formation position is controlled by means (not shown) for positioning the magnetic head 5, the optical pickup 7, and the like. For this reason, even during the recording operation, when the optical pickup 7 passes through the address portion or the like, an operation similar to the operation during reproduction as described later is performed.
[0016]
A method of associating each pit formed as described above with each bit in the precode output generated as described later based on the recording data will be described with reference to FIG. For example, a recording method in which a pit is formed for “1” and a pit is not formed for “0” during precode output is called a mark position recording method. On the other hand, a recording method in which the polarity inversion at the boundary of each bit in the precode output expressed by the edge of each pit corresponds to, for example, “1” is referred to as a mark edge recording method. At the time of reproduction, the boundary of each bit in the reproduction signal is recognized according to a read clock DCK generated as described later.
[0017]
Next, the configuration and operation of the reproduction system will be described. The optical pickup 7 irradiates the magneto-optical disk 6 with laser light and receives reflected light generated thereby to generate a reproduction signal. The playback signal is the sum signal R₊, Difference signal R_-And four types of signals, a focus error signal and a tracking error signal (not shown). Sum signal R₊Is supplied to the changeover switch 10 after gain adjustment or the like by the amplifier 8. The difference signal R_-Is supplied to the changeover switch 10 after gain adjustment or the like by the amplifier 9. Further, the focus error signal is supplied to a means (not shown) for eliminating the focus error. On the other hand, the tracking error signal is supplied to a servo system (not shown) and used in their operation.
[0018]
A changeover signal S as described later is supplied to the changeover switch 10. The change-over switch 10 follows the change-over signal S as follows:₊Or difference signal R_-Is supplied to the filter unit 11. That is, in the sector format of the magneto-optical disk 6 as will be described later, during the period in which the reproduction signal reproduced from the portion formed by embossing is supplied to the changeover switch 10, the sum signal R₊Is supplied to the filter unit 11. Further, during a period in which a reproduction signal reproduced from the magneto-optically recorded portion is supplied to the changeover switch 10, the difference signal R_-Is supplied to the filter unit 11.
[0019]
The switching signal S is generated as follows, for example. That is, first, a signal reproduced from a predetermined pattern defined in the sector format is detected from the reproduced signal. As such a predetermined pattern, for example, a sector mark SM described later is used. Then, the switching signal S is generated at a predetermined time point recognized by a method such as counting a read clock described later with reference to the time point when such detection is made.
[0020]
The filter unit 11 includes a low-pass filter that performs noise cut and a waveform equalizer that performs waveform equalization. As will be described later, the waveform equalization characteristics used in the waveform equalization processing at this time are adapted to the Viterbi decoding method performed by the Viterbi decoder 13. The A / D converter 12 supplied with the output of the filter unit 11 samples the reproduction signal value z [k] according to the read clock DCK supplied as described later. The Viterbi decoder 13 generates decoded data by the Viterbi decoding method based on the reproduction signal value z [k]. Such decoded data is a maximum likelihood decoded sequence for the recorded data recorded as described above. Therefore, when there is no decoding error, the decoded data matches the recorded data.
[0021]
The decoded data is supplied to the controller 2. As described above, the recording data is a codeword generated from user data by encoding such as channel encoding. Therefore, if the decoding error rate is sufficiently low, the decoded data can be regarded as recorded data as a code word. The controller 2 reproduces user data and the like by performing decoding processing corresponding to the above-described encoding such as channel encoding on the decoded data.
[0022]
The output of the filter unit 11 is also supplied to the PLL unit 14. The PLL unit 14 generates a read clock DCK based on the supplied signal. The read clock DCK is supplied to the controller 2, the A / D converter 12, the Viterbi decoder 13, and the like. The operations of the controller 2, the A / D converter 12, and the Viterbi decoder 13 are performed at a timing according to the read clock DCK. Further, the read clock DCK is supplied to a timing generator (not shown). The timing generator generates a signal for controlling the operation timing of the apparatus such as switching between recording / reproducing operations.
[0023]
In the reproduction operation as described above, the operation of each component of the reproduction system is optimized according to the quality of the reproduction signal in order to obtain more accurate reproduction data based on the reproduction signal reproduced from the magneto-optical disk 6. Is done. Such an operation is called calibration. For calibration, the quality of the playback signal may change depending on the characteristics of the recording medium, such as processing accuracy, and the recording / playback conditions, such as fluctuations in the power of the recording laser beam, ambient temperature, etc. This is for optimizing the parameters of the reproduction system to cope with the above.
[0024]
The contents of the calibration include, for example, adjustment of read laser light power of the optical pickup 7, adjustment of gains of the amplifiers 8 and 9, adjustment of waveform equalization characteristics of the filter unit 11, and amplitude used in the operation of the Viterbi decoder 13. For example, adjustment of the reference value. Such calibration is performed by a configuration not shown in FIG. 1 immediately after power-on or when the recording medium is replaced.
[0025]
[Overview of sector format of recording medium]
User data is recorded on the magneto-optical disk 6 by using sectors as recording / reproducing units. An example of the sector format used in the magneto-optical disk 6 will be described with reference to FIG. As shown in FIG. 3A, one sector has a header, ALPC, gap, VFO in the order of recording / reproduction._Three, Sync, data field, and buffer areas. The numbers given in FIG. 3 represent the number of bytes. On the magneto-optical disk 6, data that has been encoded such as block encoding is recorded. For example, 8 bits are converted into 12 channel bits and recorded.
[0026]
In an example of this sector format, a format with a user data amount of 1024 bytes and a format with a user data amount of 512 bytes are prepared. In the format in which the user data amount is 1024 bytes, the number of bytes in the data field is 670 bytes. Further, in the format in which the user data amount is 512 bytes, the number of bytes in the data field is 1278 bytes. In these two sector formats, the 63-byte pre-formatted header, ALPC, and 18 bytes in the gap area are the same.
[0027]
FIG. 3B shows an enlarged 63-byte header. The header is sector mark SM (8 bytes), VFO field VFO₁(26 bytes), address mark AM (1 byte), ID of ID field₁(5 bytes), VFO in the VFO field₂(16 bytes), address mark AM (1 byte), ID of ID field₂(5 bytes) and postamble PA (1 byte) are arranged in order.
[0028]
FIG. 3C shows an enlarged 18-byte ALPC and gap area. The 18 bytes are composed of a gap field (5 bytes), a flag field (5 bytes), a gap field (2 bytes), and ALPC (6 bytes).
[0029]
Next, these fields will be described. The sector mark SM is a mark for identifying the start of the sector, and has a pattern formed by embossing that does not occur in the RLL (1, 7) code. The VFO field is for synchronizing the VFO (Variable Frequency Oscillator) in the PLL unit 18 described above.₁, VFO₂And VFO_ThreeConsists of. VFO₁And VFO₂Is formed by embossing. Also, VFO_ThreeIs magneto-optically written when a recording operation is performed on the sector. VFO₁, VFO₂And VFO_ThreeHas a pattern (2T pattern) in which “0” and “1” of channel bits appear alternately. Therefore, when the time corresponding to the time length of one channel bit is T, a reproduction signal whose level is inverted every 2T is obtained when the VFO field is reproduced.
[0030]
The address mark AM is used to give the device byte synchronization for the subsequent ID field and has an embossed pattern that does not occur in the RLL (1,7) code. The ID field includes sector addresses, that is, track number and sector number information, and an error detection CRC byte for these pieces of information. The ID field consists of 5 bytes. ID₁And ID₂Thus, the same address information is recorded twice. The postamble PA has a pattern (2T pattern) in which channel bits “0” and “1” appear alternately. ID₁, ID₂The postamble PA is also formed by embossing. Thus, the header area is a preformatted area in which pits are formed by embossing.
[0031]
FIG. 3C shows an enlarged ALPC and gap area. No pit is formed in the gap. The first gap field (5 bytes) is the first field after the preformatted header, which ensures the time it takes for the device to complete processing after reading the header. The second gap field (2 bytes) is the subsequent VFO_ThreeThis is to allow the deviation of the position of the.
[0032]
A 5-byte flag field is recorded in the ALPC and gap area. When the sector data is recorded in the flag field, a continuous 2T pattern is recorded. An ALPC (Auto Laser Power Control) field is provided for testing the laser power during recording. The sync field (4 bytes) is provided for the device to obtain byte synchronization for the following data field and has a predetermined bit pattern.
[0033]
The data field is provided for recording user data. The above-mentioned 670-byte data field is composed of 512-byte user data, 144-byte error detection, correction parity, etc., a 12-byte sector write flag, and 2 bytes (FF). In the case of a data field of 1278 bytes, it consists of 1024 bytes of user data, 242 bytes of error detection and correction parity, and a 12-byte sector write flag. The last buffer field of the sector is used as a tolerance for electrical or mechanical errors.
[0034]
In the sector format example described above, the header is an area where pits are formed by embossing. The ALPC and gap area are areas that are not used during reproduction. In addition, VFO_ThreeThe sync field and the data field are areas of magneto-optically recorded data.
[0035]
[Outline of 4-value 4-state Viterbi decoding method]
Hereinafter, the Viterbi decoding method performed by the Viterbi decoder 13 will be described. As described above, user data is converted into codewords as recording data by various encoding methods. As the encoding method, an appropriate one is adopted according to the properties of the recording medium and the recording / reproducing method. In the magneto-optical disk apparatus, in block encoding, an RLL (Run Length Limited) encoding method is often used in which the Run Length, that is, the number of '0's between' 1 'and' 1 'is limited. Conventionally, several RLL encoding methods are used. In general, an m / n block code in which the number of “0” s between “1” and “1” is a minimum of d and a maximum of k is referred to as an RLL (d, k; m, n) code.
[0036]
For example, in a 2/3 block code, a block coding method in which the number of '0's between' 1 'and' 1 'is 1 at minimum and 7 at maximum is RLL (1, 7; 2, 3) A code. In general, since the RLL (1, 7; 2, 3) code is often referred to as an RLL (1, 7) code, in the following description, when simply expressed as an RLL (1, 7) code, RLL (1 , 7; 2, 3) Let us denote the code.
[0037]
A Viterbi decoding method can be used to decode a reproduction signal reproduced from data recorded by a combination of such an RLL encoding method and the mark edge recording method described above.
[0038]
Such an RLL encoding method can meet the conditions required for the encoding method from the two viewpoints of improving the recording density and ensuring the stability of the reproduction operation. First, as described above, the mark edge recording method corresponds to the reversal of the polarity expressed by the edge of each pit in the precode output generated as described later based on the recording data. As the number of “0” s between “1” and “1” increases, the number of bits recorded per pit can be increased. Therefore, the recording density can be increased.
[0039]
On the other hand, as described above, the read clock DCK necessary for adjusting the operation timing of the reproduction system is generated by the PLL unit 14 based on the reproduction signal. For this reason, if the number of “0” s between “1” and “1” is increased in the recorded data, the operation of the PLL unit becomes unstable during the reproducing operation, and therefore the entire reproducing operation is unstable. Become.
[0040]
Considering these two conditions, the number of '0's between' 1 'and' 1 'must be set within an appropriate range that is neither too much nor too little. The RLL encoding method is effective for setting the number of “0” in the recording data.
[0041]
Incidentally, as shown in FIG. 4, in the combination of the RLL (1, 7) encoding method and the mark edge recording method described above, “1” and “1” in the precode output generated based on the recording data are provided. Since at least one '0' is included between the two, the minimum inversion width is 2. As described later, a quaternary value is used as a method for decoding recorded data from a reproduction signal affected by intersymbol interference and noise when such an encoding method with a minimum inversion width of 2 is used. A four-state Viterbi decoding method can be applied.
[0042]
As described above, the waveform equalization processing is performed on the reproduced signal by the filter unit 11. For such waveform equalization processing performed as a preceding stage of the Viterbi decoding method, a partial response method that positively uses intersymbol interference is used. The waveform equalization characteristic used at this time is generally (1 + D).ⁿIs determined in consideration of the linear recording density and MTF (Modulation Transfer Function) of the recording / reproducing system. The waveform equalization processing using PR (1, 2, 1) for the data recorded by the combination of the RLL (1, 7) encoding method and the mark edge recording method described above is a quaternary 4-state Viterbi decoding method. The first stage.
[0043]
On the other hand, in the mark edge recording method, prior to actual recording on a magneto-optical disk medium or the like, precoding based on recording data encoded by the above-described RLL encoding or the like is performed. If the recording data string at each time point k is a [k] and the precode output based on this is b [k], the precoding is performed as follows.
[0044]
b [k] = mod2 {a [k] + b [k-1]} (1)
Such a precode output b [k] is actually recorded on a magneto-optical disk medium or the like. On the other hand, the waveform equalization processing with the waveform equalization characteristic PR (1, 2, 1) performed by the waveform equalizer in the filter unit 11 will be described. However, in the following description, the waveform equalization characteristic is PR (B, 2A, B) without normalizing the amplitude of the signal. Further, the value of the reproduction signal when noise is not taken into consideration is expressed as c [k]. Further, an actual reproduction signal including noise (that is, a reproduction signal reproduced from the recording medium) is expressed as z [k].
[0045]
In PR (B, 2A, B), the contribution of the amplitude at the time point k is 2A times the amplitude value with respect to the value of the reproduction signal at a certain time point k, and further the contribution of the amplitude at the preceding and succeeding time points k-1 and k + 1. Is B times the amplitude of the signal at each time point. Therefore, the maximum value of the value of the reproduction signal is when a pulse is detected at each of the time points k−1, k, and k + 1. In such a case, the maximum value of the reproduction signal value is as follows.
[0046]
B + 2A + B = 2A + 2B
Also, the minimum value of the reproduction signal is 0. However, in actual handling, as c [k], the following is used by subtracting A + B of the DC component.
[0047]
c [k] = B * b [k-2] + 2A * b [k-1] + B * b [k] -AB (2)
Accordingly, the reproduction signal c [k] when noise is not taken into consideration takes one of the values A + B, A, -A, and -A-B. In general, as one method for indicating the characteristics of a reproduction signal, for example, a unit obtained by superposing a large number of reproduction signals in units of five time points is referred to as an eye pattern. FIG. 5 shows an example of an eye pattern for an actual reproduction signal z [k] subjected to waveform equalization processing under PR (B, 2A, B) in a magneto-optical disk apparatus to which the present invention can be applied. . From FIG. 5, it can be confirmed that the value of the reproduction signal z [k] at each time point has a variation due to noise, but is almost one of A + B, A, -A, and -A-B. As will be described later, the values of A + B, A, -A, and -A-B are used as identification points.
[0048]
The outline of the Viterbi decoding method for decoding the reproduction signal subjected to the waveform equalization processing as described above is as follows. Step (1) Identify all possible states based on the encoding method and the recording method for the recording medium. Step {circle around (2)} Starting from each state at a certain time point, all state transitions that can occur at the next time point, recording data a [k] when each state transition occurs, and value c [k] of the reproduction signal are specified. . All the states and state transitions identified as a result of steps (1) and (2) and [recording data value a [k] / reproduction signal value c [k]] when each state transition occurs This is expressed as a state transition diagram. As will be described later, the state transition diagram in the four-value four-state Viterbi decoding method is as shown in FIG. The Viterbi decoder 13 is configured to perform a decoding operation based on this state transition diagram.
[0049]
Step (3) As described above, on the premise of the state transition diagram, the most likely state transition based on the reproduction signal z [k] reproduced from the recording medium at each time point k is selected. However, as described above, z [k] is waveform equalized in the previous stage supplied to the Viterbi decoder 13. Each time such a most likely state transition is selected, the recording data a [k] described in the state transition diagram is used as a decoded value in correspondence with the selected state transition. Decoded data a ′ [k] as a maximum likelihood decoded value sequence for the data can be obtained. However, the configuration for obtaining the maximum likelihood decoded value sequence from the decoded data value at each time point k is a PMU 23 in the Viterbi decoder 13 described later. Therefore, as described above, the decoded data string a ′ [k] matches the recording data string a [k] when there is no decoding error. Steps (1) to (3) will be described in detail below.
[0050]
Step (1) above will be described. First, as a state used here, a state at a certain time point k is defined as follows using the precode output at time point k and before. That is, the state when n = b [k], m = b [k-1], and l = b [k-2] is defined as Snml. With this definition, 2^ThreeHowever, as described above, the states that can actually occur are limited based on the encoding method and the like. In the recording data string a [k] encoded as the RLL (1, 7) code, since at least one “0” is included between “1” and “1”, two or more “1” s are included. 'Is not continuous. A certain condition is imposed on the precode output b [k] based on such a condition imposed on the recording data string a [k], and a limit is imposed on a state that can be generated as a result.
[0051]
Such restrictions will be specifically described. As described above, in a recording data string generated by RLL (1, 7) encoding, there can be no two or more consecutive “1” s, that is, the following.
[0052]
a [k] = 1, a [k-1] = 1, a [k-2] = 1 (3)
a [k] = 1, a [k-1] = 1, a [k-2] = 0 (4)
a [k] = 0, a [k-1] = 1, a [k-2] = 1 (5)
If the conditions imposed on b [k] are examined according to the above-described equation (1) based on such conditions imposed on the recording data string, it can be seen that the two states S010 and S101 cannot occur. . Thus, possible states are 2^Three-2 = 6.
[0053]
Next, step (2) will be described. In order to obtain a state that can occur at the next time point j + 1 starting from the state at a certain time point j, it is necessary to examine separately when the value a [j + 1] of the recording data at the time point j + 1 is 1 and 0. There is.
[0054]
Here, the state S000 will be described as an example. According to the above equation (1), the recording data to be precoded as S000, that is, n = b [j] = 0, l = b [j-1] = 0, m = b [j-2] = 0, The following two are conceivable.
[0055]
a [j] = 0, a [j-1] = 0, a [j-2] = 1 (6)
a [j] = 0, a [j-1] = 0, a [j-2] = 0 (7)
[When a [j + 1] = 1]
At this time, b [j + 1] is calculated as follows according to the equation (1).
[0056]

Therefore, the value of the reproduction signal c [j] is calculated as follows according to the above-described equation (2).
[0057]

The state Snlm at the next time point j + 1 is n = b [j + 1], l = b [j], and m = b [j-1]. As described above, b [j + 1] = 1, b [j] = 0, and b [j−1] = 0, so that the state at the next time point j + 1 is S100. Therefore, when a [j + 1] = 1, it can be specified that the transition of S000 → S100 occurs.
[0058]
[When a [j + 1] = 0]
At this time, b [j + 1] is calculated as follows according to the equation (1).
[0059]

Therefore, the value of the reproduction signal c [j + 1] is calculated as follows according to the above-described equation (2).
[0060]

The state Snlm at the next time point j + 1 is n = b [j + 1], l = b [j], and m = b [j-1]. As described above, b [j + 1] = 0, b [j] = 0, and b [j-1] = 0, so that the state at the next time point is S000. Therefore, when a [j + 1] = 0, it can be specified that the transition S000 → S000 occurs.
[0061]
In this way, for each state other than S000 at time point j, the state transition that can occur at the next time point j + 1 starting from them, the recorded data value a [j + 1] and the reproduction when such state transition occurs The correspondence with the signal value c [j + 1] can be obtained.
[0062]
As described above, for each state, the correspondence between the state transitions that can occur from these points and the values of the recording data and the reproduction signal when each state transition occurs is shown in the form of the figure. FIG. Time points j and j + 1 described above are not special time points. Therefore, the correspondence between the state transitions that can be obtained as described above and the values of the recording data and the reproduction signal associated therewith can be applied at any point in time. For this reason, in FIG. 6, the value of the recording data accompanying the state transition occurring at an arbitrary time point k is represented as a [k], and the value of the reproduction signal is represented as c [k].
[0063]
In FIG. 6, the state transition is represented by an arrow. Further, the reference numerals attached to the respective arrows indicate [recording data value a [k] / reproduction signal value c [k]]. There are two types of state transitions starting from states S000, S001, S111, and S110, whereas only one type of transition can occur starting from states S011 and S100.
[0064]
Furthermore, in FIG. 6, S000 and S001 both take a value of c [k] = − A for a [k] = 1, and transition to S100. On the other hand, for a [k] = 0, the value is c [k] = − A−B, and the process transitions to S000. Similarly, S111 and S110 take the same value of c [k + 1] for the same value of a [k + 1] and transition to the same state. Therefore, S000 and S001 can be collectively expressed as S0, and S111 and S110 can be collectively expressed as S2. Further, FIG. 7 shows an arrangement of S011 as S3 and S100 as S1.
[0065]
As described above, FIG. 7 is a state transition diagram used in the four-value four-state Viterbi decoding method. FIG. 7 shows four states of S0 to S3 and four values of −A−B, −A, A, and A + B as values of the reproduction signal c [k + 1]. There are two state transitions starting from states S0 and S2, whereas there are only one state transition starting from states S1 and S3.
[0066]
On the other hand, a trellis diagram as shown in FIG. 8 is used as a format for expressing state transitions along time. Although FIG. 8 shows a transition between two time points, a transition between a larger number of time points can also be shown. As time elapses, the state of transition to the right time point is expressed. Accordingly, a horizontal arrow represents a transition to the same state such as S0 → S0, and a diagonal arrow represents a transition to a different state such as S1 → S2.
[0067]
A method of selecting the most likely state transition from the actual reproduced signal z [k] including noise on the premise of step (3) of the above Viterbi decoding method, that is, the state transition diagram shown in FIG. .
[0068]
In order to select the most likely state transition, first, for the state at a certain time point k, the sum of the likelihoods of the state transitions between multiple time points that have passed through in the process of reaching that state is calculated, and further, It is necessary to compare the likelihood sums and select the most likely decoded sequence. Such a sum of likelihoods is called a path metric.
[0069]
In order to calculate the path metric, it is first necessary to calculate the likelihood of state transition between adjacent time points. Such likelihood calculation is performed as follows based on the value of the reproduction signal z [k] with reference to the state transition diagram described above. First, as a general explanation, consider the case where the state Sa is at the time point k-1. At this time, when the reproduction signal z [k] is input to the Viterbi decoder 31, the likelihood that the state transition to the state Sb occurs is calculated according to the following equation. However, the state Sa and the state Sb are any of the four states described in the state transition diagram of FIG.
[0070]
(Z [k] -c (Sa, Sb))²  (12)
In the above equation, c (Sa, Sb) is the value of the reproduction signal described in the state transition diagram of FIG. 7 for the state transition from the state Sa to the state Sb. That is, in FIG. 7 described above, for example, a value calculated as −A for the state transition S0 → S1. Therefore, Expression (12) is a Euclidean distance between the value of the actual reproduction signal z [k] including noise and the value of the reproduction signal c (Sa, Sb) calculated without considering the noise. The path metric at a certain time point is defined as the sum of the likelihoods of state transitions between such adjacent time points up to that time point.
[0071]
By the way, consider the case where the state Sa is at time k. In this case, if the state that can transition to the state Sa at the time point k−1 is Sp, the path metric L (Sa, k) is calculated as follows using the path metric at the time point k−1. .
[0072]
L (Sa, k)
= L (Sp, k-1) + (z [k] -c (Sp, Sa))²  (13)
That is, the path metric L (Sp, k−1) when the state Sp is reached at the time point k−1 and the likelihood of the state transition Sp → Sa occurring between the time points k−1 and k (z [k ] -C (Sp, Sa))²And the path metric L (Sa, k) is calculated. This (z [k] -c (Sp, Sa))²The likelihood of the latest state transition such as is called a branch metric. However, the branch metric here is different from the branch metric calculated by the branch metric calculation circuit (BMC) 20 in the Viterbi decoder 13 described later, that is, the branch metric corresponding to the standardized metric. Care must be taken.
[0073]
In addition, when the state Sa is at the time point k, there may be a plurality of states that can transition to the state Sa at the time point k-1. In FIG. 7, states S0 and S2 are such cases. That is, when the state is the state S0 at the time point k, there are two states, S0 and S3, that can transition to the state S0 at the time point k-1. In addition, when the state is the state S2 at the time point k, there are two states S1 and S2 that can transition to the state S2 at the time point k-1. As a general explanation, when there are two states, Sp and Sq, at the time point k and the state Sa can transition to the state Sa at the time point k−1, the path metric L (Sa, k) is It is calculated as follows:
[0074]

That is, when the state Sp is reached at the time point k-1 and the state Sa is reached by the state transition of Sp → Sa, and when the state Saq is reached at the time point k-1 and the state Sa is reached by the state transition of Sq → Sa. Compute the sum of likelihoods for each of. Then, the calculated values are compared, and the smaller value is set as the path metric L (Sa, k) for the state Sa at the time point k.
[0075]
When such calculation of the path metric is specifically applied to the quaternary 4-state described above with reference to FIG. 7, the path metric L (0, k) for each of the states S0, S1, S2, and S3 at the time point k. L (1, k), L (2, k) and L (3, k) are path metrics L (0, k−1) to L (3, k) for the states S0 to S3 at the time point k−1. -1) can be used to calculate as follows:
[0076]

As described above, it is only necessary to compare the path metric values calculated in this way and select the most likely state transition. By the way, in order to select the most likely state transition, it is only necessary to compare the path metric values without calculating the path metric values themselves. Therefore, in the actual 4-value 4-state Viterbi decoding method, the calculation based on z [k] at each time point k is facilitated by using a standardized path metric as defined below instead of the path metric. To be made.
[0077]
m (i, k)
= [L (i, k) -z [k]²-(A + B)²] / 2 / (A + B) (19)
When Expression (19) is applied to each state of S0 to S3, a specific standardized path metric does not include square calculation as follows. For this reason, the calculation in the addition, comparison, and selection circuit (ACS) 21 described later can be facilitated.
[0078]

However, α and β in the formulas (20) to (23) are as follows.
[0079]
α = A / (A + B) (24)
β = B × (B + 2 × A) / 2 / (A + B) (25)
FIG. 9 shows the state transition conditions in the four-value four-state Viterbi decoding method based on such a normalized path metric. Since there are two formulas for selecting one of the four standardized path metrics, there are 2 × 2 = 4 conditions.
[0080]
[Outline of 4-value 4-state Viterbi decoder]
The Viterbi decoder 13 that implements the above-described four-value four-state Viterbi decoding method will be described below. FIG. 10 shows the overall configuration of the Viterbi decoder 13. The Viterbi decoder 13 includes a branch metric calculation circuit (hereinafter referred to as BMC) 20, an addition, comparison and selection circuit (hereinafter referred to as ACS) 21, a compression and latch circuit 22, and a path memory unit (hereinafter referred to as PMU). 23). By supplying the above-described read clock DCK (hereinafter simply referred to as a clock) to each of these components, the operation timing of the entire Viterbi decoder 13 is matched. Hereinafter, each component will be described.
[0081]
The BMC 20 calculates branch metric values BM0, BM1, BM2, and BM3 corresponding to the normalized path metric based on the input reproduction signal z [k]. BM0 to BM3 are as follows required to calculate the normalized path metric of the above-described equations (20) to (23).
[0082]
BM0 = z (k) (26)
BM1 = α × z [k] −β (27)
BM2 = −z (k) (28)
BM3 = −α × z [k] −β (29)
Α and β necessary for this calculation are reference values calculated by the BMC 20 according to the above-described equations (24) and (25). Such calculation is performed based on the values of the discrimination points -AB, -A, A, and A + B that are detected by a method such as envelope detection based on the reproduction signal z [k] and supplied to the BMC 20.
[0083]
The values of BM0 to BM3 are supplied to the ACS 21. On the other hand, the ACS 21 is supplied with values of standardized path metrics one clock before (compressed as described later) M0, M1, M2, and M3 from the compression and latch circuit 22 as described later. . Then, M0 to M3 and BM0 to BM3 are added to calculate the latest normalized path metric values L0, L1, L2, and L3 as described later. Since M0 to M3 are compressed, an overflow when calculating L0 to L3 can be avoided.
[0084]
Further, the ACS 21 selects the most likely state transition based on the latest standardized path metric values L0 to L3, as described later, and is supplied to the path memory 23 corresponding to the selection result. The selection signals SEL0 and SEL2 are set to “High” or “Low”.
[0085]
The ACS 21 supplies L0 to L3 to the compression and latch circuit 22. The compression and latch circuit 22 compresses the supplied L0 to L3 and then latches them. Thereafter, it is supplied to the ACS 21 as standardized path metrics M0 to M3 one clock before.
[0086]
As a compression method at this time, for example, as shown below, one of the latest standardized path metrics L0 to L3, for example, L0 is uniformly subtracted.
[0087]
M0 = L0−L0 (30)
M1 = L1-L0 (31)
M2 = L2-L0 (32)
M3 = L3-L0 (33)
As a result, M0 always takes a value of 0, but in the following description, it is expressed as M0 as it is in order not to impair generality. The difference between the values of M0 to M3 calculated by the equations (30) to (33) is equal to the difference between the values of L0 to L3. As described above, in selecting the most likely state transition, only the value difference between the standardized path metrics becomes a problem. Accordingly, such a compression method is effective as a method for preventing overflow by compressing the value of the normalized path metric without affecting the selection result of the most likely state transition. In this way, the ACS 21 and the compression and latch circuit 22 form a loop related to the calculation of the normalized path metric.
[0088]
The ACS 21 described above will be described in more detail with reference to FIG. The ACS 21 is composed of six adders 51, 52, 53, 54, 56, 58 and two comparators 55, 57. On the other hand, as described above, the ACS 21 is supplied with the compressed standardized path metric values M0 to M3 one branch before and the branch metric values BM0 to BM3 corresponding to the standardized path metrics.
[0089]
The adder 51 is supplied with M0 and BM0. The adder 51 adds these to calculate L00 as follows.
[0090]
L00 = M0 + BM0 (34)
As described above, M0 is a compressed standardized path metric corresponding to the sum of the state transitions that have passed through when state S0 is reached at time point k-1. BM0 is a value calculated according to the above equation (26) based on the reproduction signal z [k] input at the time point k, that is, the value of z [k] itself. Therefore, the value of the equation (34) is obtained by calculating the value of m (0, k−1) + z [k] in the above equation (20) under the action of compression as described above. That is, the calculated value corresponds to the state S0 at the time point k-1 and finally the state transition S0 by the state transition S0 → S0 at the time point k.
[0091]
On the other hand, M3 and BM1 are supplied to the adder 52. The adder 51 adds these to calculate L30 as follows.
[0092]
L30 = M3 + BM1 (35)
As described above, M3 is a compressed standardized path metric corresponding to the sum of the state transitions that have passed through when state S3 is reached at time point k-1. Further, BM1 is calculated according to the above equation (27) based on the reproduction signal z [k] input at the time point k, that is, α × z [k] −β. Therefore, the value of the equation (35) is calculated as the value of m (3, k−1) + α × z [k] −β in the above equation (20) under the action of compression as described above. It will be a thing. That is, the calculated value corresponds to the state S3 at the time point k-1 and finally the state transition S0 by the state transition S3 → S0 at the time point k.
[0093]
The above L00 and L30 are supplied to the comparator 55. The comparator 55 compares the values of L00 and L30, sets the smaller one as the latest normalized path metric L0, and switches the polarity of the selection signal SEL0 as described above according to the selection result. Such a configuration corresponds to the selection of the minimum value in equation (20). That is, when L00 <L30 (in this case, S0 → S0 is selected), L00 is output as L0, and SEL0 is set to “Low”, for example. If L30 <L00 (S3 → S0 is selected at this time), L30 is output as L0, and SEL0 is set to “High”, for example. As described later, SEL0 is supplied to the A-type path memory 24 corresponding to the state S0.
[0094]
As described above, the adders 51 and 52 and the comparator 55 select the most likely state transition at the time point k from S0 → S0 and S3 → S0 corresponding to the above equation (20). Perform the action. Then, the latest standardized path metric L0 and the selection signal SEL0 are output according to the selection result.
[0095]
The adder 56 is supplied with M0 and BM1. The adder 51 adds these to calculate the following L1.
[0096]
L1 = M0 + BM1 (36)
As described above, M0 is a compressed standardized path metric corresponding to the sum of the state transitions that have passed through when state S0 is reached at time point k-1. Further, BM1 is calculated according to the above equation (27) based on the reproduction signal z [k] input at the time point k, that is, α × z [k] −β. Therefore, the value of the equation (36) is calculated as the value of the right side m (0, k−1) + α × z [k] −β of the equation (21) under the action of compression as described above. It will be a thing. That is, the calculated value corresponds to the state S0 at the time point k-1 and finally the state transition S1 by the state transition S0 → S1 at the time point k. Corresponding to the fact that Expression (21) does not select a value, the output of the adder 56 is directly used as the latest normalized path metric L1.
[0097]
The adder 53 is supplied with M2 and BM2. The adder 53 adds these to calculate L22 as follows.
[0098]
L22 = M2 + BM2 (37)
As described above, M2 is a compressed standardized path metric corresponding to the sum of the state transitions that have passed through when state S2 is reached at time point k-1. Also, BM0 is calculated according to the above equation (28) based on the reproduction signal z [k] input at the time point k, that is, −z [k]. Therefore, the value of Expression (37) is the value of m (2, k−1) −z [k] in Expression (22) described above under the action of compression as described above. . That is, the calculated value corresponds to the state S2 at the time point k-1 and finally the state transition S2 by the state transition S2 → S2 at the time point k.
[0099]
On the other hand, M1 and BM3 are supplied to the adder 54. The adder 53 adds these to calculate L12 as follows.
[0100]
L12 = M1 + BM3 (38)
As described above, M1 is a compressed standardized path metric corresponding to the sum of the state transitions that have passed through when state S1 is reached at time point k-1. Further, BM3 is calculated according to the above equation (29) based on the reproduction signal z [k] input at the time point k, that is, −α × z [k] −β. Therefore, the value of the equation (38) is calculated as the value of m (1, k−1) −α × z [k] −β in the above equation (22) under the action of compression as described above. Will be. That is, the calculated value corresponds to the state S1 at the time point k-1 and finally the state transition S2 by the state transition S1 → S2 at the time point k.
[0101]
The above L22 and L12 are supplied to the comparator 57. The comparator 57 compares the values of L22 and L12, sets the smaller one as the latest standardized path metric L2, and switches the polarity of the selection signal SEL2 as described above according to the selection result. Such a configuration corresponds to the selection of the minimum value in Equation (22). That is, when L22 <L12 (in this case, S2 → S2 is selected), L22 is output as L2, and SEL2 is set to “Low”, for example. When L12 <L22 (S1 → S2 is selected at this time), L12 is output as L2, and SEL2 is set to “High”, for example. SEL2 is supplied to the A-type path memory 26 corresponding to the state S2, as will be described later.
[0102]
As described above, the adders 53 and 54 and the comparator 57 select the most likely state transition at the time point k from S1 → S2 and S2 → S2 corresponding to the above equation (22). . Then, the latest standardized path metric L2 and the selection signal SEL2 are output according to the selection result.
[0103]
Further, M2 and BM3 are supplied to the adder 58. The adder 58 adds these to calculate the following L3.
[0104]
L3 = M2 + BM3 (39)
As described above, M2 is a compressed standardized path metric corresponding to the sum of the state transitions that have passed through when state S2 is reached at time point k-1. Further, BM3 is calculated according to the above equation (29) based on the reproduction signal z [k] input at the time point k, that is, −α × z [k] −β. Therefore, the value of the equation (39) is calculated as the value of the right side m (2, k−1) + α × z [k] −β of the equation (23) under the action of the compression as described above. It will be a thing. That is, the calculated value corresponds to the state S0 at the time point k-1 and finally the state transition S3 by the state transition S2 → S3 at the time point k. Corresponding to the fact that Expression (23) does not select a value, the output of the adder 58 is directly used as the latest standardized path metric L3.
[0105]
As described above, the path memory unit (hereinafter referred to as PMU) 23 operates in accordance with SEL0 and SEL2 output from the ACS 21, whereby the decoded data a ′ as the maximum likelihood decoding sequence for the recorded data a [k]. [K] is generated. The PMU 23 includes two A-type path memories and two B-type path memories in order to cope with the state transition between the four states shown in FIG.
[0106]
An A-type path memory has two transitions (that is, a transition from itself and a transition from one other state) as transitions to that state, and two transitions starting from that state. That is, it is configured to cope with a state having (ie, a transition reaching itself and a transition reaching another state). Therefore, the A-type path memory corresponds to S0 and S2 among the four states shown in FIG.
[0107]
On the other hand, the B-type path memory is configured to correspond to a state in which there is only one transition leading to that state and only one transition starting from that state. Therefore, the B-type path memory corresponds to S1 and S3 among the four states shown in FIG.
[0108]
In order for the two A-type path memories and the two B-type path memories to perform the operation according to the state transition diagram shown in FIG. 7, the PMU 23 delivers the decoded data as shown in FIG. Composed. That is, the A-type path memory 24 corresponds to S0, and the A-type path memory 26 corresponds to S2. Further, the B-type path memory 25 corresponds to S1, and the B-type path memory 27 corresponds to S3. According to this configuration, the state transitions that can occur from S0 are S0 → S0 and S0 → S1, and the state transitions that can occur from S2 are S2 → S2 and S2 → S3. In addition, the state transition that can occur from S1 is only S1 → S2, and the state transition that can occur from S3 is only S3 → S0.
[0109]
A detailed configuration of the A-type path memory 24 is shown in FIG. The A-type path memory 24 is formed by alternately connecting a number of flip-flops and selectors corresponding to the path memory length. FIG. 10 shows a configuration corresponding to a decoded data length of 14 bits. That is, 14 selectors 31₁~ 31₁₄And 15 flip-flops 30₀~ 30₁₄It is what has. Selector 31₁~ 31₁₄Both receive two data and selectively supply one of them to the subsequent stage. Also, flip-flop 30₀~ 30₁₄Is supplied with the clock, the operation timing of the entire A-type path memory 24 is adjusted.
[0110]
As described above with reference to FIG. 7, the transition to the state S0 is S0 → S0, that is, a transition inherited from itself, and S3 → S0. As a configuration corresponding to such a situation, each selector includes data supplied from the preceding flip-flop, that is, decoded data corresponding to S0 → S0, and data supplied from the B-type path memory 27 corresponding to the state S3, that is, The decrypted data PM3 corresponding to S3 → S0 is received. Further, each selector is supplied with SEL0 from ACS21. Then, according to the polarity of SEL0, one of the two supplied decoded data is supplied to the subsequent flip-flop. In addition, the decoded data supplied to the flip-flop at the subsequent stage is also supplied as PM0 to the B-type path memory 25 corresponding to the state S1.
[0111]
That is, for example, the selector 31₁₄Is the preceding flip-flop 30₁₃And the data of the 14th bit position of PM3 consisting of 14 bits supplied from the B-type path memory 27 are received. Then, the data selected as follows from these two pieces of data is converted into the flip-flop 30 at the subsequent stage.₁₄To supply. As described above, SEL0 is set to “Low” or “High” depending on the selection result. For example, when SEL0 is “Low”, the previous flip-flop 30₁₃The data from is selected. When SEL0 is “High”, for example, data at the 14th bit position of PM3 is selected. The selected data is stored in the subsequent flip-flop 30.₁₄And is supplied as data at the 14th bit position of PM0 to the B-type path memory 25 corresponding to the state S1.
[0112]
Another selector 31 in the A-type path memory 24₁~ 31₁₃The same operation is performed according to the polarity of SEL0. Therefore, as a whole of the A-type path memory 24, when SEL0 is “Low”, for example, in the A-type path memory 24, each flip-flop performs a serial shift that inherits the data of the flip-flop located in the preceding stage. . Further, when SEL0 is “High”, for example, parallel loading is performed to inherit the 14-bit decoded data PM3 supplied from the B-type path memory 27. In either case, the inherited decoded data is supplied to the B-type path memory 25 as 14-bit decoded data PM0.
[0113]
Further, the flip-flop 30 as the first processing stage₀'0' is always input in synchronization with the clock. In such an operation, in any of the state transitions S0 → S0 and S2 → S0 leading to S0, the decoded data is “0” as shown in FIG. 7, so that the latest decoded data is always “0”. It corresponds.
[0114]
As described above, the configuration itself of the A-type path memory 26 corresponding to S2 is exactly the same as that of the A-type path memory 24. However, the selection signal input from the ACS 21 is SEL2. As shown in FIG. 6, transitions to state S2 include S2 → S2, that is, a transition inherited from itself and S1 → S2. Therefore, PM1 is supplied from the B-type path memory 25 corresponding to the state S1. Further, PM2 is supplied to the B-type path memory 27 corresponding to the state S3 in response to the fact that the state that can occur from the state S2 is S2, that is, itself and S3.
[0115]
Also in the A-type path memory 26 corresponding to S2, '0' is always input to the flip-flop as the first processing stage in synchronization with the clock. In such an operation, in any of the state transitions S2 → S2 and S1 → S0 up to S2, the decoded data is “0” as shown in FIG. 7, so that the latest decoded data is always “0”. It corresponds.
[0116]
On the other hand, the detailed configuration of the B-type path memory 25 is shown in FIG. The B-type path memory 25 is formed by connecting a number of flip-flops corresponding to the path memory length. FIG. 13 shows a configuration corresponding to a decoded data length of 14 bits. That is, 15 flip-flops 32₀~ 32₁₄It is what has. Flip-flop 32₀~ 32₁₄The clock is supplied to the operation timing of the B-type path memory 25 as a whole.
[0117]
Each flip-flop 32₁~ 32₁₄The 14-bit decoded data is supplied as PM0 from the A-type path memory 24 corresponding to the state S0. For example, flip-flop 32₁Is supplied with the first bit of PM0. Each flip-flop 32₁~ 32₁₄Holds the supplied value for one clock. Then, it is output as 14-bit decoded data PM1 to the A-type path memory 26 corresponding to the state S2. For example, flip-flop 32₁Outputs the second bit of PM1.
[0118]
Another selector 32 in the B-type path memory 25₁~ 32₁₃The same operation is also performed at. Therefore, the B-type path memory 25 as a whole receives the 14-bit decoded data PM0 supplied from the A-type path memory 24 and supplies the A-type path memory 26 with 14-bit decoded data PM1.
[0119]
Also, flip-flop 32₀'1' is always input in synchronization with the clock. This operation corresponds to the fact that the decoded data is “1” when the latest state transition is S0 → S1, as shown in FIG.
[0120]
Further, as described above, the B-type path memory 27 corresponding to the state S3 has the same configuration as the B-type path memory 25. However, as shown in FIG. 7, since the transition to the state S3 is S2 → S3, PM2 is supplied from the A-type path memory 26 corresponding to the state S2. Further, PM3 is supplied to the A-type path memory 24 corresponding to the state S0 in response to the fact that the state that can occur from the state S3 is S0. Also in the B-type path memory 27, '1' is always input to the flip-flop serving as the first processing stage in synchronization with the clock. This operation corresponds to the fact that the decoded data is “1” when the latest state transition is S2 → S3, as shown in FIG.
[0121]
As described above, each of the four path memories in the PMU 23 generates decoded data. The four pieces of decoded data generated in this way coincide with each other when an accurate Viterbi decoding operation is always performed. By the way, in the actual Viterbi decoding operation, mismatching may occur in four pieces of decoded data. Such inconsistency is caused by an inaccurate Viterbi decoding operation due to factors such as an error in detecting the above-described discrimination points A and B due to the influence of noise included in the reproduction signal. .
[0122]
In general, the probability that such inconsistency occurs can be reduced by setting the number of processing stages of the path memory sufficiently large in accordance with the quality of the reproduction signal. That is, when the quality of the reproduced signal, such as C / N, is good, the probability that mismatch between decoded data will occur is small even if the number of processing stages of the path memory is relatively small. On the other hand, when the quality of the reproduced signal is not good, it is necessary to increase the number of processing steps of the path memory in order to reduce the probability that the above-described mismatch occurs. If the number of processing stages of the path memory is relatively small with respect to the quality of the reproduced signal and the probability that a mismatch between the decoded data cannot be sufficiently reduced, a method such as majority decision is used from the four decoded data. Therefore, a configuration (not shown) that selects a more accurate one is provided in the subsequent stage of the four path memories in the PMU 23.
[0123]
[Viterbi decoding methods other than quaternary 4-state Viterbi decoding methods]
In the quaternary 4-state Viterbi decoding method described above, the waveform equalization characteristic used in the filter unit 11 is PR (1, 2, 1), and the RLL (1, 7) code is adopted as the recording data. Used for. For example, when the recording linear density is 0.40 μm, the laser wavelength is 685 nm, and NA = 0.55, it is optimal to set the waveform equalization characteristic to PR (1, 2, 1) and use the 4-value 4-state Viterbi decoding method. It becomes. On the other hand, other types of Viterbi decoding methods may be used depending on the waveform equalization characteristics or the encoding method for generating the recorded data.
[0124]
For example, when the waveform equalization characteristic is PR (1, 1) and an RLL (1, 7) code is used as recording data, a ternary 4-state Viterbi decoding method is used. When the waveform equalization characteristic is PR (1, 3, 3, 1) and the RLL (1, 7) code is used as the recording data, the 7-value 6-state Viterbi decoding method is used. Among such Viterbi decoding methods, a waveform equalization characteristic that is one of the elements for selecting which one to use is employed that has a good degree of compatibility with the intersymbol interference on the reproduced signal. Therefore, as described above, it is optimal in consideration of the linear recording density and MTF.
[0125]
In addition, the value of the discrimination point may differ from the theory due to a deviation from the theoretical value of the waveform equalization characteristic, amplitude fluctuation of the reproduction signal, asymmetric distortion, and the like. In consideration of such a case, the Viterbi decoding method may be modified and used. For example, in the four-value four-state Viterbi decoding method, considering that it is difficult to accurately set the waveform equalization characteristic to PR (1, 2, 1), it is assumed that there are six identification points as will be described later. The 6-value 4-state Viterbi decoding method may be used.
[0126]
The present invention can be applied to an example of the magneto-optical disk device as described above. That is, the present invention adapts the amplitude reference value to the reproduction signal by updating the amplitude reference value for each read clock based on the state transition selected by the operation of the Viterbi decoder. Control is performed so that the start point is after the time when the read clock is locked to the reproduction signal.
[0127]
In order to update the amplitude reference value based on the state transition selected by the operation of the Viterbi decoder, data representing the state transition itself is used instead of the decoded data as a series of decoded data values corresponding to the state transition. Necessary. Therefore, in the Viterbi decoder according to an embodiment of the present invention described below, a state that expresses a selected state transition itself by using a state data value that represents the state itself instead of a decoded data value It is made to generate data. Therefore, a status memory unit (hereinafter referred to as SMU) that generates a series of state data values as described later is used instead of the path memory unit PMU in the above-described example of the magneto-optical disk device.
[0128]
For example, when there are four states such as a four-value four-state Viterbi decoding method, the four states can be expressed by two bits, and thus such two-bit data can be used as a state data value. Therefore, S0, S1, S2, and S3 in FIG. 7 can be expressed using 2-bit status data values 00, 01, 11, and 10, respectively. Therefore, in the following description, S0, S1, S2, and S3 in FIG. 7 are expressed as S00, S01, S11, and S10, respectively.
[0129]
In the following description, PR (α, β, γ) is assumed as a waveform equalization characteristic instead of the above-described PR (B, 2A, B). Such a premise takes into account that in an actual magneto-optical disk device or the like, it is difficult to obtain an ideal partial response characteristic, and the waveform equalization characteristic is often asymmetric.
[0130]
The reason why it is difficult to obtain the ideal partial response characteristics is the limit of the waveform equalizer operation accuracy, asymmetry (waveform asymmetry) due to the laser power during recording being too large or too small, and the playback signal. There is a phase error of the read clock used when sampling by the A / D converter.
[0131]
When considered in the same manner as in the case of the above four-value four-state Viterbi decoding method, encoding with RLmin = 2 such as RLL (1, 7) encoding is performed at the time of recording, and the partial response characteristic at the time of reproduction is PR ( In the case of (α, β, γ), it can be seen that there are 6 values and 4 states. That is, 2 other than the two states excluded by the condition of RLmin = 2^Three-2 = reproduction after waveform equalization in the ideal case where there is no discrimination point value, that is, no noise, for each of the set of six {b [j-1], b [j], b [j + 1]} The signal value c [j + 1] takes different values.
[0132]
Such six discrimination point values are denoted as cpqr. Here, p, q, and r represent b [j-1], b [j], and b [j + 1], respectively. Therefore, the branch metric as defined is as follows. Here, since RLmin = 2, it should be noted that c010 and c101 are absent. FIG. 14 shows the relationship between the value of each identification point and the state transition. The following description is made on the premise of 6-value 4-state according to the state transition diagram of FIG.
[0133]
Further, branch metrics calculated corresponding to the six state transitions in FIG. 14 are expressed as follows. First, a 2-bit state data value representing the state before the transition and the state after the transition is written and arranged into a string of four numbers. Next, a branch metric that can occur during one read clock is expressed as a string of three numbers by making the two numbers (that is, the second and third) closer to the center into one number. . For example, the branch metric accompanying the state transition S11 → S10 is expressed as bm110. In this way, branch metrics corresponding to the six types of state transitions in FIG. 14 can be expressed as shown in FIG.
[0134]
Further, the branch metric defined as the Euclidean distance between the actual reproduction signal value z [k] sampled by the A / D converter operating according to the read clock and the value of each discrimination point is calculated as follows.
[0135]
bm000 = (z [k] -c000)²  (40)
bm001 = (z [k] −c001)²  (41)
bm011 = (z [k] −c011)²  (42)
bm111 = (z [k] -c111)²  (43)
bm110 = (z [k] −c110)²  (44)
bm100 = (z [k] −c100)²  (45)
When the branch metric is calculated in this way, the value of each discrimination point is directly used as the amplitude reference value. When the standardized path metric is used for the purpose of avoiding the square calculation or the like, the branch metric corresponding to the standardized path metric is different from that according to the equations (40) to (45). In such a case, the value of each discrimination point cannot be used as it is as the amplitude reference value, but the present invention can be applied.
[0136]
Using such branch metric values, the path metric mij [k] of the state Sij at the time point k is calculated as follows. These equations correspond to the above (15) to (18) in the four-value four-state Viterbi decoding method.
[0137]

With reference to FIG. 16, the overall configuration of an embodiment of the present invention will be described. In one embodiment of the present invention, the present invention is applied to a magneto-optical disk apparatus. The same components as those in the example of the magneto-optical disk device described above with reference to FIG. The servo system and the like (not shown) are the same as those of the above-described magneto-optical disk device.
[0138]
The recording system is the same as the above-described example of the magneto-optical disk device. However, a signal for controlling the laser power supplied from the apparatus control unit (hereinafter referred to as CPU) 103 to the LPC 4 is illustrated. The CPU 103 has a function of controlling operation parameters and the like of components in the recording system and the reproducing system, and is also provided in the above-described example of the magneto-optical disk device. Although not shown in FIG. 1, it is shown in FIG. 16 in order to clarify the description of the embodiment of the present invention. Further, the CPU 103 supplies a signal for controlling the gain to the amplifiers 8 and 9 in the reproduction system.
[0139]
The reproduction system will be described. The configuration and operation from the optical pickup 7 to the A / D converter 12 are the same as those of the above-described magneto-optical disk device. However, the output of the A / D converter 12 is supplied to the Viterbi decoder 130 and also to the shift register 100. The PLL 14 that generates the read clock DCK is the same as the above-described example of the magneto-optical disk device.
[0140]
The Viterbi decoder 130 selects the most likely state transition based on the reproduction signal value z [k] supplied from the A / D converter 12, and expresses the selected state transition itself. Generate state data. Then, the state data is supplied to an amplitude reference value adaptation block (hereinafter referred to as RAA) 101 described later. Also, based on the state data, decoded data is generated and supplied to the controller 2 as described later.
[0141]
On the other hand, the shift register 100 delays the supplied reproduction signal value z [k] by a predetermined time and supplies it to the RAA 101. Such a delay is made to compensate for the state data generated by the Viterbi decoder 130 having a delay time of n read clocks as will be described later with respect to the reproduction signal value z [k].
[0142]
The RAA 101 calculates a new amplitude reference value as described later based on the state data value sm [k + n] and the delayed reproduction signal value supplied at each time point. Then, the new amplitude reference value is supplied to the BMC 132 in the Viterbi decoder 130. In this way, the amplitude reference value is adapted by updating the amplitude reference value for each read clock.
[0143]
However, whether or not the RAA 101 performs the adaptation operation is instructed by the AGATE signal supplied from the register 102. As will be described later, the AGATE signal is generated when the register 102 delays a read gate signal for instructing a reproduction operation generated by the controller 2 for a predetermined time.
[0144]
The Viterbi decoder 130 will be described in more detail. The Viterbi decoder 130 includes a BMC 132, an ACS 133, an SMU 134, and a merge block 135. Each of these components is supplied with a read clock DCK (hereinafter referred to as a clock) from the PLL 14 and the operation timing is adjusted.
[0145]
The BMC 132 calculates the values of the branch metrics bm000 to bm111 according to the equations (40) to (45) under the above-described six amplitude reference values c000 to c111 based on the reproduction signal value z [k]. The branch metric value is supplied to the ACS 133.
[0146]
The ACS 133 calculates a path metric value based on the supplied branch metric value according to the above-described equations (46) to (49), and compares the calculated value to select the most likely state transition. Then, the selection signals SEL00 and SEL11 are supplied to the SMU 134.
[0147]
The SMU 134 will be described. The PMU 23 in the above-described magneto-optical disk apparatus performs processing in units of 1-bit decoded data values, whereas the SMU 134 performs processing in units of 2-bit status data values. is there. With this process, state data as a series of state data values sm [k + n] is generated.
[0148]
As shown in FIG. 17, the SMU 134 has two A-type status memories 150 and 151 and two B-type status memories 152 and 153. Further, select signals SEL00 and SEL11, a clock, and signal lines for transferring state data with other status memories are connected. A-type status memories 150 and 151 correspond to states S00 and S11, respectively. B-type status memories 152 and 153 correspond to states S01 and S10, respectively. The connection between these four status memories follows the state transition diagram of FIG.
[0149]
Further, the A type status memory 150 corresponding to the state S00 will be described in more detail with reference to FIG. The A-type status memory 150 has n processing stages. That is, n selectors 201₀... 201_n-1And n registers 202₀... 202_n-1And are connected alternately. Each selector 201₀~ 201_n-1Is supplied with a select signal SEL00. Further, as described above, the state data inherited from the B-type status memory 153 corresponding to S10 is supplied to each selector as SMin consisting of n bits. Further, as described above, the state data inherited by the B-type status memory 152 corresponding to S01 is output to each register as SMout composed of n-1 state data values. In addition, each register 202₀~ 202_n-1Is supplied with a clock.
[0150]
The operation of each selector will be described. As shown in FIG. 14, the state one clock before that can transit to S00 is either S00 or S10. When the state one clock before is S00, a transition that inherits itself is made. Therefore, the first stage selector 201₀Is input with “00” as the latest state data value in the state data generated by the serial shift. The selector 201₀Is supplied with the latest state data value SMin [1] in the state data supplied from the B-type status memory 153 as a parallel load. Selector 201₀In accordance with the selection signal SEL00, one of these two status data values is stored in the register 202 at the subsequent stage.₀To supply.
[0151]
Each selector 201 in the second and subsequent stages₁~ 201_n-1Receives one status data value supplied from the B-type status memory 153 corresponding to S10 as a parallel load and one status data value supplied from the previous register as a serial shift. Then, of these two state data values, the state data value determined to be most likely is supplied to the subsequent register according to the selection signal SEL00. Selector 201₀~ 201_n-1Are in accordance with the same selection signal SEL00, so that the state data as a series of maximum likelihood state data values selected by the ACS 133 is inherited.
[0152]
Further, each register 202₀~ 202_n-1Updates the held state data value by taking in the state data value supplied as described above according to the clock. Further, as described above, the output of each register is supplied to a status memory corresponding to a state that can transition after one clock. That is, since it can transit to S00 itself, it is supplied to the subsequent selector as a serial shift. The parallel load is supplied to the B-type status memory 152 corresponding to S01. Last stage register 202_n-1State data value VM00 is output. By outputting the state data value VM00 in accordance with the clock, the state data is generated as a whole.
[0153]
The A type status memory 151 corresponding to the state S11 is configured in the same manner as the A type status memory 150. However, state data is supplied from the B-type status memory 152 corresponding to S01 as a parallel load corresponding to the state transition S01 → S11 in FIG. Further, state data is supplied to the B-type status memory 153 corresponding to S10 as a parallel load corresponding to the state transition S11 → S10 in FIG.
[0154]
On the other hand, with reference to FIG. 19, the B-type status memory 152 corresponding to the state S01 will be described in more detail. The B-type status memory does not inherit itself in FIG. 14, and corresponds to a state in which only one state can transition after one clock. For this reason, no serial shift is performed and no selector is provided. Thus, n registers 212₀, 212₁... 212_n-1Are provided, and a clock is supplied to each register to match the operation timing.
[0155]
Each register 212₀, 212₁... 212_n-1The state data inherited from the A-type status memory 150 corresponding to S00 is supplied as SMin consisting of n-1 state data values. However, the register 212 which is the first processing stage₀“00” is always input in synchronization with the clock. This operation corresponds to the fact that the latest state transition that can transit to S01 is always S00, as shown in FIG. Each register 212₀~ 212_n-1Updates the held state data value by taking in the supplied state data value according to the clock. The output of each register made according to the clock is supplied to the A-type status memory 151 corresponding to the state S11 that can transition after one clock as the state data SMout consisting of n-1 state data values. Last stage register 212_n-1State data value VM01 is output. By outputting the state data value VM01 in accordance with the clock, the state data is generated as a whole.
[0156]
The B type status memory 153 corresponding to the state S10 is configured similarly to the B type status memory 152. However, state data is supplied from the A-type status memory 151 corresponding to S11 as a parallel load corresponding to the state transition S11 → S10 in FIG. Further, state data is supplied to the A-type status memory 150 corresponding to S00 as a parallel load corresponding to the state transition S10 → S00 in FIG. Further, “11” is always input to the register as the first processing stage in synchronization with the clock. As shown in FIG. 14, this operation corresponds to the state that is one clock earlier that can shift to S10 being S11.
[0157]
By the way, in the Viterbi decoding method, the state data values VM00, VM11, VM01 and VM10 generated by each status memory coincide with each other if the memory length n of the status memory is sufficiently large. In such a case, any of the status data values generated by the four status memories may be output to the subsequent stage as sm [k + n]. The memory length n is determined in consideration of the C / N and frequency characteristics of the reproduction signal.
[0158]
Next, the merge block 135 will be described. The merge block 135 stores a decoding matrix table shown in FIG. 20 in a means such as a ROM. Then, with reference to the decoding matrix, decoded data based on the state data is generated and supplied to the controller 2. It can be seen from the state transition diagram of FIG. 14 that the decoded data value corresponds to two consecutive state data values. That is, the state data value sm [k + n] generated corresponding to the reproduction signal value z [k] and the state data value generated corresponding to the reproduction signal value z [k−1] one clock before that. Based on sm [k + n−1], the decoded data value at time k + n can be determined.
[0159]
For example, when sm [k + n] is “01” and sm [k + n−1] is “00”, it can be seen from FIG. 14 that “1” corresponds to the decoded data value. A table of the decoding matrix in FIG. 20 summarizes such correspondence.
[0160]
As described above, based on the state data generated by the SMU 134, the RAA 101 performs a calculation for updating the amplitude reference value for each clock. Such calculation will be described. From the state data value sm [k + n] generated corresponding to the reproduction signal value z [k] and the state data value sm [k + n-1] generated one clock before, these two values are obtained according to FIG. It is possible to specify a state transition occurring between the state data values and an amplitude reference value corresponding to the state transition. A new amplitude reference value is calculated from the value of the amplitude reference value thus identified at that time and the reproduction signal value z [k].
[0161]
The calculation of the amplitude reference value will be specifically described by taking as an example the case of sm [k + n] = 01 and sm [k + n−1] = 11. In this case, it can be seen from FIG. 14 that the state transition S01 → S11 occurs. It can also be seen from FIG. 14 that the amplitude reference value corresponding to the state transition is c011. Accordingly, the RAA 101 performs calculation for updating the amplitude reference value c011. This calculation is performed as follows based on c011 before the update (that is, when sm [k + n] = '01' is generated) and the reproduction signal value z [k].
[0162]
c011 (new) = δ × z [k] + (1−δ) × c011 (old) (50)
Here, c011 (new) is a new value. Further, c011 (old) is a value before update.
[0163]
Considering the general case based on FIG. 14, when sm [k + n] = pq and sm [k + n−1] = qr, the new value of cpqr is calculated as follows.
[0164]
cpqr (new) = δ × z [k] + (1−δ) × cpqr (old) (51)
Here, cpqr (new) is a new value. Further, cpqr (old) is a value before update.
[0165]
Here, δ is a correction coefficient. In setting the value of δ, the relatively continuous characteristics of the recording system and the reproducing system, such as the amplitude of the reproduced signal and its fluctuation, distortion of asymmetry, errors in the operation of the waveform equalizer, etc. It is necessary to consider irregular characteristics resulting from defects and the like.
[0166]
That is, as the value of δ increases, the amplitude reference value more strongly reflects the amplitude fluctuation of the reproduction signal of the reproduction signal, asymmetry, an error in the operation of the waveform equalizer, and the like by the update performed according to the equation (51). Become. On the other hand, the amplitude reference value is easily influenced by irregular signals caused by defects on the recording medium. On the other hand, if the value of δ is reduced, the degree to which the amplitude reference value is affected by irregular signals can be reduced, but on the other hand, the tracking of the amplitude reference value with respect to the reproduced signal becomes gradual. 51) The effect of adaptation by updates made according to 51) diminishes.
[0167]
The RAA 101 for updating the amplitude reference value as described above will be described with reference to FIG. The RAA 101 has six registers 161, 162, 163, 164, 165, and 166 corresponding to six amplitude reference values c000, c001, c011, c100, c110, and c111, respectively. Further, output gates 171, 172, 173, 174, 175, and 176 are provided at the subsequent stage of each register to control whether output is possible. Although not shown in FIG. 21 in order to avoid complicated description, a clock is supplied to the six registers 161 to 166 and a register 180 described later.
[0168]
The stored value of each register is output to the BMC 132 and each output gate in the subsequent stage according to the clock. The BMC 132 uses the latest stored value of each register output in this way as the amplitude reference value.
[0169]
On the other hand, an enable signal is supplied from the selector 181 to each register and each output gate in the subsequent stage, as described later. For example, the enable signal T000 is supplied to the register 161 and the output gate 171 at the subsequent stage. When the enable signal T000 is activated, the output gate 171 outputs the stored value of the register 160 to the subsequent stage, and the register 161 takes in the output of the adder 183.
[0170]
Similarly, the register 162 and the output gate 172, the register 163 and the output gate 173, the register 164 and the output gate 174, the register 165 and the output gate 175, and the register 166 and the output gate 176 respectively have the enable signals T001, T001, T011, T110 and T111 is supplied and an operation according to each supplied enable signal is performed.
[0171]
One stored value in the registers 161 to 166 supplied in accordance with the enable signal is supplied to the multiplier 182. The multiplier 182 performs a calculation by multiplying the supplied stored value by (1−δ), and supplies the calculated value to the adder 183.
[0172]
On the other hand, the reproduction signal value compensated for the delay time by the shift register 100 is supplied to the multiplier 184. The multiplier 184 performs calculation by multiplying the supplied stored value by δ, and supplies the calculated value to the adder 183. Further, the AGATE signal is supplied from the register 102 to the multipliers 182 and 184. As will be described later, the value of δ when the multipliers 182 and 184 operate is controlled by this AGATE signal.
[0173]
The adder 183 adds the calculated values supplied from the multiplier 182 and the multiplier 184. The calculation result is output to the six registers 161-166. As described above, the six registers 161 to 166 capture the calculation results according to the enable signals T000 to T111. As will be described later, at any point in time, only one of the enable signals T000 to T111 is made active and commands fetching, so that only one of the registers fetches the calculation result.
[0174]
The six enable signals T000 to T111 described above are generated by the selector 181. The selector 181 is supplied with the status data value sm [k + n] from the SMU 134. Further, a register 180 that delays the output of the SMU 134 by one clock is provided, and the status data value sm [k + n−1] is supplied to the selector 181 by the register 180. Based on the two state data values, the selector 181 refers to a matrix as shown in FIG. 22 stored in a means such as a ROM, and selects one of the six enable signals T000 to T111. Active.
[0175]
With the RAA 101 as described above, the update of the amplitude reference value according to the above equation (51) is realized. For such an update, in the same manner as described above for the operation of the merge block 135, a case where the state data values are sm [k + n] = 01 and sm [k + n−1] = 11 is specifically described as an example. explain. That is, the update of the amplitude reference value c011 according to the above equation (50) will be described.
[0176]
FIG. 22 shows that the enable signal T011 is activated in such a case. Therefore, the register 161 is instructed to take in, and the output gate 171 is instructed to output. Therefore, the value of c011 before the update, that is, the stored value of the register 163 at that time is supplied to the multiplier 182. By multiplying the value supplied by the multiplier 182 by (1-δ), (1-δ) × c011 in the equation (50) is calculated.
[0177]
On the other hand, the reproduction signal value z [k] compensated for the delay time due to the operation of the SMU 134 is supplied to the multiplier 184 by the delay caused by the shift register 100. By multiplying the value supplied by the multiplier 184 by δ, δ × z [k] in the equation (50) is calculated.
[0178]
Then, the value of (1−δ) × c011 calculated by the multiplier 182 and the value of δ × z [k] calculated by the multiplier 184 are added by the adder 183, whereby a new value of c011 is obtained. That is, the right value of the formula () is calculated. The new value of c011 is supplied to the registers 161-166. By the way, as described above, since only the enable signal T011 is activated to instruct only the register 163 to take in, a new value of c011 is taken into only the register 163. In this way, the value of c011, that is, the stored value of the register 163 is updated.
[0179]
Even when sm [k + n] and sm [k + n-1] have other values, the enable signal activated according to FIG. 22 is selected, and a register for taking in a new value, A similar operation is performed by selecting an output gate that outputs a stored value at that time (that is, before update).
[0180]
By the operation of the RAA 101 as described above, when there is no phase error, that is, when the reproduction signal and the clock are in phase, the amplitude reference value can be correctly updated according to the equation (51).
[0181]
On the other hand, before the PLL is locked, the clock phase and the oscillation frequency are out of phase with the reproduced data. For this reason, the sampling value sampled by the A / D converter 12 before the PLL locks cannot correctly identify which phase position value in the reproduction signal. When such a sampling value is used for updating the amplitude reference value as described above, the amplitude reference value may be adapted to a value that does not reflect the characteristics of the reproduction signal.
[0182]
Therefore, it is necessary to perform control so that the adaptation of the amplitude reference value starts after the PLL is locked. Such control will be described below. In the overall configuration described above with reference to FIG. 16, the CPU 103 presets a predetermined value in the register 102. Then, the time point delayed by the time indicated by the predetermined value from the time point when the read gate is activated is set as the starting point of the amplitude reference value adaptation operation. At the start time set in this way, the above-described AGATE signal is activated.
[0183]
The delay time used for setting the start time is set by adding a certain margin to the time required until the PLL lock is completed. Further, the time required until the PLL lock is completed is determined based on experimental data, simulation results, and the like.
[0184]
Specifically, as described above with reference to FIG. 21, in the multipliers 182 and 184 in the RAA 101, the value of δ is set to 0 when the AGATE signal is not active, and after the time when the AGATE signal is activated. , Δ is set to a preset value. In the above equation (51), if δ = 0, cpqr (new) = cpqr (old) is always obtained. In this way, it is possible to prevent the amplitude reference value from being updated when the AGATE signal is not active.
[0185]
Further, when the AGATE signal is not active, the supply of the six amplitude reference values c000 to c111 from the RAA 101 to the BMC 132 is not performed, and the supply may be performed after the time when the AGATE signal is activated.
[0186]
Further, as an initial value of the amplitude reference value at the time when adaptation is started in this way, for example, (a) a predetermined value set in advance, or (b) when reproduction of the previous sector is completed. The amplitude reference value is used. The setting method (b) is a setting for utilizing the result of adaptation performed during the period in which the previous sector is reproduced. Alternatively, the initial value setting method may be switched during the reproduction operation in accordance with the difference in signal quality between sectors or the decoding error rate. The initial value setting method may be selected in consideration of the difference in signal quality between sectors.
[0187]
By the way, since there are various types of irregular signals caused by defects on the magneto-optical disk 6, it is possible to uniquely determine how much the amplitude reference value follows the irregular signal. There is a problem that it is difficult to decide.
[0188]
Therefore, a predetermined threshold is set in advance, and the following processing is often performed when a value exceeding the threshold is calculated as a result of adaptation as described above. In such a case, an initial value is set as the amplitude reference value without adopting the calculated value under the judgment that the irregular signal has been tracked. The amplitude reference value set as the initial value by such processing is not an optimum value because it has not been adapted, but it is more reasonable than an abnormal value calculated by following an irregular signal. Is.
[0189]
As described above, the probability that the state data values VM00, VM11, VM01, and VM10 match can be increased as the memory length of the four status memories increases. However, on the other hand, the delay time caused by the operation of the SMU. Therefore, it is not realistic to set the memory length of the status memory so large. For this reason, for example, when the signal quality of the reproduction RF signal is deteriorated due to inappropriate operating conditions of the reproduction system, the four state data values VM00, VM11, VM01, and VM10 may not match each other. . In order to prepare for such a case, a configuration may be provided that selects the most accurate status data value when a mismatch occurs between the status data values.
[0190]
Such a configuration can be provided at a position subsequent to the four status memories. For example, it may be provided after the four status memories in the SMU 134, or may be provided in the merge block 135 for generating decoded data based on the state data.
[0191]
When it is not necessary to provide such a configuration because the signal quality of the reproduction signal is sufficiently good, and when such a configuration is provided in the SMU 134, the RAA 101 has an output of the SMU 134 as shown in FIG. A status data value is provided. On the other hand, as described below, when such a configuration is provided in the merge block 135, the value selected as the most appropriate state data value is supplied to the RAA 101.
[0192]
An example of the merge block 135 having such a configuration will be described with reference to FIG. In this case, the merge block 135 includes a state selection circuit 250 that selects an appropriate one from VM00, VM11, VM01, and VM10, a register 251 that delays the output of the state selection circuit 250 by one clock, a decoding matrix unit 252, and a state A mismatch detection circuit 253 for detecting a mismatch between the data values VM00, VM11, VM01 and VM10 is provided.
[0193]
The state selection circuit 250 refers to the 2-bit signal MS supplied from the ACS 133 for each clock, selects the most appropriate one of VM00, VM11, VM01, and VM10, and selects the selected state data value as VM. Output as. The signal MS is a 2-bit signal indicating which of the states S00, S11, S01, and S10 the path metric value is minimized at each time point. The signal MS is generated by the ACS 135, for example. In this way, the probability that the most correct state data value is selected can be increased.
[0194]
The VM selected as described above is supplied to the register 251 and the decoding matrix unit 252. The register 251 supplies the supplied VM to the decoding matrix unit 252 with a delay of one clock. In the following description, the output of the register 251 is expressed as VMD. Accordingly, the decoding matrix unit 252 is supplied with the state data value VM and the state data value VMD one clock before. The decoding matrix unit 252 stores the decoding matrix table shown in FIG. 20 in a means such as a ROM, and refers to the decoding matrix table and outputs decoded data values based on VMD and VM.
[0195]
On the other hand, the mismatch detection circuit 253 can be configured using, for example, an exclusive OR circuit. The mismatch detection circuit 253 is supplied with VM00, VM11, VM01 and VM10, and a mismatch between these four state data values is detected. The detection result is output as a mismatch detection signal NM. The mismatch detection signal NM is enabled or active except when all four state data values match. Such a mismatch detection signal can be used to evaluate the quality of decoded data and a reproduced signal. That is, based on the mismatch detection signal, it is possible to control the decoding means for decoding user data or the like from the decoded data, or the operating conditions of the playback system. The mismatch detection circuit 253 may be provided anywhere as long as the four status data values can be supplied, and is not necessarily provided in the merge block 135.
[0196]
The configuration of the merge block 135 as described above is for the case where a mismatch occurs between the state data values due to the signal quality of the reproduction signal being not very good. Accordingly, since the signal quality of the reproduction signal is good, the probability that a mismatch between the state data values will occur is sufficiently small, and when there is no need to deal with the mismatch between the state data values, the merge block 135 will register the register 251 and the decoding. Any device having the matrix portion 252 may be used.
[0197]
When the merge block 135 has the state selection circuit 250, the output VM of the state selection circuit 250 is supplied to the RAA 101 as the state data value sm [k + n] at each time point.
[0198]
In the above-described embodiment of the present invention, the present invention is applied to a magneto-optical disk apparatus that performs the 6-value 4-state Viterbi decoding method. On the other hand, the magneto-optical disk apparatus that performs other types of Viterbi decoding methods such as the 4-value 4-state Viterbi decoding method, the 3-value 4-state Viterbi decoding method, and the 7-value 6-state Viterbi decoding method as described above, The present invention can be applied.
[0199]
In addition, the present invention can be applied to an information reproducing apparatus that can use a Viterbi decoding method for decoding read data from a reproduction signal reproduced from data recorded on a recording medium. That is, in addition to the magneto-optical disk (MO), for example, a rewritable disk such as a phase change disk PD, CD-E (CD-Erasable), a write-once disk such as a CD-R, and a read-only disk such as a CD-ROM. It is possible to apply to an optical disc device such as the above.
[0200]
Further, the present invention is not limited to this embodiment, and various applications and modifications can be considered without departing from the gist of the present invention.
[0201]
【The invention's effect】
As described above, the present invention updates the amplitude reference value, which is referred to when calculating the branch metric value in the Viterbi decoding method, for each clock based on the reproduction signal value. When the adaptation is performed following the above characteristics, the adaptation start time is controlled to be after the time when the PLL is locked.
[0202]
Therefore, even if erroneous state data is generated due to erroneous sampling by the A / D converter before the PLL is locked, erroneous adaptation based on the erroneous state data is performed. Can be prevented. For this reason, for example, it is possible to perform adaptation that accurately reflects the characteristics of the reproduction signal due to the influence of asymmetry or DC components.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of an example of a magneto-optical disk apparatus that performs a four-value four-state Viterbi decoding method.
FIG. 2 is a schematic diagram for explaining a mark position recording method and a mark edge recording method.
FIG. 3 is a schematic diagram for explaining an example of a sector format of a magneto-optical disk.
FIG. 4 is a schematic diagram showing that the minimum magnetization reversal width is 2 in the RLL (1, 7) encoding method.
FIG. 5 shows a waveform equalization of a reproduced signal reproduced from data recorded by a combination of an RLL (1,7) code and a mark edge recording method under a partial response characteristic PR (1,2,1). It is a basic diagram for demonstrating the eye pattern at the time.
FIG. 6 is a schematic diagram for explaining a process of creating a state transition diagram of the 4-value 4-state Viterbi decoding method;
FIG. 7 is a schematic diagram illustrating an example of a state transition diagram of a four-value four-state Viterbi decoding method.
FIG. 8 is a schematic diagram illustrating an example of a trellis diagram in the four-value four-state Viterbi decoding method.
FIG. 9 is a schematic diagram illustrating a state transition condition based on a normalized metric in a 4-value 4-state Viterbi decoding method;
FIG. 10 is a block diagram showing an overall configuration of a Viterbi decoder that performs 4-level 4-state Viterbi decoding.
11 is a block diagram showing in detail the configuration of a part of the Viterbi decoder shown in FIG. 10;
12 is a block diagram showing in detail the configuration of another part of the Viterbi decoder shown in FIG. 10;
13 is a block diagram showing in detail the configuration of still another part of the Viterbi decoder shown in FIG. 10;
FIG. 14 is a schematic diagram illustrating an example of a state transition diagram of a 6-value 4-state Viterbi decoding method;
FIG. 15 is a schematic diagram for explaining a branch metric notation method;
FIG. 16 is a block diagram showing an overall configuration of an embodiment of the present invention.
FIG. 17 is a block diagram showing an example of a configuration of a status memory unit (SMU) used in an embodiment of the present invention.
18 is a block diagram for explaining a partial configuration of the SMU shown in FIG.
FIG. 19 is a block diagram for explaining another partial configuration of the SMU shown in FIG. 17;
FIG. 20 is a schematic diagram illustrating an example of a matrix table referred to in the merge block according to the embodiment of the present invention;
FIG. 21 is a block diagram for explaining an example of a configuration of an amplitude reference value adaptation block (RAA) used in the embodiment of the present invention.
FIG. 22 is a schematic diagram illustrating an example of a matrix table referred to in the RAA according to the embodiment of the present invention.
FIG. 23 is a block diagram for explaining an example of a configuration of a merge block that can be used in an embodiment of the present invention;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 2 ... Controller, 12 ... A / D converter, 130 ... Viterbi decoder, 132 ... Branch metric calculation circuit (BMC), 133 ... Addition, comparison, selection circuit (ACS), 134 ... Status memory unit (SMU), 135 ... Merge block, 100 ... Shift register, 101 ... Amplitude reference value adaptation block (RAA), 102 ... Register, 103 ... Device control unit (CPU), 161 to 166... Register, 171 to 176... Output gate, 180... Register, 181... Selector, 182. 184 ... multiplier

Claims (6)

In an information reproducing apparatus configured to decode a reproduction signal reproduced from a recording medium by a Viterbi decoding method,
A PLL that generates a clock synchronized with the reproduction signal;
An amplitude reference value used as a reference value when calculating a branch metric value based on the reproduced signal is selected by the reproduced signal value sampled by the clock starting from the initial value and the Viterbi decoding method. An amplitude reference value adapting means that is updated for each clock based on state data representing the most likely state transition itself;
Start of operation for instructing the amplitude reference value adapting means to start operation after elapse of a time obtained by adding a predetermined margin to the time required from the start of the reproduction operation to the completion of the PLL lock. have a command means,
An information reproducing apparatus , wherein when an amplitude reference value exceeding a predetermined threshold is calculated as a result of an operation by the amplitude reference value adapting means, the initial value is set instead of the calculated amplitude reference value . In claim 1,
The amplitude reference value adaptation means includes:
As an operation result of the above Viterbi decoding method, using state data representing the state transition itself,
An amplitude reference value selection means for recognizing a state transition from the state data and selecting an amplitude reference value corresponding to the recognized state transition;
Mixing means for mixing the amplitude reference value selected by the amplitude reference value selection means and the reproduction signal value when the recognized state transition is selected at a predetermined ratio;
An information reproducing apparatus comprising: a number of storage means equal to the number of amplitude reference values for storing calculated values by the mixing means. In claim 1,
The operation start command means is
An information reproducing apparatus characterized in that a read gate signal for instructing the start of a reproducing operation is supplied to the amplitude reference value adapting means with a predetermined time delay. In claim 1,
The initial value of the amplitude reference value given to the amplitude reference value adaptation means is
An information reproducing apparatus having a predetermined value set in advance. In claim 1,
The initial value of the amplitude reference value given to the amplitude reference value adaptation means is
An information reproducing apparatus having an amplitude reference value at the time when the reproducing operation of the previous sector is completed. In an information reproduction method in which a reproduction signal reproduced from a recording medium is Viterbi-decoded,
A clock generation step of generating a clock synchronized with the reproduction signal by a PLL;
The amplitude reference value used as a reference value when calculating the branch metric value based on the reproduction signal is selected by the reproduction signal value starting from the initial value and sampled by the clock and the Viterbi decoding method. An amplitude reference value adaptation step that is updated for each clock based on state data representing the most likely state transition itself;
There is a step of commanding the start of the amplitude reference value adaptation step after elapse of a time obtained by adding a predetermined margin to the time required from the time when the start of the reproduction operation is commanded to the time when the PLL is locked. And
When the amplitude reference value exceeding a predetermined threshold is calculated as a result of the operation in the amplitude reference value adaptation step, the initial value is set instead of the calculated amplitude reference value .

Images