JP3854549B2

JP3854549B2 - Time division multiplex transmission system and time division multiplex transmission apparatus

Info

Publication number: JP3854549B2
Application number: JP2002218773A
Authority: JP
Inventors: 康博田中; 敏男中谷; 亨林; 猛福本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-07-26
Filing date: 2002-07-26
Publication date: 2006-12-06
Anticipated expiration: 2022-07-26
Also published as: JP2004064351A

Description

【０００１】
【発明の属する技術分野】
この発明は、時分割多重伝送システムおよび時分割多重伝送装置、特にその装置内故障時の故障検出、障害箇所の切り離しに関する。
【０００２】
【従来の技術】
図２４は、例えば特許第２７５７８９８号公報に示された従来の装置内監視装置を示すブロック図である。図２４において、２３１は送信側、２３２は受信側、２３３は送信デ−タ、２３４はパリティ演算回路、２３５はパリティ、２３６は指定パタ−ン、２３７は誤り挿入回路、２３８は多重化回路、２３９は受信デ−タ、２３１０はパリティ演算回路、２３１１はパリティ、２３１２は指定パタ−ン、２３１３は比較回路である。
【０００３】
前記パリティ演算回路２３４は、前記送信データ２３３を入力とし、オクテット単位に前記パリティ２３５を出力する。前記誤り挿入回路２３７は、前記指定パターン２３６を得てこれに対応したパリティ誤りを挿入する。前記多重化回路２３８は、前記送信データ２３３と、前記誤り挿入回路２３７によって誤りが挿入されたパリティを多重化し、送出する。
【０００４】
図２５は、前述の図２４の装置内監視装置の動作を示すタイミングチャートの一例を示す図である。この２次元の図は、マルチフレームを表しており、図面作成の便宜上、時間軸を２行目、３行目、・・・、に折り畳んで示されている。図２５に示されているように、デ−タの伝送路とは別に設けられた専用回線のパリティＰは、データの各チャネルＣＨ１、ＣＨ２、ＣＨ３、・・・毎に付与され、各チャネル毎に指定された周期誤りが挿入される。この、各チャネルＣＨ１、ＣＨ２、ＣＨ３、・・・毎に指定された周期誤りは、図２５の例では、偶数パリティをＥ、奇数パリティをＯとして表し、チャネルＣＨ１は、時間ｔに対して、Ｅ、Ｅ、Ｅ、Ｏの順で示されるパターン、チャネルＣＨ２は、時間ｔに対して、Ｅ、Ｅ、Ｏ、Ｅの順に示されるパターン、一方、チャネルＣＨ３は、時間ｔに対して、Ｅ、Ｅ、Ｏ、Ｏの順で示されるパターンとなっている。
【０００５】
図２４に戻って、前記受信側２３２において、パリティ演算回路２３１０は受信データ２３９からパリティ２３１１を計算し、比較回路２３１３において指定パターン２３１２との一致検出を行なう。この一致検出により、データエラーの有無とチャネル接続の正常性を監視することができる。したがって、前述の従来技術における装置内監視装置とそれを用いた方法によれば、例えば送信側と受信側の間にタイムスロット入れ替え回路や多重分離回路が入った場合でも、パリティＰの専用回線を用意するだけで、各チャネル接続の正常性を確認する手段を与えることが可能になる。
【０００６】
【発明が解決しようとする課題】
従来の装置内監視方式及び装置は、以上のように構成されているので、オクテット単位に１ビットのパリティを設け、データの伝送パスとは別にパリティの専用回線を設けなければならず、回路規模が大きくなるという問題があった。また、異常検出時の処置については言及されておらず、故障を内在した装置がネットワークに存在しつづけることにより、ネットワーク内の他装置間のデータ伝送に影響を与えつづけ、システム停止を招く可能性があった。
【０００７】
この発明は前述のような従来の実情に鑑みてなされたものであり、装置内故障に対し、信頼性の高い時分割多重伝送システム及び時分割多重伝送装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る時分割多重伝送システムは、複数の時分割多重伝送装置を伝送路によってル−プ接続し各時分割多重伝送装置間でデ−タをル−プ伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部と外部へデ−タを送信する送信部とを有した対を成す外線入出力部で構成され、両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを、両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送に係る異常を検出する機能を設け、この異常検出機能により継続的異常が検出されると、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送経路を、前記両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から、前記両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システムであって、各時分割多重伝送装置が、前記ル−プ伝送路と端末との接続機能を有し、前記各端末と前記各時分割多重伝送装置と前記ル−プ伝送路とによるネットワ−クが構成され、各時分割多重伝送装置内で、前記受信したデータ及びこの受信したデータに多重する前記端末からの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるものである。
【０００９】
また、この発明に係る時分割多重伝送システムは、複数の時分割多重伝送装置を伝送路によってル−プ接続し各時分割多重伝送装置間でデ−タをル−プ伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部と外部へデ−タを送信する送信部とを有した対を成す外線入出力部で構成され、両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを、両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送に係る異常を検出する機能を設け、この異常検出機能により継続的異常が検出されると、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送経路を、前記両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から、前記両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システムであって、各時分割多重伝送装置の前記異常が、各時分割多重伝送装置内の伝送経路におけるパリティ検定により検出され、各時分割多重伝送装置内で、前記受信したデータ及びこの受信したデータに多重する前記端末からの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるものである。
【００１０】
また、この発明に係る時分割多重伝送システムは、複数の時分割多重伝送装置を伝送路によってル−プ接続し各時分割多重伝送装置間でデ−タをル−プ状に伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部と外部へデ−タを送信する送信部とを有した対を成す外線入出力部で構成され、相隣る一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記相隣る他方の時分割多重伝送装置から当該他方の時分割多重伝送装置の前記伝送路からの切り離し及び異常の少なくとも一方の情報を得ることにより、自時分割多重伝送装置における送信経路を前記相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から前記相隣る一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システムであって、各時分割多重伝送装置が、前記ル−プ伝送路と端末との接続機能を有し、前記各端末と前記各時分割多重伝送装置と前記ル−プ伝送路とによるネットワ−クが構成され、各時分割多重伝送装置内で、前記受信したデータ及びこの受信したデータに多重する前記端末からの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるものである。
【００１１】
また、この発明に係る時分割多重伝送システムは、複数の時分割多重伝送装置を伝送路によってル−プ接続し各時分割多重伝送装置間でデ−タをル−プ状に伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部と外部へデ−タを送信する送信部とを有した対を成す外線入出力部で構成され、相隣る一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記相隣る他方の時分割多重伝送装置から当該他方の時分割多重伝送装置の前記伝送路からの切り離し及び異常の少なくとも一方の情報を得ることにより、自時分割多重伝送装置における送信経路を前記相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から前記相隣る一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システムであって、各時分割多重伝送装置の前記異常が、各時分割多重伝送装置内の伝送経路におけるパリティ検定により検出され、各時分割多重伝送装置内で、前記受信したデータ及びこの受信したデータに多重する前記端末からの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるものである。
【００１２】
また、この発明に係る時分割多重伝送装置は、外部から受信したデ−タを他の外部へ送信する中継機能を有した時分割多重伝送装置において、前記外部から受信したデ−タの複数タイムスロット分の各タイムスロットのパリティ値を論理演算して求めたパリティ値を前記受信したデ−タのタイムスロットに多重し、前記他の外部へ送信するデ−タの複数タイムスロット分の各タイムスロットのパリティ値を論理演算して求めたパリティ値と、前記受信したデ−タのタイムスロットに多重したパリティ値との一致性を検定する時分割多重伝送装置であって、前記外部から受信したデータ及びこの受信したデータに多重する多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるものである。
【００１３】
また、この発明に係る時分割多重伝送装置は、外部から受信したデ−タを他の外部へ送信する中継機能を有した時分割多重伝送装置において、前記外部から受信したデ−タの各ビット毎に複数タイムスロット分につき論理演算して求めたパリティ値を前記受信したデ−タのタイムスロットに多重し、前記受信したデ−タの各ビット毎に複数タイムスロット分につき論理演算して求めたパリティ値と、前記受信したデ−タのタイムスロットに多重したパリティ値との一致性を検定する時分割多重伝送装置であって、前記外部から受信したデータ及びこの受信したデータに多重する多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるものである。
【００１４】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図１〜図５に基づいて説明する。図１は時分割多重伝送システムの一例を示すシステム構成図、図２は図１における時分割多重伝送装置の詳細な構成の一例を示すブロック図、図３は図２におけるパリティ生成部の詳細な構成の一例を示すブロック図、図４は図２におけるパリティ検定部の詳細な構成の一例を示すブロック図、図５は図２における受信デ−タのフレ−ム構成の一例を示す図である。
【００１５】
時分割多重伝送システムの一例を示す図１において、１は光ファイバで接続された通信データのル−プ伝送路、２Ａ〜２Ｄは複数の通信回線データを時分割多重方式で伝送する時分割多重伝送装置であり、この時分割多重伝送装置は伝送路１によりループ接続されている。３Ａ〜３Ｇは後述の端末４Ａ〜４Ｇを通信回線で接続して構成した通信網である。４Ａ〜４Ｇは端末で、アナログ端末またはデジタル端末である。ＳＭＣはシステム全体を監視、維持するシステム管理用ＣＰＵである。なお、前記複数の時分割多重伝送装置を示す符号２Ａ〜２Ｄにおいて、２は時分割多重伝送装置を意味する符号である。同様に符号３Ａ〜３Ｇにおける３は通信回線を、符号４Ａ〜４Ｇにおける４は端末を意味する符号である。
【００１６】
図１における前記時分割多重伝送装置２の詳細な構成の一例を示す図２において、５ＡはＡ系外線入出力部で伝送路１からの時分割多重データを受信する受信部５１ａと、データを送信する送信部５２ａと、前記受信部５１ａが受信したデータのパリティを計算するパリティ生成部５３ａと、後述の中継／分離部６からの時分割多重データのパリティをチェックするパリティ検定部５４ａと、このパリティ検定部５４ａでの検定結果がパリティ異常の場合に警報を前記送信部５２ａへ送信する警報出力部５５ａとから構成されている。
【００１７】
５ＢはＢ系外線入出力部で伝送路１からの時分割多重データを受信する受信部５１ｂと、データを送信する送信部５２ｂと、前記受信部５１ｂが受信したデータのパリティを計算するパリティ生成部５３ｂと、後述の中継／分離部６からの時分割多重データのパリティをチェックするパリティ検定部５４ｂと、このパリティ検定部５４ｂでの検定結果がパリティ異常の場合に警報を前記送信部５２ｂへ送信する警報出力部５５ｂとから構成されている。
【００１８】
６はデ−タ中継／分離部で、前記外線入出力部５Ａからのデータを後述の端末インタフェース部７へ分離するデータ分離部６１と、前記外線入出力部５Ｂへ中継するデータ中継部６２とから構成されている。７は前記デ−タ中継／分離部６からのデータを通信回線３に接続される端末４のフォーマットに変換する端末インタフェース部である。
【００１９】
なお、前記Ａ系外線入出力部を示す符号５Ａ及び前記Ｂ系外線入出力部を示す符号５Ｂにおいて、符号５は外線入出力部を意味する符号である。同様に、符号５１ａ，５１ｂにおける５１は受信部を、符号５２ａ，５２ｂにおける５２は送信部を、符号５３ａ，５３ｂにおける５３はパリティ生成部を、符号５４ａ，５４ｂにおける５４はパリティ検定部を、符号５５ａ，５５ｂにおける５５は警報出力部を、夫々意味する符号である。
【００２０】
図２における前記パリティ生成部５３の詳細な構成の一例を示す図３において、５３１は受信部５１からの受信データのパリティを計算するパリティ演算部、５３２はパリティ演算部５３１からのデータとフリップフロップ５３３からのデータの排他的論理和、５３３は排他的論理和５３２の計算結果を保持するフリップフロップ、５３４は受信データとパリティデータを選択するセレクタである。
【００２１】
図２における前記パリティ検定部５４の詳細な構成の一例を示す図４において、５４１は前記デ−タ中継／分離部６から受け取った送信データのパリティを計算するパリティ演算部、５４２はこのパリティ演算部５４１からのデータとフリップフリップからのデータの排他的論理和を計算し、５４３は排他的論理和５４２の結果を保持するフリップフロップ、５４４は送信データとフリップフロップ５４３の計算結果の比較回路である。
【００２２】
図５は、図２における受信部５１から受信したデータのフレーム構成の一例を示しており、図示のように、デ−タ部はタイムスロット０，１，２，・・N-1，Ｎで構成され、各
タイムスロット０，１，２，・・N-1，Ｎは８ビットＤ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ
５，Ｄ６，Ｄ７で構成されている。また、パリティの付加は、最終スロットＮのビットＤ０にパリティ値を多重してある。
【００２３】
次に動作について説明する。時分割多重伝送装置２は伝送路１からデータを受信する。伝送路１から受信部５１ａにより受け取った受信データを、パリティ生成部５３ａにて取り込み、１フレーム分のデータを、パリティ演算部５３１にて８ビット単位のパリティ演算を行い、得られたパリティビットを排他的論理和５３２にて繰り返し計算することにより、１フレーム分（全タイムスロット０，１，２，・・N-1，Ｎ分）のデータのパリテ
ィ値を得る。この得られた１ビットのパリティ値を、セレクタ５３４によりフレームの所定のタイムスロットの所定のビットに多重し、デ−タ中継／分離部６にデータを渡す。なお、前記セレクタ５３４による１ビットのパリティ値は、どのタイムスロットのどのビットに多重してもよいが、セレクタ５３４への指令或いは設定により決まり、図５ではタイムスロットＮのＤ０ビットに多重した例を挙げてある。
【００２４】
デ−タ中継／分離部６では、外線入出力部５Ａより受け取ったデータをデータ分離部６１にて選択して端末インタフェース部７に渡すとともに、データ中継部６２にてデータを中継して外線入出力部５Ｂに渡す。端末インタフェース部７では、デ−タ中継／分離部６により分離されたデータを端末４に合わせてデータフォーマットを変換し、この変換したデ−タを、通信回線３を通して端末４に渡す。
【００２５】
一方、外線入出力部５Ｂは中継／分離部６より受け取った送信データを、パリティ検定部５４ｂにて取り込み、１フレーム分のデータを、パリティ演算部５４１にて８ビット単位のパリティ演算を行い、得られたパリティビットを排他的論理和５４２にて繰り返し計算することにより、１フレーム分（全タイムスロット分）のデータのパリティ値を得る。この再計算したパリティ値と、前述のパリティ生成部５３ａで多重したパリティ値とを比較回路５４４にて一致しているかどうか検定する。検定した結果、一定時間内に１回でも不一致が検出され、これが一定回数継続したときには、永久故障と判断し、警報出力部５５ｂにより送信部５２ｂを通して対向ノード（伝送路１を介して接続されている他の多重化伝送装置）の外線入出力部に対して警報信号を出力すると共に、自装置内で系選択回路部８によりループバック制御をかけて、当該外線入出力部５２ｂをネットワークより切り離し、デ−タ中継／分離部６のデ−タ中継部６２の出力をＡ系入出力部５Ａの送信部５２ａに切り替えて当該送信部５２ａに渡す。
【００２６】
更に、Ａ系外線入出力部５Ａにてループバック運転を継続し、パリティ検定部５４ａにて、デ−タ中継／分離部６のデ−タ中継部６２から受け取った送信データのパリティ検定を行い、警報出力部５５ａにおいても永久故障と判断した場合は、送信部５２ａを通して対向ノードの外線入出力部に警報信号を出力し、ループバック制御をかけ、当該外線入出力部５２ａをネットワークより切り離し、結果として当該時分割多重伝送装置２をネットワークから切り離す。
【００２７】
なお、前記永久故障の判断については、例えば、１秒間に８０００フレ−ムのデ−タ伝送を行っている場合、１秒間に１回の前記比較回路５４４での不一致が、例えば３０秒間継続した場合、永久故障と判断する。
【００２８】
また、前記永久故障などの異常検出時における各時分割多重伝送装置２Ａ，２Ｂ，２Ｃ，２Ｄ内の伝送切替は、各時分割多重伝装置内で実行するようにしても良く、システム管理ＣＰＵからの指令により実行するようにしても良い。
【００２９】
以上のように、この発明の実施の形態１は、外線入出力部５Ａ，５Ｂの受信部で受信したデータの１フレーム分に対して８ビット単位のパリティ演算を行い、得られたパリティビットを排他的論理和を繰り返すことにより得られた１ビットのパリティビットをフレームの任意の１ビットに多重し、データ分離／中継部ではパリティビットを多重した１フレーム分のデータを透過的に中継し、外線入出力部の送信部の前段で１フレーム分のデータのパリティ検定を行い、送信データの誤りを検査し、送信データの誤りが一定時間内に１回でも検出され、これが一定回数継続したことをもって永久故障と判断した外線入出力部は、対向ノードの外線入出力部に対して警報信号を出力してループバックさせて当該外線入出力部をネットワークから切り離し、他系外線入出力部でループバック運転を継続し、同様のパリティ生成とパリティ検定を行い、永久故障と判断した外線入出力部は、対向ノードの外線入出力部に対して警報信号を出力してループバックさせ、当該時分割多重伝送装置をネットワークから切り離すものである。
【００３０】
また、この発明の実施の形態１は、観点を変えれば、複数の時分割多重伝送装置２Ａ〜２Ｄを伝送路１によってル−プ接続し各時分割多重伝送装置２Ａ〜２Ｄ間でデ−タをル−プ伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部５１ａ，５１ｂと外部へデ−タを送信する送信部５２ａ，５２ｂとを有した対を成す外線入出力部５Ａ，５Ｂで構成され、両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを、両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送に係る異常を検出する機能を設け、この異常検出機能５３ａ，５４ｂにより継続的異常が検出されると、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送経路を、前記両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から、前記両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システム、或いは装置である。
【００３１】
また、この発明の実施の形態１は、観点を変えれば、前記時分割多重伝送装置内の伝送経路を、前記両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から、前記両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続している状態における前記時分割多重伝送装置内の伝送に係る異常を検出する機能５４ａを設け、この異常検出機能により継続的異常が検出されると、前記伝送経路を切り替えて送信中の時分割多重伝送装置を前記ル−プ伝送路１から切り離す時分割多重伝送システム、或いは装置である。
【００３２】
また、この発明の実施の形態１は、観点を変えれば、時分割多重伝送装置が前記伝送路１から切り離されると、当該時分割多重伝送装置の両隣の各時分割多重伝送装置の内部伝送路を切替え、前記両隣の時分割多重伝送装置の何れも、前記切り離された自時分割多重伝送装置と反対側の相隣る時分割多重伝送装置とデ−タの送受を行う時分割多重伝送システム、或いは装置である。
【００３３】
また、この発明の実施の形態１は、観点を変えれば、複数の時分割多重伝送装置２Ａ〜２Ｄを伝送路１によってル−プ接続し各時分割多重伝送装置２Ａ〜２Ｄ間でデ−タをル−プ状に伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部５１ａ，５１ｂと外部へデ−タを送信する送信部５２ａ，５２ｂとを有した対を成す外線入出力部で構成され、相隣る一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記相隣る他方の時分割多重伝送装置から当該他方の時分割多重伝送装置の前記伝送路からの切り離し及び異常の少なくとも一方の情報を得ることにより、自時分割多重伝送装置における送信経路を前記相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から前記相隣る一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システム、或いは装置である。
【００３４】
また、この発明の実施の形態１は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄが、前記ル−プ伝送路１と端末４，４Ａ〜４Ｇとの接続機能を有し、前記各端末４，４Ａ〜４Ｇと前記各時分割多重伝送装置２Ａ〜２Ｄと前記ル−プ伝送路１とによるネットワ−クが構成されている時分割多重伝送システム、或いは装置である。
【００３５】
また、この発明の実施の形態１は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄの前記異常が、各時分割多重伝送装置２Ａ〜２Ｄ内の伝送経路におけるパリティ検定により検出される時分割多重伝送システム、或いは装置である。
【００３６】
以上のように、この発明の実施の形態１によれば、１フレームの全データに対して１ビットのパリティを計算し、フレームデータの最終タイムスロットに書き込む機能を備えたものとしたので、従来必要であったパリティ用のメモリを備える必要がなく、またパリティ異常検出時に当該時分割多重伝送装置の伝送パスにおける故障部位をネットワークから切り離すので、システム上の他の時分割多重伝送装置間のデ−タ伝送への影響波及やシステム停止を招く可能性がなく、また、前記故障部位のネットワークからの切り離しを、Ｈ／Ｗで処理する機能を備えているので、Ｓ／Ｗで処理する場合に必要なＣＰＵ回路が必要ではなく、その結果、前述の故障検出を安価な時分割多重伝送装置で実現することができる。
【００３７】
実施の形態２．
前述のこの発明の実施の形態１では、例えばデータ中継部６２が故障した場合に、先ずＢ系外線入出力部５Ｂがパリティ異常で切り離され、続いてＡ系外線入出力部５Ａがパリティ異常を検出して切り離されることにより、当該時分割多重伝送装置２をネットワークから切り離す方式であるが、この発明の実施の形態２は、時分割多重伝送装置２をネットワークから切り離す時間を、前述のこの発明の実施の形態１の場合より短縮できるようにしたものである。
【００３８】
図６は、この発明の実施の形態２一例を示すブロック図で、この図６は、警報出力部５５ａ、５５ｂ間に、自装置２内の他系外線入出力部の警報出力部に警報指示を出す他系警報指示パス９を備けたものである。他の部分については図２と同じであるので、その説明は省略する。
【００３９】
次に動作について説明する。
Ｂ系外線入出力部５Ｂのパリティ検定部５４ｂにて、永久故障と判断したとき、前述の図２の動作説明で説明したように、警報出力部５５ｂにより送信部５２ｂを通して対向ノードの時分割多重伝送装置の外線入出力部に警報信号を出力し、ループバック制御をかけて、当該Ｂ系外線入出力部５２ｂをネットワークより切り離すとともに、外線入出力部５２ｂでは他系警報指示パス９を通して、Ａ系外線入出力部５Ａの警報出力部５５ａに対しても警報出力を指示し、装置２内の他系（Ａ系）外線入力部５ａに対向する時分割多重伝送装置（図示せず）の外線入出力部に対して警報信号を出力してループバックさせるように指示し、当該時分割多重伝送装置２をネットワークから切り離す。
【００４０】
以上のように、この発明の実施の形態２は、永久故障と判断した外線入出力部５Ｂは、対向ノードの外線入出力部に対して警報信号を出力してループバックさせるとともに、他系外線入出力部５Ａに対して対向ノードの外線入出力部に対して警報信号を出力してループバックさせるよう指示し、当該時分割多重伝送装置をネットワークから切り離す時分割多重伝送システム、或いは装置である。
【００４１】
また、この発明の実施の形態２は、観点を変えれば、前記パリティ不一致が所定回数継続的に発生した場合、当該不一致が所定回数継続的に発生したことを前記一方の外線入出力部に知らせ、各外線入出力部から各々の対向ノ−ドに警報信号を出力する時分割多重伝送システム、或いは装置である。
【００４２】
以上のように、この発明の実施の形態２によれば、装置２内に他系警報指示パス８を用いることにより、例えばデータ中継部が故障した場合に、ＡＢどちらかの系の外線入出力部５Ａ又は５Ｂでパリティ異常を検出したときに、すぐに当該時分割多重伝送装置２をネットワークから切り離すことができ、前述のこの発明の実施の形態１に比べてネットワークを正常運転状態に速やかに復旧させことができる。
【００４３】
実施の形態３．
前述のこの発明の形態１及び２では、データを中継する場合について述べたが、この発明の形態３では、デ−タ中継部６２の出力デ−タに、他のデ−タ（自装置２対応の端末４からの送信デ−タ）を多重する場合の方式について例示する。この発明の形態３は、デ−タ中継部６２で中継するデータ（デ−タ中継部６２の出力デ−タ）（以下中継デ−タと記す）と多重するデータ（自装置２対応の端末４からの送信デ−タ）（以下多重デ−タと記す）の各パリティ値の偶奇を比較し、偶奇が異なるごとに、フレームに多重されたパリティビットのパリティ値の偶奇を反転させるようにしたものである。
【００４４】
以下、この発明の形態３の一例を図７及び図８に基づいて具体的に説明する。図７は時分割多重装置のブロック図、図８は図７におけるパリティ再計算部６４のブロック図である。図７において、前記中継データと前記多重データとをタイムスロット毎に切替えるセレクタ部６２と、パリティ再計算部６４と、タイムスロット毎に多重するか中継するかを指示する多重メモリアドレス変換部６５とが、図６に対して追加されている。なお、前記中継データと前記多重データとをタイムスロット毎に切替えるセレクタ部６２と、パリティ再計算部６４と、タイムスロット毎に多重するか中継するかを指示する多重メモリアドレス変換部６５とを図２に対して追加しても同じ機能を呈す。
【００４５】
パリティ再計算部６４の内部構成を例示する図８において、６４１は中継データのパリティを計算するパリティ計算部、６４２は多重データのパリティを計算するパリティ計算部、６４３は中継データのパリティと多重データのパリティを比較する排他的論理和、６４４は偶奇が異なるごとにパリティビットの偶奇を反転させるための排他的論理和、６４５は中継時に前値保持、多重時に前記排他的論理和６４４の出力を選択する中継/多重セ
レクタ、６４６はこの中継/多重セレクタ６４５の出力をラッチするためのフリップフロ
ップ、６４７はパリティ計算の結果フレームごとに付加されているパリティ６４８を偶奇反転するための排他的論理和、６４９が再計算後のパリティである。
【００４６】
次に、この発明の実施の形態３の動作説明を行う。タイムスロットごとに、パリティ計算部６４１において中継データのパリティ計算を、パリティ計算部６４２において多重データのパリティ計算を、それぞれ行い、排他的論理和６４３においてそれぞれのパリティの偶奇を比較する。そのタイムスロットが多重時には偶奇の比較結果により偶奇が異なるごとに反転し、中継時には前タイムスロットまでの偶奇をラッチする。それを全タイムスロット行い1フレーム分計算する。そしてフレームごとに付加されているパリティ６４８
を1フレーム分の計算結果に基づいて排他的論理和６４７にて反転させ出力６４９する。
パリティ検定、ル−プバックについては、前述のこの発明の実施の形態１及び２と同じであるので、説明は省略する。
【００４７】
以上のように、この発明の実施の形態３は、データ分離／中継／多重部では受信したデータと多重するデータのパリティ偶奇を比較し、偶奇が異なるごとにフレームに多重されたパリティビットの偶奇を反転させる時分割多重伝送システム、或いは装置である。
【００４８】
また、この発明の実施の形態３は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄ内で、前記受信したデータ及びこの受信したデータに多重する前記端末４，４Ａ〜４Ｇからの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させる時分割多重伝送システム、或いは装置である
【００４９】
前述のこの発明の実施の形態３によれば、中継デ−タに端末４，４Ａ〜４Ｇからのデータの多重が行なわれる場合も、前述のこの発明の実施の形態１及び２と同様に、自装置内故障検出と障害部位の切り離しが可能となり、信頼性の高い装置を低コストで実現できる。
【００５０】
実施の形態４．
前述のこの発明の実施の形態１〜３では、０固定故障（デ−タが０に固定されてしまう故障）、1固定故障（デ−タが１に固定されてしまう故障）の場合には、パリティ演算値
及びフレームの多重されたパリティ値が固定値となり、パリティ演算値とフレームに多重されたパリティ値が同じ値となって、パリティ異常が検出されず、故障を見逃す恐れがある。この発明の実施の形態４は、前記０固定故障、1固定故障をも検出できるようにする
ものである。
【００５１】
この発明の実施の形態４は、図２、図６、及び図７におけるパリティ生成部５３に代えて図９のパリティ生成部５３を使用し、パリティ検定部５４に代えて図１０のパリティ検定部５４を使用するものである。図９はこの発明の実施の形態４におけるパリティ生成部の一例を示してあり、前述の図３のパリティ生成部５３に、偶奇反転部５３５を付加したものであり、他については図３と同じであるので説明は省略する。また、図１０は、この発明の実施の形態４におけるパリティ検定部の一例を示してあり、前述の図４のパリティ検定部５４に、偶奇反転部５４５を付加したものであり、他については図４と同じであるので説明は省略する。
【００５２】
次に動作について説明する。
パリティ生成部５３のフリップフロップ５３３にて、１フレーム分のデータパリティビットを保持した後、その後段の、１フレーム毎に値が０／１交番する偶奇反転部５３５により、フリップフロップ５３３の出力であるパリティビットの偶奇を反転させ、この偶奇反転したパリティをフレームに多重する。これにより、データ部が前記０固定故障の場合、前記１固定故障の場合、であってもフレームに多重されたパリティの値が固定値になることはない。
【００５３】
一方、パリティ検定部５４でも、フリップフロップ５４３にて、１フレーム分のデータパリティビットを保持した後、その後段の、１フレーム毎に値が０／１交番する偶奇反転部５４５により、フリップフロップ５３３の出力であるパリティビットの偶奇を反転させ、この偶奇反転したパリティ値を、フレームに多重されたパリティビット値とを比較する。このとき、パリティエラーを検出しなければ、次フレームに対するパリティ検定の偶奇を現フレームに対するものとは反転させ、パリティエラーを検出したらパリティ検定の際の偶奇を次フレームに対して保持する。
【００５４】
以上のように、この発明の実施の形態４は、外線入出力部の受信部で受信したデータの１フレーム分に対して１ビットのパリティ演算を行い、１フレーム毎にパリティの偶奇を反転させ、外線入出力部の送信部の前段で１フレーム分のデータのパリティ検定を行う、パリティエラーを検出しなかったら次フレームに対するパリティ検定の偶奇を現フレームに対するものとは反転させ、パリティエラーを検出したらパリティ検定の際の偶奇を次フレームに対して保持する時分割多重伝送システム、或いは装置である。
【００５５】
また、この発明の実施の形態４は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄ内で、受信したデ−タについて論理演算して求めたパリティ値を前記複数タイムスロット毎に偶奇反転させ、前記他の外部へ送信するデ−タについて論理演算して求めたパリティ値を前記検定前に前記複数タイムスロット毎に偶奇反転させ、前記検定によりパリティエラ−が検出されなかった場合は引き続き前記他の外部へ送信するデ−タについて論理演算して求めたパリティ値を前記検定前に前記複数タイムスロット毎に偶奇反転させ、前記検定によりパリティエラ−が検出された場合は、前記他の外部へ送信するデ−タについて論理演算して求めたパリティ値を、当該パリティエラ−検出時点の偶奇に保持する時分割多重伝送システム、或いは装置である。
【００５６】
以上のように、この発明の実施の形態４によれば、偶奇反転部５３５，５４５を用いることにより、例えばデータ中継部が故障してデータの値が０固定または１固定となった場合に、故障を見逃すことはなく、前述のこの発明の実施の形態１〜３に比べて、より信頼性の高い故障検出機能を持つ時分割多重伝送方式／装置を実現することができる。
【００５７】
実施の形態５．
前述のこの発明の実施の形態１〜４では、パリティビットは１ビットであるため、故障によりデータ部の値が化けても、パリティエラーとして検出する確率は２分の１であり、故障してもパリティエラーが検出されない恐れがある。この発明の実施の形態５は、前記パリティエラーとして検出する確率を高くするものである。
【００５８】
この発明の実施の形態５は、図２、図６、及び図７におけるパリティ生成部５３に代えて図１１のパリティ生成部５３を使用し、パリティ検定部５４に代えて図１２のパリティ検定部５４を使用するものである。図１１はこの発明の実施の形態５におけるパリティ生成部の一例を示してあり、図１２はこの発明の実施の形態５におけるパリティ検定部の一例を示してある。
【００５９】
この発明の実施の形態５におけるパリティ生成部５３は、その一例として図１１で示すように、図３のパリティ生成部５３において８ビット全体のパリティビットを計算していたのを、ビット毎に１フレーム分のパリティを計算し、セレクタによりフレームの任意の８ビットに多重する。
【００６０】
また、この発明の実施の形態５におけるパリティ検定部５４は、その一例として図１２で示すように、図４のパリティ検定部５４において同じく８ビット全体のパリティビットを再計算していたのを、ビット毎にパリティを再計算し、再計算結果と、フレームに多重された各ビットのパリティとを比較し、論理和５４６にて各ビットのパリティエラーの論理和をとり、警報出力部５５に結果を通知する。
【００６１】
以上のように、この発明の実施の形態５は、外線入出力部の受信部で受信したデータの１フレーム分に対して８ビット単位で排他的論理和を繰り返すことにより得られた８ビットのパリティビットをフレームの任意の８ビットに多重するし、外線入出力部の送信部の前段で１フレーム分のデータのパリティ検定を行い、送信データの誤りを検査する時分割多重伝送システム、或いは装置である。
【００６２】
また、この発明の実施の形態５は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄでの異常の検定が、受信したデ−タの各ビット毎に複数タイムスロット分につき論理演算して求めたパリティ値を前記受信したデ−タのタイムスロットに多重し、前記受信したデ−タの各ビット毎に複数タイムスロット分につき論理演算して求めたパリティ値と、前記受信したデ−タのタイムスロットに多重したパリティ値との一致性を検定することにより行われる時分割多重伝送システム、或いは装置である。
【００６３】
以上のように、この発明の実施の形態５によれば、各ビット毎にパリティの生成・検定を行うことにより、故障時にパリティエラーとして検出しない確率は２５６分の１（２の８乗分の１）であり、前述のこの発明の実施の形態１〜４に比べてより信頼性の高い故障検出機能を持つことができる。また、この発明の実施の形態５では、パリティビットを多重する領域としてタイムスロットを１つ使用するが、前述のこの発明の実施の形態１〜４でも、パリティビットは１つでもタイムスロットを１つ使用するため、伝送効率を低下させることはない。
【００６４】
実施の形態６．
この種の時分割多重伝送装置では、各種端末間の伝送パスを構成させるために、時分割スイッチを設けている。図１３は、時分割スイッチ部の構成図で、この発明の実施の形態６の一例を示す図である。図１３において、６０はライト制御部で、後述の受信中継メモリ６７および後述の分離メモリ６９へのデータ書き込み制御を行う。６５は多重メモリアドレス変換部で、リード制御部６６から出力される信号を予め設定されたアドレスに変換する。６７は受信中継メモリで、系選択回路部８から入力したデータを中継して再度前記系選択回路部８へ出力する迄の間一時的に保持する。６８は多重メモリ部で、端末４から多重／分離バス１２を介して入力した多重データを前記系選択回路部８へ出力するまでの間一時的に保持する。６９は分離メモリ部で、前記系選択回路８から入力したデータを多重／分離バス１２へ出力するまでの間一時的に保持する。
【００６５】
６１０はライト制御部で、前記多重メモリ部６７へのデータ書き込みを制御する。６１１は分離メモリアドレス変換部で、後述のリード制御部６１２から出力される信号を予め設定されたアドレスに変換するためのものである。６１２はリード制御部で、前記受信中継メモリ６７または前記多重メモリ部６８からデータを読み出すときのアドレス信号を生成する他、前記分離メモリ部６８からデータを読み出すときの基準信号等を生成する。６１３は多重分離バス制御部で、多重／分離バス１２の基準信号および制御信号の生成を行う。１０はマイクロプロセッサ部で、マイクロプロセッサバス１１を介して、装置内の各部へデータを設定したり状態を監視するためのものである。
【００６６】
前記多重メモリアドレス変換部６５の構造を図１４に示す。図１４において、アドレスと記載されたもの（０００〜２３３９）は、前記多重メモリアドレス変換部６５のアドレスを示し、タイムスロット番号に対応する。ビットＤ１２は多重／中継ビットである。このＤ１２のビットが、“１”か“０”かにより、図１３のセレクタ部６３に於いて選択する信号が決定され、“１”の場合には前記多重メモリ部６８からのリードデータを選択し、“０”の場合は前記受信中継メモリ部６７からのリードデータを選択するようになっている。Ｄ１〜Ｄ１１には前記多重メモリ部６８のリードアドレス（Ａ１〜Ａ１１）が設定される。
【００６７】
前記分離メモリアドレス変換部６１１は、前記リード制御部６１２から出力される基準信号をもとに、前記分離メモリ部６９のリードアドレスを作成する機能を有しており、ＲＯＭや２ポートメモリで構成される。本例では２ポートメモリを用いており、前記マイクロプロセッサバス１１を介して内部データを設定変更することが可能になっている。
【００６８】
分離メモリアドレス変換部６１１の構造を図１５に示す。図１５において、アドレスと記載されたもの（０００〜２３３９）は前記分離メモリアドレス変換部６１１のアドレスを示し、前記多重／分離バス１２のアドレスに対応する。Ｄ１１〜Ｄ０には前記分離メモリ部６９からのリードアドレス（Ａ１１〜Ａ０）が設定される。
【００６９】
次に図１３、図１４、図１５に基づき動作について説明する。系選択回路部８から入力される信号は連続する複数のタイムスロットからなり、０のデータスロットに始まり２３３９スロットを最後とする２３４０個のタイムスロットが順番に入力され、ライト制御部６０によって制御されて受信中継メモリ部６７および分離メモリ部６９へ順番に書き込まれる。
【００７０】
多重／分離バス１２には各種端末を収容するための端末回線インタフェースが複数接続されており、多重分離バス制御部６１３は、多重／分離バス１２を介して、端末回線インタフェースと入出力をするために必要な基準信号を生成し、多重／分離バス１２から入力される信号も、複数の連続するタイムスロットデータの構造を有する。そしてライト制御部６１０によって制御されて多重メモリ部６８へ順番に書き込まれる。
【００７１】
リード制御部６１２はライト制御部６１０の書き込み動作から少し遅れた位相でリードアドレスを生成する。このリードアドレスに基づいて、受信中継メモリ部６７にすでに書き込まれているデータが順番に読み出される。多重メモリアドレス変換部６５ではリード制御部６６からのリードアドレスにもとづいて多重メモリ６７のリードアドレスを生成し、このリードアドレスによって多重メモリ部６８に既に書き込まれているデータを読み出す。
【００７２】
受信中継メモリ部６７および多重メモリ部６８から読み出されたデータはセレクタ部６３で選択された後、系選択回路部８へ出力される。この時、セレクタ部６３における選択は多重メモリアドレス変換部６５からの多重／中継ビットに基づいて行われる。セレクタ部６３から系選択回路部８へ出力されるデータは、スロット０に始まり、スロット２３３９を最後とする２３４０個のタイムスロットが順番に出力される。以上のように動作しているので、系選択回路部８へ出力するタイムスロットデータは、系選択回路部８から入力したタイムスロットデータと多重／分離バス１２から入力した多重データとの間で１タイムスロットの単位で入替えが行われる。
【００７３】
また、リード制御部６１２はライト制御部６１０の書き込み動作から少し遅れた位相で基準信号を生成する。分離メモリアドレス変換部６１１では、リード制御部６１２からの基準信号に基づいて分離メモリ部６９のリードアドレスを生成する。このリードアドレスに基づいて、分離メモリ部６９にすでに書き込まれているデータが読み出される。分離メモリ部６９から読み出されたデータは多重／分離バス１２へ出力される。多重／分離バス１２へ出力するデータは複数の連続するタイムスロットデータの構造を有している。以上のようにして、多重／分離バス１２へ出力するデータは系選択回路部８から入力したタイムスロットのデータと多重／分離バス１２から入力した多重データとの間で１タイムスロット単位での入替えが可能である。
【００７４】
以上説明したように、多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１に対し予めデータを設定しておくことで、タイムスロットの入替えが可能である。しかし、メモリ素子の不良等により多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１のデータが設定値と変わってしまった場合には、入替えるタイムスロットが不正とり、端末間通信が異常となるばかりでなく、中継データもすべて不正データに変化させてしまうため、ネットワーク全体がダウンしてしまう命的な状態に陥る可能性がある。以下では、このような状態を検出し装置を縮退させる機能について説明する。
【００７５】
多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１への設定は、装置立ち上げ時および端末回線インタフェースの増設や変更が発生した場合にマイクロプロセッサ部１０から行われる。この設定データをマイクロプロセッサ部１０では記憶しておき、多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１の全ての領域の設定データを定周期、例えば１００ミリ秒周期で読み出して、記憶していた設定データと照合する。照合の結果、一定回数連続、例えば３回連続で照合不一致を検出すると、設定値異常と判断する。設定値異常が検出された場合、マイクロプロセッサ部１０は、Ａ系外線入出力部５ＡおよびＢ系外線入出力部５Ｂの双方に対して警報信号を出力するように指示する。そして、Ａ系外線入出力部５ＡおよびＢ系外線入出力部５Ｂは、この警報信号により自装置に隣接する、２つの時分割多重伝送装置に対して警報信号を出力する。この結果、前述のこの発明の実施の形態１の場合と同様にして、警報信号を受信した時分割多重伝送装置はループバック制御状態となり、設定値異常を検出した時分割多重伝送装置をネットワークから切り離す。
【００７６】
以上のように、この発明の実施の形態６は、分離／中継／多重部に搭載されたＣＰＵが、分離／中継／多重部においてタイムスロット毎に多重か中継かを示す情報を格納する記憶素子の内容を定期的に本来設定されるべき内容と照合し、定周期照合で一定回数連続で不一致を検出した場合、当該記憶素子の永久故障と判断し、両系外線入出力部に対して、対向ノードの外線入出力部に警報信号を出力してループバックすることを指示し、当該伝送装置をネットワークから切り離す時分割多重伝送システム、或いは装置である。
【００７７】
また、この発明の実施の形態６は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄの前記異常が、各時分割多重伝送装置２Ａ〜２Ｄ内の伝送に係る実設定デ−タの検定により検出される時分割多重伝送システム、或いは装置である。
【００７８】
また、この発明の実施の形態６は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄ内で、受信したデータと前記端末４，４Ａ〜４Ｇからの多重デ−タとの多重の実設定内容が、当初の設定内容と不一致となった場合、隣の時分割多重伝送装置への送信を停止する時分割多重伝送システム、或いは装置である。
【００７９】
また、この発明の実施の形態６は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄの前記実設定内容と前記当初の設定内容との照合を、時分割多重伝送装置のマイクロプロセッサ部１０等の装置管理ＣＰＵで行う時分割多重伝送システム、或いは装置である。
【００８０】
以上のようにしてメモリ素子の不良等により多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１のデータが設定値と変わってしまった場合、これを検出して当該時分割多重伝送装置をネットワークから切り離すことが可能となるため、端末４に対して異常なデータを流したり、ネットワーク全体がダウンしてしまうことを防止でき、信頼性の高い時分割多重伝送装置を提供することが可能である。
【００８１】
実施の形態７．
次に、この発明に係る時分割多重伝送装置の実施の形態７の時分割スイッチの構成の一例を図１６に示す。図１６において、６１４は設定／監視データ通信制御部、６１５は設定／監視データリード／ライト制御部、９は設定／監視データリード／ライト制御部６１５が各部位を設定又は監視するための設定監視バスである。他については、図１３と同じであるので、説明は省略する。
【００８２】
本実施形態は、ネットワーク上の何れか一つに設けられたネットワーク管理部（図示せず）から遠隔で時分割多重伝送装置の各部への設定および状態監視を行う場合の、多重メモリアドレス変換部６５及び分離メモリアドレス変換部６１１の設定異常検出に関するものである。
【００８３】
図１６に基づき動作について説明する。ネットワーク管理部（図示せず）は、時分割多重伝送装置の立ち上げ時および端末回線インタフェースの増設や変更が発生した場合、ネットワーク上の全ての時分割多重伝送装置又は特定の時分割多重伝送装置の多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１の設定を行う。この設定によりタイムスロットの入替えが行われる動作については、前述の実施の形態７と同様であるためここでは説明を省略する。
【００８４】
前記ネットワーク管理部は、ネットワーク上の全ての時分割多重伝送装置の設定データを記憶しておき、時分割多重伝送装置の設定内容を1台づつ収集し、多重メモリアドレス
変換部６５および分離メモリアドレス変換部６１１の設定データを照合する。時分割多重伝送装置の設定内容の収集および、多重メモリアドレス変換部６５、分離メモリアドレス変換部６１１の設定データの照合は、全ての時分割多重伝送装置について順番に行い、一巡すると同様の処理を繰り返し行う。この処理の結果、照合不一致を検出した場合、照合不一致となった時分割多重伝送装置の番号を一時的に記憶しておく。そして、同じ時分割多重伝送装置にて例えば３回連続で、照合不一致を検出した場合、設定値異常と判断する。何れかの時分割多重伝送装置で設定値異常が検出された場合、設定値異常が検出された時分割多重伝送装置に隣接する両側２台の時分割多重伝送装置に対してループバック制御を行い、設定値異常を検出した時分割多重伝送装置をネットワークから切り離す。
【００８５】
以上のように、この発明の実施の形態７は、ネットワークに１台存在するＣＰＵが、各ノードの分離／中継／多重部においてタイムスロット毎に多重か中継かを示す情報を格納する記憶素子の内容を定期的に本来設定されるべき内容と照合し、定周期照合で一定回数連続で不一致を検出した場合、当該記憶素子の永久故障と判断し、当該ノードの両端ノードの両系外線入出力部に対して、当該ノードをネットワークから切り離すように外線入出力部に警報信号を出力してループバックすることを指示する時分割多重伝送システム、或いは装置である。
【００８６】
また、この発明の実施の形態７は、観点を変えれば、各時分割多重伝送装置２Ａ〜２Ｄの前記実設定内容と前記当初の設定内容との照合を、システム管理ＣＰＵで行う時分割多重伝送システム、或いは装置である。
【００８７】
以上のようにしてメモリ素子の不良等により多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１のデータが設定値と変わってしまった場合、これを検出して当該時分割多重伝送装置をネットワークから切り離すことが可能となるため、端末に対して異常なデータを流したり、ネットワーク全体がダウンしてしまうことを防止できる。また、設定異常検出をネットワーク管理部から遠隔で行えるように構成したので、ネットワーク全体の保守が容易となる。また、各時分割多重伝送装置に専用のマイクロプロセッサを設けなくとも実現でき、装置を安価にできる。
【００８８】
実施の形態８．
次に、この発明に係る時分割多重伝送装置の実施の形態８の時分割スイッチの別の構成の一例を図１７に示す。図１７において、６１６はパリティジェネレータで、多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１に設定されるデータに対しパリティを生成する。６１７はパリティ検定部で、多重メモリアドレス変換部６５から読み出されたリードアドレスデータのパリティ検定を行う。６１８はパリティ検定部で、分離メモリアドレス変換部６１１から読み出されたリードアドレスデータのパリティ検定を行う。６１７は設定異常判定部で、前記パリティ検定部６１５、６１６の検定結果から設定異常判定を判断する。他については、図１６と同じであるので、説明は省略する。
【００８９】
前記多重メモリアドレス変換部６５の構造を図１８に示す。図１８において、ビットＤ１５はパリティビットであり、例えばビットＤ０〜ビットＤ１５の論理１の数が奇数個となる値をパリティビットとする。他のビットは、図１４と同様であるので、説明は省略する。
【００９０】
前記分離メモリアドレス変換部６１１の構造を図１９に示す。図１９において、ビットＤ１５はパリティビットであり、例えばビットＤ０〜ビットＤ１５の論理１の数が奇数個となる値をパリティビットとする。他のビットは、図１５と同様であるので、説明は省略する。
【００９１】
多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１に対し予めデータを設定しておくことにより、タイムスロットの入替えを行う動作については、前述のこの発明の実施の形態７と同様であるため、ここでは説明を省略し、多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１の設定異常検出および検出時の動作について説明する。
【００９２】
多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１に対し設定する場合、パリティジェネレータ部６１６にてパリティビットを生成し、他のビットＤ０〜Ｄ１４とともに、多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１へ書き込まれる。この時生成されたパリティビットはビットＤ１５として書き込まれる。
【００９３】
次に多重メモリアドレス変換部６５から読み出しが行われる場合、パリティ検定部６１７にてパリティ検定が行われる。同様に分離メモリアドレス変換部６１１から読み出しが行われる場合、パリティ検定部６１８にてパリティ検定が行われる。パリティ検定部６１７および６１８では、例えばビットＤ０〜ビットＤ１５の論理１の数が奇数個でない場合、パリティ検定不良を設定異常判定部６１９へ出力する。設定異常判定部６１９では、パリティ検定部６１７および６１８からのパリティ検定結果を常時入力していて、例えば１フレーム期間中に１つ以上のパリティ検定不良が、連続して３フレーム期間あった場合に設定異常を出力する。ここで、1フレームとは、多重メモリアドレス変換部６５又は分離
メモリアドレス変換部６１１のアドレス０〜２３３９までの領域を全て読み出す期間を示す。
【００９４】
次に、設定異常判定部６１９から出力さる設定異常信号は、Ａ系外線入出力部５ＡおよびＢ系外線入出力部５Ｂの双方に渡されており、Ａ系外線入出力部５ＡおよびＢ系外線入出力部５Ｂは、この設定異常信号により、自装置に隣接する２つの時分割多重伝送装置に対して警報信号を出力する。この結果、前述のこの発明の実施の形態１の場合と同様にして、警報信号を受信した時分割多重伝送装置はループバック制御状態となり、設定値異常を検出した、時分割多重伝送装置をネットワークから切り離す。
【００９５】
以上のように、この発明の実施の形態８は、分離／中継／多重部においてタイムスロット毎に多重か中継かを示す情報を格納する記憶素子の設定データに対してパリティ等のデータ誤り検定機能を設け、当該記憶素子への設定完了後に、多重か中継かを判断するために設定内容の読み出しを行なった際に、データ誤りを検出すると永久故障と判断し、両系外線入出力部に対して、対向ノードの外線入出力部に警報信号を出力してループバックすることを指示し、当該伝送装置をネットワークから切り離す時分割多重伝送システム、或いは装置である。
【００９６】
また、この発明の実施の形態８は、観点を変えれば、各時分割多重伝送装置で、受信したデータと前記端末からの多重デ−タとの多重設定のデ−タの誤りを、デ−タ誤り検定機能により検定する時分割多重伝送システム、或いは装置である。
【００９７】
以上のようにしてメモリ素子の不良等により多重メモリアドレス変換部６５および分離メモリアドレス変換部６１１のデータが設定値と変わってしまった場合、これを検出して当該時分割多重伝送装置をネットワークから切り離すことが可能となるため、端末に対して異常なデータを流したり、ネットワーク全体がダウンしてしまうことを防止できる。また、設定異常検出をハードウェア回路で実現しているため、早期に異常検出することが可能となり、異常期間を最小時間にすることが可能で、より信頼性の高い時分割多重伝送装置を提供することが可能である。
【００９８】
実施の形態９．
前述のこの発明の実施の形態３のセレクタ６３に入力される中継／多重を示す信号が常に多重側もしくは多重側に固定故障となった場合を検出できるように、同信号が１フレーム間に少なくとも１ビット分はフレームごとに中継／多重を０／１交番させる区間を設ける。そして１フレーム間全て中継／多重であった場合には異常を出力する。中継／多重信号６３５がフレーム内に１ビット分０／１交番出力するようにする。
【００９９】
図２０に示すように２フレーム間分のカウンタを２つ用意し、１つは中継であればカウンタ６３１をリセット、多重であればカウントアップさせる。もうひとつは多重であればカウンタ６３３をリセット、中継であればカウントアップさせる。カウンタ値が２フレーム分の値になった場合異常検出信号６２６，６２７を有意とし、両系外線入出力部に対して対向ノードの外線入出力部に警報信号を出力してループバックを指示し当該伝送装置をネットワークから切り離す。これにより、中継／多重信号６３５が常時多重を示す固定故障となっても、これを検出して当該ノードをネットワークから離脱させることができるので、高信頼なネットワークを実現できる。
【０１００】
以上のように、この発明の実施の形態９は、分離／中継／多重部においてタイムスロット毎に多重か中継かを示す信号を１フレーム間には必ず１回は中継を示すようにし、１フレーム間常時多重を示していることをもって永久故障と判断し、両系外線入出力部に対して、対向ノードの外線入出力部に警報信号を出力してループバックすることを指示し、当該伝送装置をネットワークから切り離す時分割多重伝送システム、或いは装置である。
【０１０１】
また、この発明の実施の形態９は、観点を変えれば、１フレ−ム中に中継デ−タと多重デ−タとを多重し、前記フレ−ム中の当該中継デ−タ及び多重デ−タの存否によりデ−タ異常を検出する時分割多重伝送システム、或いは装置である。
【０１０２】
実施の形態１０．
前述のこの発明の実施の形態例１〜５において、装置内の動作クロックは唯一１つであることを前提に説明してきた。時分割多重伝送装置は装置間でどの装置がネットワーク全体のクロック供給源になるかを調停機構を用いて決定し、他の装置はネットワークからの受信データから抽出したクロックに同期して動作する。しかし、ネットワーク内の任意の装置の調停機構に故障が発生し、クロック供給源が唯一に定まらない状況が継続することが考えられる。
【０１０３】
時分割多重伝送装置内のクロックは、図２１に示すように受信系のクロックとそれ以外のクロックに分類され、ネットワークのクロック源が唯一である場合は、両系のクロックは周波数が一致しているが、クロック源が唯一でない状況が継続した場合は、受信系のクロックとそれ以外のクロックには周波数偏差が発生する場合がある。この状況では図２２に示すように、例えば受信中継メモリ部６７への書き込みと読み出しで周波数に偏差が発生し、書き込みと読み出しが追い越すことになり、その追い越しが発生した時点でパリティエラーが検出される。
【０１０４】
そこで、本実施の形態では、ネットワーク内で発生し得る最大の周波数偏差が発生したとした場合に、図２３に示すようにパリティエラーが発生する周期よりもパリティエラーの発生を監視する期間を短くすることにより、装置内に永久故障が発生した場合には一定回数連続してパリティエラ−検出となり永久故障と判断するが、周波数偏差に起因したパリティエラーについては、一定回数連続して検出されないため永久故障として認識されず、ネットワークから誤って切り離されることがなくなる。
【０１０５】
以上のように、この発明の実施の形態１０は、ネットワークの網同期が確立していない状態では、周波数偏差によるデータ誤りが発生するが、周波数偏差の最大値に対してデータ誤り発生間隔の最小値を計算し、その間隔以下にデータ誤り間隔時間を設定することにより、ネットワークの網同期が確立していない状態で誤って伝送装置をネットワークから切り離さない時分割多重伝送システム、或いは装置である。
【０１０６】
また、この発明の実施の形態９は、観点を変えれば、システム内の周波数偏差によって発生するパリティエラ−の発生周期より、パリティエラ−の発生を監視する期間を短くする時分割多重伝送システム、或いは装置である。
【０１０７】
なお、前述のこの発明の実施の形態１〜１０は必要に応じて任意に組合わせることにより、各実施の形態の機能、効果を呈する種々の時分割多重伝送システム、或いは装置を実現できる。
【０１０８】
【発明の効果】
この発明は、複数の時分割多重伝送装置を伝送路によってル−プ接続し各時分割多重伝送装置間でデ−タをル−プ伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部と外部へデ−タを送信する送信部とを有した対を成す外線入出力部で構成され、両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを、両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送に係る異常を検出する機能を設け、この異常検出機能により継続的異常が検出されると、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送経路を、前記両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から、前記両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システムであって、各時分割多重伝送装置が、前記ル−プ伝送路と端末との接続機能を有し、前記各端末と前記各時分割多重伝送装置と前記ル−プ伝送路とによるネットワ−クが構成され、各時分割多重伝送装置内で、前記受信したデータ及びこの受信したデータに多重する前記端末からの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるようにしたので、ル−プ伝送方式の時分割多重伝送システムでありながら、時分割多重伝送装置内において他方の外線入出力部の送信経路で異常が発生しても、もう一方の外線入出力部の送信部からル−プバックしてデ−タの中継伝送を継続でき、しかもこの継続はＨ／Ｗ上の伝送経路切替で行えるので、安価で信頼性の高い時分割多重伝送システムを実現できる効果があり、また、各端末とのデ−タ伝送を、信頼性の高い時分割多重伝送システムで行うことができる効果がある。更に、各時分割多重伝送装置内で、中継デ−タに他のデ−タを多重しても、時分割多重伝送装置内の伝送経路のパリティチェックを行え、各時分割多重伝送装置内で、中継デ−タに他のデ−タを多重する場合であっても、信頼性の高い時分割多重伝送システムを実現できる効果がある。
【０１０９】
また、この発明は、複数の時分割多重伝送装置を伝送路によってル−プ接続し各時分割多重伝送装置間でデ−タをル−プ伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部と外部へデ−タを送信する送信部とを有した対を成す外線入出力部で構成され、両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを、両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送に係る異常を検出する機能を設け、この異常検出機能により継続的異常が検出されると、前記対を成す外線入出力部のうちの一方の外線入出力部の受信部から前記対を成す外線入出力部のうちの他方の外線入出力部の送信部へのデ−タの伝送経路を、前記両隣の時分割多重伝送装置のうちの他方の時分割多重伝送装置に対向する外線入出力部の送信部から、前記両隣の時分割多重伝送装置のうちの一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システムであって、各時分割多重伝送装置の前記異常が、各時分割多重伝送装置内の伝送経路におけるパリティ検定により検出され、各時分割多重伝送装置内で、前記受信したデータ及びこの受信したデータに多重する前記端末からの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるようにしたので、ル−プ伝送方式の時分割多重伝送システムでありながら、時分割多重伝送装置内において他方の外線入出力部の送信経路で異常が発生しても、もう一方の外線入出力部の送信部からル−プバックしてデ−タの中継伝送を継続でき、しかもこの継続はＨ／Ｗ上の伝送経路切替で行えるので、安価で信頼性の高い時分割多重伝送システムを実現できる効果があり、また、時分割多重伝送システムの高い信頼性を維持しながら、時分割多重伝送装置内の伝送経路の異常を検出できる効果がある。更に、各時分割多重伝送装置内で、中継デ−タに他のデ−タを多重しても、時分割多重伝送装置内の伝送経路のパリティチェックを行え、各時分割多重伝送装置内で、中継デ−タに他のデ−タを多重する場合であっても、信頼性の高い時分割多重伝送システムを実現できる効果がある。
【０１１０】
また、この発明は、複数の時分割多重伝送装置を伝送路によってル−プ接続し各時分割多重伝送装置間でデ−タをル−プ状に伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部と外部へデ−タを送信する送信部とを有した対を成す外線入出力部で構成され、相隣る一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記相隣る他方の時分割多重伝送装置から当該他方の時分割多重伝送装置の前記伝送路からの切り離し及び異常の少なくとも一方の情報を得ることにより、自時分割多重伝送装置における送信経路を前記相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から前記相隣る一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システムであって、各時分割多重伝送装置が、前記ル−プ伝送路と端末との接続機能を有し、前記各端末と前記各時分割多重伝送装置と前記ル−プ伝送路とによるネットワ−クが構成され、各時分割多重伝送装置内で、前記受信したデータ及びこの受信したデータに多重する前記端末からの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるようにしたので、ル−プ伝送路上の隣の時分割多重伝送装置の異常に影響されることなく、異常が発生してない側の隣の時分割多重伝送装置とデ−タの送受ができ、信頼性の高い時分割多重伝送システムを実現できる効果があり、また、各端末とのデ−タ伝送を、信頼性の高い時分割多重伝送システムで行うことができる効果がある。更に、各時分割多重伝送装置内で、中継デ−タに他のデ−タを多重しても、時分割多重伝送装置内の伝送経路のパリティチェックを行え、各時分割多重伝送装置内で、中継デ−タに他のデ−タを多重する場合であっても、信頼性の高い時分割多重伝送システムを実現できる効果がある。
【０１１１】
また、この発明は、複数の時分割多重伝送装置を伝送路によってル−プ接続し各時分割多重伝送装置間でデ−タをル−プ状に伝送する時分割多重伝送システムにおいて、前記各時分割多重伝送装置を、それぞれ外部からデ−タを受信する受信部と外部へデ−タを送信する送信部とを有した対を成す外線入出力部で構成され、相隣る一方の時分割多重伝送装置に対向する外線入出力部の受信部から受信したデ−タを相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から送信する中継機能を有した時分割多重伝送装置とし、前記相隣る他方の時分割多重伝送装置から当該他方の時分割多重伝送装置の前記伝送路からの切り離し及び異常の少なくとも一方の情報を得ることにより、自時分割多重伝送装置における送信経路を前記相隣る他方の時分割多重伝送装置に対向する外線入出力部の送信部から前記相隣る一方の時分割多重伝送装置に対向する外線入出力部の送信部へ切替て送信を継続する時分割多重伝送システムであって、各時分割多重伝送装置の前記異常が、各時分割多重伝送装置内の伝送経路におけるパリティ検定により検出され、各時分割多重伝送装置内で、前記受信したデータ及びこの受信したデータに多重する前記端末からの多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるようにしたので、ル−プ伝送路上の隣の時分割多重伝送装置の異常に影響されることなく、異常が発生してない側の隣の時分割多重伝送装置とデ−タの送受ができ、信頼性の高い時分割多重伝送システムを実現できる効果があり、また、時分割多重伝送システムの高い信頼性を維持しながら、時分割多重伝送装置内の伝送経路の異常を検出できる効果がある。更に、各時分割多重伝送装置内で、中継デ−タに他のデ−タを多重しても、時分割多重伝送装置内の伝送経路のパリティチェックを行え、各時分割多重伝送装置内で、中継デ−タに他のデ−タを多重する場合であっても、信頼性の高い時分割多重伝送システムを実現できる効果がある。
【０１１２】
また、この発明は、外部から受信したデ−タを他の外部へ送信する中継機能を有した時分割多重伝送装置において、前記外部から受信したデ−タの複数タイムスロット分の各タイムスロットのパリティ値を論理演算して求めたパリティ値を前記受信したデ−タのタイムスロットに多重し、前記他の外部へ送信するデ−タの複数タイムスロット分の各タイムスロットのパリティ値を論理演算して求めたパリティ値と、前記受信したデ−タのタイムスロットに多重したパリティ値との一致性を検定する時分割多重伝送装置であって、前記外部から受信したデータ及びこの受信したデータに多重する多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるようにしたので、パリティチェックのＨ／Ｗ構成が簡単で安価となり、従って、安価で信頼性の高い時分割多重伝送装置を実現できる効果があり、また、中継デ−タに他のデ−タを多重しても、時分割多重伝送装置内の伝送経路のパリティチェックを行え、時分割多重伝送装置内で、中継デ−タに他のデ−タを多重する場合であっても、信頼性の高い時分割多重伝送装置を実現できる効果がある。
【０１１３】
また、この発明は、外部から受信したデ−タを他の外部へ送信する中継機能を有した時分割多重伝送装置において、前記外部から受信したデ−タの各ビット毎に複数タイムスロット分につき論理演算して求めたパリティ値を前記受信したデ−タのタイムスロットに多重し、前記受信したデ−タの各ビット毎に複数タイムスロット分につき論理演算して求めたパリティ値と、前記受信したデ−タのタイムスロットに多重したパリティ値との一致性を検定する時分割多重伝送装置であって、前記外部から受信したデータ及びこの受信したデータに多重する多重データの各パリティ偶奇を比較し、偶奇が異なるごとに、前記受信したデ−タのタイムスロットに多重のパリティ値の偶奇を反転させるようにしたので、時分割多重伝送装置内の伝送経路の異常検出機能が向上し、信頼性の高い時分割多重伝送システムを実現できる効果があり、また、中継デ−タに他のデ−タを多重しても、時分割多重伝送装置内の伝送経路のパリティチェックを行え、時分割多重伝送装置内で、中継デ−タに他のデ−タを多重する場合であっても、信頼性の高い時分割多重伝送装置を実現できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるデータ伝送システムの構成を示す図である。
【図２】この発明の実施の形態１による時分割多重伝送装置の構成を示す図である。
【図３】この発明の実施の形態１によるパリティ生成部の構成を示す図である。
【図４】この発明の実施の形態１によるパリティ検定部の構成を示す図である。
【図５】この発明の実施の形態１によるフレーム構成を示す図である。
【図６】この発明の実施の形態２による時分割多重伝送装置の構成を示す図である。
【図７】この発明の実施の形態３による時分割多重伝送装置の構成を示す図である。
【図８】この発明の実施の形態３によるパリティ再計算部の構成を示す図である。
【図９】この発明の実施の形態４によるパリティ生成部の構成を示す図である。
【図１０】この発明の実施の形態４によるパリティ検定部の構成を示す図である。
【図１１】この発明の実施の形態５によるパリティ生成部の構成を示す図である。
【図１２】この発明の実施の形態５によるパリティ検定部の構成を示す図である。
【図１３】この発明の実施の形態６による時分割多重伝送装置の構成を示す図である。
【図１４】この発明の実施の形態６による多重メモリアドレス変換部の構造を示す図である。
【図１５】この発明の実施の形態６による分離メモリアドレス変換部の構造を示す図である。
【図１６】この発明の実施の形態７による時分割多重伝送装置の構造を示す図である。
【図１７】この発明の実施の形態８による時分割多重伝送装置の構造を示す図である。
【図１８】この発明の実施の形態８による多重メモリアドレス変換部の構造を示す図である。
【図１９】この発明の実施の形態８による分離メモリアドレス変換部の構造を示す図である。
【図２０】この発明の実施の形態９によるセレクタ部の中継／多重信号固定故障検出部の構造を示す図である。
【図２１】この発明の実施の形態１０による時分割多重伝送装置の受信クロック同期領域を示す図である。
【図２２】この発明の実施の形態１０において周波数偏差が引き起こすデータ誤りの発生過程を示す図である。
【図２３】この発明の実施の形態１０においてパリティエラーの発生を監視する期間を算出するための不等式を示す図である。
【図２４】従来の装置内監視装置を示すブロック図である。
【図２５】従来の装置内監視装置の動作を示すタイミングチャートの一例を示す図である。
【符号の説明】
１ル−プ伝送路、２Ａ〜２Ｄ時分割多重伝送装置、
４，４Ａ〜４Ｇ端末、５Ａ，５Ｂ外線入出力部、
５１ａ，５１ｂ受信部、５２ａ，５２ｂ送信部、
５３ａ，５３ｂパリティ生成部、
５４ａ，５４ｂ，６１７，６１８パリティ検定部、
５５ａ，５５ｂ警報出力部、６デ−タ中継／分離部、
６２デ−タ中継部、８系選択回路部、
５３１，５４１パリティ演算部、
５３２，５３３，５４２，５４３論理演算部、
５３５，５４５偶奇反転部、６４１中継デ−タパリティ演算部、
６４２多重デ−タパリティ演算部、
１０マイクロプロセッサ部（装置内ＣＰＵ）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a time division multiplex transmission system and a time division multiplex transmission apparatus, and more particularly, to failure detection at the time of a failure in the apparatus and isolation of a fault location.
[0002]
[Prior art]
FIG. 24 is a block diagram showing a conventional in-device monitoring device disclosed in, for example, Japanese Patent No. 2757898. 24, reference numeral 231 denotes a transmission side, 232 denotes a reception side, 233 denotes transmission data, 234 denotes a parity calculation circuit, 235 denotes a parity, 236 denotes a specified pattern, 237 denotes an error insertion circuit, 238 denotes a multiplexing circuit, 239 is reception data, 2310 is a parity calculation circuit, 2311 is a parity, 2312 is a designated pattern, and 2313 is a comparison circuit.
[0003]
The parity operation circuit 234 receives the transmission data 233 and outputs the parity 235 in units of octets. The error insertion circuit 237 obtains the designated pattern 236 and inserts a parity error corresponding thereto. The multiplexing circuit 238 multiplexes the transmission data 233 and the parity in which the error is inserted by the error insertion circuit 237 and transmits the multiplexed data.
[0004]
FIG. 25 is a diagram showing an example of a timing chart showing the operation of the in-device monitoring device of FIG. 24 described above. This two-dimensional diagram represents a multi-frame and is shown with the time axis folded into the second row, the third row,. As shown in FIG. 25, the parity P of the dedicated line provided separately from the data transmission path is assigned to each channel CH1, CH2, CH3,. The cyclic error specified in is inserted. In the example of FIG. 25, the cyclic error designated for each channel CH1, CH2, CH3,... Is represented as E for even parity and O for odd parity. The pattern shown in the order of E, E, E, O, channel CH2 is the pattern shown in the order of E, E, O, E with respect to time t, while channel CH3 is E with respect to time t , E, O, O in this order.
[0005]
Returning to FIG. 24, on the receiving side 232, the parity operation circuit 2310 calculates the parity 2311 from the received data 239, and the comparison circuit 2313 detects coincidence with the designated pattern 2312. By detecting the coincidence, the presence / absence of a data error and the normality of the channel connection can be monitored. Therefore, according to the in-device monitoring apparatus and the method using the same in the prior art described above, even when a time slot switching circuit or a demultiplexing circuit is inserted between the transmission side and the reception side, for example, the dedicated line for parity P is used. It becomes possible to provide a means for confirming the normality of each channel connection simply by preparing.
[0006]
[Problems to be solved by the invention]
Since the conventional in-device monitoring system and device are configured as described above, a 1-bit parity must be provided for each octet, and a dedicated parity line must be provided separately from the data transmission path. There was a problem of increasing. In addition, there is no mention of measures taken when an abnormality is detected, and if a device with a fault is continuously present in the network, it may continue to affect data transmission between other devices in the network, leading to a system outage. was there.
[0007]
The present invention has been made in view of the above-described conventional situation, and an object of the present invention is to provide a time-division multiplex transmission system and a time-division multiplex transmission apparatus that are highly reliable against an in-device failure.
[0008]
[Means for Solving the Problems]
This The time division multiplex transmission system according to the invention is a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line, and data is loop-transmitted between the time division multiplex transmission apparatuses. Each of the time division multiplex transmission apparatuses includes a pair having a receiving unit that receives data from outside and a transmitting unit that transmits data to the outside. Complete The data received from the receiving unit of the external line input / output unit that is composed of the external line input / output unit and faces one of the adjacent time division multiplex transmission apparatuses, and the adjacent time division multiplex transmission apparatus A time division multiplex transmission device having a relay function of transmitting from the transmission unit of the external line input / output unit facing the other time division multiplex transmission device, and the pair Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete A function for detecting an abnormality related to the transmission of data to the transmission unit of the other external line input / output unit of the external line input / output unit is provided, and when the continuous abnormality is detected by this abnormality detection function, the pair is Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete The external line input / output unit that is opposite to the other time division multiplex transmission apparatus among the adjacent time division multiplex transmission apparatuses on the data transmission path to the transmission section of the other external line input / output section among the external line input / output sections. A time division multiplex transmission system for continuing transmission by switching from the transmission unit to the transmission unit of the external line input / output unit facing one of the adjacent time division multiplex transmission devices, Each time division multiplex transmission apparatus has a function of connecting the loop transmission path and the terminal, and a network is formed by the terminals, each time division multiplex transmission apparatus, and the loop transmission path. In each time division multiplex transmission apparatus, each parity even and odd of the received data and multiplexed data from the terminal multiplexed on the received data are compared, and the time of the received data is different every time even and odd are different. Even / odd of multiple parity values in a slot It is intended to invert.
00 09 ]
Also this The time division multiplex transmission system according to the invention is a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line, and data is loop-transmitted between the time division multiplex transmission apparatuses. Each of the time division multiplex transmission apparatuses includes a pair having a receiving unit that receives data from outside and a transmitting unit that transmits data to the outside. Complete The data received from the receiving unit of the external line input / output unit that is composed of the external line input / output unit and faces one of the adjacent time division multiplex transmission apparatuses, and the adjacent time division multiplex transmission apparatus A time division multiplex transmission device having a relay function of transmitting from the transmission unit of the external line input / output unit facing the other time division multiplex transmission device, and the pair Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete A function for detecting an abnormality related to the transmission of data to the transmission unit of the other external line input / output unit of the external line input / output unit is provided, and when the continuous abnormality is detected by this abnormality detection function, the pair is Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete The external line input / output unit that is opposite to the other time division multiplex transmission apparatus among the adjacent time division multiplex transmission apparatuses on the data transmission path to the transmission section of the other external line input / output section among the external line input / output sections. A time division multiplex transmission system for continuing transmission by switching from the transmission unit to the transmission unit of the external line input / output unit facing one of the adjacent time division multiplex transmission devices, The abnormality of each time division multiplex transmission apparatus is detected by a parity test in a transmission path in each time division multiplex transmission apparatus, and the received data and the received data are multiplexed in each time division multiplex transmission apparatus. Each parity even / odd of the multiplexed data from the terminal is compared, and every time even / odd is different, the even / odd of the multiplexed parity value is inverted in the time slot of the received data.
001 0 ]
Also this The time division multiplex transmission system according to the invention is a time division multiplex transmission in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is transmitted in a loop between the time division multiplex transmission apparatuses. In the system, each of the time division multiplex transmission apparatuses includes a pair having a receiving unit for receiving data from outside and a transmitting unit for transmitting data to the outside. Complete Consists of an external line input / output unit, and the data received from the receiving unit of the external line input / output unit facing the adjacent one of the time division multiplex transmission apparatuses is connected to the external line input facing the other adjacent time division multiplex transmission apparatus. It is a time division multiplex transmission device having a relay function to transmit from the transmission unit of the output unit, and the other time division multiplex transmission device is separated from the transmission path of the other time division multiplex transmission device and abnormal By obtaining at least one piece of information, the transmission path in the own time division multiplex transmission apparatus is transmitted from the transmission unit of the external line input / output unit facing the other time division multiplex transmission apparatus adjacent to one another. A time division multiplex transmission system in which transmission is continued by switching to a transmission unit of an external line input / output unit facing a transmission device, and each time division multiplex transmission device has a function of connecting the loop transmission line and a terminal. And each terminal and each time A network is formed by the split multiplex transmission apparatus and the loop transmission path, and each received data and each parity of the multiplexed data from the terminal multiplexed on the received data in each time division multiplex transmission apparatus. Even-odd is compared, and every time even-odd is different, the even-odd of multiple parity values is inverted in the time slot of the received data.
001 1 ]
Also this The time division multiplex transmission system according to the invention is a time division multiplex transmission in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is transmitted in a loop between the time division multiplex transmission apparatuses. In the system, each of the time division multiplex transmission apparatuses includes a pair having a receiving unit for receiving data from outside and a transmitting unit for transmitting data to the outside. Complete Consists of an external line input / output unit, and the data received from the receiving unit of the external line input / output unit facing the adjacent one of the time division multiplex transmission apparatuses is connected to the external line input facing the other adjacent time division multiplex transmission apparatus. It is a time division multiplex transmission device having a relay function to transmit from the transmission unit of the output unit, and the other time division multiplex transmission device is separated from the transmission path of the other time division multiplex transmission device and abnormal By obtaining at least one piece of information, the transmission path in the own time division multiplex transmission apparatus is transmitted from the transmission unit of the external line input / output unit facing the other time division multiplex transmission apparatus adjacent to one another. A time division multiplex transmission system for continuing transmission by switching to a transmission unit of an external line input / output unit facing a transmission device, wherein the abnormality of each time division multiplex transmission device is in a transmission path in each time division multiplex transmission device Parity test In each time division multiplex transmission apparatus, the received data and each parity even and odd of the multiplexed data from the terminal multiplexed on the received data are compared, and each time the even and odd are different, the received data The even-oddness of multiple parity values is inverted in each time slot.
001 2 ]
Also this The time division multiplex transmission apparatus according to the invention is a time division multiplex transmission apparatus having a relay function for transmitting data received from the outside to other external devices, for a plurality of time slots of the data received from the outside. The parity value obtained by performing a logical operation on the parity value of each time slot is multiplexed into the time slot of the received data, and the time slots corresponding to a plurality of time slots of the data to be transmitted to the other external device are multiplexed. A time division multiplex transmission apparatus for verifying the coincidence between a parity value obtained by logical operation of a parity value and a parity value multiplexed in a time slot of the received data, the data received from the outside, and The parity even / odd of the multiplexed data multiplexed with the received data is compared, and every time even / odd is different, the even / odd of the multiplexed parity value is reflected in the time slot of the received data. It is intended to be.
001 3 ]
Also this The time division multiplex transmission apparatus according to the invention is a time division multiplex transmission apparatus having a relay function for transmitting data received from the outside to another outside, for each bit of the data received from the outside. Parity values obtained by performing a logical operation for a plurality of time slots by multiplexing a parity value obtained by a logical operation for a plurality of time slots and multiplexing the parity values in the time slot of the received data for each bit of the received data. A time division multiplex transmission apparatus for verifying the coincidence between a value and a parity value multiplexed in a time slot of the received data, wherein the data received from the outside and the multiplexed data multiplexed on the received data Each parity even / odd is compared, and every time even / odd is different, the even / odd of multiple parity values are inverted in the time slot of the received data.
001 4 ]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
Embodiment 1 of the present invention will be described below with reference to FIGS. 1 is a system configuration diagram illustrating an example of a time division multiplex transmission system, FIG. 2 is a block diagram illustrating an example of a detailed configuration of the time division multiplex transmission apparatus in FIG. 1, and FIG. 3 is a detailed diagram of a parity generation unit in FIG. 4 is a block diagram showing an example of the configuration, FIG. 4 is a block diagram showing an example of the detailed configuration of the parity test unit in FIG. 2, and FIG. 5 is a diagram showing an example of the frame configuration of the received data in FIG. .
001 5 ]
In FIG. 1 showing an example of a time division multiplex transmission system, 1 is a loop transmission path of communication data connected by optical fibers, and 2A to 2D are time division multiplexes for transmitting a plurality of communication line data by a time division multiplex system. This time division multiplex transmission device is loop-connected by a transmission line 1. Reference numerals 3A to 3G denote communication networks configured by connecting terminals 4A to 4G, which will be described later, via communication lines. Reference numerals 4A to 4G denote terminals, which are analog terminals or digital terminals. The SMC is a system management CPU that monitors and maintains the entire system. In the reference numerals 2A to 2D indicating the plurality of time division multiplex transmission apparatuses, 2 is a code meaning the time division multiplex transmission apparatus. Similarly, reference numeral 3 in the reference numerals 3A to 3G denotes a communication line, and reference numeral 4 in the reference signs 4A to 4G denotes a terminal.
001 6 ]
In FIG. 2 showing an example of the detailed configuration of the time division multiplex transmission apparatus 2 in FIG. 1, reference numeral 5A denotes an A-system external line input / output unit that receives a time division multiplex data from the transmission line 1, and a data A transmitting unit 52a for transmitting, a parity generating unit 53a for calculating the parity of the data received by the receiving unit 51a, a parity test unit 54a for checking the parity of time-division multiplexed data from the relay / separation unit 6 described later, This is composed of an alarm output unit 55a for transmitting an alarm to the transmitting unit 52a when the verification result in the parity verifying unit 54a indicates that the parity is abnormal.
001 7 ]
Reference numeral 5B denotes a B-system external line input / output unit that receives a time division multiplexed data from the transmission line 1, a transmission unit 51b that transmits data, and a parity generator that calculates the parity of the data received by the reception unit 51b. 53b, a parity test unit 54b for checking the parity of the time division multiplexed data from the relay / separation unit 6 described later, and an alarm to the transmitting unit 52b when the test result in the parity test unit 54b is a parity error It is comprised from the alarm output part 55b to transmit.
00 18 ]
A data relay / separation unit 6 includes a data separation unit 61 that separates data from the external line input / output unit 5A to a terminal interface unit 7 described later, and a data relay unit 62 that relays data to the external line input / output unit 5B. It is composed of A terminal interface unit 7 converts the data from the data relay / separation unit 6 into the format of the terminal 4 connected to the communication line 3.
00 19 ]
In addition, in the code | symbol 5A which shows the said A type | system | group external line input / output part, and the code | symbol 5B which shows the said B type | system | group external line input / output part, the code | symbol 5 is a code | symbol which means an external line input / output part. Similarly, 51 in the reference numerals 51a and 51b is a receiving section, 52 in the reference numerals 52a and 52b is a transmitting section, 53 in the reference numerals 53a and 53b is a parity generating section, 54 in the reference numerals 54a and 54b is a parity testing section, and 55 in 55a and 55b is a code | symbol which each means an alarm output part.
002 0 ]
In FIG. 3 showing an example of the detailed configuration of the parity generation unit 53 in FIG. 2, a parity operation unit 531 calculates the parity of the received data from the reception unit 51, and a flip-flop 532 is the data from the parity operation unit 531. An exclusive OR of data from 533, a flip-flop 533 for holding the calculation result of the exclusive OR 532, and a selector 534 for selecting received data and parity data.
002 1 ]
In FIG. 4 showing an example of the detailed configuration of the parity test unit 54 in FIG. 2, 541 is a parity calculation unit for calculating the parity of transmission data received from the data relay / separation unit 6, and 542 is this parity calculation. The exclusive OR of the data from the unit 541 and the data from the flip flip is calculated. is there.
002 2 ]
FIG. 5 shows an example of the frame structure of data received from the receiving unit 51 in FIG. 2, and the data unit is shown in time slots 0, 1, 2,. Each configured
Time slots 0, 1, 2,... N-1, N are 8 bits D0, D1, D2, D3, D4, D
5, D6, D7. Further, the parity is added by multiplexing the parity value on the bit D0 of the last slot N.
002 3 ]
Next, the operation will be described. The time division multiplex transmission apparatus 2 receives data from the transmission path 1. The received data received by the receiving unit 51a from the transmission line 1 is taken in by the parity generating unit 53a, the data for one frame is subjected to a parity calculation in units of 8 bits by the parity calculating unit 531, and the obtained parity bit is obtained. By repeatedly calculating with exclusive OR 532, the parity of data for one frame (all time slots 0, 1, 2,... N-1, N minutes)
Value. The obtained 1-bit parity value is multiplexed with a predetermined bit in a predetermined time slot of the frame by the selector 534, and the data is transferred to the data relay / separation unit 6. The parity value of 1 bit by the selector 534 may be multiplexed to any bit in any time slot, but is determined by an instruction or setting to the selector 534, and in FIG. Are listed.
002 4 ]
In the data relay / separation unit 6, the data received from the external line input / output unit 5A is selected by the data separation unit 61 and transferred to the terminal interface unit 7, and the data relay unit 62 relays the data and enters the external line. It passes to the output unit 5B. In the terminal interface unit 7, the data separated by the data relay / separation unit 6 is converted into a data format according to the terminal 4, and the converted data is transferred to the terminal 4 through the communication line 3.
002 5 ]
On the other hand, the external line input / output unit 5B takes the transmission data received from the relay / separation unit 6 in the parity verification unit 54b, performs one-bit data in the parity calculation unit 541, and performs a parity calculation in units of 8 bits. By repeatedly calculating the obtained parity bit with the exclusive OR 542, the parity value of data for one frame (for all time slots) is obtained. The comparison circuit 544 tests whether the recalculated parity value and the parity value multiplexed by the parity generation unit 53a match. As a result of the test, a mismatch is detected even once within a certain time, and when this continues for a certain number of times, it is determined that a permanent failure has occurred, and the alarm output unit 55b is connected to the opposite node (connected via the transmission line 1 through the transmission unit 52b). An alarm signal is output to the external line input / output unit of the other multiplexed transmission device), and the loop selection control is performed by the system selection circuit unit 8 in the own apparatus to disconnect the external line input / output unit 52b from the network. The output of the data relay unit 62 of the data relay / separation unit 6 is switched to the transmission unit 52a of the A-system input / output unit 5A and passed to the transmission unit 52a.
002 6 ]
Further, the loopback operation is continued in the A-system external line input / output unit 5A, and the parity test of the transmission data received from the data relay unit 62 of the data relay / separation unit 6 is performed in the parity test unit 54a. When the alarm output unit 55a also determines that a permanent failure has occurred, an alarm signal is output to the external line input / output unit of the opposite node through the transmission unit 52a, loop back control is performed, and the external line input / output unit 52a is disconnected from the network. As a result, the time division multiplex transmission apparatus 2 is disconnected from the network.
002 7 ]
Regarding the determination of the permanent failure, for example, when data transmission of 8000 frames is performed per second, the mismatch in the comparison circuit 544 once per second continues for 30 seconds, for example. In the case, it is determined as a permanent failure.
00 28 ]
Also, transmission switching in each time division multiplex transmission device 2A, 2B, 2C, 2D at the time of detecting an abnormality such as a permanent failure may be executed in each time division multiplex transmission device, from the system management CPU. It may be executed in accordance with the command.
00 29 ]
As described above, the first embodiment of the present invention performs parity operation in units of 8 bits on one frame of data received by the receiving units of the external line input / output units 5A and 5B, and calculates the obtained parity bits. The parity bit of 1 bit obtained by repeating exclusive OR is multiplexed to any 1 bit of the frame, and the data separation / relay unit transparently relays the data for 1 frame in which the parity bit is multiplexed, A parity check is performed on the data for one frame at the front stage of the transmission unit of the external line input / output unit, the transmission data is inspected, and the transmission data error is detected even once within a certain period of time, and this has continued for a certain number of times. The external line input / output unit that is determined to have a permanent fault outputs an alarm signal to the external line input / output unit of the opposite node and loops back to disconnect the external line input / output unit from the network. The external line input / output unit of the other system continues loopback operation, performs the same parity generation and parity test, and the external line input / output unit that is determined to have a permanent failure sends an alarm signal to the external line input / output unit of the opposite node. The time division multiplex transmission apparatus is disconnected from the network by outputting and looping back.
003 0 ]
In the first embodiment of the present invention, from a different point of view, a plurality of time division multiplex transmission apparatuses 2A to 2D are loop-connected by the transmission line 1, and data is transmitted between the time division multiplex transmission apparatuses 2A to 2D. In the time division multiplex transmission system for loop transmission, each of the time division multiplex transmission apparatuses includes a receiver 51a, 51b for receiving data from the outside and a transmitter 52a, 52b for transmitting data to the outside. A pair with Complete The data received from the receiving unit of the external line input / output unit that is composed of the external line input / output units 5A and 5B and faces one of the adjacent time division multiplex transmission apparatuses is time-divisional. A time division multiplex transmission apparatus having a relay function of transmitting from the transmission unit of the external line input / output unit facing the other time division multiplex transmission apparatus of the multiplex transmission apparatuses, and the pair Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete A function for detecting an abnormality related to the transmission of data to the transmission unit of the other external line input / output unit of the external line input / output units is provided, and when a continuous abnormality is detected by the abnormality detection functions 53a and 54b, The pair Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete The external line input / output unit that is opposite to the other time division multiplex transmission apparatus among the adjacent time division multiplex transmission apparatuses on the data transmission path to the transmission section of the other external line input / output section among the external line input / output sections. A time-division multiplex transmission system or device that continues transmission by switching from the transmission unit to the transmission unit of the external line input / output unit that faces one of the adjacent time-division multiplex transmission devices. is there.
003 1 ]
Further, according to Embodiment 1 of the present invention, from a different viewpoint, the transmission line in the time division multiplex transmission apparatus is connected to the other time division multiplex transmission apparatus on the other side of the adjacent time division multiplex transmission apparatus. The time division in a state in which transmission is continued by switching from the transmission unit of the input / output unit to the transmission unit of the external line input / output unit facing one of the adjacent time division multiplexing transmission devices. A function 54a for detecting an abnormality related to transmission in the multiplex transmission apparatus is provided. When a continuous abnormality is detected by this abnormality detection function, the loop is changed over to the time division multiplex transmission apparatus that is transmitting by switching the transmission path. It is a time division multiplex transmission system or device separated from the transmission line 1.
003 2 ]
Further, according to the first embodiment of the present invention, when the time division multiplex transmission apparatus is disconnected from the transmission path 1, the internal transmission path of each time division multiplex transmission apparatus adjacent to the time division multiplex transmission apparatus is different from the viewpoint. The time division multiplex transmission system for transmitting / receiving data to / from the adjacent time division multiplex transmission apparatus on the opposite side to the separated self time division multiplex transmission apparatus. Or a device.
003 3 ]
In the first embodiment of the present invention, from a different point of view, a plurality of time division multiplex transmission apparatuses 2A to 2D are loop-connected by the transmission line 1, and data is transmitted between the time division multiplex transmission apparatuses 2A to 2D. In a time division multiplex transmission system for transmitting data in a loop shape, each of the time division multiplex transmission apparatuses includes a receiving unit 51a, 51b for receiving data from the outside and a transmitting unit 52a for transmitting data to the outside. , 52b Complete Consists of an external line input / output unit, and the data received from the receiving unit of the external line input / output unit facing the adjacent one of the time division multiplex transmission apparatuses is connected to the external line input facing the other adjacent time division multiplex transmission apparatus. It is a time division multiplex transmission device having a relay function to transmit from the transmission unit of the output unit, and the other time division multiplex transmission device is separated from the transmission path of the other time division multiplex transmission device and abnormal By obtaining at least one piece of information, the transmission path in the own time division multiplex transmission apparatus is transmitted from the transmission unit of the external line input / output unit facing the other time division multiplex transmission apparatus adjacent to one another. It is a time division multiplex transmission system or device that continues transmission by switching to the transmission unit of the external line input / output unit facing the transmission device.
003 4 ]
Further, in the first embodiment of the present invention, from a different viewpoint, each of the time division multiplex transmission apparatuses 2A to 2D has a connection function between the loop transmission line 1 and the terminals 4 and 4A to 4G. This is a time division multiplex transmission system or apparatus in which a network is formed by the terminals 4, 4A to 4G, the time division multiplex transmission apparatuses 2A to 2D, and the loop transmission line 1.
003 5 ]
Further, in the first embodiment of the present invention, from a different viewpoint, the abnormality of each time division multiplex transmission apparatus 2A to 2D is detected by a parity test in the transmission path in each time division multiplex transmission apparatus 2A to 2D. It is a time division multiplex transmission system or apparatus.
003 6 ]
As described above, according to the first embodiment of the present invention, a function of calculating 1-bit parity for all data of one frame and writing it in the last time slot of the frame data is provided. It is not necessary to provide the necessary parity memory, and the failure part in the transmission path of the time division multiplex transmission apparatus is separated from the network when a parity error is detected. -When there is no possibility of influencing data transmission and system stoppage, and the function of processing the disconnection of the faulty part from the network with H / W is provided. The necessary CPU circuit is not required, and as a result, the above-described failure detection can be realized by an inexpensive time division multiplex transmission apparatus.
003 7 ]
Embodiment 2. FIG.
In the first embodiment of the present invention described above, when the data relay unit 62 fails, for example, the B-system external line input / output unit 5B is first disconnected due to a parity error, and then the A-system external line input / output unit 5A detects a parity error. The time division multiplex transmission apparatus 2 is separated from the network by being detected and disconnected. However, the second embodiment of the present invention has the above-described time for separating the time division multiplex transmission apparatus 2 from the network. This can be shortened from the case of the first embodiment.
00 38 ]
FIG. 6 is a block diagram showing an example of the second embodiment of the present invention. FIG. 6 shows an alarm instruction between the alarm output units 55a and 55b to the alarm output unit of the other system external line input / output unit in the own device 2. The other system alarm instruction path 9 is provided. The other parts are the same as those in FIG.
00 39 ]
Next, the operation will be described.
When the parity test unit 54b of the B-system external line input / output unit 5B determines that a permanent failure has occurred, as described in the operation description of FIG. 2 described above, the alarm output unit 55b performs time division multiplexing of the opposite node through the transmission unit 52b. An alarm signal is output to the external line input / output unit of the transmission apparatus, loop back control is performed, the B system external line input / output unit 52b is disconnected from the network, and the external line input / output unit 52b passes through the other system alarm instruction path 9 to An external line of a time division multiplex transmission device (not shown) that instructs the alarm output unit 55a of the external line input / output unit 5A to output an alarm and faces the other system (system A) external line input unit 5a in the apparatus 2 The input / output unit is instructed to output an alarm signal to loop back, and the time division multiplex transmission apparatus 2 is disconnected from the network.
004 0 ]
As described above, according to the second embodiment of the present invention, the external line input / output unit 5B that has been determined to be a permanent failure outputs an alarm signal to the external line input / output unit of the opposite node and loops back. A time division multiplex transmission system or device that instructs the input / output unit 5A to output an alarm signal to the external line input / output unit of the opposite node to loop back, and disconnects the time division multiplex transmission device from the network. .
004 1 ]
Further, according to the second embodiment of the present invention, when the viewpoint is changed, when the parity mismatch occurs continuously a predetermined number of times, the one external line input / output unit is notified that the mismatch has occurred continuously a predetermined number of times. A time division multiplex transmission system or apparatus for outputting an alarm signal from each external line input / output unit to each opposite node.
004 2 ]
As described above, according to the second embodiment of the present invention, by using the other system alarm instruction path 8 in the apparatus 2, for example, when the data relay unit fails, the external line input / output of either system AB When the parity abnormality is detected by the unit 5A or 5B, the time division multiplex transmission apparatus 2 can be immediately disconnected from the network, and the network can be promptly brought into a normal operation state as compared with the first embodiment of the present invention. It can be restored.
004 3 ]
Embodiment 3 FIG.
In the first and second embodiments of the present invention described above, the case where data is relayed has been described. However, in the third embodiment of the present invention, the output data of the data relay unit 62 includes other data (self device 2). An example of a method in the case of multiplexing transmission data from the corresponding terminal 4 will be described. In the third embodiment of the present invention, data to be multiplexed with data relayed by the data relay unit 62 (output data of the data relay unit 62) (hereinafter referred to as relay data) (terminal corresponding to the own device 2). 4) (even transmission / reception data of 4) (hereinafter referred to as multiplex data) are compared with each other so that the even / odd of the parity value of the parity bit multiplexed in the frame is inverted every time even / odd is different. It is a thing.
004 4 ]
Hereinafter, an example of Embodiment 3 of the present invention will be specifically described with reference to FIGS. FIG. 7 is a block diagram of the time division multiplexing apparatus, and FIG. 8 is a block diagram of the parity recalculation unit 64 in FIG. In FIG. 7, a selector 62 that switches between the relay data and the multiplexed data for each time slot, a parity recalculator 64, a multiple memory address conversion unit 65 that instructs whether to multiplex or relay each time slot, Is added to FIG. A selector 62 that switches between the relay data and the multiplexed data for each time slot, a parity recalculator 64, and a multiple memory address conversion unit 65 that instructs whether to multiplex or relay each time slot are illustrated. Even if added to 2, the same function is exhibited.
004 5 ]
In FIG. 8 illustrating the internal configuration of the parity recalculation unit 64, reference numeral 641 denotes a parity calculation unit that calculates the parity of relay data, 642 denotes a parity calculation unit that calculates parity of multiplexed data, and 643 denotes parity of the relay data and multiplexed data. 644 is an exclusive OR for inverting the evenness of the parity bit every time even and odd are different, 645 is holding the previous value when relaying, and the output of the exclusive OR 644 when multiplexing Relay / Multiplex selected
Rector 646 is a flip flow for latching the output of this relay / multiplex selector 645.
647 is an exclusive OR for inverting the parity 648 added for each frame as a result of parity calculation, and 649 is the parity after recalculation.
004 6 ]
Next, the operation of the third embodiment of the present invention will be described. For each time slot, the parity calculation unit 641 performs the parity calculation of the relay data, the parity calculation unit 642 performs the parity calculation of the multiplexed data, and the exclusive OR 643 compares the even and odd of each parity. When the time slot is multiplexed, it is inverted every time the even / odd is different depending on the even / odd comparison result, and even / even until the previous time slot is latched when relaying. Do this for all time slots and calculate for one frame. Parity 648 added for each frame
Is inverted by the exclusive OR 647 based on the calculation result for one frame and output 649.
Since the parity test and loopback are the same as those in the first and second embodiments of the present invention described above, description thereof will be omitted.
004 7 ]
As described above, according to the third embodiment of the present invention, the data separation / relay / multiplexing unit compares the parity even / odd of the data to be multiplexed with the received data, and the even / odd of the parity bit multiplexed in the frame every time the even / odd is different. Is a time-division multiplex transmission system or device that reverses.
00 48 ]
Further, in the third embodiment of the present invention, from a different point of view, in each of the time division multiplex transmission apparatuses 2A to 2D, the received data and the multiplexing from the terminals 4, 4A to 4G multiplexed on the received data are performed. It is a time division multiplex transmission system or device that compares the parity even and odd of the data and inverts the even and odd of multiple parity values in the time slot of the received data each time the even and odd are different.
00 49 ]
According to the above-described third embodiment of the present invention, even when data from terminals 4, 4A to 4G is multiplexed on relay data, as in the first and second embodiments of the present invention described above, It is possible to detect a failure in the device itself and to isolate the failure part, and to realize a highly reliable device at low cost.
005 0 ]
Embodiment 4 FIG.
In the first to third embodiments of the present invention described above, in the case of 0 fixed fault (failure in which data is fixed to 0) and 1 fixed fault (failure in which data is fixed to 1) , Parity operation value
In addition, the parity value multiplexed in the frame becomes a fixed value, and the parity operation value and the parity value multiplexed in the frame become the same value, so that the parity abnormality is not detected and the failure may be missed. Embodiment 4 of the present invention makes it possible to detect both the 0 fixed fault and the 1 fixed fault.
Is.
005 1 ]
The fourth embodiment of the present invention uses the parity generation unit 53 of FIG. 9 in place of the parity generation unit 53 in FIGS. 2, 6, and 7, and replaces the parity verification unit 54 with the parity verification unit of FIG. 54 is used. FIG. 9 shows an example of a parity generation unit according to the fourth embodiment of the present invention, which is obtained by adding an even / odd inversion unit 535 to the parity generation unit 53 of FIG. 3 described above, and is otherwise the same as FIG. Therefore, explanation is omitted. FIG. 10 shows an example of the parity test unit according to the fourth embodiment of the present invention. The parity test unit 54 shown in FIG. 4 is added with an even / odd inversion unit 545. Since it is the same as 4, the description is omitted.
005 2 ]
Next, the operation will be described.
After the data parity bit for one frame is held in the flip-flop 533 of the parity generation unit 53, the output of the flip-flop 533 is output by the even / odd inversion unit 535 in which the value is alternated by 0/1 every frame. The even-oddness of a certain parity bit is inverted, and this even-inverted parity is multiplexed into the frame. As a result, even when the data part has the 0 fixed failure or the 1 fixed failure, the parity value multiplexed in the frame does not become a fixed value.
005 3 ]
On the other hand, also in the parity verification unit 54, after the data parity bit for one frame is held in the flip-flop 543, the even-odd inversion unit 545 in which the value is 0/1 alternating every frame in the subsequent stage is used in the flip-flop 533. The parity bit that is the output of is inverted, and the parity value that has been inverted evenly and oddly is compared with the parity bit value multiplexed in the frame. At this time, if no parity error is detected, the even-oddness of the parity test for the next frame is inverted from that for the current frame, and if the parity error is detected, the even-oddness at the time of parity testing is held for the next frame.
005 4 ]
As described above, the fourth embodiment of the present invention performs a 1-bit parity operation on one frame of data received by the receiving unit of the external line input / output unit, and inverts even / odd parity for each frame. Execute parity check of data for one frame at the front stage of the transmission unit of the external line input / output unit. If no parity error is detected, the parity check for the next frame is reversed from the current frame and the parity error is detected. Then, it is a time division multiplex transmission system or apparatus that holds even / odd in the parity test for the next frame.
005 5 ]
Further, according to the fourth embodiment of the present invention, if the viewpoint is changed, the parity value obtained by performing a logical operation on the received data in each of the time division multiplex transmission apparatuses 2A to 2D is calculated for each of the plurality of time slots. The parity value obtained by performing a logical operation on the data to be transmitted to the other external is inverted evenly for each of the plurality of time slots before the test, and if no parity error is detected by the test, the parity value is continued. The parity value obtained by performing a logical operation on the data to be transmitted to the other external is inverted evenly and oddly for each of the plurality of time slots before the test, and when a parity error is detected by the test, the other external In a time division multiplex transmission system or device that holds the parity value obtained by performing a logical operation on the data to be transmitted to the odd-even number at the time of detection of the parity error That.
005 6 ]
As described above, according to the fourth embodiment of the present invention, by using the even / odd inversion units 535 and 545, for example, when the data relay unit fails and the data value is fixed to 0 or fixed to 1, A failure is not overlooked, and a time division multiplexing transmission system / device having a more reliable failure detection function can be realized as compared with the first to third embodiments of the present invention.
005 7 ]
Embodiment 5 FIG.
In the above-described first to fourth embodiments of the present invention, since the parity bit is 1 bit, even if the value of the data part is changed due to a failure, the probability of detecting it as a parity error is one half. There is a risk that no parity error is detected. The fifth embodiment of the present invention increases the probability of detecting the parity error.
00 58 ]
The fifth embodiment of the present invention uses the parity generation unit 53 of FIG. 11 instead of the parity generation unit 53 in FIGS. 2, 6, and 7, and replaces the parity verification unit 54 with the parity verification unit of FIG. 54 is used. FIG. 11 shows an example of a parity generation unit according to Embodiment 5 of the present invention, and FIG. 12 shows an example of a parity test unit according to Embodiment 5 of the present invention.
00 59 ]
As shown in FIG. 11 as an example, the parity generation unit 53 according to the fifth embodiment of the present invention calculates the parity bits of the entire 8 bits in the parity generation unit 53 of FIG. The parity for the frame is calculated and multiplexed to any 8 bits of the frame by the selector.
006 0 ]
In addition, as shown in FIG. 12 as an example, the parity verification unit 54 according to the fifth embodiment of the present invention recalculates the parity bits of the entire 8 bits in the parity verification unit 54 of FIG. Parity is recalculated for each bit, the recalculation result is compared with the parity of each bit multiplexed in the frame, the logical sum of the parity error of each bit is calculated by the logical sum 546, and the result is output to the alarm output unit 55. To be notified.
006 1 ]
As described above, Embodiment 5 of the present invention is an 8-bit unit obtained by repeating exclusive OR in units of 8 bits for one frame of data received by the receiving unit of the external line input / output unit. A time-division multiplex transmission system or device that multiplexes parity bits into an arbitrary 8 bits of a frame, performs a parity check of data for one frame before the transmission unit of the external line input / output unit, and checks transmission data for errors It is.
006 2 ]
In the fifth embodiment of the present invention, from a different point of view, the abnormality test in each of the time division multiplex transmission apparatuses 2A to 2D performs a logical operation for a plurality of time slots for each bit of the received data. The parity value obtained in this manner is multiplexed in the time slot of the received data, and the parity value obtained by performing a logical operation for a plurality of time slots for each bit of the received data, and the received data This is a time division multiplex transmission system or apparatus which is performed by checking the coincidence with the parity value multiplexed in the time slot of the data.
006 3 ]
As described above, according to the fifth embodiment of the present invention, by generating and verifying parity for each bit, the probability of not detecting a parity error at the time of failure is 1/256 (2 8 powers). 1), and can have a more reliable failure detection function than the first to fourth embodiments of the present invention described above. In the fifth embodiment of the present invention, one time slot is used as an area for multiplexing parity bits. However, in the first to fourth embodiments of the present invention described above, one parity bit or one time slot is used. Therefore, the transmission efficiency is not lowered.
006 4 ]
Embodiment 6 FIG.
In this type of time division multiplex transmission apparatus, a time division switch is provided to configure transmission paths between various terminals. FIG. 13 is a configuration diagram of the time division switch unit, and shows an example of the sixth embodiment of the present invention. In FIG. 13, reference numeral 60 denotes a write control unit which controls data writing to a reception relay memory 67 described later and a separation memory 69 described later. A multiple memory address converter 65 converts a signal output from the read controller 66 into a preset address. Reference numeral 67 denotes a reception relay memory which temporarily holds data input from the system selection circuit unit 8 until it is relayed and output to the system selection circuit unit 8 again. Reference numeral 68 denotes a multiplex memory unit that temporarily holds the multiplex data input from the terminal 4 through the multiplex / separation bus 12 until it is output to the system selection circuit unit 8. A separation memory unit 69 temporarily holds the data input from the system selection circuit 8 until it is output to the multiplexing / separation bus 12.
006 5 ]
A write control unit 610 controls data writing to the multiple memory unit 67. Reference numeral 611 denotes a separate memory address conversion unit for converting a signal output from a read control unit 612, which will be described later, into a preset address. A read control unit 612 generates an address signal when reading data from the reception relay memory 67 or the multiple memory unit 68, and generates a reference signal or the like when reading data from the separation memory unit 68. A demultiplexing bus control unit 613 generates a reference signal and a control signal for the demultiplexing / demultiplexing bus 12. Reference numeral 10 denotes a microprocessor unit for setting data or monitoring the state of each unit in the apparatus via the microprocessor bus 11.
006 6 ]
The structure of the multiple memory address conversion unit 65 is shown in FIG. In FIG. 14, the address (000 to 2339) described as the address indicates the address of the multiple memory address conversion unit 65 and corresponds to the time slot number. Bit D12 is a multiplex / relay bit. Depending on whether the bit of D12 is “1” or “0”, the signal to be selected in the selector unit 63 of FIG. 13 is determined. When the bit is “1”, the read data from the multiplex memory unit 68 is selected. However, in the case of “0”, the read data from the reception relay memory section 67 is selected. Read addresses (A1 to A11) of the multiplex memory unit 68 are set in D1 to D11.
006 7 ]
The separation memory address conversion unit 611 has a function of creating a read address of the separation memory unit 69 based on the reference signal output from the read control unit 612, and is configured by a ROM or a two-port memory. Is done. In this example, a two-port memory is used, and internal data can be set and changed via the microprocessor bus 11.
00 68 ]
The structure of the separated memory address conversion unit 611 is shown in FIG. In FIG. 15, an address (000 to 2339) indicated as an address indicates the address of the separation memory address conversion unit 611 and corresponds to the address of the multiplexing / separation bus 12. Read addresses (A11 to A0) from the separation memory unit 69 are set in D11 to D0.
00 69 ]
Next, the operation will be described with reference to FIGS. A signal input from the system selection circuit unit 8 is composed of a plurality of continuous time slots, and 2340 time slots starting with a data slot of 0 and ending with 2339 slots are sequentially input and controlled by the write control unit 60. Are sequentially written in the reception relay memory unit 67 and the separation memory unit 69.
007 0 ]
A plurality of terminal line interfaces for accommodating various terminals are connected to the multiplexing / demultiplexing bus 12, and the demultiplexing bus control unit 613 performs input / output with the terminal line interface via the multiplexing / demultiplexing bus 12. A signal required to generate a reference signal and input from the multiplexing / demultiplexing bus 12 also has a structure of a plurality of continuous time slot data. Then, it is controlled by the write control unit 610 and written to the multiple memory unit 68 in order.
007 1 ]
The read control unit 612 generates a read address with a phase slightly delayed from the write operation of the write control unit 610. Based on this read address, data already written in the reception relay memory section 67 is read in order. The multiple memory address conversion unit 65 generates a read address of the multiple memory 67 based on the read address from the read control unit 66, and reads the data already written in the multiple memory unit 68 by this read address.
007 2 ]
Data read from the reception relay memory unit 67 and the multiple memory unit 68 is selected by the selector unit 63 and then output to the system selection circuit unit 8. At this time, the selection in the selector unit 63 is performed based on the multiplexed / relay bit from the multiplexed memory address conversion unit 65. Data output from the selector unit 63 to the system selection circuit unit 8 starts in slot 0, and 2340 time slots with slot 2339 as the end are output in order. Since it operates as described above, the time slot data output to the system selection circuit unit 8 is 1 between the time slot data input from the system selection circuit unit 8 and the multiplexed data input from the multiplexing / demultiplexing bus 12. Replacement is performed in units of time slots.
007 3 ]
The read control unit 612 generates a reference signal with a phase slightly delayed from the write operation of the write control unit 610. The separation memory address conversion unit 611 generates a read address for the separation memory unit 69 based on the reference signal from the read control unit 612. Based on this read address, data already written in the separation memory unit 69 is read. Data read from the separation memory unit 69 is output to the multiplexing / separation bus 12. The data output to the multiplexing / demultiplexing bus 12 has a structure of a plurality of continuous time slot data. As described above, the data output to the multiplexing / demultiplexing bus 12 is switched in units of one time slot between the time slot data input from the system selection circuit unit 8 and the multiplexed data input from the multiplexing / demultiplexing bus 12. Is possible.
007 4 ]
As described above, the time slot can be replaced by setting data in advance in the multiple memory address conversion unit 65 and the separated memory address conversion unit 611. However, when the data in the multiple memory address conversion unit 65 and the separated memory address conversion unit 611 has changed from the set value due to a memory element failure or the like, the time slot to be replaced is incorrect and the communication between terminals becomes abnormal. Not only that, but all the relay data is also changed to illegal data, which may lead to a fatal situation where the entire network goes down. Hereinafter, a function of detecting such a state and degenerating the apparatus will be described.
007 5 ]
The setting to the multiple memory address conversion unit 65 and the separate memory address conversion unit 611 is performed from the microprocessor unit 10 when the apparatus is started up and when the terminal line interface is added or changed. The setting data is stored in the microprocessor unit 10, and the setting data of all the areas of the multiple memory address conversion unit 65 and the separated memory address conversion unit 611 is read and stored at a fixed cycle, for example, a cycle of 100 milliseconds. Compare with the set data. As a result of the collation, if a collation mismatch is detected for a certain number of consecutive times, for example, three consecutive times, it is determined that the set value is abnormal. When a set value abnormality is detected, the microprocessor unit 10 instructs both the A-system external line input / output unit 5A and the B-system external line input / output unit 5B to output an alarm signal. Then, the A-system external line input / output unit 5A and the B-system external line input / output unit 5B output an alarm signal to the two time division multiplex transmission apparatuses adjacent to the own apparatus by this alarm signal. As a result, as in the case of the first embodiment of the present invention described above, the time division multiplex transmission apparatus that has received the alarm signal enters the loopback control state, and the time division multiplex transmission apparatus that has detected the set value abnormality is removed from the network. Separate.
007 6 ]
As described above, in the sixth embodiment of the present invention, the CPU mounted in the separation / relay / multiplexing unit stores information indicating whether the separation / relay / multiplexing unit is multiplexed or relayed for each time slot. If the mismatch is detected regularly for a certain number of times in a periodic check, it is determined that the memory element is permanently faulted, and both external line input / output units are It is a time division multiplex transmission system or device that outputs an alarm signal to the external line input / output unit of the opposite node and instructs to loop back, and disconnects the transmission device from the network.
007 7 ]
Further, in the sixth embodiment of the present invention, if the viewpoint is changed, the abnormality of each time division multiplex transmission apparatus 2A to 2D is caused by the actual setting data relating to the transmission in each time division multiplex transmission apparatus 2A to 2D. It is a time division multiplex transmission system or device detected by an assay.
00 78 ]
Further, according to the sixth embodiment of the present invention, from a different point of view, in each of the time division multiplex transmission apparatuses 2A to 2D, multiplexing of received data and multiplexed data from the terminals 4, 4A to 4G is performed. When the setting contents do not match the original setting contents, the time division multiplexing transmission system or apparatus stops transmission to the adjacent time division multiplexing transmission apparatus.
00 79 ]
Further, in the sixth embodiment of the present invention, if the viewpoint is changed, the microprocessor unit of the time division multiplex transmission apparatus is used to collate the actual setting contents of the time division multiplex transmission apparatuses 2A to 2D with the original setting contents. 10 is a time division multiplex transmission system or apparatus performed by an apparatus management CPU such as 10.
008 0 ]
As described above, when the data of the multiplex memory address conversion unit 65 and the separated memory address conversion unit 611 is changed from the set value due to a defect of the memory element or the like, this is detected and the time division multiplex transmission apparatus is removed from the network. Since disconnection is possible, it is possible to prevent abnormal data from flowing to the terminal 4 or to bring down the entire network, and to provide a highly reliable time division multiplex transmission apparatus.
008 1 ]
Embodiment 7 FIG.
Next, FIG. 16 shows an example of the configuration of the time division switch of the seventh embodiment of the time division multiplex transmission apparatus according to the present invention. In FIG. 16, 614 is a setting / monitoring data communication control unit, 615 is a setting / monitoring data read / write control unit, 9 is a setting monitoring for the setting / monitoring data read / write control unit 615 to set or monitor each part. It is a bus. Others are the same as in FIG.
008 2 ]
This embodiment is a multiplex memory address conversion unit in the case of performing setting and status monitoring for each unit of a time division multiplex transmission apparatus remotely from a network management unit (not shown) provided on any one of the networks 65 and setting abnormality detection of the separated memory address conversion unit 611.
008 3 ]
The operation will be described with reference to FIG. The network management unit (not shown) is configured to start all the time division multiplex transmission apparatuses on the network or a specific time division multiplex transmission apparatus when the time division multiplex transmission apparatus is started up or when the terminal line interface is added or changed. The multiple memory address conversion unit 65 and the separate memory address conversion unit 611 are set. Since the operation for changing the time slot by this setting is the same as that in the above-described seventh embodiment, the description thereof is omitted here.
008 4 ]
The network management unit stores setting data of all time division multiplex transmission devices on the network, collects setting contents of the time division multiplex transmission devices one by one, and multiplex memory addresses
The setting data of the conversion unit 65 and the separated memory address conversion unit 611 are collated. The collection of the setting contents of the time division multiplex transmission device and the collation of the setting data of the multiplex memory address conversion unit 65 and the separation memory address conversion unit 611 are performed in order for all the time division multiplex transmission devices, and the same processing is performed once the circuit is completed Repeat. If a collation mismatch is detected as a result of this processing, the number of the time division multiplex transmission apparatus that has resulted in the collation mismatch is temporarily stored. Then, when the verification mismatch is detected, for example, three times continuously in the same time division multiplex transmission apparatus, it is determined that the set value is abnormal. When a setting value abnormality is detected in any of the time division multiplex transmission devices, loopback control is performed on two time division multiplex transmission devices on both sides adjacent to the time division multiplex transmission device in which the setting value abnormality is detected. The time division multiplex transmission apparatus that detected the set value abnormality is disconnected from the network.
008 5 ]
As described above, the seventh embodiment of the present invention is a memory element for storing information indicating whether a single CPU in the network is multiplexed or relayed for each time slot in the separation / relay / multiplexing unit of each node. If the contents are periodically checked against the contents that should be set regularly, and if a mismatch is detected continuously for a fixed number of times by fixed period matching, it is determined that the memory element is permanently faulted, and both external line inputs / outputs at both nodes of the node Is a time division multiplex transmission system or device that instructs the unit to output an alarm signal to the external line input / output unit so as to disconnect the node from the network and loop back.
008 6 ]
Further, in the seventh embodiment of the present invention, from a different viewpoint, the time division multiplex transmission in which the actual setting contents of the time division multiplex transmission apparatuses 2A to 2D are compared with the original setting contents is performed by a system management CPU. System or device.
008 7 ]
As described above, when the data of the multiplex memory address conversion unit 65 and the separated memory address conversion unit 611 is changed from the set value due to a defect of the memory element or the like, this is detected and the time division multiplex transmission apparatus is removed from the network. Since disconnection is possible, it is possible to prevent abnormal data from flowing to the terminal or the entire network from going down. In addition, since the configuration abnormality detection can be performed remotely from the network management unit, maintenance of the entire network is facilitated. In addition, each time division multiplex transmission apparatus can be realized without providing a dedicated microprocessor, and the apparatus can be made inexpensive.
00 88 ]
Embodiment 8 FIG.
Next, FIG. 17 shows an example of another configuration of the time division switch of the eighth embodiment of the time division multiplex transmission apparatus according to the present invention. In FIG. 17, reference numeral 616 denotes a parity generator, which generates parity for data set in the multiple memory address conversion unit 65 and the separated memory address conversion unit 611. Reference numeral 617 denotes a parity verification unit that performs parity verification of the read address data read from the multiple memory address conversion unit 65. Reference numeral 618 denotes a parity verification unit that performs parity verification of read address data read from the separated memory address conversion unit 611. Reference numeral 617 denotes a setting abnormality determination unit that determines setting abnormality determination from the test results of the parity test units 615 and 616. Others are the same as in FIG.
00 89 ]
The structure of the multiple memory address conversion unit 65 is shown in FIG. In FIG. 18, bit D15 is a parity bit, and for example, a value in which the number of logic 1s of bit D0 to bit D15 is an odd number is a parity bit. The other bits are the same as in FIG.
009 0 ]
The structure of the separated memory address conversion unit 611 is shown in FIG. In FIG. 19, bit D15 is a parity bit. For example, a value in which the number of logic 1s of bit D0 to bit D15 is an odd number is a parity bit. The other bits are the same as in FIG.
009 1 ]
Since the operation for exchanging time slots by setting data in advance to the multiple memory address conversion unit 65 and the separated memory address conversion unit 611 is the same as that of the seventh embodiment of the present invention described above, Here, the description is omitted, and the setting abnormality detection of the multiple memory address conversion unit 65 and the separated memory address conversion unit 611 and the operation at the time of detection will be described.
009 2 ]
When setting for the multiple memory address conversion unit 65 and the separate memory address conversion unit 611, the parity generator unit 616 generates a parity bit and together with the other bits D0 to D14, the multiple memory address conversion unit 65 and the separate memory address conversion Part 611. The parity bit generated at this time is written as bit D15.
009 3 ]
Next, when reading from the multiple memory address conversion unit 65 is performed, the parity test is performed by the parity test unit 617. Similarly, when reading is performed from the separated memory address conversion unit 611, the parity test is performed by the parity test unit 618. For example, when the number of logical 1s of bits D0 to D15 is not an odd number, the parity test units 617 and 618 output a parity test failure to the setting abnormality determination unit 619. In the setting abnormality determination unit 619, the parity test results from the parity test units 617 and 618 are constantly input. A setting error is output. Here, one frame means multiple memory address conversion unit 65 or separation
A period during which all areas from addresses 0 to 2339 of the memory address conversion unit 611 are read is shown.
009 4 ]
Next, the setting abnormality signal output from the setting abnormality determination unit 619 is passed to both the A-system external line input / output unit 5A and the B-system external line input / output unit 5B, and the A-system external line input / output unit 5A and the B-system external line The input / output unit 5B outputs an alarm signal to the two time division multiplex transmission apparatuses adjacent to the own apparatus in response to the setting abnormality signal. As a result, as in the case of the first embodiment of the present invention described above, the time division multiplex transmission apparatus that has received the alarm signal enters the loopback control state, and detects the set value abnormality. Disconnect from.
009 5 ]
As described above, according to the eighth embodiment of the present invention, the data error test function such as parity for the setting data of the storage element for storing the information indicating the multiplexing or the relay for each time slot in the separation / relay / multiplexing unit After the setting to the storage element is completed, when the setting content is read to determine whether it is multiplexed or relayed, if a data error is detected, it is determined as a permanent failure, and both external line input / output units are Thus, it is a time division multiplex transmission system or device that outputs an alarm signal to the external line input / output unit of the opposite node to instruct loopback and disconnects the transmission device from the network.
009 6 ]
Further, according to the eighth embodiment of the present invention, from a different point of view, each time division multiplex transmission apparatus can detect an error in multiplex setting between received data and multiplex data from the terminal. This is a time division multiplex transmission system or device that performs verification using a data error verification function.
009 7 ]
As described above, when the data of the multiplex memory address conversion unit 65 and the separated memory address conversion unit 611 is changed from the set value due to a defect of the memory element or the like, this is detected and the time division multiplex transmission apparatus is removed from the network. Since disconnection is possible, it is possible to prevent abnormal data from flowing to the terminal or the entire network from going down. In addition, since the setting abnormality detection is realized by a hardware circuit, it is possible to detect an abnormality early, and it is possible to minimize the abnormality period and provide a more reliable time division multiplex transmission device. Is possible.
[0 098 ]
Embodiment 9 FIG.
In order to detect the case where the signal indicating relay / multiplexing input to the selector 63 of the third embodiment of the present invention described above always causes a fixed failure on the multiplexing side or multiplexing side, the signal is at least between one frame. For one bit, a section for repeating relay / multiplex 0/1 for each frame is provided. If all frames are relayed / multiplexed, an error is output. The relay / multiplex signal 635 is output as 0/1 alternating one bit in the frame.
[0 099 ]
As shown in FIG. 20, two counters for two frames are prepared, and if one is a relay, the counter 631 is reset, and if it is multiplexed, the counter is counted up. The other is to reset the counter 633 if it is multiplexed, and to count up if it is relayed. When the counter value reaches the value for two frames, the abnormality detection signals 626 and 627 are regarded as significant, and an alarm signal is output to the external line input / output unit of the opposite node to both system external line input / output units to instruct loopback. Disconnect the transmission device from the network. As a result, even if the relay / multiplex signal 635 becomes a fixed failure that always indicates multiplexing, this can be detected and the node can be removed from the network, so that a highly reliable network can be realized.
010 0 ]
As described above, according to the ninth embodiment of the present invention, a signal indicating multiplexing or relaying for each time slot in the demultiplexing / relay / multiplexing unit always indicates relaying once in one frame. It is judged as a permanent failure by indicating continuous multiplexing, and instructs both system external line input / output units to output an alarm signal to the external line input / output unit of the opposite node and loop back, and the transmission device Is a time division multiplex transmission system or device for disconnecting the network from the network.
010 1 ]
Further, according to the ninth embodiment of the present invention, if the viewpoint is changed, the relay data and the multiplexed data are multiplexed in one frame, and the relay data and the multiplexed data in the frame are multiplexed. A time division multiplex transmission system or device for detecting data anomalies according to the presence or absence of data;
010 2 ]
Embodiment 10 FIG.
In the above first to fifth embodiments of the present invention, description has been made on the assumption that there is only one operation clock in the apparatus. The time division multiplex transmission apparatus determines which apparatus is the clock supply source for the entire network using the arbitration mechanism, and the other apparatuses operate in synchronization with the clock extracted from the received data from the network. However, it is possible that a failure occurs in the arbitration mechanism of an arbitrary device in the network, and the situation where the clock supply source is not uniquely determined continues.
010 3 ]
As shown in FIG. 21, the clocks in the time division multiplex transmission apparatus are classified into receiving clocks and other clocks, and when the network clock source is unique, the clocks of both systems have the same frequency. However, if the situation where the clock source is not the only one continues, there may be a frequency deviation between the receiving clock and the other clocks. In this situation, as shown in FIG. 22, for example, a frequency deviation occurs between writing and reading to the reception relay memory unit 67, and writing and reading are overtaken, and a parity error is detected when the overtaking occurs. The
010 4 ]
Therefore, in the present embodiment, when the maximum frequency deviation that can occur in the network has occurred, the period for monitoring the occurrence of the parity error is shorter than the period in which the parity error occurs, as shown in FIG. Thus, when a permanent failure occurs in the device, a parity error is detected continuously for a certain number of times, and it is determined that a permanent failure has occurred. It will not be recognized as a failure and will not be accidentally disconnected from the network.
010 5 ]
As described above, according to the tenth embodiment of the present invention, a data error due to a frequency deviation occurs in a state where network synchronization is not established, but the data error occurrence interval is minimum with respect to the maximum value of the frequency deviation. By calculating the value and setting the data error interval time to be equal to or less than the interval, the time division multiplex transmission system or device does not erroneously disconnect the transmission device from the network when the network synchronization of the network is not established.
010 6 ]
Further, in a ninth embodiment of the present invention, a time division multiplex transmission system or apparatus in which the period for monitoring the occurrence of a parity error is made shorter than the period of occurrence of a parity error caused by a frequency deviation in the system, if the viewpoint is changed. It is.
010 7 ]
It should be noted that the above-described first to tenth embodiments of the present invention can be arbitrarily combined as necessary to realize various time division multiplex transmission systems or apparatuses that exhibit the functions and effects of the respective embodiments.
[01 08 ]
【The invention's effect】
This The present invention relates to a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is loop-transmitted between the time division multiplex transmission apparatuses. A pair of devices each having a receiving unit that receives data from the outside and a transmitting unit that transmits data to the outside Complete The data received from the receiving unit of the external line input / output unit that is composed of the external line input / output unit and faces one of the adjacent time division multiplex transmission apparatuses, and the adjacent time division multiplex transmission apparatus A time division multiplex transmission device having a relay function of transmitting from the transmission unit of the external line input / output unit facing the other time division multiplex transmission device, and the pair Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete A function for detecting an abnormality related to the transmission of data to the transmission unit of the other external line input / output unit of the external line input / output unit is provided, and when the continuous abnormality is detected by this abnormality detection function, the pair is Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete The external line input / output unit that is opposite to the other time division multiplex transmission apparatus among the adjacent time division multiplex transmission apparatuses on the data transmission path to the transmission section of the other external line input / output section among the external line input / output sections. A time division multiplex transmission system for continuing transmission by switching from the transmission unit to the transmission unit of the external line input / output unit facing one of the adjacent time division multiplex transmission devices, Each time division multiplex transmission apparatus has a function of connecting the loop transmission path and the terminal, and a network is formed by the terminals, each time division multiplex transmission apparatus, and the loop transmission path. In each time division multiplex transmission apparatus, each parity even and odd of the received data and multiplexed data from the terminal multiplexed on the received data are compared, and the time of the received data is different every time even and odd are different. Even / odd of multiple parity values in a slot Even if an abnormality occurs in the transmission path of the other external line input / output unit in the time division multiplex transmission apparatus even though it is a time transmission multiplex transmission system of a loop transmission system, the other external line is Loopback transmission of data can be continued by looping back from the transmission section of the input / output section, and this continuation can be performed by switching the transmission path on the H / W, so an inexpensive and highly reliable time division multiplex transmission system can be achieved. There is an effect that can be realized, and there is an effect that data transmission with each terminal can be performed by a highly reliable time division multiplex transmission system. Furthermore, even if other data is multiplexed on the relay data in each time division multiplex transmission apparatus, the parity of the transmission path in the time division multiplex transmission apparatus can be checked. Even when other data is multiplexed on the relay data, it is possible to realize a highly reliable time division multiplex transmission system.
[01 09 ]
Also this The present invention relates to a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is loop-transmitted between the time division multiplex transmission apparatuses. A pair of devices each having a receiving unit that receives data from the outside and a transmitting unit that transmits data to the outside Complete The data received from the receiving unit of the external line input / output unit that is composed of the external line input / output unit and faces one of the adjacent time division multiplex transmission apparatuses, and the adjacent time division multiplex transmission apparatus A time division multiplex transmission device having a relay function of transmitting from the transmission unit of the external line input / output unit facing the other time division multiplex transmission device, and the pair Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete A function for detecting an abnormality related to the transmission of data to the transmission unit of the other external line input / output unit of the external line input / output unit is provided, and when the continuous abnormality is detected by this abnormality detection function, the pair is Complete The pair is connected from the receiving unit of one of the external line input / output units. Complete The external line input / output unit that is opposite to the other time division multiplex transmission apparatus among the adjacent time division multiplex transmission apparatuses on the data transmission path to the transmission section of the other external line input / output section among the external line input / output sections. A time division multiplex transmission system for continuing transmission by switching from the transmission unit to the transmission unit of the external line input / output unit facing one of the adjacent time division multiplex transmission devices, The abnormality of each time division multiplex transmission apparatus is detected by a parity test in a transmission path in each time division multiplex transmission apparatus, and the received data and the received data are multiplexed in each time division multiplex transmission apparatus. Each parity even / odd of the multiplexed data from the terminal is compared, and every time even / odd is different, the even / odd of the multiplexed parity value is inverted in the time slot of the received data. Split Even if an abnormality occurs in the transmission path of the other external line input / output unit in the time division multiplex transmission apparatus in the time division multiplex transmission apparatus, the data is transmitted by looping back from the transmission unit of the other external line input / output unit. Relay transmission can be continued, and this continuation can be performed by switching the transmission path on the H / W. Therefore, there is an effect that an inexpensive and highly reliable time division multiplex transmission system can be realized, and the time division multiplex transmission system is high. There is an effect that an abnormality in the transmission path in the time division multiplex transmission apparatus can be detected while maintaining the reliability. Furthermore, even if other data is multiplexed on the relay data in each time division multiplex transmission apparatus, the parity of the transmission path in the time division multiplex transmission apparatus can be checked. Even when other data is multiplexed on the relay data, it is possible to realize a highly reliable time division multiplex transmission system.
[0111] 0 ]
Also this The present invention relates to a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is transmitted in a loop shape between the time division multiplex transmission apparatuses. A pair of multiplex transmission apparatuses each having a receiving unit for receiving data from the outside and a transmitting unit for transmitting data to the outside. Complete Consists of an external line input / output unit, and the data received from the receiving unit of the external line input / output unit facing the adjacent one of the time division multiplex transmission apparatuses is connected to the external line input facing the other adjacent time division multiplex transmission apparatus. It is a time division multiplex transmission device having a relay function to transmit from the transmission unit of the output unit, and the other time division multiplex transmission device is separated from the transmission path of the other time division multiplex transmission device and abnormal By obtaining at least one piece of information, the transmission path in the own time division multiplex transmission apparatus is transmitted from the transmission unit of the external line input / output unit facing the other time division multiplex transmission apparatus adjacent to one another. A time division multiplex transmission system in which transmission is continued by switching to a transmission unit of an external line input / output unit facing a transmission device, and each time division multiplex transmission device has a function of connecting the loop transmission line and a terminal. And each terminal and each time A network is formed by the split multiplex transmission apparatus and the loop transmission path, and each received data and each parity of the multiplexed data from the terminal multiplexed on the received data in each time division multiplex transmission apparatus. Even-oddity is compared, and every time even-odd is different, the even-oddness of multiple parity values is inverted in the time slot of the received data. It is possible to send and receive data to and from the time division multiplex transmission apparatus adjacent to the side on which no abnormality has occurred without being affected by the above, and there is an effect that a highly reliable time division multiplex transmission system can be realized. There is an effect that data transmission with a terminal can be performed by a highly reliable time division multiplex transmission system. Furthermore, even if other data is multiplexed on the relay data in each time division multiplex transmission apparatus, the parity of the transmission path in the time division multiplex transmission apparatus can be checked. Even when other data is multiplexed on the relay data, it is possible to realize a highly reliable time division multiplex transmission system.
[0111] 1 ]
Also this The present invention relates to a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is transmitted in a loop between the time division multiplex transmission apparatuses. A multiplex transmission apparatus is a pair having a receiving unit for receiving data from the outside and a transmitting unit for transmitting data to the outside. Complete Consists of an external line input / output unit, and the data received from the receiving unit of the external line input / output unit facing the adjacent one of the time division multiplex transmission apparatuses is connected to the external line input facing the other adjacent time division multiplex transmission apparatus. It is a time division multiplex transmission device having a relay function to transmit from the transmission unit of the output unit, and the other time division multiplex transmission device is separated from the transmission path of the other time division multiplex transmission device and abnormal By obtaining at least one piece of information, the transmission path in the own time division multiplex transmission apparatus is transmitted from the transmission unit of the external line input / output unit facing the other time division multiplex transmission apparatus adjacent to one another. A time division multiplex transmission system for continuing transmission by switching to a transmission unit of an external line input / output unit facing a transmission device, wherein the abnormality of each time division multiplex transmission device is in a transmission path in each time division multiplex transmission device Parity test In each time division multiplex transmission apparatus, the received data and each parity even and odd of the multiplexed data from the terminal multiplexed on the received data are compared, and each time the even and odd are different, the received data The even-oddness of the multiplexed parity value is inverted in the time slot of the data, so that it is not affected by the abnormality of the adjacent time division multiplex transmission device on the loop transmission line, and the adjacent side on which no abnormality has occurred. The time-division multiplex transmission apparatus can transmit and receive data to achieve a highly reliable time-division multiplex transmission system, and time-division multiplexing while maintaining the high reliability of the time-division multiplex transmission system. There is an effect that an abnormality of a transmission path in the transmission apparatus can be detected. Furthermore, even if other data is multiplexed on the relay data in each time division multiplex transmission apparatus, the parity of the transmission path in the time division multiplex transmission apparatus can be checked. Even when other data is multiplexed on the relay data, it is possible to realize a highly reliable time division multiplex transmission system.
[0111] 2 ]
Also this In the time division multiplex transmission apparatus having a relay function for transmitting data received from outside to another outside, the parity value of each time slot corresponding to a plurality of time slots of the data received from outside The parity value obtained by performing a logical operation is multiplexed on the time slot of the received data, and the parity value of each time slot corresponding to a plurality of time slots of the data transmitted to the other external device is logically calculated. A time division multiplex transmission apparatus for testing the coincidence between a calculated parity value and a parity value multiplexed in a time slot of the received data, and multiplexes the data received from the outside and the received data Since each parity even and odd of multiple data is compared, and even and odd are different, the even and odd of multiple parity values are inverted in the time slot of the received data. The H / W configuration of the utility check is simple and inexpensive, and therefore has the effect of realizing an inexpensive and highly reliable time division multiplex transmission device. Also, even if other data is multiplexed on the relay data The parity check of the transmission path in the time division multiplex transmission apparatus can be performed, and even when other data is multiplexed on the relay data in the time division multiplex transmission apparatus, the time division multiplexing with high reliability can be performed. There is an effect that a transmission device can be realized.
[0111] 3 ]
Also this According to the present invention, in a time division multiplex transmission apparatus having a relay function for transmitting data received from the outside to another outside, a logical operation is performed for a plurality of time slots for each bit of the data received from the outside. The parity value obtained in this manner is multiplexed in the time slot of the received data, and the parity value obtained by performing a logical operation for a plurality of time slots for each bit of the received data, and the received data A time-division multiplex transmission apparatus for verifying the coincidence with the parity value multiplexed in the time slot of the data, comparing each parity even and odd of the data received from the outside and the multiplexed data multiplexed on the received data; Every time even / odd is different, the even / odd of the multiplexed parity value is inverted in the time slot of the received data. The function is improved, and it is possible to realize a highly reliable time division multiplex transmission system. Even if other data is multiplexed on the relay data, the parity of the transmission path in the time division multiplex transmission apparatus Even when other data is multiplexed on the relay data in the time division multiplex transmission apparatus, it is possible to realize a highly reliable time division multiplex transmission apparatus.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a data transmission system according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a configuration of a time division multiplex transmission apparatus according to Embodiment 1 of the present invention;
FIG. 3 is a diagram showing a configuration of a parity generation unit according to Embodiment 1 of the present invention.
FIG. 4 is a diagram showing a configuration of a parity test unit according to Embodiment 1 of the present invention.
FIG. 5 is a diagram showing a frame configuration according to the first embodiment of the present invention.
FIG. 6 is a diagram showing a configuration of a time division multiplex transmission apparatus according to Embodiment 2 of the present invention.
FIG. 7 is a diagram showing a configuration of a time division multiplex transmission apparatus according to Embodiment 3 of the present invention.
FIG. 8 is a diagram showing a configuration of a parity recalculation unit according to Embodiment 3 of the present invention.
FIG. 9 is a diagram showing a configuration of a parity generation unit according to Embodiment 4 of the present invention.
FIG. 10 is a diagram showing a configuration of a parity test unit according to Embodiment 4 of the present invention.
FIG. 11 is a diagram showing a configuration of a parity generation unit according to Embodiment 5 of the present invention.
FIG. 12 is a diagram showing a configuration of a parity test unit according to Embodiment 5 of the present invention.
FIG. 13 is a diagram showing a configuration of a time division multiplex transmission apparatus according to Embodiment 6 of the present invention.
FIG. 14 is a diagram showing a structure of a multiple memory address conversion unit according to a sixth embodiment of the present invention.
FIG. 15 is a diagram showing a structure of a separate memory address conversion unit according to a sixth embodiment of the present invention.
FIG. 16 shows a structure of a time division multiplex transmission apparatus according to Embodiment 7 of the present invention;
FIG. 17 is a diagram showing a structure of a time division multiplex transmission apparatus according to an eighth embodiment of the present invention.
FIG. 18 shows a structure of a multiple memory address conversion unit according to an eighth embodiment of the present invention.
FIG. 19 shows a structure of a separate memory address conversion unit according to an eighth embodiment of the present invention.
FIG. 20 is a diagram showing a structure of a relay / multiple signal fixed fault detection unit of a selector unit according to a ninth embodiment of the present invention.
FIG. 21 is a diagram showing a reception clock synchronization area of a time division multiplex transmission apparatus according to Embodiment 10 of the present invention;
FIG. 22 is a diagram showing a process of generating a data error caused by a frequency deviation in the tenth embodiment of the present invention.
FIG. 23 is a diagram showing an inequality for calculating a period for monitoring occurrence of a parity error in the tenth embodiment of the present invention;
FIG. 24 is a block diagram showing a conventional in-device monitoring device.
FIG. 25 is a diagram showing an example of a timing chart showing the operation of a conventional in-device monitoring device.
[Explanation of symbols]
1 loop transmission line, 2A-2D time division multiplex transmission equipment,
4, 4A-4G terminal, 5A, 5B external line input / output unit,
51a, 51b receiver, 52a, 52b transmitter,
53a, 53b Parity generator,
54a, 54b, 617, 618 parity test section,
55a, 55b alarm output section, 6 data relay / separation section,
62 data relay section, 8 system selection circuit section,
531,541 Parity operation unit,
532, 533, 542, 543 logic operation unit,
535, 545 even-odd inversion unit, 641 relay data parity calculation unit,
642 multiple data parity calculation unit,
10 Microprocessor unit (CPU in the apparatus).

Claims

In a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is loop-transmitted between the time division multiplex transmission apparatuses.
Each of the time division multiplex transmission apparatuses is composed of a pair of external line input / output units each having a receiving unit for receiving data from the outside and a transmitting unit for transmitting data to the outside. The data received from the receiving unit of the external line input / output unit facing one time division multiplex transmission device of the multiplex transmission devices is opposed to the other time division multiplex transmission device of the adjacent time division multiplex transmission devices. and division multiplexing transmission apparatus when having a relay function of transmitting the transmission unit of the external input and output unit which, outside line entering said pair from the receiving portion of one of the external input and output unit of the external input and output unit said pair de to the transmitter portion of the other external input and output unit of the output unit - is provided a function of detecting an abnormality relating to the transmission of data, the continuous abnormality is detected by the abnormality detection function, external said pair From the receiving part of one external line input / output part of the input / output parts The form data of the transmission portion of the other external input and output unit of the external input and output unit - the transmission path of the data, to face the other of the time-division multiplexing transmission apparatus of a time division multiplex transmission system of the neighboring external This is a time division multiplex transmission system in which transmission is continued by switching from the transmission unit of the input / output unit to the transmission unit of the external line input / output unit facing one of the adjacent time division multiplex transmission devices. And
Each time division multiplex transmission apparatus has a function of connecting the loop transmission path and the terminal, and a network is formed by the terminals, each time division multiplex transmission apparatus, and the loop transmission path. ,
In each time division multiplex transmission apparatus, each parity even / odd of the received data and multiplexed data from the terminal multiplexed on the received data are compared, and each time slot of the received data differs. A time-division multiplex transmission system that reverses even and odd parity values.

In a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is loop-transmitted between the time division multiplex transmission apparatuses.
Each of the time division multiplex transmission apparatuses is composed of a pair of external line input / output units each having a receiving unit for receiving data from the outside and a transmitting unit for transmitting data to the outside. The data received from the receiving unit of the external line input / output unit facing one time division multiplex transmission device of the multiplex transmission devices is opposed to the other time division multiplex transmission device of the adjacent time division multiplex transmission devices. and division multiplexing transmission apparatus when having a relay function of transmitting the transmission unit of the external input and output unit which, outside line entering said pair from the receiving portion of one of the external input and output unit of the external input and output unit said pair de to the transmitter portion of the other external input and output unit of the output unit - is provided a function of detecting an abnormality relating to the transmission of data, the continuous abnormality is detected by the abnormality detection function, external said pair From the receiving part of one external line input / output part of the input / output parts The form data of the transmission portion of the other external input and output unit of the external input and output unit - the transmission path of the data, to face the other of the time-division multiplexing transmission apparatus of a time division multiplex transmission system of the neighboring external This is a time division multiplex transmission system in which transmission is continued by switching from the transmission unit of the input / output unit to the transmission unit of the external line input / output unit facing one of the adjacent time division multiplex transmission devices. And
The abnormality of each time division multiplex transmission device is detected by a parity test in a transmission path in each time division multiplex transmission device,
In each time division multiplex transmission apparatus, each parity even / odd of the received data and multiplexed data from the terminal multiplexed on the received data are compared, and each time slot of the received data differs. A time-division multiplex transmission system that reverses even and odd parity values.

In a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is transmitted in a loop between the time division multiplex transmission apparatuses.
Each of the time division multiplex transmission apparatuses is composed of a pair of external line input / output units each having a receiving unit for receiving data from the outside and a transmitting unit for transmitting data to the outside. Has a relay function for transmitting data received from the receiving unit of the external line input / output unit facing the other time division multiplexing transmission apparatus from the transmitting unit of the external line input / output unit facing the other adjacent time division multiplexing transmission apparatus. The time-division multiplex transmission apparatus is configured to obtain at least one information of disconnection and abnormality of the other time-division multiplex transmission apparatus from the transmission line of the other time-division multiplex transmission apparatus and the time division multiplex transmission apparatus. A transmission unit of an external line input / output unit facing the adjacent one of the time division multiplex transmission devices from a transmission unit of the external line input / output unit facing the other adjacent time division multiplex transmission device on a transmission path in the multiplex transmission device Time to continue transmission by switching to A multiplex transmission system,
Each time division multiplex transmission apparatus has a function of connecting the loop transmission path and the terminal, and a network is formed by the terminals, each time division multiplex transmission apparatus, and the loop transmission path. ,
In each time division multiplex transmission apparatus, each parity even / odd of the received data and multiplexed data from the terminal multiplexed on the received data are compared, and each time slot of the received data differs. A time-division multiplex transmission system that reverses even and odd parity values.

In a time division multiplex transmission system in which a plurality of time division multiplex transmission apparatuses are loop-connected by a transmission line and data is transmitted in a loop between the time division multiplex transmission apparatuses.
Each of the time division multiplex transmission apparatuses is composed of a pair of external line input / output units each having a receiving unit for receiving data from the outside and a transmitting unit for transmitting data to the outside. Has a relay function for transmitting data received from the receiving unit of the external line input / output unit facing the other time division multiplexing transmission apparatus from the transmitting unit of the external line input / output unit facing the other adjacent time division multiplexing transmission apparatus. The time-division multiplex transmission apparatus is configured to obtain at least one information of disconnection and abnormality of the other time-division multiplex transmission apparatus from the transmission line of the other time-division multiplex transmission apparatus and the time division multiplex transmission apparatus. A transmission unit of an external line input / output unit facing the adjacent one of the time division multiplex transmission devices from a transmission unit of the external line input / output unit facing the other adjacent time division multiplex transmission device on a transmission path in the multiplex transmission device Time to continue transmission by switching to A multiplex transmission system,
The abnormality of each time division multiplex transmission device is detected by a parity test in a transmission path in each time division multiplex transmission device,
In each time division multiplex transmission apparatus, each parity even / odd of the received data and multiplexed data from the terminal multiplexed on the received data are compared, and each time slot of the received data differs. A time-division multiplex transmission system that reverses even and odd parity values.

In the time division multiplex transmission system according to any one of claims 1 to 4 ,
Within each time division multiplex transmission device, the parity value obtained by performing a logical operation on the received data is inverted evenly for each of the plurality of time slots, and obtained by performing a logical operation on the other data to be transmitted to the outside. The parity value obtained by performing a logical operation on the data to be transmitted to the other external device when the parity value is inverted evenly for each of the plurality of time slots before the verification and no parity error is detected by the verification. Is inverted for each of the plurality of time slots before the test, and when a parity error is detected by the test, the parity value obtained by performing a logical operation on the data to be transmitted to the other external device is calculated. A time division multiplex transmission system characterized in that it is kept even and odd at the time of detection;

In the time division multiplex transmission system according to any one of claims 1 to 5 ,
A time division multiplex transmission system characterized in that a period for monitoring the occurrence of a parity error is made shorter than a generation period of a parity error caused by a frequency deviation in the system.

In the time division multiplex transmission system according to any one of claims 1 to 6 ,
The relay data and the multiplexed data are multiplexed in one frame, and the data abnormality is detected by the presence or absence of the relay data and the multiplexed data in the frame. A time division multiplex transmission system.

In the time division multiplex transmission system according to any one of claims 1 to 7 ,
In each time division multiplex transmission device, when the actual setting content of the received data and the multiplexed data from the terminal does not match the original setting content, it is sent to the adjacent time division multiplex transmission device. A time division multiplex transmission system characterized by stopping transmission.

The time division multiplex transmission system according to claim 8 ,
A time division multiplex transmission system, wherein the actual setting contents of each time division multiplex transmission apparatus and the initial setting contents are collated by a device management CPU of the time division multiplex transmission apparatus.

The time division multiplex transmission system according to claim 8 ,
A time division multiplex transmission system, wherein the actual setting contents of each time division multiplex transmission device and the initial setting contents are collated by a system management CPU.

In time-division multiplexing transmission system according to claim 1 0,
The time division multiplex transmission system, wherein the system management CPU issues a command to switch the transmission path in each time division multiplex transmission apparatus when the abnormality is detected to each time division multiplex transmission apparatus.

In a time division multiplex transmission apparatus having a relay function for transmitting data received from outside to other outside,
Parity values obtained by performing a logical operation on the parity value of each time slot corresponding to a plurality of time slots of the data received from the outside are multiplexed in the time slot of the received data and transmitted to the other outside. Time-division multiplexing for testing the coincidence between the parity value obtained by logically calculating the parity value of each time slot corresponding to a plurality of time slots of data and the parity value multiplexed in the time slot of the received data A transmission device,
When comparing the parity even and odd of the data received from the outside and the multiplexed data multiplexed on the received data, and every time even and odd are different, the odd and even of the multiple parity values are inverted in the time slot of the received data Division multiplexing transmission equipment.

In a time division multiplex transmission apparatus having a relay function for transmitting data received from the outside to another outside, it is obtained by performing a logical operation for a plurality of time slots for each bit of the data received from the outside. A parity value obtained by multiplexing a parity value in a time slot of the received data and performing a logical operation for a plurality of time slots for each bit of the received data, and a time of the received data A time division multiplex transmission apparatus for verifying consistency with a parity value multiplexed in a slot,
When comparing the parity even and odd of the data received from the outside and the multiplexed data multiplexed on the received data, and every time even and odd are different, the odd and even of the multiple parity values are inverted in the time slot of the received data Division multiplexing transmission equipment.

According to claim 1 2 or claim 1 3,
The parity value obtained by performing a logical operation on the data received from the outside is inverted evenly and oddly for each of the plurality of time slots, and the parity value obtained by performing a logical operation on the data to be transmitted to the other external device is subjected to the test. The parity value obtained by performing logical operation on the data to be transmitted to the other external device is calculated before the test before the test is performed. When a parity error is detected by the test after every even number of timeslots are inverted, the parity value obtained by performing a logical operation on the data to be transmitted to the other external device is changed to an even / odd point at the time of the parity error detection. A time-division multiplex transmission apparatus characterized by holding.

In division multiplexing transmission apparatus time according to any one of claims 1 2 to claims 1 to 4,
A time division multiplex transmission apparatus characterized in that a data error test function is used to check an error in data set between received data and multiplex data from the terminal.

In division multiplexing transmission apparatus time according to any one of claims 1 2 to claims 1 to 5,
A time division multiplex transmission apparatus characterized in that a period for monitoring the occurrence of a parity error is made shorter than a generation period of a parity error caused by a frequency deviation in the apparatus.

In division multiplexing transmission apparatus time according to any one of claims 1 2 to claims 1 to 6,
The relay data and the multiplexed data are multiplexed in one frame, and the data abnormality is detected by the presence or absence of the relay data and the multiplexed data in the frame. A time division multiplex transmission device.

In the time division multiplex transmission apparatus according to any one of claims 1 2 to 17 ,
When the actual setting contents of multiplexing of the received data and the multiplexed data from the terminal do not match the original setting contents, transmission to the adjacent time division multiplex transmission apparatus is stopped. A time division multiplex transmission device.

The time division multiplex transmission apparatus according to claim 18 ,
The time division multiplex transmission apparatus characterized in that the actual setting contents and the initial setting contents are collated by a device management CPU of the time division multiplex transmission apparatus.