JP3458846B2 - Transmission line instantaneous interruption switching system at the time of failure and transmission line instantaneous interruption switching method at the time of use - Google Patents

Transmission line instantaneous interruption switching system at the time of failure and transmission line instantaneous interruption switching method at the time of use

Info

Publication number
JP3458846B2
JP3458846B2 JP2001145736A JP2001145736A JP3458846B2 JP 3458846 B2 JP3458846 B2 JP 3458846B2 JP 2001145736 A JP2001145736 A JP 2001145736A JP 2001145736 A JP2001145736 A JP 2001145736A JP 3458846 B2 JP3458846 B2 JP 3458846B2
Authority
JP
Japan
Prior art keywords
transmission line
information
system transmission
absence information
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001145736A
Other languages
Japanese (ja)
Other versions
JP2002344432A (en
Inventor
修市 藤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001145736A priority Critical patent/JP3458846B2/en
Publication of JP2002344432A publication Critical patent/JP2002344432A/en
Application granted granted Critical
Publication of JP3458846B2 publication Critical patent/JP3458846B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は故障時伝送路無瞬断
切替システム及びそれに用いる故障時伝送路無瞬断切替
方法に関し、特に0系高次群パスと1系高次群パスとの
無瞬断切替えを行う方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission line non-interruption switching system at the time of failure and a transmission line non-interruption switching method at the time of failure used for the same, and more particularly to non-interruption switching between a 0-system high-order group path and a 1-system high-order group path. Regarding how to do.

【0002】[0002]

【従来の技術】従来、故障時伝送路無瞬断切替方法にお
いては、0系高次群パス(以下、高次群パスをパスとす
る)と1系パスとのマルチフレーム位相を一致させ、パ
ス単位に両系の個別のエラー状態をフレーム毎に監視
し、エラーの発生していないフレームを毎フレーム選択
している。ここで、切替トリガとしてはB3エラーとP
−AIS(Path−Alarm Indicatio
n Signal)とを対象とする。
2. Description of the Related Art Conventionally, in a transmission line non-interruption switching method at the time of failure, a 0-system high-order group path (hereinafter referred to as a high-order group path) and a 1-system path are made to coincide with each other in multi-frame phase, and both of them are divided into path units. The individual error states of the system are monitored for each frame, and the frames in which no error has occurred are selected for each frame. Here, as a switching trigger, B3 error and P
-AIS (Path-Alarm Indicio)
n Signal).

【0003】B3エラーとは、図5に示すように、送信
側装置で各フレームに対して、フレーム単位にBIP
(Bit Interleaved Parity)演
算を行い、次フレームのパスオーバヘッド中のB3バイ
トに演算値を挿入して送信し[図5(a)の送信側参
照]、受信装置では各フレームに対して、フレーム単位
にBIP演算を行い、次のフレームのB3バイトと比較
し、比較結果が不一致の場合にエラーありとする[図5
(b)の受信側参照]。
As shown in FIG. 5, a B3 error is a BIP for each frame in the transmitting device.
(Bit Interleaved Parity) operation is performed, the operation value is inserted into the B3 byte in the path overhead of the next frame and transmitted [see the transmitting side in FIG. 5 (a)]. BIP operation is performed on the B3 byte, and it is compared with the B3 byte of the next frame. If the comparison result does not match, it is determined that there is an error [Fig.
Refer to the receiving side in (b)].

【0004】P−AISはAU(Administra
tive Unit)ポインタのH1,H2バイト全て
がALL“1”であった場合に、ALM(アラーム)あ
りとして検出する。
The P-AIS is an AU (Administrator).
If all of the H1 and H2 bytes of the (Tive Unit) pointer are ALL “1”, it is detected that there is an ALM (alarm).

【0005】従来の故障時伝送路無瞬断切替方法による
パス切替装置の一構成例を図6に示す。図6において、
送信側装置2のマルチフレーム挿入部31では入力信号
に対して特定のパスオーバヘッドに、nフレームを1周
期として、周期的にマルチフレームパターンを挿入す
る。送信側装置2ではこの主信号を0系主信号100と
1系主信号200とに分岐して伝送路に送出する。
FIG. 6 shows an example of the configuration of a conventional path switching device based on a transmission line non-instantaneous interruption switching method at the time of failure. In FIG.
The multi-frame insertion unit 31 of the transmission side apparatus 2 periodically inserts a multi-frame pattern into the input signal in a specific path overhead with n frames as one cycle. In the transmitting side device 2, this main signal is branched into a 0-system main signal 100 and a 1-system main signal 200 and sent out to the transmission line.

【0006】受信側装置3ではマルチフレーム終端部1
1,12でマルチフレーム同期を確立し、位相制御部1
3は0系主信号100のマルチフレーム位相と1系主信
号200のマルチフレーム位相との位相差を判断し、位
相が進んでいる系の主信号に遅延を入れるように位相差
吸収メモリ部14,15に対して制御を行う。
In the receiving device 3, the multi-frame terminating unit 1
1 and 12 establish multiframe synchronization, and the phase control unit 1
Reference numeral 3 determines the phase difference between the multi-frame phase of the 0-system main signal 100 and the multi-frame phase of the 1-system main signal 200, and the phase difference absorption memory unit 14 is added so as to add a delay to the system main signal having the advanced phase. , 15 are controlled.

【0007】位相差吸収メモリ部14,15では位相制
御部13の制御によって指示された値の遅延を挿入し、
0系主信号101と1系主信号201とが全く同じ位相
の主信号として出力される。トリガ検出部17ではパス
切替のトリガとして、フレーム毎のB3エラーの有無と
P−AISの有無とを検出する。フレームパルス生成部
18では0系主信号101と1系主信号201とからフ
レームの先頭を示すフレームパルス(FP)301を生
成して選択部20に渡す。
In the phase difference absorption memory units 14 and 15, a delay of a value designated by the control of the phase control unit 13 is inserted,
The 0-system main signal 101 and the 1-system main signal 201 are output as main signals having exactly the same phase. The trigger detection unit 17 detects the presence / absence of a B3 error and the presence / absence of P-AIS for each frame as a path switching trigger. The frame pulse generation unit 18 generates a frame pulse (FP) 301 indicating the beginning of a frame from the 0-system main signal 101 and the 1-system main signal 201, and passes it to the selection unit 20.

【0008】選択部20ではトリガ検出部17で検出さ
れたB3エラーの有無とP−AISの有無とがANDゲ
ート22,23で論理ORされた信号[B3エラーとP
−AISはALM時に、Low(“0”)であるため]
を、0系/1系それぞれ別々の情報として受信し、P−
AISとB3エラーとともになしと判定している正常な
フレームを選択するように、選択情報(フレーム単位に
選択すべき系の情報)をSEL(セレクタ)部21に渡
す。その際、フレームパルス生成部18で生成されたフ
レームパルス301を用いて、SEL部21へ渡す選択
系がフレームの途中で変化しないようにタイミング制御
を行う。
In the selection section 20, the presence or absence of the B3 error detected by the trigger detection section 17 and the presence or absence of the P-AIS are logically ORed by the AND gates 22 and 23.
-AIS is Low ("0") at ALM]
Is received as separate information for the 0 system / 1 system, and P-
The selection information (information on the system to be selected in frame units) is passed to the SEL (selector) unit 21 so as to select a normal frame that is determined to be absent together with the AIS and B3 errors. At that time, timing control is performed using the frame pulse 301 generated by the frame pulse generation unit 18 so that the selection system passed to the SEL unit 21 does not change in the middle of the frame.

【0009】故障無瞬断メモリ部16ではトリガ検出部
17とANDゲート22,23と選択部20とで必要と
する時間、すなわち、選択系を決定するまでに必要な時
間に相当する遅延を0系主信号101及び1系主信号2
01に与える。SEL部21には故障無瞬断メモリ部1
6からの0系主信号102及び1系主信号202が入力
され、同時に選択部20から入力される両系の主信号の
B3エラーの有無とP−AISの有無とによって決定さ
れたフレーム毎の選択情報が入力され、その選択情報に
基づいてフレーム単位に0系/1系どちらかのパスを選
択する。
In the faultless hitless memory unit 16, the time required by the trigger detection unit 17, the AND gates 22 and 23, and the selection unit 20, that is, the delay corresponding to the time required to determine the selection system is 0. System main signal 101 and system 1 main signal 2
Give to 01. The SEL unit 21 has a failure-free, non-disruptive memory unit 1
The 0-system main signal 102 and the 1-system main signal 202 from 6 are input at the same time, and for each frame determined by the presence / absence of a B3 error and the presence / absence of P-AIS of the main signals of both systems input from the selection unit 20 at the same time. Selection information is input, and either the 0-system or 1-system path is selected in frame units based on the selection information.

【0010】このようにして、両系の同一フレームでB
3エラーやP−AISが発生しない場合にはフレーム単
位にB3エラーやP−AISの発生していない系を選択
し、両系の同一フレームでB3エラーやP−AISが発
生した場合には切替が発生せず、前のフレームで選択し
ていた系をそのまま選択する。
In this way, B is used in the same frame of both systems.
When 3 errors or P-AIS does not occur, select the system that does not generate B3 error or P-AIS for each frame, and switch when B3 error or P-AIS occurs in the same frame of both systems. Does not occur and the system selected in the previous frame is selected as is.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上述し
た従来の故障時伝送路無瞬断切替方法では、次のような
問題がある。例えば、図7に示すように、送信側装置4
と受信側装置6との間にセクションを終端してP−AI
Sの検出、転送を行う装置(以下、セクション終端装置
とする)5が存在する場合に問題となる。尚、送信側装
置3及び受信側装置5もセクション終端装置である。
However, the conventional failureless transmission line non-interruption switching method described above has the following problems. For example, as shown in FIG.
And a receiving side device 6 to terminate a section between the P-AI and
This is a problem when there is a device (hereinafter, referred to as a section terminator) 5 that detects and transfers S. The transmitting side device 3 and the receiving side device 5 are also section terminating devices.

【0012】セクション終端装置5ではAUポインタ値
が変わった場合に、下流方向の信号に対して連続して異
なるAUポインタ値を受信した場合に限って変更するこ
とになっており、通常状態のポインタ値(以下,正常値
ポインタとする)からP−AISのポインタ値(以下、
P−AISポインタとする)への遷移には3回連続で一
致した場合に変更する決まりになっている(ITU−T
G.783規格)。
In the section terminating device 5, when the AU pointer value changes, the section terminating device 5 changes the AU pointer value only when it continuously receives different AU pointer values for downstream signals. From the value (hereinafter, normal value pointer) to the P-AIS pointer value (hereinafter,
The transition to the P-AIS pointer) is decided to be changed when three consecutive matches (ITU-T).
G. 783 standard).

【0013】この動作について、図8を用いて説明す
る。セクション終端装置5での受信信号[図8(a)]
が、正常値ポインタからP−AISポインタに変化した
場合に[図8(a)のB]、下流への送信信号[図8
(b)]のポインタ値としては前回の送信ポインタ値と
同じ値を送信する[図8(b)のD]。
This operation will be described with reference to FIG. Received signal at section terminator 5 [Fig. 8 (a)]
Is changed from the normal value pointer to the P-AIS pointer [B in FIG. 8 (a)], the downstream transmission signal [FIG.
As the pointer value of (b)], the same value as the previous transmission pointer value is transmitted [D in FIG. 8 (b)].

【0014】受信側信号[図8(a)]で、3回連続P
−AISポインタ値を受信した時に[図8(a)の
A]、下流への送信信号[図8(b)]のポインタ値は
P−AISへ遷移する[図8(b)のC]。このよう
に、P−AISの転送には保護時間[図8(b)のE]
が必ず発生する。
In the receiving side signal [FIG. 8 (a)], P is repeated three times.
When the AIS pointer value is received [A in FIG. 8 (a)], the pointer value of the downstream transmission signal [FIG. 8 (b)] transits to P-AIS [C in FIG. 8 (b)]. Thus, the transfer time of P-AIS [E in FIG. 8 (b)]
Will always occur.

【0015】図7に示すように、セクション終端装置5
が伝送路に1台存在する場合には、図8(b)のEのみ
の保護時間であるが、セクション終端装置が複数ある場
合にはこの保護時間が重畳され、受信端でP−AISを
検出するまでに、「セクション終端装置数」×「保護時
間」分の時間を要するため、パスが通るルートによって
セクション終端装置の数が異なった時に、受信側装置6
でP−AISを検出する時間にズレが生ずることにな
る。
As shown in FIG. 7, the section terminator 5
Is present on the transmission line, the protection time is only E in FIG. 8B. However, when there are a plurality of section terminators, this protection time is superposed and P-AIS is applied at the receiving end. It takes a time of “the number of section terminators” × “protection time” to detect it. Therefore, when the number of section terminators differs depending on the route along which the path passes, the receiving side apparatus 6
Therefore, there will be a deviation in the time for detecting P-AIS.

【0016】実際に、図7に示す伝送路構成の場合につ
いて図9を基にどのような動作をするかについて説明す
る。送信側装置4で分岐前に主信号がP−AISとなっ
た場合、送信側装置4の出力[図9(a)]は0系主信
号も1系主信号も同一フレームがP−AISの情報とし
て出力される。
In the case of the transmission line configuration shown in FIG. 7, what kind of operation is actually performed will be described with reference to FIG. When the main signal becomes P-AIS before branching in the transmitting side device 4, the output of the transmitting side device 4 [FIG. 9 (a)] shows that the 0-system main signal and the 1-system main signal have the same frame of P-AIS. It is output as information.

【0017】0系主信号に関してはセクション終端装置
5の入力[図9(a)]でP−AISを検出した場合
[図9(a)のF]、セクション終端装置5の出力[図
9(b)]としてP−AISが転送されるまでは、保護
時間[図9(b)のG]分の遅れが発生することにな
る。
Regarding the 0-system main signal, when P-AIS is detected at the input of the section terminating device 5 [Fig. 9 (a)] [F in Fig. 9 (a)], the output of the section terminating device 5 [Fig. 9 ( Until the P-AIS is transferred as b)], a delay of protection time [G in FIG. 9 (b)] occurs.

【0018】1系主信号に関してはセクション終端装置
がないため、送信側装置4の出力[図9(a)]がその
まま入力される。結果として、受信側装置6に入力され
る信号は受信側装置6の0系入力[図9(c)]と受信
側装置6の1系入力[図9(d)]となり、セクション
終端装置5の1台分の0系主信号の方が、P−AIS情
報が遅れて到着することになる。
Since there is no section terminating device for the 1-system main signal, the output [FIG. 9 (a)] of the transmitting-side device 4 is directly input. As a result, the signals input to the reception-side device 6 become the 0-system input of the reception-side device 6 [FIG. 9 (c)] and the 1-system input of the reception-side device 6 [FIG. 9 (d)], and the section terminator 5 The 0-system main signal for one vehicle will arrive later with the P-AIS information delayed.

【0019】図7に示すように、図6の0系主信号の送
信側装置2と受信側装置3との間にセクション終端装置
がn台存在し、1系主信号の送信側装置2と受信側装置
3との間にセクション終端装置がn−1台存在した場合
に、マルチフレーム挿入部31の入力手前でセクション
断が発生した時の動作例を図10に示し、不要な切替動
作が起こることを説明する。
As shown in FIG. 7, there are n section terminators between the 0-system main signal transmitting side apparatus 2 and the receiving-side apparatus 3 in FIG. FIG. 10 shows an operation example when a section disconnection occurs before the input of the multiframe insertion unit 31 when there are n−1 section terminating devices between the reception side device 3 and an unnecessary switching operation. Explain what happens.

【0020】B3エラー情報はセクション終端装置では
遅延しないため、送信側装置のマルチフレーム挿入部3
1の入力手前でセクション断が発生した場合、受信側装
置における0系B3エラー情報212と1系B3エラー
情報213とが同時に発生する[図10のH]。
Since the B3 error information is not delayed by the section terminating device, the multi-frame inserting unit 3 of the transmitting side device.
When a section break occurs before the input of 1, the 0-system B3 error information 212 and the 1-system B3 error information 213 are simultaneously generated in the receiving side device [H in FIG. 10].

【0021】P−AIS情報は0系伝送路の方が、セク
ション終端装置が1台多いため、0系P−AIS情報は
1系P−AIS情報に対して、2フレーム分遅延してい
る[図10のI]。選択部20に入力する0系切替情報
311と1系切替情報312とは、図10のJに示すよ
うになる。結果として、SEL部21の動作は、元々1
系選択の場合に0系への切替が発生してしまう。
Since there is one more section terminator in the 0-system transmission line in the P-AIS information, the 0-system P-AIS information is delayed by 2 frames with respect to the 1-system P-AIS information. FIG. 10]. The 0-system switching information 311 and the 1-system switching information 312 input to the selection unit 20 are as shown by J in FIG. As a result, the operation of the SEL unit 21 is originally 1
In the case of system selection, switching to system 0 will occur.

【0022】上述したように、従来技術では送信側装置
において二重化された各ルートの分岐前で発生した故障
に対して、本来、本無瞬断切替方法を適用した無瞬断切
替システムで救済できない事象に対して、切替動作が発
生してしまうという問題がある。
As described above, according to the prior art, the failure that occurs before the branching of each duplicated route in the transmission side device cannot originally be repaired by the non-interruptive switching system to which the present non-interruptive switching method is applied. There is a problem that a switching operation occurs for an event.

【0023】また、この不要な切替動作は、上述した通
り、0系/1系の各ルートのセクション終端装置でのポ
インタ処理に起因するP−AIS転送の遅延が原因であ
り、各ルート上のセクション終端装置数に関する相関関
係に依存して発生する。したがって、実際のネットワー
ク上、あらゆるパターンが存在するセクション終端装置
を考慮した解決が課題となる。
Further, this unnecessary switching operation is caused by the delay of the P-AIS transfer caused by the pointer processing in the section terminator of each route of 0 system / 1 system, as described above, and is caused on each route. It occurs depending on the correlation regarding the number of section terminators. Therefore, there is a problem to be solved in consideration of the section terminator in which all patterns exist on the actual network.

【0024】そこで、本発明の目的は上記の問題点を解
消し、送信側装置の入力部で警報が発生したような場合
に受信側装置で不必要なパス切替を抑止することがで
き、セクション終端装置の設置数に関して如何なるネッ
トワークにも対応することができる故障時伝送路無瞬断
切替システム及びそれに用いる故障時伝送路無瞬断切替
方法を提供することにある。
Therefore, an object of the present invention is to solve the above problems and to prevent unnecessary path switching in the receiving side device when an alarm occurs in the input part of the transmitting side device. An object of the present invention is to provide a failure-free transmission line non-instantaneous interruption switching system capable of coping with any network with respect to the number of installed termination devices, and a failure transmission-line uninterrupted interruption switching method used for the system.

【0025】[0025]

【課題を解決するための手段】本発明による故障時伝送
路無瞬断切替システムは、受信側で二重化された0系伝
送路と1系伝送路とにおいて、前記0系伝送路で受信し
たフレームに異常が検出された時に前記1系伝送路で受
信した正常なフレームに切替え、その切替えトリガに前
記フレーム毎のオーバヘッドにおけるエラー有無情報と
AU(Administrative Unit)ポイ
ンタにおける信号断有無情報とを用いる故障時伝送路無
瞬断切替システムであって、前記エラー有無情報が前記
0系伝送路及び前記1系伝送路の両系で同時に発生した
時に前記0系伝送路及び前記1系伝送路に分岐される前
に発生した原因によると判断するトリガ判定手段を有
し、前記トリガ判定手段が前記0系伝送路及び前記1系
伝送路に分岐される前に発生した原因によると判断した
時に前記信号断有無情報に対して遅延を挿入して前記0
系伝送路及び前記1系伝送路における当該信号断有無情
報の到着時間差を補正するようにしている。
According to the present invention, there is provided a transmission line non-interruption switching system according to the present invention in which a frame received by a 0-system transmission line in a 0-system transmission line and a 1-system transmission line which are duplicated on the receiving side. When an anomaly is detected in the frame, the frame is switched to a normal frame received on the 1-system transmission path, and the switching trigger is generated by using the error presence / absence information in the overhead of each frame and the signal disconnection presence / absence information in the AU (Administrative Unit) pointer. An instantaneous transmission line non-interruption switching system, wherein the error presence / absence information is branched to the 0-system transmission line and the 1-system transmission line when the 0-system transmission line and the 1-system transmission line are simultaneously generated. Before the branch to the 0-system transmission line and the 1-system transmission line. When it is determined that it is due to the cause that occurs in the
The arrival time difference between the signal disconnection presence / absence information on the system transmission line and the 1-system transmission line is corrected.

【0026】本発明による故障時伝送路無瞬断切替方法
は、受信側で二重化された0系伝送路と1系伝送路とに
おいて、前記0系伝送路で受信したフレームに異常が検
出された時に前記1系伝送路で受信した正常なフレーム
に切替え、その切替えトリガに前記フレーム毎のオーバ
ヘッドにおけるエラー有無情報とAU(Adminis
trative Unit)ポインタにおける信号断有
無情報とを用いる故障時伝送路無瞬断切替方法であっ
て、前記エラー有無情報が前記0系伝送路及び前記1系
伝送路の両系で同時に発生した時に前記0系伝送路及び
前記1系伝送路に分岐される前に発生した原因によると
判断し、その時に前記信号断有無情報に対して遅延を挿
入して前記0系伝送路及び前記1系伝送路における当該
信号断有無情報の到着時間差を補正するようにしてい
る。
In the failure-free transmission line non-instantaneous interruption switching method according to the present invention, an abnormality is detected in the frame received by the 0-system transmission line in the duplexed 0-system transmission line and 1-system transmission line. Sometimes, the frame is switched to a normal frame received on the 1-system transmission path, and the switching trigger is used as an error presence / absence information and AU (Administration) in the overhead of each frame.
A method for switching a transmission line without interruption during failure using a signal disconnection presence / absence information in a traverse unit) pointer, wherein the error presence / absence information is generated simultaneously in both the 0-system transmission line and the 1-system transmission line. It is judged that it is caused by the cause before it is branched to the 0-system transmission line and the 1-system transmission line, and at that time, a delay is inserted in the signal disconnection presence / absence information to add the 0-system transmission line and the 1-system transmission line. The arrival time difference of the signal disconnection presence / absence information is corrected.

【0027】すなわち、本発明の故障時伝送路無瞬断切
替方法は、SDH(Synchronous Digi
tal Hierarchy)伝送システムにおいて、
高次群パスのパスオーバヘッドを用いてマルチフレーム
を構成し、受信側で二重化された各ルートを通る0系パ
ス及び1系パスのマルチフレーム位相を一致させ、両経
路を通ってきた高次群パスのエラーを検出し、高次群パ
ス単位に無瞬断でエラーのないフレームを選択する切替
方式に関するものである。
That is, the method for switching between transmission lines without interruption during failure according to the present invention is SDH (Synchronous Digi).
tal Hierarchy) transmission system,
A multi-frame is constructed by using the path overhead of the high-order group path, and the multi-frame phase of the 0-system path and the 1-system path that pass through the duplicated routes on the receiving side are matched and the error of the high-order group path that has passed through both routes is eliminated. The present invention relates to a switching method for detecting and selecting a frame without any interruption and without error in units of higher-order group paths.

【0028】より具体的に説明すると、本発明の故障時
伝送路無瞬断切替方法は、トリガ検出部で検出したB3
エラー情報が両系で同時に発生した場合、各ルートに分
岐される前に発生した原因によると判断するトリガ判定
部を設け、このトリガ判定部においてトリガ検出部で検
出したP−AIS情報に対して遅延を挿入することで、
各ルートによってP−AIS情報の到着時間差を補正す
る。
More specifically, the method for switching between transmission lines without interruption during a failure according to the present invention is B3 detected by the trigger detector.
If the error information is generated in both systems at the same time, a trigger judgment unit that judges the cause before the branch to each route is provided, and for the P-AIS information detected by the trigger detection unit in this trigger judgment unit, By inserting a delay,
The arrival time difference of P-AIS information is corrected by each route.

【0029】選択部ではトリガ判定部で遅延が与えられ
たエラー情報を順に読出し、フレーム単位で正常フレー
ムを選択するようSEL部に対して切替え制御を行う。
これによって、各ルートに分岐される前に発生した故障
に対して、分岐後の両ルート間のP−AIS情報の転送
遅延差による不要な切替発生を防ぐことが可能になる。
The selection unit sequentially reads the error information delayed by the trigger determination unit, and controls the switching of the SEL unit so that a normal frame is selected in frame units.
This makes it possible to prevent an unnecessary switch from occurring due to a difference in transfer delay of P-AIS information between both routes after branching, for a failure that has occurred before branching to each route.

【0030】[0030]

【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図1は本発明の一実施例によ
る故障時伝送路無瞬断切替システムの構成を示すブロッ
ク図である。図1において、本発明の一実施例による故
障時伝送路無瞬断切替システムはANDゲートの代わり
にトリガ判定部19を受信側装置1に設けた以外は図6
に示す従来の故障時伝送路無瞬断切替システムと同様の
構成となっており、同一構成要素には同一符号を付して
いる。また、同一構成要素の動作は従来と同様である。
BEST MODE FOR CARRYING OUT THE INVENTION Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a transmission line non-instantaneous interruption switching system according to an embodiment of the present invention. In FIG. 1, the transmission line non-interruption switching system at the time of failure according to one embodiment of the present invention is different from FIG.
The configuration is the same as that of the conventional transmission line non-disruptive switching system at the time of failure shown in (1), and the same components are denoted by the same reference numerals. In addition, the operation of the same component is similar to the conventional one.

【0031】図1において、トリガ判定部19はトリガ
検出部17で検出されたB3エラー情報が両系で同時に
発生した場合、各ルートに分岐される前に発生した原因
によると判断し、トリガ検出部17で検出したP−AI
S情報に対して遅延を挿入することで、各ルートによっ
てP−AIS情報の到着時間差を補正する。
In FIG. 1, when the B3 error information detected by the trigger detection unit 17 is generated in both systems at the same time, the trigger determination unit 19 determines that it is due to the cause before branching to each route, and trigger detection is performed. P-AI detected in part 17
By inserting a delay in the S information, the arrival time difference of the P-AIS information is corrected by each route.

【0032】選択部20ではトリガ判定部19で遅延を
与えられたエラー情報を順に読出し、フレーム単位で正
常フレームを選択するようSEL(セレクタ)部21に
対して切替え制御を行う。上記の方法によって、本実施
例では、各ルートに分岐される前に発生した故障に対し
て、分岐後の両ルート間のP−AIS情報の転送遅延差
による不要な切替発生を防ぐことができる。
In the selecting section 20, the error information delayed by the trigger judging section 19 is sequentially read, and switching control is performed on the SEL (selector) section 21 so as to select a normal frame in frame units. According to the above-described method, in the present embodiment, it is possible to prevent unnecessary switching from occurring due to a difference in transfer delay of P-AIS information between both routes after branching, against a failure that occurs before branching into each route. .

【0033】図2は図1のトリガ判定部19の詳細な構
成を示すブロック図である。この図2を参照してトリガ
判定部19について説明する。図2において、トリガ判
定部19はシフトレジスタ41,42と、ラッチ部43
と、SEL部44,45と、変換点検出部46と、AN
D(アンド)ゲート47,48と、OR(オア)ゲート
49とから構成されている。
FIG. 2 is a block diagram showing a detailed configuration of the trigger determination section 19 of FIG. The trigger determination unit 19 will be described with reference to FIG. In FIG. 2, the trigger determination unit 19 includes a shift register 41, 42 and a latch unit 43.
, SEL units 44 and 45, conversion point detecting unit 46, AN
It is composed of D (and) gates 47 and 48 and an OR (or) gate 49.

【0034】トリガ判定部19にはトリガ検出部17で
検出された0系B3エラー情報402、1系B3エラー
情報403、0系P−AIS情報401、1系P−AI
S情報404と、フレームパルス生成部18で生成され
たフレームパルス(FP)301と、システム外部より
与えられる0系遅延情報405、1系遅延情報406が
入力され、トリガ判定部19の結果は選択部20へ0
系、1系それぞれの選択情報(0系切替情報407、1
系切替情報408)として渡される。
The trigger determination unit 19 includes the 0-system B3 error information 402, the 1-system B3 error information 403, the 0-system P-AIS information 401, and the 1-system P-AI detected by the trigger detection unit 17.
The S information 404, the frame pulse (FP) 301 generated by the frame pulse generation unit 18, the 0-system delay information 405 and the 1-system delay information 406 given from the outside of the system are input, and the result of the trigger determination unit 19 is selected. To part 20
Selection information for each system, 1 system (0 system switching information 407, 1
It is passed as system switching information 408).

【0035】トリガ判定部19の構成について以下に説
明する。尚、0系B3エラー情報402、1系B3エラ
ー情報403、0系P−AIS情報401、1系P−A
IS情報404は全て負論理で、ALM(アラーム)が
ある時にLow(“0”)、ALMがない時にHi
(“1”)とする。
The structure of the trigger determination unit 19 will be described below. In addition, 0 system B3 error information 402, 1 system B3 error information 403, 0 system P-AIS information 401, 1 system P-A
The IS information 404 is all negative logic, Low (“0”) when there is an ALM (alarm), and Hi when there is no ALM.
("1").

【0036】0系B3エラー情報402、1系B3エラ
ー情報403はORゲート49に入力され、ORゲート
49の出力がラッチ部43に入力される。SEL部4
4,45ではラッチ部43の出力の状態によって選択側
が決まる。
The 0-system B3 error information 402 and the 1-system B3 error information 403 are input to the OR gate 49, and the output of the OR gate 49 is input to the latch unit 43. SEL section 4
In 4 and 45, the selection side is determined by the output state of the latch section 43.

【0037】SEL部44の出力はラッチ部43の出力
がLowの場合にシフトレジスタ41を通った情報を選
択し、Hiの場合にシフトレジスタ41を通らない経路
を選択する。SEL部45も、SEL部44と同様で、
出力はラッチ部43の出力がLowの場合にシフトレジ
スタ42を通った情報を選択し、Hiの場合にシフトレ
ジスタ42を通らない経路を選択する。
The output of the SEL section 44 selects the information that has passed through the shift register 41 when the output of the latch section 43 is Low, and selects the path that does not pass through the shift register 41 when it is Hi. The SEL unit 45 is similar to the SEL unit 44,
As the output, when the output of the latch unit 43 is Low, the information that has passed through the shift register 42 is selected, and when it is Hi, the path that does not pass through the shift register 42 is selected.

【0038】ラッチ部43は入力データがLowの場合
に出力を保持し、変化点判定部46からのクリア制御に
よって、保持していた出力をクリアする。変化点判定部
46ではシフトレジスタ41,42の出力がLowから
Hiへ変化するのを検出し、クリア制御を行う。
The latch unit 43 holds the output when the input data is Low, and clears the held output by the clear control from the change point judging unit 46. The change point determination unit 46 detects that the outputs of the shift registers 41 and 42 change from Low to Hi and performs clear control.

【0039】シフトレジスタ41は0系P−AIS情報
401の入力に対して0以上の整数値でフレーム数を表
す0系遅延情報405の設定値とフレームパルス301
とにしたがって出力に遅延を与える。シフトレジスタ4
2は1系P−AIS情報404の入力に対して0以上の
整数値でフレーム数を表す1系遅延情報406の設定値
とフレームパルス301とにしたがって出力に遅延を与
える。
The shift register 41 inputs the 0-system P-AIS information 401 and sets the set value of the 0-system delay information 405 indicating the number of frames by an integer value of 0 or more and the frame pulse 301.
Delay the output according to and. Shift register 4
2 gives an output delay to the input of the 1-system P-AIS information 404 in accordance with the set value of the 1-system delay information 406 indicating the number of frames and the frame pulse 301 with respect to the input of the 1-system P-AIS information 404.

【0040】図3は本発明の一実施例による故障時伝送
路無瞬断切替方法の動作を示すタイムチャートであり、
図4は図3の個別動作例について信号の入出力にのみ着
目した動作を示す図である。これら図2〜図4を参照し
て本発明の一実施例による故障時伝送路無瞬断切替方法
の動作について説明する。
FIG. 3 is a time chart showing the operation of the transmission line non-instantaneous interruption switching method according to an embodiment of the present invention.
FIG. 4 is a diagram showing an operation focusing only on signal input / output in the individual operation example of FIG. The operation of the transmission line non-instantaneous interruption switching method according to the embodiment of the present invention will be described with reference to FIGS.

【0041】トリガ判定部19に入力される信号として
は、トリガ検出部17で検出された0系B3エラー情報
402、0系P−AIS情報401、1系B3エラー情
報403、1系P−AIS情報404と、フレームパル
ス生成部18で生成されたフレームパルス301と、そ
の値が設定によって決定される0系遅延情報403、1
系遅延情報404である。尚、図3において0系遅延情
報403は「n」、1系遅延情報404は「0」で説明
している。また、トリガ判定部19から出力される信号
としては0系切替情報407、1系切替情報408であ
る。
Signals input to the trigger determination unit 19 include 0-system B3 error information 402, 0-system P-AIS information 401, 1-system B3 error information 403, and 1-system P-AIS detected by the trigger detection unit 17. The information 404, the frame pulse 301 generated by the frame pulse generator 18, and the 0-system delay information 403, 1 whose value is determined by the setting
This is system delay information 404. In FIG. 3, the 0-system delay information 403 is described as “n” and the 1-system delay information 404 is described as “0”. The signals output from the trigger determination unit 19 are 0-system switching information 407 and 1-system switching information 408.

【0042】シフトレジスタ41,42の出力は0系遅
延情報403と1系遅延情報404との設定値にしたが
って、入力された0系P−AIS情報401と1系P−
AIS情報404に遅延を与える。図3に示す例では、
シフトレジスタ41の出力はnフレームパルス分遅延し
て(図3のa,b)、シフトレジスタ42は1系遅延情
報が0のため、遅延はない(図3のc,d)。
The outputs of the shift registers 41 and 42 are input 0 system P-AIS information 401 and 1 system P- according to the set values of the 0 system delay information 403 and the 1 system delay information 404.
A delay is added to the AIS information 404. In the example shown in FIG.
The output of the shift register 41 is delayed by n frame pulses (a, b in FIG. 3), and the shift register 42 has no delay because the 1-system delay information is 0 (c, d in FIG. 3).

【0043】ラッチ部43の出力は0系B3エラー情報
402と1系B3エラー情報403とが同時にALMあ
り(Low)に変化した時(図7のe)にLow出力を
保持し(図7のf)、変換点検出部46の出力がLow
に変化した時(図7のg)に保持を解除する(図7の
h)。変化点検出部46の出力はシフトレジスタ41,
42の出力がALMなし(Hi)に変化した時(図7の
i)に、1フレームパルス分出力する(図7のg)。
The output of the latch unit 43 holds the Low output when the 0-system B3 error information 402 and the 1-system B3 error information 403 simultaneously change to ALM (Low) (e in FIG. 7) (see FIG. 7). f), the output of the conversion point detection unit 46 is Low
When it changes to (g in FIG. 7), the holding is released (h in FIG. 7). The output of the change point detector 46 is the shift register 41,
When the output of 42 changes to no ALM (Hi) (i in FIG. 7), one frame pulse is output (g in FIG. 7).

【0044】SEL部44,45の選択方向はラッチ部
43の出力がLowの間(図7のj)、シフトレジスタ
41,42の出力側で、ラッチ部43の出力がHiの間
(図7のk)、シフトレジスタ41,42の出力側では
ない0系P−AIS情報401及び1系P−AIS情報
404となる(図3のSEL部44の選択方向/SEL
部45の選択方向)。
The selection directions of the SEL units 44 and 45 are as follows: while the output of the latch unit 43 is Low (j in FIG. 7), on the output side of the shift registers 41 and 42, while the output of the latch unit 43 is Hi (FIG. 7). K), the 0-system P-AIS information 401 and the 1-system P-AIS information 404 that are not on the output side of the shift registers 41 and 42 (selection direction / SEL of the SEL unit 44 in FIG. 3).
Direction of selection of section 45).

【0045】0系切替情報407は0系B3エラー情報
402及びSEL部44の出力のどちらかがALMあり
(Low)の場合に、ALMあり(Low)を出力す
る。図3に示す例では、0系B3エラー情報402がL
owの時(図7のe)、シフトレジスタ41の出力がL
owの時(図7のl)にLowを出力している。
The 0-system switching information 407 outputs ALM-present (Low) when either the 0-system B3 error information 402 or the output of the SEL unit 44 is ALM (Low). In the example shown in FIG. 3, the 0-system B3 error information 402 is L
When it is ow (e in FIG. 7), the output of the shift register 41 is L
When it is ow (1 in FIG. 7), it outputs Low.

【0046】上記と同様に、1系切替情報408は1系
B3エラー情報403及びSEL部44の出力のどちら
かがALMあり(Low)の場合に、ALMあり(Lo
w)を出力する。図3に示す例では、1系B3エラー情
報403がLowの時(図7のe)、シフトレジスタ4
2の出力がLowの時(図7のm)にLowを出力して
いる。
Similarly to the above, if the 1-system B3 error information 403 or the output of the SEL unit 44 is ALM (Low), the 1-system switching information 408 has ALM (Lo).
w) is output. In the example shown in FIG. 3, when the 1-system B3 error information 403 is Low (e in FIG. 7), the shift register 4
When the output of 2 is Low (m in FIG. 7), Low is output.

【0047】上記の個別動作例について信号の入出力に
のみ着目した場合の動作を図4に示す。この図4を参照
してその動作について説明する。尚、0系遅延情報40
5は「2」、1系遅延情報406は「0」の場合であ
る。
FIG. 4 shows an operation in the case of focusing only on signal input / output in the above individual operation example. The operation will be described with reference to FIG. The 0-system delay information 40
5 is a case of "2", and 1-system delay information 406 is a case of "0".

【0048】0系B3エラー情報402及び1系B3エ
ラー情報403が同時に検出された場合、遅延情報によ
って0系P−AIS情報は2フレーム分遅延し、1系P
−AIS情報は遅延なしで、0系切替情報407、1系
切替情報408として出力される。トリガ判定部19の
後段の選択部20では切替情報が0系、1系共に同じ位
置にALMがあるあるために、SEL部21に対して切
替指示を行わないため、選択主信号が変化することはな
い。
When the 0-system B3 error information 402 and the 1-system B3 error information 403 are detected at the same time, the 0-system P-AIS information is delayed by 2 frames due to the delay information, and the 1-system P-AIS information is delayed.
-AIS information is output as 0-system switching information 407 and 1-system switching information 408 without delay. In the selection unit 20 in the subsequent stage of the trigger determination unit 19, since the switching information has the ALM in the same position in both the 0-system and the 1-system, the switching instruction is not issued to the SEL unit 21, so that the selection main signal changes. There is no.

【0049】このように、送信側装置2の入力部で警報
が発生したような場合に、受信側装置1で不必要なパス
切替を抑止することができる。また、0系ルート及び1
系ルート上に存在するセクション終端装置の設置数に応
じた最適な遅延情報を外部から0系遅延情報405、1
系遅延情報406として設定することによって、セクシ
ョン終端装置の設置数に関して如何なるネットワークに
も対応することができる。
As described above, when a warning is generated at the input unit of the transmission side device 2, unnecessary path switching can be suppressed in the reception side device 1. Also, 0 route and 1 route
The optimum delay information according to the number of installed section terminators existing on the system route is externally set to 0 system delay information 405, 1
By setting it as the system delay information 406, it is possible to deal with any network regarding the number of installed section terminators.

【0050】[0050]

【発明の効果】以上説明したように本発明によれば、受
信側で二重化された0系伝送路と1系伝送路とにおい
て、0系伝送路で受信したフレームに異常が検出された
時に1系伝送路で受信した正常なフレームに切替え、そ
の切替えトリガに前記フレーム毎のオーバヘッドにおけ
るエラー有無情報とAUポインタにおける信号断有無情
報とを用いる故障時伝送路無瞬断切替システムにおい
て、エラー有無情報が0系伝送路及び1系伝送路の両系
で同時に発生した時に0系伝送路及び1系伝送路に分岐
される前に発生した原因によると判断し、その時に信号
断有無情報に対して遅延を挿入して0系伝送路及び1系
伝送路における当該信号断有無情報の到着時間差を補正
することによって、送信側装置の入力部で警報が発生し
たような場合に受信側装置で不必要なパス切替を抑止す
ることができ、セクション終端装置の設置数に関して如
何なるネットワークにも対応することができるという効
果がある。
As described above, according to the present invention, when an abnormality is detected in a frame received on the 0-system transmission line in the 0-system transmission line and the 1-system transmission line that are duplexed on the receiving side, 1 In a failure-free transmission line non-interruption switching system, which uses the error presence / absence information in the overhead of each frame and the signal disconnection presence / absence information in the AU pointer as the switching trigger When it occurs in both the 0-system transmission line and the 1-system transmission line at the same time, it is determined that it is due to the cause that occurred before the system was branched to the 0-system transmission line and the 1-system transmission line. By inserting a delay and correcting the arrival time difference of the signal disconnection presence / absence information on the 0-system transmission line and the 1-system transmission line, the receiving side can be used when an alarm occurs at the input unit of the transmitting side device. Can suppress unnecessary path switching in location, there is an effect that it is possible to cope with any network for Installation number of section termination device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による故障時伝送路無瞬断切
替システムの構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a transmission line non-instantaneous interruption switching system according to an embodiment of the present invention.

【図2】図1のトリガ判定部の詳細な構成を示すブロッ
ク図である。
FIG. 2 is a block diagram showing a detailed configuration of a trigger determination unit in FIG.

【図3】本発明の一実施例による故障時伝送路無瞬断切
替方法の動作を示すタイムチャートである。
FIG. 3 is a time chart showing an operation of a transmission line non-instantaneous interruption switching method at the time of a failure according to an embodiment of the present invention.

【図4】図3の個別動作例について信号の入出力にのみ
着目した動作を示す図である。
FIG. 4 is a diagram showing an operation focusing only on signal input / output in the individual operation example of FIG. 3;

【図5】(a),(b)はB3バイトの有無情報を説明
するための図である。
5A and 5B are views for explaining presence / absence information of a B3 byte.

【図6】従来例による故障時伝送路無瞬断切替システム
の構成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of a transmission line non-instantaneous interruption switching system according to a conventional example.

【図7】SDH伝送路に接続される受信装置及び送信装
置を接続する例を示す図である。
FIG. 7 is a diagram showing an example of connecting a receiving device and a transmitting device connected to an SDH transmission line.

【図8】(a),(b)は図7のセクション終端装置の
動作を示す図である。
8A and 8B are diagrams showing the operation of the section terminator of FIG. 7.

【図9】(a)〜(d)は図7に示す伝送路構成の動作
を示す図である。
9A to 9D are diagrams showing the operation of the transmission path configuration shown in FIG. 7.

【図10】図6のマルチフレーム挿入部の入力手前でセ
クション断が発生した時の動作例を示す図である。
FIG. 10 is a diagram showing an operation example when a section break occurs before the input of the multi-frame insertion unit of FIG. 6;

【符号の説明】[Explanation of symbols]

1 受信側装置 2 送信側装置 11,12 マルチフレーム終端部 13 位相制御部 14,15 位相差吸収メモリ部 16 故障無瞬断メモリ部 17 トリガ検出部 18 フレームパルス生成部 19 トリガ判定部 20 選択部 21,44,45 SEL部 31 マルチフレーム挿入部 41,42 シフトレジスタ 43 ラッチ部 46 変換点検出部 47,48 ANDゲート 49 ORゲート 1 Receiving side device 2 Sending device 11,12 Multi-frame end part 13 Phase controller 14,15 Phase difference absorption memory unit 16 Failure-free and instantaneous memory 17 Trigger detector 18 frame pulse generator 19 Trigger judgment section 20 Selector 21,44,45 SEL section 31 Multi-frame insertion part 41,42 shift register 43 Latch 46 Conversion point detector 47,48 AND gate 49 OR gate

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 1/22 H04B 1/74 H04J 3/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04L 1/22 H04B 1/74 H04J 3/00

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 受信側で二重化された0系伝送路と1系
伝送路とにおいて、前記0系伝送路で受信したフレーム
に異常が検出された時に前記1系伝送路で受信した正常
なフレームに切替え、その切替えトリガに前記フレーム
毎のオーバヘッドにおけるエラー有無情報とAU(Ad
ministrative Unit)ポインタにおけ
る信号断有無情報とを用いる故障時伝送路無瞬断切替シ
ステムであって、前記エラー有無情報が前記0系伝送路
及び前記1系伝送路の両系で同時に発生した時に前記0
系伝送路及び前記1系伝送路に分岐される前に発生した
原因によると判断するトリガ判定手段を有し、前記トリ
ガ判定手段が前記0系伝送路及び前記1系伝送路に分岐
される前に発生した原因によると判断した時に前記信号
断有無情報に対して遅延を挿入して前記0系伝送路及び
前記1系伝送路における当該信号断有無情報の到着時間
差を補正するようにしたことを特徴とする故障時伝送路
無瞬断切替システム。
1. A normal frame received on the 1-system transmission line when an abnormality is detected in a frame received on the 0-system transmission line in the 0-system transmission line and the 1-system transmission line that are duplexed on the receiving side. The error presence / absence information and the AU (Ad
A transmission line non-instantaneous interruption switching system at the time of failure using signal disconnection presence / absence information in a minimalist unit pointer, wherein the error presence / absence information is generated simultaneously in both the 0-system transmission line and the 1-system transmission line. 0
Before branching to the 0-system transmission line and the 1-system transmission line, the trigger-judgment unit determines to be caused by the cause before the system-transmission line and the 1-system transmission line are branched. When it is determined that the signal disconnection presence / absence information is caused by the cause, the delay is inserted in the signal disconnection presence / absence information to correct the arrival time difference of the signal disconnection presence / absence information in the 0-system transmission line and the 1-system transmission line. A feature is a transmission line non-interruption switching system at the time of failure.
【請求項2】 前記0系伝送路及び前記1系伝送路は、
SDH(Synchronous Digital H
ierarchy)伝送の伝送路であることを特徴とす
る請求項1記載の故障時伝送路無瞬断切替システム。
2. The 0-system transmission line and the 1-system transmission line,
SDH (Synchronous Digital H
The transmission line for instantaneous failure-free switching according to claim 1, wherein the transmission line is a transmission line for transmission.
【請求項3】 前記エラー有無情報として、前記オーバ
ヘッドにおけるB3バイトのエラー情報を用いるように
したことを特徴とする請求項2記載の故障時伝送路無瞬
断切替システム。
3. The failure-free transmission line instantaneous interruption switching system according to claim 2, wherein B3 byte error information in the overhead is used as the error presence / absence information.
【請求項4】 前記信号断有無情報として、P−AIS
(Path−Alarm Indication Si
gnal)を用いるようにしたことを特徴とする請求項
2または請求項3記載の故障時伝送路無瞬断切替システ
ム。
4. The P-AIS is used as the signal disconnection presence / absence information.
(Path-Alarm Indication Si
5. The system for switching transmission without interruption during a failure according to claim 2 or claim 3, characterized in that it is configured so as to use the same.
【請求項5】 前記トリガ判定手段が前記信号断有無情
報の到着時間差の補正を行うようにしたことを特徴とす
る請求項1から請求項4のいずれか記載の故障時伝送路
無瞬断切替システム。
5. The failure-free transmission line non-interruption switching according to any one of claims 1 to 4, wherein the trigger determination means corrects the arrival time difference of the signal disconnection presence / absence information. system.
【請求項6】 受信側で二重化された0系伝送路と1系
伝送路とにおいて、前記0系伝送路で受信したフレーム
に異常が検出された時に前記1系伝送路で受信した正常
なフレームに切替え、その切替えトリガに前記フレーム
毎のオーバヘッドにおけるエラー有無情報とAU(Ad
ministrative Unit)ポインタにおけ
る信号断有無情報とを用いる故障時伝送路無瞬断切替方
法であって、前記エラー有無情報が前記0系伝送路及び
前記1系伝送路の両系で同時に発生した時に前記0系伝
送路及び前記1系伝送路に分岐される前に発生した原因
によると判断し、その時に前記信号断有無情報に対して
遅延を挿入して前記0系伝送路及び前記1系伝送路にお
ける当該信号断有無情報の到着時間差を補正するように
したことを特徴とする故障時伝送路無瞬断切替方法。
6. A normal frame received by the 1-system transmission line when an anomaly is detected in the frame received by the 0-system transmission line in the 0-system transmission line and the 1-system transmission line that are duplexed on the receiving side. The error presence / absence information and the AU (Ad
A method for switching a transmission line without interruption during failure using a signal disconnection presence / absence information in a minimalist unit pointer, wherein the error presence / absence information is generated simultaneously in both the 0-system transmission line and the 1-system transmission line. It is judged that it is caused by the cause before it is branched to the 0-system transmission line and the 1-system transmission line, and at that time, a delay is inserted in the signal disconnection presence / absence information to add the 0-system transmission line and the 1-system transmission line. A method for switching transmission lines without interruption during a failure, characterized in that the arrival time difference of the signal disconnection presence / absence information is corrected.
【請求項7】 前記0系伝送路及び前記1系伝送路は、
SDH(Synchronous Digital H
ierarchy)伝送の伝送路であることを特徴とす
る請求項6記載の故障時伝送路無瞬断切替方法。
7. The 0-system transmission line and the 1-system transmission line,
SDH (Synchronous Digital H
7. The failureless transmission line non-instantaneous interruption switching method according to claim 6, wherein the transmission line is a transmission line for transmission.
【請求項8】 前記エラー有無情報として、前記オーバ
ヘッドにおけるB3バイトのエラー情報を用いるように
したことを特徴とする請求項7記載の故障時伝送路無瞬
断切替方法。
8. The failure-free transmission line non-interruption switching method according to claim 7, wherein B3 byte error information in the overhead is used as the error presence / absence information.
【請求項9】 前記信号断有無情報として、P−AIS
(Path−Alarm Indication Si
gnal)を用いるようにしたことを特徴とする請求項
7または請求項8記載の故障時伝送路無瞬断切替方法。
9. The P-AIS is used as the signal disconnection presence / absence information.
(Path-Alarm Indication Si
9. The failureless transmission line non-instantaneous interruption switching method according to claim 7 or claim 8, characterized in that it is used.
JP2001145736A 2001-05-16 2001-05-16 Transmission line instantaneous interruption switching system at the time of failure and transmission line instantaneous interruption switching method at the time of use Expired - Fee Related JP3458846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001145736A JP3458846B2 (en) 2001-05-16 2001-05-16 Transmission line instantaneous interruption switching system at the time of failure and transmission line instantaneous interruption switching method at the time of use

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001145736A JP3458846B2 (en) 2001-05-16 2001-05-16 Transmission line instantaneous interruption switching system at the time of failure and transmission line instantaneous interruption switching method at the time of use

Publications (2)

Publication Number Publication Date
JP2002344432A JP2002344432A (en) 2002-11-29
JP3458846B2 true JP3458846B2 (en) 2003-10-20

Family

ID=18991497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001145736A Expired - Fee Related JP3458846B2 (en) 2001-05-16 2001-05-16 Transmission line instantaneous interruption switching system at the time of failure and transmission line instantaneous interruption switching method at the time of use

Country Status (1)

Country Link
JP (1) JP3458846B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114562A1 (en) * 2003-06-19 2004-12-29 Fujitsu Limited Phase control method, phase control system, and phase control program

Also Published As

Publication number Publication date
JP2002344432A (en) 2002-11-29

Similar Documents

Publication Publication Date Title
KR100330335B1 (en) Method and system for synchronizing data transmission over two-way link
US8335240B2 (en) Methods and apparatus for aligning a communications frame to a predetermined phase
US4779261A (en) Loop network
JPWO2002056513A1 (en) Path error monitoring method and device
JPH07177116A (en) Digital signal transmitter
EP1050986A2 (en) Method and apparatus for controlling bit slippage in high-speed communications systems
JP3333053B2 (en) Digital communication device
US6052007A (en) Phase control method and apparatus for synchronizing dual link transmission signals
JP3458846B2 (en) Transmission line instantaneous interruption switching system at the time of failure and transmission line instantaneous interruption switching method at the time of use
CA2165105C (en) Data, path and flow integrity monitor
US6515962B1 (en) Hit-less switching pointer aligner apparatus and method
JPH11112389A (en) Switching system for line without hit and transmission device
JP3189271B2 (en) System and method for non-instantaneous transmission line switching in case of SDH transmission failure
US6490317B1 (en) Data, path and flow integrity monitor
JPH0983529A (en) Atm cell flow controller
US20030179781A1 (en) Frame multiplexer
JP4412068B2 (en) Uninterruptible switching system, uninterruptible switching method, and communication station used therefor
JP3285009B2 (en) Route switching control system, switching control method, and recording medium
JP3246473B2 (en) Path switching control system and path switching control method
WO2004051899A1 (en) Path trace method and apparatus
JPH1093536A (en) Inter-unit interface system for transmitter
JP2001298469A (en) Receiving-end path changeover system in ring network and method
JPH05176017A (en) Redundant system switching system in digital transmission system
JP2009005107A (en) Method and system for confirming fixed delay route
JP2000196569A (en) Residual delay difference detector, residual delay difference detecting method and uninterruptible switching transmitter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees