JP3846472B2 - 画像表示装置および画像圧縮方法 - Google Patents

Description

本発明は、主にＬＣＤ（液晶ディスプレイ）駆動に用いられる画像表示装置および画像圧縮方法に関する。

一般的に、ＬＣＤパネルの表示駆動用データは、ＲＧＢ各６ビットのデータであるため、ＬＣＤの表示駆動は合計１８ビットのデータによって行われるのが望ましい。一方、画像表示装置においては、表示駆動データをバイト単位（８ビット単位）またはワード単位（１６ビット単位）で処理する。特に、フレームバッファは、通常、データ単位が８ビットであるため、１８ビットのデータを処理し難い。このため、ＬＣＤパネルを駆動する際には、表示駆動用のデータをＲ＝５ビット、Ｇ＝６ビット、Ｂ＝５ビットの合計１６ビットにして、ＲおよびＢのＬＳＢ（Least Significant Bit）を補間する方法が採られる。補間方法としては、一律“０”にて補間したり、ＭＳＢ（Most Significant Bit）の値をＬＳＢとして補間したりする。また、ＲＧＢを１６ビットに減色する場合は、３原色（ＲＧＢ）中、輝度のダイナミックレンジが最も高い緑（Ｇ）を６ビットのままにし、赤（Ｒ）および青（Ｂ）を５ビットにする方法が一般的である。

また、ＬＣＤの表示の解像度（ＲＧＢ各６ビット、合計１８ビット）をフルに生かして表示駆動を行うためには、表示駆動データの処理装置において、ＲＧＢ各８ビットの合計２４ビットのデータを１ドット分のデータとして扱い、ＬＣＤパネルにデータを引き渡すときに、ＬＳＢ２ビットを減らして、１８ビットのデータに減色する方法が採られる。このとき、計算機等で扱われるデータは２のｎ乗のデータであることが望ましいため、ＲＧＢ各８ビットの合計２４ビットの表示駆動データは、３２ビットのデータ（ロングワードデータ）として扱われることが一般的である。

しかしながら、一般的なＬＣＤパネルが要求する合計１８ビットの表示駆動データを１６ビットに減色すると、ＬＣＤパネルの表現能力をフルに活用できなくなる。具体的に、ＲＧＢデータをＲＧＢ５６５に減色した場合は、Ｇの解像度のみ１ビット多いため、同一色調の画像のグラデーション（徐々に輝度が変化する表示）を表現した場合、ＧのデータのＬＳＢの変化により色調が変化してしまうという問題があった。
また、ＲＧＢ６６６に対して、色の解像度を減らす（減色する）ことにより、グラデーション等を表示する場合、輝度の変化部分が滑らかに見えず擬似的な輪郭線が見える、マッハバンドノイズが発生するといった問題もあった。

また、ＲＧＢ８８８のデータとして扱う場合はデータの処理の量が増大し、特に、フレームバッファの容量が増えて、コストアップにつながるという問題もあった。
尚、従来のフレームバッファを備えた画像表示装置として特許文献１に記載されるものが知られている。
特開２００２−３４１８５９号公報

本発明は、上記事情を考慮してなされたもので、その目的は、ＬＣＤパネルの表示において、従来のＲＧＢ（赤、緑、青）５６５（Ｒ＝５ビット、Ｇ＝６ビット、Ｂ＝５ビット、合計１６ビット、６４Ｋ色）のフレームバッファを使用し、画質を劣化させずにＲＧＢ各６ビット（計１８ビット、２５６Ｋ色）にて画像を表示することができる画像表示装置および画像圧縮方法を提供することにある。

上記目的を達成するために、この発明では、以下の手段を提案している。
請求項１に係る発明は、所定のクロックパルスに従って順次供給される各ｎ（ｎ：正の整数）ビットのＲデータ、Ｇデータ、Ｂデータからなる描画データを、２データ単位で圧縮してフレームバッファに出力する際に使用される画像圧縮方法であって、前記２つの描画データの一方を構成するＲデータ、Ｇデータ、Ｂデータと前記２つの描画データの他方を構成するＲデータ、Ｇデータ、Ｂデータの差分をそれぞれ演算することによって差分データΔＲ、ΔＧ、ΔＢを求める第１のデータ処理と、前記各差分データΔＲ、ΔＧ、ΔＢがいずれも所定の範囲内の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータを（ｎ−ｍ）（ｍ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータと前記差分データΔＲ、ΔＧ、ΔＢとを圧縮後データとして出力する第２のデータ処理とを有することを特徴とする。
この発明によれば、画像圧縮方法にあって、隣り合う画素のデータの差分の値が一定値以下であった場合に、一方の画素のデータをｎビットから（ｎ−ｍ）ビットに変換した値と双方の画素のデータの差分の値とを、圧縮後のデータとして出力する処理が行われるため、これらのデータを用いてデータの伸張処理を行い、データを復元することが可能になる。

請求項２に係る発明は、請求項１に記載の画像圧縮方法であって、前記第２のデータ処理が、前記各差分データΔＲ、ΔＧ、ΔＢがいずれも所定の範囲内の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータを（ｎ−ｍ）（ｍ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータと前記差分データΔＲ、ΔＧ、ΔＢとを圧縮後データとして出力し、前記各差分データΔＲ、ΔＧ、ΔＢのいずれか１つが前記所定の範囲外の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータおよび前記他方のＲデータ、Ｇデータ、Ｂデータを共に（ｎ−ｍ−ｋ）（ｋ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータを圧縮後データとして出力する処理であることを特徴とする。
この発明によれば、隣り合う画素のデータの差分の値によってデータ圧縮が正確にできなくなる画像圧縮方法において、差分の値がデータ圧縮を正確に行えない値である場合には、擬似的なデータ圧縮を行う構成としたため、隣り合う画素のデータの差分がいかなる値であってもデータの圧縮を擬似的に行うことが可能になる。

請求項３に係る発明は、各ｎ（ｎ：正の整数）ビットのＲデータ、Ｇデータ、Ｂデータからなる描画データを、所定のクロックパルスに従って順次供給し、２データ単位で圧縮してフレームバッファに出力する画像表示装置であって、前記２つの描画データの一方を構成するＲデータ、Ｇデータ、Ｂデータと前記２つの描画データの他方を構成するＲデータ、Ｇデータ、Ｂデータの差分をそれぞれ演算することによって差分データΔＲ、ΔＧ、ΔＢを求める第１のデータ処理手段と、前記各差分データΔＲ、ΔＧ、ΔＢがいずれも所定の範囲内の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータを（ｎ−ｍ）（ｍ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータと前記差分データΔＲ、ΔＧ、ΔＢとを圧縮後データとして出力する第２のデータ処理手段とを有することを特徴とする。
この発明によれば、画像表示装置にあって、隣り合う画素のデータの差分の値が一定値以下であった場合に、一方の画素のデータをｎビットから（ｎ−ｍ）ビットに変換した値と双方の画素のデータの差分の値とを、圧縮後のデータとして出力する処理が行われるため、これらのデータを用いてデータの伸張処理を行い、データを復元することが可能になる。

請求項４に係る発明は、請求項３に記載の画像表示装置であって、前記第２のデータ処理手段が、前記各差分データΔＲ、ΔＧ、ΔＢがいずれも所定の範囲内の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータを（ｎ−ｍ）（ｍ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータと前記差分データΔＲ、ΔＧ、ΔＢとを圧縮後データとして出力し、前記各差分データΔＲ、ΔＧ、ΔＢのいずれか１つが前記所定の範囲外の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータおよび前記他方のＲデータ、Ｇデータ、Ｂデータを共に（ｎ−ｍ−ｋ）（ｋ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータを圧縮後データとして出力することを特徴とする。
この発明によれば、隣り合う画素のデータの差分の値によってデータ圧縮が正確にできなくなる画像表示装置において、差分の値がデータ圧縮を正確に行えない値である場合には、擬似的なデータ圧縮を行う構成としたため、隣り合う画素のデータの差分がいかなる値であってもデータの圧縮を擬似的に行うことが可能になる。

この発明によれば、ＬＣＤパネルの表示において、従来のＲＧＢ（赤、緑、青）５６５（Ｒ＝５ビット、Ｇ＝６ビット、Ｂ＝５ビット、合計１６ビット、６４Ｋ色）のフレームバッファを使用し、コストアップをせず、且つ、画質を劣化させずにＲＧＢ各６ビット（計１８ビット、２５６Ｋ色）にて画像を表示することができる効果がある。

以下、図面を参照し、この発明一実施形態について説明する。
図２は本発明の一実施形態による画像表示装置１を用いた表示システムの構成を示すブロック図である。表示システムは、画像表示装置１と、複数のパターンデータが格納されているキャラクタメモリ２と、画像表示装置１の制御を行うＣＰＵ（中央演算装置）３と、画像表示装置１から出力される表示データに基づいて表示を行うＬＣＤパネル４とから構成される。

画像表示装置１は、ＣＰＵ Ｉ／Ｆ（インターフェイス）５と、レジスタ６と、描画回路７と、メモリ Ｉ／Ｆ８と、画像圧縮伸張回路９と、表示回路１０とから構成される。描画回路７は、ＣＰＵ３からＣＰＵ Ｉ／Ｆ５およびレジスタ６を介して出力される指令に従って、キャラクタメモリ２に記憶されているパターンデータを、メモリ Ｉ／Ｆ８を介して順次読み出し、ＲＧＢ各8ビットの描画データを生成して、画像圧縮伸張回路９に出力する。表示回路１０は、クロックパルスに基づいて、水平同期信号、垂直同期信号や垂直非表示期間信号等の各種タイミング信号を発生して画像圧縮伸張回路９およびＬＣＤパネル４へ出力する。

画像圧縮伸張回路９は、書き込み回路９１と、フレームバッファ９２と、読み出し回路９３とから構成される。書き込み回路９１は、描画回路７から出力される描画データを受けて、該信号の圧縮を行い、フレームバッファ９２に書き込む。読み出し回路９３は、フレームバッファ９２から、圧縮された描画データを読み出し、書き込み回路９１にて圧縮されたフォーマットに従い描画データの伸張を行い、ＬＣＤパネル４に出力する。

図１（ａ）は、書き込み回路９１の構成を示すブロック図である。書き込み回路９１は、ＲＧＢエンコーダＡ（第２のデータ処理手段）と、ＲＧＢエンコーダＡと異なった演算処理を行うＲＧＢエンコーダＢ（第２のデータ処理手段）と、減算器Ｓr、Ｓg、Ｓb（第１のデータ処理手段）と、フォーマット判定器９１３（第２のデータ処理手段）と、データセレクタ９１４（第２のデータ処理手段）と、図示しないＥｖｅｎ，Ｏｄｄデータラッチから構成される。

Ｅｖｅｎ，Ｏｄｄデータラッチは、描画回路７から順次出力される各表示ドットの描画データ（１ドット＝ＲＧＢ各８ビット）を交互にラッチする。すなわち、描画回路７から出力された第１の表示ドットの描画データがＯｄｄデータラッチにラッチされ、第２の表示ドットの描画データがＥｖｅｎデータラッチにラッチされ、第３のドットの表示ドットの描画データがＯｄｄデータラッチにラッチされ、以下、この処理が繰り返される。そして、ＯｄｄデータラッチのデータがデータＲ11、Ｇ11、Ｂ11として出力され、ＥｖｅｎデータラッチのデータがデータＲ12、Ｇ12、Ｂ12として出力される。

減算器Ｓｒ、Ｓｇ、Ｓｂはそれぞれ次の減算を行ってその結果の差分データΔＲ、ΔＧ、ΔＢをフォーマット判定器９１３およびＲＧＢエンコーダＢへ出力する。
ΔＲ＝Ｒ12[７：２]−Ｒ11[７：２]
ΔＧ＝Ｇ12[７：２]−Ｇ11[７：２]
ΔＢ＝Ｂ12[７：２]−Ｂ11[７：２]
ここで、[７：２]は第７ビットから第２ビットまでのデータを意味する。

ＲＧＢエンコーダＡは、Ｏｄｄデータラッチ、Ｅｖｅｎデータラッチにそれぞれ新たな描画データがセットされる毎に、内部の３２ビットラッチに次のようにデータをセットする（図３（ａ）参照）。
第０〜第４ビット→データＢ12[７：３]
第５〜第９ビット→データＧ12[７：３]
第１０〜第１４ビット→データＲ12[７：３]
第１６〜第２０ビット→データＢ11[７：３]
第２１〜第２５ビット→データＧ11[７：３]
第２６〜第３０ビット→データＲ11[７：３]
第３１ビット→データ”０”
尚、第１５ビットは後の処理に使用されない。

このように、ＲＧＢエンコーダＡは、Ｏｄｄデータラッチ、Ｅｖｅｎデータラッチにそれぞれ新たな描画データがセットされる毎に、データＲ11、Ｇ11、Ｂ11、Ｒ12、Ｇ12、Ｂ12の上位５ビットを３２ビットラッチに書き込み、かつ、第３１ビットに上記書き込みを示すデータ”０”を書き込む。そして、このＲＧＢエンコーダＡは描画回路７のデータ出力タイミングと同期したタイミングで、３２ビットラッチのデータを１６ビットずつ出力する。

ＲＧＢエンコーダＢは、Ｏｄｄデータラッチ、Ｅｖｅｎデータラッチにそれぞれ新たな描画データがセットされる毎に、内部の３２ビットラッチに次のようにデータをセットする（図３（ｂ）参照）。
第０〜第５ビット→データＢ11[７：２]
第６〜第１１ビット→データＧ11[７：２]
第１２〜第１７ビット→データＲ11[７：２]
第１８〜第２１ビット→データΔＢ[３：０]
第２２〜第２５ビット→データΔＧ[３：０]
第２６〜第２９ビット→データΔＲ[３：０]
第３１ビット→データ”１”
尚、第３０ビットは後の処理に使用されない。

このように、ＲＧＢエンコーダＢは、Ｏｄｄデータラッチ、Ｅｖｅｎデータラッチにそれぞれ新たな描画データがセットされる毎に、データＲ11、Ｇ11、Ｂ11の上位６ビット、減算器Ｓｒ、Ｓｇ、Ｓｂから出力される差分データΔＲ、ΔＧ、ΔＢの下位４ビットおよび差分データが含まれていることを示すデータ”１”を３２ビットラッチに書き込む。そして、このＲＧＢエンコーダＢは描画回路７のデータ出力タイミングと同期したタイミングで、３２ビットラッチのデータを１６ビットずつ出力する。
尚、２進数表示の差分データ（ΔＸ）とこれに対応する１０進数表示の差分データ（sabun(ΔＸ)）の一例を図４に示す。

フォーマット判定器９１３は、差分データΔＲ、ΔＧ、ΔＢをチェックし、各差分データがいずれも−８〜＋７の間のデータであった場合はＲＧＢエンコーダＢを選択する信号をデータセレクタ９１４へ出力し、それ以外のデータであった場合はＲＧＢエンコーダＡを選択する信号をデータセレクタ９１４へ出力する。データセレクタ９１４はフォーマット判定器９１４の出力に応じてＲＧＢエンコーダＡ、Ｂの出力の一方を選択してフレームバッファへ出力する。データセレクタ９１４の出力データは順次フレームバッファ９２に書き込まれる。

次に、読み出し回路９３は図１（ｂ）に示すように、ＲＧＢデコーダ９３１（第１のデータ伸張手段、第２のデータ伸張手段）によって構成されている。このＲＧＢデコーダ９３１は、フレームバッファ９２から順次、１６ビット単位で読み出される描画データを、書き込み時の３２ビット単位でデコードし、ＲＧＢ各６ビットの表示データとし、ドットクロックに合わせてＬＣＤパネル４へ出力する。デコードの規則を図３に示すデータがフレームバッファ９２から読み出された場合を例に説明すると次の通りである。
（１）第３１ビットが”０”の場合
assign Ｒ11out[７：０]＝｛Ｒ11[７：３]，Ｒ11[７：５]｝
assign Ｇ11out[７：０]＝｛Ｇ11[７：３]，Ｇ11[７：５]｝
assign Ｂ11out[７：０]＝｛Ｂ11[７：３]，Ｂ11[７：５]｝
assign Ｒ12out[７：０]＝｛Ｒ12[７：３]，Ｒ12[７：５]｝
assign Ｇ12out[７：０]＝｛Ｇ12[７：３]，Ｇ12[７：５]｝
assign Ｂ12out[７：０]＝｛Ｂ12[７：３]，Ｂ12[７：５]｝
ここで、assignは割り当てる意味である。すなわち、第１行目は、データＲ11に対応する出力データとして、データＲ11の第７〜第３ビットをそのまま第７〜第３ビットとに割り当て、第２ビット〜第０ビットにそれぞれデータＲ11の第７〜第５ビットを割り当てて出力データを生成することを意味する。他の行も同様である。
（２）第３１ビットが”１”の場合
assign Ｒ11out[７：０]＝｛Ｒ11[７：２]，Ｒ11[７：６]｝
assign Ｇ11out[７：０]＝｛Ｇ11[７：２]，Ｇ11[７：６]｝
assign Ｂ11out[７：０]＝｛Ｂ11[７：２]，Ｂ11[７：６]｝
assign Ｒ12out[７：２]＝Ｒ11[７：２]＋sabun(ΔＲ）
assign Ｇ12out[７：２]＝Ｇ11[７：２]＋sabun(ΔＧ）
assign Ｂ12out[７：２]＝Ｂ11[７：２]＋sabun(ΔＢ）
assign Ｒ12out[７：０]＝｛Ｒ12[７：２]，Ｒ12[７：６]｝
assign Ｇ12out[７：０]＝｛Ｇ12[７：２]，Ｇ12[７：６]｝
assign Ｂ12out[７：０]＝｛Ｂ12[７：２]，Ｂ12[７：６]｝
そして、このＲＧＢデコーダ９３１は、上記の処理によって生成したデータの上位６ビットを表示データとしてＬＣＤパネル４へ出力する。

このように、上述した実施形態は、描画回路７から出力される描画データを２データ単位で処理し、両データの差が−８〜＋７の間にあった場合は一方のデータの上位ビットおよび差分データをフレームバッファ９２に書き込み、両データの差がそれ以上であった場合は、両データの上位５ビットをフレームバッファ９２に書き込む。そして、ＲＧＢデコーダ９１３において、両データの差が−８〜＋７の間にあった場合は差分データを利用してＲＧＢ６ビットのデータに戻し、ＬＣＤパネル４へ出力する。両データの差が−８〜＋７の間になかった場合はＲＧＢ各５ビットのデータをＬＣＤパネル４へ出力する。これにより、両データの差が−８〜＋７の間にある限りにおいて、ＲＧＢ各６ビットによる表示が可能となる。

特に、グラデーションのように隣り合う画素のＲＧＢデータ間の差が小さいデータに関しては、ＲＧＢ各６ビットをフルに保持することができるので、マッハバンドノイズの発生もなく良好な画質の画像を得ることができる。

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲での設計変更も含まれる。

本発明の一実施形態による画像表示装置１を用いた表示システムの構成を示すブロック図である。 同実施形態における書き込み回路９１および読み出し回路９３の構成を示すブロック図である。 同実施形態におけるＲＧＢエンコーダＡおよびＲＧＢエンコーダＢの出力データのフォーマットを示す図である。 同実施形態のＲＧＢデコーダ９３１における差分データsabun（ΔＸ）（Ｘ＝Ｒ or Ｇ or Ｂ）の２進数表示と１０進数表示の一例を示す表である。

符号の説明

１・・・画像表示装置、２・・・キャラクタメモリ、３・・・ＣＰＵ、４・・・ＬＣＤパネル、５・・・ＣＰＵ Ｉ／Ｆ（インターフェイス）、６・・・レジスタ、７・・・描画回路、８・・・メモリ Ｉ／Ｆ、９・・・画像圧縮伸張回路、１０・・・表示回路、９１・・・書き込み回路、９２・・・フレームバッファ、９３・・・読み出し回路、９１３・・・フォーマット判定器（第２のデータ処理手段）、９１４・・・データセレクタ（第２のデータ処理手段）、９３１・・・ＲＧＢデコーダ

Claims (4)

1. 所定のクロックパルスに従って順次供給される各ｎ（ｎ：正の整数）ビットのＲデータ、Ｇデータ、Ｂデータからなる描画データを、２データ単位で圧縮してフレームバッファに出力する際に使用される画像圧縮方法であって、
   前記２つの描画データの一方を構成するＲデータ、Ｇデータ、Ｂデータと前記２つの描画データの他方を構成するＲデータ、Ｇデータ、Ｂデータの差分をそれぞれ演算することによって差分データΔＲ、ΔＧ、ΔＢを求める第１のデータ処理と、
   前記各差分データΔＲ、ΔＧ、ΔＢがいずれも所定の範囲内の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータを（ｎ−ｍ）（ｍ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータと前記差分データΔＲ、ΔＧ、ΔＢとを圧縮後データとして出力する第２のデータ処理と、
   を有することを特徴とする画像圧縮方法。
2. 前記第２のデータ処理が、前記各差分データΔＲ、ΔＧ、ΔＢがいずれも所定の範囲内の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータを（ｎ−ｍ）（ｍ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータと前記差分データΔＲ、ΔＧ、ΔＢとを圧縮後データとして出力し、前記各差分データΔＲ、ΔＧ、ΔＢのいずれか１つが前記所定の範囲外の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータおよび前記他方のＲデータ、Ｇデータ、Ｂデータを共に（ｎ−ｍ−ｋ）（ｋ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータを圧縮後データとして出力する処理であることを特徴とする請求項１に記載の画像圧縮方法。
3. 各ｎ（ｎ：正の整数）ビットのＲデータ、Ｇデータ、Ｂデータからなる描画データを、所定のクロックパルスに従って順次供給し、２データ単位で圧縮してフレームバッファに出力する画像表示装置であって、
   前記２つの描画データの一方を構成するＲデータ、Ｇデータ、Ｂデータと前記２つの描画データの他方を構成するＲデータ、Ｇデータ、Ｂデータの差分をそれぞれ演算することによって差分データΔＲ、ΔＧ、ΔＢを求める第１のデータ処理手段と、
   前記各差分データΔＲ、ΔＧ、ΔＢがいずれも所定の範囲内の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータを（ｎ−ｍ）（ｍ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータと前記差分データΔＲ、ΔＧ、ΔＢとを圧縮後データとして出力する第２のデータ処理手段と、
   を有することを特徴とする画像表示装置。
4. 前記第２のデータ処理手段が、前記各差分データΔＲ、ΔＧ、ΔＢがいずれも所定の範囲内の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータを（ｎ−ｍ）（ｍ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータと前記差分データΔＲ、ΔＧ、ΔＢとを圧縮後データとして出力し、前記各差分データΔＲ、ΔＧ、ΔＢのいずれか１つが前記所定の範囲外の値であった場合に、前記一方のＲデータ、Ｇデータ、Ｂデータおよび前記他方のＲデータ、Ｇデータ、Ｂデータを共に（ｎ−ｍ−ｋ）（ｋ：ｎより小さい正の整数）ビットのデータに変換し、この変換後のデータを圧縮後データとして出力することを特徴とする請求項３に記載の画像表示装置。

Images