JP3842586B2 - アナログ信号をデジタル形式に変換する方法およびアナログ/デジタルコンバータ(a/d)システム - Google Patents
アナログ信号をデジタル形式に変換する方法およびアナログ/デジタルコンバータ(a/d)システム Download PDFInfo
- Publication number
- JP3842586B2 JP3842586B2 JP2001188029A JP2001188029A JP3842586B2 JP 3842586 B2 JP3842586 B2 JP 3842586B2 JP 2001188029 A JP2001188029 A JP 2001188029A JP 2001188029 A JP2001188029 A JP 2001188029A JP 3842586 B2 JP3842586 B2 JP 3842586B2
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- signal
- digital
- value
- envelope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000012545 processing Methods 0.000 claims description 65
- 229920006395 saturated elastomer Polymers 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 6
- 229960001716 benzalkonium Drugs 0.000 claims 1
- CYDRXTMLKJDRQH-UHFFFAOYSA-N benzododecinium Chemical compound CCCCCCCCCCCC[N+](C)(C)CC1=CC=CC=C1 CYDRXTMLKJDRQH-UHFFFAOYSA-N 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 10
- 238000012937 correction Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、アナログ/デジタルコンバータに係り、特に、アナログ/デジタル(A/D)コンバータのデジタル出力を訂正するためのアナログ/デジタルコンバータシステムに関する。
【0002】
【従来の技術】
多くの物理デバイスは、アナログ即ち連続的に変化する出力信号を生成する。今日、信号処理は、しばしば、デジタル手法を使用してなされる。多くのアプリケーションにおいて、アナログ信号を、デジタルシステムにより処理するために適したデジタル形式に変換することが必要とされる。アナログデバイスとデジタルシステムとの間でインタフェースとして働く多くのタイプのコンバータが存在する。これらのコンバータは、試験、測定、処理制御および通信を含む多様なアプリケーションにおいて使用される。
【0003】
アナログ/デジタル(A/D)コンバータは、アナログ入力からデジタル出力を生成する。アナログ信号のデジタル形式への変換において、アナログ信号は、典型的には、サンプルされかつ量子化される。A/Dコンバータへのアナログ入力信号が、A/Dコンバータの最大デジタル出力値を生じるフルスケール電圧レベルを超えると、A/Dコンバータは、飽和または過負荷となる。A/Dコンバータが飽和すると、デジタル出力は、A/Dコンバータの出力において利用可能なビット数により制限される最大デジタル出力値を超えることができない。
【0004】
【発明が解決しようとする課題】
アナログ入力信号がフルスケール電圧レベルを超えて増加するとき、デジタル出力パターンにおける突然のクリッピングが、大きなスプリアス応答または望ましくない歪みを生じ、これは、デジタルドメインにおいて、振幅の突然のクリッピングを伴うアナログ入力信号から生じたデジタル出力信号のフーリエ変換がなされるとき、不連続性と呼ばれ得る。
【0005】
【課題を解決するための手段】
本発明は、少なくとも1つの過去信号サンプルを使用してアナログ/デジタル(A/D)コンバータの訂正された出力を生成するアナログ/デジタル変換(A/D)システムについてのものである。例えば、A/Dシステムは、少なくとも1つの過去サンプルに対して、基準振幅のような基準値または基準点を推定する。A/Dコンバータが飽和したという表示に応答して、A/Dシステムは、それから訂正されたデジタルサンプル値が飽和したサンプルを置き換えるために生成される次の振幅値のような次の基準値を予測するために基準値を使用する。
【0006】
【発明の実施の形態】
メインA/Dコンバータのフルスケール入力レンジを超えるアナログ入力信号によりA/Dコンバータの飽和に関連する問題を低減するアナログ/デジタル(A/D)コンバータシステムの例示的な実施形態を以下に説明する。図1において、受信機システム10は、少なくとも1つのアナログ/デジタル(A/D)コンバータ14によりデジタル形式に変換されるべきアナログ信号を受信するA/Dコンバータシステム12を含む。
【0007】
A/Dコンバータシステム12は、A/Dコンバータ14がアナログ入力信号により飽和しまたは過負荷となっていることの表示により、訂正されたデジタルサンプル値を生成するために、信号の先行するサンプルを使用する。例えば、A/Dコンバータシステム12は、サンプリング周波数および信号周波数を関連づけることにより、サンプルされた信号に対する過去の信号サンプル、例えば包絡線振幅のような基準振幅に対する基準値または基準点を決定するために、少なくとも1つの過去の信号サンプルを使用することができる。
【0008】
基準値を使用して、A/Dシステム12は、たとえば、飽和したサンプルに対する現在の基準値を予測し、かつ訂正されたデジタルサンプル値を得るために、基準値を調節することにより、飽和したサンプルに応答して、訂正されたデジタルサンプル値を推定しかつ/または予測することができる。所定の実施形態において、次の基準値は、基準値のスロープ、傾斜(勾配)または軌道を得るために過去のサンプルに対する複数の過去の基準値を使用して予測され得る。
【0009】
この実施形態において、無線周波数(RF)アナログ信号は、アンテナ18により受信され、バンドパスフィルタのようなフロントエンドフィルタ20が、RFアナログ信号を、低雑音増幅器(LNA)22に提供される前にフィルタする。LNA22は、アナログ信号を増幅し、そのアナログ信号をアナログ受信機回路24へ提供する。A/Dコンバータシステム12は、デジタル的に変換されるべきアナログ信号をアナログ受信機回路24から受信する。
【0010】
いくつかの実施形態において、A/Dコンバータ14が過負荷でない場合、例えば、過負荷またはオーバーレンジライン30またはA/Dコンバータ14の出力により示されたように、過負荷訂正または処理回路32は、第1のA/Dコンバータ14からデジタル出力値を受信し、第1のA/Dコンバータ14からのデジタル出力値を、最下位ビットとしてバス36へ提供する。過負荷訂正回路30は、バススイッチを使用して具現化され得る。
【0011】
A/Dコンバータ14が過負荷である場合、例えば過負荷ライン32によりまたはA/Dコンバータ14の出力ビットパターンの検査により示されているように、過負荷訂正回路または処理回路30は、信号の少なくとも1つの過去のサンプルを使用して計算されまたは推定されたデジタル出力値を選択し、訂正されたデジタル出力をバス36へ出力する。バス36は、デジタル化された信号を、デジタル無線回路38、例えば関連するデジタルシグナルプロセッサ(DSP)42a−iに接続されたデジタルダウンコンバータ(DDC)40a−iに提供する。
【0012】
この実施形態において、バス36は、メインA/D14により提供されたNビットよりも多くのビットを有する。例えば、バス36は、N+X/6ビットを有することができ、Xは、このアプリケーションにおいて、デジタルドメインにおける1ビットは、アナログドメインにおける6dBにほぼ対応するので、A/D14と入力信号の可能性のあるピーク値との間の相対的オフセットまたは電力検出レベルである。他の実施形態において、アナログドメインにおける振幅値とデジタルドメインにおけるビットとの間に異なる対応が存在し得る。
【0013】
A/D14が過負荷または飽和していない場合、A/D14のNビット出力は、バス36において、バス36のN個の最下位ビットとして生成され得る。A/D14が飽和している場合、処理回路32は、バス36上のより上位のビットまたは最上位ビットを使用して、少なくとも1つの過去のサンプルに基づいて、訂正されたデジタルサンプル値を生成し得る。処理回路32は、マイクロプロセッサ、マイクロコントローラまたはプログラマブルロジックデバイス(例えば、プログラマブルゲートアレイ)として具現化され得る。
【0014】
処理回路32は、A/D14の出力を監視または追跡し、少なくとも1つの過去の信号サンプルに対する包絡線振幅またはピーク値を推定または決定する。この信号は、包絡線により囲まれ、包絡線振幅値は、信号サンプルに対するピーク値に対応する信号の包絡線上の値であり得る。処理回路32が、A/D14が、例えば過負荷ライン30上で過負荷信号を受信することにより飽和しているという表示を受信した場合、処理回路32は、Nビットの振幅よりも大きいデジタル値を生成するために包絡線振幅値を使用する。ここで、Nは、A/Dコンバータ14からのビット出力の数である。
【0015】
A/D14が飽和している場合、処理回路32は、飽和したサンプルを計算されまたは推定されたデジタルサンプル値と置き換えることにより、またはデジタル出力を推定されたピークオフセット値で調節することにより、訂正されたデジタルサンプル値を生成するために、少なくとも1つの先行するデジタルサンプルに対する包絡線振幅値を使用する。所定の実施形態において、処理回路32は、包絡線振幅値を推定および/または予測するために、複数の信号サンプルを使用し、処理回路は、A/D14が飽和しているという表示により、訂正されたデジタルサンプル値を生成するために、複数の包絡線振幅値を使用する。
【0016】
サンプリング周波数と呼ぶことができるA/Dコンバータ14が入力信号をサンプルするレートが、より高い周波数キャリア信号に変調される元になる情報信号の帯域幅より遙かに大きいので、包絡線振幅の推定が可能である。情報信号の帯域幅は、音声、ビデオ、テキストおよび/または他のデータのような情報信号が生成されるレートに直接的に関連し、情報信号は、空中を介する伝送のためにより高い周波数キャリア信号に変調される。
【0017】
そして、入力信号の振幅の変化は、情報信号周波数より遙かに高いが、キャリア周波数よりも遙かに高くはないサンプリングレートにおいて、情報信号で変調されるキャリア信号をサンプリングすることにより追跡され得る。また、包絡線は、フェージング、ドップラー効果および複数のキャリア信号の和により変化するが、これらの変化は、サンプリング周波数に比べても低い。振幅包絡線値を使用して、包絡線振幅値は、予測されることができ、飽和したサンプルを置き換えるために、予測された包絡線振幅値からデジタルサンプル値が決定され得る。
【0018】
例えば、説明のために、図2は、周期Tcおよび周波数fc(Tc=1/fc)と共に、キャリア信号70を時間について示している。キャリア信号70はサンプリング周波数fsamplingでサンプルされており、矢印72a−iはサンプルを示している。しきい値レベル74は、アナログキャリア信号の振幅がA/D14の振幅なしにNビットデジタル値により表され得るように、A/D14のフルスケール能力を表す。アナログキャリア信号の振幅がしきい値レベル74の中にあるとき、処理回路32は、バス36のN個の最下位ビットとしてバス36にA/D14のNビット出力を生成する。残りの最上位ビットはローに設定されている。
【0019】
キャリア信号の振幅の変化は、飽和ピークの周波数および期間より遅いと信じられているので、キャリア信号の振幅は、アナログキャリア信号の振幅がしきい値74を超えるまで徐々に増大し、サンプル72gおよび72iは、フルスケールまたはフルレンジにあるが、アナログキャリア信号の真の振幅はクリップされる。本発明の原理によれば、処理回路32は、信号サンプルの振幅を追跡する。処理回路32は、A/D14を飽和させる可能性のあるピークをサーチし、検出しかつ訂正することを試みることができる。
【0020】
例えば、処理回路32は、過負荷ライン30を検査することにより、A/Dコンバータ14が飽和していることを検出することができる。サンプリング周波数およびキャリア周波数を関連づけることにより、以前の信号サンプルの包絡線振幅またはピーク値が決定され得る。以前の信号サンプルに対して複数の包絡線振幅値が与えられると、処理回路は、以前の包絡線振幅値により確立された包絡線勾配、スロープまたは軌道を使用して、飽和しているサンプルの包絡線振幅値またはピーク値を予測することができる。
【0021】
例えば、説明のために、以前のサンプル72a,72b,72e,72fおよび72hは、対応する振幅包絡線値または基準値73a,73b,73e,73fおよび73hを有する。振幅包絡線値73fおよび73hおよび/または異なる振幅包絡線値が、それから予測された包絡線振幅値73iが予測され得る包絡線勾配、スロープまたは軌道75を確立するために使用され得る。予測された包絡線振幅値73iから処理回路32は、バス36上に訂正されたデジタルサンプル値を生成するために、予測された包絡線振幅値を調節することができる。
【0022】
飽和しているサンプル値72iは、推定されたピークオフセット値により調節されることができ、または訂正されたデジタルサンプル値として、予測された包絡線振幅値により置き換えられ得る。訂正されたデジタルサンプル値は、過去の包絡線振幅値から計算されたものの勾配または軌道を使用して次の振幅包絡線値を予測するために、推定されたおよび/または予測された振幅包絡線値を単純に使用することにより計算され得る。
【0023】
代替的に、基準振幅77a,77b,77e,77fおよび77hのような他の基準値が、それから訂正されたデジタルサンプル値76が決定される基準値77iを予測するために使用され得る。ピーク中の信号情報データ(位相のような)は、多分失われることになるが、キャリア信号包絡線の保存が少なくとも部分的になされる。これにより、キャリア信号の包絡線は、再形成され、かつスペクトル再成長(regrowth)およびスプリアス応答が低減され得る。サンプル値の飽和が生じるときに1つのサンプルにおける情報を失うことは、ビットエラーレート(BER)を実質的に影響を与えない。
【0024】
実施形態によって、フルスケールしきい値74と調節されたサンプル値76との間の推定されたピークオフセット値は、バス36(図1)中のどのビットが使用されるかを決定することができる。例えば、しきい値74が12ビットA/Dのレンジを表し、オフセット値が12dBである場合、14ビットバス36は、バス36の最上位ビットを使用するデジタル値を受信するかも知れない。オフセットが6dBである場合、バス36は、ローにセットされるであろう最上位ビットを使用することはないであろう。
【0025】
図3−図5は、A/D調節スキームの例示的実施形態が、A/D14が、飽和しているとき、どのように訂正されたA/D出力を提供するように動作し得るかを示すフローチャートである。この実施形態において、A/D14により変換されるべき信号の予測された包絡線振幅が、以前の推定された包絡線振幅に基づいて決定される。信号周波数が既知でない場合、推定された包絡線振幅は、信号の複数の以前のサンプルを使用して、信号周波数、例えばキャリア周波数fc の推定に基づいて決定される。
【0026】
図3のブロック78において、インデックスカウンタjは、推定された包絡線振幅の数をカウントするために、1に初期化される。ここで、複数の推定された包絡線振幅が、予測された包絡線振幅値を作るために使用される。ブロック80において、カウンタiが、推定された包絡線振幅値を得るために使用される信号周期の数をカウントするために0に初期化され、信号周波数fc を決定するために包絡線振幅推定サイクルについて周波数平均を実行するためのカウンタftot を0に初期化し、包絡線振幅推定サイクルの間に捉えるサンプルの総数を決定するためのctot を0に初期化する。ブロック82において、処理回路64は、A/D14から信号サンプルS(tn)を受信する。
【0027】
処理回路32は、ブロック84において、A/D14が飽和しているかどうかを決定する。ブロック84において、A/D14が飽和していない場合、例えば過負荷ライン32により示されているように、処理回路32は、サンプル値から信号包絡線振幅を推定することができる信号周波数推定の実行へ直接的に進む。例えば、A/Dサンプル出力(個別の数値)が、以下の式により指定され得る。
【数1】
ここで、tnは次式で与えられる。
【0028】
【数2】
nは、個別の増加時間変数で、n={1,2,…}であり、tは絶対時間インクリメントである。S(tn)は、A/Dサンプル出力(個別数値)である。S(tn)およびtn は既知であるが、包絡線A0(t)および信号周波数fC、例えばキャリア周波数は、推定され得る。S(tn)は、包絡線A0(t)により境界を形成されており、ここでA0(t) は、フェージング、ドップラー効果および複数のキャリア(弱いおよび強い)の和に依存する。
【0029】
例えば、A/D14がブロック84において、飽和していない場合、処理回路32はブロック86へ進み、例えば、信号サンプルの符号により示された信号のゼロクロッシングを検査することにより、信号が新しいピリオドを始めているかどうかを処理回路が決定する。新しいピリオドは、負から正へのクロッシングにより示されている。信号が新しいピリオドにない場合、処理回路はブロック88へ進む。サンプルが正である場合、信号ピリオド中の正のサンプルの数についてのカウンタが1だけインクリメントされる。サンプルが負である場合、信号ピリオド中の負のサンプルの数についてのカウンタbが1だけインクリメントされる。また、信号ピリオド中のサンプルの総数についてのカウンタCが、1だけインクリメントされる。
【0030】
そうでない場合、ブロック86において新しい信号ピリオドがスタートする場合、ブロック90において、処理回路32はそのピリオドについての信号周波数fc を推定し、そのピリオドについての信号周波数fcをトータルのftotに加え、信号周波数を推定するために使用される各ピリオドについての周波数の和を得て、ctot をインクリメントし、正についてのカウンタをリセットし(a=1)、負についてのカウンタをリセットし(b=0)、ピリオド中のトータルの信号サンプルについてのカウンタをリセットする(C=1)。ブロック90から、処理回路は、ブロック92に進み、信号周波数、例えばアナログキャリア周波数を推定するために使用されている信号ピリオドの数についてのカウンタiをインクリメントする。
【0031】
例えば、アナログキャリア周波数は、次式を使用することにより推定され得る。
【数3】
ここで、Nは、我々が行うことを望む平均の数であり、δ1iはピリオドi中の連続的な正の符号ビットの数であり、δ2 はピリオドiにおける連続的な負の符号ビットの数であり、λi はピリオドiにおけるサンプルの総数である。Tsampleは、2つの連続的なサンプル間の時間である。
【0032】
ブロック88および92から、処理回路32は、ブロック94において、キャリア周波数fc が決定されることについてN個のピリオドが経過したかどうかを決定する。カウンタiがNと等しくない場合、処理回路32はブロック82へ進み、次のサンプルを得る。その他の場合、処理回路32は図4のブロック96へ進み、信号すなわちキャリア周波数が、各信号ピリオドについて計算された周波数の平均、例えばfc=ftot/Nとして決定される。推定された信号周波数fc で、処理回路32は、ブロック98において、信号サンプルについての包絡線振幅またはピーク値を推定することができ、推定された包絡線振幅を決定するための包絡線振幅推定サイクルにおいて使用されるサンプルの総数が、変数dに記憶される。
【0033】
式(1)を再構成し、かつ式(2)および(3)中の情報を使用して、この実施形態における処理回路32は、信号サンプルの包絡線振幅またはピークを以下のように推定することができる。
A0(t)=S(tn)/sin(2πfctn)=M(j)
【0034】
ブロック99において、処理回路32は、包絡線振幅またはピークの予測サイクルにおいて推定されるべき次の包絡線振幅についてのインデックスjをインクリメントする。処理回路32は、ブロック100において、インデックスjが所望の値mより大きいかどうかを決定することにより、現在のピークまたは包絡線振幅予測サイクルについて所望の数の推定された振幅が決定されたかどうかを決定する。ブロック100において、推定された振幅のインデックスjが所望の値mより大きい場合、処理回路32はブロック102へ進み、信号サンプルについての予測された包絡線振幅またはピークを推定し、推定された振幅インデックスjを1にリセットする。
【0035】
この実施形態において、ブロック102において、振幅予測サイクルがどのようにうまく働くかを決定するために適応形訂正ファクタλ=M1/Pを使用して、処理回路32は、P=λ((Mj-1−Mj-2)/ctot)+Mj-1に従って、包絡線振幅またはピークPを予測することができる。その後、処理回路32は、ブロック80において、包絡線振幅予測サイクルの初めに戻る。その他の場合、ブロック100においてj<=mである場合、処理回路32は、予測された包絡線振幅を決定することなしに、ブロック80において包絡線振幅推定サイクルの初めに進む。
【0036】
ブロック84において、A/D14が飽和している場合、処理回路32はブロック106に進み、飽和が包絡線振幅予測サイクルの間のどこで起きたかを決定する。インデックスj=1である場合、処理回路は、予測された包絡線振幅および推定された包絡線振幅を使用してサンプルの包絡線振幅を予測するために、ブロック108において後ろ向き(backward)訂正を実行する。ここで、予測された包絡線振幅は、Padj=(P−Mm)((ctot−c)/d)+Mmである。
【0037】
予測された包絡線振幅で、処理回路32はブロック110へ進み、次式で示される予測された包絡線振幅を調節することにより調節されたまたは訂正されたデジタルサンプル値を生成する。S(t)=Padjsin(2πfc[ctot+c])訂正されたサンプル値がブロック110において生成された後、処理回路32は、ブロック86(図3)に戻り、包絡線振幅推定サイクルに入る。
【0038】
ブロック106において、インデックスjが1に等しくない場合、処理回路32はブロック112へ進み、包絡線振幅予測サイクルにおいてどこで飽和が起きたかを絞る。インデックスj=2である場合、処理回路32は、ブロック114において前向き(forward )訂正を実行し、以前の推定された包絡線振幅を使用してサンプルの包絡線振幅を予測する。ここで、予測された包絡線振幅は、Padj=(M1−Mm)((ctot+c)/d)+M1である。
【0039】
予測された包絡線振幅で、処理回路32はブロック110へ進み、次式で示される予測された振幅値を調節することにより、調節されたまたは訂正されたデジタルサンプル値を生成する。S(t)=Padj sin(2πfc[ctot+c])訂正されたサンプル値がブロック110において生成された後、処理回路32はブロック86(図3)に戻り、包絡線振幅推定サイクルに入る。
【0040】
ブロック112において、インデックスjが2より大きい場合、処理回路32は、以前の推定された包絡線振幅を使用して、サンプルの包絡線振幅を予測するために、ブロック116における平均化訂正を実行する。ここで、予測された包絡線振幅は、
【数4】
である。予測された包絡線振幅で、処理回路32は、ブロック110に進み、調節されたサンプル値S(t)=Padj sin(2πfc[ctot+c」)を生成する。予測された包絡線振幅がブロック110において生成された後、処理回路32は、ブロック86(図3)に戻り、包絡線振幅推定サイクルに入る。
【0041】
そして、上述したA/Dシステムの実施形態は、信号包絡線振幅値を推定するために、包絡線振幅推定サイクルにおいて、以前の信号サンプルを使用することができる。複数の信号包絡線振幅値が与えられると、処理回路は、信号包絡線振幅を予測することができる。少なくとも2つの推定された信号包絡線振幅または少なくとも1つの推定された信号包絡線振幅および予測された包絡線振幅が与えられると、処理回路32は、A/D14により変換される信号サンプルの包絡線振幅またはピークのスロープ、軌道または勾配に対して、A/D14の飽和における信号サンプルを調節することができる。
【0042】
信号周波数が既知である場合、単一の以前の信号サンプルが、包絡線振幅値を推定するために使用され得る。いくつかの実施形態において、単一の以前のサンプル値が、訂正されたサンプル値を予測するために使用され得る。例えば、信号の過去サンプルが、訂正されたサンプル値を予測するために使用され得る包絡線振幅値を推定または決定するために使用され得る。ここで、以前のサンプルS1(t)=A0(t)sin(2πfct)であり、訂正されたサンプルは、S2(t)=A0(t)δsin(2πfct+Δt0)であり、Δt0=fs/fc *3600であり、δは信頼区間(confidence interval)に基づく包絡線振幅増加である。
【0043】
fcについてのレンジが既知である場合、fcの値は、式S(t)=A0(t)δsin(2πfct+Δt0)に入れられることができ、実際のサンプル値S(t)をA0(t)δsin(2πfct+Δt0)に等しくするように上記のS2(t)についての包絡線振幅値および/またはキャリア周波数を調節することにより、fcおよび/またはA0(t)についての値が、訂正されたデジタルサンプル値を予測するために使用され得る。
【0044】
図3−図5のA/Dシステム12の実施形態は、少なくとも最後の2つの信号包絡線振幅または少なくとも1つの推定されたまたは決定された信号包絡線振幅および予測された信号包絡線振幅が、A/D14が飽和しているときに信号サンプルを生成するために使用される一次訂正を実行する。代替的に、より高い次数の式が信号サンプルを予測するために信号包絡線振幅の軌道を生成するために使用されることができ、または包絡線振幅または予測された包絡線振幅を特徴づける式の次数は、信号包絡線振幅および/またはサンプル振幅が飽和により調節されたサンプル振幅を使用して推定されるかどうかに依存して変化し得る。
【0045】
図3−図5の実施形態において、振幅推定サイクルは、A/D14により変換されるべき信号の推定された包絡線振幅を提供するために使用される。図6は、図3−図5のフローチャートを使用して変換されるべき信号122において実行される包絡線振幅推定サイクル120を示す。この包絡線振幅推定サイクルは、信号122のN個のピリオド124a−nにおいて実行される。振幅推定サイクル120は、信号122の周波数が、サンプル値から包絡線振幅値を推定するために推定されなければならないので、N個のピリオドにおいて実行される。
【0046】
この実施形態において、各信号ピリオド124a−nの間に、信号の周波数が、正のサンプル126a−cの数を(“a”)および負のサンプル128a−dの数(“b”)をカウントすることにより推定され、サンプリング周波数またはサンプルTs とそのピリオド(“c”)における全てのサンプルとの間の時間インターバルが与えられると、そのピリオドについての周波数が推定され得る。信号のN個のピリオドの後、各ピリオドについて計算された周波数の平均fc=ftot/Nが、信号包絡線振幅を推定するために使用される。
【0047】
所望の正確さによって、包絡線振幅推定サイクルが実行されるピリオドの数Nが変化し得る。信号周波数および信号振幅の推定または計算の代替的な方法が可能である。例えば、各ピリオドの後、信号振幅が、ピリオド周波数およびN個のピリオドについて平均化された信号振幅に基づいて推定され得る。また、信号周波数が決定された後、振幅を決定することに使用されたサンプル値が変化し得る。周波数fc が既知であるかまたは容易に利用可能である場合、上述した包絡線振幅推定サイクルは、信号包絡線振幅を得るために、サンプル値と共に現在の信号周波数を単純に検索または使用することと置き換え得る。
【0048】
図7に示されているように、振幅推定サイクル122a−mから得られた複数の包絡線振幅値130a−mは、振幅予測サイクル133の間に計算された推定された包絡線振幅値130a−mの勾配またはスロープを使用して、予測された包絡線振幅値132を予測するために使用される。振幅推定サイクル134の後、推定された振幅は、何れかのサンプル値訂正における予測された包絡線振幅値134を置き換えることができる。
【0049】
勾配またはスロープが、一次式を使用して決定され、振幅予測サイクルの始まりにおいて、しかし第1の推定された振幅130aが決定される前にA/Dが飽和する場合、処理回路32は、以前の予測された包絡線振幅Pprevおよび以前の振幅包絡線推定サイクルの最後の推定された包絡線振幅Mm に基づくスロープを使用して、現在のサンプル値を予測することができる。A/Dが第1の包絡線振幅推定サイクル120aの後に飽和する場合、処理回路32は、推定された包絡線振幅M1および以前の振幅推定サイクルの最後の推定された包絡線振幅Mmに基づくスロープを使用して、現在のサンプル値を調節することができる。
【0050】
A/Dが第2の包絡線振幅推定サイクル120bの後に飽和する場合、処理回路32は、推定された包絡線振幅Mj-1および最後の推定された包絡線振幅Mj-2に基づくスロープを使用して、現在のサンプル値を予測することができる。ここで、j−1≦mおよびm≧2である。そして、A/Dコンバータが飽和する場合、飽和しているサンプル値は、飽和している信号サンプルについての訂正された信号サンプルを生成するために調節されるべき予測された包絡線振幅を決定するために、予測されたおよび/または推定された包絡線振幅値を使用して、処理回路32によりバス36上で調節されまたは置き換えられる。
【0051】
この実施形態において、処理回路32は、以前の推定されたおよび/または予測された包絡線振幅値に基づいて、スロープ、軌道または勾配を決定することにより、予測された次の包絡線振幅を決定する。例えば、スロープを決定するために、我々は、一次近似y(x)=ax+bを使用することができるが、よりよい正確さのために、二次近似ax2+bx+c のようなより高次の近似を使用することができる。この実施形態において、我々はスロープにのみに興味があるので、オフセットパラメータbは無視され得る。そして、
【数5】
ここで、yは振幅を示し、xは振幅間の相対時間差を示す。
【0052】
設計パラメータによって、設計の頑丈さおよび特定のアプリケーション、異なる構成部品が、使用することができ、またはこの設計から構成部品が除去され得る。上述した実施形態に加えて、本発明の原理によるA/Dシステムの代替的な構成が可能であり、それは、上述したシステムの構成部品の除去および/または追加、および/または変形または一部を使用することである。例えば、現在の信号周波数が利用可能である場合、包絡線振幅推定サイクルは、上述したように実行される必要はない。これは、1つのピリオド中の各サンプルにおいて、サンプルの包絡線振幅が決定され得るからである。
【0053】
代替的に、信号サンプルまたは信号サンプルから計算された信号ピークが与えられると、予測された包絡線振幅値が、例えば、ルックアップテーブルまたはサンプル値の並列シフトレジスタを使用して得られる。また、A/Dシステムは、飽和しているサンプルについての包絡線振幅を予測するために使用される包絡線振幅を決定または推定するために少なくとも1つのサンプルを使用することにより、訂正されたデジタルサンプル値を提供するために使用するものとして、そして予測された包絡線振幅が訂正されたデジタルサンプル値を決定するために調節されることが示されている。
【0054】
他の実施形態は、基準点が飽和したサンプルについての訂正されたデジタルサンプル値を予測するために使用され得るように、信号サンプルについての同じ基準位置(ピークまたは包絡線の位置のような)に対して正規化されたまたは作られた信号サンプルに対して、包絡線振幅のような基準点を決定するために、信号周波数fcとサンプリング周波数fsとの間の関係を使用することができる。例えば、次の基準点は、以前の基準点から予測することができ、飽和したサンプルについての正しいデジタルサンプル値は、予測された基準点から決定される。
【0055】
当業者により理解されるように、A/Dシステムを構成する様々な構成部品およびそれらの各々の動作パラメータおよび特性は、A/Dシステムの設計において適切に考慮されなければならない。A/Dシステムは、アナログ信号をデジタル形式に変換し、アナログ信号またはそのレベルまたは振幅は、電圧、電流、エネルギ、電力または強度のような異なる方法で測定または表現することができるが、説明のために、デジタルドメインにおけるアナログ信号の振幅は、デジタル信号が表す大きさを指すことができる。アナログ周波数ドメインにおいて、アナログ信号の振幅は、電力レベルと呼ぶことができ、アナログ時間ドメインにおいて、振幅は電圧レベルと呼ぶことができる。
【0056】
また、A/Dシステムは、A/Dコンバータを備えた処理回路の特定の動作を使用して説明されたが、A/Dシステムおよびその一部が、特定用途向け集積回路、ソフトウェア駆動処理回路、ファームウェア、プログラマブルロジックデバイス、ハードウェアまたは他の個別構成部品の配置において具現化することが、当業者により理解されるように、この開示の利点を備えて具現化され得る。
【0057】
【発明の効果】
以上説明したように、本発明によれば、アナログ入力信号がフルスケール電圧レベルを超えて増加するときのA/Dコンバータの飽和に関連する問題を低減することができる。
【0058】
特許請求の範囲の発明の要件の後に括弧で記載した番号がある場合は本発明の一実施例の態様関係を示すものであって、本発明の範囲を限定するものと解釈してはならない。
【図面の簡単な説明】
【図1】本発明の原理によるA/Dシステムの一実施形態を示す概略ブロック図。
【図2】本発明の原理による一実施形態がどのようにキャリア信号のデジタル出力値を訂正するかを説明するために使用される図。
【図3】本発明の原理による一実施形態を示すフローチャート。
【図4】本発明の原理による一実施形態を示すフローチャート。
【図5】本発明の原理による一実施形態を示すフローチャート。
【図6】本発明の一実施形態に対してどのように振幅推定が実行されるかを示す図。
【図7】本発明の一実施形態においてどのように予測されたピーク推定が実行されるかを示す図。
【符号の説明】
10 受信機システム
12 A/Dコンバータシステム
14 A/Dコンバータ
18 アンテナ
20 フロントエンドフィルタ
22 低雑音増幅器
24 受信回路
30 過負荷ライン
32 処理回路
38 デジタル無線回路
Claims (10)
- アナログ信号をデジタル形式に変換する方法であって、
アナログ/デジタル(A/D)コンバータにより前記アナログ信号をデジタルサンプル値に変換するステップと、
前記デジタルサンプル値の1またはそれ以上に基づいて、前記アナログ信号の包絡線勾配を決定するステップと、
前記包絡線勾配と前記A/Dコンバータから受信した1またはそれ以上の信号との少なくとも一部に基づいて、訂正されたデジタルサンプル値を生成するステップとを含むことを特徴とする方法。 - 前記包絡線勾配を決定するステップは、
前記デジタルサンプル値の振幅を決定するステップと、
前記振幅を使用して前記包絡線勾配を生成するステップとを含むことを特徴とする請求項1記載の方法。 - 前記包絡線勾配を決定するステップは、
振幅推定サイクルにおいて、前記デジタルサンプル値から信号周波数を決定するステップと、
前記デジタルサンプル値と前記信号周波数とから振幅を決定するステップとを含むことを特徴とする請求項2記載の方法。 - 前記訂正されたデジタルサンプル値を生成するステップは、
前記A/Dコンバータが飽和したことに応動して、前記訂正されたデジタルサンプル値を生成するステップを含むことを特徴とする請求項1記載の方法。 - アナログ入力信号をデジタル形式に変換するアナログ/デジタルコンバータ(A/D)システムであって、
前記アナログ入力信号を受信し、デジタルサンプル値を生成するA/Dコンバータと、
包絡線勾配に基づいて、訂正されたデジタルサンプル値を生成するように構成された処理回路とを有し、前記包絡線勾配は、前記A/Dコンバータから受信した1またはそれ以上の信号に基づいて前記処理回路により生成されたものであることを特徴とするシステム。 - 前記処理回路は、前記デジタルサンプル値から振幅を決定し、そして前記振幅を使用して前記訂正されたデジタルサンプル値を生成するように構成されていることを特徴とする請求項5記載のシステム。
- 前記処理回路は、振幅推定サイクルにおいて前記デジタルサンプル値から信号周波数を決定し、そして前記デジタルサンプル値と前記信号周波数とから振幅を決定することを特徴とする請求項6記載のシステム。
- 前記処理回路は、複数の振幅推定サイクルにおいて前記振幅を決定することを特徴とする請求項7記載のシステム。
- 前記処理回路は、複数の振幅推定サイクルの後に振幅値を予測し、そして予測された前記振幅値を使用して前記訂正されたデジタルサンプルを生成することを特徴とする請求項8記載のシステム。
- 前記処理回路は、前記A/Dコンバータが飽和したことに応動して、前記訂正されたデジタルサンプル値を生成するように構成されていることを特徴とする請求項5記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/616,158 US6542101B1 (en) | 2000-07-14 | 2000-07-14 | Method and apparatus for performing analog-to-digital conversion using previous signal sample(s) |
US09/616158 | 2000-07-14 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002057580A JP2002057580A (ja) | 2002-02-22 |
JP2002057580A5 JP2002057580A5 (ja) | 2004-09-09 |
JP3842586B2 true JP3842586B2 (ja) | 2006-11-08 |
Family
ID=24468272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001188029A Expired - Fee Related JP3842586B2 (ja) | 2000-07-14 | 2001-06-21 | アナログ信号をデジタル形式に変換する方法およびアナログ/デジタルコンバータ(a/d)システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US6542101B1 (ja) |
EP (1) | EP1172935B1 (ja) |
JP (1) | JP3842586B2 (ja) |
DE (1) | DE60100646T2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE519360C2 (sv) * | 2000-08-29 | 2003-02-18 | Ericsson Telefon Ab L M | Anordning samt metod av typen hoppa-över-och-fyll-i för bakgrundskalibrering av A/D-omvandlare |
TWI231098B (en) * | 2002-12-27 | 2005-04-11 | Novatek Microelectronics Corp | Correcting system and method of successive approximation A/D converter |
DE102004027093A1 (de) * | 2004-06-02 | 2005-12-29 | Micronas Gmbh | Verfahren und Vorrichtung zur Rekonstruktion und Regelung der Phasenlage eines Abtasttaktes bezüglich eines abzutastenden analogen Signals |
US8001841B2 (en) * | 2005-10-14 | 2011-08-23 | Olympus Ndt | Ultrasonic fault detection system using a high dynamic range analog to digital conversion system |
JP4922023B2 (ja) * | 2007-03-09 | 2012-04-25 | 株式会社東芝 | アナログ−デジタル変換装置、無線通信端末およびプログラム |
JP5239387B2 (ja) * | 2008-02-21 | 2013-07-17 | 株式会社Jvcケンウッド | データ変換装置、プログラム、及び方法 |
US10921164B2 (en) * | 2015-06-18 | 2021-02-16 | Stmicroelectronics S.R.L. | Integrated electronic device including a full scale adjustment stage for signals supplied by a MEMS sensor |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4562456A (en) * | 1983-10-17 | 1985-12-31 | Rca Corporation | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded |
US5379445A (en) | 1991-11-01 | 1995-01-03 | Comsat | Automatic gain control for reducing effects of jamming |
US5165100A (en) | 1991-11-27 | 1992-11-17 | General Electric Company | Over-range image artifact reduction in tomographic imaging |
US5266952A (en) * | 1992-03-30 | 1993-11-30 | Hughes Aircraft Company | Feed forward predictive analog-to-digital converter |
US5543795A (en) * | 1995-06-02 | 1996-08-06 | Intermedics, Inc. | Hybrid analog-to-digital convertor for low power applications, such as use in an implantable medical device |
US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
US6031478A (en) * | 1998-02-19 | 2000-02-29 | Nortel Networks Corporation | Dynamic range extension of wideband receiver |
US6037886A (en) * | 1998-04-01 | 2000-03-14 | Texas Instruments Incorporated | Method and apparatus for extracting band and error values from digital samples of an analog signal |
KR100459879B1 (ko) * | 1998-04-20 | 2005-01-15 | 삼성전자주식회사 | 비선형 신호 수신기 |
US6100834A (en) * | 1998-05-15 | 2000-08-08 | Pairgain Technologies, Inc. | Recursive multi-bit ADC with predictor |
SE9801816L (sv) | 1998-05-20 | 1999-11-21 | Telia Ab | A/D-omvandlare som förhindrar att felaktiga värden produceras då analoga signaler är utanför omvandlarens dynamiska område |
US6252536B1 (en) * | 1999-03-31 | 2001-06-26 | Cirrus Logic, Inc. | Dynamic range extender apparatus, system, and method for digital image receiver system |
-
2000
- 2000-07-14 US US09/616,158 patent/US6542101B1/en not_active Expired - Lifetime
-
2001
- 2001-01-29 EP EP01300739A patent/EP1172935B1/en not_active Expired - Lifetime
- 2001-01-29 DE DE60100646T patent/DE60100646T2/de not_active Expired - Lifetime
- 2001-06-21 JP JP2001188029A patent/JP3842586B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6542101B1 (en) | 2003-04-01 |
EP1172935B1 (en) | 2003-08-27 |
JP2002057580A (ja) | 2002-02-22 |
DE60100646T2 (de) | 2004-06-17 |
EP1172935A1 (en) | 2002-01-16 |
DE60100646D1 (de) | 2003-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8094050B2 (en) | Bandwidth mismatch estimation in time-interleaved analog-to-digital converters | |
AU769594B2 (en) | Method and system for calibrating analog-to-digital conversion | |
US6445317B2 (en) | Adaptively calibrating analog-to-digital conversion | |
EP2207264A1 (en) | Analogue to digital converting | |
KR102390250B1 (ko) | 수신 신호 강도 표시를 위한 자동 이득 제어 | |
TW200919986A (en) | Jamming detector and jamming detecting method | |
JP3842586B2 (ja) | アナログ信号をデジタル形式に変換する方法およびアナログ/デジタルコンバータ(a/d)システム | |
US6377196B1 (en) | Method and apparatus for analog-to-digital conversion using attenuated analog signals | |
CN104579347A (zh) | 模数转换器 | |
US20050088215A1 (en) | Adjustment of amplitude and dc offsets in a digital receiver | |
KR20170079138A (ko) | 개선된 자동 이득 제어를 사용하는 블루투스 스마트 수신 방법 및 장치 | |
US10250273B2 (en) | Band specific interleaving mismatch compensation in RF ADCs | |
US8374287B2 (en) | FM detector, signal interpolation method, and related program | |
KR102268173B1 (ko) | 적응형 등화 장치 및 그 방법 | |
WO2014009196A2 (en) | Radiofrequency signal setting reaching a condition of jamming or clipping | |
JP4288458B2 (ja) | 振幅制限回路及びcdma通信装置 | |
EP2647130A1 (en) | Receiver gain adjustment to reducing an influence of a dc offset | |
CN110336547B (zh) | 一种大量程抗饱和数字式信号幅度解调方法及解调器 | |
KR101498115B1 (ko) | 디지털 방식을 이용한 주파수 측정 방법 | |
Szajnowski et al. | Implicit averaging and delay determination of random binary waveforms | |
CN115361108B (zh) | 一种超宽带高精度接收时间戳获取方法及装置 | |
US8831154B2 (en) | Radio receiver gain control | |
CN118688777A (zh) | 一种应用于干扰信道场景的多载波相位测距方法 | |
KR102243180B1 (ko) | 적응형 등화 장치 | |
JP4764356B2 (ja) | アナログデジタル変換装置及びアナログデジタル変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060328 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |