JP3837274B2 - Ａｄ変換装置 - Google Patents
Ａｄ変換装置 Download PDFInfo
- Publication number
- JP3837274B2 JP3837274B2 JP2000095824A JP2000095824A JP3837274B2 JP 3837274 B2 JP3837274 B2 JP 3837274B2 JP 2000095824 A JP2000095824 A JP 2000095824A JP 2000095824 A JP2000095824 A JP 2000095824A JP 3837274 B2 JP3837274 B2 JP 3837274B2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- signal
- circuit
- feedback circuit
- sfq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速アナログ信号をデジタル符号に変換する超電導ＡＤ（アナログ・デジタル）変換装置に関する。
【０００２】
【従来の技術】
従来、超広帯域ＡＤ変換回路を実現する回路技術の一つとして、超電導回路技術を用いた単一磁束量子（ＳＦＱ）Σ‐Δ型回路構成方式が考案されている（以下単に「Σ‐Δ型ＡＤ変換回路」という。）。このΣ‐Δ型ＡＤ変換回路では、抵抗素子とインダクタンス素子を用いて構成した積分器に蓄積された磁束を、ジョセフソン素子で構成された比較器により減少させることにより、Σ‐Δ型のＡＤ変換を実現している。
【０００３】
より具体的には前記積分器に入力される電流の一部が前記比較器に入力され、同時に所望のサンプリング間隔で単一磁束量子信号(以下「ＳＦＱ」という。)が別の信号線を介して比較回路に重畳される。この時２つの信号の和の電流が比較器のジョセフソン接合の臨界電流Icを超えると、比較器の出力にＳＦＱが一つ出力され、積分器中を流れる電流により誘起された磁束からΦ０なる磁束が減算される。ただし、Φ０は単一磁束量子（2.07 × 10-15 Wb）である。このように積分された信号を減算（差分）することでΣ‐Δ変調が実現される。出力信号はΣ‐Δ変調されたＳＦＱパルス列となる。
【０００４】
前述のΣ‐Δ型ＡＤ変換回路は１次型と言われるもので被測定信号がサンプリングされる際に混入する量子化ノイズの周波数分布が正弦三角関数になっている。ところで、この量子化ノイズの周波数分布を１次ではなく、２次以上の正弦三角関数とすることで更に信号対雑音比を改善するΣ‐Δ型ＡＤ変換方式がこの他に考案されている（高次Σ‐Δ型ＡＤ変換方式）。
【０００５】
この方式においては前述の積分器が２つ（２次型の場合）継続接続されており、被測定信号源側から見て後段の積分器とそれに続くジョセフソン接合は前述の１次のΣ‐Δ型ＡＤ変換器を構成している。
【０００６】
更に２次のΣ‐Δ型ＡＤ変換器では、２つの積分器の間に前段の積分器へＳＦＱを帰還させるための帰還用ジョセフソン接合が設けられており、比較器の出力に対応して１つまたは複数個のＳＦＱを帰還させる構造を有している。この方式の２次Σ‐Δ型ＡＤ変換器では、１次型において行われる積分・差分操作が２回にわたって行われるため量子化ノイズの周波数分布が正弦三角関数の２乗に従うようになり、更に信号対雑音比が改善することが出来る。
【０００７】
【発明が解決しようとする課題】
然し乍ら、従来技術によれば、例えば２次Σ‐Δ型ＡＤ変換回路では、前述の１ＳＦＱの帰還に加えて、前段積分器と後段積分器の間に両積分器に流れる電流量の比に応じた個数のＳＦＱを帰還する必要があり、実用的な多くの回路の場合、この値は１０〜１００ＳＦＱ程度である。
【０００８】
しかし、この方式を採用すると、その処理が終了するまで次のサンプリングを待機させる必要がある為、ＡＤ変換時のサンプリング間隔を増大させ、測定帯域の狭帯域化を招いてしまう（一般的に、ＡＤのサンプリング周期をfsとすると、測定帯域は1/2fsとなる。）。
【０００９】
加えて、前段積分器には後段積分器に比べて１０倍以上の電流が印加される場合があり、前述の帰還用ジョセフソン接合の臨界電流はこの値以上に設定することが必要になる。この場合、帰還回路へＳＦＱを伝達するジョセフソン伝送線路中のインダクタンスの設計値が、微細加工上許容される限度を超えて小さくなってしまうという問題点があった。
【００１０】
従って、本発明は、超電導Σ‐Δ型ＡＤ変換装置において、多数のＳＦＱが帰還される間の待ち時間を短縮したうえで、大きなフィードバック利得を発生させ、しかも帰還用ジョセフソン接合の臨界電流の問題を解決する、新規の回路構成を提供せんとするものである。
【００１１】
【課題を解決するための手段】
本発明のＡＤ変換装置は、第１積分器と、第１積分器と並列に配置された第２積分器と、第１積分器、及び第２積分器の後に配置された最終積分器と、該最終積分器の後に配置された信号標本化用比較器と、前記第１積分器への第１信号帰還回路と、前記第２積分器への第２信号帰還回路と、前記最終積分器への第３信号帰還回路と、からなり、前記第１積分器、前記第２積分器、前記最終積分器、前記第１信号帰還回路、前記第２信号帰還回路および前記第３信号帰還回路は、それぞれ、単一磁束量子回路で構成されており、前記第１積分器および前記第２積分器には、同じ位相の入力信号が入力され、前記第１積分器、前記第２積分器および前記最終積分器でそれぞれ積分された入力信号を、前記信号標本化用比較器によって標本化し、その標本化された信号を前記第１信号帰還回路、前記第２信号帰還回路および前記第３信号帰還回路でそれぞれ帰還させることで、２次のΣ−Δ型ＡＤ変調を行うことを特徴とする。
【００１２】
また、本発明のＡＤ変換装置は、前記最終積分器の前段に配置される並列に分割された第１積分器、及び第２積分器以外に、更に１つ以上の並列に配置された積分器を備え、その各々に信号帰還回路を備えることを特徴とする。
【００１５】
【発明の実施の形態】
本発明の好適な実施の形態を図１乃至図５に従って説明する。
【００１６】
図１は、本発明におけるＡＤ変換装置の回路構成図である。
【００１７】
図１において、信号源（１）から第１積分器（２）及び第２積分器（３）に信号が入力される。この各々の積分器中で入力信号の積分が行われる。積分された信号は最終積分器（４）に入力され２回目の積分操作が行われる。
【００１８】
この二重積分された信号は続いて信号標本化用比較器（以下単に「比較器」という。）（５）に入力される。標本化された信号は出力信号（９）として出力されると同時に、最終積分器への信号帰還回路（６）、第１積分器への信号帰還回路（７）及び第２積分器への信号帰還回路（８）に伝達され、各々の帰還回路は対応する積分器への信号帰還を行う。
【００１９】
次に図２は、図１に示した回路構成の具体的な回路図である。
【００２０】
以下に典型的な動作条件と回路パラメータを示す。図２中では直流バイアス電源は矢印で示されている。また、ジョセフソン接合は「×」で示されている。図２中でジョセフソン接合ＪＣｅ及びＪｅｘ（ｘは数）と記載されたすべての接合の臨界電流の典型的な値は100 μAにセットされている。この値には±30%のマージンが存在する。
【００２１】
また、ジョセフソン接合JG1及びJG2などの接地されていないジョセフソン接合の臨界電流の典型的な値は500 μAにセットされている。その他のジョセフソン接合の臨界電流の典型的な値は200 μAにセットされている。この値には±30%のマージンが存在する。L1及びL2と記載されたインダクタンスの値は50 pHである。L3と記載されたインダクタンスの値は10 pHである。
【００２２】
L4及びL8と記載されたインダクタンスは15 pHである。この値は両インダクタンス前後のジョセフソン接合の臨界電流Iｃとの積L・IcがΦ０＜L・Ic〜1.5Φ０の関係を保持する範囲で変動しても良い。その他の接地されたジョセフソン接合を連結するインダクタンスの典型的な値は5 pHである。この値は記載されたインダクタンス前後のジョセフソン接合の臨界電流Iｃとの積L・Icが〜0.5Φ０＜Φ０の関係を保持する範囲で変動しても良い。
【００２３】
また、帰還回路（１５）及び（１６）中の接地されていないジョセフソン接合を連結するインダクタンスの典型的な値は１pHである。この値は前述の接地されていないジョセフソン接合を連結する２つのインダクタンスの和をL'とした時、臨界電流Icとの積L'・IcがL'・Ic 〜0.5Φ０＜Φ０の関係を保持する範囲で変動しても良い。
【００２４】
インダクタンスＬ４及びＬ５とＬ６及びＬ７はそれぞれ相互的に結合されている。また、R1及びR2と記載された抵抗の値は5 mΩであり、R3と記載された抵抗の値は1 mΩである。バイアス電流の典型的な値は160μA である。この値は回路作製時の素子特性のばらつきにより、±50%の範囲で調整される。図２のクロック信号発生源ＣＬＫ１はオン時には300μA、オフ時には0 Aの信号を交互に発生する。 典型的なクロック周波数は10 GHz〜20 GHzである。より具体的には、例えばクロック周波数10 GHzの場合、時刻０から25 psまでの時間をオン、時刻25 psから100 psまでの時間をオフといった動作を100 ps時間毎に繰り返す。
【００２５】
同様にＣＬＫ２は電流源はオン時には300μA、オフ時には0 Aの信号を交互に発生するが、ＣＬＫ１とは信号オン時の位相が異なる。より具体的には、例えばクロック周波数１０ＧＨｚの場合、時刻０ psから50 psまでの時間をオフ、時刻50psから75psまでの時間をオン、時刻75 psから100 psまでの時間をオフといった動作を100 ps時間毎に繰り返す。
【００２６】
一方、ＣＬＫ３はＣＬＫ１及び２の５倍のクロック周波数を持つ信号を供給する。より具体的には、例えばクロック周波数５０ＧＨｚの場合（ＣＬＫ１，ＣＬＫ２の５倍）、時刻０から10 psまでの時間をオン、時刻10 psから20 psまでの時間をオフという動作を20 ps時間毎に繰り返す。
【００２７】
次にこの回路の動作を説明する。
【００２８】
まず、最初ににクロック用磁束量子パルス発生回路（１７）の説明を行う。外部クロック信号源ＣＬＫ１がオンになり、Ｊ１のへの印加電流がＪ１の臨界電流を超えるとＪ１が連続的にＳＦＱパルスを発生する。ＳＦＱパルスの最大発生周期はＪ１の臨界電流Icと常伝導抵抗Rnの積を、磁束量子Φ０で割った値となる。典型的にはこの値は100 GHzから200 GHz程度の値となり、以下の回路動作に対して十分な速度を有する。発生した一連のＳＦＱのうち先頭のＳＦＱはＪＳ１をスイッチし、ＪＳ１−Ｌ８−ＪＳ２のループに１ＳＦＱが捕獲される。
【００２９】
２番目以降のＳＦＱパルスはエスケープ用ジョセフソン接合Ｊｅ１を通って回路外に排出される。ＣＬＫ１がオフし、続いてＣＬＫ２がオンすると、Ｊ１の場合と同様にＪ２からＳＦＱパルス列が発生する。この一連のＳＦＱのうち先頭のＳＦＱはＪＳ２をスイッチし、１ＳＦＱをＪ３方向に放出する。２番目以降のＳＦＱパルスはエスケープ用ジョセフソン接合Ｊｅ２を通って回路外に排出される。この一連の動作により１クロックサイクルあたり１ＳＦＱパルスが回路中に入力される。入力されたＳＦＱパルスはＪ３をスイッチし、続いてＪ４及びＪ５をスイッチして２つのＳＦＱに分割された後、ジョセフソン伝送線路（ＪＴＬ）を介して、信号標本化用比較器（１４）、第１積分器への信号帰還回路（１５）及び第２積分器への（１６）にそれぞれ入力される。
【００３０】
次に入力信号の積分回路（１１）、（１２）及び（１３）の説明を行う。
【００３１】
最初に図２中の信号源（１０）から第一積分器（１１）及び第二積分器（１２）に被測定信号が入力される。被測定信号の周波数は100 MHzを想定している。この入力信号は第１積分器（１１）、及び第２積分器（１２）のインダクタンスＬ１及びＬ２を流れる電流量として積分される。電流Ｉと磁束Φの間にはΦ＝ＬＩなる関係が存在するので、これは磁束量が積分される事に等しい。この積分された電流は帰還回路（１５）及び（１６）中のゲートジョセフソン接合ＪＧ１及びＪＧ２を通過し、最終積分器（１３）に入力される。
【００３２】
この時、ＪＧ１及びＪＧ２を流れる電流はＪＧ１，ＪＧ２の臨界電流を超えることが無いように、入力信号は制限されている。最終積分器（１３）に入力された信号はインダクタンスＬ３を流れる電流（磁束）として積分される。このニ重積分された信号は信号標本化用比較器（１４）に入力される。
【００３３】
次に信号標本化用比較器兼最終積分器への信号帰還回路（１４）の動作について説明する。前述の積分器（１１）、（１２）及び（１３）によりニ重積分された信号は信号標本化用比較器（１４）中の比較用ジョセフソン接合ＪＣに入力される。この比較用ジョセフソン接合ＪＣにはこの他に、前述のクロック用磁束量子パルス発生回路（１７）で生成されたＳＦＱパルス（サンプリングパルス）がエスケープ用ジョセフソン接合ＪＣｅを介して入力される。前述の入力信号とサンプリングパルスによりＪＣに誘起される電流の和がＪＣの臨界電流を超える場合ＪＣがスイッチし、１つのＳＦＱパルスをＪ６方向に放出する。
【００３４】
同時に最終積分器（１３）に積分された磁束から１ＳＦＱが減算される。このＳＦＱはＪ６をスイッチし、続いてＪ８をスイッチして２つのＳＦＱに分割される。このうち一つ目のＳＦＱはＪ７をスイッチした後、ＪＴＬを介してＯＵＴ端子に１ＳＦＱを出力信号として出力する。もう一方のＳＦＱはＪ９をスイッチした後ＪＳ３をスイッチし、ＪＳ３−Ｌ４−ＪＳ４で構成されるループに保持される。
【００３５】
一方、このループの反対側の端子には前述のクロック用磁束量子パルス発生回路（１７）で生成されたＳＦＱパルスが入射され、あるクロック時にＳＦＱがセットされた場合、その次のクロックでＪＳ４がスイッチされ、保持していたＳＦＱが消去されるようになっている。もしあるクロック時にＳＦＱがセットされなっかた場合、その次のクロックによるＳＦＱはエスケープ用ジョセフソン接合Je4をスイッチし、回路外に排出される。
【００３６】
次に第１積分器への信号帰還回路（１５）と、第２積分器への信号帰還回路（１６）の動作について説明する。この二つの信号帰還回路は、その一部分を共有している。
【００３７】
外部信号源ＣＬＫ３は結合インダクタンスＬ６及びＬ７を介して、Ｊ１０−Ｌ５−Ｊ１１−Ｌ６からなる超電導ループ中に巡回電流を発生する。しかし、この巡回電流のみではジョセフソン接合Ｊ１０、Ｊ１１の臨界電流を超えることはないようにＬ６、Ｌ７の結合度が設定されている。またＣＬＫ３によるクロック信号電流は、前述のループに時計方向のみの電流を発生するように設定されている。
【００３８】
ところで前述の信号標本化用比較器からＯＵＴ出力と同時に出力されるＳＦＱはＪＳ３−Ｌ４−ＪＳ４に保持される。この時インダクタンスＬ４はＬ５と結合している為、ループＪ１０−Ｌ５−Ｊ１１−Ｌ６に時計周りの電流を誘起する。この電流に前述のＣＬＫ３による誘起電流が重畳された場合にＪ１０、続いてＪ１１がスイッチしてＳＦＱがＪＧ１及びＪＧ２方向へ入射される。この入射はＣＬＫ３電流がオンであり、かつループＪＳ３−Ｌ４−ＪＳ４にＳＦＱが保持されている時間にわたって継続される。
【００３９】
ＣＬＫ３がループＪ１０−Ｌ５−Ｊ１１−Ｌ６に誘起する電流は、ループＪＳ３−Ｌ４−ＪＳ４による誘起電流との和がこのＳＦＱが１つだけ入射される時間だけＪ１０の臨界電流を超えるように、ピークを持った波形を有している。ＳＦＱがループＪＳ３−Ｌ４−ＪＳ４に保持される時間は近似的にサンプリング間隔に等しいので、ＣＬＫ３の周波数が、ＣＬＫ１及びＣＬＫ２の周波数の５倍に設定されている場合、１ＳＦＱ出力に対応して５ＳＦＱが発生することになる。これらのＳＦＱは分岐Ｊ１２でそれぞれ２ＳＦＱに増幅されて帰還用ゲートジョセフソン接合ＪＧ１及びＪＧ２から第１積分器（１１）及び第２積分器（１２）に帰還される。これらのＳＦＱは積分器からそれぞれ５ＳＦＱの磁束を減算する。
【００４０】
以上の動作のタイムチャートを図３に示す。また、図４に、本発明における実施例に使用される積分ループ中のＳＦＱパルス信号の周期変化の積分量のグラフを示す。
【００４１】
図５(a)に、100 MHzアナログ正弦波信号を入力した場合に出力端子OUTから出力される、デジタルＳＦＱパルス列、 図５(b)にその周波数スペクトラムを示す。
【００４２】
以上の動作説明から、Σ‐Δ変調の帰還量は第１積分器、第２積分器の合計として１０ＳＦＱであり、最終積分器に対しては１ＳＦＱである。本構成で使用されたＬＲ受動積分器で、積分される入力信号のうち９割以上が抵抗部に分流されることを考えると、第１積分器、第２積分器の合計帰還量として１０ＳＦＱ、電流量に換算して（５Φ０/Ｌ１）＋（５Φ０/Ｌ２）が必要である。この帰還量を１つのゲートジョセフソン接合で実現した場合、その臨界電流は倍の１mAに設定する必要がある。そうすると、帰還用回路の接地されていないインダクタンスの設定値が0.5 pHとなり、製造上のばらつき等を考慮すれば現実的な設計値を逸脱してしまう。
【００４３】
更に１つのゲートジョセフソン接合で１０ＳＦＱを帰還させる場合には、帰還の最中は次のサンプリング操作を行うことができず、サンプリング時間の低下を招いてしまう。本発明においては明らかにこれらの問題点が解決されており、多数の（＞１０）単一磁束量子を積分回路に短時間の内に帰還させ、更に帰還用ジョセフソン接合の臨界電流を小さく押さえて回路のインダクタンス設計を容易にする新規の回路構成を提供することが可能である。
【００４４】
尚、本実施の形態に開示した手法以外に、前記記述の第１、第２積分器に加え、更に第３積分器等を追加して並列化を高め、帰還量の増加あるいは帰還用ジョセフソン接合の臨界電流の減少を図ることができる。
【００４５】
また前述の回路構成を少なくとも１つ含むような、更に高次のΣ−ΔＡＤ変換器を構成することも可能である。
【００４６】
また、回路を構成する素子は半導体でも良く、情報担体はＳＦＱに限らず超短パルス電気信号の適用が可能である。
【００４７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、２次Σ−Δ型ＡＤ変換器の初段の積分器を２並列に分割することにより、初段への信号帰還用素子の臨界電流を減少させ、かつ信号帰還量を減少させること無く信号帰還時間を短縮し、結果として高分解能の超電導Σ−ΔＡＤ変換回路を実現する事が可能になる。
【図面の簡単な説明】
【図１】本発明に用いられる回路構成図である。
【図２】本発明に用いられる回路構成方法のうち超電導単一磁束量子回路を採用した場合の回路図である。
【図３】クロック信号、出力信号、第１積分器への信号帰還信号、及び第２積分器への信号帰還信号のタイムチャートである。
【図４】本発明における実施例に使用される積分ループ中のＳＦＱパルス信号の周期変化の積分量を示すグラフである。
【図５】本発明における実施例の回路出力とその周波数スペクトラムである。
【符号の説明】
１…信号源
２…第１積分器
３…第２積分器
４…最終積分器
５…信号標本化用比較器
６…最終積分器への信号帰還回路
７…第１積分器への信号帰還回路
８…第２積分器への信号帰還回路
９…出力信号
１０…信号源
１１…第１積分器
１２…第２積分器
１３…最終積分器
１４…信号標本化用比較器
１５…第１積分器への信号帰還回路
１６…第２積分器への信号帰還回路
１７…磁束量子パルス発生回路
【発明の属する技術分野】
本発明は、高速アナログ信号をデジタル符号に変換する超電導ＡＤ（アナログ・デジタル）変換装置に関する。
【０００２】
【従来の技術】
従来、超広帯域ＡＤ変換回路を実現する回路技術の一つとして、超電導回路技術を用いた単一磁束量子（ＳＦＱ）Σ‐Δ型回路構成方式が考案されている（以下単に「Σ‐Δ型ＡＤ変換回路」という。）。このΣ‐Δ型ＡＤ変換回路では、抵抗素子とインダクタンス素子を用いて構成した積分器に蓄積された磁束を、ジョセフソン素子で構成された比較器により減少させることにより、Σ‐Δ型のＡＤ変換を実現している。
【０００３】
より具体的には前記積分器に入力される電流の一部が前記比較器に入力され、同時に所望のサンプリング間隔で単一磁束量子信号(以下「ＳＦＱ」という。)が別の信号線を介して比較回路に重畳される。この時２つの信号の和の電流が比較器のジョセフソン接合の臨界電流Icを超えると、比較器の出力にＳＦＱが一つ出力され、積分器中を流れる電流により誘起された磁束からΦ０なる磁束が減算される。ただし、Φ０は単一磁束量子（2.07 × 10-15 Wb）である。このように積分された信号を減算（差分）することでΣ‐Δ変調が実現される。出力信号はΣ‐Δ変調されたＳＦＱパルス列となる。
【０００４】
前述のΣ‐Δ型ＡＤ変換回路は１次型と言われるもので被測定信号がサンプリングされる際に混入する量子化ノイズの周波数分布が正弦三角関数になっている。ところで、この量子化ノイズの周波数分布を１次ではなく、２次以上の正弦三角関数とすることで更に信号対雑音比を改善するΣ‐Δ型ＡＤ変換方式がこの他に考案されている（高次Σ‐Δ型ＡＤ変換方式）。
【０００５】
この方式においては前述の積分器が２つ（２次型の場合）継続接続されており、被測定信号源側から見て後段の積分器とそれに続くジョセフソン接合は前述の１次のΣ‐Δ型ＡＤ変換器を構成している。
【０００６】
更に２次のΣ‐Δ型ＡＤ変換器では、２つの積分器の間に前段の積分器へＳＦＱを帰還させるための帰還用ジョセフソン接合が設けられており、比較器の出力に対応して１つまたは複数個のＳＦＱを帰還させる構造を有している。この方式の２次Σ‐Δ型ＡＤ変換器では、１次型において行われる積分・差分操作が２回にわたって行われるため量子化ノイズの周波数分布が正弦三角関数の２乗に従うようになり、更に信号対雑音比が改善することが出来る。
【０００７】
【発明が解決しようとする課題】
然し乍ら、従来技術によれば、例えば２次Σ‐Δ型ＡＤ変換回路では、前述の１ＳＦＱの帰還に加えて、前段積分器と後段積分器の間に両積分器に流れる電流量の比に応じた個数のＳＦＱを帰還する必要があり、実用的な多くの回路の場合、この値は１０〜１００ＳＦＱ程度である。
【０００８】
しかし、この方式を採用すると、その処理が終了するまで次のサンプリングを待機させる必要がある為、ＡＤ変換時のサンプリング間隔を増大させ、測定帯域の狭帯域化を招いてしまう（一般的に、ＡＤのサンプリング周期をfsとすると、測定帯域は1/2fsとなる。）。
【０００９】
加えて、前段積分器には後段積分器に比べて１０倍以上の電流が印加される場合があり、前述の帰還用ジョセフソン接合の臨界電流はこの値以上に設定することが必要になる。この場合、帰還回路へＳＦＱを伝達するジョセフソン伝送線路中のインダクタンスの設計値が、微細加工上許容される限度を超えて小さくなってしまうという問題点があった。
【００１０】
従って、本発明は、超電導Σ‐Δ型ＡＤ変換装置において、多数のＳＦＱが帰還される間の待ち時間を短縮したうえで、大きなフィードバック利得を発生させ、しかも帰還用ジョセフソン接合の臨界電流の問題を解決する、新規の回路構成を提供せんとするものである。
【００１１】
【課題を解決するための手段】
本発明のＡＤ変換装置は、第１積分器と、第１積分器と並列に配置された第２積分器と、第１積分器、及び第２積分器の後に配置された最終積分器と、該最終積分器の後に配置された信号標本化用比較器と、前記第１積分器への第１信号帰還回路と、前記第２積分器への第２信号帰還回路と、前記最終積分器への第３信号帰還回路と、からなり、前記第１積分器、前記第２積分器、前記最終積分器、前記第１信号帰還回路、前記第２信号帰還回路および前記第３信号帰還回路は、それぞれ、単一磁束量子回路で構成されており、前記第１積分器および前記第２積分器には、同じ位相の入力信号が入力され、前記第１積分器、前記第２積分器および前記最終積分器でそれぞれ積分された入力信号を、前記信号標本化用比較器によって標本化し、その標本化された信号を前記第１信号帰還回路、前記第２信号帰還回路および前記第３信号帰還回路でそれぞれ帰還させることで、２次のΣ−Δ型ＡＤ変調を行うことを特徴とする。
【００１２】
また、本発明のＡＤ変換装置は、前記最終積分器の前段に配置される並列に分割された第１積分器、及び第２積分器以外に、更に１つ以上の並列に配置された積分器を備え、その各々に信号帰還回路を備えることを特徴とする。
【００１５】
【発明の実施の形態】
本発明の好適な実施の形態を図１乃至図５に従って説明する。
【００１６】
図１は、本発明におけるＡＤ変換装置の回路構成図である。
【００１７】
図１において、信号源（１）から第１積分器（２）及び第２積分器（３）に信号が入力される。この各々の積分器中で入力信号の積分が行われる。積分された信号は最終積分器（４）に入力され２回目の積分操作が行われる。
【００１８】
この二重積分された信号は続いて信号標本化用比較器（以下単に「比較器」という。）（５）に入力される。標本化された信号は出力信号（９）として出力されると同時に、最終積分器への信号帰還回路（６）、第１積分器への信号帰還回路（７）及び第２積分器への信号帰還回路（８）に伝達され、各々の帰還回路は対応する積分器への信号帰還を行う。
【００１９】
次に図２は、図１に示した回路構成の具体的な回路図である。
【００２０】
以下に典型的な動作条件と回路パラメータを示す。図２中では直流バイアス電源は矢印で示されている。また、ジョセフソン接合は「×」で示されている。図２中でジョセフソン接合ＪＣｅ及びＪｅｘ（ｘは数）と記載されたすべての接合の臨界電流の典型的な値は100 μAにセットされている。この値には±30%のマージンが存在する。
【００２１】
また、ジョセフソン接合JG1及びJG2などの接地されていないジョセフソン接合の臨界電流の典型的な値は500 μAにセットされている。その他のジョセフソン接合の臨界電流の典型的な値は200 μAにセットされている。この値には±30%のマージンが存在する。L1及びL2と記載されたインダクタンスの値は50 pHである。L3と記載されたインダクタンスの値は10 pHである。
【００２２】
L4及びL8と記載されたインダクタンスは15 pHである。この値は両インダクタンス前後のジョセフソン接合の臨界電流Iｃとの積L・IcがΦ０＜L・Ic〜1.5Φ０の関係を保持する範囲で変動しても良い。その他の接地されたジョセフソン接合を連結するインダクタンスの典型的な値は5 pHである。この値は記載されたインダクタンス前後のジョセフソン接合の臨界電流Iｃとの積L・Icが〜0.5Φ０＜Φ０の関係を保持する範囲で変動しても良い。
【００２３】
また、帰還回路（１５）及び（１６）中の接地されていないジョセフソン接合を連結するインダクタンスの典型的な値は１pHである。この値は前述の接地されていないジョセフソン接合を連結する２つのインダクタンスの和をL'とした時、臨界電流Icとの積L'・IcがL'・Ic 〜0.5Φ０＜Φ０の関係を保持する範囲で変動しても良い。
【００２４】
インダクタンスＬ４及びＬ５とＬ６及びＬ７はそれぞれ相互的に結合されている。また、R1及びR2と記載された抵抗の値は5 mΩであり、R3と記載された抵抗の値は1 mΩである。バイアス電流の典型的な値は160μA である。この値は回路作製時の素子特性のばらつきにより、±50%の範囲で調整される。図２のクロック信号発生源ＣＬＫ１はオン時には300μA、オフ時には0 Aの信号を交互に発生する。 典型的なクロック周波数は10 GHz〜20 GHzである。より具体的には、例えばクロック周波数10 GHzの場合、時刻０から25 psまでの時間をオン、時刻25 psから100 psまでの時間をオフといった動作を100 ps時間毎に繰り返す。
【００２５】
同様にＣＬＫ２は電流源はオン時には300μA、オフ時には0 Aの信号を交互に発生するが、ＣＬＫ１とは信号オン時の位相が異なる。より具体的には、例えばクロック周波数１０ＧＨｚの場合、時刻０ psから50 psまでの時間をオフ、時刻50psから75psまでの時間をオン、時刻75 psから100 psまでの時間をオフといった動作を100 ps時間毎に繰り返す。
【００２６】
一方、ＣＬＫ３はＣＬＫ１及び２の５倍のクロック周波数を持つ信号を供給する。より具体的には、例えばクロック周波数５０ＧＨｚの場合（ＣＬＫ１，ＣＬＫ２の５倍）、時刻０から10 psまでの時間をオン、時刻10 psから20 psまでの時間をオフという動作を20 ps時間毎に繰り返す。
【００２７】
次にこの回路の動作を説明する。
【００２８】
まず、最初ににクロック用磁束量子パルス発生回路（１７）の説明を行う。外部クロック信号源ＣＬＫ１がオンになり、Ｊ１のへの印加電流がＪ１の臨界電流を超えるとＪ１が連続的にＳＦＱパルスを発生する。ＳＦＱパルスの最大発生周期はＪ１の臨界電流Icと常伝導抵抗Rnの積を、磁束量子Φ０で割った値となる。典型的にはこの値は100 GHzから200 GHz程度の値となり、以下の回路動作に対して十分な速度を有する。発生した一連のＳＦＱのうち先頭のＳＦＱはＪＳ１をスイッチし、ＪＳ１−Ｌ８−ＪＳ２のループに１ＳＦＱが捕獲される。
【００２９】
２番目以降のＳＦＱパルスはエスケープ用ジョセフソン接合Ｊｅ１を通って回路外に排出される。ＣＬＫ１がオフし、続いてＣＬＫ２がオンすると、Ｊ１の場合と同様にＪ２からＳＦＱパルス列が発生する。この一連のＳＦＱのうち先頭のＳＦＱはＪＳ２をスイッチし、１ＳＦＱをＪ３方向に放出する。２番目以降のＳＦＱパルスはエスケープ用ジョセフソン接合Ｊｅ２を通って回路外に排出される。この一連の動作により１クロックサイクルあたり１ＳＦＱパルスが回路中に入力される。入力されたＳＦＱパルスはＪ３をスイッチし、続いてＪ４及びＪ５をスイッチして２つのＳＦＱに分割された後、ジョセフソン伝送線路（ＪＴＬ）を介して、信号標本化用比較器（１４）、第１積分器への信号帰還回路（１５）及び第２積分器への（１６）にそれぞれ入力される。
【００３０】
次に入力信号の積分回路（１１）、（１２）及び（１３）の説明を行う。
【００３１】
最初に図２中の信号源（１０）から第一積分器（１１）及び第二積分器（１２）に被測定信号が入力される。被測定信号の周波数は100 MHzを想定している。この入力信号は第１積分器（１１）、及び第２積分器（１２）のインダクタンスＬ１及びＬ２を流れる電流量として積分される。電流Ｉと磁束Φの間にはΦ＝ＬＩなる関係が存在するので、これは磁束量が積分される事に等しい。この積分された電流は帰還回路（１５）及び（１６）中のゲートジョセフソン接合ＪＧ１及びＪＧ２を通過し、最終積分器（１３）に入力される。
【００３２】
この時、ＪＧ１及びＪＧ２を流れる電流はＪＧ１，ＪＧ２の臨界電流を超えることが無いように、入力信号は制限されている。最終積分器（１３）に入力された信号はインダクタンスＬ３を流れる電流（磁束）として積分される。このニ重積分された信号は信号標本化用比較器（１４）に入力される。
【００３３】
次に信号標本化用比較器兼最終積分器への信号帰還回路（１４）の動作について説明する。前述の積分器（１１）、（１２）及び（１３）によりニ重積分された信号は信号標本化用比較器（１４）中の比較用ジョセフソン接合ＪＣに入力される。この比較用ジョセフソン接合ＪＣにはこの他に、前述のクロック用磁束量子パルス発生回路（１７）で生成されたＳＦＱパルス（サンプリングパルス）がエスケープ用ジョセフソン接合ＪＣｅを介して入力される。前述の入力信号とサンプリングパルスによりＪＣに誘起される電流の和がＪＣの臨界電流を超える場合ＪＣがスイッチし、１つのＳＦＱパルスをＪ６方向に放出する。
【００３４】
同時に最終積分器（１３）に積分された磁束から１ＳＦＱが減算される。このＳＦＱはＪ６をスイッチし、続いてＪ８をスイッチして２つのＳＦＱに分割される。このうち一つ目のＳＦＱはＪ７をスイッチした後、ＪＴＬを介してＯＵＴ端子に１ＳＦＱを出力信号として出力する。もう一方のＳＦＱはＪ９をスイッチした後ＪＳ３をスイッチし、ＪＳ３−Ｌ４−ＪＳ４で構成されるループに保持される。
【００３５】
一方、このループの反対側の端子には前述のクロック用磁束量子パルス発生回路（１７）で生成されたＳＦＱパルスが入射され、あるクロック時にＳＦＱがセットされた場合、その次のクロックでＪＳ４がスイッチされ、保持していたＳＦＱが消去されるようになっている。もしあるクロック時にＳＦＱがセットされなっかた場合、その次のクロックによるＳＦＱはエスケープ用ジョセフソン接合Je4をスイッチし、回路外に排出される。
【００３６】
次に第１積分器への信号帰還回路（１５）と、第２積分器への信号帰還回路（１６）の動作について説明する。この二つの信号帰還回路は、その一部分を共有している。
【００３７】
外部信号源ＣＬＫ３は結合インダクタンスＬ６及びＬ７を介して、Ｊ１０−Ｌ５−Ｊ１１−Ｌ６からなる超電導ループ中に巡回電流を発生する。しかし、この巡回電流のみではジョセフソン接合Ｊ１０、Ｊ１１の臨界電流を超えることはないようにＬ６、Ｌ７の結合度が設定されている。またＣＬＫ３によるクロック信号電流は、前述のループに時計方向のみの電流を発生するように設定されている。
【００３８】
ところで前述の信号標本化用比較器からＯＵＴ出力と同時に出力されるＳＦＱはＪＳ３−Ｌ４−ＪＳ４に保持される。この時インダクタンスＬ４はＬ５と結合している為、ループＪ１０−Ｌ５−Ｊ１１−Ｌ６に時計周りの電流を誘起する。この電流に前述のＣＬＫ３による誘起電流が重畳された場合にＪ１０、続いてＪ１１がスイッチしてＳＦＱがＪＧ１及びＪＧ２方向へ入射される。この入射はＣＬＫ３電流がオンであり、かつループＪＳ３−Ｌ４−ＪＳ４にＳＦＱが保持されている時間にわたって継続される。
【００３９】
ＣＬＫ３がループＪ１０−Ｌ５−Ｊ１１−Ｌ６に誘起する電流は、ループＪＳ３−Ｌ４−ＪＳ４による誘起電流との和がこのＳＦＱが１つだけ入射される時間だけＪ１０の臨界電流を超えるように、ピークを持った波形を有している。ＳＦＱがループＪＳ３−Ｌ４−ＪＳ４に保持される時間は近似的にサンプリング間隔に等しいので、ＣＬＫ３の周波数が、ＣＬＫ１及びＣＬＫ２の周波数の５倍に設定されている場合、１ＳＦＱ出力に対応して５ＳＦＱが発生することになる。これらのＳＦＱは分岐Ｊ１２でそれぞれ２ＳＦＱに増幅されて帰還用ゲートジョセフソン接合ＪＧ１及びＪＧ２から第１積分器（１１）及び第２積分器（１２）に帰還される。これらのＳＦＱは積分器からそれぞれ５ＳＦＱの磁束を減算する。
【００４０】
以上の動作のタイムチャートを図３に示す。また、図４に、本発明における実施例に使用される積分ループ中のＳＦＱパルス信号の周期変化の積分量のグラフを示す。
【００４１】
図５(a)に、100 MHzアナログ正弦波信号を入力した場合に出力端子OUTから出力される、デジタルＳＦＱパルス列、 図５(b)にその周波数スペクトラムを示す。
【００４２】
以上の動作説明から、Σ‐Δ変調の帰還量は第１積分器、第２積分器の合計として１０ＳＦＱであり、最終積分器に対しては１ＳＦＱである。本構成で使用されたＬＲ受動積分器で、積分される入力信号のうち９割以上が抵抗部に分流されることを考えると、第１積分器、第２積分器の合計帰還量として１０ＳＦＱ、電流量に換算して（５Φ０/Ｌ１）＋（５Φ０/Ｌ２）が必要である。この帰還量を１つのゲートジョセフソン接合で実現した場合、その臨界電流は倍の１mAに設定する必要がある。そうすると、帰還用回路の接地されていないインダクタンスの設定値が0.5 pHとなり、製造上のばらつき等を考慮すれば現実的な設計値を逸脱してしまう。
【００４３】
更に１つのゲートジョセフソン接合で１０ＳＦＱを帰還させる場合には、帰還の最中は次のサンプリング操作を行うことができず、サンプリング時間の低下を招いてしまう。本発明においては明らかにこれらの問題点が解決されており、多数の（＞１０）単一磁束量子を積分回路に短時間の内に帰還させ、更に帰還用ジョセフソン接合の臨界電流を小さく押さえて回路のインダクタンス設計を容易にする新規の回路構成を提供することが可能である。
【００４４】
尚、本実施の形態に開示した手法以外に、前記記述の第１、第２積分器に加え、更に第３積分器等を追加して並列化を高め、帰還量の増加あるいは帰還用ジョセフソン接合の臨界電流の減少を図ることができる。
【００４５】
また前述の回路構成を少なくとも１つ含むような、更に高次のΣ−ΔＡＤ変換器を構成することも可能である。
【００４６】
また、回路を構成する素子は半導体でも良く、情報担体はＳＦＱに限らず超短パルス電気信号の適用が可能である。
【００４７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、２次Σ−Δ型ＡＤ変換器の初段の積分器を２並列に分割することにより、初段への信号帰還用素子の臨界電流を減少させ、かつ信号帰還量を減少させること無く信号帰還時間を短縮し、結果として高分解能の超電導Σ−ΔＡＤ変換回路を実現する事が可能になる。
【図面の簡単な説明】
【図１】本発明に用いられる回路構成図である。
【図２】本発明に用いられる回路構成方法のうち超電導単一磁束量子回路を採用した場合の回路図である。
【図３】クロック信号、出力信号、第１積分器への信号帰還信号、及び第２積分器への信号帰還信号のタイムチャートである。
【図４】本発明における実施例に使用される積分ループ中のＳＦＱパルス信号の周期変化の積分量を示すグラフである。
【図５】本発明における実施例の回路出力とその周波数スペクトラムである。
【符号の説明】
１…信号源
２…第１積分器
３…第２積分器
４…最終積分器
５…信号標本化用比較器
６…最終積分器への信号帰還回路
７…第１積分器への信号帰還回路
８…第２積分器への信号帰還回路
９…出力信号
１０…信号源
１１…第１積分器
１２…第２積分器
１３…最終積分器
１４…信号標本化用比較器
１５…第１積分器への信号帰還回路
１６…第２積分器への信号帰還回路
１７…磁束量子パルス発生回路
Claims (2)
- 第１積分器と、
第１積分器と並列に配置された第２積分器と、
第１積分器、及び第２積分器の後に配置された最終積分器と、
該最終積分器の後に配置された信号標本化用比較器と、
前記第１積分器への第１信号帰還回路と、
前記第２積分器への第２信号帰還回路と、
前記最終積分器への第３信号帰還回路と、からなり、
前記第１積分器、前記第２積分器、前記最終積分器、前記第１信号帰還回路、前記第２信号帰還回路および前記第３信号帰還回路は、それぞれ、単一磁束量子回路で構成されており、
前記第１積分器および前記第２積分器には、同じ位相の入力信号が入力され、
前記第１積分器、前記第２積分器および前記最終積分器でそれぞれ積分された前記入力信号を、前記信号標本化用比較器によって標本化し、その標本化された信号を前記第１信号帰還回路、前記第２信号帰還回路および前記第３信号帰還回路でそれぞれ帰還させることで、２次のΣ−Δ型ＡＤ変調を行うことを特徴とするＡＤ変換装置。 - 請求項１に記載されたＡＤ変換装置において、
前記最終積分器の前段に配置される並列に分割された第１積分器、及び第２積分器以外に、更に１つ以上の並列に配置された積分器を備え、その各々に信号帰還回路を備えることを特徴とするＡＤ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095824A JP3837274B2 (ja) | 2000-03-30 | 2000-03-30 | Ａｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095824A JP3837274B2 (ja) | 2000-03-30 | 2000-03-30 | Ａｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001285071A JP2001285071A (ja) | 2001-10-12 |
| JP3837274B2 true JP3837274B2 (ja) | 2006-10-25 |
Family
ID=18610673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000095824A Expired - Fee Related JP3837274B2 (ja) | 2000-03-30 | 2000-03-30 | Ａｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3837274B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9391656B2 (en) * | 2014-08-11 | 2016-07-12 | Syntropy Systems, Llc | Distributed noise shaping apparatus |
-
2000
- 2000-03-30 JP JP2000095824A patent/JP3837274B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001285071A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10659075B2 (en) | Superconductor analog to digital converter | |
| US7598897B2 (en) | Superconductor analog-to-digital converter | |
| Mukhanov et al. | Superconductor analog-to-digital converters | |
| CN105432020B (zh) | 具有主dac反馈延迟的量化噪声耦合δ-σadc | |
| US7378865B2 (en) | Superconducting circuit for generating pulse signal | |
| EP0551690A1 (en) | Multiplexed sigma-delta a/d converter | |
| JP2700649B2 (ja) | 超伝導アナログ・デジタル変換器 | |
| US7982646B2 (en) | Method and apparatus for matched quantum accurate feedback DACs | |
| US7501877B2 (en) | Superconducting single flux quantum modulator circuit | |
| US7038604B2 (en) | Superconducting multi-stage sigma-delta modulator | |
| US6608581B1 (en) | Superconductor modulator with very high sampling rate for analog to digital converters | |
| US6388600B1 (en) | Asynchronous superconductor serial multiply-accumulator | |
| JP3837274B2 (ja) | Ａｄ変換装置 | |
| Semenov | Digital SQUIDs: New definitions and results | |
| Suzuki et al. | Investigation of a 5-bit Flash-Type SFQ A/D Converter Using 10$\hbox {kA/cm}^{2} $ Niobium Process and Locally Isolated Grounds | |
| Miller et al. | Flux quantum sigma-delta analog-to-digital converters for rf signals | |
| US9893741B2 (en) | Amplifier sharing technique for power reduction in analog-to-digital converter | |
| Ren et al. | Low-pass delta-delta-sigma ADC | |
| JP3325545B2 (ja) | 超電導シグマデルタ変調器 | |
| Yuh et al. | An experimental digital SQUID with large dynamic range and low noise | |
| Koch et al. | A NRZ-output amplifier for RSFQ circuits | |
| Miller et al. | Superconducting sigma-delta analog-to-digital converters | |
| Brock et al. | Design and testing of QOS comparators for an RSFQ based analog to digital converter | |
| Maezawa et al. | Analog-to-digital converter based on RSFQ technology for radio astronomy applications | |
| JPH05267730A (ja) | 超電導アナログ．デジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |