JP3833941B2 - スイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプ - Google Patents
スイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプ Download PDFInfo
- Publication number
- JP3833941B2 JP3833941B2 JP2002010074A JP2002010074A JP3833941B2 JP 3833941 B2 JP3833941 B2 JP 3833941B2 JP 2002010074 A JP2002010074 A JP 2002010074A JP 2002010074 A JP2002010074 A JP 2002010074A JP 3833941 B2 JP3833941 B2 JP 3833941B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dither
- signal generator
- switching
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、クロックに合わせて入力信号を２値スイッチング信号に変換するスイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプに関するものである。
【０００２】
【従来の技術】
スイッチング信号発生器は、スイッチング電源、デジタルアンプ、ＡＤコンバータその他スイッチング動作をする装置に用いられる。従来例では、スイッチング信号発生器を備えたスイッチング電源について説明する。スイッチング電源を図１に示す。
【０００３】
このスイッチング電源は、平滑回路２を備え、この平滑回路２の出力側に、負荷３に出力された電圧と基準電圧の差分電圧を増幅する誤差増幅回路４を介して、ΔΣ変調やパルス幅変調するスイッチング信号発生器を接続し、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅した信号をスイッチング信号発生器５に入力するように構成してある。
【０００４】
従来のスイッチング電源に備えたスイッチング信号発生器の一例を示す回路図を図８に示す。また、このＦＦＴ図を図９及び図１０に示す。このスイッチング信号発生器は、変調器１１とクロック回路１２とを備えてあり、クロック回路１２からクロック信号を出力し、変調器１１に入力信号とクロック信号とを入力して、この変調器１１の出力信号をパワースイッチング素子１に供給するように構成してある。
【０００５】
以上のように構成してあるスイッチング電源を動作させると、図９に示すように、出力に平滑回路２では取りきれないノイズピークが発生するという問題点があった。
【０００６】
この問題点を解決すべく、変調器１１にディザー信号を加えることで、図１０に示すように、全体のノイズピークを落とすことができるようになった。しかし、この場合、ディザー信号は平滑回路２で取れないため、出力にディザーがそのまま残るという問題点があった。
【０００７】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、出力ノイズピークが低減するとともに、量子化誤差が減少し、出力にディザー信号が含まれていない良好なスイッチング信号を発生させるスイッチング信号発生器及びこれを備えたスイッチング電源、並びに、スイッチング信号発生器を備えたデジタルアンプを提供する。
【０００８】
【課題を解決しようとする手段】
上記目的を達成するためになされた請求項１から６記載の発明は、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、前記ディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力し、加算信号のディザーとクロック信号のディザーとを打ち消し合うように構成したことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザー信号が打ち消し合い、良好なスイッチング信号を発生させることを可能にした。
【０００９】
本発明によるスイッチング信号発生器は、信号発生器に、入力信号にディザー信号を加算した信号を入力するとともに、このディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力し、加算信号のディザーとクロック信号のディザーとを打ち消し合うように構成したことにより、ΔΣ変調器、パルス幅変調器その他変調器を用いたスイッチング信号発生器にも採用することが可能であり、バリエーションに富んだスイッチング信号発生器並びにこのスイッチング信号発生器を備えたスイッチング電源やデジタルアンプを提供することを可能にした。
【００１０】
本発明に係るスイッチング電源は、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の位相をずらし、この信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力するスイッチング信号発生器を設けたことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザーを打ち消し合い、良好なスイッチング信号を発生させるスイッチング電源を提供することを可能にした。
【００１１】
本発明に係るデジタルアンプは、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の位相をずらし、この信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力するスイッチング信号発生器を設けたことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザーを打ち消し合い、良好なスイッチング信号を発生させるスイッチング電源を提供することを可能にした。
【００１２】
【発明の実施の形態】
以下、添付図面を用いて本発明に係るスイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプの実施形態を説明する。図１は本発明スイッチング信号発生器を備えたスイッチング電源のブロック図を示し、本発明スイッチング信号発生器の一実施例の基本構成図を図２に示す。図３はこの実施例の電源出力ＦＦＴ図を示してある。
【００１３】
図１に示すスイッチング電源は、平滑回路２を備え、この平滑回路２の出力側に、負荷３に出力された電圧と基準電圧の差分電圧を増幅する誤差増幅回路４を介して、ΔΣ変調、パルス幅その他の変調手段で変調するスイッチング信号発生器５を接続し、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅した信号をスイッチング信号発生器５に入力するように構成してある。
【００１４】
本実施例に係るスイッチング信号発生器５は、図２に示すように、変調器１１と、クロック信号発生器１２と、加算器１３とを備えてある。加算器１３にスイッチング入力信号とディザー信号とを入力するように構成してあり、これらを加算して、変調器１１に出力するようにしてある。クロック信号発生器１２は、加算器１３に入力するディザー信号に合わせて周波数が変動する信号をクロック信号として入力して、変調器１１に出力するようにしてある。変調器１１に加算器１３から出力する入力信号とクロック信号発生器１２から出力するクロック信号とを入力して、この変調器１１の出力信号をパワースイッチング素子１に供給するように構成してある。
【００１５】
以上のように構成してあるスイッチング信号発生器は、以下のような作用をする。まず、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅する。誤差増幅回路４により増幅した差分電圧に、ディザー信号を加算器１３で加算して加算信号を変調器１１に出力する。一方、このディザー信号をクロック信号発生器１２に入力する。クロック信号発生器１２に入力したディザー信号に含まれるディザーの位相を前記加算信号に含まれるディザーと逆位相の関係になるようにずらし、このディザーを含むクロック信号を変調器１１に入力する。ディザーを含む加算信号とディザーを含むクロック信号とを変調器１１に入力することにより、特定周波数におけるノイズピークを著しく低減させる。また、加算信号に含むディザーとクロック信号に含むディザーによりディザーを打ち消し合い、図３に示すように、良好なスイッチング信号をパワースイッチング素子１に供給することができる。
【００１６】
続いて、このスイッチング信号発生器５の具体的構成を図４に示す。図４に示すスイッチング信号発生器はΔΣ変調方式を採用している。このスイッチング信号発生器は、ディザー信号発生器２１と、位相変換器２２と、電圧周波数変換器２３と、減衰器２４と、ΔΣ変調器２５とを設けてある。ディザー信号発生器２１は、位相変換器２２及び減衰器２４に接続してある。減衰器２４はΔΣ変調器２５に設けた加算器２６に接続してあり、ディザー信号を減衰器２４で減衰して、この信号を加算器２６に入力できるようにしてある。
【００１７】
ディザー信号発生器２１で発生したディザー信号は、位相変換器２２に入力され、この位相変換器２２でディザー信号に含まれるディザーの位相を加算器２６から入力された信号と逆位相の関係になるようにずらすようにしてある。また、この位相変換器２２に電圧周波数変換器２３を接続してあり、位相がずれたディザー信号の電圧を周波数に変換してクロック信号として入力し、ΔΣ変調器２５に入力するようにしてある。
【００１８】
ΔΣ変調器２５は加算器２６と積分器２７と量子化器２８とを設けてある。加算器２６はスイッチング入力信号を入力し、スイッチング入力信号とディザー信号とを加算するように構成してある。加算器 ２６の出力側に積分器２７を接続してあり、スイッチング入力信号とディザー信号とを加算した信号を積分するようにしてある。また。積分器２７は量子化器２８に接続し、量子化器２８は積分信号を入力するようにしてある。また、この量子化器２８は電圧周波数変換器２３と接続し、逆位相したディザー信号を含むクロック信号を入力できるようにしてある。この量子化器２８はパワースイッチング素子１に接続し、このΔΣ変調器２５の出力信号をパワースイッチング素子１に供給するように構成してあるとともに、この量子化器２８の出力側にフィードバック経路２９を設けてあり、加算器２６に接続し、このフィードバックされた信号が負の信号として加算信号を減算することにより、加算信号を補正するように構成してある。
【００１９】
以上のように構成してあるスイッチング信号発生器は、以下のような作用をする。まず、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅する。誤差増幅回路４により増幅した差分電圧として加算器２６に入力する。ディザー信号発生器２１で発生したディザー信号を減衰器２４で減衰し、この信号を加算器２６に入力し、差分電圧にこの信号を加算器２６で加算して加算信号を積分器２７に入力し、この加算信号を積分して、量子化器２８に入力する。
【００２０】
一方、ディザー信号発生器２１で発生したディザー信号に含まれるディザーの位相を位相変換器２２で前記加算信号に含まれるディザーと逆位相の関係になるようにずらし、この信号を電圧周波数変換器２３に入力する。この電圧周波数変換器２３では、位相をずらしたディザーの電圧信号を周波数信号に変換し、ディザーを含んだクロック信号を、量子化器２８に入力する。量子化器２８は、前記積分信号と、位相をずらしたディザーを含むクロック信号を入力し、特定周波数におけるノイズピークを著しく低減させるようになる。また、加算信号に含まれるディザーとこのディザーと逆位相の関係にあるクロック信号のディザーを掛け合わせることによりディザーが打ち消し合い、図３に示すように、良好なスイッチング信号をパワースイッチング素子１に供給することができる。また、この良好なスイッチング信号はフィードバック経路において、加算器２６に減算信号として入力し、ディザー信号を含むスイッチング入力信号を補正する。
【００２１】
同じく、このスイッチング信号発生器５の具体的構成を図５に示す。図５に示すスイッチング信号発生器はパルス幅変調方式を採用している。このスイッチング信号発生器５は、ディザー信号発生器３１と、電圧制御発振回路３４と、減衰器３２と、加算器３３と、比較器３５とを設けてある。ディザー信号発生器３１は、電圧制御発振回路３４及び減衰器３２に接続してある。減衰器３２は加算器３３に接続してあり、ディザー信号を減衰器３２で減衰し、この信号を加算器３３に入力できるようにしてある。加算器３３はスイッチング入力信号を入力し、スイッチング入力信号とディザー信号とを加算して、比較器３５の一方側に入力するようにしてある。また、ディザー信号発生器３１はディザー信号の位相を加算器３３に入力するディザー信号に含まれるディザーと逆位相の関係になるようにずらして、電圧制御発振回路３４に入力するように構成してある。電圧制御発振回路３４は、位相をずらしたディザー信号の出力電圧から周波数が変動する三角波に変換してクロック信号として入力し、比較器３５にの他方側に入力するようにしてある。この比較器３５はパワースイッチング素子１に接続し、加算器３３で出力した加算信号を入力電圧としてパルス幅変調を行い、このパルス幅変調信号をパワースイッチング素子１に供給するように構成してある。
【００２２】
以上のように構成してあるスイッチング信号発生器５は、以下のような作用をする。まず、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅する。誤差増幅回路４により増幅した差分電圧として加算器３３に入力する。ディザー信号発生器３１で発生したディザー信号を減衰器３２で減衰し、この信号を加算器３３に入力し、差分電圧にこの信号を加算器３３で加算して加算信号を比較器３５の一方側に入力し、この信号を比較器３５の入力電圧としてパルス幅変調を行い、スイッチング素子駆動信号を出力する。
【００２３】
ディザー信号発生器３１では、ディザー信号の位相を加算器３３に入力するディザー信号に含まれるディザーと逆位相の関係になるようにずらし、この信号を電圧制御発生回路３４に入力する。この電圧制御発生回路３４で、位相をずらしたディザー信号は、周波数が変動する三角波に変換され、クロック信号はディザーを含み、この信号を比較器３５の他方側に入力する。比較器３５は、前記加算信号と、位相をずらしたディザーを含むクロック信号を入力し、特定周波数におけるノイズピークを著しく低減させるようになる。また、加算信号に含まれるディザーとクロック信号に含まれるディザーによりディザーを打ち消し合い、図３に示すように、良好なスイッチング信号をパワースイッチング素子１に供給することができる。
【００２４】
図６及び図７にデジタルアンプを示す。図６のデジタルアンプは、スイッチング信号発生器とドライブ回路４７と平滑回路４８とスピーカー４９とを備え、これに備えたスイッチング信号発生器は、ディザー信号発生器４１と、位相変換回路４２と、電圧周波数変換器４３と、減衰器４４と、加算器４５と、変調器４６とを設けてある。ディザー信号発生器４１は、位相変換回路４２及び減衰器４４に接続してある。減衰器４４は加算器４５に接続してあり、ディザー信号を減衰器４４で減衰して、この信号を加算器４５に入力できるようにしてある。この加算器４５にスイッチング入力信号とディザー信号とを入力するように構成してあり、これらを加算して、変調器４６に出力するようにしてある。
【００２５】
ディザー信号発生器４１で発生したディザー信号は、位相変換回路４２に入力され、この位相変換回路４２でディザー信号の位相をずらすようにしてある。また、この位相変換回路４２に電圧周波数変換器４３を接続してあり、位相がずれたディザー信号の電圧を周波数に変換してクロック信号として入力し、変調器４６に入力するようにしてある。
【００２６】
変調器４６にドライブ回路４７を接続してある。ドライブ回路４７は＋電位側及び−電位側にＭＯＳＦＥＴからなるドライブ素子４７Ａ，４７Ｂを備えており、これらドライブ素子４７Ａ，４７Ｂが交互にスイッチングするようにしてある。さらに、ドライブ回路４７に平滑回路４８を介して、スピーカー４９に接続してある。
【００２７】
以上のように構成してあるデジタルアンプは、以下のような作用をする。先ず、前記実施例と同様に、ディザー信号発生器４１で発生したディザー信号を減衰器４４で減衰し、この信号を加算器４５に入力し、この信号とデジタル入力信号とを加算器４５で加算して加算信号を変調器４６に入力する。一方、ディザー信号発生器４１で発生したディザー信号の位相を位相変換器４２でずらし、この信号を電圧周波数変換器４３に入力する。この電圧周波数変換器４３では、位相をずらしたディザーの電圧信号を周波数信号に変換し、ディザー信号を含んだクロック信号を、変調器４６に入力する。変調器４６は、前記加算信号と、位相をずらしたディザー信号を含むクロック信号を入力し、全体のノイズピークを落とすようになる。また、ディザー信号と位相をずらしたディザー信号を掛け合わせることによりディザーが打ち消し合い、図３に示すように、良好なスイッチング信号をドライブ回路４７に供給し、平滑回路４８を介して、スピーカー４９に出力することができる。
【００２８】
図７のデジタルアンプは、スイッチング信号発生器とドライブ回路５７と平滑回路５８とスピーカー５９とを備え、これに備えたスイッチング信号発生器は、２つのディザー信号発生器５１，５２と、位相制御回路５３と、電圧制御発振回路５４と、加算器５５と、変調器５６とを設けてある。２つのディザー信号発生器５１，５２は、位相制御回路５３に接続し、これらディザー信号発生器５１，５２から夫々同波形で位相が略１８０°ずらした信号を発生するようにしてある。一方のディザー信号発生器５１は加算器５５に接続してあり、ディザー信号を加算器５５に入力できるようにしてある。この加算器５５にスイッチング入力信号とディザー信号とを入力するように構成してあり、これらを加算して、変調器５６に出力するようにしてある。
【００２９】
他方のディザー信号発生器５２で発生したディザー信号は、位相制御回路５３で制御してディザー信号の位相をずらすようにしてある。また、このディザー信号発生器５２に電圧制御発振回路５４を接続してあり、位相がずれたディザー信号の電圧を周波数に変換してクロック信号として入力し、変調器５６に入力するようにしてある。
【００３０】
変調器５６にドライブ回路５７を接続してある。ドライブ回路５７は＋電位側にＰＮＰ型トランジスタからなるドライブ素子５７Ａを備え、−電位側にＮＰＮ型トランジスタからなるドライブ素子５７Ｂを備えてあり、これらドライブ素子５７Ａ，５７Ｂが交互にスイッチングするようにしてある。さらに、ドライブ回路５７に平滑回路５８を介して、スピーカー５９に接続してある。
【００３１】
以上のように構成してあるデジタルアンプは、以下のような作用をする。先ず、一方のディザー信号発生器５１で発生したディザー信号を加算器５５に入力し、この信号とデジタル入力信号とを加算器５５で加算して加算信号を変調器５６に入力する。他方のディザー信号発生器５２で発生したディザー信号の位相を位相制御回路５３で制御して一方のディザー信号発生器５１で発生したディザー信号の位相とずれるようにし、この信号を電圧制御発振回路５４に入力し、ディザー信号を含んだクロック信号を、変調器５６に入力する。変調器５６は、前記加算信号と、位相をずらしたディザー信号を含むクロック信号を入力し、全体のノイズピークを落とすようになる。また、ディザー信号と位相をずらしたディザー信号を掛け合わせることによりディザーが打ち消し合い、図３に示すように、良好なスイッチング信号をドライブ回路５７に供給し、平滑回路５８を介して、スピーカー５９に出力することができる。
【００３２】
本実施例に係るデジタルアンプは、図２に示すスイッチング信号発生器５を具備することにより、図３に示すような、良好なスイッチング信号をドライブ回路４７，５７に供給することができる。また、このデジタルアンプは前記スイッチング電源と同様、図４に示すΔΣ変調器を具備するスイッチング信号発生器や、図５に示すパルス幅変調器を具備するスイッチング信号発生器、その他変調器を具備するスイッチング信号発生器を設けることができる。
【００３３】
なお、図４乃至図６に示す実施例のスイッチング信号発生器は、ディザー信号発生器と加算器の間に減衰器を介してあるが、単なる振幅の調整機能であり、必ずしも減衰器を設ける必要はない。また、図４乃至図６に示す実施例に、図７に示すような、２つのディザー信号を用いて、加算信号のディザーとクロック信号のディザーとを打ち消し合うスイッチング信号発生器を用いることも可能である。さらに、位相変換する際にディザー信号を逆位相させることが好ましいが、必ずしも逆位相させる必要はなく、クロック信号と入力信号とを掛け合わせた際に、ディザーが弱まる程度に位相がずれていればよい。
【００３４】
本実施例に係るスイッチング信号発生器は、ΔΣ変調器又はパルス幅変調器を備えてあるが、その他変調器をスイッチング信号発生器に備えることもできる。また、本実施例では、スイッチング電源並びにデジタルアンプを例にして説明したが、ＡＤコンバータその他スイッチング動作をする装置にも応用できる。
【００３５】
【発明の効果】
請求項１から６記載の発明により、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力し、加算信号のディザーとクロック信号のディザーとを打ち消し合うように構成したことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザー信号が打ち消し合い、良好なスイッチング信号を発生させることができる効果がある。
【００３６】
また、本発明によるスイッチング信号発生器は、信号発生器に、入力信号にディザー信号を加算した信号を入力するとともに、このディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力し、加算信号のディザーとクロック信号のディザーとを打ち消し合うように構成したことにより、ΔΣ変調器、パルス幅変調器その他変調器を用いたスイッチング信号発生器にも採用することが可能であり、バリエーションに富んだスイッチング信号発生器並びにこのスイッチング信号発生器を備えたスイッチング電源やデジタルアンプを提供することができる効果がある。
【００３７】
本発明に係るスイッチング電源は、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の位相をずらし、その位相がずれたディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力するスイッチング信号発生器を設けたことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザーを打ち消し合い、良好なスイッチング信号を発生させるスイッチング電源を提供することができる効果がある。
【００３８】
本発明に係るデジタルアンプは、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の位相をずらし、その位相がずれたディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力するスイッチング信号発生器を設けたことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザーを打ち消し合い、良好なスイッチング信号を発生させるスイッチング電源を提供することができる効果がある。
【図面の簡単な説明】
【図１】 本発明スイッチング信号発生器の一実施例の基本構成図である。
【図２】 本発明スイッチング電源の一例を示すブロック図である。
【図３】 図１図示実施例の電源出力ＦＦＴ図である。
【図４】 図１図示実施例の具体例を示すブロック図である。
【図５】 同じく具体例を示すブロック図である。
【図６】 本発明デジタルアンプの一例を示すブロック図である。
【図７】 同じく本発明デジタルアンプの一例を示すブロック図である。
【図８】 従来のスイッチング信号発生器の基本構成図である。
【図９】 従来の電源出力ＦＦＴ図である。
【図１０】 従来のディザーを加えたときの電源出力ＦＦＴ図である。
【符号の説明】
１ パワースイッチング素子
２ 平滑回路
３ 負荷
４ 誤差増幅回路
５ スイッチング信号発生器
１１ 変調器
１２ クロック信号発生器
１３ 加算器
２１ ディザー信号発生器
２２ 位相変換器
２３ 電圧周波数変換器
２４ 減衰器
２５ ΔΣ変調器
２６ 加算器
２７ 積分器
２８ 量子化器
２９ フィードバック経路
３１ ディザー信号変調器
３２ 減衰器
３３ 加算器
３４ 電圧制御発振回路
３５ 比較器
４１ ディザー信号発生器
４２ 位相変換回路
４３ 電圧周波数変換器
４４ 減衰器
４５ 加算器
４６ 変調器
４７ ドライブ回路
４７Ａ ＋電位側のドライブ素子
４７Ｂ −電位側のドライブ素子
４８ 平滑回路
４９ スピーカー
５１，５２ ディザー信号発生器
５３ 位相制御回路
５４ 電圧制御発振回路
５５ 加算器
５６ 変調器
５７ ドライブ回路
５７Ａ ＋電位側のドライブ素子
５７Ｂ −電位側のドライブ素子
５８ 平滑回路
５９ スピーカー
【発明の属する技術分野】
本発明は、クロックに合わせて入力信号を２値スイッチング信号に変換するスイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプに関するものである。
【０００２】
【従来の技術】
スイッチング信号発生器は、スイッチング電源、デジタルアンプ、ＡＤコンバータその他スイッチング動作をする装置に用いられる。従来例では、スイッチング信号発生器を備えたスイッチング電源について説明する。スイッチング電源を図１に示す。
【０００３】
このスイッチング電源は、平滑回路２を備え、この平滑回路２の出力側に、負荷３に出力された電圧と基準電圧の差分電圧を増幅する誤差増幅回路４を介して、ΔΣ変調やパルス幅変調するスイッチング信号発生器を接続し、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅した信号をスイッチング信号発生器５に入力するように構成してある。
【０００４】
従来のスイッチング電源に備えたスイッチング信号発生器の一例を示す回路図を図８に示す。また、このＦＦＴ図を図９及び図１０に示す。このスイッチング信号発生器は、変調器１１とクロック回路１２とを備えてあり、クロック回路１２からクロック信号を出力し、変調器１１に入力信号とクロック信号とを入力して、この変調器１１の出力信号をパワースイッチング素子１に供給するように構成してある。
【０００５】
以上のように構成してあるスイッチング電源を動作させると、図９に示すように、出力に平滑回路２では取りきれないノイズピークが発生するという問題点があった。
【０００６】
この問題点を解決すべく、変調器１１にディザー信号を加えることで、図１０に示すように、全体のノイズピークを落とすことができるようになった。しかし、この場合、ディザー信号は平滑回路２で取れないため、出力にディザーがそのまま残るという問題点があった。
【０００７】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、出力ノイズピークが低減するとともに、量子化誤差が減少し、出力にディザー信号が含まれていない良好なスイッチング信号を発生させるスイッチング信号発生器及びこれを備えたスイッチング電源、並びに、スイッチング信号発生器を備えたデジタルアンプを提供する。
【０００８】
【課題を解決しようとする手段】
上記目的を達成するためになされた請求項１から６記載の発明は、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、前記ディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力し、加算信号のディザーとクロック信号のディザーとを打ち消し合うように構成したことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザー信号が打ち消し合い、良好なスイッチング信号を発生させることを可能にした。
【０００９】
本発明によるスイッチング信号発生器は、信号発生器に、入力信号にディザー信号を加算した信号を入力するとともに、このディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力し、加算信号のディザーとクロック信号のディザーとを打ち消し合うように構成したことにより、ΔΣ変調器、パルス幅変調器その他変調器を用いたスイッチング信号発生器にも採用することが可能であり、バリエーションに富んだスイッチング信号発生器並びにこのスイッチング信号発生器を備えたスイッチング電源やデジタルアンプを提供することを可能にした。
【００１０】
本発明に係るスイッチング電源は、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の位相をずらし、この信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力するスイッチング信号発生器を設けたことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザーを打ち消し合い、良好なスイッチング信号を発生させるスイッチング電源を提供することを可能にした。
【００１１】
本発明に係るデジタルアンプは、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の位相をずらし、この信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力するスイッチング信号発生器を設けたことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザーを打ち消し合い、良好なスイッチング信号を発生させるスイッチング電源を提供することを可能にした。
【００１２】
【発明の実施の形態】
以下、添付図面を用いて本発明に係るスイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプの実施形態を説明する。図１は本発明スイッチング信号発生器を備えたスイッチング電源のブロック図を示し、本発明スイッチング信号発生器の一実施例の基本構成図を図２に示す。図３はこの実施例の電源出力ＦＦＴ図を示してある。
【００１３】
図１に示すスイッチング電源は、平滑回路２を備え、この平滑回路２の出力側に、負荷３に出力された電圧と基準電圧の差分電圧を増幅する誤差増幅回路４を介して、ΔΣ変調、パルス幅その他の変調手段で変調するスイッチング信号発生器５を接続し、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅した信号をスイッチング信号発生器５に入力するように構成してある。
【００１４】
本実施例に係るスイッチング信号発生器５は、図２に示すように、変調器１１と、クロック信号発生器１２と、加算器１３とを備えてある。加算器１３にスイッチング入力信号とディザー信号とを入力するように構成してあり、これらを加算して、変調器１１に出力するようにしてある。クロック信号発生器１２は、加算器１３に入力するディザー信号に合わせて周波数が変動する信号をクロック信号として入力して、変調器１１に出力するようにしてある。変調器１１に加算器１３から出力する入力信号とクロック信号発生器１２から出力するクロック信号とを入力して、この変調器１１の出力信号をパワースイッチング素子１に供給するように構成してある。
【００１５】
以上のように構成してあるスイッチング信号発生器は、以下のような作用をする。まず、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅する。誤差増幅回路４により増幅した差分電圧に、ディザー信号を加算器１３で加算して加算信号を変調器１１に出力する。一方、このディザー信号をクロック信号発生器１２に入力する。クロック信号発生器１２に入力したディザー信号に含まれるディザーの位相を前記加算信号に含まれるディザーと逆位相の関係になるようにずらし、このディザーを含むクロック信号を変調器１１に入力する。ディザーを含む加算信号とディザーを含むクロック信号とを変調器１１に入力することにより、特定周波数におけるノイズピークを著しく低減させる。また、加算信号に含むディザーとクロック信号に含むディザーによりディザーを打ち消し合い、図３に示すように、良好なスイッチング信号をパワースイッチング素子１に供給することができる。
【００１６】
続いて、このスイッチング信号発生器５の具体的構成を図４に示す。図４に示すスイッチング信号発生器はΔΣ変調方式を採用している。このスイッチング信号発生器は、ディザー信号発生器２１と、位相変換器２２と、電圧周波数変換器２３と、減衰器２４と、ΔΣ変調器２５とを設けてある。ディザー信号発生器２１は、位相変換器２２及び減衰器２４に接続してある。減衰器２４はΔΣ変調器２５に設けた加算器２６に接続してあり、ディザー信号を減衰器２４で減衰して、この信号を加算器２６に入力できるようにしてある。
【００１７】
ディザー信号発生器２１で発生したディザー信号は、位相変換器２２に入力され、この位相変換器２２でディザー信号に含まれるディザーの位相を加算器２６から入力された信号と逆位相の関係になるようにずらすようにしてある。また、この位相変換器２２に電圧周波数変換器２３を接続してあり、位相がずれたディザー信号の電圧を周波数に変換してクロック信号として入力し、ΔΣ変調器２５に入力するようにしてある。
【００１８】
ΔΣ変調器２５は加算器２６と積分器２７と量子化器２８とを設けてある。加算器２６はスイッチング入力信号を入力し、スイッチング入力信号とディザー信号とを加算するように構成してある。加算器 ２６の出力側に積分器２７を接続してあり、スイッチング入力信号とディザー信号とを加算した信号を積分するようにしてある。また。積分器２７は量子化器２８に接続し、量子化器２８は積分信号を入力するようにしてある。また、この量子化器２８は電圧周波数変換器２３と接続し、逆位相したディザー信号を含むクロック信号を入力できるようにしてある。この量子化器２８はパワースイッチング素子１に接続し、このΔΣ変調器２５の出力信号をパワースイッチング素子１に供給するように構成してあるとともに、この量子化器２８の出力側にフィードバック経路２９を設けてあり、加算器２６に接続し、このフィードバックされた信号が負の信号として加算信号を減算することにより、加算信号を補正するように構成してある。
【００１９】
以上のように構成してあるスイッチング信号発生器は、以下のような作用をする。まず、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅する。誤差増幅回路４により増幅した差分電圧として加算器２６に入力する。ディザー信号発生器２１で発生したディザー信号を減衰器２４で減衰し、この信号を加算器２６に入力し、差分電圧にこの信号を加算器２６で加算して加算信号を積分器２７に入力し、この加算信号を積分して、量子化器２８に入力する。
【００２０】
一方、ディザー信号発生器２１で発生したディザー信号に含まれるディザーの位相を位相変換器２２で前記加算信号に含まれるディザーと逆位相の関係になるようにずらし、この信号を電圧周波数変換器２３に入力する。この電圧周波数変換器２３では、位相をずらしたディザーの電圧信号を周波数信号に変換し、ディザーを含んだクロック信号を、量子化器２８に入力する。量子化器２８は、前記積分信号と、位相をずらしたディザーを含むクロック信号を入力し、特定周波数におけるノイズピークを著しく低減させるようになる。また、加算信号に含まれるディザーとこのディザーと逆位相の関係にあるクロック信号のディザーを掛け合わせることによりディザーが打ち消し合い、図３に示すように、良好なスイッチング信号をパワースイッチング素子１に供給することができる。また、この良好なスイッチング信号はフィードバック経路において、加算器２６に減算信号として入力し、ディザー信号を含むスイッチング入力信号を補正する。
【００２１】
同じく、このスイッチング信号発生器５の具体的構成を図５に示す。図５に示すスイッチング信号発生器はパルス幅変調方式を採用している。このスイッチング信号発生器５は、ディザー信号発生器３１と、電圧制御発振回路３４と、減衰器３２と、加算器３３と、比較器３５とを設けてある。ディザー信号発生器３１は、電圧制御発振回路３４及び減衰器３２に接続してある。減衰器３２は加算器３３に接続してあり、ディザー信号を減衰器３２で減衰し、この信号を加算器３３に入力できるようにしてある。加算器３３はスイッチング入力信号を入力し、スイッチング入力信号とディザー信号とを加算して、比較器３５の一方側に入力するようにしてある。また、ディザー信号発生器３１はディザー信号の位相を加算器３３に入力するディザー信号に含まれるディザーと逆位相の関係になるようにずらして、電圧制御発振回路３４に入力するように構成してある。電圧制御発振回路３４は、位相をずらしたディザー信号の出力電圧から周波数が変動する三角波に変換してクロック信号として入力し、比較器３５にの他方側に入力するようにしてある。この比較器３５はパワースイッチング素子１に接続し、加算器３３で出力した加算信号を入力電圧としてパルス幅変調を行い、このパルス幅変調信号をパワースイッチング素子１に供給するように構成してある。
【００２２】
以上のように構成してあるスイッチング信号発生器５は、以下のような作用をする。まず、誤差増幅回路４で負荷に出力された電圧と基準電圧の差分電圧を増幅する。誤差増幅回路４により増幅した差分電圧として加算器３３に入力する。ディザー信号発生器３１で発生したディザー信号を減衰器３２で減衰し、この信号を加算器３３に入力し、差分電圧にこの信号を加算器３３で加算して加算信号を比較器３５の一方側に入力し、この信号を比較器３５の入力電圧としてパルス幅変調を行い、スイッチング素子駆動信号を出力する。
【００２３】
ディザー信号発生器３１では、ディザー信号の位相を加算器３３に入力するディザー信号に含まれるディザーと逆位相の関係になるようにずらし、この信号を電圧制御発生回路３４に入力する。この電圧制御発生回路３４で、位相をずらしたディザー信号は、周波数が変動する三角波に変換され、クロック信号はディザーを含み、この信号を比較器３５の他方側に入力する。比較器３５は、前記加算信号と、位相をずらしたディザーを含むクロック信号を入力し、特定周波数におけるノイズピークを著しく低減させるようになる。また、加算信号に含まれるディザーとクロック信号に含まれるディザーによりディザーを打ち消し合い、図３に示すように、良好なスイッチング信号をパワースイッチング素子１に供給することができる。
【００２４】
図６及び図７にデジタルアンプを示す。図６のデジタルアンプは、スイッチング信号発生器とドライブ回路４７と平滑回路４８とスピーカー４９とを備え、これに備えたスイッチング信号発生器は、ディザー信号発生器４１と、位相変換回路４２と、電圧周波数変換器４３と、減衰器４４と、加算器４５と、変調器４６とを設けてある。ディザー信号発生器４１は、位相変換回路４２及び減衰器４４に接続してある。減衰器４４は加算器４５に接続してあり、ディザー信号を減衰器４４で減衰して、この信号を加算器４５に入力できるようにしてある。この加算器４５にスイッチング入力信号とディザー信号とを入力するように構成してあり、これらを加算して、変調器４６に出力するようにしてある。
【００２５】
ディザー信号発生器４１で発生したディザー信号は、位相変換回路４２に入力され、この位相変換回路４２でディザー信号の位相をずらすようにしてある。また、この位相変換回路４２に電圧周波数変換器４３を接続してあり、位相がずれたディザー信号の電圧を周波数に変換してクロック信号として入力し、変調器４６に入力するようにしてある。
【００２６】
変調器４６にドライブ回路４７を接続してある。ドライブ回路４７は＋電位側及び−電位側にＭＯＳＦＥＴからなるドライブ素子４７Ａ，４７Ｂを備えており、これらドライブ素子４７Ａ，４７Ｂが交互にスイッチングするようにしてある。さらに、ドライブ回路４７に平滑回路４８を介して、スピーカー４９に接続してある。
【００２７】
以上のように構成してあるデジタルアンプは、以下のような作用をする。先ず、前記実施例と同様に、ディザー信号発生器４１で発生したディザー信号を減衰器４４で減衰し、この信号を加算器４５に入力し、この信号とデジタル入力信号とを加算器４５で加算して加算信号を変調器４６に入力する。一方、ディザー信号発生器４１で発生したディザー信号の位相を位相変換器４２でずらし、この信号を電圧周波数変換器４３に入力する。この電圧周波数変換器４３では、位相をずらしたディザーの電圧信号を周波数信号に変換し、ディザー信号を含んだクロック信号を、変調器４６に入力する。変調器４６は、前記加算信号と、位相をずらしたディザー信号を含むクロック信号を入力し、全体のノイズピークを落とすようになる。また、ディザー信号と位相をずらしたディザー信号を掛け合わせることによりディザーが打ち消し合い、図３に示すように、良好なスイッチング信号をドライブ回路４７に供給し、平滑回路４８を介して、スピーカー４９に出力することができる。
【００２８】
図７のデジタルアンプは、スイッチング信号発生器とドライブ回路５７と平滑回路５８とスピーカー５９とを備え、これに備えたスイッチング信号発生器は、２つのディザー信号発生器５１，５２と、位相制御回路５３と、電圧制御発振回路５４と、加算器５５と、変調器５６とを設けてある。２つのディザー信号発生器５１，５２は、位相制御回路５３に接続し、これらディザー信号発生器５１，５２から夫々同波形で位相が略１８０°ずらした信号を発生するようにしてある。一方のディザー信号発生器５１は加算器５５に接続してあり、ディザー信号を加算器５５に入力できるようにしてある。この加算器５５にスイッチング入力信号とディザー信号とを入力するように構成してあり、これらを加算して、変調器５６に出力するようにしてある。
【００２９】
他方のディザー信号発生器５２で発生したディザー信号は、位相制御回路５３で制御してディザー信号の位相をずらすようにしてある。また、このディザー信号発生器５２に電圧制御発振回路５４を接続してあり、位相がずれたディザー信号の電圧を周波数に変換してクロック信号として入力し、変調器５６に入力するようにしてある。
【００３０】
変調器５６にドライブ回路５７を接続してある。ドライブ回路５７は＋電位側にＰＮＰ型トランジスタからなるドライブ素子５７Ａを備え、−電位側にＮＰＮ型トランジスタからなるドライブ素子５７Ｂを備えてあり、これらドライブ素子５７Ａ，５７Ｂが交互にスイッチングするようにしてある。さらに、ドライブ回路５７に平滑回路５８を介して、スピーカー５９に接続してある。
【００３１】
以上のように構成してあるデジタルアンプは、以下のような作用をする。先ず、一方のディザー信号発生器５１で発生したディザー信号を加算器５５に入力し、この信号とデジタル入力信号とを加算器５５で加算して加算信号を変調器５６に入力する。他方のディザー信号発生器５２で発生したディザー信号の位相を位相制御回路５３で制御して一方のディザー信号発生器５１で発生したディザー信号の位相とずれるようにし、この信号を電圧制御発振回路５４に入力し、ディザー信号を含んだクロック信号を、変調器５６に入力する。変調器５６は、前記加算信号と、位相をずらしたディザー信号を含むクロック信号を入力し、全体のノイズピークを落とすようになる。また、ディザー信号と位相をずらしたディザー信号を掛け合わせることによりディザーが打ち消し合い、図３に示すように、良好なスイッチング信号をドライブ回路５７に供給し、平滑回路５８を介して、スピーカー５９に出力することができる。
【００３２】
本実施例に係るデジタルアンプは、図２に示すスイッチング信号発生器５を具備することにより、図３に示すような、良好なスイッチング信号をドライブ回路４７，５７に供給することができる。また、このデジタルアンプは前記スイッチング電源と同様、図４に示すΔΣ変調器を具備するスイッチング信号発生器や、図５に示すパルス幅変調器を具備するスイッチング信号発生器、その他変調器を具備するスイッチング信号発生器を設けることができる。
【００３３】
なお、図４乃至図６に示す実施例のスイッチング信号発生器は、ディザー信号発生器と加算器の間に減衰器を介してあるが、単なる振幅の調整機能であり、必ずしも減衰器を設ける必要はない。また、図４乃至図６に示す実施例に、図７に示すような、２つのディザー信号を用いて、加算信号のディザーとクロック信号のディザーとを打ち消し合うスイッチング信号発生器を用いることも可能である。さらに、位相変換する際にディザー信号を逆位相させることが好ましいが、必ずしも逆位相させる必要はなく、クロック信号と入力信号とを掛け合わせた際に、ディザーが弱まる程度に位相がずれていればよい。
【００３４】
本実施例に係るスイッチング信号発生器は、ΔΣ変調器又はパルス幅変調器を備えてあるが、その他変調器をスイッチング信号発生器に備えることもできる。また、本実施例では、スイッチング電源並びにデジタルアンプを例にして説明したが、ＡＤコンバータその他スイッチング動作をする装置にも応用できる。
【００３５】
【発明の効果】
請求項１から６記載の発明により、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力し、加算信号のディザーとクロック信号のディザーとを打ち消し合うように構成したことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザー信号が打ち消し合い、良好なスイッチング信号を発生させることができる効果がある。
【００３６】
また、本発明によるスイッチング信号発生器は、信号発生器に、入力信号にディザー信号を加算した信号を入力するとともに、このディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力し、加算信号のディザーとクロック信号のディザーとを打ち消し合うように構成したことにより、ΔΣ変調器、パルス幅変調器その他変調器を用いたスイッチング信号発生器にも採用することが可能であり、バリエーションに富んだスイッチング信号発生器並びにこのスイッチング信号発生器を備えたスイッチング電源やデジタルアンプを提供することができる効果がある。
【００３７】
本発明に係るスイッチング電源は、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の位相をずらし、その位相がずれたディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力するスイッチング信号発生器を設けたことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザーを打ち消し合い、良好なスイッチング信号を発生させるスイッチング電源を提供することができる効果がある。
【００３８】
本発明に係るデジタルアンプは、入力信号にディザー信号を加算した信号を信号発生器に入力するとともに、このディザー信号の位相をずらし、その位相がずれたディザー信号の振幅に合わせて周波数が変化するクロック信号を前記信号発生器に入力するスイッチング信号発生器を設けたことにより、特定周波数におけるノイズピークを著しく低減させるとともに、ディザーを打ち消し合い、良好なスイッチング信号を発生させるスイッチング電源を提供することができる効果がある。
【図面の簡単な説明】
【図１】 本発明スイッチング信号発生器の一実施例の基本構成図である。
【図２】 本発明スイッチング電源の一例を示すブロック図である。
【図３】 図１図示実施例の電源出力ＦＦＴ図である。
【図４】 図１図示実施例の具体例を示すブロック図である。
【図５】 同じく具体例を示すブロック図である。
【図６】 本発明デジタルアンプの一例を示すブロック図である。
【図７】 同じく本発明デジタルアンプの一例を示すブロック図である。
【図８】 従来のスイッチング信号発生器の基本構成図である。
【図９】 従来の電源出力ＦＦＴ図である。
【図１０】 従来のディザーを加えたときの電源出力ＦＦＴ図である。
【符号の説明】
１ パワースイッチング素子
２ 平滑回路
３ 負荷
４ 誤差増幅回路
５ スイッチング信号発生器
１１ 変調器
１２ クロック信号発生器
１３ 加算器
２１ ディザー信号発生器
２２ 位相変換器
２３ 電圧周波数変換器
２４ 減衰器
２５ ΔΣ変調器
２６ 加算器
２７ 積分器
２８ 量子化器
２９ フィードバック経路
３１ ディザー信号変調器
３２ 減衰器
３３ 加算器
３４ 電圧制御発振回路
３５ 比較器
４１ ディザー信号発生器
４２ 位相変換回路
４３ 電圧周波数変換器
４４ 減衰器
４５ 加算器
４６ 変調器
４７ ドライブ回路
４７Ａ ＋電位側のドライブ素子
４７Ｂ −電位側のドライブ素子
４８ 平滑回路
４９ スピーカー
５１，５２ ディザー信号発生器
５３ 位相制御回路
５４ 電圧制御発振回路
５５ 加算器
５６ 変調器
５７ ドライブ回路
５７Ａ ＋電位側のドライブ素子
５７Ｂ −電位側のドライブ素子
５８ 平滑回路
５９ スピーカー
Claims (8)
- クロックに合わせて入力信号を２値スイッチング信号に変換するスイッチング信号発生器において、入力信号とディザー信号を加算し、この加算信号を変調器に入力するとともに、前記ディザー信号をクロック信号発生器に入力し、このクロック信号発生器で前記ディザー信号に含まれるディザーを前記加算信号に含まれるディザーと逆位相の関係になるように位相をずらし、前記ディザー信号に含まれるディザーの振幅に合わせて周波数が変化するクロック信号を発生させ、このクロック信号を前記変調器に入力し、前記加算信号のディザーと前記クロック信号のディザーとを打ち消し合うように構成してあることを特徴とするスイッチング信号発生器。
- 請求項１に記載のスイッチング信号発生器において、前記信号発生器にΔΣ変調手段を備えてあることを特徴とするスイッチング信号発生器。
- 請求項２に記載のスイッチング信号発生器において、ディザー信号発生器、加算器、積分器、及び量子化器を備え、前記ディザー信号発生器に前記加算器を接続し、この加算器で前記ディザー信号発生器から発するディザー信号と、前記ΔΣ変調手段から入力されるΔΣ変調信号とを加算するように構成してあり、この加算器の出力に前記積分器を接続し、この積分器の出力を前記量子化器に接続し、この量子化器に前記積分器から入力された信号と、前記クロック信号発生器で前記ディザー信号に含まれるディザーを、前記加算器から入力された信号に含まれるディザーと逆位相の関係になるように位相をずらしたクロック信号とを入力するように構成し、この量子化器の出力より後段から前記加算器入力にフィードバック経路を設けてあることを特徴とするスイッチング信号発生器。
- 請求項１に記載のスイッチング信号発生器において、前記信号発生器にパルス幅変調手段を備えてあることを特徴とするスイッチング信号発生器。
- 請求項４に記載のスイッチング信号発生器において、ディザー信号発生器、加算器、及び比較器を備え、前記ディザー信号発生器に前記加算器を接続し、この加算器で前記ディザー信号発生器から発するディザー信号と、前記パルス幅変調手段から入力されるパルス幅変調信号とを加算するように構成してあり、この加算器の出力に前記比較器を接続し、この比較器に前記加算器から入力された信号と、前記クロック信号発生器で前記ディザー信号に含まれるディザーを、前記加算器から入力された信号に含まれるディザーと逆位相の関係になるように位相をずらしたクロック信号とを入力するように構成してあることを特徴とするスイッチング信号発生器。
- 請求項１乃至５のいずれかに記載するスイッチング信号発生器において、前記信号発生器は、前記加算信号のディザーを発する信号発生器と、前記クロック信号のディザーを発する信号発生器とを有することを特徴とするスイッチング信号発生器。
- 請求項１乃至６のいずれかに記載するスイッチング信号発生器を備えたスイッチング電源において、平滑回路を備え、この平滑回路の出力側に誤差増幅手段を介して、前記スイッチング信号発生器を接続し、このスイッチング信号発生器にスイッチング素子を接続してあることを特徴とするスイッチング電源。
- 請求項１乃至６のいずれかに記載するスイッチング信号発生器を備えたデジタルアンプにおいて、前記スイッチング信号発生器の出力側にスイッチング回路を接続してあることを特徴とするデジタルアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010074A JP3833941B2 (ja) | 2002-01-18 | 2002-01-18 | スイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002010074A JP3833941B2 (ja) | 2002-01-18 | 2002-01-18 | スイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218699A JP2003218699A (ja) | 2003-07-31 |
| JP3833941B2 true JP3833941B2 (ja) | 2006-10-18 |
Family
ID=27647904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002010074A Expired - Fee Related JP3833941B2 (ja) | 2002-01-18 | 2002-01-18 | スイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833941B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4856659B2 (ja) * | 2008-01-30 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2002
- 2002-01-18 JP JP2002010074A patent/JP3833941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218699A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9019008B2 (en) | Class D amplifiers | |
| JP3644965B2 (ja) | 効率的な線形電力増幅 | |
| US20040046680A1 (en) | Delta-sigma modulation apparatus and signal amplification apparatus | |
| US8457243B2 (en) | Transmitter comprising a pulse width pulse position modulator and method thereof | |
| JP2015181320A (ja) | スイッチングパワー増幅装置 | |
| JP4960449B2 (ja) | スイッチモード電力増幅 | |
| EP2221965A2 (en) | Amplifier employing interleaved signals for PWM ripple suppression | |
| US20080042746A1 (en) | Sigma-delta based class d audio or servo amplifier with load noise shaping | |
| JP2004274712A (ja) | ディジタル・フィードバック付きｄ級増幅器 | |
| US7656946B2 (en) | Pulse width modulation amplifier | |
| US8509300B2 (en) | Transmitter with reduced power consumption and increased linearity | |
| US8451886B2 (en) | Apparatus method and computer readable medium for a transmitter | |
| US6771121B2 (en) | Linearization of a PDM Class-D amplifier | |
| KR101802333B1 (ko) | 오디오 신호 출력 방법 및 그에 따른 오디오 신호 처리 장치 | |
| JP3833941B2 (ja) | スイッチング信号発生器、並びに、これを備えたスイッチング電源及びデジタルアンプ | |
| KR20120089177A (ko) | 오디오 신호 출력 방법 및 그에 따른 오디오 신호 출력 장치 | |
| JP2006506887A (ja) | パルス変調電力変換器 | |
| JP2004088431A (ja) | Ｄ級増幅器 | |
| JP2004312606A (ja) | Ｄ級増幅回路 | |
| US11784615B2 (en) | Class-D amplifier with nested feedback loops | |
| US20150236660A1 (en) | Switched amplifier for a variable supply voltage | |
| JP2006238293A (ja) | Ｄ級増幅器 | |
| JP4169124B2 (ja) | Ｄ級増幅器 | |
| US11088662B2 (en) | Digital amplifier and output device | |
| JP4066893B2 (ja) | Ｐｗｍ型ｄ級増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |