JP3829800B2

JP3829800B2 - Film carrier for mounting semiconductor chip and manufacturing method thereof

Info

Publication number: JP3829800B2
Application number: JP2002375823A
Authority: JP
Inventors: 勝美鈴木; 健司山口
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2002-12-26
Filing date: 2002-12-26
Publication date: 2006-10-04
Anticipated expiration: 2022-12-26
Also published as: JP2004207544A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップを搭載して半導体パッケージを構成するためのフィルムキャリア及びその製造方法に関する。特に、液晶駆動用のドライバーチップを、直接銅ポリイミド基板上に実装して、液晶パネルに接続する場合のように、小型、軽量で、折り曲げて使用するため極力薄いことが要求されるＣＯＦ用ＴＡＢテープとして適した半導体チップ搭載用フィルムキャリア及びその製造方法に関する。
【０００２】
【従来の技術】
電子機器の小型化、薄型化、高精細化の要求に伴い、ＩＣ等の半導体チップを搭載する基板の配線は微細化が進行している。
【０００３】
微細配線を有する基板として、図６にデバイスホールを有するＴＡＢ（Tape Automated Bonding）テープを用いた従来の半導体装置の構造を示す。この半導体チップ搭載用フィルムキャリアは、図６に示すように、ポリイミド樹脂製の絶縁フィルムから成るテープ基材３１に、接着剤３２を介して銅箔層３３を接合した三層基材（三層構造のＴＡＢテープ材料）３を用い、その銅箔層３３をパターニングして銅リード３３ａを含む配線パターンを形成し、銅リード３３ａの表面の一部をソルダーレジスト３４により被覆し、これに被覆されずに露出しているインナーリード３３ｂに錫めっき３５を施した構造となっている。
【０００４】
この半導体チップ搭載用フィルムキャリアの特徴は、ＴＡＢテープ材料３が半導体チップ搭載のためのデバイスホール３６を具備し、銅リード３３ａのインナーリード３３ｂがデバイスホール３６内に突出してフライングリードを形成しており、錫めっき３５が施されたこのインナーリード３３ｂに、半導体チップＡが金バンプ２０によって接合される構造にある。
【０００５】
しかし、インナーリード３３ｂの配線ピッチが４０μｍを下回るとインナーリード３３ｂないしフライングリードの形成が困難になり、さらにリードピンが曲がり易く、半導体チップたるＩＣとの接合が困難になる。
【０００６】
この解決策の一つとして、最近ＣＯＦ（Chip-on-FilmまたはChip-on-Flex）と称される半導体パッケージ技術が利用されている。このＣＯＦ技術では、図７に示すように、テープ基材４１たるポリイミドテープに銅箔４２をメタライジング法（めっき法）及びキャスティング法によって接合した二層基材（二層構造のＴＡＢテープ材料）４を用いており、デバイスホールやフライングリードがなく、銅箔４２による微細配線はテープ基材４１に接合された状態で形成される。従って、リードの変形が無く、また銅箔４２は薄いので４０μｍピッチ以下の超微細配線が可能になる。
【０００７】
図７に示すＣＯＦフィルムキャリアの場合、ポリイミドテープに銅箔をメタライジング法（銅めっき法）で接合したテープ材料が使用されている。このＣＯＦテープは、薄く、透明なポリイミドフィルムにスパッタリングで金属膜を３０〜１００Åの厚さに製膜し、これを銅めっき液に浸漬し、上記金属膜を陰極として電気めっき法で、銅箔４２を厚さ８〜１２μｍ形成したものである。この銅箔４２をパターニングして銅リード１０ａを含む配線パターン１０を形成し、銅リード３３ａの表面の一部をソルダーレジスト４３により被覆し、これに被覆されずに露出しているインナーリード１０ｂに錫めっき１１を施した構造となっている。なお、錫めっき１１はＩＣチップ及び液晶ガラスとの接続の為に施され、またソルダーレジスト４３は絶縁と機械的強度向上の為に設けられる。
【０００８】
さらに、ＣＯＦフィルムキャリアは小型、軽量、薄型であることが要求され、そのテープも折り曲げて使用するため極力薄いことが要求されるので、テープ基材４１の厚さは１２．５μｍ、２０μｍ、２５μｍ又は３８μｍのものが使用されている。
【０００９】
しかし、フィルムが薄くなるとフィルム自体に変形が生じたり、また、強度も弱くなるので搬送中に切断したりして量産への対応が困難になる。更に、搬送及び位置決め用に設けられるスプロケットホール部分の強度が弱いため当該部分が変形し易く、半導体チップのパット及びガラスパネルの配線との位置合せが不正確になるという不具合が発生する。
【００１０】
この対策として、フィルムキャリアのテープ裏面に補強フィルムを設け、さらにスプロケットホールの周囲に銅箔のダミー配線を備える方法がある（例えば、特許文献１、２参照）。
【００１１】
しかし、この特許文献１に記載の方法は、微細配線の形成後に補強フィルムを剥離、除去してしまうので、半導体チップ接合の際及びガラスパネルの配線とＡＣＦ（異方性導電フィルム：Anisotropic Conductive Film）接合の際には、スプロケットホールの周囲には薄い（６〜８μｍ）銅箔のダミー配線が存在するだけになる。そのため、強度的に不十分となり、しばしば変形して半導体チップのパットとリードの位置合せ不良が発生する。さらに、ガラスパネルの配線とリードの位置合せ不良も発生する。
【００１２】
また、特許文献２は、配線テープへの半田ボール穴の打抜き加工時に、配線テープの下にダミーシートを敷き重ねて打抜きを行う方法を開示したものであるが、穴明け加工終了後には、ダミーシートを配線テープから取り除いてしまうので、明けられた穴の部分が補強されることはない。
【００１３】
【特許文献１】
特開２０００−２２３７９５号公報
【００１４】
【特許文献２】
特開平１１−２９７７６９号公報
【００１５】
【発明が解決しようとする課題】
上記したように、従来例によるＣＯＦフィルムキャリアのテープは、薄く透明銅箔付きテープのため、裏面に補強フィルムを設けて微細配線を形成する。
【００１６】
しかしながら、ＩＣチップ接合時及びガラスパネルとの接合時にはこの補強フィルムは剥離してしまい存在しないため、位置合わせのためのスプロケットホールの強度が不十分で、変形して、ＩＣチップ接合時にパッドとリードの位置合わせができない不良が発生する。さらにガラスパネルの配線とリードの位置合わせができない不良が発生する。
【００１７】
またガラスパネル接合時には、テープから必要部分のみを打ち抜いて接合するので、不要となったスプロケットホール部を含む周辺部分は巻き取って処理するようにしているが、フィルムが薄く、更に残留応力の残った銅箔が存在するため、打ち抜き後のテープが円筒状に大きく湾曲、変形して処理が困難になるという不具合がしばしば発生する。
【００１８】
そこで、本発明の目的は、上記課題を解決し、フィルムキャリアへの半導体チップの接合時及びガラスパネル接合時の位置合せ不良を解消し得ると共に、生産性を阻害する不要テープの処理を容易化した半導体チップ搭載用フィルムキャリア及びその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００２０】
請求項１の発明に係る半導体チップ搭載用フィルムキャリアは、ポリイミド製の絶縁フィルムから成るテープ基材と、テープ基材上に設けられ、めっきを施されたリードを含む配線パターンと、１８０℃で３０分間熱処理したポリエチレンテレフタレートからなり、テープ基材の両側縁領域に、テープの長手方向に沿って接合された補強フィルムと、およびテープ基材と補強フィルムを貫通するスプロケットホールからなることを特徴とする。
【００２１】
請求項２の発明は、請求項１に記載の半導体チップ搭載用フィルムキャリアにおいて、上記テープ基材の厚さが１２．５〜５０．０μｍであることを特徴とする。
【００２２】
請求項３の発明は、請求項１に記載の半導体チップ搭載用フィルムキャリアにおいて、上記補強フィルムが、耐熱性（例えば１８０℃で変形することのない耐熱性）を有する樹脂フィルムであり、その厚さが２５〜５０μｍであることを特徴とする。
【００２３】
請求項４の発明は、請求項１に記載の半導体チップ搭載用フィルムキャリアにおいて、上記補強フィルムが、上記テープ基材の裏面及び表面の少なくとも一方の面に接合されていることを特徴とする。
【００２４】
請求項５の発明は、請求項１に記載の半導体チップ搭載用フィルムキャリアにおいて、上記補強フィルムが更にポリイミド製フィルムを含むことを特徴とする。
請求項６の発明は、請求項１に記載の半導体チップ搭載用フィルムキャリアにおいて、補強フィルムが更にアクリル系粘着剤を含むことを特徴とする。
請求項７の発明に係る半導体チップ搭載用フィルムキャリアの製造方法は、ポリイミド製の絶縁フィルムから成るテープ基材を設ける工程と、テープ基材に１８０℃で３０分間熱処理したポリエチレンテレフタレートからなる補強フィルムを接合する工程と、テープ基材と補強フィルムの両側縁領域にテープ基材と補強フィルムを貫通するスプロケットホールを形成する工程と、テープ基材上にリードを含む配線パターンを形成する工程と、配線パターンのリードにめっきを施す工程と、およびめっき処理後かつ半導体チップのボンディング前に補強フィルムの中央領域部分を剥離する工程からなることを特徴とする。
請求項８の発明は、請求項７に記載の半導体チップ搭載用フィルムキャリアの製造方法において、配線パターン上に絶縁膜を形成する工程を更に含むことを特徴とする。
【００２５】
＜発明の要点＞
前述したように、従来のＣＯＦフィルムキャリアのテープにおいては、微細配線形成時は裏面に補強フィルムを設けているが、ＩＣチップ接合時及びガラスパネルとの接合時にはこの補強フィルムは存在しない。従って、ＩＣチップとリード及びガラスパネル配線とリードの位置合わせ不良が発生する。さらに、不要周辺部のテープが上手く処理できない不具合が発生している。
【００２６】
本発明は、ＣＯＦフィルムキャリアにおけるボンディング及びガラスパネル接合時の位置合せ不良をなくし、生産性を阻害する不良テープの処置を容易にした半導体チップ搭載用フィルムキャリアを提供することにある。
【００２７】
ＣＯＦのボンディング及びガラスパネルとの接合は、スプロケットホールを基準にして位置合せする。また、テープの搬送もこのスプロケットホールを利用する。このため、スプロケットホールは変形が無く、所定の強度を有することも要求される。
【００２８】
そこで、本発明においては、テープ状絶縁フィルム上にＣＯＦ接続のためのリードを含む配線パターンを形成し、その配線パターンのリードにフリップチップ接続のためのめっきを施したＣＯＦフィルムキャリアテープ、好ましくは、配線パターン上をソルダーレジスト膜等の絶縁膜（ソルダーレジスト膜等）で保護し、且つ露出しているリードにめっきを施したＣＯＦフィルムキャリアテープにおいて、そのフィルムキャリアの搬送及び位置決め用スプロケットホールが形成された両側縁部分に、テープの長手方向に沿って連続するテープ状補強フィルム（補強用テープ）を接合した構造とする。
【００２９】
かかる構造は、例えば、微細配線形成のために使用する補強フィルムを剥離する際に、スプロケットホール部分にはこの補強フィルムを細幅のテープ状に残す、という操作をすることによって得られる。そして、この補強用テープをスプロケットホール部に付加的に存在させておくことによって、フィルムの変形等をなくし、ＣＯＦフィルムキャリアの半導体チップとのボンディング及びガラスパネルとの接合時の位置合せ不良を防止することが可能となると共に、不要テープの処置を容易化にすることも可能になる。
【００３０】
また、上記テープ基材には、厚さが１２．５〜５０．０μｍの範囲内のものを用いることができる。すなわち、通常用いられているものより薄い、１２．５、２０、２５及び３８μｍといった厚さのものが使用できる。要するに、本発明は、厚さがそれ自体ではスプロケットホールの部分の強度を所期の通りとすることができない程度に薄いテープ基材に、補強用テープを沿わせた構造としたときに特に、その効果を発揮する。
【００３１】
本発明において、上記テープ基材の両側縁領域に沿って接合される補強フィルム、例えば細幅のテープ状補強フィルムは、テープ基材の裏面及び表面の少なくとも一方の面に接合すれば、それなりの剛性が得られるが、必要によりテープ基材の裏面及び表面の両面に設けることもできる。
【００３２】
また、上記細幅のテープ状補強フィルムは、１８０℃で変形することのない耐熱性を有する合成樹脂フィルムで、その厚さが２５〜５０μｍの範囲内のものが望ましく、特に、１８０℃で熱処理したポリエチレンテレフタレート製フィルムもしくはポリイミド製フィルムのいずれか又は両者をラミネートしたものが好適に用いられる。
【００３３】
【発明の実施の形態】
以下、本発明を図面の実施形態に基づいて説明する。
【００３４】
図１は、本発明の半導体チップ搭載用フィルムキャリアの第一の実施形態に係るＣＯＦフィルムキャリアテープを示す表面図、図２は、そのＣＯＦフィルムキャリアテープの製造工程の概略を示した断面図、図３は、得られたフィルムキャリアに半導体チップを接合しＣＯＦ構造の半導体パッケージとする工程を示した断面図である。
【００３５】
図１中、１は本発明に係る半導体チップ搭載用フィルムキャリア、１３は透明なポリイミド樹脂製の絶縁フィルムから成るテープ基材、１５はテープ基材１３の裏面の両側縁領域に沿って接合された細幅のテープ状補強フィルム、１６はスプロケットホール、１０はテープ基材１３の表面に形成された配線パターン、１９は配線パターン１０の表面の一部を被覆するソルダーレジスト膜（絶縁膜）である。
【００３６】
この半導体チップ搭載用フィルムキャリアも、その基本的構造は従来の図７の場合と同様であり、ポリイミド樹脂製の透明な絶縁フィルムから成るテープ基材１３に、銅箔層６をメタライジング法（めっき法）によって接合した二層基材（二層構造基板のテープ材料）１２を用い、その銅箔層６をパターニングして銅リード１０ａを含む配線パターンを形成し、銅リード１０ａの表面の一部を絶縁膜であるソルダーレジスト１９により被覆して保護し、これから露出した銅リード１０ａにフリップチップ接続のための錫めっき層１１を施した構造のＣＯＦフィルムキャリアテープとなっている。従って、デバイスホールが存在せず、インナーリード１０ｂ（図３）はフライングリードとはなっていない。
【００３７】
しかし、図７のＣＯＦフィルムキャリアテープと大きく異なり、このＣＯＦフィルムキャリアテープでは、透明なテープ基材１３の裏面（配線パターン１０の存在しない側の面）における両側縁部に、テープの長手方向に沿って連続する補強フィルム１５が、アクリル系粘着剤１４により接合され、このアクリル系粘着剤１４及び補強フィルム１５をも貫通してスプロケットホール１６が設けられている。
【００３８】
ここで、上記テープ基材１３の厚さは、１２．５〜５０．０μｍの範囲内のものを用いることができる。１２．５μｍ未満であると、フィルムキャリア自体の強度が不足し、他方、５０．０μｍを超えると、折り曲げて使用する見地から不適切となるためである。
【００３９】
また、補強フィルム１５の厚さは、２５〜５０μｍの範囲内のものを用いることが推奨される。２５μｍ未満であると、補強効果が乏しく、他方、５０μｍを超えると、折り曲げて使用する見地から不適切となるためである。
【００４０】
図４に、本発明の第二の実施形態に係るＣＯＦフィルムキャリアテープを、半導体チップと接合する状態で示す。この実施形態では、フィルムキャリアテープの配線パターン１０の存する側に、補強フィルム１５がアクリル系粘着剤１４により設けられている。
【００４１】
図５に、本発明の第三の実施形態に係るＣＯＦフィルムキャリアテープを、半導体チップと接合する状態で示す。この実施形態では、フィルムキャリアテープの両面に、それぞれ補強フィルム１５がアクリル系粘着剤１４により設けられている。
【００４２】
［実施例１］
上記第一の実施形態に係るＣＯＦフィルムキャリアテープの具体例を、図２の製造工程に従って説明する。
【００４３】
まず、図２（Ａ）に示す如く、テープ基材１３である絶縁フィルムに、厚さ３８μｍの透明性ポリイミド樹脂フィルム（ここでは東レデュポン株式会社製の商品名「カプトンＥＮ」）５、を用い、このテープ基材１３の表面をプラズマ処理した後、スパッタリング法でクロム／ニッケル合金のシード層を形成する。このフィルムを銅めっき液に浸漬し、金属膜（Ｃｒ／Ｎｉシード層）を陰極として電解めっきで厚さ８μｍの銅箔層６を形成し、銅箔層／絶縁フィルム構成から成る二層基材（二層構造基板のテープ材料）１２を得た。
【００４４】
次いで、図２（Ｂ）に示す如く、このフィルムキャリアの裏面全体に、補強フィルムとしての１８０℃で３０分間熱処理したＰＥＴ（ポリエチレンテレフタレート；以下単に「ＰＥＴ」という。）フィルム（商品名「ルミラー」；東レ、デュポン株式会社製）７にアクリル系粘着剤８を設けて成るフィルム（粘着剤付きの補強フィルム９）をラミネートする。
【００４５】
次に図２（Ｃ）に示す如く、この補強フィルム付きフィルムキャリアの両側縁部分に沿って、パンチングマシンを用いて一定間隔で多数のスプロケットホール１６を孔明け加工する。
【００４６】
次いで図２（Ｄ）に示す如く、この補強フィルム付きフィルムキャリアの表面の銅箔層６を、パターニング処理（レジスト塗布、露光・現像、エッチング、レジスト剥離）して、インナーリード１０ａを含む所望の形状の回路配線パターン１０を形成する。そして、電気的接続部分を残して、この回路配線パターン１０上にソルダーレジストを印刷してソルダーレジスト膜（絶縁膜）１９（図１参照）を形成し、被覆保護する。更に、図２（Ｅ）に示す如く、回路配線パターン１０の露出した銅リードの表面に無電解めっきによって錫めっき層１１を形成する。
【００４７】
最後に、半導体チップのボンディング前に、図２（Ｆ）に示す如く、フィルムキャリアの裏面全体に補強フィルムとしてラミネートされているＰＥＴフィルム５のうち、その中央領域部分を剥離し、これにより多数のスプロケットホール１６が形成されている両側縁部分については、細幅のテープ状にアクリル系粘着剤１４及び補強フィルム１５を連続して残す。
【００４８】
かくして、搬送及び位置決め用スプロケットホール１６が一定間隔で多数形成された両側縁領域に沿って、連続する細幅のテープ状補強フィルム１５を接合した本発明の半導体チップ搭載用フィルムキャリア１（ＣＯＦフィルムキャリアテープ）が完成した。このフィルムキャリアにおいては、図２（Ｆ）に示したように、半導体チップＡ（図３）が接合される回路パターン１０が存在する表面側とは反対側の裏面側にテープ状補強フィルム１５が接合されている。
【００４９】
このようにして作製された本発明に係るフィルムキャリアをＬＣＤ（Liquid Crystal Display：液晶表示装置）用のＴＡＢテープ（ＣＯＦ用テープ）として用いて半導体装置を組み立てた。すなわち、図３に示すように、半導体チップＡの金バンプ２０と、上記テープキャリアのＣＯＦ接続のためのインナーリード１０ａを、加熱ステージＢ、加熱ツールＣ及びＣＣＤカメラ装置Ｄを備えた加熱ボンディングステージにて熱圧着させ、フリップチップ・インナーリードボンディングのＳｎ／Ａｕ接合（フリップチップ接合）を得た。接合条件は、加熱ツール温度；３５０℃、加熱ステージ温度；４２５℃、接合時間；1 秒で実施した。
【００５０】
また、ＬＣＤガラスパネルとのＡＣＦ（異方性導電フィルム）接合は、日立化成社製ＡＣＦ（ＡＣ−４２５ＦＹ）を用い、温度１８０℃、圧力３Ｍｐａ、接合時間１５秒で実施した。
【００５１】
下記の表１に、本発明及び従来のフィルムキャリアを用いた場合の不良品の発生率を示す。
【００５２】
なお、表中、「ｐｃｓ」とは１ピース以上のことを指し、「ｋｐｃｓ」とは１０００ピースのことを指す。例えば、「１０ｐｃｓ／１０ｋｐｃｓ」の場合は、１００００ピースを検査したうちの１０ピースが不良品であったこと、即ち、不良率が０．１％であったことを示している。
【００５３】
【表１】

【００５４】
この表１に示される本発明第一実施例の数値から分かるように、本発明においては、位置決め用スプロケットホール部がテープ状補強フィルム１５によって補強されているため、位置合せ不良に基づく半導体チップとの接合不良や、ガラスパネルとの位置合せ不良は発生しない。これに対して、従来例のフィルムキャリアにおいては、リード「ズレ」による位置決め不良によって不良率が高く、更に廃棄テープ材料の巻取りにも不具合が発生するため、歩留り及び生産性が低下することが理解できる。
【００５５】
［実施例２］
厚さ９μｍの銅箔（日本電解社製銅箔Ｕ−ＳＬＰ及び三井金属鉱業社製銅箔ＳＱ−ＶＬＰ）に、二層基材のエスパネックス［商品名：フィルム４０μｍ厚、銅層厚１２μｍ（三井金属鉱業社製銅箔ＳＱ−ＶＬＰ）、新日鉄化学社製］及びユーピレックスＶＴ（宇部興産社製のポリイミド樹脂製フィルムの商品名）を厚さ４０μｍキャスティングして、ＣＯＦフィルムキャリアを製造した。
【００５６】
このフィルムキャリアに、補強フィルムたる１８０℃で３０分熱処理したＰＥＴフィルム（東レ社製；商品名「ルミラー」）７にアクリル系粘着剤８を設けて成る粘着剤付き補強フィルム９を接着し、更に粘着剤付きユーピレックスＳ（宇部興産社製のポリイミド樹脂製フィルムの商品名）をラミネートした。
【００５７】
この補強フィルム付きＣＯＦフィルムキャリアに導体パターン（配線パターン１０）をエッチングで形成し、その配線パターン１０上に更に無電解錫めっき１１を施した。
【００５８】
半導体チップのボンディング前に、ラミネートされている粘着剤付き補強フィルム９（ＰＥＴフィルム７及びアクリル系粘着剤１４）のうち、その中央領域部分を剥離し、スプロケットホール１６が形成されている両側縁部分にだけ、補強フィルムが細幅のテープ状に連続して残るようにした。
【００５９】
これによって、スプロケットホール１６が形成された両側縁領域に沿って、連続する細幅のテープ状補強フィルム１５を接合した本発明の第二実施例に係るフィルムキャリアが作製された。
【００６０】
上記の如くして作製された本発明第二実施例に係るフィルムキャリアに半導体チップＡをフリップチップ接合した。接合条件は、加熱ツール温度；３５０℃、加熱ステージ温度；４２５℃、接合時間；１秒で実施した。またＬＣＤのガラスパネルとのＡＣＦ（異方性導電フィルム）接合は、日立化成社製ＡＣＦ（ＡＣ−４２５１ＦＹ）を用い、接合温度；１８０℃、接合時間；１５秒で実施した。
【００６１】
本発明の第二実施例の不良率を、上記の表１中に示す。この数値から、第二実施例の場合、わずかに不良品が発生しているが、従来例に比べて、その不良率が低いことが理解できる。
【００６２】
従来例のフィルムキャリアにおいては、リード「ズレ」による位置決め不良によって不良率が合計１５％と極めて高く、更に廃棄テープ材料の巻取りにも不具合が発生するため、歩留り及び生産性が低下することが理解される。
【００６３】
上記実施例においては、半導体チップＡが接合されるフィルムキャリアの表面側とは反対側の裏面側に、上記テープ状補強フィルム１５を接合状態で残すように構成した。しかし、本発明はこれに限定されるものではなく、図４に示すように、フィルムキャリアの表面側（半導体チップＡを接合する側）にテープ状補強フィルム１５を設けたり、或いはまた、図５に示すように、フィルムキャリアの両方の面にテープ状補強フィルム１５を設けたりすることもできる。
【００６４】
【発明の効果】
以上説明したように本発明の半導体チップ搭載用フィルムキャリア及びその製造方法によれば、スプロケットホール部分にテープ状補強フィルムを接合してフィルムキャリアの強度を高めているので、ボンディング時においてスプロケットホールによる搬送に高精度に追従し、位置決めが正確になされる。このため、フィルムキャリアへの半導体チップの接合時及びガラスパネル接合時の位置合せ不良が０％にまで解消され、高品質のＣＯＦパッケージが提供される。
【００６５】
また、必要部分を打ち抜いた後のフィルムキャリアについては、補強フィルムが両側縁部に残存しているため、また、その部分には残留応力を有する銅箔が存在しないため、円筒状に変形しあるいはカールすることが少なくなることから、不要部分テープの処理が容易となる。
【００６６】
よって、本発明の半導体チップ搭載用フィルムキャリア及びその製造方法によれば、ＬＣＤ用ＣＯＦ用テープ等の製造に関し、従来に比べ、ＣＯＦパッケージの生産性を大きく高めることができ、産業の発展に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の第一の実施形態に係る半導体チップ搭載用フィルムキャリアを示す表面図である。
【図２】本発明の第一の実施形態に係る半導体チップ搭載用フィルムキャリアの製造工程を示す断面図である。
【図３】図２に示す製造工程により作製された本発明の第一の実施形態に係るフィルムキャリアに半導体チップを接合する状態を示す断面図である。
【図４】本発明の第二の実施形態に係る半導体チップ搭載用フィルムキャリアを、これに半導体チップを接合する状態で示した断面図である。
【図５】本発明の第三の実施形態に係る半導体チップ搭載用フィルムキャリアを、これに半導体チップを接合する状態で示した断面図である。
【図６】従来のＴＡＢテープを、これに半導体チップを接合する状態で示した断面図である。
【図７】従来のＣＯＦフィルムキャリアテープを、これに半導体チップを接合する状態で示した断面図である。
【符号の説明】
５透明性ポリイミド樹脂フィルム
６銅箔層
７３０分間熱処理したＰＥＴフィルム
８アクリル系粘着剤
９粘着剤付きの補強フィルム
１０配線パターン
１０ａ銅リード
１０ｂインナーリード
１１錫めっき層
１２二層基材
１３テープ基材
１４アクリル系粘着剤
１５補強フィルム
１６スプロケットホール
１９ソルダーレジスト膜（絶縁膜）
２０金バンプ
３１テープ基材[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a film carrier for mounting a semiconductor chip to constitute a semiconductor package.And its manufacturing methodAbout. In particular, the COF TAB is required to be as small as possible because it is small, light and bent for use when the driver chip for driving the liquid crystal is mounted directly on the copper polyimide substrate and connected to the liquid crystal panel. Film carrier for mounting semiconductor chips suitable for tapeAnd its manufacturing methodAbout.
[0002]
[Prior art]
With the demand for downsizing, thinning, and high definition of electronic devices, the wiring of a substrate on which a semiconductor chip such as an IC is mounted has been miniaturized.
[0003]
FIG. 6 shows a structure of a conventional semiconductor device using a TAB (Tape Automated Bonding) tape having a device hole as a substrate having fine wiring. As shown in FIG. 6, this film carrier for mounting a semiconductor chip has a three-layer base material (three-layer base) in which a copper foil layer 33 is bonded to a tape base material 31 made of an insulating film made of polyimide resin via an adhesive 32. The copper foil layer 33 is patterned by using the TAB tape material 3) to form a wiring pattern including the copper lead 33a, and a part of the surface of the copper lead 33a is covered with the solder resist 34, and is covered therewith. The inner lead 33b exposed without being exposed is tin plated 35.
[0004]
The feature of this film carrier for mounting a semiconductor chip is that the TAB tape material 3 has a device hole 36 for mounting a semiconductor chip, and the inner lead 33b of the copper lead 33a protrudes into the device hole 36 to form a flying lead. In addition, the semiconductor chip A is joined to the inner lead 33 b on which the tin plating 35 is applied by the gold bump 20.
[0005]
However, when the wiring pitch of the inner leads 33b is less than 40 μm, it is difficult to form the inner leads 33b or flying leads, and the lead pins are easily bent, and it is difficult to join the IC as a semiconductor chip.
[0006]
As one of the solutions, a semiconductor package technology called COF (Chip-on-Film or Chip-on-Flex) has been used recently. In this COF technique, as shown in FIG. 7, a two-layer substrate (a TAB tape material having a two-layer structure) in which a copper foil 42 is bonded to a polyimide tape as a tape substrate 41 by a metalizing method (plating method) and a casting method. 4 is used, and there is no device hole or flying lead, and the fine wiring by the copper foil 42 is formed in a state of being bonded to the tape base material 41. Accordingly, there is no deformation of the lead, and the copper foil 42 is thin, so that ultra fine wiring with a pitch of 40 μm or less is possible.
[0007]
In the case of the COF film carrier shown in FIG. 7, a tape material obtained by bonding a copper foil to a polyimide tape by a metalizing method (copper plating method) is used. In this COF tape, a thin and transparent polyimide film is formed by sputtering to form a metal film having a thickness of 30 to 100 mm, immersed in a copper plating solution, and electroplated with the metal film as a cathode. 42 is formed with a thickness of 8 to 12 μm. The copper foil 42 is patterned to form the wiring pattern 10 including the copper lead 10a, and a part of the surface of the copper lead 33a is covered with the solder resist 43, and the inner lead 10b exposed without being covered with this is coated. The structure is provided with a tin plating 11. The tin plating 11 is provided for connection to the IC chip and the liquid crystal glass, and the solder resist 43 is provided for insulation and improvement of mechanical strength.
[0008]
Further, the COF film carrier is required to be small, light, and thin, and the tape is also required to be as thin as possible because it is bent. Therefore, the thickness of the tape base 41 is 12.5 μm, 20 μm, 25 μm. Or the thing of 38 micrometers is used.
[0009]
However, when the film becomes thin, the film itself is deformed, and the strength is also weakened, so that it is difficult to cope with mass production by cutting during transportation. Furthermore, since the strength of the sprocket hole portion provided for conveyance and positioning is weak, the portion is likely to be deformed, resulting in inconvenience that the alignment with the pad of the semiconductor chip and the wiring of the glass panel becomes inaccurate.
[0010]
As a countermeasure, there is a method in which a reinforcing film is provided on the back side of the tape of the film carrier and a copper foil dummy wiring is provided around the sprocket hole (for example, see Patent Documents 1 and 2).
[0011]
However, since the method described in Patent Document 1 peels off and removes the reinforcing film after the fine wiring is formed, the wiring of the glass panel and the ACF (Anisotropic Conductive Film) are used at the time of semiconductor chip bonding. At the time of joining, only a thin (6-8 μm) copper foil dummy wiring exists around the sprocket hole. For this reason, the strength becomes insufficient, and the semiconductor chip is often deformed to cause misalignment of the pads and leads of the semiconductor chip. Furthermore, misalignment between the wiring and leads of the glass panel also occurs.
[0012]
Further, Patent Document 2 discloses a method of performing punching by placing a dummy sheet under the wiring tape at the time of punching a solder ball hole on the wiring tape. Since the sheet is removed from the wiring tape, the opened hole is not reinforced.
[0013]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-223795
[0014]
[Patent Document 2]
JP-A-11-297769
[0015]
[Problems to be solved by the invention]
As described above, since the tape of the COF film carrier according to the conventional example is a thin tape with a transparent copper foil, a reinforcing film is provided on the back surface to form fine wiring.
[0016]
However, since the reinforcing film is peeled off when the IC chip is bonded and when it is bonded to the glass panel, the strength of the sprocket hole for alignment is insufficient, and the pad and lead are deformed due to deformation. Defects that cannot be aligned will occur. Furthermore, a defect that the alignment of the wiring of the glass panel and the lead cannot occur.
[0017]
Also, when joining glass panels, only the necessary parts are punched from the tape and joined, so the surrounding parts including the sprocket holes that are no longer needed are taken up and processed, but the film is thin and the residual stress remains. Because of the presence of copper foil, there is often a problem that the tape after punching is greatly curved and deformed into a cylindrical shape, making it difficult to process.
[0018]
  Therefore, the object of the present invention is to solve the above-mentioned problems and to eliminate misalignment at the time of bonding a semiconductor chip to a film carrier and at the time of bonding a glass panel, and facilitate the processing of unnecessary tapes that impede productivity. Film carrier for semiconductor chipsAnd its manufacturing methodIs to provide.
[0019]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0020]
  A film carrier for mounting a semiconductor chip according to the invention of claim 1 comprises:PolyimideTape base material made of insulating filmOn a tape substrate and platedWiring pattern including cardAnd polyethylene terephthalate heat treated at 180 ° C. for 30 minutes.Along the longitudinal direction of the tape on both side edge areasJoinedReinforcement filmAnd a sprocket hole penetrating the tape substrate and the reinforcing filmIt is characterized by that.
[0021]
According to a second aspect of the present invention, in the film carrier for mounting a semiconductor chip according to the first aspect, the tape substrate has a thickness of 12.5 to 50.0 μm.
[0022]
A third aspect of the present invention is the film carrier for mounting a semiconductor chip according to the first aspect, wherein the reinforcing film is a resin film having heat resistance (for example, heat resistance that does not deform at 180 ° C.). Is 25 to 50 μm.
[0023]
According to a fourth aspect of the present invention, in the film carrier for mounting a semiconductor chip according to the first aspect, the reinforcing film is bonded to at least one of the back surface and the front surface of the tape base material.
[0024]
  The invention according to claim 5 is the film carrier for mounting a semiconductor chip according to claim 1, wherein the reinforcing film further includes a polyimide film.
  The invention of claim 6 is the film carrier for mounting a semiconductor chip according to claim 1, wherein the reinforcing film further contains an acrylic pressure-sensitive adhesive.
  According to a seventh aspect of the present invention, there is provided a method for producing a film carrier for mounting a semiconductor chip, comprising: a step of providing a tape base material comprising an insulating film made of polyimide;Made of polyethylene terephthalate heat-treated at 180 ° C for 30 minutesA step of bonding the reinforcing film, a step of forming sprocket holes penetrating the tape base material and the reinforcing film in both side edge regions of the tape base material and the reinforcing film, and a step of forming a wiring pattern including leads on the tape base material And a step of plating the leads of the wiring pattern, and a step of peeling the central region of the reinforcing film after the plating process and before the bonding of the semiconductor chip.
  The invention of claim 8 is the method for producing a film carrier for mounting a semiconductor chip according to claim 7., ArrangementThe method further includes the step of forming an insulating film on the line pattern.
[0025]
<Key points of the invention>
As described above, in a conventional COF film carrier tape, a reinforcing film is provided on the back surface when fine wiring is formed, but this reinforcing film does not exist when an IC chip is bonded and when it is bonded to a glass panel. Accordingly, misalignment between the IC chip and the lead and the glass panel wiring and the lead occurs. Furthermore, there is a problem that the unnecessary peripheral tape cannot be processed well.
[0026]
  The present invention eliminates misalignment at the time of bonding and glass panel bonding in a COF film carrier, and treats defective tapes that impede productivity.EasyAnother object is to provide a film carrier for mounting semiconductor chips.
[0027]
COF bonding and glass panel bonding are aligned with respect to the sprocket hole. The sprocket hole is also used for transporting the tape. For this reason, the sprocket hole is required not to be deformed and to have a predetermined strength.
[0028]
  Therefore, in the present invention, a COF film carrier tape in which a wiring pattern including a lead for COF connection is formed on a tape-like insulating film, and the lead of the wiring pattern is plated for flip chip connection, preferably In a COF film carrier tape in which the wiring pattern is protected by an insulating film (solder resist film, etc.) such as a solder resist film, and the exposed lead is plated, there are sprocket holes for transporting and positioning the film carrier. A tape-like reinforcing film (reinforcing tape) that is continuous along the longitudinal direction of the tape is joined to the formed side edges.The
[0029]
Such a structure can be obtained, for example, by performing an operation of leaving the reinforcing film in a narrow tape shape in the sprocket hole portion when peeling the reinforcing film used for forming the fine wiring. This reinforcing tape is additionally present in the sprocket hole to eliminate film deformation and prevent misalignment during bonding of the COF film carrier to the semiconductor chip and bonding to the glass panel. This makes it possible to facilitate the treatment of unnecessary tape.
[0030]
  Moreover, the said tape base material can use the thing within the range whose thickness is 12.5-50.0 micrometers.TheThat is, the thickness of 12.5, 20, 25, and 38 micrometers which is thinner than what is normally used can be used. In short, the present invention has a structure in which a reinforcing tape is placed along a tape base that is thin enough that the strength of the sprocket hole cannot be as expected as the thickness itself, The effect is demonstrated.
[0031]
  In the present invention, a reinforcing film to be joined along both side edge regions of the tape base material, for example, a narrow tape-like reinforcing film, is joined to at least one of the back surface and the front surface of the tape base material. Rigidity can be obtained, but it can also be provided on both the back and front surfaces of the tape base if necessary.The
[0032]
  The narrow tape-shaped reinforcing film is a heat-resistant synthetic resin film that does not deform at 180 ° C., and preferably has a thickness in the range of 25 to 50 μm. One of the polyethylene terephthalate film or polyimide film or a laminate of both is preferably used.The
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described based on embodiments of the drawings.
[0034]
FIG. 1 is a front view showing a COF film carrier tape according to a first embodiment of a film carrier for mounting a semiconductor chip of the present invention, and FIG. 2 is a cross-sectional view showing an outline of the manufacturing process of the COF film carrier tape. FIG. 3 is a cross-sectional view illustrating a process of bonding a semiconductor chip to the obtained film carrier to form a semiconductor package having a COF structure.
[0035]
In FIG. 1, 1 is a film carrier for mounting a semiconductor chip according to the present invention, 13 is a tape substrate made of an insulating film made of transparent polyimide resin, and 15 is bonded along both side edge regions of the back surface of the tape substrate 13. A thin tape-shaped reinforcing film, 16 is a sprocket hole, 10 is a wiring pattern formed on the surface of the

tape substrate

13, and 19 is a solder resist film (insulating film) covering a part of the surface of the wiring pattern 10. is there.
[0036]
The basic structure of the film carrier for mounting a semiconductor chip is the same as that of the conventional case shown in FIG. 7, and the copper foil layer 6 is metalized on a tape base material 13 made of a transparent insulating film made of polyimide resin ( Using a two-layer base material (tape material of a two-layer structure substrate) 12 joined by a plating method, the copper foil layer 6 is patterned to form a wiring pattern including the copper lead 10a, and one surface of the copper lead 10a is formed. This is a COF film carrier tape having a structure in which a part is covered and protected by a solder resist 19 which is an insulating film, and a tin plating layer 11 for flip chip connection is applied to a copper lead 10a exposed therefrom. Therefore, there is no device hole, and the inner lead 10b (FIG. 3) is not a flying lead.
[0037]
However, unlike the COF film carrier tape of FIG. 7, in this COF film carrier tape, the transparent tape base material 13 has a back surface (surface on which the wiring pattern 10 does not exist) on both side edges in the longitudinal direction of the tape. A continuous reinforcing film 15 is joined by an acrylic pressure-sensitive adhesive 14, and a sprocket hole 16 is provided through the acrylic pressure-sensitive adhesive 14 and the reinforcing film 15.
[0038]
Here, the thickness of the said tape base material 13 can use the thing in the range of 12.5-50.0 micrometers. When the thickness is less than 12.5 μm, the strength of the film carrier itself is insufficient. On the other hand, when the thickness exceeds 50.0 μm, the film carrier becomes inappropriate from the viewpoint of being used.
[0039]
Moreover, it is recommended that the thickness of the reinforcing film 15 be in the range of 25 to 50 μm. If the thickness is less than 25 μm, the reinforcing effect is poor. On the other hand, if the thickness exceeds 50 μm, it is inappropriate from the viewpoint of bending and using.
[0040]
In FIG. 4, the COF film carrier tape which concerns on 2nd embodiment of this invention is shown in the state joined to a semiconductor chip. In this embodiment, the reinforcing film 15 is provided by the acrylic adhesive 14 on the side where the wiring pattern 10 of the film carrier tape exists.
[0041]
In FIG. 5, the COF film carrier tape which concerns on 3rd embodiment of this invention is shown in the state joined to a semiconductor chip. In this embodiment, the reinforcing film 15 is provided with the acrylic adhesive 14 on both surfaces of the film carrier tape, respectively.
[0042]
[Example 1]
A specific example of the COF film carrier tape according to the first embodiment will be described according to the manufacturing process of FIG.
[0043]
First, as shown in FIG. 2 (A), a transparent polyimide resin film having a thickness of 38 μm (herein, trade name “Kapton EN” manufactured by Toray DuPont Co., Ltd.) 5 is used as the insulating film as the tape base material 13. After the surface of the tape substrate 13 is plasma-treated, a chromium / nickel alloy seed layer is formed by sputtering. This film is immersed in a copper plating solution, a copper foil layer 6 having a thickness of 8 μm is formed by electrolytic plating using a metal film (Cr / Ni seed layer) as a cathode, and a two-layer base material comprising a copper foil layer / insulating film structure (Tape material for a two-layer structure substrate) 12 was obtained.
[0044]
Next, as shown in FIG. 2 (B), a PET (polyethylene terephthalate; hereinafter simply referred to as “PET”) film (trade name “Lumirror”) heat-treated at 180 ° C. for 30 minutes as a reinforcing film on the entire back surface of the film carrier. ; Toray, manufactured by DuPont Co., Ltd.) 7 is laminated with a film (reinforcing film 9 with an adhesive) comprising an acrylic adhesive 8 provided thereon.
[0045]
Next, as shown in FIG. 2 (C), a large number of sprocket holes 16 are drilled at regular intervals along a side edge portion of the film carrier with the reinforcing film using a punching machine.
[0046]
Next, as shown in FIG. 2 (D), the copper foil layer 6 on the surface of the film carrier with the reinforcing film is subjected to patterning processing (resist application, exposure / development, etching, resist stripping) to obtain a desired one including the inner lead 10a. A circuit wiring pattern 10 having a shape is formed. Then, a solder resist is printed on the circuit wiring pattern 10 while leaving an electrical connection portion to form a solder resist film (insulating film) 19 (see FIG. 1) to cover and protect. Further, as shown in FIG. 2E, a tin plating layer 11 is formed on the exposed copper lead surface of the circuit wiring pattern 10 by electroless plating.
[0047]
Finally, before the bonding of the semiconductor chip, as shown in FIG. 2 (F), the central region of the PET film 5 laminated as a reinforcing film on the entire back surface of the film carrier is peeled off, thereby making a large number of About the both-sides edge part in which the sprocket hole 16 is formed, the acrylic adhesive 14 and the reinforcement film 15 remain continuously in the shape of a narrow tape.
[0048]
Thus, the semiconductor chip mounting film carrier 1 (COF film) of the present invention in which the continuous thin tape-like reinforcing film 15 is joined along the side edge regions where a large number of transport and positioning sprocket holes 16 are formed at regular intervals. Carrier tape) was completed. In this film carrier, as shown in FIG. 2 (F), a tape-like reinforcing film 15 is provided on the back side opposite to the front side where the circuit pattern 10 to which the semiconductor chip A (FIG. 3) is bonded is present. It is joined.
[0049]
A semiconductor device was assembled using the thus produced film carrier according to the present invention as a TAB tape (COF tape) for LCD (Liquid Crystal Display). That is, as shown in FIG. 3, the gold bump 20 of the semiconductor chip A and the inner lead 10a for the COF connection of the tape carrier are provided with the heating bonding stage including the heating stage B, the heating tool C, and the CCD camera device D. Was subjected to thermocompression bonding to obtain Sn / Au bonding (flip chip bonding) of flip chip / inner lead bonding. The bonding conditions were as follows: heating tool temperature; 350 ° C., heating stage temperature; 425 ° C., bonding time; 1 second.
[0050]
In addition, ACF (anisotropic conductive film) bonding with the LCD glass panel was performed using Hitachi Chemical ACF (AC-425FY) at a temperature of 180 ° C., a pressure of 3 Mpa, and a bonding time of 15 seconds.
[0051]
Table 1 below shows the incidence of defective products when the present invention and the conventional film carrier are used.
[0052]
In the table, “pcs” refers to one piece or more, and “kpcs” refers to 1000 pieces. For example, in the case of “10 pcs / 10 kpcs”, it indicates that 10 pieces out of 10,000 pieces were inspected, that is, the defective rate was 0.1%.
[0053]
[Table 1]

[0054]
As can be seen from the numerical values of the first embodiment of the present invention shown in Table 1, in the present invention, since the positioning sprocket hole portion is reinforced by the tape-like reinforcing film 15, the semiconductor chip based on misalignment and No joint failure or misalignment with the glass panel occurs. On the other hand, in the film carrier of the conventional example, the defect rate is high due to the positioning failure due to the lead “displacement”, and further, the defect occurs in the winding of the waste tape material, so that the yield and productivity may be lowered. Understandable.
[0055]
[Example 2]
A copper foil with a thickness of 9 μm (copper foil U-SLP made by Nippon Electrolytic Co., Ltd. and copper foil SQ-VLP made by Mitsui Kinzoku Mining Co., Ltd.), Espanex [trade name: film 40 μm thickness, copper layer thickness 12 μm ( A copper foil SQ-VLP manufactured by Mitsui Mining & Smelting Co., Ltd., manufactured by Nippon Steel Chemical Co., Ltd.] and Upilex VT (trade name of polyimide resin film manufactured by Ube Industries) were cast to a thickness of 40 μm to manufacture a COF film carrier.
[0056]
To this film carrier, a reinforcing film 9 with an adhesive comprising an acrylic adhesive 8 is attached to a PET film (Toray Industries, Inc .; trade name “Lumirror”) 7 heat treated at 180 ° C. as a reinforcing film for 30 minutes. Upilex S with adhesive (trade name of polyimide resin film manufactured by Ube Industries) was laminated.
[0057]
A conductor pattern (wiring pattern 10) was formed by etching on the reinforcing film-attached COF film carrier, and electroless tin plating 11 was further applied on the wiring pattern 10.
[0058]
Before bonding of the semiconductor chip, among the laminated adhesive film 9 with adhesive (PET film 7 and acrylic adhesive 14), the central region is peeled off and both side edge portions where the sprocket holes 16 are formed The reinforcing film was continuously left in the form of a narrow tape.
[0059]
As a result, a film carrier according to the second embodiment of the present invention in which continuous tape-shaped reinforcing films 15 were joined along the side edge regions where the sprocket holes 16 were formed was produced.
[0060]
The semiconductor chip A was flip-chip bonded to the film carrier according to the second embodiment of the present invention manufactured as described above. The bonding conditions were as follows: heating tool temperature; 350 ° C., heating stage temperature; 425 ° C., bonding time: 1 second. Moreover, ACF (anisotropic conductive film) joining with the glass panel of LCD was implemented by Hitachi Chemical Co., Ltd. ACF (AC-4251FY), joining temperature; 180 degreeC, joining time; 15 second.
[0061]
The defect rate of the second embodiment of the present invention is shown in Table 1 above. From this numerical value, in the case of the second embodiment, it can be understood that a defective product is slightly generated, but the defective rate is lower than that of the conventional example.
[0062]
In the film carrier of the conventional example, the defective rate due to misalignment due to the lead “displacement” is extremely high as 15% in total, and further, troubles occur in winding of the waste tape material, so that the yield and productivity may be lowered. Understood.
[0063]
In the said Example, it comprised so that the said tape-shaped reinforcement film 15 may remain in the joining state on the back surface side on the opposite side to the surface side of the film carrier to which the semiconductor chip A is joined. However, the present invention is not limited to this, and as shown in FIG. 4, a tape-like reinforcing film 15 is provided on the surface side of the film carrier (side where the semiconductor chip A is joined), or alternatively, FIG. As shown, the tape-shaped reinforcing film 15 can be provided on both sides of the film carrier.
[0064]
【The invention's effect】
As described above, the film carrier for mounting a semiconductor chip of the present inventionAnd its manufacturing methodAccording to the above, since the strength of the film carrier is increased by bonding the tape-like reinforcing film to the sprocket hole portion, the conveyance by the sprocket hole is followed with high accuracy at the time of bonding, and the positioning is made accurately. For this reason, the misalignment at the time of joining the semiconductor chip to the film carrier and the glass panel is eliminated to 0%, and a high-quality COF package is provided.
[0065]
In addition, for the film carrier after punching out the necessary part, the reinforcing film remains on both side edges, and since there is no copper foil having residual stress in that part, it is deformed into a cylindrical shape or Since curling is reduced, processing of the unnecessary partial tape is facilitated.
[0066]
Therefore, the film carrier for mounting a semiconductor chip of the present inventionAnd its manufacturing methodAccording to the present invention, the production of COF tapes for LCDs and the like can greatly increase the productivity of COF packages as compared with the prior art, which greatly contributes to industrial development.
[Brief description of the drawings]
FIG. 1 is a surface view showing a film carrier for mounting a semiconductor chip according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a manufacturing process of the film carrier for mounting a semiconductor chip according to the first embodiment of the present invention.
3 is a cross-sectional view showing a state in which a semiconductor chip is bonded to a film carrier according to the first embodiment of the present invention manufactured by the manufacturing process shown in FIG. 2;
FIG. 4 is a cross-sectional view showing a film carrier for mounting a semiconductor chip according to a second embodiment of the present invention in a state where a semiconductor chip is bonded to the film carrier.
FIG. 5 is a cross-sectional view showing a film carrier for mounting a semiconductor chip according to a third embodiment of the present invention in a state where a semiconductor chip is bonded thereto.
FIG. 6 is a cross-sectional view showing a conventional TAB tape with a semiconductor chip bonded thereto.
FIG. 7 is a cross-sectional view showing a conventional COF film carrier tape with a semiconductor chip bonded thereto.
[Explanation of symbols]
5 Transparent polyimide resin film
6 Copper foil layer
7 PET film heat-treated for 30 minutes
8 Acrylic adhesive
9 Reinforcing film with adhesive
10 Wiring pattern
10a Copper lead
10b Inner lead
11 Tin plating layer
12 Double-layer substrate
13 Tape base material
14 Acrylic adhesive
15 Reinforcing film
16 Sprocket hole
19 Solder resist film (insulating film)
20 gold bump
31 Tape base material

Claims

A tape substrate made of an insulating film made of polyimide;
A wiring pattern including a lead provided on the tape base material and plated;
A reinforcing film made of polyethylene terephthalate heat-treated at 180 ° C. for 30 minutes, bonded to both side edge regions of the tape base material along the longitudinal direction of the tape, and a sprocket hole penetrating the tape base material and the reinforcing film A film carrier for mounting a semiconductor chip, comprising:

The film carrier for mounting a semiconductor chip according to claim 1, wherein the tape base material has a thickness of 12.5 to 50.0 μm.

The film carrier for mounting a semiconductor chip according to claim 1, wherein the reinforcing film has a thickness of 25 to 50 μm.

The film carrier for mounting a semiconductor chip according to claim 1, wherein the reinforcing film is bonded to at least one of the back surface and the front surface of the tape base material.

The film carrier for mounting a semiconductor chip according to claim 1, wherein the reinforcing film further includes a polyimide film.

The film carrier for mounting a semiconductor chip according to claim 1, wherein the reinforcing film further contains an acrylic pressure-sensitive adhesive.

Providing a tape base material made of an insulating film made of polyimide;
Bonding a reinforcing film made of polyethylene terephthalate heat-treated at 180 ° C. for 30 minutes to the tape substrate;
Forming a sprocket hole penetrating the tape base material and the reinforcing film in both side edge regions of the tape base material and the reinforcing film;
Forming a wiring pattern including leads on the tape substrate;
Manufacturing a film carrier for mounting a semiconductor chip, comprising: plating a lead of the wiring pattern; and peeling the central region of the reinforcing film after the plating and before bonding of the semiconductor chip Method.

8. The method of manufacturing a film carrier for mounting a semiconductor chip according to claim 7, further comprising a step of forming an insulating film on the wiring pattern.