JP3829787B2

JP3829787B2 - Waveguide / microstrip line converter

Info

Publication number: JP3829787B2
Application number: JP2002297983A
Authority: JP
Inventors: 興祐八十岡; 和喜稲見
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-10-10
Filing date: 2002-10-10
Publication date: 2006-10-04
Anticipated expiration: 2022-10-10
Also published as: JP2004135095A

Description

【０００１】
【発明の属する技術分野】
本発明は主としてマイクロ波帯及びミリ波帯において用いる導波管・マイクロストリップ線路変換器に関する。
【０００２】
【従来の技術】
従来の導波管・マイクロストリップ線路変換器として、上面に導体線路パターンと導波管短絡用導体を設け下面に第１のパターン抜き部を有する第１の導体パターンを設けた誘電体基板と、層間面および最下面にパターン抜き部を有する導体パターンを設けた多層誘電体基板とから構成されるものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−２０８８０６号公報（５頁〜６頁、図７〜図１６）
【０００４】
【発明が解決しようとする課題】
このような従来の導波管・マイクロストリップ線路変換器においては、ビア導体のパターン抜き部側の壁をつないで形成される長方形の縦横比、すなわち、パターン抜き部のすぐ外周に位置するビア導体で構成される導波管壁の縦と横の長さの比について全く考慮されておらず、通常、約１対２程度で構成されていた。
【０００５】
したがって、従来の導波管・マイクロストリップ線路変換器は、誘電体基板を積層する際に発生してしまう層ずれによって、導波管内部が非対称モードとなり、高次モードによる共振周波数が発生し、これによって、所望の周波数における高周波信号の通過損失が大きくなってしまう。また、層ずれ量が大きいほど共振周波数が低域側へ移動し、所望の周波数帯域の近傍に近づくと、導波管・マイクロストリップ線路変換器の特性が劣化するという問題がある。
【０００６】
本発明は、誘電体基板の積層における層ずれが発生しても、導波管内部で発生する共振周波数が所望の周波数帯域より離れて発生し、導波管・マイクロストリップ線路変換器の特性が劣化しないようにすることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る導波管・マイクロストリップ線路変換器は、単層または多層の第１の誘電体基板と、前記第１の誘電体基板の一面に設けられた導体線路パターンと、前記導体線路パターンの一端が接続された導波管短絡用導体と、前記導体線路パターンと前記導波管短絡用導体を有する面に対向する前記第１の誘電体基板の最下面に形成された第１のパターン抜き部を有する第１の導体パターンと、前記第１の誘電体基板内を貫通し前記導波管短絡用導体と前記第１のパターン抜き部の外周部とを接続する第１のビア導体と、単層または多層の第２の誘電体基板と、前記第２の誘電体基板の層間面及び最下面のうち少なくとも最下面に設けられた第２のパターン抜き部を有する第２の導体パターンと、前記第２のパターン抜き部の周囲に設けられ前記第２の誘電体基板の最上面から最下面まで貫通している第２のビア導体と、任意の層間が層ずれを有する多層の第３の誘電体基板と、前記第３の誘電体基板の層間面及び最下面のうち少なくとも最下面に設けられた第３のパターン抜き部を有する第３の導体パターンと、前記第３のパターン抜き部の周囲に設けられ前記第３の誘電体基板の最上面から最下面まで貫通している第３のビア導体とを備え、前記第１の誘電体基板に設けられた前記第１の導体パターンと前記第２の誘電体基板の最上面とが接し、前記第２の誘電体基板に設けられた前記第２の導体パターンと前記第３の誘電体基板の最上面とが接するように、前記第１の誘電体基板と前記第２の誘電体基板と前記第３の誘電体基板とが積層され、前記導体線路パターンと前記第１の導体パターンと前記第１の誘電体基板によりマイクロストリップ線路が構成され、前記導波管短絡用導体と前記第１のビア導体と前記第１の導体パターンにより導波管短絡部が構成され、前記第１の導体パターンと前記第２のビア導体と前記第２の導体パターンにより第１の誘電体導波管が構成され、前記第２の導体パターンと前記第３のビア導体と前記第３の導体パターンにより第２の誘電体導波管が構成され、前記第３のビア導体における前記第３のパターン抜き部側の壁をつないで形成される長方形の縦横比が１対２．５から１対３の間で構成されるとともに、前記第２のビア導体における前記第２のパターン抜き部側の壁をつないで形成される長方形の縦横比が１対４から１対８の間で構成されるものである。
【０００８】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１を示す導波管・マイクロストリップ線路変換器の構成図である。図２は、図１に示される導波管・マイクロストリップ線路変換器を導体線路パターン１と平行に切断した断面図である。図に示すように、この実施の形態１における導波管・マイクロストリップ線路変換器は、第１の誘電体基板４と第２の誘電体基板５と第３の誘電体基板６とを積層して構成されている。なお、図１においては、内部の構成を理解し易くするために、各誘電体基板を透明にして示している。第１の誘電体基板４は単層または多層の誘電体基板であり、その一面には導体線路パターン１と、この導体線路パターン１の一端が接続された導波管短絡用導体３とが設けられている。図３に導体線路パターン１と導波管短絡用導体３の平面図を示す。
【０００９】
導体線路パターン１と導波管短絡用導体３が設けられた面に対向する第１の誘電体基板４の最下面には第１のパターン抜き部１３を有する第１の導体パターン７が形成されている。また、第１の誘電体基板４内を貫通し導波管短絡用導体３と第１のパターン抜き部１３の外周部とを接続する第１のビア導体１０が設けられている。
【００１０】
第２の誘電体基板５は単層または多層の誘電体基板であり、その少なくとも最下面には第２のパターン抜き部１４を有する第２の導体パターン８が設けられている。図４に第２の導体パターン８の平面図を示す。なお、図１においては最下面のみに第２の導体パターン８が設けられているが、各層間面に同様に第２のパターン抜き部１４を有する第２の導体パターン８を設けても良い。また、第２の誘電体基板５には、第２のパターン抜き部１４の周囲を囲むように第２の誘電体基板５の最上面から最下面まで貫通し、第１の導体パターン７と第２の導体パターン８とを接続する第２のビア導体１１が設けられている。
【００１１】
第３の誘電体基板６も単層または多層で構成されており、その少なくとも最下面には第３のパターン抜き部１５を有する第３の導体パターン９が形成されている。図５に第３の導体パターン９の平面図を示す。なお、図１においては最下面のみに第３の導体パターン９が設けられているが、各層間面に同様に第３のパターン抜き部１５を有する第３の導体パターン９を設けても良い。また、第３の誘電体基板６には、第３のパターン抜き部１５の周囲を囲むように第３の誘電体基板６の最上面から最下面まで貫通し、第２の導体パターン８と第３の導体パターン９とを接続する第３のビア導体１２が設けられている。
【００１２】
第１の誘電体基板４と第２の誘電体基板５とは、第１の誘電体基板４の第１の導体パターン７と、第２の誘電体基板５の最上面とが接するように積層されている。また、第２の誘電体基板５と第３の誘電体基板６とは、第２の誘電体基板５の第２の導体パターン８と、第３の誘電体基板６の最上面とが接するように積層されている。
【００１３】
導体線路パターン１と、第１の導体パターン７と、第１の誘電体基板４とでマイクロストリップ線路が構成され、導波管短絡用導体３と、第１のビア導体１０と、第１の導体パターン７とで導波管短絡部が構成されている。また、第１の導体パターン７と、第２のビア導体１１と、第２の導体パターン８とで第１の誘電体導波管が構成され、第２の導体パターン８と、第３のビア導体１２と、第３の導体パターン９とで第２の誘電体導波管が構成されている。第３の誘電体基板６の下には、第２の誘電体導波管の開口に合わせて外部導波管２が設けられている。
【００１４】
この実施の形態において特徴的なことは、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の縦横比、すなわち、第３のパターン抜き部１５のすぐ外周に位置する第３のビア導体１２で構成される第２の誘電体導波管壁の縦と横の長さの比が１対２．５から１対３の間で構成されることである。ここで、第３のビア導体１２で形成される長方形は、導体線路パターン１に垂直な辺が長く、導体線路パターン１に平行な辺が短くなるように形成されている。
【００１５】
誘電体基板を積層する時、工程上、層ずれを起こしてしまうが、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比が１対２．５から１対３の間で構成すると、それ以外の縦横比で構成する場合と比較して、第２の誘電体導波管の非対称モードによって発生する高次モードの共振周波数が高域側で発生する。そして、所望の周波数での高周波信号の通過損失が少なくなり、導波管・マイクロストリップ線路変換器としての特性が劣化することがない。共振周波数を求めるための計算式は次式のとおりである。
【００１６】
【数１】

【００１７】
上式において、Ｃは光速（2.998×10⁸m/s）、εrは比誘電率である。また、Ｘは導波管の高周波信号が伝播する方向と垂直な面の一辺の幅、すなわち、この実施の形態においては、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の一辺の幅である。Ｙは導波管の高周波信号が伝播する方向と垂直な面の他の一辺の幅である。この実施の形態のおける長方形の辺の縦横比とは、このＸとＹの比である。Ｚは導波管の高周波信号が伝播する方向の長さ、すなわち、この実施の形態においては、第３のビア導体１２の長さである。
【００１８】
図６に、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比が１対２で構成される場合と、１対２．８で構成される場合の高周波信号の通過損失を示す。図において、横軸は周波数、縦軸は通過損失である。ここで、所望の周波数をｆ₀−４ＧＨｚとする。図に示すように、縦横比が１対２の場合は、共振周波数がｆ₀ＧＨｚで発生しているのに対し、縦横比が１対２．８の場合にはそれより高域側のｆ₀＋６ＧＨｚで発生している。すなわち、縦横比が１対２．８の場合の方が、共振周波数が所望の周波数帯域からより離れた周波数で発生している。そのため、縦横比が１対２の場合よりも１対２．８の場合の方が所望の周波数での高周波信号の通過損失が少ない。したがって、層ずれ量が一定以下であれば、導波管・マイクロストリップ線路変換器の特性が層ずれにより劣化することが避けられる。
【００１９】
なお、上記の説明においては、導波管・マイクロストリップ線路変換器を第１、第２、第３の誘電体基板を積層することにより構成したが、更に誘電体基板を積層して、３個以上の誘電体導波管を有する構成としてもよい。その場合、第４以降の誘電体基板も第２、第３の誘電体基板と同様の構成、すなわち、少なくとも層間面及び最下面のうち最下面に設けられたパターン抜き部を有する導体パターンと、パターン抜き部の周囲に設けられ誘電体基板の最上面から最下面まで貫通するビア導体とを備えた構成のものである。そして、第３以降の誘電体基板のビア導体のパターン抜き部側の壁をつないで形成される長方形の縦横比を１対２．５から１対３の間で構成すれば、同様の効果を得ることができる。
【００２０】
実施の形態２．
図７は、本発明の実施の形態２を示す導波管・マイクロストリップ線路変換器の断面図である。図８は、図７に示される第２の導体パターンの平面図である。図７、８において、上記実施の形態１と同一の構成については同一の符号をつけ、説明を省略する。
【００２１】
上記の実施の形態１においては、第２のビア導体１１の第２のパターン抜き部１４側の壁をつないで形成される長方形の辺の縦横比を任意としたが、この実施の形態においては、その縦横比を１対４から１対８の間で構成されるようにした。ここで、第２のビア導体１１で形成される長方形は、導体線路パターン１に垂直な辺が長く、導体線路パターン１に平行な辺が短くなるように形成されている。その他の構成は実施の形態１と同様であるので説明を省略する。
【００２２】
誘電体基板を積層する時、工程上、層ずれを起こしてしまうが、この実施の形態によれば、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比を１対２．５から１対３の間で構成するとともに、第２のビア導体１０の第２のパターン抜き部１４側の壁をつないで形成される長方形の辺の縦横比を１対４から１対８の間で構成するようにしたので、それ以外の縦横比で構成する場合と比較して、第１の誘電体導波管及び第２の誘電体導波管の非対称モードによって発生する高次モードの共振周波数は通常より高域側で発生する。したがって、層ずれ量が一定以下であれば、共振周波数は所望の周波数帯域から離れた周波数での発生となるので、導波管・マイクロストリップ線路変換器の特性の劣化をより確実に避けることができる。
【００２３】
実施の形態３．
図９は、本発明の実施の形態３を示す導波管・マイクロストリップ線路変換器の断面図である。図において、上記実施の形態１と同一の構成については同一の符号をつけ、説明を省略する。
【００２４】
この実施の形態においては、第２のビア導体１６を階段状に形成している。階段状とは、図９に示すように、下層ほど対向するビア導体間の距離が大きくなるようにビア導体の位置を徐々にずらした状態である。図９は導波管・マイクロストリップ線路変換器を導体線路パターン１と平行に切断した断面図であるため、導体線路パターン１の向きに垂直に配列された第２のビア導体１６を階段状に形成した様子が示されているが、導体線路パターン１の向きに平行に配列された第２のビア導体１６も階段状に形成されている。したがって、第２のビア導体１６で形成される長方形は下層ほど大きい。
【００２５】
なお、第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比は上記の実施の形態１と同様に１対２．５から１対３の間で構成している。また、更に階段状に形成された第２のビア導体１６の第２のパターン抜き部１４側の壁をつないで形成される長方形の辺の縦横比を１対４から１対８の間で構成するようにしてもよい。
【００２６】
誘電体基板を積層する時、工程上、層ずれを起こしてしまうが、上記実施の形態1、２と同様、第３のビア導体１２や第２のビア導体１１のパターン抜き部側の壁をつないで形成される長方形の辺の縦横比が所定の範囲内に構成されるので、誘電体導波管の非対称モードによって発生する高次モードの共振周波数は通常より高域側で発生する。しかも、通常は層ずれが大きいほど共振周波数が低周波数側に移動するが、第２のビア導体１６を階段状に形することによって、層ずれが大きくなっても共振周波数の変動は起こらず、低周波数側に移動することはない。従って、層ずれが大きくなっても、確実に所望の周波数帯域から離れた周波数での発生となるので、所望の周波数帯域での通過損失は少なく、導波管・マイクロストリップ線路変換器の特性の劣化が避けられる。
【００２７】
なお、上記の説明においては、長方形に配置される第２のビア導体１６を全て階段状に形成したが、少なくとも、導体線路パターン１の向きに垂直に配列された第２のビア導体１６を階段状に形成すれば、同様の効果が得られる。
【００２８】
実施の形態４．
図１０は、本発明の実施の形態４を示す導波管・マイクロストリップ線路変換器の断面図である。図において、上記実施の形態１と同一の構成については同一の符号をつけ、説明を省略する。
【００２９】
この実施の形態においては、第３のビア導体１７を階段状に形成している。階段状とは、図１０に示すように、下層ほど対向するビア導体間の距離が大きくなるようにビア導体の位置を徐々にずらした状態である。また、実施の形態３と同様、図１０は導波管・マイクロストリップ線路変換器を導体線路パターン１と平行に切断した断面図であるため、導体線路パターン１の向きに垂直に配列された第３のビア導体１７を階段状に形成した様子が示されているが、導体線路パターン１の向きに平行に配列された第３のビア導体１７も階段状に形成されている。したがって、第３のビア導体１７で形成される長方形は下層ほど大きい。
【００３０】
なお、階段状に形成された第３のビア導体１２の第３のパターン抜き部１５側の壁をつないで形成される長方形の辺の縦横比は上記の実施の形態１と同様に１対２．５から１対３の間で構成している。また、更に第２のビア導体１６の第２のパターン抜き部１４側の壁をつないで形成される長方形の辺の縦横比を１対４から１対８の間で構成するようにしてもよい。
【００３１】
誘電体基板を積層する時、工程上、層ずれを起こしてしまうが、上記実施の形態1、２と同様、第３のビア導体１７や第２のビア導体１１のパターン抜き部側の壁をつないで形成される長方形の辺の縦横比が所定の範囲内に構成されるので、誘電体導波管の非対称モードによって発生する高次モードの共振周波数は通常より高域側で発生する。しかも、通常は層ずれが大きいほど共振周波数が低周波数側に移動するが、第３のビア導体１７を階段状に形することによって、層ずれが大きくなっても共振周波数の変動は起こらず、低域側に移動することはない。従って、層ずれが大きくなっても、確実に所望の周波数帯域から離れた周波数での発生となるので、所望の周波数帯域での通過損失は少なく、導波管・マイクロストリップ線路変換器の特性が劣化することは避けられる。また、第２の誘電体導波管の非対称モードによる影響は第１の誘電体導波管の非対称モードによる影響に比べて大きいため、第３のビア導体を階段状に形成する方が、第２のビア導体を階段状に形成する場合に比べて効果が大きい。
【００３２】
なお、上記の説明においては、長方形に配置される第３のビア導体１７を全て階段状に形成したが、少なくとも、導体線路パターン１の向きに垂直に配列された第３のビア導体１７を階段状に形成すれば、同様の効果が得られる。
【００３３】
実施の形態５．
図１１は、本発明の実施の形態５を示す導波管・マイクロストリップ線路変換器の断面図である。図において、上記実施の形態１と同一の構成については同一の符号をつけ、説明を省略する。この実施の形態は上記の実施の形態３と実施の形態４とを組み合わせたものであり、第２のビア導体１６及び第３のビア導体１７を階段状に形成している。
【００３４】
この実施の形態によれば、誘電体導波管の非対称モードによって発生する高次モードの共振周波数が通常より高域側で発生するとともに、第１の誘電体導波管の非対称モードによる影響も第２の誘電体導波管の非対称モードによる影響も低減することができ、発生した共振周波数が層ずれ量によって低域側に移動することを確実に防止できるため、所望の周波数帯域での通過損失はより少なく、導波管・マイクロストリップ線路変換器の特性が劣化することをより確実に避けられる。
【００３５】
【発明の効果】
本発明に係る導波管・マイクロストリップ線路変換器によれば、導波管内部で発生する共振周波数が所望の周波数帯域から離れた周波数で発生するため、導波管・マイクロストリップ線路変換器の特性が劣化しない。
【図面の簡単な説明】
【図１】実施の形態１における導波管・マイクロストリップ線路変換器の構成図である。
【図２】実施の形態１における導波管・マイクロストリップ線路変換器の断面図である。
【図３】実施の形態１における導体線路パターンを示す平面図である。
【図４】実施の形態１における第２の導体パターンを示す平面図である。
【図５】実施の形態１における第３の導体パターンを示す平面図である。
【図６】実施の形態１における高周波信号の通過損失を示すグラフである。
【図７】実施の形態２における導波管・マイクロストリップ線路変換器の断面図である。
【図８】実施の形態２における第２の導体パターンを示す平面図である。
【図９】実施の形態３における導波管・マイクロストリップ線路変換器の断面図である。
【図１０】実施の形態４における導波管・マイクロストリップ線路変換器の断面図である。
【図１１】実施の形態５における導波管・マイクロストリップ線路変換器の断面図である。
【符号の説明】
１導体線路パターン、３導波管短絡用導体、４第１の誘電体基板、５第２の誘電体基板、６第３の誘電体基板、７第１の導体パターン、８第２の導体パターン、９第３の導体パターン、１０第１のビア導体、１１第２のビア導体、１２第３のビア導体、１３第１のパターン抜き部、１４第２のパターン抜き部、１５第３のパターン抜き部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a waveguide / microstrip line converter mainly used in a microwave band and a millimeter wave band.
[0002]
[Prior art]
As a conventional waveguide / microstrip line converter, a dielectric substrate in which a conductor line pattern and a waveguide short-circuiting conductor are provided on the upper surface and a first conductor pattern having a first pattern cutout is provided on the lower surface; Some of them are composed of a multilayer dielectric substrate provided with a conductor pattern having a pattern cutout portion on the interlayer surface and the lowermost surface (see, for example, Patent Document 1).
[0003]
[Patent Document 1]
JP 2002-208806 A (pages 5 to 6, FIGS. 7 to 16)
[0004]
[Problems to be solved by the invention]
In such a conventional waveguide / microstrip line converter, the aspect ratio of the rectangle formed by connecting the walls on the side of the pattern extraction portion of the via conductor, that is, the via conductor located immediately outside the pattern extraction portion. The ratio between the length and the length of the waveguide wall constituted by the above is not considered at all, and is usually constituted by about 1 to 2.
[0005]
Therefore, the conventional waveguide / microstrip line converter has an asymmetric mode inside the waveguide due to a layer shift that occurs when the dielectric substrate is laminated, and a resonance frequency due to a higher order mode is generated. This increases the passage loss of the high-frequency signal at a desired frequency. Further, there is a problem that the characteristic of the waveguide / microstrip line converter deteriorates when the resonance frequency shifts to a lower frequency side and approaches the vicinity of a desired frequency band as the layer shift amount increases.
[0006]
According to the present invention, even if a layer shift occurs in the lamination of dielectric substrates, the resonance frequency generated inside the waveguide is generated away from the desired frequency band, and the characteristics of the waveguide / microstrip line converter are improved. The purpose is to prevent deterioration.
[0007]
[Means for Solving the Problems]
The waveguide / microstrip line converter according to the present invention includes a single-layer or multilayer first dielectric substrate, a conductor line pattern provided on one surface of the first dielectric substrate, and the conductor line pattern. And a first pattern formed on the lowermost surface of the first dielectric substrate facing the surface having the conductor line pattern and the waveguide short-circuiting conductor. A first conductor pattern having a cut-out portion; and a first via conductor that penetrates through the first dielectric substrate and connects the waveguide short-circuiting conductor and the outer periphery of the first pattern cut-out portion A second dielectric substrate having a single layer or a multilayer, and a second conductor pattern having a second pattern extraction portion provided at least on the lowermost surface among the interlayer surface and the lowermost surface of the second dielectric substrate; , Provided around the second pattern removal portion A second via conductor penetrating from the uppermost surface to the lowermost surface of the second dielectric substrate, a multilayer third dielectric substrate having a layer shift between arbitrary layers, and the third dielectric A third conductor pattern having a third pattern extraction portion provided on at least the lowermost surface of the interlayer and lowermost surfaces of the substrate; and the third dielectric substrate provided around the third pattern extraction portion. And a third via conductor penetrating from the uppermost surface to the lowermost surface, and the first conductor pattern provided on the first dielectric substrate and the uppermost surface of the second dielectric substrate are The first dielectric substrate and the second dielectric so that the second conductor pattern provided on the second dielectric substrate is in contact with the uppermost surface of the third dielectric substrate. A substrate and the third dielectric substrate are laminated, and the conductor line pattern and the front A microstrip line is constituted by the first conductor pattern and the first dielectric substrate, and a waveguide short-circuit portion is constituted by the waveguide short-circuiting conductor, the first via conductor and the first conductor pattern. A first dielectric waveguide is formed by the first conductor pattern, the second via conductor, and the second conductor pattern, and the second conductor pattern, the third via conductor, and the A second dielectric waveguide is formed by the third conductor pattern, and the aspect ratio of the rectangle formed by connecting the walls on the third pattern extraction portion side of the third via conductor is 1: 2. The aspect ratio of the rectangle formed between 5 and 1 to 3 and connected to the wall on the second pattern extraction portion side of the second via conductor is between 1: 4 and 1: 8. It is comprised by.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a configuration diagram of a waveguide / microstrip line converter according to a first embodiment of the present invention. 2 is a cross-sectional view of the waveguide / microstrip line converter shown in FIG. As shown in the figure, the waveguide / microstrip line converter according to the first embodiment is formed by laminating a first dielectric substrate 4, a second dielectric substrate 5, and a third dielectric substrate 6. Configured. In FIG. 1, each dielectric substrate is shown transparent to facilitate understanding of the internal configuration. The first dielectric substrate 4 is a single-layer or multilayer dielectric substrate, and a conductor line pattern 1 and a waveguide short-circuiting conductor 3 to which one end of the conductor line pattern 1 is connected are provided on one surface thereof. It has been. FIG. 3 shows a plan view of the conductor line pattern 1 and the waveguide short-circuiting conductor 3.
[0009]
A first conductor pattern 7 having a first pattern extraction portion 13 is formed on the lowermost surface of the first dielectric substrate 4 facing the surface on which the conductor line pattern 1 and the waveguide short-circuiting conductor 3 are provided. ing. In addition, a first via conductor 10 that penetrates through the first dielectric substrate 4 and connects the waveguide short-circuiting conductor 3 and the outer peripheral portion of the first pattern extraction portion 13 is provided.
[0010]
The second dielectric substrate 5 is a single-layer or multilayer dielectric substrate, and at least the lowermost surface thereof is provided with a second conductor pattern 8 having a second pattern extraction portion 14. FIG. 4 shows a plan view of the second conductor pattern 8. In FIG. 1, the second conductor pattern 8 is provided only on the lowermost surface. However, the second conductor pattern 8 having the second pattern extraction portion 14 may be provided similarly on each interlayer surface. Further, the second dielectric substrate 5 penetrates from the uppermost surface to the lowermost surface of the second dielectric substrate 5 so as to surround the periphery of the second pattern extraction portion 14, and the first conductive pattern 7 and the second conductive substrate 7. A second via conductor 11 for connecting the two conductor patterns 8 is provided.
[0011]
The third dielectric substrate 6 is also composed of a single layer or multiple layers, and a third conductor pattern 9 having a third pattern extraction portion 15 is formed on at least the lowermost surface thereof. FIG. 5 shows a plan view of the third conductor pattern 9. In FIG. 1, the third conductor pattern 9 is provided only on the lowermost surface. However, the third conductor pattern 9 having the third pattern extraction portion 15 may be similarly provided on each interlayer surface. Further, the third dielectric substrate 6 penetrates from the uppermost surface to the lowermost surface of the third dielectric substrate 6 so as to surround the periphery of the third pattern extraction portion 15, and the second conductive pattern 8 and the second conductive pattern 8 A third via conductor 12 that connects the three conductor patterns 9 is provided.
[0012]
The first dielectric substrate 4 and the second dielectric substrate 5 are laminated so that the first conductor pattern 7 of the first dielectric substrate 4 and the uppermost surface of the second dielectric substrate 5 are in contact with each other. Has been. The second dielectric substrate 5 and the third dielectric substrate 6 are in contact with the second conductor pattern 8 of the second dielectric substrate 5 and the uppermost surface of the third dielectric substrate 6. Are stacked.
[0013]
The conductor line pattern 1, the first conductor pattern 7, and the first dielectric substrate 4 constitute a microstrip line, the waveguide short-circuiting conductor 3, the first via conductor 10, and the first The conductor pattern 7 forms a waveguide short-circuit portion. The first conductor pattern 7, the second via conductor 11, and the second conductor pattern 8 constitute a first dielectric waveguide, and the second conductor pattern 8 and the third via are formed. The conductor 12 and the third conductor pattern 9 constitute a second dielectric waveguide. Under the third dielectric substrate 6, the external waveguide 2 is provided in alignment with the opening of the second dielectric waveguide.
[0014]
What is characteristic in this embodiment is that the aspect ratio of the rectangle formed by connecting the walls of the third via conductors 12 on the side of the third pattern extraction portion 15, that is, immediately after the third pattern extraction portion 15. The ratio of the vertical and horizontal lengths of the second dielectric waveguide wall constituted by the third via conductors 12 located on the outer periphery is comprised between 1: 2.5 and 1: 3. is there. Here, the rectangle formed by the third via conductor 12 is formed so that the side perpendicular to the conductor line pattern 1 is long and the side parallel to the conductor line pattern 1 is short.
[0015]
When the dielectric substrate is laminated, the layer shift occurs in the process, but the aspect ratio of the rectangular side formed by connecting the walls on the third pattern extraction portion 15 side of the third via conductor 12 is 1. When configured between the pair 2.5 to 1: 3, the resonance frequency of the higher-order mode generated by the asymmetric mode of the second dielectric waveguide is higher than when configured with other aspect ratios. Occurs on the regional side. And the passage loss of the high frequency signal in a desired frequency decreases, and the characteristic as a waveguide microstrip line converter does not deteriorate. The calculation formula for obtaining the resonance frequency is as follows.
[0016]
[Expression 1]

[0017]
In the above equation, C is the speed of light (2.998 × 10 ⁸ m / s), and εr is the relative dielectric constant. X is the width of one side of the surface perpendicular to the direction in which the high-frequency signal of the waveguide propagates, that is, in this embodiment, the wall on the third pattern extraction portion 15 side of the third via conductor 12. It is the width of one side of the rectangle formed by connection. Y is the width of the other side of the surface perpendicular to the direction in which the high-frequency signal of the waveguide propagates. The aspect ratio of the rectangular side in this embodiment is the ratio of X and Y. Z is the length of the waveguide in the direction in which the high-frequency signal propagates, that is, the length of the third via conductor 12 in this embodiment.
[0018]
FIG. 6 shows a case where the aspect ratio of the rectangular side formed by connecting the walls on the third pattern extraction portion 15 side of the third via conductor 12 is 1: 2, and 1: 2.8. The passing loss of the high frequency signal in the case of being configured is shown. In the figure, the horizontal axis represents frequency and the vertical axis represents passage loss. Here, the desired frequency is f ₀ -4 GHz. As shown in the figure, when the aspect ratio is 1: 2, the resonance frequency is generated at f ₀ GHz, whereas when the aspect ratio is 1: 2.8, the higher frequency f It has occurred in the ₀ + 6GHz. That is, when the aspect ratio is 1: 2.8, the resonance frequency is generated at a frequency farther from the desired frequency band. Therefore, the passage loss of the high frequency signal at the desired frequency is smaller when the aspect ratio is 1: 2.8 than when the aspect ratio is 1: 2. Therefore, if the amount of layer shift is below a certain level, it is possible to avoid deterioration of the characteristics of the waveguide / microstrip line converter due to layer shift.
[0019]
In the above description, the waveguide / microstrip line converter is constructed by laminating the first, second, and third dielectric substrates. However, the dielectric substrate is further laminated to form three pieces. It is good also as a structure which has the above dielectric waveguide. In that case, the fourth and subsequent dielectric substrates also have the same configuration as the second and third dielectric substrates, that is, a conductor pattern having a pattern extraction portion provided on the lowermost surface of at least the interlayer surface and the lowermost surface, The structure includes a via conductor provided around the pattern extraction portion and penetrating from the uppermost surface to the lowermost surface of the dielectric substrate. The same effect can be obtained if the aspect ratio of the rectangle formed by connecting the walls of the third and subsequent dielectric substrates on the side of the pattern extraction portion of the via conductor is between 1: 2.5 and 1: 3. Obtainable.
[0020]
Embodiment 2. FIG.
FIG. 7 is a cross-sectional view of a waveguide / microstrip line converter showing Embodiment 2 of the present invention. FIG. 8 is a plan view of the second conductor pattern shown in FIG. 7 and 8, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
[0021]
In the first embodiment described above, the aspect ratio of the rectangular side formed by connecting the walls on the second pattern extraction portion 14 side of the second via conductor 11 is arbitrary, but in this embodiment, The aspect ratio is comprised between 1: 4 and 1: 8. Here, the rectangle formed by the second via conductor 11 is formed so that the side perpendicular to the conductor line pattern 1 is long and the side parallel to the conductor line pattern 1 is short. Since other configurations are the same as those of the first embodiment, description thereof is omitted.
[0022]
When the dielectric substrate is laminated, the layer shift occurs in the process. According to this embodiment, the third via conductor 12 is formed by connecting the walls on the third pattern extraction portion 15 side. The aspect ratio of the rectangular side is configured between 1: 2.5 and 1: 3, and the rectangular side formed by connecting the second pattern conductor 14 side wall of the second via conductor 10 is connected. Since the aspect ratio is configured between 1: 4 and 1: 8, the first dielectric waveguide and the second dielectric waveguide are compared with the case where the aspect ratio is other than that. The resonance frequency of the higher order mode generated by the asymmetric mode of the tube is generated on the higher frequency side than usual. Therefore, if the amount of layer deviation is below a certain level, the resonance frequency is generated at a frequency away from the desired frequency band, so that deterioration of the characteristics of the waveguide / microstrip line converter can be avoided more reliably. it can.
[0023]
Embodiment 3 FIG.
FIG. 9 is a cross-sectional view of a waveguide / microstrip line converter showing Embodiment 3 of the present invention. In the figure, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0024]
In this embodiment, the second via conductor 16 is formed in a step shape. As shown in FIG. 9, the stepped shape is a state where the positions of the via conductors are gradually shifted so that the distance between the via conductors facing each other becomes larger as the lower layer is formed. FIG. 9 is a cross-sectional view of the waveguide / microstrip line converter cut in parallel with the conductor line pattern 1, so that the second via conductors 16 arranged perpendicular to the direction of the conductor line pattern 1 are stepped. As shown, the second via conductors 16 arranged in parallel to the direction of the conductor line pattern 1 are also formed in a step shape. Therefore, the rectangle formed by the second via conductor 16 is larger as the lower layer.
[0025]
The aspect ratio of the rectangular side formed by connecting the wall on the third pattern extraction portion 15 side of the third via conductor 12 is from 1: 2.5 to 1: 3 as in the first embodiment. It is composed between. Further, the aspect ratio of the rectangular side formed by connecting the second pattern conductor 14 side wall of the second via conductor 16 formed in a staircase shape is set between 1: 4 and 1: 8. You may make it do.
[0026]
When laminating a dielectric substrate, a layer shift occurs in the process. However, as in the first and second embodiments, the third via conductor 12 and the wall on the pattern removal portion side of the second via conductor 11 are formed. Since the aspect ratio of the rectangular sides formed by connection is configured within a predetermined range, the resonance frequency of the higher order mode generated by the asymmetric mode of the dielectric waveguide is generated on the higher frequency side than usual. In addition, the resonance frequency moves to the lower frequency side as the layer shift increases, but by forming the second via conductor 16 in a step shape, the resonance frequency does not vary even if the layer shift increases. It does not move to the low frequency side. Therefore, even if the layer shift increases, the frequency is surely generated at a frequency away from the desired frequency band. Therefore, the passage loss in the desired frequency band is small, and the characteristics of the waveguide / microstrip line converter are reduced. Deterioration is avoided.
[0027]
In the above description, the second via conductors 16 arranged in a rectangular shape are all formed in a staircase shape, but at least the second via conductors 16 arranged perpendicular to the direction of the conductor line pattern 1 are stepped. If it is formed in a shape, the same effect can be obtained.
[0028]
Embodiment 4 FIG.
FIG. 10 is a cross-sectional view of a waveguide / microstrip line converter showing Embodiment 4 of the present invention. In the figure, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0029]
In this embodiment, the third via conductor 17 is formed in a step shape. As shown in FIG. 10, the stepped shape is a state in which the position of the via conductor is gradually shifted so that the distance between the via conductors facing each other becomes larger as the lower layer is formed. Similarly to the third embodiment, FIG. 10 is a cross-sectional view of the waveguide / microstrip line converter cut in parallel to the conductor line pattern 1, so that the first array arranged perpendicular to the direction of the conductor line pattern 1 is used. Although three via conductors 17 are formed in a step shape, the third via conductors 17 arranged in parallel to the direction of the conductor line pattern 1 are also formed in a step shape. Therefore, the rectangle formed by the third via conductor 17 is larger in the lower layer.
[0030]
The aspect ratio of the rectangular side formed by connecting the walls on the third pattern extraction portion 15 side of the third via conductor 12 formed in a staircase pattern is 1 to 2 as in the first embodiment. .5 to 1: 3. Further, the aspect ratio of the rectangular side formed by connecting the walls of the second via conductors 16 on the second pattern extraction portion 14 side may be configured between 1: 4 and 1: 8. .
[0031]
When laminating a dielectric substrate, a layer shift occurs in the process. However, as in the first and second embodiments, the third via conductor 17 and the second via conductor 11 on the pattern removal portion side wall are formed. Since the aspect ratio of the rectangular sides formed by connection is configured within a predetermined range, the resonance frequency of the higher order mode generated by the asymmetric mode of the dielectric waveguide is generated on the higher frequency side than usual. In addition, the resonance frequency moves to the lower frequency side as the layer shift increases, but by forming the third via conductor 17 in a step shape, the resonance frequency does not vary even if the layer shift increases. It does not move to the low frequency side. Therefore, even if the layer shift increases, the frequency is surely generated at a frequency away from the desired frequency band. Therefore, the passage loss in the desired frequency band is small, and the characteristics of the waveguide / microstrip line converter are low. Deterioration is avoided. In addition, since the influence of the asymmetric mode of the second dielectric waveguide is larger than the influence of the asymmetric mode of the first dielectric waveguide, it is better to form the third via conductor stepwise. The effect is greater than in the case where the two via conductors are formed stepwise.
[0032]
In the above description, the third via conductors 17 arranged in a rectangular shape are all formed in a staircase shape, but at least the third via conductors 17 arranged perpendicular to the direction of the conductor line pattern 1 are stepped. If it is formed in a shape, the same effect can be obtained.
[0033]
Embodiment 5 FIG.
FIG. 11 is a cross-sectional view of a waveguide / microstrip line converter showing a fifth embodiment of the present invention. In the figure, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted. This embodiment is a combination of the third embodiment and the fourth embodiment, and the second via conductor 16 and the third via conductor 17 are formed in a step shape.
[0034]
According to this embodiment, the resonance frequency of the higher-order mode generated by the asymmetric mode of the dielectric waveguide is generated on the higher frequency side than usual, and the influence of the asymmetric mode of the first dielectric waveguide is also affected. The influence of the asymmetric mode of the second dielectric waveguide can also be reduced, and the generated resonance frequency can be reliably prevented from moving to the low frequency side due to the amount of layer shift. Loss is less, and the deterioration of the characteristics of the waveguide / microstrip line converter can be more reliably avoided.
[0035]
【The invention's effect】
According to the waveguide / microstrip line converter according to the present invention, the resonance frequency generated inside the waveguide is generated at a frequency away from a desired frequency band. The characteristics do not deteriorate.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a waveguide / microstrip line converter according to a first embodiment.
2 is a cross-sectional view of a waveguide / microstrip line converter according to Embodiment 1. FIG.
FIG. 3 is a plan view showing a conductor line pattern in the first embodiment.
FIG. 4 is a plan view showing a second conductor pattern in the first embodiment.
FIG. 5 is a plan view showing a third conductor pattern in the first embodiment.
6 is a graph showing the passage loss of a high-frequency signal in Embodiment 1. FIG.
7 is a cross-sectional view of a waveguide / microstrip line converter according to Embodiment 2. FIG.
FIG. 8 is a plan view showing a second conductor pattern in the second embodiment.
FIG. 9 is a cross-sectional view of a waveguide / microstrip line converter according to a third embodiment.
FIG. 10 is a cross-sectional view of a waveguide / microstrip line converter according to a fourth embodiment.
FIG. 11 is a sectional view of a waveguide / microstrip line converter according to a fifth embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Conductor line pattern, 3 Waveguide short-circuiting conductor, 4 1st dielectric substrate, 5 2nd dielectric substrate, 6 3rd dielectric substrate, 7 1st conductor pattern, 8 2nd conductor pattern , 9 3rd conductor pattern, 10 1st via conductor, 11 2nd via conductor, 12 3rd via conductor, 13 1st pattern extraction part, 14 2nd pattern extraction part, 15 3rd pattern Unplug part.

Claims

A single-layer or multi-layer first dielectric substrate; a conductor line pattern provided on one surface of the first dielectric substrate; a waveguide short-circuit conductor to which one end of the conductor line pattern is connected; A first conductor pattern having a first pattern cutout formed on a lowermost surface of the first dielectric substrate facing a surface having a conductor line pattern and the waveguide short-circuiting conductor; A first via conductor that penetrates through the dielectric substrate and connects the waveguide short-circuiting conductor and the outer periphery of the first pattern extraction portion;
A second dielectric substrate having a single layer or a multilayer, and a second conductor pattern having a second pattern extraction portion provided on at least the lowermost surface among the interlayer surface and the lowermost surface of the second dielectric substrate; A second via conductor provided around the second pattern extraction portion and penetrating from the uppermost surface to the lowermost surface of the second dielectric substrate;
A third dielectric substrate having a multi-layer having a layer shift between arbitrary layers, and a third pattern extracting portion provided on at least the lowermost surface among the interlayer surface and the lowermost surface of the third dielectric substrate. And a third via conductor penetrating from the uppermost surface to the lowermost surface of the third dielectric substrate provided around the third pattern extraction portion,
The first conductor pattern provided on the first dielectric substrate is in contact with the uppermost surface of the second dielectric substrate, and the second conductor pattern provided on the second dielectric substrate; The first dielectric substrate, the second dielectric substrate, and the third dielectric substrate are laminated so that the uppermost surface of the third dielectric substrate is in contact with the third dielectric substrate;
A microstrip line is constituted by the conductor line pattern, the first conductor pattern, and the first dielectric substrate,
A waveguide short-circuit portion is constituted by the waveguide short-circuiting conductor, the first via conductor, and the first conductor pattern,
A first dielectric waveguide is constituted by the first conductor pattern, the second via conductor, and the second conductor pattern,
A second dielectric waveguide is constituted by the second conductor pattern, the third via conductor, and the third conductor pattern,
Together comprised between said third rectangular aspect ratio one to a pair 2.5 of 3 formed by connecting a definitive said third pattern cut side of the wall via conductor, the second Waveguide / microstrip line conversion characterized in that the aspect ratio of the rectangle formed by connecting the walls on the second pattern extraction part side in the via conductor is comprised between 1: 4 and 1: 8. vessel.

2. The waveguide / microstrip line converter according to claim 1, wherein the second via conductor or the third via conductor is formed in a step shape .

The waveguide / microstrip line converter according to claim 1, wherein the second via conductor and the third via conductor are formed in a stepped shape .

Having three or more dielectric waveguides configured by laminating a single-layer or multilayer dielectric substrate;
Arbitrary layers of the third and subsequent dielectric substrates that are multilayers have a layer shift,
The aspect ratio of the rectangle formed by connecting the walls on the pattern-extracted portion side of the via conductors of the third and subsequent dielectric substrates is comprised between 1: 2.5 and 1: 3. The waveguide / microstrip line converter according to claim 1 .